JP2009105252A - Manufacturing method for fine pattern, and optical element - Google Patents

Manufacturing method for fine pattern, and optical element Download PDF

Info

Publication number
JP2009105252A
JP2009105252A JP2007276148A JP2007276148A JP2009105252A JP 2009105252 A JP2009105252 A JP 2009105252A JP 2007276148 A JP2007276148 A JP 2007276148A JP 2007276148 A JP2007276148 A JP 2007276148A JP 2009105252 A JP2009105252 A JP 2009105252A
Authority
JP
Japan
Prior art keywords
layer
etching
hard mask
fine pattern
patterned resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007276148A
Other languages
Japanese (ja)
Inventor
Yoshihide Nagata
佳秀 永田
Atsushi Sato
敦 佐藤
Isoroku Watanabe
一十六 渡邊
Takashi Takagi
孝 高木
Ji Woo Kim
志優 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cheil Industries Inc
Original Assignee
Cheil Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cheil Industries Inc filed Critical Cheil Industries Inc
Priority to JP2007276148A priority Critical patent/JP2009105252A/en
Priority to KR1020080052014A priority patent/KR100989312B1/en
Publication of JP2009105252A publication Critical patent/JP2009105252A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a large-area fine pattern inexpensively in high throughput. <P>SOLUTION: The manufacturing method for the fine pattern includes: a patterned resist layer forming stage of forming a layer 2 to be processed on a transparent base 1, forming a resist layer of a transparent dielectric on the layer 2 to be processed, and patterning the resist layer by a nanoimprinting method to form a patterned resist layer 3 having a recessed portion 53 on a top surface of the resist layer; and an etching stage of forming a hard mask layer 4 of a metal layer on a top surface 3a of the patterned resist layer 3, etching away resist residues 55 left at a bottom portion 53a of the recessed portion 53a, and then etching the layer 2 by using the patterned resist layer 3 as a mask. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、微細パターンの製造方法および光学素子に関するものである。   The present invention relates to a fine pattern manufacturing method and an optical element.

近年、ナノオーダーの加工精度を必要とする微細パターンを有する半導体素子あるいは光学素子が増加している。半導体素子においては、集積度を高めるために、また、光学素子においては、より高精度に光を制御するために、配線・パターンサイズをより細かくすることが求められている。しかし、微細パターンを細くするにつれて、微細パターンの製造はますます困難となり、生産コストも高くなっている。   In recent years, semiconductor elements or optical elements having fine patterns that require nano-order processing accuracy are increasing. Semiconductor devices are required to have finer wiring and pattern sizes in order to increase the degree of integration, and in optical devices, in order to control light with higher accuracy. However, as the fine pattern becomes thinner, the production of the fine pattern becomes more difficult and the production cost becomes higher.

このような微細パターンの製造方法の代表的なものとして、リソグラフィーとドライエッチングの組み合わせが一般的に利用されている。この方法は、基板上にエッチング対象膜およびレジストを順次成膜し、電子線(EB)リソグラフィーあるいは光リソグラフィー(例えば、ArFエキシマレーザリソグラフィー)を用いて前記レジストをパターニングしてエッチングマスクとした後、エッチング対象膜の露出部分をドライエッチングして、最後に前記レジストを除去することにより、エッチング対象膜に微細パターンを転写するというものである。この方法によれば、複雑な配線パターンなどをエッチング対象膜に正確・精密に形成することができる。例えば、数十nmの幅の微細金属パターンなどでも作製することができる。   As a representative method for producing such a fine pattern, a combination of lithography and dry etching is generally used. In this method, an etching target film and a resist are sequentially formed on a substrate, and the resist is patterned using an electron beam (EB) lithography or an optical lithography (for example, ArF excimer laser lithography) to form an etching mask. The exposed portion of the etching target film is dry-etched and finally the resist is removed to transfer the fine pattern to the etching target film. According to this method, a complicated wiring pattern or the like can be accurately and precisely formed on the etching target film. For example, a fine metal pattern having a width of several tens of nanometers can be produced.

特許文献1〜9には、この方法を用いて微細パターンを製造した例が開示されている。特許文献1には、グリッド偏光子の製造方法が開示されている。この製造方法では、基板上に金属膜を形成し、その上に縞状にパターニングしたフォトレジストを形成し、さらに、その上に金属又は誘電体の硬質被膜を斜め蒸着し、前記硬質被膜をマスクとして、前記金属膜をドライエッチングして金属グリッドを形成した後、前記マスクを除去してグリッド偏光子を製造する。   Patent Documents 1 to 9 disclose examples in which a fine pattern is manufactured using this method. Patent Document 1 discloses a method for manufacturing a grid polarizer. In this manufacturing method, a metal film is formed on a substrate, a photoresist patterned in a striped pattern is formed thereon, a hard coating of metal or dielectric is further obliquely deposited thereon, and the hard coating is masked. Then, after the metal film is dry-etched to form a metal grid, the mask is removed to manufacture a grid polarizer.

なお、グリッド偏光子(Grid Polarizers(GP))、特に、ワイヤーグリッド偏光子(Wire−Grid Polarizers(WGP))とは、導体からなる細線(導体グリッド)を、対象光の波長以下の周期でグリッド状に平行に配列させたものである。光がグリッド偏光子に入射された場合、この導体グリッドと平行な方向に振動している光の電界成分の一部はこのグリッド偏光子で反射され、導体グリッドと垂直な方向に振動している光の電界成分はこのグリッド偏光子を透過する性質を有するため、対象光のある偏光成分のみを通過させることができる。   In addition, a grid polarizer (Grid Polarizers (GP)), in particular, a wire grid polarizer (Wire-Grid Polarizers (WGP)), is a grid of conductor thin wires (conductor grids) with a period equal to or less than the wavelength of the target light. Arranged in parallel to each other. When light is incident on the grid polarizer, part of the electric field component of the light oscillating in a direction parallel to the conductor grid is reflected by the grid polarizer and oscillates in a direction perpendicular to the conductor grid. Since the electric field component of light has the property of transmitting through this grid polarizer, only a polarized component of the target light can pass through.

特許文献2には、半導体素子の製造方法が開示されている。この製造方法では、微細なゲート電極パターンを簡易に形成することができる。ここでは、パターニングしたレジストと、金属膜の斜め蒸着の手法を用いている。この斜め蒸着の手法を用いるとともに、レジストを壁あるいは「ひさし」のように利用して、金属膜を蒸着する部分と、金属膜を蒸着しない部分とを形成することにより、微細パターンをより微細に形成する。   Patent Document 2 discloses a method for manufacturing a semiconductor element. In this manufacturing method, a fine gate electrode pattern can be easily formed. Here, a method of oblique deposition of a patterned resist and a metal film is used. In addition to using this oblique deposition technique, the resist is used like a wall or “eave” to form a portion where the metal film is deposited and a portion where the metal film is not deposited, thereby making the fine pattern finer. Form.

特許文献3には、化合物半導体装置及びその製造方法が開示されており、レジストをパターニングした後、金属膜の斜め蒸着の手法を用いている。特許文献4には、電界放射冷陰極の製造方法が開示されおり、レジストを形成し、それをパターニングして開口部を形成した後、その開口部に金属を斜め蒸着することにより、開口部内にエミッターを形成している。特許文献5には、半導体装置の製造方法が開示されている。スペーサ膜に対してAlを斜め蒸着してメタル膜を形成する。このスペーサ膜には、凹部からなるリセス部が設けられており、斜め蒸着により形成される前記メタル膜は、このリセス部の底面には形成されない。そのため、前記メタル膜をマスクとしてエッチングすることにより、前記リセス部の底面をエッチングし、メタル膜を除去して、前記リセス部の底面にゲート電極を形成することによって、微細なパターンを形成する。   Patent Document 3 discloses a compound semiconductor device and a method for manufacturing the compound semiconductor device. After patterning a resist, a method of oblique deposition of a metal film is used. Patent Document 4 discloses a method for manufacturing a field emission cold cathode. After forming a resist and patterning the resist to form an opening, a metal is obliquely deposited on the opening, thereby forming an opening in the opening. Forming an emitter. Patent Document 5 discloses a method for manufacturing a semiconductor device. Al is obliquely deposited on the spacer film to form a metal film. The spacer film is provided with a recess portion formed of a recess, and the metal film formed by oblique deposition is not formed on the bottom surface of the recess portion. Therefore, by etching using the metal film as a mask, the bottom surface of the recess portion is etched, the metal film is removed, and a gate electrode is formed on the bottom surface of the recess portion, thereby forming a fine pattern.

特許文献6には、微細構造を有する光学素子の製造方法が開示されている。従来、微細パターンを形成するレジストの断面は矩形形状をなすものに限られていたが、レジストの側壁面に金属膜を形成することにより、レジストの断面が波型形状であっても微細パターンを形成することができることが記載されている。特許文献7には、ナノメートルオーダの機械振動子とその製造方法及びその機械振動子を用いた測定装置が開示されており、特許文献8には、パターンド・メディア・インプリント・マスタを作成する装置、方法及びシステムが開示されている。どちらの文献においても、斜め蒸着による金属膜の作製について記載されている。特許文献9には、ゲート電極形成方法が開示されている。パターニングしたレジストと斜め蒸着手法を用いて、微細パターンのゲート電極を形成する方法について記載されている。   Patent Document 6 discloses a method for manufacturing an optical element having a fine structure. Conventionally, the cross section of a resist that forms a fine pattern has been limited to a rectangular shape, but by forming a metal film on the side wall surface of the resist, a fine pattern can be formed even if the cross section of the resist has a wave shape. It is described that it can be formed. Patent Document 7 discloses a nanometer-order mechanical vibrator, a manufacturing method thereof, and a measuring apparatus using the mechanical vibrator. Patent Document 8 creates a patterned media imprint master. An apparatus, method and system are disclosed. Both documents describe the production of a metal film by oblique vapor deposition. Patent Document 9 discloses a method for forming a gate electrode. It describes a method for forming a fine pattern gate electrode by using a patterned resist and an oblique deposition technique.

しかしながら、上記のいずれの微細パターンの製造方法においても、レジストのパターニングに低スループット・小面積・高コストの電子線(EB)リソグラフィーあるいは光リソグラフィー(例えば、ArFエキシマレーザリソグラフィー)を必要とするため、高スループット・大面積で製造されるデバイスの製造には適さないという問題があった。
特開平9−304620号公報 特開平8−250513号公報 特開平11−186292号公報 特開2000−173448号公報 特開2002−26034号公報 特開2006−11129号公報 特開2006−153886号公報 特開2006−286181号公報 特開平3−87036号公報
However, in any of the above-described fine pattern manufacturing methods, low-throughput, small-area, high-cost electron beam (EB) lithography or optical lithography (for example, ArF excimer laser lithography) is required for resist patterning. There is a problem that it is not suitable for manufacturing a device manufactured with high throughput and large area.
JP-A-9-304620 JP-A-8-250513 JP 11-186292 A JP 2000-173448 A JP 2002-26034 A JP 2006-11129 A JP 2006-153886 A JP 2006-286181 A JP-A-3-87036

本発明は、上記の問題に鑑みてなされたものであり、高スループット・大面積・低コストの微細パターンの製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a method for manufacturing a fine pattern with high throughput, large area, and low cost.

本発明の微細パターンの製造方法は、透明基体上に加工対象層を形成し、前記加工対象層上に透明誘電体からなるレジスト層を形成するとともに、前記レジスト層をナノインプリント法によってパターニングすることにより、前記レジスト層の上面に凹部を有するパターン化レジスト層を作るパターン化レジスト層形成工程と、少なくとも前記パターン化レジスト層の上面に金属層からなるハードマスク層を形成した後、前記凹部の底部に残されたレジスト残渣をエッチングして除去してから、前記パターン化レジスト層をマスクにして前記加工対象層をエッチングするエッチング工程と、を具備することを特徴とする。   The fine pattern manufacturing method of the present invention includes forming a processing target layer on a transparent substrate, forming a resist layer made of a transparent dielectric on the processing target layer, and patterning the resist layer by a nanoimprint method. A patterned resist layer forming step of forming a patterned resist layer having a recess on the upper surface of the resist layer, and forming a hard mask layer made of a metal layer on at least the upper surface of the patterned resist layer; And etching the remaining resist residue by etching, and then etching the processing target layer using the patterned resist layer as a mask.

本発明の微細パターンの製造方法は、前記エッチング工程の後に、前記ハードマスク層と前記パターン化レジスト層を取り除く工程を備えることを特徴とする。   The fine pattern manufacturing method of the present invention includes a step of removing the hard mask layer and the patterned resist layer after the etching step.

本発明の微細パターンの製造方法は、前記加工対象層が、金属層からなることを特徴とする。   The fine pattern manufacturing method of the present invention is characterized in that the processing target layer is made of a metal layer.

本発明の微細パターンの製造方法は、前記エッチング工程が、前記レジスト残渣と、金属層からなる前記加工対象層に形成された自然酸化物膜と、前記加工対象層とを順次エッチングする工程であることを特徴とする。   In the fine pattern manufacturing method of the present invention, the etching step is a step of sequentially etching the resist residue, a natural oxide film formed on the processing target layer made of a metal layer, and the processing target layer. It is characterized by that.

本発明の微細パターンの製造方法は、前記エッチング工程において、前記レジスト残渣のエッチングガスとして、O、CF、CHF、Ar、HCl、Cl、BCl、H、Nのいずれかを含むガスを用い、前記自然酸化物膜のエッチングガスとして、CF、CHF、Ar、HCl、Cl、BCl、H、Nのいずれかを含むガスを用い、前記金属層のエッチングガスとして、CF、CHF、Ar、Cl、Nのいずれかを含むガスを用い、ガス圧を0.1〜10Paとし、バイアス電力を10〜2000Wとする条件でドライエッチングすることを特徴とする。 In the fine pattern manufacturing method of the present invention, in the etching step, any one of O 2 , CF 4 , CHF 3 , Ar, HCl, Cl 2 , BCl 3 , H 2 , and N 2 is used as an etching gas for the resist residue. A gas containing any of CF 4 , CHF 3 , Ar, HCl, Cl 2 , BCl 3 , H 2 , and N 2 is used as an etching gas for the natural oxide film. Dry etching is performed using a gas containing any of CF 4 , CHF 3 , Ar, Cl 2 , and N 2 as an etching gas, a gas pressure of 0.1 to 10 Pa, and a bias power of 10 to 2000 W. It is characterized by.

本発明の微細パターンの製造方法は、前記エッチング工程において、蒸着法により前記レジスト層の上面に前記ハードマスク層を形成してから前記加工対象層をエッチングすることを特徴とする。   The fine pattern manufacturing method of the present invention is characterized in that, in the etching step, the hard mask layer is formed on the upper surface of the resist layer by vapor deposition, and then the processing target layer is etched.

本発明の微細パターンの製造方法は、前記エッチング工程において、斜め蒸着法により前記レジスト層の上面に前記ハードマスク層を形成してから前記加工対象層をエッチングすることを特徴とする。   The fine pattern manufacturing method of the present invention is characterized in that, in the etching step, the hard mask layer is formed on the upper surface of the resist layer by oblique vapor deposition, and then the processing target layer is etched.

本発明の微細パターンの製造方法は、前記エッチング工程において、前記レジスト層の上面における厚みが前記凹部の底部における厚みよりも厚くなるように、前記ハードマスク層をスパッタ法により形成した後、ウェットエッチングを行って前記凹部内の前記ハードマスク層のみを除去して、前記レジスト層の上面に前記ハードマスク層を形成してから前記加工対象層をエッチングすることを特徴とする。   In the fine pattern manufacturing method of the present invention, in the etching step, the hard mask layer is formed by sputtering so that the thickness of the upper surface of the resist layer is thicker than the thickness of the bottom of the concave portion, and then wet etching is performed. And removing only the hard mask layer in the recess, forming the hard mask layer on the upper surface of the resist layer, and then etching the processing target layer.

本発明の微細パターンの製造方法は、前記エッチング工程において、前記凹部を有する前記パターン化レジスト層の表面を覆うようにハードマスク素材をウェットコーティング法により塗布した後、アッシング法またはポリッシング法を用いて前記パターン化レジスト層の上面を露出させ、前記凹部に残されたハードマスク素材を前記ハードマスク層として、前記パターン化レジスト層の露出部分をエッチング除去してから、前記パターン化レジスト層の残留部分をマスクにして前記加工対象層をエッチングすることを特徴とする。   The fine pattern manufacturing method of the present invention uses a ashing method or a polishing method after applying a hard mask material by a wet coating method so as to cover the surface of the patterned resist layer having the recesses in the etching step. After exposing the upper surface of the patterned resist layer and using the hard mask material left in the recess as the hard mask layer, the exposed portion of the patterned resist layer is etched away, and then the remaining portion of the patterned resist layer The processing target layer is etched by using as a mask.

本発明の光学素子は、透明基体上に、グリッド状に成形されてなる微細パターンが形成されており、前記微細パターンが、金属層と、前記金属層上に積層された透明誘電体層と、前記透明誘電体層上に形成された別の金属層とからなることを特徴とする。   In the optical element of the present invention, a fine pattern formed in a grid shape is formed on a transparent substrate, and the fine pattern is formed of a metal layer, a transparent dielectric layer laminated on the metal layer, It consists of another metal layer formed on the said transparent dielectric material layer, It is characterized by the above-mentioned.

本発明の光学素子は、前記透明誘電体層の高さが200nm以上であることを特徴とする。   The optical element of the present invention is characterized in that the transparent dielectric layer has a height of 200 nm or more.

本発明の微細パターンの製造方法によれば、高スループット・大面積・低コストの微細パターンの製造方法を提供することができる。   According to the method for producing a fine pattern of the present invention, a method for producing a fine pattern having a high throughput, a large area, and a low cost can be provided.

(実施形態1)
本発明の実施形態である微細パターンの製造方法の一例について説明する。
図1(a)〜(d)および図2(a)〜(d)は、本発明の実施形態である微細パターンの製造方法の一例を説明する工程断面図である。
(Embodiment 1)
An example of a fine pattern manufacturing method according to an embodiment of the present invention will be described.
1A to 1D and 2A to 2D are process cross-sectional views illustrating an example of a fine pattern manufacturing method according to an embodiment of the present invention.

本発明の実施形態である微細パターンの製造方法は、パターン化レジスト層形成工程と、エッチング工程とからなる。   The fine pattern manufacturing method according to the embodiment of the present invention includes a patterned resist layer forming step and an etching step.

(パターン化レジスト層形成工程)
図1(a)に示すような透明基体1の上面1aを公知の洗浄方法で洗浄した後、図1(b)に示すように、加工対象層2を膜厚tで成膜する。
(Pattern resist layer formation process)
After the upper surface 1a of the transparent substrate 1 as shown in FIG. 1A is cleaned by a known cleaning method, the processing target layer 2 is formed with a film thickness t as shown in FIG. 1B.

加工対象層2は金属層からなることが好ましい。微細パターンを正確に形成することができ、また、形状安定性も高いためである。
加工対象層2の材料として金属材料を用いる場合には、Al、Au,Agなどの金属材料を単独で用いても、複数の種類の金属からなる合金として構成しても良く、また、複数の金属層からなる構成としてもよい。たとえば、グリッド偏光子を形成する場合には、加工対象層2をAlで構成して微細パターンを形成すれば、消光比(コントラスト)を高くすることができる。
The processing target layer 2 is preferably made of a metal layer. This is because a fine pattern can be formed accurately and the shape stability is high.
When a metal material is used as the material of the processing target layer 2, a metal material such as Al, Au, or Ag may be used alone, or may be configured as an alloy composed of a plurality of types of metals. It is good also as a structure which consists of a metal layer. For example, in the case of forming a grid polarizer, the extinction ratio (contrast) can be increased if the processing target layer 2 is made of Al and a fine pattern is formed.

加工対象層2が金属層からなる場合に、その表面に自然酸化物層が形成されていてもよい。加工対象層2を金属層として形成した場合、製造プロセスの条件によって、金属層の表面に自然酸化物層が形成される場合がある。この場合、自然酸化物層の膜厚は非常に薄いので、グリッド偏光子の特性にほとんど影響を与えない。   When the processing target layer 2 is made of a metal layer, a natural oxide layer may be formed on the surface thereof. When the processing target layer 2 is formed as a metal layer, a natural oxide layer may be formed on the surface of the metal layer depending on the manufacturing process conditions. In this case, since the film thickness of the natural oxide layer is very thin, it hardly affects the characteristics of the grid polarizer.

加工対象層2の材料としては、非金属材料を用いてもよい。非金属材料からなる微細パターンも、光学素子などに利用できるためである。加工対象層2の材料として非金属材料を用いる場合には、たとえば、Alなどの金属酸化物などを用いることができる。 As the material of the processing target layer 2, a non-metallic material may be used. This is because a fine pattern made of a non-metallic material can also be used for an optical element or the like. When a non-metallic material is used as the material of the processing target layer 2, for example, a metal oxide such as Al 2 O 3 can be used.

加工対象層2の形成方法は、蒸着法、スパッタ法などのドライプロセスのほか、スピンコーティング法、ディップ法などのウェットプロセスなどを適宜選択して利用することができる。   As a forming method of the processing target layer 2, in addition to a dry process such as a vapor deposition method and a sputtering method, a wet process such as a spin coating method and a dip method can be appropriately selected and used.

また、加工対象層2と透明基体1との間には、必要に応じて他の材料を成膜して下地層40を形成してもよい。
下地層40は、透明基体1と加工対象層2との密着性をあげるため、あるいは、微細パターンを形成する構造体として加工対象層2と下地層40からなる2層構造体を用いるために設けることができる。
下地層40の材料としては、加工対象層2の材料として挙げた金属材料あるいは非金属材料のほか、樹脂材料などを用いることができる。
Further, the base layer 40 may be formed between the processing target layer 2 and the transparent substrate 1 by forming another material as necessary.
The underlayer 40 is provided to increase the adhesion between the transparent substrate 1 and the processing target layer 2 or to use a two-layer structure including the processing target layer 2 and the underlayer 40 as a structure for forming a fine pattern. be able to.
As a material of the underlayer 40, a resin material or the like can be used in addition to the metal material or the non-metal material mentioned as the material of the processing target layer 2.

次に、図1(c)に示すように、加工対象層2上に、透明誘電体からなるレジスト層48を膜厚vで塗布する。さらに、ナノインプリント法を用いて、微細パターンをレジスト層48に転写する。具体的には、表面46aに、幅W、ピッチpの凹部44からなる微細パターンを刻み込んだ金型46を、レジスト層48に押し付けてその形状を転写(パターニング)する。これにより、図1(d)に示すように、上面3aに、幅p−W、ピッチpの凹部53からなる微細パターンを有するパターン化レジスト層3が形成される。   Next, as illustrated in FIG. 1C, a resist layer 48 made of a transparent dielectric is applied on the processing target layer 2 with a film thickness v. Further, the fine pattern is transferred to the resist layer 48 using the nanoimprint method. Specifically, a mold 46 in which a fine pattern composed of concave portions 44 having a width W and a pitch p is pressed on the surface 46a, and the shape is transferred (patterned) to the resist layer 48. Thereby, as shown in FIG.1 (d), the patterned resist layer 3 which has the fine pattern which consists of the recessed part 53 of width p-W and the pitch p is formed in the upper surface 3a.

なお、この転写の工程は数分で終了し,同じ形状の部品を短時間で大量に作り出すことができる。また、ナノインプリント法で使う金型46の微細パターンの凹凸は、数十nm〜数百nm範囲で形成されており、通常、電子線(EB)露光技術とエッチング技術を使って作成する。   The transfer process can be completed in a few minutes, and a large number of parts having the same shape can be produced in a short time. Further, the unevenness of the fine pattern of the mold 46 used in the nanoimprint method is formed in the range of several tens of nm to several hundreds of nm, and is usually created using an electron beam (EB) exposure technique and an etching technique.

レジスト層48としては、加工対象層2をエッチングする際、ある程度のエッチング耐性(少なくとも加工対象層2のエッチングレートに対して同等、もしくは遅いもの)を有するものであれば、特に限定されない。より高スループットでナノインプリントを行うという観点からは、ラジカル重合系のレジストを用いることが望ましく、例えば東洋合成工業製PAK−01などを用いることができる。   The resist layer 48 is not particularly limited as long as it has a certain level of etching resistance (at least equal to or slower than the etching rate of the processing target layer 2) when the processing target layer 2 is etched. From the viewpoint of performing nanoimprinting with higher throughput, it is desirable to use a radical polymerization resist, for example, PAK-01 manufactured by Toyo Gosei Kogyo.

しかし、このナノインプリント法では、金型をレジスト層48に押し付けて形状を転写するので、どうしても凹部53の底面53aに余分なレジスト層48からなるレジスト残渣55が残される。このレジスト残渣55は、異方性エッチングでエッチバックして取り除くことができるが、前記エッチバックの際どうしても回りこみが生じるので、完全に基板面1aに垂直にエッチバックを行うことができず、微細パターンの外形をこのエッチバックによって削るおそれが発生する。数十nm〜数百nm範囲の凹凸からなる微細パターンの場合には、この削りの影響が大きく、大きな問題となる。そこで、次のエッチング工程では、まず、ハードマスク層4を形成した後、これをマスクとしてエッチングを行う。   However, in this nanoimprint method, the mold is pressed against the resist layer 48 to transfer the shape, so that the resist residue 55 consisting of the extra resist layer 48 is inevitably left on the bottom surface 53 a of the recess 53. The resist residue 55 can be removed by etching back by anisotropic etching. However, since the wraparound inevitably occurs during the etch back, the etch back cannot be performed completely perpendicular to the substrate surface 1a. There is a possibility that the outer shape of the fine pattern is scraped off by this etch back. In the case of a fine pattern composed of unevenness in the range of several tens of nm to several hundreds of nm, the effect of this cutting is large and becomes a big problem. Therefore, in the next etching step, first, the hard mask layer 4 is formed, and then etching is performed using this as a mask.

(エッチング工程)
まず、図2(a)に示すように、パターン化レジスト層3の上面3aに、金属層からなるハードマスク層4を膜厚xで形成する。
(Etching process)
First, as shown in FIG. 2A, a hard mask layer 4 made of a metal layer is formed on the upper surface 3a of the patterned resist layer 3 with a film thickness x.

ハードマスク層4の材料としては、耐エッチング性の高い材料が好ましく、たとえば、 Ni、Crなどの金属材料を用いることができる。たとえば、Niは、耐エッチング性の高い材料であって、すべてのエッチングプロセスでマスクとして効果的に利用することができる。   The material of the hard mask layer 4 is preferably a material having high etching resistance, and for example, a metal material such as Ni or Cr can be used. For example, Ni is a material having high etching resistance and can be effectively used as a mask in all etching processes.

ハードマスク層4として前記金属材料を用いる場合、蒸着法により形成することができる。この場合、凸部50に対応した孔部をレイアウト配置した蒸着マスクを作製し、それをパターン化レジスト層3の上面3aに精密に合わせて配置した後、前記金属材料を蒸着してハードマスク層4を形成する。   When the metal material is used as the hard mask layer 4, it can be formed by a vapor deposition method. In this case, a vapor deposition mask in which holes corresponding to the protrusions 50 are laid out and arranged is arranged on the upper surface 3a of the patterned resist layer 3 precisely, and then the metal material is vapor-deposited to form a hard mask layer. 4 is formed.

なお、前記蒸着工程において、必ずしも蒸着マスクを使用しなくてもよい。凹部53の幅p−Wおよび深さsが数十nm〜数百nm範囲で形成されているとともに、この幅p−Wに対して深さsが大きく設定されているので、パターン化レジスト層3の上面3aにハードマスク層4を成膜する際に、凹部53内にハードマスク層4が侵入しにくく、所望の厚さのハードマスク層4を成膜する間に、凹部53内にハードマスク層4が侵入したとしても、凹部53がハードマスク層4で埋め尽くされないようにすることができる。   Note that a vapor deposition mask is not necessarily used in the vapor deposition step. Since the width p-W and the depth s of the recess 53 are formed in the range of several tens of nm to several hundreds of nm, and the depth s is set larger than the width p-W, the patterned resist layer When the hard mask layer 4 is formed on the upper surface 3a of the hard disk 3, the hard mask layer 4 is difficult to enter the recess 53, and the hard mask layer 4 having a desired thickness is formed while the hard mask layer 4 is formed. Even if the mask layer 4 penetrates, the concave portion 53 can be prevented from being completely filled with the hard mask layer 4.

その際、これらの寸法は、ハードマスク層4の成膜方法や、必要な成膜厚さなどにもよるが、凹部53の幅p−Wは狭いほどよく、深さsは深いほどよい。また、凹部53の幅p−Wおよび深さsが数十nm〜数百nm範囲になると、凹部53の開口の大きさと金属粒子径の比だけでは決まらず、粒子経に対して十分大きい開口でも金属粒子が凹部53の底部53aにほとんど侵入しないということが起こる。   At this time, although these dimensions depend on the film forming method of the hard mask layer 4 and the required film forming thickness, the width pW of the recess 53 is preferably as narrow as possible and the depth s is as deep as possible. Further, when the width pW and the depth s of the concave portion 53 are in the range of several tens of nanometers to several hundreds of nanometers, it is not determined only by the ratio of the opening size of the concave portion 53 to the metal particle diameter, and the opening is sufficiently large with respect to the particle size. However, the metal particles hardly enter the bottom 53a of the recess 53.

次に、図2(b)に示すように、ハードマスク層4側から透明基体1の上面1aにほぼ垂直な方向に矢印rで示されるように異方性エッチングを行う。
この異方性エッチングは2段階で行われる。まず、最初の異方性エッチングにより、凹部53の底部53aに残されたレジスト残渣55をエッチング除去する。さらに、次の異方性エッチングでは、最初の異方性エッチングでエッチング除去されなかったパターン化レジスト層3の残留部分をエッチングマスクとして、レジスト残渣55が除去されたことにより露出された加工対象層2をドライエッチング除去する。
Next, as shown in FIG. 2B, anisotropic etching is performed as indicated by an arrow r in a direction substantially perpendicular to the upper surface 1a of the transparent substrate 1 from the hard mask layer 4 side.
This anisotropic etching is performed in two stages. First, the resist residue 55 left on the bottom 53a of the recess 53 is removed by etching by the first anisotropic etching. Further, in the next anisotropic etching, the remaining layer of the patterned resist layer 3 that has not been etched away by the first anisotropic etching is used as an etching mask, and the processing target layer exposed by removing the resist residue 55 2 is removed by dry etching.

前記エッチング工程において、エッチング条件は次の通りである。
まず、レジスト残渣55のエッチングにおいては、エッチングガスとしてO、CF、CHF、Ar、HCl、Cl、BCl、H、Nのいずれかを含むガスを用いることが好ましい。基本的には、前記のどのエッチングガスを用いてもエッチングすることが可能だが、レジストのような有機物に対してはOが特に好ましい。エッチングガスは単体で用いても、混合ガスとして用いても良い。
In the etching process, the etching conditions are as follows.
First, in etching the resist residue 55, it is preferable to use a gas containing any of O 2 , CF 4 , CHF 3 , Ar, HCl, Cl 2 , BCl 3 , H 2 , and N 2 as an etching gas. Basically, any etching gas can be used for etching, but O 2 is particularly preferable for organic substances such as resist. The etching gas may be used alone or as a mixed gas.

前記エッチングガスの流量は、装置によって異なるが、1〜500sccm(cc/min)程度とすることが好ましい。   The flow rate of the etching gas varies depending on the apparatus, but is preferably about 1 to 500 sccm (cc / min).

前記エッチングガスのガス圧は、0.1〜10Paとすることが好ましい。一般にガス圧が高いほどエッチングレートが上げることができるが、分子・ラジカル同士の干渉も激しくなるため異方性は失われるので、10Paよりも高いガス圧とすることは好ましくない。一方、ガス圧が0.1Paよりも低い場合には、プラズマをたてるのが困難となるので好ましくない。本発明においては、極端な異方性が求められるので、ガス圧は低い方が好ましく、安定したプラズマ放電との兼ね合いから1Pa以下とすることが特に好ましい。   The gas pressure of the etching gas is preferably 0.1 to 10 Pa. In general, the higher the gas pressure is, the higher the etching rate can be. However, since the anisotropy is lost because the interaction between molecules and radicals becomes intense, it is not preferable to set the gas pressure higher than 10 Pa. On the other hand, when the gas pressure is lower than 0.1 Pa, it is difficult to generate plasma, which is not preferable. In the present invention, since extreme anisotropy is required, the gas pressure is preferably low, and particularly preferably 1 Pa or less in view of stable plasma discharge.

バイアス電力は、10〜2000Wとすることが好ましい。数値が大きいほど、分子やラジカルの異方性を高くすることができ、エッチングレートも上げることができる。   The bias power is preferably 10 to 2000 W. The larger the value, the higher the anisotropy of molecules and radicals and the higher the etching rate.

加工対象層2のエッチングにおいては、加工対象層2として金属層を用いた場合と、非金属層を用いた場合でエッチング条件が異なる。
加工対象層2として、金属層を用いた場合においては、エッチングガスとしては、CF、CHF、BCl、Ar、Cl、Nのいずれかを含むガスを用いることが好ましい。なお、エッチングガスは単体で用いても、混合ガスとして用いても良い。
In the etching of the processing target layer 2, the etching conditions are different between the case where a metal layer is used as the processing target layer 2 and the case where a non-metal layer is used.
When a metal layer is used as the processing target layer 2, it is preferable to use a gas containing any of CF 4 , CHF 3 , BCl 3 , Ar, Cl 2 , and N 2 as an etching gas. The etching gas may be used alone or as a mixed gas.

加工対象層2として、非金属層を用いた場合においては、エッチングガスとしては、CF、CHF、Ar、HCl、Cl、BCl、H、Nのいずれかを含むガスを用いることが好ましい。なお、エッチングガスは単体で用いても、混合ガスとして用いても良い。 When a non-metal layer is used as the processing target layer 2, a gas containing any of CF 4 , CHF 3 , Ar, HCl, Cl 2 , BCl 3 , H 2 , and N 2 is used as an etching gas. It is preferable. The etching gas may be used alone or as a mixed gas.

加工対象層2が、金属層からなり、その表面に自然酸化物層が形成されている場合には、前記エッチング工程が、前記レジスト残渣55と、前記自然酸化物層と、前記金属層とを順次エッチングする工程とする。このように、順次エッチングすることによって、ナノインプリント法によってレジスト層48に形成した微細パターンを正確に加工対象層2に転写することができる。
たとえば、加工対象層2としてアルミニウム(Al)からなる金属層を用い、その表面にAlからなる自然酸化物層が形成された場合においては、まず、還元性のエッチングガスであるBCl、H、Nなどを用いてAlからなる自然酸化物層のエッチングを行い、次に、Cl、などを用いてAlからなる金属層のエッチングを行うことが好ましい。
When the processing target layer 2 is made of a metal layer and a natural oxide layer is formed on the surface thereof, the etching step includes the resist residue 55, the natural oxide layer, and the metal layer. A step of sequentially etching is used. Thus, by sequentially etching, the fine pattern formed on the resist layer 48 by the nanoimprint method can be accurately transferred to the processing target layer 2.
For example, when a metal layer made of aluminum (Al) is used as the processing target layer 2 and a natural oxide layer made of Al 2 O 3 is formed on the surface thereof, first, BCl 3 that is a reducing etching gas is used. Preferably, the native oxide layer made of Al 2 O 3 is etched using H 2 , N 2 or the like, and then the metal layer made of Al is etched using Cl 2 or the like.

加工対象層2のエッチングにおいては、前記エッチングガスの流量は、1〜500sccm(cc/min)とすることが好ましい。また、前記エッチングガスのガス圧は、0.1〜10Paとすることが好ましい。さらに、バイアス電力は、10〜2000Wとすることが好ましい。レジストエッチングの場合と同様の理由である。
これらの条件でエッチングを行うことにより、精密な微細パターンを効率よく製造することができる。
In the etching of the processing target layer 2, the flow rate of the etching gas is preferably 1 to 500 sccm (cc / min). The gas pressure of the etching gas is preferably 0.1 to 10 Pa. Furthermore, the bias power is preferably 10 to 2000 W. The reason is the same as in the case of resist etching.
By performing etching under these conditions, a precise fine pattern can be efficiently produced.

このエッチング工程を行うことにより、確実に、レジスト残渣55をエッチング工程によって除去することができるとともに、パターン化レジスト層3の上面3aに設けられたハードマスク層4によりマスクされた部分を確実に残存させることができる。   By performing this etching step, the resist residue 55 can be surely removed by the etching step, and the portion masked by the hard mask layer 4 provided on the upper surface 3a of the patterned resist layer 3 is reliably left. Can be made.

図2(c)に示す微細パターン13は、このようにして製造した微細パターンの一例を示す断面模式図である。
微細パターン13の構造体70は、幅W、高さlの構造体として形成されており、加工対象層2と、パターン化レジスト層3と、金属層からなるハードマスク層4との3層構造とされている。また、この構造体70は、間隔p−W、ピッチpで配列されている。
The fine pattern 13 shown in FIG. 2C is a schematic cross-sectional view showing an example of the fine pattern manufactured in this way.
The structure 70 of the fine pattern 13 is formed as a structure having a width W and a height l, and has a three-layer structure including a processing target layer 2, a patterned resist layer 3, and a hard mask layer 4 made of a metal layer. It is said that. The structures 70 are arranged at intervals pW and pitch p.

グリッド偏光子として、この微細パターン13を用いる場合には、周期pを100nm以下、高さlを200nm以上とすることが好ましい。こうすることにより、消光比を高くできるためである。幅Wを50nmで形成した場合には、アスペクト比(高さl/幅W)は4となる。このアスペクト比を高くするほど消光比(コントラスト)を高くすることができるが、製造は困難となる。   When this fine pattern 13 is used as a grid polarizer, it is preferable that the period p is 100 nm or less and the height l is 200 nm or more. This is because the extinction ratio can be increased by doing so. When the width W is 50 nm, the aspect ratio (height 1 / width W) is 4. The higher the aspect ratio, the higher the extinction ratio (contrast), but the manufacturing becomes difficult.

なお、微細パターン13は、加工対象層2と、透明誘電体からなるパターン化レジスト層3と、金属層からなるハードマスク層4の3層構造とされており、パターン化レジスト層3は光透過性であるので、透過率を高く保ったままで、消光比(コントラスト)を向上させることができる。   The fine pattern 13 has a three-layer structure of a processing target layer 2, a patterned resist layer 3 made of a transparent dielectric, and a hard mask layer 4 made of a metal layer. The patterned resist layer 3 is light transmissive. Therefore, the extinction ratio (contrast) can be improved while keeping the transmittance high.

前記異方性エッチング工程の際に、必要に応じて透明基体1をエッチングしても良い。その場合には、微細パターン13の構造体70の高さlをより高くすることができ、消光比(コントラスト)を高くすることができる。
また、透明基体1と加工対象層2との間に下地層40を形成していた場合には、必要に応じて下地層40をエッチング除去しても良い。この場合にも、微細パターンの構造体70の高さlをより高くすることができ、消光比(コントラスト)を高くすることができる。
In the anisotropic etching step, the transparent substrate 1 may be etched as necessary. In that case, the height l of the structure 70 of the fine pattern 13 can be increased, and the extinction ratio (contrast) can be increased.
Further, when the base layer 40 is formed between the transparent substrate 1 and the processing target layer 2, the base layer 40 may be removed by etching as necessary. Also in this case, the height l of the fine pattern structure 70 can be increased, and the extinction ratio (contrast) can be increased.

さらにまた、前記異方性エッチング工程の後に、レジスト除去液に浸漬して、ハードマスク層4とパターン化レジスト層3を取り除く工程を行っても良い。
図2(d)に示す微細パターン10は、ハードマスク層4とパターン化レジスト層3を取り除いて製造した微細パターンの別の一例を示す断面模式図である。
微細パターン10は、幅W、高さtの加工対象層2が、間隔p−W、ピッチpで配列されて形成されている。
Furthermore, after the anisotropic etching step, a step of removing the hard mask layer 4 and the patterned resist layer 3 by immersing in a resist removing solution may be performed.
A fine pattern 10 shown in FIG. 2D is a schematic cross-sectional view showing another example of a fine pattern manufactured by removing the hard mask layer 4 and the patterned resist layer 3.
The fine pattern 10 is formed by arranging the processing target layers 2 having a width W and a height t at intervals p-W and a pitch p.

このようにして、微細パターン13、10を製造することができる。これらの微細パターン13、10は、たとえば、光学素子あるいは半導体素子などに利用することができる。   In this way, the fine patterns 13 and 10 can be manufactured. These fine patterns 13 and 10 can be used for optical elements or semiconductor elements, for example.

本発明の実施形態である微細パターンの製造方法は、ナインプリント法により、すなわち、数十nm〜数百nm範囲の凹部44を有する微細パターンを形成した金型46をレジスト層48に押し付けることにより、レジスト層48に金型46の微細パターンを転写する構成なので、低コストで、かつ、高スループットに微細パターン13、10を形成することができる。また、大面積の金型46を作ることにより、大面積の微細パターン13、10を容易に形成することもできる。   The method for manufacturing a fine pattern according to the embodiment of the present invention is a nine-imprint method, that is, by pressing a mold 46 having a fine pattern having a recess 44 in the range of several tens to several hundreds of nanometers against a resist layer 48. Since the fine pattern of the mold 46 is transferred to the resist layer 48, the fine patterns 13 and 10 can be formed at a low cost and with a high throughput. Moreover, by making the large-area mold 46, the large-area fine patterns 13 and 10 can be easily formed.

本発明の実施形態である微細パターンの製造方法は、エッチングしない部分をハードマスク層4により保護して異方性エッチングを行う構成なので、ナインプリント法により形成された微細パターン10の凹部53に残されたレジスト残渣55のみを容易に除去することができ、効率的に微細パターン13、10を形成することができる。また、レジスト残渣55の厚みやエッチング対象物の素材を考慮する必要がない。   The fine pattern manufacturing method according to the embodiment of the present invention is configured to perform anisotropic etching by protecting a portion not to be etched with the hard mask layer 4, so that it remains in the concave portion 53 of the fine pattern 10 formed by the nine printing method. Only the resist residue 55 thus formed can be easily removed, and the fine patterns 13 and 10 can be formed efficiently. Further, it is not necessary to consider the thickness of the resist residue 55 and the material of the etching target.

本発明の実施形態である微細パターンの製造方法は、エッチングしない部分をハードマスク層4により保護して異方性エッチングを行う構成なので、パターン化レジスト層3自体にエッチング耐性がない場合でも、容易に微細パターン13、10を製造することができる。また、逆に、加工対象層2が難エッチング耐性である場合でも、効率的に微細パターン13、10を製造することができる。   Since the fine pattern manufacturing method according to the embodiment of the present invention is configured to perform anisotropic etching by protecting a portion not to be etched with the hard mask layer 4, even if the patterned resist layer 3 itself has no etching resistance, it is easy. Fine patterns 13 and 10 can be manufactured. Conversely, even when the processing target layer 2 is resistant to etching, the fine patterns 13 and 10 can be efficiently manufactured.

(実施形態2)
本発明の実施形態である微細パターンの製造方法の別の一例について説明する。
図3(a)〜(d)は、本発明の実施形態である微細パターンの製造方法の別の一例を説明する工程断面図である。
本発明の実施形態である微細パターンの製造方法は、実施形態1と同様に、パターン化レジスト層形成工程と、エッチング工程とからなるが、エッチング工程において、ハードマスク層4を斜め蒸着法により形成する点が実施形態1で示した微細パターンの製造方法と異なる。なお、実施形態1で用いた部材と同様の部材については同じ符号を付して示している。
(Embodiment 2)
Another example of the fine pattern manufacturing method according to the embodiment of the present invention will be described.
3A to 3D are process cross-sectional views illustrating another example of the method for manufacturing a fine pattern according to the embodiment of the present invention.
The fine pattern manufacturing method according to the embodiment of the present invention includes a patterned resist layer forming step and an etching step as in the first embodiment. In the etching step, the hard mask layer 4 is formed by an oblique deposition method. This is different from the fine pattern manufacturing method shown in the first embodiment. In addition, the same code | symbol is attached | subjected and shown about the member similar to the member used in Embodiment 1. FIG.

(パターン化レジスト層形成工程)
実施形態1で示した工程と同様に、パターン化レジスト層形成工程を行い、透明基体1上に加工対象層2を形成し、さらに、パターン化レジスト層3を形成する。
(Pattern resist layer formation process)
Similar to the process shown in the first embodiment, the patterned resist layer forming process is performed to form the processing target layer 2 on the transparent substrate 1, and the patterned resist layer 3 is further formed.

(エッチング工程)
次に、このエッチング工程では、まず、ハードマスク層4を形成した後、これをマスクとしてエッチングを行う。図3(a)は、パターン化レジスト層3を形成した時点の工程断面図の一例を示す図である。透明基体1上に加工対象層2が厚さtで成膜され、さらにその加工対象層2の上に、幅p−W、深さsの凹部53がピッチpで形成されたパターン化レジスト層3が形成されている。
また、蒸着源から飛来する蒸着材料の方向が矢印qで示されている。この矢印qは、透明基体1の基板面1aに垂直な線mから角度θ(蒸着角度)をなす方向とされている。
(Etching process)
Next, in this etching step, first, the hard mask layer 4 is formed and then etched using this as a mask. FIG. 3A is a diagram illustrating an example of a process cross-sectional view at the time when the patterned resist layer 3 is formed. A patterned resist layer in which a processing target layer 2 is formed on the transparent substrate 1 with a thickness t, and further, recesses 53 having a width pW and a depth s are formed on the processing target layer 2 at a pitch p. 3 is formed.
The direction of the vapor deposition material flying from the vapor deposition source is indicated by an arrow q. The arrow q is a direction that forms an angle θ (deposition angle) from a line m perpendicular to the substrate surface 1 a of the transparent substrate 1.

このような蒸着角度θで、斜め蒸着法を行うことにより、図3(b)に示されるように、パターン化レジスト層3の上面3aにハードマスク層4が形成される。
すなわち、斜め蒸着法を用いた場合には、凹部53では、蒸着の初期段階では、隣接して突出されたパターン化レジスト層3がマスクとなり、進入経路が妨害されて凹部53の底部53aには蒸着成分がほとんど侵入しない。そのため、凹部53の底部53aおよび蒸着源と反対側となる面53cにはハードマスク層4が形成されない。
一方、パターン化レジスト層3の上面3aと、凹部53の蒸着源側となる面53bにのみハードマスク層4が順次積層される。パターン化レジスト層3の上面3aにハードマスク層4が成長しはじめてからは、さらに、ハードマスク層4によって進入経路が塞がれるため、蒸着成分は主としてハードマスク層4上に積層されて、蒸着方向に対向するハードマスク層4を成長され、蒸着成分はさらに凹部53に侵入しにくくなる。
このようにして、図3(b)に示すように、図示上方向に成長するとともに、図示横方向にも徐々に積層範囲を増しつつ積層される。
By performing the oblique deposition method at such a deposition angle θ, the hard mask layer 4 is formed on the upper surface 3a of the patterned resist layer 3 as shown in FIG.
That is, when the oblique deposition method is used, in the concave portion 53, in the initial stage of vapor deposition, the patterned resist layer 3 protruding adjacently serves as a mask, and the entry path is obstructed, so that the bottom 53a of the concave portion 53 Vapor deposition components hardly penetrate. Therefore, the hard mask layer 4 is not formed on the bottom 53a of the recess 53 and the surface 53c opposite to the vapor deposition source.
On the other hand, the hard mask layer 4 is sequentially laminated only on the upper surface 3 a of the patterned resist layer 3 and the surface 53 b of the recess 53 on the vapor deposition source side. After the hard mask layer 4 starts to grow on the upper surface 3a of the patterned resist layer 3, the entry path is blocked by the hard mask layer 4, so that the vapor deposition component is mainly laminated on the hard mask layer 4 and vapor deposition. The hard mask layer 4 facing in the direction is grown, and the vapor deposition component is less likely to enter the recess 53.
In this manner, as shown in FIG. 3B, the layers grow in the upward direction in the figure and are stacked while gradually increasing the lamination range in the lateral direction in the figure.

前記蒸着角度θは、45°以上であることが好ましい。ハードマスク層4の膜質やパターン化レジスト層3の上面3aに対するハードマスク層4の密着性を向上させるには、蒸着角度θは、0°に近い範囲であることが好ましいが、凹部53の底部53aにハードマスク層4を形成させないためには、蒸着角度θは大きい方がよいことを考慮して、前記蒸着角度θを45°以上とすることが好ましい。微細パターンの大きさ、形状にも依存するが、一般的な微細パターンを形成する場合には、前記蒸着角度θを45°以上とすれば、凹部53の底面53aにハードマスク層4を形成しないですむためである。なお、たとえば、凹部53の幅p−Wと深さsが等しい場合、すなわち、s=p−Wの場合、あるいは、凹部53の深さsが幅p−Wより大きい場合、すなわち、s>p−Wの場合には、少なくとも前記角度θ=45°とすれば、凹部53の底面53aにハードマスク層4は形成されない。   The vapor deposition angle θ is preferably 45 ° or more. In order to improve the film quality of the hard mask layer 4 and the adhesion of the hard mask layer 4 to the upper surface 3a of the patterned resist layer 3, the deposition angle θ is preferably in the range close to 0 °. In order not to form the hard mask layer 4 on 53a, the deposition angle θ is preferably set to 45 ° or more in consideration that the deposition angle θ should be large. Although depending on the size and shape of the fine pattern, in the case of forming a general fine pattern, the hard mask layer 4 is not formed on the bottom surface 53a of the recess 53 if the deposition angle θ is set to 45 ° or more. This is to help. For example, when the width pW of the recess 53 is equal to the depth s, that is, when s = pW, or when the depth s of the recess 53 is greater than the width pW, that is, s> In the case of p-W, the hard mask layer 4 is not formed on the bottom surface 53a of the recess 53 if at least the angle θ = 45 °.

このようにして、斜め蒸着法を用いる場合には、蒸着マスクを用いずに、パターン化レジスト層3の上面3aにハードマスク層4を形成することができる。そのため、蒸着マスクの位置合わせを行う必要がなく、微細パターンの生産効率を向上させることができる。   In this way, when the oblique vapor deposition method is used, the hard mask layer 4 can be formed on the upper surface 3a of the patterned resist layer 3 without using a vapor deposition mask. Therefore, it is not necessary to align the vapor deposition mask, and the production efficiency of the fine pattern can be improved.

なお、斜め蒸着法においてハードマスク層4をパターン化レジスト層3の上面3aにしっかりと密着させて形成するために、基板温度を適切に設定することが好ましい。基板温度が低すぎる場合には良好な密着強度が得られず、基板温度が高すぎる場合には安定した柱状形状が得られない。
例えば、絶対温度で測ったハードマスク層4の融点の30%〜50%とすることが好ましい。すなわち、ハードマスク層4がAlの場合、融点は933K(660℃)のため、好ましい温度範囲は、280K〜466K(7℃〜193℃)とすることが好ましい。
In order to form the hard mask layer 4 in close contact with the upper surface 3a of the patterned resist layer 3 in the oblique deposition method, it is preferable to set the substrate temperature appropriately. When the substrate temperature is too low, good adhesion strength cannot be obtained, and when the substrate temperature is too high, a stable columnar shape cannot be obtained.
For example, it is preferably 30% to 50% of the melting point of the hard mask layer 4 measured in absolute temperature. That is, when the hard mask layer 4 is Al, since the melting point is 933 K (660 ° C.), the preferable temperature range is preferably 280 K to 466 K (7 ° C. to 193 ° C.).

次に、図3(c)に示すように、ハードマスク層4側から透明基体1の表面1aにほぼ垂直な方向に矢印rで示されるように異方性エッチングを行う。
まず、最初の異方性エッチングにより、凹部53に残されたレジスト残渣55がエッチング除去される。
さらに、次の異方性エッチングでは、ハードマスク層4およびパターン化レジスト層3をエッチングマスクとして、レジスト残渣55が除去されたことにより露出された加工対象層2がドライエッチング除去されて、図3(d)に示されるように、透明基体1の表面1aが露出される。
一方、ハードマスク層4がマスクとなり、ハードマスク層4にマスクされたパターン化レジスト層3はエッチングされず、さらに、そのパターン化レジスト層3にマスクされた加工対象層2もエッチングされない。その結果、加工対象層2とパターン化レジスト層3とハードマスク層4とからなる微細パターン15が形成される。
Next, as shown in FIG. 3C, anisotropic etching is performed as indicated by an arrow r in a direction substantially perpendicular to the surface 1a of the transparent substrate 1 from the hard mask layer 4 side.
First, the resist residue 55 left in the recess 53 is removed by etching by the first anisotropic etching.
Further, in the next anisotropic etching, using the hard mask layer 4 and the patterned resist layer 3 as an etching mask, the processing target layer 2 exposed by removing the resist residue 55 is removed by dry etching, and FIG. As shown in (d), the surface 1a of the transparent substrate 1 is exposed.
On the other hand, the hard mask layer 4 serves as a mask, the patterned resist layer 3 masked by the hard mask layer 4 is not etched, and the processing target layer 2 masked by the patterned resist layer 3 is not etched. As a result, a fine pattern 15 composed of the processing target layer 2, the patterned resist layer 3, and the hard mask layer 4 is formed.

図3(d)に示す微細パターン15は、このようにして製造した微細パターンの一例を示す断面模式図である。
微細パターン15の構造体70は、幅W、高さlの構造体として形成されており、加工対象層2と、透明誘電体からなるパターン化レジスト層3と、別の金属層からなるハードマスク層4との3層構造とされている。また、この構造体70は、間隔p−W、ピッチpで配列されている。
The fine pattern 15 shown in FIG. 3D is a schematic cross-sectional view showing an example of the fine pattern manufactured in this way.
The structure 70 of the fine pattern 15 is formed as a structure having a width W and a height l, and includes a processing target layer 2, a patterned resist layer 3 made of a transparent dielectric, and a hard mask made of another metal layer. A three-layer structure with the layer 4 is adopted. The structures 70 are arranged at intervals pW and pitch p.

なお、前記エッチング工程の後に、レジスト除去液に浸漬して、ハードマスク層4とパターン化レジスト層3を取り除く工程を行っても良い。この工程を行うことにより、実施形態1の図2(d)に示すように、透明基体1の表面1aに加工対象層2が形成された微細パターン10を形成することができる。   Note that a step of removing the hard mask layer 4 and the patterned resist layer 3 by immersing in a resist removing solution after the etching step may be performed. By performing this process, as shown in FIG. 2D of Embodiment 1, a fine pattern 10 in which the processing target layer 2 is formed on the surface 1a of the transparent substrate 1 can be formed.

本発明の実施形態である微細パターンの製造方法は、ハードマスク層形成工程において、斜め蒸着法を用いてハードマスク層4を形成する構成なので、蒸着マスクの位置合わせを行う必要がなく、微細パターン15、10の製造効率を向上させることができるとともに、生産コストを低減させることができる。   The fine pattern manufacturing method according to the embodiment of the present invention is a configuration in which the hard mask layer 4 is formed using an oblique vapor deposition method in the hard mask layer forming step. The production efficiency of 15, 10 can be improved and the production cost can be reduced.

(実施形態3)
本発明の実施形態である微細パターンの製造方法のさらに別の一例について説明する。
図4(a)〜(c)は、本発明の実施形態である微細パターンの製造方法のさらに別の一例を説明する工程断面図である。
(Embodiment 3)
Another example of the fine pattern manufacturing method according to the embodiment of the present invention will be described.
4A to 4C are process cross-sectional views illustrating still another example of the fine pattern manufacturing method according to the embodiment of the present invention.

本発明の実施形態である微細パターンの製造方法は、実施形態1と同様に、パターン化レジスト層形成工程と、エッチング工程とからなるが、エッチング工程において、スパッタ法により、パターン化レジスト層3の上面3aに形成したハードマスク層42bの膜厚hが、凹部53の底部53aに形成したハードマスク層42aの膜厚iよりも厚くなるように、ハードマスク層42を形成した後、ウェットエッチングを行って凹部53のハードマスク層42aのみを除去してパターン化レジスト層3の上面3aのみにハードマスク層4を残す点が実施形態1で示した微細パターンの製造方法と異なる。なお、実施形態1で用いた部材と同様の部材については同じ符号を付して示している。   The fine pattern manufacturing method according to the embodiment of the present invention includes a patterned resist layer forming step and an etching step, as in the first embodiment. In the etching step, the patterned resist layer 3 is formed by sputtering. After the hard mask layer 42 is formed so that the film thickness h of the hard mask layer 42b formed on the upper surface 3a is larger than the film thickness i of the hard mask layer 42a formed on the bottom 53a of the recess 53, wet etching is performed. This is different from the fine pattern manufacturing method shown in the first embodiment in that only the hard mask layer 42a of the recess 53 is removed and the hard mask layer 4 is left only on the upper surface 3a of the patterned resist layer 3. In addition, the same code | symbol is attached | subjected and shown about the member similar to the member used in Embodiment 1. FIG.

(パターン化レジスト層形成工程)
実施形態1で示した工程と同様に、パターン化レジスト層形成工程を行い、透明基体1上に加工対象層2を形成し、さらに、パターン化レジスト層3を形成する。
(Pattern resist layer formation process)
Similar to the process shown in the first embodiment, the patterned resist layer forming process is performed to form the processing target layer 2 on the transparent substrate 1, and the patterned resist layer 3 is further formed.

(エッチング工程)
エッチング工程では、まず、ハードマスク層4を形成した後、これをマスクとしてエッチングを行う。図4(a)は、スパッタ法により、パターン化レジスト層3の上面3aに形成したハードマスク層42bの膜厚hが、凹部53の底部53aに形成したハードマスク層42aの膜厚iよりも厚くなるように、ハードマスク層42を形成した時点の工程断面図の一例を示す図である。このように、ハードマスク層42は、パターン化レジスト層3の上面3aに形成されるハードマスク層42bと、凹部53の底部53aに形成したハードマスク層42aとからなる。
(Etching process)
In the etching step, first, the hard mask layer 4 is formed and then etched using this as a mask. 4A shows that the film thickness h of the hard mask layer 42b formed on the upper surface 3a of the patterned resist layer 3 is greater than the film thickness i of the hard mask layer 42a formed on the bottom 53a of the recess 53 by sputtering. It is a figure which shows an example of process sectional drawing at the time of forming the hard mask layer 42 so that it may become thick. As described above, the hard mask layer 42 includes the hard mask layer 42 b formed on the upper surface 3 a of the patterned resist layer 3 and the hard mask layer 42 a formed on the bottom 53 a of the recess 53.

凹部53の幅p−W、深さsが数十nm〜数百nm範囲で形成されているとともに、幅p−Wに対して深さsが大きく設定されているので、パターン化レジスト層3の上面3aにハードマスク層42を成膜する際に、凹部53にハードマスク層42aが侵入しにくく、パターン化レジスト層3の上面3aに所望の厚さのハードマスク層42bを成膜する間に、凹部53内にハードマスク層42aが侵入したとしても、凹部53がハードマスク層42aで埋め尽くされないようにすることができる。   Since the width p-W and the depth s of the recess 53 are in the range of several tens of nanometers to several hundreds of nanometers and the depth s is set larger than the width p-W, the patterned resist layer 3 When the hard mask layer 42 is formed on the upper surface 3a of the substrate, the hard mask layer 42a is less likely to enter the recess 53, and the hard mask layer 42b having a desired thickness is formed on the upper surface 3a of the patterned resist layer 3. In addition, even if the hard mask layer 42a enters the recess 53, the recess 53 can be prevented from being filled with the hard mask layer 42a.

次に、ハードマスク層42が均一の深さでエッチング除去するウェットエッチングを行う。たとえば、その深さをiとすると、凹部53のハードマスク層42aは完全に除去され、凸部50の先端側50bには、高さh−iのハードマスク層4が残される。このようにして、凹部53のハードマスク層42aのみを除去するとともに、パターン化レジスト層3の上面3aのみにハードマスク層42を残して、図4(b)に示すように、これをハードマスク層4とする。   Next, wet etching is performed in which the hard mask layer 42 is removed by etching at a uniform depth. For example, if the depth is i, the hard mask layer 42a of the concave portion 53 is completely removed, and the hard mask layer 4 having a height hi is left on the tip side 50b of the convex portion 50. In this way, only the hard mask layer 42a of the recess 53 is removed, and the hard mask layer 42 is left only on the upper surface 3a of the patterned resist layer 3, and this is removed as shown in FIG. Layer 4 is assumed.

次に、ハードマスク層4側から透明基体1の表面1aにほぼ垂直な方向に異方性エッチングを行う。
まず、最初の異方性エッチングにより、凹部53の底部53aに残されたレジスト残渣55がエッチング除去される。
さらに、次の異方性エッチングでは、ハードマスク層4にマスクされたパターン化レジスト層3をエッチングマスクとして、レジスト残渣55が除去されたことにより露出された加工対象層2がドライエッチング除去されて、図4(c)に示されるように、透明基体1の表面1aが露出される。
一方、ハードマスク層4がマスクとなり、ハードマスク層4にマスクされたパターン化レジスト層3はエッチングされず、さらに、そのパターン化レジスト層3にマスクされた加工対象層2もエッチングされない。その結果、加工対象層2とパターン化レジスト層3とハードマスク層4とからなる微細パターン17が形成される。
Next, anisotropic etching is performed in a direction substantially perpendicular to the surface 1a of the transparent substrate 1 from the hard mask layer 4 side.
First, by the first anisotropic etching, the resist residue 55 left on the bottom 53a of the recess 53 is removed by etching.
Furthermore, in the next anisotropic etching, using the patterned resist layer 3 masked by the hard mask layer 4 as an etching mask, the processing target layer 2 exposed by removing the resist residue 55 is removed by dry etching. As shown in FIG. 4C, the surface 1a of the transparent substrate 1 is exposed.
On the other hand, the hard mask layer 4 serves as a mask, the patterned resist layer 3 masked by the hard mask layer 4 is not etched, and the processing target layer 2 masked by the patterned resist layer 3 is not etched. As a result, a fine pattern 17 composed of the processing target layer 2, the patterned resist layer 3, and the hard mask layer 4 is formed.

なお、前記エッチング工程の後に、レジスト除去液に浸漬して、ハードマスク層4とパターン化レジスト層3を取り除く工程を行っても良い。この工程を行うことにより、実施形態1の図2(d)に示すように、透明基体1の表面1aに加工対象層2が形成された微細パターン10を形成することができる。   Note that a step of removing the hard mask layer 4 and the patterned resist layer 3 by immersing in a resist removing solution after the etching step may be performed. By performing this process, as shown in FIG. 2D of Embodiment 1, a fine pattern 10 in which the processing target layer 2 is formed on the surface 1a of the transparent substrate 1 can be formed.

本発明の実施形態である微細パターンの製造方法は、スパッタ法によりハードマスク層42を形成した後、ウェットエッチングにより、パターン化レジスト層3の上面3aに形成されたハードマスク層42bの一部を除去するとともに、凹部53の底面53aに形成されたハードマスク層42aを完全に除去する構成なので、容易にハードマスク層4を形成することができ、微細パターン17、10の製造効率を向上させることができるとともに、生産コストを低減させることができる。   In the fine pattern manufacturing method according to the embodiment of the present invention, after forming the hard mask layer 42 by sputtering, a part of the hard mask layer 42b formed on the upper surface 3a of the patterned resist layer 3 is formed by wet etching. The hard mask layer 42a formed on the bottom surface 53a of the concave portion 53 is completely removed, so that the hard mask layer 4 can be easily formed and the manufacturing efficiency of the fine patterns 17 and 10 can be improved. Production costs can be reduced.

(実施形態4)
本発明の実施形態である微細パターンの製造方法のさらに別の一例について説明する。
図5(a)〜(d)は、本発明の実施形態である微細パターンの製造方法のさらに別の一例を説明する工程断面図である。
(Embodiment 4)
Another example of the fine pattern manufacturing method according to the embodiment of the present invention will be described.
5A to 5D are process cross-sectional views illustrating still another example of the fine pattern manufacturing method according to the embodiment of the present invention.

本発明の実施形態である微細パターンの製造方法は、実施形態1と同様に、パターン化レジスト層形成工程と、エッチング工程とからなるが、エッチング工程が、ウェットコーティング法によりパターン化レジスト層3の表面を覆うようにハードマスク素材40を塗布した後、アッシング法またはポリッシング法を用いてパターン化レジスト層3の上面3aを露出させ、凹部53に残されたハードマスク素材40をハードマスク層4とする工程である点が実施形態1で示した微細パターンの製造方法と異なる。なお、実施形態1で用いた部材と同様の部材については同じ符号を付して示している。   The fine pattern manufacturing method according to the embodiment of the present invention includes a patterned resist layer forming step and an etching step, as in the first embodiment, and the etching step is performed by the wet coating method. After the hard mask material 40 is applied so as to cover the surface, the upper surface 3a of the patterned resist layer 3 is exposed using an ashing method or a polishing method, and the hard mask material 40 left in the concave portion 53 is replaced with the hard mask layer 4. This is different from the method for manufacturing a fine pattern shown in the first embodiment in that it is a process to be performed. In addition, the same code | symbol is attached | subjected and shown about the member similar to the member used in Embodiment 1. FIG.

(パターン化レジスト層形成工程)
実施形態1で示した工程と同様に、パターン化レジスト層形成工程を行い、透明基体1上に加工対象層2を形成し、さらに、その加工対象層2上にパターン化レジスト層3を形成する。
(Pattern resist layer formation process)
Similar to the process shown in the first embodiment, a patterned resist layer forming step is performed to form the processing target layer 2 on the transparent substrate 1, and further, the patterned resist layer 3 is formed on the processing target layer 2. .

(エッチング工程)
次に、図5(a)に示すように、パターン化レジスト層3上に、ウェットコーティング法によりパターン化レジスト層3の表面を覆うようにハードマスク素材40を塗布する。
ここで、ハードマスク素材40の厚さuは、凹部53の深さsよりも厚くなるように、ハードマスク素材4を成膜する。
(Etching process)
Next, as shown in FIG. 5A, a hard mask material 40 is applied on the patterned resist layer 3 so as to cover the surface of the patterned resist layer 3 by wet coating.
Here, the hard mask material 4 is deposited so that the thickness u of the hard mask material 40 is thicker than the depth s of the recess 53.

次に、図5(b)に示すように、アッシング法またはポリッシング法を用いて、パターン化レジスト層3の上面3aが露出するまで、ハードマスク素材40の表面側40bを除去して、凹部53に残されたハードマスク素材40をハードマスク層4とする。   Next, as shown in FIG. 5B, the surface side 40b of the hard mask material 40 is removed by using an ashing method or a polishing method until the upper surface 3a of the patterned resist layer 3 is exposed, and the recess 53 The hard mask material 40 left in the step is used as the hard mask layer 4.

次に、図5(c)に示すように、ハードマスク層4側から透明基体1の表面1aにほぼ垂直な方向に矢印rで示されるように異方性エッチングを行う。
まず、最初の異方性エッチングにより、パターン化レジスト層3の露出部分50がエッチングされて除去される。さらに、次の異方性エッチングでは、その露出部分50が除去されたことにより露出された加工対象層2がエッチングされて除去されて、図5(d)に示されるように、透明基体1の表面1aが露出される。
このとき、凹部53に残されたハードマスク層4をマスクとして、凹部53の底面53aのパターン化レジスト層3はエッチングされず、残留部分50cとなる。さらにまた、この残留部分50cをマスクとして加工対象層2もエッチングされず、図5(d)に示すように、加工対象層2とパターン化レジスト層3とハードマスク層4とからなる微細パターン19が形成される。
Next, as shown in FIG. 5C, anisotropic etching is performed as indicated by an arrow r in a direction substantially perpendicular to the surface 1a of the transparent substrate 1 from the hard mask layer 4 side.
First, the exposed portion 50 of the patterned resist layer 3 is etched away by the first anisotropic etching. Further, in the next anisotropic etching, the processing target layer 2 exposed by removing the exposed portion 50 is etched and removed, and as shown in FIG. The surface 1a is exposed.
At this time, using the hard mask layer 4 left in the concave portion 53 as a mask, the patterned resist layer 3 on the bottom surface 53a of the concave portion 53 is not etched and becomes a residual portion 50c. Further, the processing target layer 2 is not etched using the remaining portion 50c as a mask, and the fine pattern 19 including the processing target layer 2, the patterned resist layer 3, and the hard mask layer 4 is shown in FIG. Is formed.

なお、前記エッチング工程の後に、レジスト除去液に浸漬して、ハードマスク層4とパターン化レジスト層3を取り除く工程を行っても良い。この工程を行うことにより、実施形態1の図2(d)に示すように、透明基体1の表面1aに加工対象層2が形成された微細パターン10を形成することができる。   Note that a step of removing the hard mask layer 4 and the patterned resist layer 3 by immersing in a resist removing solution after the etching step may be performed. By performing this process, as shown in FIG. 2D of Embodiment 1, a fine pattern 10 in which the processing target layer 2 is formed on the surface 1a of the transparent substrate 1 can be formed.

本発明の実施形態である微細パターンの製造方法は、ハードマスク素材40を形成した後、アッシング法またはポリッシング法を用いて、パターン化レジスト層3の上面3aが露出するまで、ハードマスク素材40の表面側40bを除去して、凹部53に残されたハードマスク素材40をハードマスク層4とする構成なので、容易にハードマスク層4を形成することができ、微細パターン19、10の製造効率を向上させることができるとともに、生産コストを低減させることができる。   In the fine pattern manufacturing method according to an embodiment of the present invention, after the hard mask material 40 is formed, the ashing method or the polishing method is used until the upper surface 3a of the patterned resist layer 3 is exposed. Since the hard mask material 40 left in the concave portion 53 is made the hard mask layer 4 by removing the surface side 40b, the hard mask layer 4 can be easily formed, and the manufacturing efficiency of the fine patterns 19 and 10 can be improved. It can be improved and the production cost can be reduced.

(実施形態5)
次に、本発明の実施形態である光学素子について説明する。
図6は、本発明の実施形態である光学素子の一例を示す図であって、図6(a)は斜視概略図であり、図6(b)は、図6(a)のA−A’線における断面模式図である。
(Embodiment 5)
Next, an optical element that is an embodiment of the present invention will be described.
6A and 6B are diagrams illustrating an example of an optical element according to an embodiment of the present invention, in which FIG. 6A is a schematic perspective view, and FIG. 6B is an AA view of FIG. It is a cross-sectional schematic diagram in a line.

図6に示すように、光学素子30は、透明基体1上に、金属層からなる加工対象層2と、パターン化レジスト層3と、別の金属層からなるハードマスク層4とが積層され、この3層構造体70がグリッド状に成形されてなる微細パターン13を具備した光学素子30である。なお、実施形態1で用いた部材と同様の部材については同じ符号を付して示している。   As shown in FIG. 6, the optical element 30 is formed by laminating a processing target layer 2 made of a metal layer, a patterned resist layer 3, and a hard mask layer 4 made of another metal layer on the transparent substrate 1, This is an optical element 30 provided with a fine pattern 13 in which the three-layer structure 70 is formed in a grid shape. In addition, the same code | symbol is attached | subjected and shown about the member similar to the member used in Embodiment 1. FIG.

光学素子30において、略矩形断面形状の3層構造体70は透明基体1の上面1aに、幅W、高さlの略矩形断面を有するラインとして形成されており、各ラインは周期p、間隔p−Wで平行に形成されている。なお、この3層構造体70の幅W、高さl、および各ラインの周期p、間隔p−Wは、それぞれ数百nm以下で形成されている。
また、3層構造体70は、金属層からなる加工対象層2と、パターン化レジスト層3と、金属層からなるハードマスク層4とが積層されて構成されている。
In the optical element 30, the three-layer structure 70 having a substantially rectangular cross-sectional shape is formed on the upper surface 1 a of the transparent substrate 1 as a line having a substantially rectangular cross-section having a width W and a height l. They are formed in parallel by p-W. The three-layer structure 70 is formed such that the width W, the height l, the period p of each line, and the interval p-W are several hundred nm or less.
The three-layer structure 70 is configured by laminating a processing target layer 2 made of a metal layer, a patterned resist layer 3, and a hard mask layer 4 made of a metal layer.

透明基体1は、板状またはフィルム状の透明な材料から構成されている。そのため、微細パターン13を安定して保持させることができ、光学素子30として安定して使用することができる。   The transparent substrate 1 is made of a plate-like or film-like transparent material. Therefore, the fine pattern 13 can be stably held and can be used stably as the optical element 30.

金属層からなる加工対象層2は、たとえば、Al、Au,Agのいずれかの金属を1種以上含有させて形成する。このようにすることで、光学素子30の特性を向上させることができる。特に、光学素子30をグリッド偏光子として用いる場合には、金属層からなる加工対象層2はAlから構成されることが好ましい。消光比を向上させることができるためである。なお、金属層からなる加工対象層2は、複数の種類の金属からなる合金として構成しても良く、また、複数の金属層からなる構成としてもよい。
金属層からなる加工対象層2の高さtは、凹部の幅wを考慮して設定する。アスペクト比t/wが、光学素子30の消光比(コントラスト)および透過率などの光特性に関係するためである。
The processing target layer 2 made of a metal layer is formed, for example, by containing one or more metals of Al, Au, and Ag. By doing in this way, the characteristic of the optical element 30 can be improved. In particular, when the optical element 30 is used as a grid polarizer, the processing target layer 2 made of a metal layer is preferably made of Al. This is because the extinction ratio can be improved. The processing target layer 2 made of a metal layer may be made of an alloy made of a plurality of types of metals, or may be made of a structure made of a plurality of metal layers.
The height t of the processing target layer 2 made of a metal layer is set in consideration of the width w of the recess. This is because the aspect ratio t / w is related to optical characteristics such as the extinction ratio (contrast) and transmittance of the optical element 30.

透明誘電体からなるパターン化レジスト層3は、可視光領域で高透明なものであれば特に限定されないが、アクリル系の材料含有率を上げることで、より高透過率を達成することができる。このようなレジストとして、例えば東洋合成工業製PAK−01などを用いることができる。   The patterned resist layer 3 made of a transparent dielectric material is not particularly limited as long as it is highly transparent in the visible light region, but higher transmittance can be achieved by increasing the acrylic material content. As such a resist, for example, PAK-01 manufactured by Toyo Gosei Co., Ltd. can be used.

光学素子30のパターン化レジスト層3の高さvは、200nm以上であることが好ましく、200nm〜400nmであることがより好ましい。3層構造体70において、パターン化レジスト層3の高さvを200nm以上とした場合には、可視光領域で薄膜干渉が起こりにくくなり、消光比(コントラスト)を向上させることができる。   The height v of the patterned resist layer 3 of the optical element 30 is preferably 200 nm or more, and more preferably 200 nm to 400 nm. In the three-layer structure 70, when the height v of the patterned resist layer 3 is 200 nm or more, thin film interference hardly occurs in the visible light region, and the extinction ratio (contrast) can be improved.

金属層からなるハードマスク層4は、たとえば、Ni、Crのいずれかの金属を1種以上含有させて形成する。ハードマスク層4の材料としては、耐エッチング性の高い材料が好ましく、たとえば、Ni、Crなどの金属材料は耐エッチング性の高い材料であり、特に、Niは耐エッチング性の高い材料であって、すべてのエッチングプロセスでマスクとして効果的に利用することができる。
また、ハードマスク層4の高さxは、光学特性の観点から、可能な限り高くすることが望ましい。ハードマスク層4のアスペクト比x/wが大きいほど、光学素子30の消光比(コントラスト)および透過率の向上に寄与するためである。
The hard mask layer 4 made of a metal layer is formed, for example, by containing one or more metals of Ni and Cr. The material of the hard mask layer 4 is preferably a material having high etching resistance. For example, a metal material such as Ni or Cr is a material having high etching resistance. In particular, Ni is a material having high etching resistance. It can be effectively used as a mask in all etching processes.
Further, the height x of the hard mask layer 4 is desirably as high as possible from the viewpoint of optical characteristics. This is because as the aspect ratio x / w of the hard mask layer 4 is larger, it contributes to improvement of the extinction ratio (contrast) and transmittance of the optical element 30.

微細パターン13は、3層構造体70がグリッド状に形成されて構成されている。そのため、グリッド偏光子などの光学素子として使用することができる。その場合には、微細パターン13は、幅Wおよび高さlはできるだけ一定の誤差範囲内であることが好ましい。   The fine pattern 13 includes a three-layer structure 70 formed in a grid shape. Therefore, it can be used as an optical element such as a grid polarizer. In that case, it is preferable that the fine pattern 13 has a width W and a height l within a certain error range as much as possible.

なお、このような微細パターン13は一例であって、先の実施形態に記載したように、微細パターン15、17および19などを使用することができる。
また、複数のラインが平行かつ微細な隙間をおいて配置されたパターンであれば、各ラインの配置位置、接続関係、ライン幅などを変化させた様々なパターンを採用することができる。また、加工誤差などに起因する許容範囲の微細な形状の変化を有していてもよい。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
Such a fine pattern 13 is an example, and fine patterns 15, 17 and 19 can be used as described in the previous embodiment.
In addition, as long as a plurality of lines are arranged in parallel with fine gaps, various patterns in which the arrangement position of each line, connection relationship, line width, and the like are changed can be adopted. Further, it may have a fine shape change in an allowable range due to a processing error or the like.
Hereinafter, the present invention will be specifically described based on examples. However, the present invention is not limited only to these examples.

(実施例1)
(パターン化レジスト層形成工程)
透明基体としてガラス基板を用い、その表面を公知の洗浄方法で洗浄した後、蒸着法を用いて、Alからなる金属層を膜厚175nmで成膜した。
(Example 1)
(Pattern resist layer formation process)
A glass substrate was used as the transparent substrate, and the surface was cleaned by a known cleaning method, and then a metal layer made of Al was formed to a thickness of 175 nm by vapor deposition.

次に、金属層上に、レジストとして東洋合成工業製PAK−01を塗布し、ナノインプリント法を用いて金型形状を転写(パターニング)した。これにより、周期140nm、幅70nm、高さ275nmの凹部を有するパターン化レジスト層を形成した。   Next, PAK-01 manufactured by Toyo Gosei Co., Ltd. was applied as a resist on the metal layer, and the mold shape was transferred (patterned) using the nanoimprint method. As a result, a patterned resist layer having recesses with a period of 140 nm, a width of 70 nm, and a height of 275 nm was formed.

(エッチング工程)
次に、斜め蒸着法を用いて、蒸着角度θ=45°で、パターン化レジスト層の上面にCrからなるハードマスク層を膜厚25nmで形成した。
(Etching process)
Next, a hard mask layer made of Cr was formed with a film thickness of 25 nm on the upper surface of the patterned resist layer at an evaporation angle θ = 45 ° using an oblique evaporation method.

次に、ハードマスク層側から透明基体の表面にほぼ垂直な方向に異方性エッチングを行い、微細パターンの凹部に残された。レジスト残渣のエッチング除去を行った。このエッチングにおいては、ガス種としてOを用い、前記ガスのガス圧は1Paとし、バイアス電力は、500Wとした。 Next, anisotropic etching was performed in a direction substantially perpendicular to the surface of the transparent substrate from the hard mask layer side, and was left in the concave portion of the fine pattern. The resist residue was removed by etching. In this etching, O 2 was used as the gas species, the gas pressure of the gas was 1 Pa, and the bias power was 500 W.

さらに、金属層のエッチングを行った。このエッチングは2段階に分けられ、前半のステップで金属層表面の自然酸化膜の除去、後半のステップで金属層本体のエッチングをそれぞれ行う。ガス種として前半のステップではBClを、後半のステップではClをそれぞれ用い、前記ガスのガス圧はそれぞれ1Pa、バイアス電力は500Wとした。 Furthermore, the metal layer was etched. This etching is divided into two stages, in which the natural oxide film on the surface of the metal layer is removed in the first half step and the metal layer body is etched in the second half step. As the gas type, BCl 3 was used in the first half step, and Cl 2 was used in the second half step. The gas pressure of the gas was 1 Pa and the bias power was 500 W, respectively.

このようにして、透明基体としてガラス基板を用い、金属層としてAl(高さ175nm、幅70nm)、パターン化レジスト層として東洋合成工業製PAK−01(高さ275nm、幅70nm)を用い、ハードマスク層としてCr(高さ25nm、幅70nm)を用いた3層構造体からなる微細パターン(周期140nm)を前記ガラス基板上に形成した。
この光学素子の光特性は、透過率34.2%、消光比(コントラスト)99500であった。
In this way, a glass substrate was used as the transparent substrate, Al (height 175 nm, width 70 nm) was used as the metal layer, and PAK-01 (height 275 nm, width 70 nm) manufactured by Toyo Gosei Kogyo was used as the patterned resist layer. A fine pattern (period 140 nm) composed of a three-layer structure using Cr (height 25 nm, width 70 nm) as a mask layer was formed on the glass substrate.
The optical characteristics of this optical element were a transmittance of 34.2% and an extinction ratio (contrast) of 99500.

(比較例1)
実施例1において、金属層の膜厚を200nmとした他は同様にして、金属層としてAl(高さ200nm、幅70nm)、パターン化レジスト層として東洋合成工業製PAK−01(高さ275nm、幅70nm)を用い、ハードマスク層としてCr(高さ25nm、幅70nm)を用いた3層構造体からなる微細パターン(周期140nm)を前記ガラス基板上に形成した。
これをレジスト除去液に浸漬して、パターン化レジスト層およびハードマスク層を除去して、金属層としてAl(高さ200nm、幅70nm)からなる微細パターン(周期140nm)をガラス基板上に形成した光学素子を形成した。
この光学素子の光特性は、透過率39.7%、消光比(コントラスト)48600であった。
(Comparative Example 1)
In Example 1, except that the thickness of the metal layer was set to 200 nm, Al (height 200 nm, width 70 nm) was used as the metal layer, and PAK-01 (height 275 nm, manufactured by Toyo Gosei Kogyo Co., Ltd.) was used as the patterned resist layer. A fine pattern (period 140 nm) composed of a three-layer structure using Cr (height 25 nm, width 70 nm) as a hard mask layer was formed on the glass substrate.
This was immersed in a resist removing solution, the patterned resist layer and the hard mask layer were removed, and a fine pattern (period 140 nm) made of Al (height 200 nm, width 70 nm) was formed on the glass substrate as a metal layer. An optical element was formed.
The optical characteristics of this optical element were a transmittance of 39.7% and an extinction ratio (contrast) of 48600.

(比較例2)
実施例1において、膜厚175nmのAlを形成した後、その上に膜厚25nmのCrを形成して金属層とした他は同様にして、Al(高さ175nm、幅70nm)とCr(高さ25nm、幅70nm)からなる2層構造体の金属層を備え、パターン化レジスト層として東洋合成工業製PAK−01(高さ275nm、幅70nm)を用い、ハードマスク層としてCr(高さ25nm、幅70nm)を用いた微細パターン(周期140nm)を前記ガラス基板上に形成した。
これをレジスト除去液に浸漬して、パターン化レジスト層およびハードマスク層を除去して、Al(高さ175nm、幅70nm)とCr(高さ25nm、幅70nm)からなる2層構造体の金属層の微細パターン(周期140nm)をガラス基板上に形成した光学素子を形成した。
この光学素子の光特性は、透過率36.7%、消光比(コントラスト)39300であった。
(Comparative Example 2)
In Example 1, Al (height 175 nm, width 70 nm) and Cr (high) were formed in the same manner except that after forming Al of 175 nm thickness, Cr was formed thereon to form a metal layer. A metal layer having a two-layer structure composed of 25 nm in thickness and 70 nm in width), PAK-01 (height 275 nm, width 70 nm) manufactured by Toyo Gosei Co., Ltd. as a patterned resist layer, and Cr (height 25 nm in height) , Width 70 nm) was used to form a fine pattern (period 140 nm) on the glass substrate.
This is immersed in a resist removing solution to remove the patterned resist layer and the hard mask layer, and a metal having a two-layer structure composed of Al (height 175 nm, width 70 nm) and Cr (height 25 nm, width 70 nm). An optical element having a fine layer pattern (period 140 nm) formed on a glass substrate was formed.
The optical characteristics of this optical element were a transmittance of 36.7% and an extinction ratio (contrast) of 39300.

本発明は、微細パターンの製造方法に関するものであり、特に、半導体素子あるいは光学素子に用いられるものであり、光学部材産業あるいは半導体産業において利用可能性がある。   The present invention relates to a method for producing a fine pattern, and is particularly used for a semiconductor element or an optical element, and can be used in the optical member industry or the semiconductor industry.

本発明の実施形態である微細パターンの一例を示す工程断面図である。It is process sectional drawing which shows an example of the fine pattern which is embodiment of this invention. 本発明の実施形態である微細パターンの一例を示す工程断面図である。It is process sectional drawing which shows an example of the fine pattern which is embodiment of this invention. 本発明の実施形態である微細パターンの一例を示す工程断面図である。It is process sectional drawing which shows an example of the fine pattern which is embodiment of this invention. 本発明の実施形態である微細パターンの一例を示す工程断面図である。It is process sectional drawing which shows an example of the fine pattern which is embodiment of this invention. 本発明の実施形態である微細パターンの一例を示す工程断面図である。It is process sectional drawing which shows an example of the fine pattern which is embodiment of this invention. 本発明の実施形態である光学素子の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the optical element which is embodiment of this invention.

符号の説明Explanation of symbols

1…基板、1a…上面、2…加工対象層、3…パターン化レジスト層、3a…上面、4…ハードマスク層、10、13、15、17、19…微細パターン、30…光学素子、40…ハードマスク素材、40b…表面側、42、42a、42b…ハードマスク層、44…凹部、45…凸部、46…金型、48…レジスト、50…露出部分、50c…残留部分、53…凹部、53a…底面、53b、53c…内壁面、55…レジスト残渣、70…構造体。 DESCRIPTION OF SYMBOLS 1 ... Substrate, 1a ... Upper surface, 2 ... Processing target layer, 3 ... Patterned resist layer, 3a ... Upper surface, 4 ... Hard mask layer, 10, 13, 15, 17, 19 ... Fine pattern, 30 ... Optical element, 40 ... hard mask material, 40b ... surface side, 42, 42a, 42b ... hard mask layer, 44 ... concave, 45 ... convex, 46 ... mold, 48 ... resist, 50 ... exposed part, 50c ... residual part, 53 ... Recessed portion, 53a ... bottom surface, 53b, 53c ... inner wall surface, 55 ... resist residue, 70 ... structure.

Claims (11)

透明基体上に加工対象層を形成し、前記加工対象層上に透明誘電体からなるレジスト層を形成するとともに、前記レジスト層をナノインプリント法によってパターニングすることにより、前記レジスト層の上面に凹部を有するパターン化レジスト層を作るパターン化レジスト層形成工程と、
少なくとも前記パターン化レジスト層の上面に金属層からなるハードマスク層を形成した後、前記凹部の底部に残されたレジスト残渣をエッチングして除去してから、前記パターン化レジスト層をマスクにして前記加工対象層をエッチングするエッチング工程と、を具備することを特徴とする微細パターンの製造方法。
A processing target layer is formed on a transparent substrate, a resist layer made of a transparent dielectric is formed on the processing target layer, and the resist layer is patterned by a nanoimprint method, thereby having a recess on the upper surface of the resist layer. A patterned resist layer forming step of creating a patterned resist layer;
After forming a hard mask layer made of a metal layer on at least the upper surface of the patterned resist layer, the resist residue left at the bottom of the recess is removed by etching, and then the patterned resist layer is used as a mask. And an etching process for etching the processing target layer.
前記エッチング工程の後に、前記ハードマスク層と前記パターン化レジスト層を取り除く工程を備えることを特徴とする請求項1に記載の微細パターンの製造方法。   The method of manufacturing a fine pattern according to claim 1, further comprising a step of removing the hard mask layer and the patterned resist layer after the etching step. 前記加工対象層が、金属層からなることを特徴とする請求項1または請求項2のいずれか1項に記載の微細パターンの製造方法。   The method for producing a fine pattern according to claim 1, wherein the processing target layer is made of a metal layer. 前記エッチング工程が、前記レジスト残渣と、金属層からなる前記加工対象層に形成された自然酸化物膜と、前記加工対象層とを順次エッチングする工程であることを特徴とする請求項1〜3のいずれか1項に記載の微細パターンの製造方法。   The said etching process is a process of etching the said resist residue, the natural oxide film formed in the said process target layer which consists of a metal layer, and the said process target layer one by one. The manufacturing method of the fine pattern of any one of these. 前記エッチング工程において、前記レジスト残渣のエッチングガスとして、O、CF、CHF、Ar、HCl、Cl、BCl、H、Nのいずれかを含むガスを用い、
前記自然酸化物膜のエッチングガスとして、CF、CHF、Ar、HCl、Cl、BCl、H、Nのいずれかを含むガスを用い、
前記金属層のエッチングガスとして、CF、CHF、Ar、Cl、Nのいずれかを含むガスを用い、
ガス圧を0.1〜10Paとし、
バイアス電力を10〜2000Wとする条件でドライエッチングすることを特徴とする請求項1〜4に記載の微細パターンの製造方法。
In the etching step, a gas containing any one of O 2 , CF 4 , CHF 3 , Ar, HCl, Cl 2 , BCl 3 , H 2 , and N 2 is used as an etching gas for the resist residue.
As an etching gas for the natural oxide film, a gas containing any of CF 4 , CHF 3 , Ar, HCl, Cl 2 , BCl 3 , H 2 , and N 2 is used.
As an etching gas for the metal layer, a gas containing any of CF 4 , CHF 3 , Ar, Cl 2 , and N 2 is used.
The gas pressure is 0.1 to 10 Pa,
5. The method for producing a fine pattern according to claim 1, wherein dry etching is performed under a condition that the bias power is 10 to 2000 W.
前記エッチング工程において、蒸着法により前記パターン化レジスト層の上面に前記ハードマスク層を形成してから前記加工対象層をエッチングすることを特徴とする請求項1〜5のいずれか1項に記載の微細パターンの製造方法。   The said etching process WHEREIN: After forming the said hard mask layer on the upper surface of the said patterned resist layer with a vapor deposition method, the said process target layer is etched, The any one of Claims 1-5 characterized by the above-mentioned. A method for producing a fine pattern. 前記エッチング工程において、斜め蒸着法により前記パターン化レジスト層の上面に前記ハードマスク層を形成してから前記加工対象層をエッチングすることを特徴とする請求項1〜5のいずれか1項に記載の微細パターンの製造方法。   The said etching process WHEREIN: After forming the said hard mask layer on the upper surface of the said patterned resist layer by diagonal vapor deposition, the said process target layer is etched, The any one of Claims 1-5 characterized by the above-mentioned. Method for producing a fine pattern. 前記エッチング工程において、前記パターン化レジスト層の上面における厚みが前記凹部の底部における厚みよりも厚くなるように、前記ハードマスク層をスパッタ法により形成した後、ウェットエッチングを行って前記凹部内の前記ハードマスク層のみを除去して、前記パターン化レジスト層の上面に前記ハードマスク層を形成してから前記加工対象層をエッチングすることを特徴とする請求項1〜5のいずれか1項に記載の微細パターンの製造方法。   In the etching step, the hard mask layer is formed by a sputtering method so that the thickness of the upper surface of the patterned resist layer is thicker than the thickness of the bottom of the recess, and then wet etching is performed to perform the process in the recess. 6. The method according to claim 1, wherein only the hard mask layer is removed, the hard mask layer is formed on an upper surface of the patterned resist layer, and then the processing target layer is etched. Method for producing a fine pattern. 前記エッチング工程において、前記凹部を有する前記パターン化レジスト層の表面を覆うようにハードマスク素材をウェットコーティング法により塗布した後、アッシング法またはポリッシング法を用いて前記パターン化レジスト層の上面を露出させ、前記凹部に残されたハードマスク素材を前記ハードマスク層として、前記パターン化レジスト層の露出部分をエッチング除去してから、前記パターン化レジスト層の残留部分をマスクにして前記加工対象層をエッチングすることを特徴とする請求項1〜5のいずれか1項に記載の微細パターンの製造方法。   In the etching step, a hard mask material is applied by a wet coating method so as to cover the surface of the patterned resist layer having the recesses, and then the upper surface of the patterned resist layer is exposed using an ashing method or a polishing method. Using the hard mask material left in the recess as the hard mask layer, the exposed portion of the patterned resist layer is removed by etching, and then the layer to be processed is etched using the remaining portion of the patterned resist layer as a mask. The method for producing a fine pattern according to any one of claims 1 to 5, wherein: 透明基体上に、グリッド状に成形されてなる微細パターンが形成されており、
前記微細パターンが、金属層と、前記金属層上に積層された透明誘電体層と、前記透明誘電体層上に形成された別の金属層とからなることを特徴とする光学素子。
A fine pattern formed in a grid shape is formed on the transparent substrate,
The optical element, wherein the fine pattern includes a metal layer, a transparent dielectric layer laminated on the metal layer, and another metal layer formed on the transparent dielectric layer.
前記透明誘電体層の高さが200nm以上であることを特徴とする請求項9に記載の光学素子。   The optical element according to claim 9, wherein a height of the transparent dielectric layer is 200 nm or more.
JP2007276148A 2007-10-24 2007-10-24 Manufacturing method for fine pattern, and optical element Pending JP2009105252A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007276148A JP2009105252A (en) 2007-10-24 2007-10-24 Manufacturing method for fine pattern, and optical element
KR1020080052014A KR100989312B1 (en) 2007-10-24 2008-06-03 Method for fabricating fine pattern and optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007276148A JP2009105252A (en) 2007-10-24 2007-10-24 Manufacturing method for fine pattern, and optical element

Publications (1)

Publication Number Publication Date
JP2009105252A true JP2009105252A (en) 2009-05-14

Family

ID=40706647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276148A Pending JP2009105252A (en) 2007-10-24 2007-10-24 Manufacturing method for fine pattern, and optical element

Country Status (2)

Country Link
JP (1) JP2009105252A (en)
KR (1) KR100989312B1 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040476A1 (en) * 2009-09-30 2011-04-07 Hoya株式会社 Process for producing imprinting mold
JP2011102939A (en) * 2009-11-12 2011-05-26 Storenet Corp Monitoring device, method for manufacturing filter member for the monitoring device and adapter for the monitoring device
JP2011159850A (en) * 2010-02-02 2011-08-18 Toshiba Corp Template, method of manufacturing the same and method of forming pattern
JPWO2011021573A1 (en) * 2009-08-17 2013-01-24 Jsr株式会社 Pattern formation method
JP2013084924A (en) * 2011-09-28 2013-05-09 Dainippon Printing Co Ltd Pattern forming method
WO2014181798A1 (en) * 2013-05-08 2014-11-13 旭化成イーマテリアルズ株式会社 Material to be etched
JP2016096217A (en) * 2014-11-13 2016-05-26 旭化成イーマテリアルズ株式会社 Dry resist layer transcription film roll
CN106019431A (en) * 2016-07-08 2016-10-12 陕西师范大学 Structure and preparation method of a spatial arbitrarily curved beam generator
JP2017504201A (en) * 2013-12-30 2017-02-02 キャノン・ナノテクノロジーズ・インコーポレーテッド Uniform imprint pattern transfer method for sub-20 nm design
US20170075051A1 (en) 2015-09-16 2017-03-16 Korea Institute Of Machinery & Materials Method of manufacturing wire grid polarizer
JP2018036324A (en) * 2016-08-29 2018-03-08 凸版印刷株式会社 Optical element and method for manufacturing the same
CN110651357A (en) * 2017-08-01 2020-01-03 吉佳蓝科技股份有限公司 Plasma etching method using imprinted micropatterns
WO2020219155A1 (en) * 2019-04-26 2020-10-29 Applied Materials, Inc. Transferring nanostructures from wafers to transparent substrates
US10969686B2 (en) 2016-01-27 2021-04-06 Lg Chem, Ltd. Film mask, method for manufacturing same, and method for forming pattern using film mask and pattern formed thereby
US10969677B2 (en) 2016-01-27 2021-04-06 Lg Chem, Ltd. Film mask, method for manufacturing same, and method for forming pattern using film mask
US11029596B2 (en) 2016-01-27 2021-06-08 Lg Chem, Ltd. Film mask, method for manufacturing same, and method for forming pattern using film mask and pattern formed thereby
WO2021167709A1 (en) * 2020-02-21 2021-08-26 Applied Materials, Inc. A maskless lithography method to fabricate topographic substrate
TWI784236B (en) * 2019-09-20 2022-11-21 日商鎧俠股份有限公司 Pattern forming method and method of manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437924B1 (en) 2010-01-22 2014-09-11 한국생명공학연구원 Lithography method using tilted evaporation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004280050A (en) * 2002-10-15 2004-10-07 Eastman Kodak Co Embedded type wire grid polarizer
WO2006033872A2 (en) * 2004-09-21 2006-03-30 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
JP2006203193A (en) * 2004-12-30 2006-08-03 Asml Netherlands Bv Imprint lithography
JP2007069604A (en) * 2005-08-10 2007-03-22 Toray Ind Inc Pattern forming method, pattern forming sheet and optically functional sheet formed using it
JP2007128087A (en) * 2005-10-31 2007-05-24 Toshiba Corp Short-wavelength polarizing element and method of manufacturing polarizing element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590727B1 (en) * 2004-02-24 2006-06-19 한국기계연구원 Microcontact printing methods using imprinted nanostructure and Nanostructure thereof
KR20050099888A (en) * 2004-04-12 2005-10-17 엘지전자 주식회사 Nano wire manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004280050A (en) * 2002-10-15 2004-10-07 Eastman Kodak Co Embedded type wire grid polarizer
WO2006033872A2 (en) * 2004-09-21 2006-03-30 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
JP2006203193A (en) * 2004-12-30 2006-08-03 Asml Netherlands Bv Imprint lithography
JP2007069604A (en) * 2005-08-10 2007-03-22 Toray Ind Inc Pattern forming method, pattern forming sheet and optically functional sheet formed using it
JP2007128087A (en) * 2005-10-31 2007-05-24 Toshiba Corp Short-wavelength polarizing element and method of manufacturing polarizing element

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011021573A1 (en) * 2009-08-17 2013-01-24 Jsr株式会社 Pattern formation method
JP2015065443A (en) * 2009-08-17 2015-04-09 Jsr株式会社 Pattern forming method
KR101680407B1 (en) 2009-08-17 2016-11-28 제이에스알 가부시끼가이샤 Pattern forming method
WO2011040476A1 (en) * 2009-09-30 2011-04-07 Hoya株式会社 Process for producing imprinting mold
JP2011102939A (en) * 2009-11-12 2011-05-26 Storenet Corp Monitoring device, method for manufacturing filter member for the monitoring device and adapter for the monitoring device
JP2011159850A (en) * 2010-02-02 2011-08-18 Toshiba Corp Template, method of manufacturing the same and method of forming pattern
JP2013084924A (en) * 2011-09-28 2013-05-09 Dainippon Printing Co Ltd Pattern forming method
WO2014181798A1 (en) * 2013-05-08 2014-11-13 旭化成イーマテリアルズ株式会社 Material to be etched
JP2014239208A (en) * 2013-05-08 2014-12-18 旭化成イーマテリアルズ株式会社 Etched material and etching method using the same
JP2017504201A (en) * 2013-12-30 2017-02-02 キャノン・ナノテクノロジーズ・インコーポレーテッド Uniform imprint pattern transfer method for sub-20 nm design
JP2016096217A (en) * 2014-11-13 2016-05-26 旭化成イーマテリアルズ株式会社 Dry resist layer transcription film roll
US9638851B2 (en) 2015-09-16 2017-05-02 Korea Institute Of Machinery & Materials Method of manufacturing wire grid polarizer
US20170075051A1 (en) 2015-09-16 2017-03-16 Korea Institute Of Machinery & Materials Method of manufacturing wire grid polarizer
JP2017058653A (en) * 2015-09-16 2017-03-23 コリア・インスティテュート・オブ・マシナリー・アンド・マテリアルズKorea Institute Of Machinery & Materials Method of manufacturing wire grid polarizer
US11029596B2 (en) 2016-01-27 2021-06-08 Lg Chem, Ltd. Film mask, method for manufacturing same, and method for forming pattern using film mask and pattern formed thereby
US10969686B2 (en) 2016-01-27 2021-04-06 Lg Chem, Ltd. Film mask, method for manufacturing same, and method for forming pattern using film mask and pattern formed thereby
US10969677B2 (en) 2016-01-27 2021-04-06 Lg Chem, Ltd. Film mask, method for manufacturing same, and method for forming pattern using film mask
CN106019431A (en) * 2016-07-08 2016-10-12 陕西师范大学 Structure and preparation method of a spatial arbitrarily curved beam generator
JP2018036324A (en) * 2016-08-29 2018-03-08 凸版印刷株式会社 Optical element and method for manufacturing the same
CN110651357A (en) * 2017-08-01 2020-01-03 吉佳蓝科技股份有限公司 Plasma etching method using imprinted micropatterns
US11001535B2 (en) 2019-04-26 2021-05-11 Applied Materials, Inc. Transferring nanostructures from wafers to transparent substrates
WO2020219155A1 (en) * 2019-04-26 2020-10-29 Applied Materials, Inc. Transferring nanostructures from wafers to transparent substrates
KR20210147103A (en) * 2019-04-26 2021-12-06 어플라이드 머티어리얼스, 인코포레이티드 Transfer of Nanostructures from Wafers to Transparent Substrates
JP2022530865A (en) * 2019-04-26 2022-07-04 アプライド マテリアルズ インコーポレイテッド Transfer of nanostructures from wafer to transparent substrate
JP7305793B2 (en) 2019-04-26 2023-07-10 アプライド マテリアルズ インコーポレイテッド Transfer of nanostructures from wafer to transparent substrate
KR102660013B1 (en) 2019-04-26 2024-04-22 어플라이드 머티어리얼스, 인코포레이티드 Transfer of nanostructures from wafers to transparent substrates
TWI784236B (en) * 2019-09-20 2022-11-21 日商鎧俠股份有限公司 Pattern forming method and method of manufacturing semiconductor device
WO2021167709A1 (en) * 2020-02-21 2021-08-26 Applied Materials, Inc. A maskless lithography method to fabricate topographic substrate
US11669012B2 (en) 2020-02-21 2023-06-06 Applied Materials, Inc. Maskless lithography method to fabricate topographic substrate

Also Published As

Publication number Publication date
KR100989312B1 (en) 2010-10-25
KR20090042136A (en) 2009-04-29

Similar Documents

Publication Publication Date Title
JP2009105252A (en) Manufacturing method for fine pattern, and optical element
US8894871B2 (en) Lithography method using tilted evaporation
US8623770B1 (en) Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide
JP5377053B2 (en) Template, manufacturing method thereof, and pattern forming method
JP6232731B2 (en) Manufacturing method of imprint mold
US7727410B2 (en) Process for formation of three-dimensional photonic crystal
TWI475335B (en) Method for forming resist patterns and method for producing patterned substrates employing the resist patterns
KR20140072121A (en) Mold blank, master mold, copy mold, and method for manufacturing mold blank
JP4998168B2 (en) Imprint mold manufacturing method
JP2011165855A (en) Pattern forming method
JP2012108352A (en) Optical element and method for manufacturing the same
JP6236918B2 (en) Method for producing template for nanoimprint
US20090168170A1 (en) Wire grid polarizer and method for fabricating the same
JP5906963B2 (en) Pattern structure manufacturing method and pattern forming substrate
WO2014132586A1 (en) Method for producing a structure with fine irregularities, and structure with fine irregularities produced using said method
JP2008203812A (en) Moth-eye structure and manufacturing method of moth-eye structure
Gwiazda et al. Simple and versatile high aspect ratio nanostructuring via zinc oxide masking
US20170343708A1 (en) Manufacturing method for optical element
JP4908913B2 (en) Mold manufacturing method
JP2007126692A (en) Substrate provided with recess and manufacturing method therefor
JP5892690B2 (en) Resist pattern forming method and mold manufacturing method
JP2012212760A (en) Resist pattern formation method and mold manufacturing method
JP2008187322A (en) Manufacturing method of mesa type piezoelectric vibrating element
JP2009116949A (en) Method of forming irregular pattern for patterned magnetic recording medium
KR101389048B1 (en) Method for fabricating patterns on the glass

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730