JP2008277610A - Method for dicing wafer - Google Patents

Method for dicing wafer Download PDF

Info

Publication number
JP2008277610A
JP2008277610A JP2007120750A JP2007120750A JP2008277610A JP 2008277610 A JP2008277610 A JP 2008277610A JP 2007120750 A JP2007120750 A JP 2007120750A JP 2007120750 A JP2007120750 A JP 2007120750A JP 2008277610 A JP2008277610 A JP 2008277610A
Authority
JP
Japan
Prior art keywords
blade
wafer
cutting
dicing
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007120750A
Other languages
Japanese (ja)
Inventor
Akira Ezaki
朗 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007120750A priority Critical patent/JP2008277610A/en
Publication of JP2008277610A publication Critical patent/JP2008277610A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To satisfactorily dice a wafer which is thick in the peripheral section, and which is thin in the central section. <P>SOLUTION: This method for dicing a wafer 10 which is thick in the peripheral section and which is thin in the central section formed with a plurality of circuit patterns as semiconductor elements to manufacture the pieces of the semiconductor elements includes a process (a) for cutting the peripheral section by a first blade 31 by leaving thickness which can be cut by a second blade 32 whose blade width is smaller than that of the first blade 31 and a process for cutting the remaining section in the process (a) and the central part by the second blade 32. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、周縁部が厚く、複数の半導体素子となる回路パターンが形成された中央部が薄いウエハをダイシングする方法に関する。   The present invention relates to a method of dicing a wafer having a thick peripheral portion and a thin central portion on which circuit patterns to be a plurality of semiconductor elements are formed.

近年、携帯電話などの電子機器の小型化、高機能化が進む中、複数の半導体チップを一つのパッケージに集積するSIP(System in Package)技術が普及し、それに伴いチップ厚みが100μm以下の製品が実用化されてきている。   In recent years, as electronic devices such as mobile phones have become smaller and more advanced, SIP (System in Package) technology that integrates multiple semiconductor chips into one package has become widespread, and as a result, products with a chip thickness of 100 μm or less Has been put into practical use.

このような厚みの薄い製品の製造には、ウエハ薄化という加工技術が必要不可欠であり、種々の方法が提案されている。そのなかで、半導体素子が形成された中央部を薄く、周縁部を厚くするウエハ薄化技術が開発され、薄化に伴うウエハの反りや割れ、欠けなどを防止することができ、また、その取り扱い性を向上させることができることから注目されている(例えば、特許文献1参照。)。   For manufacturing such a thin product, a processing technique called wafer thinning is indispensable, and various methods have been proposed. Among them, a wafer thinning technology has been developed in which the central portion where the semiconductor element is formed is thin and the peripheral portion is thick, and warpage, cracking, chipping, etc. of the wafer accompanying thinning can be prevented. It has attracted attention because it can improve the handleability (see, for example, Patent Document 1).

しかしながら、このような周縁部を厚くしたウエハは、ダイシングの際に、厚みが変化する部分で切削抵抗が大きく変化するため、ブレードの破損、ウエハのチッピング、ダイシングストリートの蛇行などを招くおそれがあった。また、ブレードの刃幅と刃の高さ(刃先突出し量)には、通常、一定の制約(通常、刃の高さは刃幅の20倍以下)があるため、周縁部の切断に適した刃幅の大きいブレードを使用するとダイシング幅が大きくなってウエハ1枚当たりのチップ取れ数が少なくなり、また、薄い中央部の切断に適した刃幅の小さいブレードを使用すると、刃高不足により周縁部が切断できないおそれがあった。
特開2004−153193号公報
However, in such a wafer having a thick peripheral edge, cutting resistance changes greatly at the portion where the thickness changes during dicing, which may cause blade breakage, wafer chipping, dicing street meandering, and the like. It was. In addition, the blade width and blade height (blade tip protrusion amount) of the blade are usually limited (usually, the blade height is 20 times or less of the blade width), which is suitable for cutting the peripheral edge. When a blade with a large blade width is used, the dicing width is increased and the number of chips taken per wafer is reduced, and when a blade with a small blade width suitable for cutting a thin central portion is used, the edge is insufficient due to insufficient blade height. There was a possibility that the part could not be cut.
JP 2004-153193 A

本発明は、周縁部が厚く、複数の半導体素子となる回路パターンが形成された中央部が薄いウエハを、良好にダイシングすることができるウエハのダイシング方法を提供することを目的とする。   An object of the present invention is to provide a wafer dicing method that can satisfactorily dice a wafer having a thick peripheral portion and a thin central portion on which a circuit pattern to be a plurality of semiconductor elements is formed.

本発明の一態様によれば、周縁部が厚く、複数の半導体素子となる回路パターンが形成された中央部が薄いウエハを、ダイシングして前記半導体素子の個片とする方法であって、前記周縁部を第1のブレードにより、この第1のブレードより刃幅の小さい第2のブレードにより切削可能な厚みを残して切削する工程(a)と、前記工程(a)で残された部分と前記中央部を前記第2のブレードにより切削する工程と、を有することを特徴とするウエハのダイシング方法が提供される。   According to an aspect of the present invention, there is provided a method of dicing a wafer having a thick peripheral portion and a thin central portion on which a circuit pattern to be a plurality of semiconductor elements is formed into individual pieces of the semiconductor element, A step (a) of cutting the peripheral portion with a first blade leaving a thickness that can be cut by a second blade having a blade width smaller than that of the first blade, and a portion left in the step (a); And a step of cutting the central portion with the second blade. A wafer dicing method is provided.

本発明の一態様によるウエハのダイシング方法によれば、周縁部が厚く、複数の半導体素子となる回路パターンが形成された中央部が薄いウエハに対し、良好にダイシングすることができる。   According to the wafer dicing method of one embodiment of the present invention, a wafer having a thick peripheral portion and a thin central portion on which a circuit pattern to be a plurality of semiconductor elements is formed can be diced satisfactorily.

以下、本発明に係る実施の形態について説明する。なお、説明は図面に基づいて行うが、それらの図面は単に図解のために提供されるものであって、本発明はそれらの図面により何ら限定されるものではない。   Embodiments according to the present invention will be described below. Although the description will be made based on the drawings, the drawings are provided for illustration only, and the present invention is not limited to the drawings.

(第1の実施の形態)
まず、本発明の第1の実施の形態に係るウエハのダイシング方法が適用されるウエハについて説明する。図1(A)は、ウエハの上面図、図1(B)は断面図である。
(First embodiment)
First, a wafer to which the wafer dicing method according to the first embodiment of the present invention is applied will be described. 1A is a top view of the wafer, and FIG. 1B is a cross-sectional view.

図1(A)および(B)に示すように、このウエハ10は、例えば60μm厚の円板状のウエハ本体11と、その外周部に設けられた、例えば2mm幅、625μm厚のウエハ本体11と同一材料からなる補強リング12とを有する。ウエハ本体11の表面中央部、つまり、補強リング12内側の表面には、複数の半導体素子13となる回路パターン14が形成され、回路パターン14はさらにポリイミド樹脂などからなる表面保護膜15により保護されている。補強リング12は、表面保護膜15を介してウエハ本体11に熱圧着されている。   As shown in FIGS. 1A and 1B, this wafer 10 includes a disk-shaped wafer body 11 having a thickness of 60 μm, for example, and a wafer body 11 having a width of 2 mm and a thickness of 625 μm provided on the outer periphery thereof. And a reinforcing ring 12 made of the same material. A circuit pattern 14 to be a plurality of semiconductor elements 13 is formed at the center of the surface of the wafer body 11, that is, the inner surface of the reinforcing ring 12, and the circuit pattern 14 is further protected by a surface protection film 15 made of polyimide resin or the like. ing. The reinforcing ring 12 is thermocompression bonded to the wafer body 11 via the surface protective film 15.

このウエハ10は、例えば図2(A)に示すように、表面に回路パターン14および表面保護膜15が形成された、例えば625μm厚の円板状のシリコンウエハ11aの外周部に補強リング12を熱圧着した後、図2(B)に示すように、シリコンウエハ11aを裏面からバックグラインド、ウエットエッチング、ドライエッチングなどにより薄化することにより形成される。なお、シリコンウエハ11aを予め反りや割れの発生し難い厚さ、例えば150μm程度の厚さにまでインフィード研削しておき、その後、補強リング12の熱圧着、バックグラインドなどによる薄化加工を行うようにしてもよい。   For example, as shown in FIG. 2 (A), the wafer 10 has a reinforcing ring 12 on the outer periphery of a silicon wafer 11a having a thickness of, for example, 625 μm, on which a circuit pattern 14 and a surface protective film 15 are formed. After thermocompression bonding, as shown in FIG. 2B, the silicon wafer 11a is formed by thinning the back surface by back grinding, wet etching, dry etching or the like. Note that the silicon wafer 11a is in-feed ground to a thickness that does not easily warp or crack, for example, to a thickness of about 150 μm, and then thinned by thermocompression bonding of the reinforcing ring 12 or back grinding. You may do it.

次に、このように構成されるウエハ10から半導体素子13の個片とする本実施の形態に係るウエハのダイシング方法を説明する。図3は本実施の形態に係るウエハのダイシング方法を説明する模式図である。   Next, a wafer dicing method according to the present embodiment, in which the semiconductor element 13 is separated from the wafer 10 thus configured, will be described. FIG. 3 is a schematic diagram for explaining a wafer dicing method according to the present embodiment.

本実施の形態においては、切断用ブレードとして刃幅の異なる2種のブレード、例えば刃幅が700μmの第1のブレード31と、刃幅が第1のブレード31より小さい、例えば刃幅が25μmの第2のブレード32を使用する。ダイシング装置としては、これらの第1および第2のブレード31、32が装着可能なツインダイサーなどの使用が好ましい。   In the present embodiment, two kinds of blades having different blade widths as cutting blades, for example, a first blade 31 having a blade width of 700 μm and a blade width smaller than that of the first blade 31, for example, having a blade width of 25 μm. A second blade 32 is used. As the dicing apparatus, it is preferable to use a twin dicer or the like to which the first and second blades 31 and 32 can be attached.

まず、図3(A)に示すように、第1のブレード31によりウエハ本体11上の補強リング12部分をダイシングラインの一端側からダイシングラインに沿って、例えば補強リング12の底面から厚さ10μmを残して切削する。つまり、この切削により補強リング12に、例えば幅700μm、深さ615μmの断面矩形状の溝33が形成される。切削の深さは、第2のブレード32によりウエハ本体11とともに切削可能な厚みが残る深さであればよいが、あまり浅いと第2のブレード32で切削する際の切削抵抗の変化が大きくなって、ブレードの破損、ウエハのチッピング、ダイシングストリートの蛇行などを招くおそれがある。また、逆に、深すぎると、第2のブレード32の刃先がウエハ本体11に接触し傷付けるおそれがある。このような観点から、第2のブレード32の刃幅やウエハ本体11の厚みなどにもよるが、通常、10〜30μm程度の厚みを残して切削することが好ましい。   First, as shown in FIG. 3A, the first blade 31 causes the reinforcing ring 12 on the wafer body 11 to be 10 μm thick from the bottom of the reinforcing ring 12, for example, along the dicing line from one end of the dicing line. Cut leaving. That is, by this cutting, a groove 33 having a rectangular cross section having a width of 700 μm and a depth of 615 μm, for example, is formed in the reinforcing ring 12. The cutting depth may be a depth that allows the second blade 32 to be cut with the wafer main body 11 so that the cutting force can be cut with the second blade 32. As a result, the blade may be damaged, the wafer may be chipped, and the dicing street may be meandered. On the other hand, if the depth is too deep, the cutting edge of the second blade 32 may come into contact with the wafer body 11 and be damaged. From this point of view, although it depends on the blade width of the second blade 32 and the thickness of the wafer body 11, it is usually preferable to perform cutting while leaving a thickness of about 10 to 30 μm.

次いで、図3(B)に示すように、第2のブレード32により、補強リング12の溝33上からダイシングラインに沿ってウエハ本体11の表面中央部を横切るように切削していく。なお、ダイシングラインの他端側にも補強リング12が存在するが、この補強リング12部分に対しても予め、図3(A)に示すように、第1のブレード31により補強リング12の底面から所要の厚さを残して切削しておく。図3(C)はこのように第1のブレード31および第2のブレード32により切削された後の補強リング12部分を示す断面図である。図3中、34は、ブレードを固定するフランジを示している。   Next, as shown in FIG. 3B, the second blade 32 is used to cut from the groove 33 of the reinforcing ring 12 across the center of the surface of the wafer body 11 along the dicing line. The reinforcing ring 12 also exists on the other end side of the dicing line. However, as shown in FIG. Then, leave the required thickness and cut. FIG. 3C is a cross-sectional view showing the portion of the reinforcing ring 12 after being cut by the first blade 31 and the second blade 32 in this way. In FIG. 3, reference numeral 34 denotes a flange for fixing the blade.

縦横それぞれ複数存在するダイシングラインに対し上記工程を繰り返すことにより、ウエハ10は複数の半導体素子13の個片にダイシングされる。   The wafer 10 is diced into pieces of a plurality of semiconductor elements 13 by repeating the above-described process for dicing lines that exist in a plurality of lengthwise and widthwise directions.

このような方法においては、刃幅の異なる2種の切断用ブレードを用い、まず、厚みの大きい周縁部を刃幅の大きいブレードで切削し、その後、その切削部から厚みの小さい中央部、さらに切削部と、ダイシングラインに沿って刃幅の小さいブレードで切削するので、厚みが変化する部分でのブレードの切削抵抗の変化を小さくすることができ、ブレードの切削抵抗の変化に起因するブレードの破損、ウエハのチッピング、ダイシングストリートの蛇行などの発生を抑えることができる。また、半導体素子となる中央部は刃幅の小さいブレードで切削されるため、ウエハ1枚当たりの半導体素子取れ数が少なくなることはなく、また、厚い周縁部は刃幅の大きいブレードと刃幅の小さいブレードで切削されるため、刃高不足による切断不良が生ずることもない。   In such a method, two types of cutting blades having different blade widths are used, and first, a peripheral portion having a large thickness is cut with a blade having a large blade width, and thereafter, a central portion having a small thickness is further cut from the cutting portion. Since cutting is performed with a cutting portion and a blade having a small blade width along the dicing line, the change in the cutting resistance of the blade in the portion where the thickness changes can be reduced, and the blade resistance caused by the change in the cutting resistance of the blade can be reduced. The occurrence of breakage, wafer chipping, dicing street meandering, etc. can be suppressed. In addition, since the central part that becomes a semiconductor element is cut with a blade having a small blade width, the number of semiconductor elements that can be taken per wafer is not reduced. Therefore, cutting failure due to insufficient blade height does not occur.

本実施の形態の効果を確認するため、60μm厚の円板状のウエハ本体11の外周部に2mm幅、625μm厚のシリコンからなる補強リング12を設けたウエハ10(625μm厚の円板状のシリコンウエハ11aを150μm厚さまでインフィード研削した後、補強リング12を熱圧着し、その後、枚葉式スピンウエットエッチングにより薄化加工を行い、さらに、その加工表面にメタル処理を施して作製。)に対し、第1のブレード31として刃幅700μmの切断用ブレード、第2のブレード32として刃幅25μm、刃高500μmの切断用ブレードを用い、第1のブレード31による切削深さ615μmとなる条件で、上記手順にしたがってダイシングを行ったところ、ブレードの破損、ウエハのチッピング、ダイシングストリートの蛇行などを生ずることなく良好にダンシングすることができた。   In order to confirm the effect of the present embodiment, a wafer 10 (625 μm-thick disk-shaped wafer) in which a reinforcing ring 12 made of silicon having a width of 2 mm and a thickness of 625 μm is provided on the outer periphery of a disk-shaped wafer body 11 having a thickness of 60 μm (The silicon wafer 11a is in-feed ground to a thickness of 150 μm, and then the reinforcing ring 12 is thermocompression bonded, and then thinned by single-wafer spin wet etching, and the processed surface is further subjected to metal treatment.) On the other hand, a cutting blade with a blade width of 700 μm is used as the first blade 31, a cutting blade with a blade width of 25 μm and a blade height of 500 μm is used as the second blade 32, and the cutting depth by the first blade 31 is 615 μm. Then, after dicing according to the above procedure, blade breakage, wafer chipping, dicing street Dancing was possible without causing meandering.

なお、図3に示す例では、第1のブレード31の切削幅の中心とダイシングラインの中心を一致するようにしているが、例えば、図4に示すように、第2のブレード32をオフセットして切断するようにしてもよい。上記の方法に比べ第1のブレード31として刃幅の小さいブレードの使用が可能となり、補強リング12を切削する際の切削抵抗を低減でき、これによりブレード寿命を向上させることができる。また、例えば、図5に示すように、第1のブレード31として切断用ブレードに代えて面取り用V型ブレードを用いてもよい。図4の場合と同様、補強リング12を切削する際の切削抵抗を低減できるため、ブレードの長寿命化が可能となる。ただし、前者では、ダイシング装置の調整が難しく、また、後者では切削形状の安定性に欠けるという難点がある。   In the example shown in FIG. 3, the center of the cutting width of the first blade 31 and the center of the dicing line are made to coincide with each other, but for example, the second blade 32 is offset as shown in FIG. You may make it cut. Compared to the above method, it is possible to use a blade having a small blade width as the first blade 31, and it is possible to reduce the cutting resistance when cutting the reinforcing ring 12, thereby improving the blade life. For example, as shown in FIG. 5, a chamfering V-shaped blade may be used as the first blade 31 instead of the cutting blade. As in the case of FIG. 4, the cutting resistance when cutting the reinforcing ring 12 can be reduced, so that the life of the blade can be extended. However, in the former, it is difficult to adjust the dicing apparatus, and in the latter, there is a problem that the cutting shape is not stable.

さらに、図示は省略したが、補強リング12の幅を超えるような刃幅を有するブレード、例えば補強リングの幅が2mmの場合、それを超える刃幅、例えば2.5mmのブレードを使用して、補強リング全体を切削し、その後、第2のブレード32による切削を行うようにしてもよい。   Further, although not shown, a blade having a blade width exceeding the width of the reinforcing ring 12, for example, when the reinforcing ring has a width of 2 mm, a blade width exceeding that, for example, a blade having a width of 2.5 mm, is used. The entire reinforcing ring may be cut and then cut by the second blade 32.

(第2の実施の形態)
図6は、本発明の第2の実施の形態に係るウエハのダイシング方法が適用されるウエハ示す図であり、図6(A)は上面図、図6(B)は断面図である。また、図7は、図6に示すウエハの製造方法の一例を説明するための断面図であり、さらに、図8は本実施の形態に係るウエハのダイシング方法を説明する模式図である。なお、本実施の形態においては、重複する説明を避けるため、第1の実施の形態と共通する点については説明を省略し、相違点を中心に説明する。
(Second Embodiment)
6A and 6B are views showing a wafer to which the wafer dicing method according to the second embodiment of the present invention is applied. FIG. 6A is a top view and FIG. 6B is a cross-sectional view. FIG. 7 is a cross-sectional view for explaining an example of the wafer manufacturing method shown in FIG. 6, and FIG. 8 is a schematic diagram for explaining the wafer dicing method according to the present embodiment. In the present embodiment, in order to avoid redundant description, description of points that are the same as those in the first embodiment will be omitted, and differences will be mainly described.

図6に示すように、本実施形態におけるウエハ20は、表面に複数の半導体素子13となる回路パターン14および表面保護膜15が形成された、例えば725μm厚の円板状のシリコンウエハ11aを、裏面からその外周部を残して研削した構造を有する。その一例では、周縁部21は厚さおよび幅がそれぞれ約725μmおよび2mmであり、中央部22の厚さは例えば50μmとされる。そして、裏面には、全面にメタル層(図示なし)が被覆されている。   As shown in FIG. 6, the wafer 20 in the present embodiment is a disk-shaped silicon wafer 11 a having a thickness of, for example, 725 μm, on which a circuit pattern 14 and a surface protective film 15 to be a plurality of semiconductor elements 13 are formed. It has a structure that is ground from the back surface leaving its outer periphery. In one example, the peripheral portion 21 has a thickness and a width of about 725 μm and 2 mm, respectively, and the central portion 22 has a thickness of, for example, 50 μm. The back surface is covered with a metal layer (not shown) over the entire surface.

本実施の形態においては、このように構成されるウエハ20に対し、第1の実施の形態の場合と同様、切断用ブレードとして刃幅の異なる2種のブレード、例えば刃幅が700μmの第1のブレード31と、刃幅が第1のブレード31より小さい、例えば刃幅が25μmの第2のブレード32を使用して切削するが、周縁部21がウエハ20の裏面に突出しているため、図8に示すように、切削は裏面側より行う。そして、第1のブレード31では、第2のブレード32により切削可能な厚みが残る深さまで周縁部21に対し切削を行い(図8(A))、次いで、第2のブレード32により、周縁部21に形成された溝33部からダイシングラインに沿ってウエハ本体11を横切るように切削する。図8(C)はこのように第1のブレード31および第2のブレード32により切削された後の周縁部21を示す断面図である。   In the present embodiment, as in the case of the first embodiment, two types of blades having different blade widths as cutting blades, for example, a first blade having a blade width of 700 μm, are formed on the wafer 20 configured as described above. The blade 31 and the second blade 32 having a blade width smaller than the first blade 31, for example, a blade width of 25 μm, are used for cutting, but the peripheral edge portion 21 protrudes from the back surface of the wafer 20. As shown in FIG. 8, cutting is performed from the back side. In the first blade 31, the peripheral portion 21 is cut to a depth where the thickness that can be cut by the second blade 32 remains (FIG. 8A), and then the peripheral portion is cut by the second blade 32. The wafer 33 is cut from the groove 33 formed in 21 along the dicing line. FIG. 8C is a cross-sectional view showing the peripheral edge portion 21 after being cut by the first blade 31 and the second blade 32 as described above.

なお、通常、被加工物を裏面から切断する際は、表面に付した合わせマークを裏面より赤外線カメラでモニターして切断ラインを確認するが、本実施の形態では、メタル層が形成されたウエハ20の裏面より切削を行うため、表面に付した合わせマークの確認はできない。したがって、本実施の形態では、プリアライメントで図8(A)に示す工程を行った後、切削した溝33の底面からダイシングライン上の合わせマークを赤外線カメラで認識し、位置合わせを行うようにする。図8(A)の工程では、刃幅の大きいブレードを使用するため、プリアライメントでも実用上問題のない位置合わせが可能であり、その後、メタル層のない切削部からの赤外線カメラによる合わせマークの確認で、精度の高い位置合わせが可能となる。   Normally, when cutting the workpiece from the back side, the alignment mark on the front side is monitored from the back side with an infrared camera to check the cutting line. In this embodiment, the wafer on which the metal layer is formed Since the cutting is performed from the back surface of 20, the alignment mark attached to the front surface cannot be confirmed. Therefore, in the present embodiment, after performing the step shown in FIG. 8A in the pre-alignment, the alignment mark on the dicing line is recognized by the infrared camera from the bottom surface of the cut groove 33, and the alignment is performed. To do. In the process of FIG. 8 (A), since a blade having a large blade width is used, alignment with no practical problem is possible even with pre-alignment. Confirmation enables highly accurate alignment.

第2の実施の形態においても、第1の実施の形態と同様、刃幅の異なる2種の切断用ブレードを用い、まず、厚みの大きい周縁部を刃幅の大きいブレードで切削し、その後、その切削部から厚みの小さい中央部、さらに他側の切削部へと、ダイシングラインに沿って刃幅の小さいブレードで切削するので、厚みが変化する部分でのブレードの切削抵抗の変化を小さくすることができ、ブレードの切削抵抗の変化に起因するブレードの破損、ウエハのチッピング、ダイシングストリートの蛇行などの発生を抑えることができる。また、半導体素子となる中央部は刃幅の小さいブレードで切削されるため、ウエハ1枚当たりの半導体素子取れ数が少なくなることはなく、また、厚い周縁部は刃幅の大きいブレードと刃幅の小さいブレードで切削されるため、刃高不足による切断不良が生ずることもない。   Also in the second embodiment, similarly to the first embodiment, two types of cutting blades having different blade widths are used, first, a thick peripheral edge is cut with a blade having a large blade width, and then Cutting from the cutting part to the central part with a small thickness and further to the cutting part on the other side with a blade with a small blade width along the dicing line reduces the change in the cutting resistance of the blade at the part where the thickness changes. It is possible to suppress the occurrence of blade breakage, wafer chipping, dicing street meandering, and the like due to changes in the cutting resistance of the blade. In addition, since the central part that becomes a semiconductor element is cut with a blade having a small blade width, the number of semiconductor elements that can be taken per wafer is not reduced. Therefore, cutting failure due to insufficient blade height does not occur.

本実施の形態の効果を確認するため、周縁部の厚さおよび幅がそれぞれ725μmおよび2mmで、中央部の厚さが60μmであるウエハ20に対し、第1のブレードとして刃幅700μmのブレード、第2のブレードとして刃幅25μm、刃高500μmのブレードを用い、第1のブレードによる切削深さ615μmとなる条件で、図8に示す手順にしたがってダイシングを行ったところ、ブレードの破損、ウエハのチッピング、ダイシングストリートの蛇行などを生ずることなく良好にダンシングすることができた。   In order to confirm the effect of the present embodiment, a blade having a blade width of 700 μm as a first blade with respect to the wafer 20 having a peripheral portion thickness and width of 725 μm and 2 mm and a central portion thickness of 60 μm, When a blade having a blade width of 25 μm and a blade height of 500 μm was used as the second blade, and dicing was performed according to the procedure shown in FIG. 8 under the condition that the cutting depth by the first blade was 615 μm, damage to the blade, Dancing was successfully performed without causing chipping or meandering of the dicing street.

なお、本実施の形態においても、前述した第1の実施の形態の場合と同様、第2のブレード32をオフセットして切断するようにしてもよい。これにより第1のブレード31として刃幅の小さいブレードの使用が可能となり、周縁部21を切削する際の切削抵抗を低減でき、ブレード寿命を向上させることができる。また、第1のブレード31として図5に示したような面取り用V型ブレードを用いてもよい。周縁部を切削する際の切削抵抗を低減できるため、ブレードの長寿命化が可能となる。さらに、周縁部21の幅を超えるような刃幅を有するブレードを使用して、周縁部21全体を切削し、その後、第2のブレード32による切削を行うようにしてもよい。なお、この場合、前述したプリアライメントは不要となる。   Also in this embodiment, the second blade 32 may be offset and cut as in the case of the first embodiment described above. As a result, a blade having a small blade width can be used as the first blade 31, cutting resistance when cutting the peripheral edge portion 21 can be reduced, and blade life can be improved. Further, as the first blade 31, a chamfering V-shaped blade as shown in FIG. Since the cutting resistance at the time of cutting the peripheral portion can be reduced, the life of the blade can be extended. Further, a blade having a blade width exceeding the width of the peripheral portion 21 may be used to cut the entire peripheral portion 21 and then the second blade 32 may be used for cutting. In this case, the above-described pre-alignment is not necessary.

本発明は、以上説明した実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置などは、本発明の要旨を逸脱しない範囲で適宜変更可能であることはいうまでもない。   The present invention is not limited to the description of the embodiment described above, and it goes without saying that the structure, material, arrangement of each member, and the like can be appropriately changed without departing from the gist of the present invention. Nor.

第1の実施の形態に係るウエハのダイシング方法が適用されるウエハを示す図で、(A)は上面図、(b)は断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the wafer to which the dicing method of the wafer which concerns on 1st Embodiment is applied, (A) is a top view, (b) is sectional drawing. 図1に示すウエハの製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the wafer shown in FIG. 第1の実施の形態に係るウエハのダイシング方法を説明する模式図である。It is a schematic diagram explaining the dicing method of the wafer which concerns on 1st Embodiment. 第1の実施の形態の変形例を説明する模式図である。It is a schematic diagram explaining the modification of 1st Embodiment. 第1の実施の形態の他の変形例を説明する模式図である。It is a schematic diagram explaining the other modification of 1st Embodiment. 第2の実施の形態に係るウエハのダイシング方法が適用されるウエハを示す図で、(A)は上面図、(b)は断面図である。It is a figure which shows the wafer to which the dicing method of the wafer which concerns on 2nd Embodiment is applied, (A) is a top view, (b) is sectional drawing. 図6に示すウエハの製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the wafer shown in FIG. 第2の実施の形態に係るウエハのダイシング方法を説明する模式図である。It is a schematic diagram explaining the dicing method of the wafer which concerns on 2nd Embodiment.

符号の説明Explanation of symbols

10、20…ウエハ、11…ウエハ本体、12…補強リング、13…半導体素子、14…回路パターン、21…周縁部、22…中央部、31…第1のブレード、32…第2のブレード、33…溝。   DESCRIPTION OF SYMBOLS 10, 20 ... Wafer, 11 ... Wafer main body, 12 ... Reinforcement ring, 13 ... Semiconductor element, 14 ... Circuit pattern, 21 ... Peripheral part, 22 ... Center part, 31 ... First blade, 32 ... Second blade, 33 ... groove.

Claims (5)

周縁部が厚く、複数の半導体素子となる回路パターンが形成された中央部が薄いウエハを、ダイシングして前記半導体素子の個片とする方法であって、
前記周縁部を第1のブレードにより、この第1のブレードより刃幅の小さい第2のブレードにより切削可能な厚みを残して切削する工程(a)と、前記工程(a)で残された部分と前記中央部を前記第2のブレードにより切削する工程(b)と、
を有することを特徴とするウエハのダイシング方法。
A method of dicing a wafer having a thick peripheral portion and a thin central portion on which a circuit pattern to be a plurality of semiconductor elements is formed into individual pieces of the semiconductor elements,
A step (a) of cutting the peripheral portion with a first blade leaving a thickness that can be cut by a second blade having a blade width smaller than that of the first blade, and a portion left in the step (a) And (b) cutting the central portion with the second blade,
A wafer dicing method comprising:
前記工程(b)におけるウエハの位置決めは、ダイシングライン上に予め設けておいた合わせマークを前記工程(a)で切削した部分から赤外線カメラで認識することにより行うことを特徴とする請求項1記載のウエハのダイシング方法。   2. The wafer positioning in the step (b) is performed by recognizing an alignment mark provided in advance on a dicing line with an infrared camera from a portion cut in the step (a). Wafer dicing method. 周縁部はウエハの表面および裏面のいずれか一方に突出しており、前記工程(a)においてはその突出側より前記第1のブレードで、前記回路パターンが形成されたウエハ中央部の厚みと同一もしくはやや大きい厚みを残して切削することを特徴とする請求項1または2記載のウエハのダイシング方法。   The peripheral edge protrudes to either the front surface or the back surface of the wafer, and in the step (a), the thickness of the central portion of the wafer on which the circuit pattern is formed is the same as the thickness of the first blade from the protruding side. 3. The wafer dicing method according to claim 1, wherein the wafer is cut while leaving a slightly large thickness. 前記ウエハは、平板状のウエハの表面外周部に補強リングを接着することにより形成されたものであることを特徴とする請求項1乃至3のいずれか1項記載のウエハのダイシング方法。   4. The wafer dicing method according to claim 1, wherein the wafer is formed by adhering a reinforcing ring to an outer peripheral portion of a surface of a flat wafer. 前記ウエハは、平板状のウエハを裏面からその外周部を残して研削することにより形成されたものであることを特徴とする請求項1乃至3のいずれか1項記載のウエハのダイシング方法。   The wafer dicing method according to any one of claims 1 to 3, wherein the wafer is formed by grinding a flat wafer from the back surface while leaving an outer peripheral portion thereof.
JP2007120750A 2007-05-01 2007-05-01 Method for dicing wafer Withdrawn JP2008277610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007120750A JP2008277610A (en) 2007-05-01 2007-05-01 Method for dicing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007120750A JP2008277610A (en) 2007-05-01 2007-05-01 Method for dicing wafer

Publications (1)

Publication Number Publication Date
JP2008277610A true JP2008277610A (en) 2008-11-13

Family

ID=40055203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007120750A Withdrawn JP2008277610A (en) 2007-05-01 2007-05-01 Method for dicing wafer

Country Status (1)

Country Link
JP (1) JP2008277610A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135601A (en) * 2008-12-05 2010-06-17 Lintec Corp Dicing method of semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135601A (en) * 2008-12-05 2010-06-17 Lintec Corp Dicing method of semiconductor wafer

Similar Documents

Publication Publication Date Title
JP6327532B2 (en) Wafer dividing method
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
TWI664668B (en) Methods for singulating semiconductor wafer
JP2009099681A (en) Substrate dicing method
US9553022B1 (en) Method for use in manufacturing a semiconductor device die
JP2006344816A (en) Method of manufacturing semiconductor chip
JP2006286968A (en) Manufacturing method of semiconductor device
US9754832B2 (en) Semiconductor wafer and method of producing the same
JP2009088252A (en) Method for dicing wafer, and semiconductor chip
US20140273402A1 (en) Method for cutting wafer
JP2007096115A (en) Manufacturing method of semiconductor device
JP2007165371A (en) Method of manufacturing semiconductor device
US20070184660A1 (en) Method of manufacturing semiconductor device
JP2004140179A (en) Semiconductor device and its manufacturing method
KR20160054415A (en) Method for manufacturing semiconductor piece
JP2005123263A (en) Working method of semiconductor wafer
US20080220220A1 (en) Semiconductor die having increased usable area
JP2009246195A (en) Adhesive sheet and processing method of semiconductor wafer using the same
JP2004055852A (en) Semiconductor device and its fabricating process
US20070202665A1 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JP3324641B2 (en) Method for manufacturing semiconductor device
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
JP4528758B2 (en) Transfer tape and semiconductor device manufacturing method using the transfer tape
KR20070074937A (en) Method for dicing semiconductor wafer using trench along scribe lane
JP2006049419A (en) Dicing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100706