JP2008251794A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008251794A JP2008251794A JP2007090685A JP2007090685A JP2008251794A JP 2008251794 A JP2008251794 A JP 2008251794A JP 2007090685 A JP2007090685 A JP 2007090685A JP 2007090685 A JP2007090685 A JP 2007090685A JP 2008251794 A JP2008251794 A JP 2008251794A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wire
- electrode
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 202
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229920005989 resin Polymers 0.000 claims abstract description 109
- 239000011347 resin Substances 0.000 claims abstract description 109
- 238000007789 sealing Methods 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 25
- 238000005520 cutting process Methods 0.000 claims description 8
- 241000587161 Gomphocarpus Species 0.000 claims description 7
- 238000007790 scraping Methods 0.000 claims description 6
- 239000008393 encapsulating agent Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 23
- 239000011521 glass Substances 0.000 abstract description 20
- 238000005498 polishing Methods 0.000 abstract description 17
- 239000002184 metal Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000007747 plating Methods 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】外部電極が設けられた面と反対側の面に受光面を備えており、小型化が可能である半導体装置を提供する。
【解決手段】ガラス基板４１上に内部電極４Ａとダミー電極４４とを形成する。光検出半導体素子２Ａをガラス基板４１の内部電極４Ａ上にフリップチップ接続する。ワイヤ７Ａのループ高さを半導体素子２Ａより高くなるように内部電極４Ａとダミー電極４４との間をワイヤボンディングする。樹脂封止した後、樹脂封止体６２の上面を研磨して、ワイヤ７Ａを内部電極４Ａに接続したワイヤ７Ａと、ダミー電極４４に接続したワイヤ６４とに分割する。ワイヤ７Ａとを接続する外部電極を研磨面６５に形成する。樹脂封止体６２を分割する。その際、ダミー電極４４とワイヤ６４とを、光検出半導体装置１Ａから切り離す。
【選択図】図５
【解決手段】ガラス基板４１上に内部電極４Ａとダミー電極４４とを形成する。光検出半導体素子２Ａをガラス基板４１の内部電極４Ａ上にフリップチップ接続する。ワイヤ７Ａのループ高さを半導体素子２Ａより高くなるように内部電極４Ａとダミー電極４４との間をワイヤボンディングする。樹脂封止した後、樹脂封止体６２の上面を研磨して、ワイヤ７Ａを内部電極４Ａに接続したワイヤ７Ａと、ダミー電極４４に接続したワイヤ６４とに分割する。ワイヤ７Ａとを接続する外部電極を研磨面６５に形成する。樹脂封止体６２を分割する。その際、ダミー電極４４とワイヤ６４とを、光検出半導体装置１Ａから切り離す。
【選択図】図５
Description
本発明は、半導体素子を樹脂封止した半導体装置およびその製造方法に関する。
受光面と反対側の面に電極端子を設けた光半導体装置が従来技術として知られている（たとえば、特許文献１）。また、フリップチップ接続で半導体素子を外部電極に接続した半導体装置が従来技術として知られている（たとえば、特許文献２）。
特開２００７−５６８７号公報
特開２００６−２７８９１４号公報
特許文献１に記載されているような従来の光半導体装置では、ワイヤボンディングにより配線するため、半導体素子の上面の端子に接続されたワイヤがループを描いた後、半導体素子の下面側の端子電極と接続する。このため、光半導体装置が大きくなるという問題点がある。特許文献２に記載の半導体装置では、半導体素子から発生する熱を、バンプを介して放熱するため、放熱効率が悪いという問題点がある。
（１）請求項１の発明は、光検出部を一方の面に有する半導体素子を樹脂封止した半導体装置において、半導体素子の一方の面側の樹脂表面に設けられ、バンプを介して半導体素子の端子電極が接続される内部電極と、半導体素子の他方の面側の樹脂表面に設けられ、ワイヤを介して内部電極が接続され、表面に露出する外部電極とを備えることを特徴とする。
（２）請求項２の発明は、請求項１に記載の半導体装置において、ワイヤは、内部電極とネイルヘッドボンディング法またはウェッジボンディング法によって接続されることを特徴とする。
（３）請求項３の発明は、半導体素子を樹脂封止した半導体装置において、半導体素子の一方の面側の樹脂表面に設けられ、バンプを介して半導体素子の端子電極が接続され、表面に露出する外部電極と、半導体素子の他方の面が接続され、表面に露出するダイパッドとを備えることを特徴とする。
（４）請求項４の発明は、請求項３に記載の半導体装置において、外部電極は、複数のバンプを介して半導体素子の端子電極が接続されることを特徴とする。
（５）請求項５の発明の半導体装置の製造方法は、内部電極を形成する内部電極形成工程と、内部電極上に、半導体素子をフリップチップ接続する半導体素子搭載工程と、ループ高さが半導体素子の高さより高くなるようにワイヤを内部電極にワイヤボンディングする配線工程と、半導体素子と、内部電極と、ワイヤとを樹脂封止して樹脂封止体を作製する樹脂封止工程と、ワイヤが２つに分割されるまで樹脂封止体を削る削り工程と、樹脂封止体の削り工程で削った面に、分割されたワイヤのうちの内部電極と接続したワイヤと接続する外部電極を形成する外部電極形成工程と、分割されたワイヤのうちの内部電極と接続していないワイヤを取り除くように外部電極を形成した樹脂封止体を切断して分割する分割工程とを備えることを特徴とする。
（６）請求項６の発明は、請求項５に記載の半導体装置の製造方法において、内部電極形成工程は、さらにダミー電極を形成し、配線工程は、ループ高さが半導体素子の高さより高くなるように内部電極とダミー電極とをワイヤでワイヤボンディングし、樹脂封止工程は、半導体素子と、内部電極と、ダミー電極と、ワイヤとを樹脂封止して樹脂封止体を作製し、削り工程は、ワイヤが、内部電極と接続したワイヤと、ダミー電極に接続したワイヤとに分割されるまで樹脂封止体を削り、分割工程は、ダミー電極とダミー電極に接続したワイヤとを取り除くように外部電極を形成した樹脂封止体を切断して分割することを特徴とする。
（７）請求項７の発明の半導体装置の製造方法は、可撓性を有する板上にダイパッドを形成するダイパッド形成工程と、ダイパッド上に半導体素子を搭載する半導体素子搭載工程と、ダイパッド上に搭載した半導体素子にバンプを形成するバンプ形成工程と、半導体素子と、バンプと、ダイパッドとを樹脂封止して樹脂封止体を作製する樹脂封止工程と、バンプが表面に現れ、バンプの一部が削れるまで樹脂封止体を削る削り工程と、樹脂封止体の削り面に、バンプと接続する外部電極を形成する外部電極形成工程と、樹脂封止体から可撓性を有する板を剥離する剥離工程と、樹脂封止体を切断して分割する分割工程とを備えることを特徴とする。
（８）請求項８の発明は、請求項７に記載の半導体装置の製造方法において、バンプ形成工程は、ダイパッド上に搭載した半導体素子に複数のバンプを重ねて形成することを特徴とする。
（２）請求項２の発明は、請求項１に記載の半導体装置において、ワイヤは、内部電極とネイルヘッドボンディング法またはウェッジボンディング法によって接続されることを特徴とする。
（３）請求項３の発明は、半導体素子を樹脂封止した半導体装置において、半導体素子の一方の面側の樹脂表面に設けられ、バンプを介して半導体素子の端子電極が接続され、表面に露出する外部電極と、半導体素子の他方の面が接続され、表面に露出するダイパッドとを備えることを特徴とする。
（４）請求項４の発明は、請求項３に記載の半導体装置において、外部電極は、複数のバンプを介して半導体素子の端子電極が接続されることを特徴とする。
（５）請求項５の発明の半導体装置の製造方法は、内部電極を形成する内部電極形成工程と、内部電極上に、半導体素子をフリップチップ接続する半導体素子搭載工程と、ループ高さが半導体素子の高さより高くなるようにワイヤを内部電極にワイヤボンディングする配線工程と、半導体素子と、内部電極と、ワイヤとを樹脂封止して樹脂封止体を作製する樹脂封止工程と、ワイヤが２つに分割されるまで樹脂封止体を削る削り工程と、樹脂封止体の削り工程で削った面に、分割されたワイヤのうちの内部電極と接続したワイヤと接続する外部電極を形成する外部電極形成工程と、分割されたワイヤのうちの内部電極と接続していないワイヤを取り除くように外部電極を形成した樹脂封止体を切断して分割する分割工程とを備えることを特徴とする。
（６）請求項６の発明は、請求項５に記載の半導体装置の製造方法において、内部電極形成工程は、さらにダミー電極を形成し、配線工程は、ループ高さが半導体素子の高さより高くなるように内部電極とダミー電極とをワイヤでワイヤボンディングし、樹脂封止工程は、半導体素子と、内部電極と、ダミー電極と、ワイヤとを樹脂封止して樹脂封止体を作製し、削り工程は、ワイヤが、内部電極と接続したワイヤと、ダミー電極に接続したワイヤとに分割されるまで樹脂封止体を削り、分割工程は、ダミー電極とダミー電極に接続したワイヤとを取り除くように外部電極を形成した樹脂封止体を切断して分割することを特徴とする。
（７）請求項７の発明の半導体装置の製造方法は、可撓性を有する板上にダイパッドを形成するダイパッド形成工程と、ダイパッド上に半導体素子を搭載する半導体素子搭載工程と、ダイパッド上に搭載した半導体素子にバンプを形成するバンプ形成工程と、半導体素子と、バンプと、ダイパッドとを樹脂封止して樹脂封止体を作製する樹脂封止工程と、バンプが表面に現れ、バンプの一部が削れるまで樹脂封止体を削る削り工程と、樹脂封止体の削り面に、バンプと接続する外部電極を形成する外部電極形成工程と、樹脂封止体から可撓性を有する板を剥離する剥離工程と、樹脂封止体を切断して分割する分割工程とを備えることを特徴とする。
（８）請求項８の発明は、請求項７に記載の半導体装置の製造方法において、バンプ形成工程は、ダイパッド上に搭載した半導体素子に複数のバンプを重ねて形成することを特徴とする。
請求項１の発明によれば、外部電極が設けられた面と反対側の面に受光面を備えた半導体装置を小型化することができる。請求項３の発明によれば、バンプで電極と接合した半導体素子から発生する熱を効率的に放熱することができる。請求項５の発明によれば、請求項１の半導体装置を容易に作製することができる。請求項７の発明によれば、請求項３の半導体装置を容易に作製することができる。
−第１の実施形態−
本発明の第１の実施形態の半導体装置について図１を参照して説明する。第１の実施形態の半導体装置は光検出半導体装置であり、図１は光検出半導体装置１Ａの構成を説明するための図である。
本発明の第１の実施形態の半導体装置について図１を参照して説明する。第１の実施形態の半導体装置は光検出半導体装置であり、図１は光検出半導体装置１Ａの構成を説明するための図である。
図１において、符号１Ａは光検出半導体装置、２Ａは光検出半導体素子である。光検出半導体素子２Ａには光検出部２１Ａが設けられている。光検出半導体装置１には、開口部（以下、受光開口１１Ａと呼ぶ）が形成されており、受光開口１１Ａの底面には光検出半導体素子２Ａの光検出部２１Ａが露出している。光検出半導体装置１Ａの受光開口１１Ａ側にはガラス基板３Ａが設けられており、受光開口１１Ａはガラス基板３Ａによって覆われる。光検出半導体装置１Ａは、ガラス基板３Ａを介して受光開口１１Ａに入射したレーザ光などの光を光検出部２１Ａで受光して検出する。
ガラス基板３Ａ側の樹脂８Ａの樹脂表面には内部電極４Ａが設けられており、光検出半導体素子２Ａは内部電極４ＡとＡｕなどからなるバンプ５Ａによって接続されている。光検出半導体装置１Ａの受光開口１１Ａ側の面（以下、受光面と呼ぶ）の反対側の面（以下、実装面と呼ぶ）の樹脂表面には、外部電極６Ａが設けられている。内部電極４Ａと外部電極６Ａとは略直線のワイヤ７Ａによって接続されている。光検出半導体素子２Ａと内部電極４Ａとバンプ５Ａとワイヤ７Ａとは、エポキシ樹脂などの樹脂８Ａによって封止されている。
以上のような構造にすることによって、受光面の反対側の面である実装面において外部電極６Ａを介して回路基板と接続することができる。
次に、上述した光検出半導体装置１Ａの製造方法について、図２〜図５を参照して説明する。光検出半導体装置１Ａの製造方法は、内部電極形成工程、光検出半導体素子搭載工程、配線工程、樹脂封止工程、研磨工程、外部電極形成工程および分割工程を備える。
（１）内部電極形成工程
内部電極形成工程では、光検出半導体装置１Ａの内部電極４Ａを形成する。内部電極形成工程について、図２を参照して説明する。
内部電極形成工程では、光検出半導体装置１Ａの内部電極４Ａを形成する。内部電極形成工程について、図２を参照して説明する。
図２（ａ）に示すように、ガラス基板４１の両面の全面にＡｕペースト４２を塗布した後、Ａｕペースト４２の塗布面にレジスト４３を塗布またはラミネートする。次に、パターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図２（ｂ）に示すように、内部電極４Ａおよび、後述のダミー電極４４を形成する部分を残してレジスト４３をエッチングして除去する。ガラス基板４１の一方の面には電極を形成しないので、全てのレジスト４３を除去する。
次に、図２（ｃ）に示すように、レジスト４３で被覆されていない部分のＡｕペースト４２をエッチングして除去する。そして、レジスト４２をガラス基板４１から剥離した後、熱処理してＡｕペースト４２を焼き付けることによって、図２（ｄ）に示すように、ガラス基板４１上に内部電極４Ａとダミー電極４４とを形成する。
（２）光検出半導体素子搭載工程
光検出半導体素子搭載工程では、超音波接合により光検出半導体素子２Ａをガラス基板４１の内部電極４Ａ上にフリップチップ接続する。
光検出半導体素子搭載工程では、超音波接合により光検出半導体素子２Ａをガラス基板４１の内部電極４Ａ上にフリップチップ接続する。
ここで、光検出半導体素子２Ａの作製について説明する。光検出半導体素子２Ａの製造に使用されるウエハには、能動素子として光検出部２１Ａが予め複数形成されている。ウエハ上の各素子上に所定個数のバンプ５Ａを形成する。バンプ５Ａは、めっき法によってウエハ上に形成される。そして、ウエハをダイシングして個片化し、光検出半導体素子２を作製する。
光検出半導体素子搭載工程について図３、図４（ａ）を参照して説明する。ガラス基板４１上の光検出半導体素子２Ａを搭載する位置において、光検出半導体素子２Ａの外周に沿うような位置に、額縁状に異方性導電ペースト（ＡＣＰ）４５を塗布する。このとき、図３（ａ）に示すように、内部電極４Ａ上に異方性導電ペースト４５が塗布される。次に、図３（ｂ）に示すように、バンプ５Ａが内部電極４Ａ上に載置されるように光検出半導体素子２Ａをガラス基板４１に搭載し、光検出半導体素子２Ａにボンディングツール５１を当てる。そして、ボンディングツール５１で光検出半導体素子２Ａを加圧、加熱する。その結果、バンプ５Ａと内部電極４Ａとが電気的に接続するとともに、異方性導電ペースト４５は硬化する（図４（ａ））。
（３）配線工程
配線工程では、光検出半導体装置１Ａのワイヤ７Ａを形成する。ワイヤ７Ａの形成には、ワイヤボンディング技術を利用する。たとえば、ネイルヘッドボンディング法によってワイヤ７Ａを形成する場合について説明する。ワイヤ７ＡにはＡｕワイヤが使用される。
（i）Ａｕワイヤをキャピラリに通し、Ａｕワイヤの先端を溶融してボールを形成する。
（ii）ボールを内部電極４Ａ上に圧着する。これにより、内部電極４Ａ上にネイルヘッドが形成される。
（iii）Ａｕワイヤのループ高さが光検出半導体素子２Ａの上面の高さより高くなるようにキャピラリを移動した後、キャピラリのエッジでダミー電極４４上にＡｕワイヤを圧着する。Ａｕワイヤのループ高さは、Ａｕワイヤ先端を溶融しボールを形成する際に形成される再結晶部の長さによって調整することもできる。
（iv）クランパでＡｕワイヤを引っ張り、切断する。
以上のようにして、図４（ｂ）に示すように、ループ高さが光検出半導体素子２Ａの上面の高さより高い、内部電極４Ａとダミー電極４４とを接続したワイヤ７Ａが形成される。
配線工程では、光検出半導体装置１Ａのワイヤ７Ａを形成する。ワイヤ７Ａの形成には、ワイヤボンディング技術を利用する。たとえば、ネイルヘッドボンディング法によってワイヤ７Ａを形成する場合について説明する。ワイヤ７ＡにはＡｕワイヤが使用される。
（i）Ａｕワイヤをキャピラリに通し、Ａｕワイヤの先端を溶融してボールを形成する。
（ii）ボールを内部電極４Ａ上に圧着する。これにより、内部電極４Ａ上にネイルヘッドが形成される。
（iii）Ａｕワイヤのループ高さが光検出半導体素子２Ａの上面の高さより高くなるようにキャピラリを移動した後、キャピラリのエッジでダミー電極４４上にＡｕワイヤを圧着する。Ａｕワイヤのループ高さは、Ａｕワイヤ先端を溶融しボールを形成する際に形成される再結晶部の長さによって調整することもできる。
（iv）クランパでＡｕワイヤを引っ張り、切断する。
以上のようにして、図４（ｂ）に示すように、ループ高さが光検出半導体素子２Ａの上面の高さより高い、内部電極４Ａとダミー電極４４とを接続したワイヤ７Ａが形成される。
（４）樹脂封止工程
樹脂封止工程では、光検出半導体素子２Ａなどを樹脂封止する。樹脂封止するための樹脂８Ａには、たとえば熱硬化性エポキシ系樹脂が使用される。光検出半導体素子２Ａの外周部には、異方性導電ペースト４５が塗布されているので、光検出半導体素子２Ａとガラス基板４１との間に樹脂８Ａが流れ込まない。このため、図４（ｃ）に示すように、光検出部２１Ａの周囲の空間６１は封止用樹脂未充填となり、光検出部２１Ａは封止用樹脂８Ａに覆われない。そして、樹脂封止したガラス板４１を不図示のオーブンに入れて熱処理し、樹脂８Ａを硬化させる。以下、図４（ｃ）に示す樹脂８Ａを硬化させたものを樹脂封止体６２と呼ぶ。
樹脂封止工程では、光検出半導体素子２Ａなどを樹脂封止する。樹脂封止するための樹脂８Ａには、たとえば熱硬化性エポキシ系樹脂が使用される。光検出半導体素子２Ａの外周部には、異方性導電ペースト４５が塗布されているので、光検出半導体素子２Ａとガラス基板４１との間に樹脂８Ａが流れ込まない。このため、図４（ｃ）に示すように、光検出部２１Ａの周囲の空間６１は封止用樹脂未充填となり、光検出部２１Ａは封止用樹脂８Ａに覆われない。そして、樹脂封止したガラス板４１を不図示のオーブンに入れて熱処理し、樹脂８Ａを硬化させる。以下、図４（ｃ）に示す樹脂８Ａを硬化させたものを樹脂封止体６２と呼ぶ。
（５）研磨工程
研磨工程では、樹脂封止体６２の面のうち、ガラス基板４１が設けられている面と反対側の面６３（以下、上面と呼ぶ）を研磨して、樹脂封止体６２の上面を削る。上述したように、ワイヤ７Ａのループ高さは光検出半導体素子２Ａの上面の高さより高いので、樹脂封止体６２の上面を研磨すると、光検出半導体素子２Ａが研磨面６５に現れる前に、ワイヤ７Ａが現れる。さらに研磨すると、図４（ｄ）に示すように、ワイヤ７Ａは、内部電極４Ａに接続したワイヤ７Ａと、ダミー電極４４に接続したワイヤ６４とに分割される。後述する分割工程で、ダミー電極４４とワイヤ６４とは、光検出半導体装置１Ａから切り離される。したがって、分割代を考慮に入れて、分割された２つのワイヤ７Ａ，６４の研磨端間の距離が所定距離以上離れる位置まで樹脂封止体６２は研磨される。ワイヤ７Ａのループ高さを調整することによって、上述の位置まで樹脂封止体６２が研磨されても光検出半導体素子２Ａが研磨されないようにする。
研磨工程では、樹脂封止体６２の面のうち、ガラス基板４１が設けられている面と反対側の面６３（以下、上面と呼ぶ）を研磨して、樹脂封止体６２の上面を削る。上述したように、ワイヤ７Ａのループ高さは光検出半導体素子２Ａの上面の高さより高いので、樹脂封止体６２の上面を研磨すると、光検出半導体素子２Ａが研磨面６５に現れる前に、ワイヤ７Ａが現れる。さらに研磨すると、図４（ｄ）に示すように、ワイヤ７Ａは、内部電極４Ａに接続したワイヤ７Ａと、ダミー電極４４に接続したワイヤ６４とに分割される。後述する分割工程で、ダミー電極４４とワイヤ６４とは、光検出半導体装置１Ａから切り離される。したがって、分割代を考慮に入れて、分割された２つのワイヤ７Ａ，６４の研磨端間の距離が所定距離以上離れる位置まで樹脂封止体６２は研磨される。ワイヤ７Ａのループ高さを調整することによって、上述の位置まで樹脂封止体６２が研磨されても光検出半導体素子２Ａが研磨されないようにする。
（６）外部電極形成工程
外部電極形成工程では、樹脂封止体６２の研磨面６５にワイヤ７Ａと接続する外部電極６Ａを形成する。外部電極６Ａは以下のようにして形成する。
（i）スリットマスク（金属板に孔を形成して作製したマスク）を樹脂封止体６２の研磨面６５に貼り付ける。
（ii）スパッタ法によって樹脂封止体６２の研磨面６５にＴｉやＰｄなどの金属電極を形成する。
（iii）スリットマスクを樹脂封止体６２の研磨面６５から外した後、めっき法によってＮｉ層を金属電極上に形成し、その上にめっき法によってＡｕ層を形成する。これにより、電極の接着強度を増加させる。
以上のようにして、図５（ａ）に示すように、樹脂封止体６２の研磨面６５に外部電極６Ａが形成される。
外部電極形成工程では、樹脂封止体６２の研磨面６５にワイヤ７Ａと接続する外部電極６Ａを形成する。外部電極６Ａは以下のようにして形成する。
（i）スリットマスク（金属板に孔を形成して作製したマスク）を樹脂封止体６２の研磨面６５に貼り付ける。
（ii）スパッタ法によって樹脂封止体６２の研磨面６５にＴｉやＰｄなどの金属電極を形成する。
（iii）スリットマスクを樹脂封止体６２の研磨面６５から外した後、めっき法によってＮｉ層を金属電極上に形成し、その上にめっき法によってＡｕ層を形成する。これにより、電極の接着強度を増加させる。
以上のようにして、図５（ａ）に示すように、樹脂封止体６２の研磨面６５に外部電極６Ａが形成される。
（７）分割工程
分割工程では、樹脂封止体６２を分割して、光検出半導体装置１Ａを作製する。分割工程では、図５（ｂ）に示すように、１点鎖線７１に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体６２をダイシングする。そして、図５（ｃ）に示すように、一つの樹脂封止体６２が分割され、光検出半導体装置１Ａが完成する。
分割工程では、樹脂封止体６２を分割して、光検出半導体装置１Ａを作製する。分割工程では、図５（ｂ）に示すように、１点鎖線７１に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体６２をダイシングする。そして、図５（ｃ）に示すように、一つの樹脂封止体６２が分割され、光検出半導体装置１Ａが完成する。
以上のようにして作製された光検出半導体装置１は、図６に示すような回路基板８１に半田８２を介して実装される。たとえば、光ディスクの情報を読み込むために照射されたレーザ光ＬＢは、光ディスク面で反射して、ガラス基板３Ａを通過し、光検出半導体装置１Ａの受光開口１１Ａに入射する。そして、受光開口１１Ａに入射したレーザ光ＬＢは光検出半導体素子２Ａの光検出部２１Ａで受光され、検出される。
以上の実施形態による光検出半導体装置１Ａは次のような作用効果を奏する。
（１）半導体素子２Ａの一方の面側の樹脂表面に設けられ、バンプを介して前記半導体素子の端子電極が接続される内部電極と、半導体素子の他方の面側の樹脂表面に設けられ、ワイヤを介して前記内部電極が接続され、表面に露出する外部電極とを備えるようにした。したがって、外部電極６Ａが設けられた面と反対側の面に受光面を備えた光検出半導体装置１Ａを小型化することができる。
（１）半導体素子２Ａの一方の面側の樹脂表面に設けられ、バンプを介して前記半導体素子の端子電極が接続される内部電極と、半導体素子の他方の面側の樹脂表面に設けられ、ワイヤを介して前記内部電極が接続され、表面に露出する外部電極とを備えるようにした。したがって、外部電極６Ａが設けられた面と反対側の面に受光面を備えた光検出半導体装置１Ａを小型化することができる。
（２）小さな電極でも接続できるネイルヘッドボンディング法によって、ワイヤ７Ａを内部電極４Ａに接続するようにした。したがって、内部電極４Ａを小さくすることができ、光検出半導体装置１Ａを小型化することができる。
（３）内部電極４Ａを形成し、光検出半導体素子２Ａを内部電極４Ａ上にフリップチップ接続し、ループ高さが光検出半導体素子２Ａの高さより高くなるようにワイヤ７Ａを内部電極４Ａにワイヤボンディングした。そして、光検出半導体素子２Ａと、内部電極４Ａと、ワイヤ７Ａとを樹脂封止し、ワイヤ７Ａが２つに分割されるまで樹脂封止体６２を削り、樹脂封止体６２の削った面（研磨面６５）に、分割されたワイヤ７Ａのうちの内部電極４Ａと接続したワイヤ７Ａと接続する外部電極６Ａを形成した。さらに、分割されたワイヤ７Ａのうちの内部電極４Ａと接続していないワイヤ６４を取り除くように外部電極６Ａを形成した樹脂封止体６２を切断して分割して光検出半導体装置１Ａを製造した。したがって、小型化可能な光検出半導体装置１Ａを容易に製造することができる。
（４）内部電極４Ａを形成するときにさらにダミー電極４４を形成し、ループ高さが光検出半導体素子２Ａの高さより高くなるように内部電極４Ａとダミー電極４４とをワイヤ７Ａでワイヤボンディングするようにした。ワイヤ７Ａの内部電極４Ａと接続していない側の端も強固に固定されるので、樹脂封止工程で樹脂封止するときにワイヤ７Ａが動くのを防止することができる。
以上の実施形態の光検出半導体装置１Ａを次のように変形することができる。
（１）受光開口１１Ａを覆う基板としてガラス基板３Ａを使用したが、検出する光を透過する基板であればガラス基板３Ａに限定されない。たとえば、プラスチック基板を使用してもよい。
（１）受光開口１１Ａを覆う基板としてガラス基板３Ａを使用したが、検出する光を透過する基板であればガラス基板３Ａに限定されない。たとえば、プラスチック基板を使用してもよい。
（２）内部電極４Ａとワイヤ７Ａとをネイルヘッドボンディング法によって接続したが、同じくワイヤ７Ａのループ高さを調整できるウェッジボンディング法によって接続するようにしてもよい。
（３）半導体素子の一方の面側の樹脂表面に設けられ、バンプを介して半導体素子の端子電極が接続される内部電極と、半導体素子の他方の面側の樹脂表面に設けられ、ワイヤを介して内部電極が接続され、表面に露出する外部電極とを備える半導体装置であれば、光検出半導体装置に限定されない。
（４）樹脂８Ａはエポキシ系樹脂に限定されない。
（５）研磨面６５にスパッタ法によって金属電極を形成したが、蒸着法で形成してもよい。また、金属電極の材料もＴｉやＰｄに限定されない。金属電極の上にめっき法で形成する金属層もＮｉ層に限定されない。たとえば、Ｎｉ層の代りにＣｕ層を形成するようにしてもよい。
−第２の実施形態−
本発明の第２の実施形態の半導体装置について図７を参照して説明する。図７は半導体装置１Ｂの構成を説明するための図である。
本発明の第２の実施形態の半導体装置について図７を参照して説明する。図７は半導体装置１Ｂの構成を説明するための図である。
図７に示すように、半導体装置１Ｂは、半導体素子２Ｂを樹脂８Ｂで封止したものであり、半導体装置１Ｂの一方の面には外部電極６Ｂを、他方の面には、ダイパッド９Ｂを備える。外部電極６Ｂと半導体素子２Ｂの端子２２Ｂとはバンプ５Ｂを介して接続している。ダイパッド９Ｂの開放面の裏側の面では、半導体素子２Ｂがダイボンディングされている。
次に、上述した半導体装置１Ｂの製造方法について、図８〜図１０を参照して説明する。半導体装置１Ｂの製造方法は、ダイパッド形成工程、半導体素子搭載工程、バンプ形成工程、樹脂封止工程、研磨工程、外部電極形成工程、剥離工程および分割工程を備える。
（１）ダイパッド形成工程
ダイパッド形成工程では、半導体装置１Ｂのダイパッド９Ｂを形成する。ダイパッド形成工程について、図８を参照して説明する。
ダイパッド形成工程では、半導体装置１Ｂのダイパッド９Ｂを形成する。ダイパッド形成工程について、図８を参照して説明する。
図８（ａ）に示すように、金属板９１の両面にレジスト４２を塗布またはラミネートする。金属板９１には、厚さ約０．１ｍｍの平板状のＪＩＳ規格のＳＵＳステンレス鋼板またはＣｕ板などの可撓性を有する金属薄板が使用される。次に、アクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図８（ｂ）に示すように、ダイパッド９Ｂを形成する部分のレジスト４２を除去する。金属板９１の一方の面には電極を形成しないので、レジスト４２によって全面が覆われたままである。
次に、金属板４１をＡｕめっき溶液に浸漬し、めっきにより金属板４１のレジスト４２によって被覆されていない部分にＡｕ層を形成することによって、図８（ｃ）に示すようにダイパッド９Ｂを形成する。そして、図８（ｄ）に示すように、レジスト４２を金属板９１から剥離する。
（２）半導体素子搭載工程
半導体素子搭載工程では、ダイパッド９Ｂの上に不図示のダイボンディング材を塗布し、その上に半導体素子２Ｂを搭載する（図９（ａ））。
半導体素子搭載工程では、ダイパッド９Ｂの上に不図示のダイボンディング材を塗布し、その上に半導体素子２Ｂを搭載する（図９（ａ））。
（３）バンプ形成工程
バンプ形成工程では、ダイパッド９Ｂ上に搭載した半導体素子２Ｂの端子２２Ｂ上にバンプ５Ｂを形成する。バンプ５Ｂの形成には、ワイヤボンディング技術を利用する。たとえば、ネイルヘッドボンディング法によってバンプ５Ｂを形成する場合について説明する。バンプ５ＢにはＡｕワイヤが使用される。
（i）Ａｕワイヤをキャピラリに通し、Ａｕワイヤの先端を溶融してボールを形成する。
（ii）ボールを半導体素子２Ｂの端子２２Ｂ上に圧着する。
（iii）クランパでＡｕワイヤを引っ張り、切断してバンプを形成する。
（iv）Ａｕワイヤをキャピラリに通し、Ａｕワイヤの先端を溶融してボールを形成する。
（v）ボールをバンプ上に圧着する。
（vi）クランパでＡｕワイヤを引っ張り、切断する。
以上のようにして、図９（ｂ）に示すように、２つのバンプを重ねたバンプ５Ｂが半導体素子２Ｂの端子２２Ｂ上に形成される。
バンプ形成工程では、ダイパッド９Ｂ上に搭載した半導体素子２Ｂの端子２２Ｂ上にバンプ５Ｂを形成する。バンプ５Ｂの形成には、ワイヤボンディング技術を利用する。たとえば、ネイルヘッドボンディング法によってバンプ５Ｂを形成する場合について説明する。バンプ５ＢにはＡｕワイヤが使用される。
（i）Ａｕワイヤをキャピラリに通し、Ａｕワイヤの先端を溶融してボールを形成する。
（ii）ボールを半導体素子２Ｂの端子２２Ｂ上に圧着する。
（iii）クランパでＡｕワイヤを引っ張り、切断してバンプを形成する。
（iv）Ａｕワイヤをキャピラリに通し、Ａｕワイヤの先端を溶融してボールを形成する。
（v）ボールをバンプ上に圧着する。
（vi）クランパでＡｕワイヤを引っ張り、切断する。
以上のようにして、図９（ｂ）に示すように、２つのバンプを重ねたバンプ５Ｂが半導体素子２Ｂの端子２２Ｂ上に形成される。
（４）樹脂封止工程
樹脂封止工程では、図９（ｃ）に示すように、バンプ５Ｂを形成した半導体素子２Ｂを樹脂封止する。樹脂８Ｂには、第１の実施形態と同様に熱硬化性エポキシ系樹脂などが使用される。以下、図９（ｃ）に示す樹脂８Ｂを硬化させたものを樹脂封止体９２と呼ぶ。
樹脂封止工程では、図９（ｃ）に示すように、バンプ５Ｂを形成した半導体素子２Ｂを樹脂封止する。樹脂８Ｂには、第１の実施形態と同様に熱硬化性エポキシ系樹脂などが使用される。以下、図９（ｃ）に示す樹脂８Ｂを硬化させたものを樹脂封止体９２と呼ぶ。
（５）研磨工程
研磨工程では、樹脂封止体９２の面のうち、ダイパッド９Ｂが設けられている面と反対側の面（以下、上面と呼ぶ）を研磨して、樹脂封止体９２の上面を削る。図９（ｄ）に示すように、研磨面９３にバンプ５Ｂが現れ、バンプ５Ｂの一部が削れるまで樹脂封止体９２は研磨される。
研磨工程では、樹脂封止体９２の面のうち、ダイパッド９Ｂが設けられている面と反対側の面（以下、上面と呼ぶ）を研磨して、樹脂封止体９２の上面を削る。図９（ｄ）に示すように、研磨面９３にバンプ５Ｂが現れ、バンプ５Ｂの一部が削れるまで樹脂封止体９２は研磨される。
（６）外部電極形成工程
外部電極形成工程では、樹脂封止体９２の研磨面９３に、バンブ５Ｂと接続するための外部電極６Ｂを形成する。外部電極６Ｂは、第１の実施形態と同様にスパッタ法とめっき法とにより形成される（図１０（ａ））。
外部電極形成工程では、樹脂封止体９２の研磨面９３に、バンブ５Ｂと接続するための外部電極６Ｂを形成する。外部電極６Ｂは、第１の実施形態と同様にスパッタ法とめっき法とにより形成される（図１０（ａ））。
（７）剥離工程
剥離工程では、図１０（ｂ）に示すように、樹脂封止体９２から金属板９１を剥離する。上述したように金属板９１は可撓性を有するので、容易に取り外すことができる。
剥離工程では、図１０（ｂ）に示すように、樹脂封止体９２から金属板９１を剥離する。上述したように金属板９１は可撓性を有するので、容易に取り外すことができる。
（８）分割工程
分割工程では、金属板９１を剥離した樹脂封止体９２を分割して、半導体装置１Ｂを作製する。分割工程では、図１０（ｃ）に示すように、１点鎖線９４に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体９２をダイシングする。そして、図１０（ｄ）に示すように、一つの樹脂封止体９２が分割され、半導体装置１Ｂが完成する。
分割工程では、金属板９１を剥離した樹脂封止体９２を分割して、半導体装置１Ｂを作製する。分割工程では、図１０（ｃ）に示すように、１点鎖線９４に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体９２をダイシングする。そして、図１０（ｄ）に示すように、一つの樹脂封止体９２が分割され、半導体装置１Ｂが完成する。
以上のようにして作製された半導体装置１Ｂの外部電極６Ｂは、図１１に示すように、回路基板９５の電極９６と半田９７を介して実装される。一方、半導体装置１Ｂのダイパッド９Ｂは、回路基板９５を被せた放熱板９８と半田９９を介して接続される。このようにすることによって、半導体素子２に発生した熱は速やかに放熱板９８で伝導され、放熱される。
以上の実施形態による半導体装置１Ｂは次のような作用効果を奏する。
（１）半導体素子２Ｂの一方の面側の樹脂表面に設けられ、バンプ５Ｂを介して半導体素子２Ｂの端子２２Ｂが接続され、表面に露出する外部電極６Ｂと、半導体素子２Ｂの他方の面が接続され、表面に露出するダイパッド９Ｂとを備えるようにした。したがって、バンプ５Ｂで外部電極６Ｂと接合した半導体素子２Ｂが発生する熱を効率的に放熱することができる。
（１）半導体素子２Ｂの一方の面側の樹脂表面に設けられ、バンプ５Ｂを介して半導体素子２Ｂの端子２２Ｂが接続され、表面に露出する外部電極６Ｂと、半導体素子２Ｂの他方の面が接続され、表面に露出するダイパッド９Ｂとを備えるようにした。したがって、バンプ５Ｂで外部電極６Ｂと接合した半導体素子２Ｂが発生する熱を効率的に放熱することができる。
（２）半導体素子２Ｂの端子２２Ｂと外部電極６Ｂとを２つのバンプ５Ｂを介して接続するようにした。これにより、研磨面９３と半導体素子２Ｂとの間の距離を広げることができるので、研磨工程で削りすぎて半導体素子２Ｂが研磨されるのを防止することができる。
（３）可撓性を有する金属板９１上にダイパッド９Ｂを形成し、ダイパッド９Ｂ上に半導体素子２Ｂを搭載し、ダイパッド９Ｂ上に搭載した半導体素子２Ｂにバンプ５Ｂを形成した。そして、半導体素子２Ｂと、バンプ５Ｂと、ダイパッド９Ｂとを樹脂封止して樹脂封止体９２を作製し、バンプ５Ｂが表面に現れ、バンプ５Ｂの一部が削れるまで樹脂封止体９２を削った。さらに、樹脂封止体９２の削り面（研磨面９３）に、バンプ５Ｂと接続する外部電極６Ｂを形成し、樹脂封止体９２から金属板９１を剥離し、樹脂封止体９２を切断して分割して、半導体装置２Ｂを作製するようにした。したがって、半導体素子２Ｂの放熱性に優れた半導体装置２Ｂを容易に作製することができる。
以上の実施形態の半導体装置１Ｂを次のように変形することができる。
（１）金属板９１を樹脂封止体９２から剥がしたが、金属板９１を剥がさないで、そのまま樹脂封止体９２を分割してもよい。図１２に示すように、金属板９１が半導体素子２Ｂの放熱板となり、半導体装置１Ｃのダイパッド９Ｂ側の面の面全体で放熱できるので、さらに放熱効率が高くなる。
（１）金属板９１を樹脂封止体９２から剥がしたが、金属板９１を剥がさないで、そのまま樹脂封止体９２を分割してもよい。図１２に示すように、金属板９１が半導体素子２Ｂの放熱板となり、半導体装置１Ｃのダイパッド９Ｂ側の面の面全体で放熱できるので、さらに放熱効率が高くなる。
（２）ダイパッド９Ｂ上に搭載した半導体素子２Ｂに形成するバンプの重ねる数は２つに限定されず、半導体装置２Ｂの厚みや樹脂封止体９２を削る削り精度によって適宜選択することができる。半導体装置２Ｂの厚みを厚くする場合は、重ねるバンプの数を多くし、薄くする場合は、重ねるバンプの数を少なくする。また、樹脂封止体９２を削る削り精度が悪い場合、半導体素子２Ｂが削れるのを防止するために重ねるバンプの数を多くする。
（３）樹脂８Ｂはエポキシ系樹脂に限定されない。
（４）研磨面９３にスパッタ法によって金属電極を形成したが、蒸着法で形成してもよい。また、金属電極の材料もＴｉやＰｄに限定されない。金属電極の上にめっきで形成する金属もＮｉ層に限定されない。たとえば、Ｎｉ層の代りにＣｕ層を形成するようにしてもよい。
以上の説明はあくまで一例であり、発明は、上記の実施形態に何ら限定されるものではない。
１Ａ 光検出半導体装置
１Ｂ，１Ｃ 半導体装置
２Ａ 光検出半導体素子
２Ｂ 半導体素子
３Ａ，４１ ガラス基板
４Ａ 内部電極
５Ａ，５Ｂ バンプ
６Ａ，６Ｂ 外部電極
７Ａ ワイヤ
８Ａ，８Ｂ 樹脂
９Ｂ ダイパッド
１１Ａ 受光開口
２１Ａ 光検出部
２２Ｂ 端子
４４ ダミー電極
４５ 異方性導電ペースト
６２，９２ 樹脂封止体
９１ 金属板
１Ｂ，１Ｃ 半導体装置
２Ａ 光検出半導体素子
２Ｂ 半導体素子
３Ａ，４１ ガラス基板
４Ａ 内部電極
５Ａ，５Ｂ バンプ
６Ａ，６Ｂ 外部電極
７Ａ ワイヤ
８Ａ，８Ｂ 樹脂
９Ｂ ダイパッド
１１Ａ 受光開口
２１Ａ 光検出部
２２Ｂ 端子
４４ ダミー電極
４５ 異方性導電ペースト
６２，９２ 樹脂封止体
９１ 金属板
Claims (8)
- 光検出部を一方の面に有する半導体素子を樹脂封止した半導体装置において、
前記半導体素子の前記一方の面側の樹脂表面に設けられ、バンプを介して前記半導体素子の端子電極が接続される内部電極と、
前記半導体素子の他方の面側の樹脂表面に設けられ、ワイヤを介して前記内部電極が接続され、表面に露出する外部電極とを備えることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記ワイヤは、前記内部電極とネイルヘッドボンディング法またはウェッジボンディング法によって接続されることを特徴とする半導体装置。 - 半導体素子を樹脂封止した半導体装置において、
前記半導体素子の一方の面側の樹脂表面に設けられ、バンプを介して前記半導体素子の端子電極が接続され、表面に露出する外部電極と、
前記半導体素子の他方の面が接続され、表面に露出するダイパッドとを備えることを特徴とする半導体装置。 - 請求項３に記載の半導体装置において、
前記外部電極は、複数のバンプを介して前記半導体素子の端子電極が接続されることを特徴とする半導体装置。 - 内部電極を形成する内部電極形成工程と、
前記内部電極上に、半導体素子をフリップチップ接続する半導体素子搭載工程と、
ループ高さが前記半導体素子の高さより高くなるようにワイヤを前記内部電極にワイヤボンディングする配線工程と、
前記半導体素子と、前記内部電極と、前記ワイヤとを樹脂封止して樹脂封止体を作製する樹脂封止工程と、
前記ワイヤが２つに分割されるまで前記樹脂封止体を削る削り工程と、
前記樹脂封止体の前記削り工程で削った面に、前記分割されたワイヤのうちの前記内部電極と接続したワイヤと接続する外部電極を形成する前記外部電極形成工程と、
前記分割されたワイヤのうちの前記内部電極と接続していないワイヤを取り除くように前記外部電極を形成した樹脂封止体を切断して分割する分割工程とを備えることを特徴とする半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法において、
前記内部電極形成工程は、さらにダミー電極を形成し、
前記配線工程は、ループ高さが前記半導体素子の高さより高くなるように前記内部電極と前記ダミー電極とをワイヤでワイヤボンディングし、
前記樹脂封止工程は、前記半導体素子と、前記内部電極と、前記ダミー電極と、前記ワイヤとを樹脂封止して樹脂封止体を作製し、
前記削り工程は、前記ワイヤが、前記内部電極と接続したワイヤと、前記ダミー電極に接続したワイヤとに分割されるまで前記樹脂封止体を削り、
前記分割工程は、前記ダミー電極と前記ダミー電極に接続したワイヤとを取り除くように前記外部電極を形成した樹脂封止体を切断して分割することを特徴とする半導体装置の製造方法。 - 可撓性を有する板上にダイパッドを形成するダイパッド形成工程と、
前記ダイパッド上に半導体素子を搭載する半導体素子搭載工程と、
前記ダイパッド上に搭載した半導体素子にバンプを形成するバンプ形成工程と、
前記半導体素子と、前記バンプと、前記ダイパッドとを樹脂封止して樹脂封止体を作製する樹脂封止工程と、
前記バンプが表面に現れ、前記バンプの一部が削れるまで前記樹脂封止体を削る削り工程と、
前記樹脂封止体の削り面に、前記バンプと接続する外部電極を形成する外部電極形成工程と、
前記樹脂封止体から前記可撓性を有する板を剥離する剥離工程と、
前記樹脂封止体を切断して分割する分割工程とを備えることを特徴とする半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
前記バンプ形成工程は、前記ダイパッド上に搭載した半導体素子に複数のバンプを重ねて形成することを特徴とする半導体装置に製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007090685A JP4926787B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007090685A JP4926787B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011012779A Division JP2011082583A (ja) | 2011-01-25 | 2011-01-25 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008251794A true JP2008251794A (ja) | 2008-10-16 |
| JP4926787B2 JP4926787B2 (ja) | 2012-05-09 |
Family
ID=39976402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007090685A Active JP4926787B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4926787B2 (ja) |
Cited By (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238667A (ja) * | 2011-05-10 | 2012-12-06 | Seiko Instruments Inc | 光学センサおよび光学センサの製造方法 |
| WO2013126269A1 (en) * | 2012-02-24 | 2013-08-29 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US8623706B2 (en) | 2010-11-15 | 2014-01-07 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
| US8728865B2 (en) | 2005-12-23 | 2014-05-20 | Tessera, Inc. | Microelectronic packages and methods therefor |
| JP2014513439A (ja) * | 2011-05-03 | 2014-05-29 | テッセラ，インコーポレイテッド | 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ |
| WO2014121090A1 (en) * | 2013-02-01 | 2014-08-07 | Invensas Corporation | Microelectronic package having wire bond vias, method of making and stiffening layer for same |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US8907466B2 (en) | 2010-07-19 | 2014-12-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US8927337B2 (en) | 2004-11-03 | 2015-01-06 | Tessera, Inc. | Stacked packaging improvements |
| US8940630B2 (en) | 2013-02-01 | 2015-01-27 | Invensas Corporation | Method of making wire bond vias and microelectronic package having wire bond vias |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| EP2889924A1 (en) | 2013-12-25 | 2015-07-01 | Nichia Corporation | Light emitting device |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US9093612B2 (en) | 2013-04-26 | 2015-07-28 | Nichia Corporation | Light emitting device |
| US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| JP2016015356A (ja) * | 2014-06-30 | 2016-01-28 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| US9324681B2 (en) | 2010-12-13 | 2016-04-26 | Tessera, Inc. | Pin attachment |
| JP2016086047A (ja) * | 2014-10-24 | 2016-05-19 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US9530749B2 (en) | 2015-04-28 | 2016-12-27 | Invensas Corporation | Coupling of side surface contacts to a circuit platform |
| US9553076B2 (en) | 2010-07-19 | 2017-01-24 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US9698307B2 (en) | 2013-09-05 | 2017-07-04 | Nichia Corporation | Light emitting device |
| US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9728694B2 (en) | 2014-04-10 | 2017-08-08 | Nichia Corporation | Light emitting device and manufacturing method thereof |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| USRE49987E1 (en) | 2022-04-20 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101548801B1 (ko) | 2013-08-28 | 2015-08-31 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
| KR20150053592A (ko) | 2013-11-08 | 2015-05-18 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
| JP6256026B2 (ja) | 2014-01-17 | 2018-01-10 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001118876A (ja) * | 1999-08-12 | 2001-04-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002050716A (ja) * | 2000-08-02 | 2002-02-15 | Dainippon Printing Co Ltd | 半導体装置及びその作製方法 |
| JP2003007910A (ja) * | 2001-06-19 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006216935A (ja) * | 2005-02-01 | 2006-08-17 | Samsung Electro-Mechanics Co Ltd | ウェーハレベルのイメージセンサーモジュール及びその製造方法 |
-
2007
- 2007-03-30 JP JP2007090685A patent/JP4926787B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001118876A (ja) * | 1999-08-12 | 2001-04-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002050716A (ja) * | 2000-08-02 | 2002-02-15 | Dainippon Printing Co Ltd | 半導体装置及びその作製方法 |
| JP2003007910A (ja) * | 2001-06-19 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006216935A (ja) * | 2005-02-01 | 2006-08-17 | Samsung Electro-Mechanics Co Ltd | ウェーハレベルのイメージセンサーモジュール及びその製造方法 |
Cited By (120)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570416B2 (en) | 2004-11-03 | 2017-02-14 | Tessera, Inc. | Stacked packaging improvements |
| US8927337B2 (en) | 2004-11-03 | 2015-01-06 | Tessera, Inc. | Stacked packaging improvements |
| US9153562B2 (en) | 2004-11-03 | 2015-10-06 | Tessera, Inc. | Stacked packaging improvements |
| US8728865B2 (en) | 2005-12-23 | 2014-05-20 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US9984901B2 (en) | 2005-12-23 | 2018-05-29 | Tessera, Inc. | Method for making a microelectronic assembly having conductive elements |
| US9218988B2 (en) | 2005-12-23 | 2015-12-22 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US9570382B2 (en) | 2010-07-19 | 2017-02-14 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9123664B2 (en) | 2010-07-19 | 2015-09-01 | Tessera, Inc. | Stackable molded microelectronic packages |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9553076B2 (en) | 2010-07-19 | 2017-01-24 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US8907466B2 (en) | 2010-07-19 | 2014-12-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US8637991B2 (en) | 2010-11-15 | 2014-01-28 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
| US8623706B2 (en) | 2010-11-15 | 2014-01-07 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
| US8957527B2 (en) | 2010-11-15 | 2015-02-17 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
| US8659164B2 (en) | 2010-11-15 | 2014-02-25 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
| US9324681B2 (en) | 2010-12-13 | 2016-04-26 | Tessera, Inc. | Pin attachment |
| US9691731B2 (en) | 2011-05-03 | 2017-06-27 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| JP2014513439A (ja) * | 2011-05-03 | 2014-05-29 | テッセラ，インコーポレイテッド | 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ |
| US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US9224717B2 (en) | 2011-05-03 | 2015-12-29 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US9093435B2 (en) | 2011-05-03 | 2015-07-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| JP2012238667A (ja) * | 2011-05-10 | 2012-12-06 | Seiko Instruments Inc | 光学センサおよび光学センサの製造方法 |
| US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9761558B2 (en) | 2011-10-17 | 2017-09-12 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9041227B2 (en) | 2011-10-17 | 2015-05-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9105483B2 (en) | 2011-10-17 | 2015-08-11 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
| US9252122B2 (en) | 2011-10-17 | 2016-02-02 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9691679B2 (en) | 2012-02-24 | 2017-06-27 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8772152B2 (en) | 2012-02-24 | 2014-07-08 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| WO2013126269A1 (en) * | 2012-02-24 | 2013-08-29 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9917073B2 (en) | 2012-07-31 | 2018-03-13 | Invensas Corporation | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US9095074B2 (en) | 2012-12-20 | 2015-07-28 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US9615456B2 (en) | 2012-12-20 | 2017-04-04 | Invensas Corporation | Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface |
| WO2014121090A1 (en) * | 2013-02-01 | 2014-08-07 | Invensas Corporation | Microelectronic package having wire bond vias, method of making and stiffening layer for same |
| US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
| US8940630B2 (en) | 2013-02-01 | 2015-01-27 | Invensas Corporation | Method of making wire bond vias and microelectronic package having wire bond vias |
| US9601454B2 (en) | 2013-02-01 | 2017-03-21 | Invensas Corporation | Method of forming a component having wire bonds and a stiffening layer |
| US9461216B2 (en) | 2013-04-26 | 2016-10-04 | Nichia Corporation | Light emitting device |
| US9093612B2 (en) | 2013-04-26 | 2015-07-28 | Nichia Corporation | Light emitting device |
| US10224470B2 (en) | 2013-04-26 | 2019-03-05 | Nichia Corporation | Light emitting device |
| US9633979B2 (en) | 2013-07-15 | 2017-04-25 | Invensas Corporation | Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US10665754B2 (en) | 2013-09-05 | 2020-05-26 | Nichia Corporation | Light emitting device |
| US9698307B2 (en) | 2013-09-05 | 2017-07-04 | Nichia Corporation | Light emitting device |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US9893033B2 (en) | 2013-11-12 | 2018-02-13 | Invensas Corporation | Off substrate kinking of bond wire |
| US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
| EP2889924A1 (en) | 2013-12-25 | 2015-07-01 | Nichia Corporation | Light emitting device |
| US10297737B2 (en) | 2013-12-25 | 2019-05-21 | Nichia Corporation | Method of manufacturing light emitting device with exposed wire end portions |
| US9923134B2 (en) | 2013-12-25 | 2018-03-20 | Nichia Corporation | Method of manufacturing light emitting device with exposed wire end portions |
| KR20150075385A (ko) | 2013-12-25 | 2015-07-03 | 니치아 카가쿠 고교 가부시키가이샤 | 발광 장치 |
| TWI645587B (zh) * | 2013-12-25 | 2018-12-21 | 日亞化學工業股份有限公司 | 發光裝置 |
| US9379287B2 (en) | 2013-12-25 | 2016-06-28 | Nichia Corporation | Light emitting device with resin member having embedded inner conductive members |
| US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US11990382B2 (en) | 2014-01-17 | 2024-05-21 | Adeia Semiconductor Technologies Llc | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
| US9837330B2 (en) | 2014-01-17 | 2017-12-05 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9812433B2 (en) | 2014-03-31 | 2017-11-07 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US9356006B2 (en) | 2014-03-31 | 2016-05-31 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US9887337B2 (en) | 2014-04-10 | 2018-02-06 | Nichia Corporation | Manufacturing method of light emitting device |
| US9728694B2 (en) | 2014-04-10 | 2017-08-08 | Nichia Corporation | Light emitting device and manufacturing method thereof |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10475726B2 (en) | 2014-05-29 | 2019-11-12 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US10032647B2 (en) | 2014-05-29 | 2018-07-24 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9947641B2 (en) | 2014-05-30 | 2018-04-17 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| JP2016015356A (ja) * | 2014-06-30 | 2016-01-28 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2016086047A (ja) * | 2014-10-24 | 2016-05-19 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9530749B2 (en) | 2015-04-28 | 2016-12-27 | Invensas Corporation | Coupling of side surface contacts to a circuit platform |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
| US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
| US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| USRE49987E1 (en) | 2022-04-20 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4926787B2 (ja) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4926787B2 (ja) | 半導体装置の製造方法 | |
| JP3446825B2 (ja) | 半導体装置およびその製造方法 | |
| US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US7132733B2 (en) | Semiconductor device | |
| JP4757398B2 (ja) | 半導体装置の製造方法 | |
| US20050110163A1 (en) | Flip chip bonding method for enhancing adhesion force in flip chip packaging process and metal layer-built structure of substrate for the same | |
| JP2003347441A (ja) | 半導体素子、半導体装置、及び半導体素子の製造方法 | |
| US8685834B2 (en) | Fabrication method of package structure with simplified encapsulation structure and simplified wiring | |
| JP2007266557A (ja) | 半導体装置の製造方法 | |
| CN101133484A (zh) | 半导体封装的制造方法及所制成的封装 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| US10490531B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| US20020173077A1 (en) | Thermally enhanced wafer-level chip scale package and method of fabricating the same | |
| JP2002270720A (ja) | 半導体装置およびその製造方法 | |
| JP2005311402A (ja) | 半導体装置の製造方法 | |
| CN106024823B (zh) | Cmos图像传感器的封装方法 | |
| JP2005269627A (ja) | 半導体リレー装置およびその配線基板の製造方法 | |
| JP2004134480A (ja) | 半導体装置及びその製造方法 | |
| JP2011082583A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7044653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004343088A (ja) | 半導体装置及びその製造方法 | |
| JP2003163313A (ja) | 半導体装置及びその製造方法 | |
| JP2004158739A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2004063515A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4926787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |