JP2008141830A

JP2008141830A - Charging control circuit

Info

Publication number: JP2008141830A
Application number: JP2006324017A
Authority: JP
Inventors: Juichi Uno; 寿一宇野
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2006-11-30
Filing date: 2006-11-30
Publication date: 2008-06-19

Abstract

PROBLEM TO BE SOLVED: To provide a charging control circuit that generates a parasitic diode capable of preventing a current from flowing out of a secondary battery to a power source, by connecting to the back gate electrode one electrode, of the input electrode and the output electrode of a MOSFET, different from the other one connected to the back gate electrode when charging. SOLUTION: The charging control circuit 1 has the input electrode to which a voltage of the power source is supplied and the output electrode that outputs a voltage which charges the secondary battery 20. The circuit is provided with a comparison circuit 7 which compares voltages of the input and output electrodes of the MOSFET which is turned on when charging, and a switching circuit 8 which connects one electrode of the input and output electrodes with the back gate electrode of the MOSFET, which generates the parasitic diode capable of preventing a current from flowing out of the secondary battery to the power source based on the comparison result at the time when the voltage of the input electrode is lower and which connects the other electrode different from the one electrode to the back gate electrode based on the comparison result at the time when the voltage of the input electrode is higher. COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、充電制御回路に関する。 The present invention relates to a charge control circuit.

現在、リチウムイオン電池等を充電するための充電器が普及している。この充電器は、図４、図５に示すような、二次電池１２０の充電を制御するための充電制御回路１００を備えているものがある。以下、一例として図４を参照しつつ、充電制御回路１００について詳述する。 Currently, chargers for charging lithium ion batteries and the like are in widespread use. Some of the chargers include a charge control circuit 100 for controlling the charging of the secondary battery 120 as shown in FIGS. 4 and 5. Hereinafter, the charge control circuit 100 will be described in detail with reference to FIG. 4 as an example.

差動アンプ１０４は、一方の極性（＋）の入力端子に基準電圧Ｖrefが印加され、他方の極性（−）の入力端子に二次電池１２０の充電電圧が印加される。差動アンプ１０４は、二次電池１２０の充電電圧と基準電圧Ｖrefとの差を増幅した電圧を出力する。差動アンプ１０４の出力電圧は、二次電池１２０の充電電圧と基準電圧Ｖrefとの差が大きくなるにつれて上昇し、二次電池１２０の充電電圧と基準電圧Ｖrefとの差が小さくなるにつれて下降する。ｎｐｎ型トランジスタ１０５は、差動アンプ１０４の出力電圧に応じて動作する。例えば、充電電圧が０(Ｖ)の二次電池１２０が、接続端子１０７、１０８に接続される場合、当該二次電池１２０の充電電圧と基準電圧Ｖrefとの差が最も大きくなり差動アンプ１０４の出力電圧が上昇する。ｎｐｎ型トランジスタ１０５は、差動アンプ１０４の出力電圧に応じて動作し、ｎｐｎ型トランジスタ１０５の動作に応じてＰ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１０１が動作する。電源ライン１１０には、直流電圧（電圧Ｖcc）が印加される。このため、Ｐ型ＭＯＳＦＥＴ１０１は、ソース電極に電圧Ｖccが印加され、ドレイン電極から二次電池１２０を充電するための電圧を出力する。尚、Ｐ型ＭＯＳＦＥＴ１０１のソース電極とバックゲート電極の間には、ソース電極とバックゲート電極とが接続されることにより、アノードがドレイン電極と接続されカソードがバックゲート電極と接続された寄生ダイオード１０９が生成される。従って、電源ライン１１０から二次電池１２０へと流れ出す電流のうち、バックゲート電極からドレイン電極へと流れようとする電流は、寄生ダイオード１０９で阻止されることとなる。そして、Ｐ型ＭＯＳＦＥＴ１０１と二次電池１２０との間に順方向に直列接続されるショットキーバリアダイオード１０２、抵抗１０３を介して、Ｐ型ＭＯＳＦＥＴ１０１の出力電圧に応じた電圧が二次電池１２０に印加されることにより、二次電池１２０が充電されることとなる。 In the differential amplifier 104, the reference voltage Vref is applied to an input terminal having one polarity (+), and the charging voltage of the secondary battery 120 is applied to an input terminal having the other polarity (−). The differential amplifier 104 outputs a voltage obtained by amplifying the difference between the charging voltage of the secondary battery 120 and the reference voltage Vref. The output voltage of the differential amplifier 104 increases as the difference between the charging voltage of the secondary battery 120 and the reference voltage Vref increases, and decreases as the difference between the charging voltage of the secondary battery 120 and the reference voltage Vref decreases. . The npn transistor 105 operates according to the output voltage of the differential amplifier 104. For example, when the secondary battery 120 having a charging voltage of 0 (V) is connected to the connection terminals 107 and 108, the difference between the charging voltage of the secondary battery 120 and the reference voltage Vref becomes the largest, and the differential amplifier 104 Output voltage rises. The npn transistor 105 operates according to the output voltage of the differential amplifier 104, and a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 101 operates according to the operation of the npn transistor 105. A DC voltage (voltage Vcc) is applied to the power supply line 110. For this reason, the P-type MOSFET 101 has a voltage Vcc applied to the source electrode and outputs a voltage for charging the secondary battery 120 from the drain electrode. A parasitic diode 109 is connected between the source electrode and the back gate electrode of the P-type MOSFET 101 by connecting the source electrode and the back gate electrode, so that the anode is connected to the drain electrode and the cathode is connected to the back gate electrode. Is generated. Therefore, of the current that flows from the power supply line 110 to the secondary battery 120, the current that tries to flow from the back gate electrode to the drain electrode is blocked by the parasitic diode 109. A voltage corresponding to the output voltage of the P-type MOSFET 101 is applied to the secondary battery 120 via the Schottky barrier diode 102 and the resistor 103 connected in series in the forward direction between the P-type MOSFET 101 and the secondary battery 120. As a result, the secondary battery 120 is charged.

そして、二次電池１２０が充電されるにつれて、当該二次電池１２０の充電電圧と基準電圧Ｖrefとの差が小さくなり、差動アンプ１０４の出力電圧が下降する。ｎｐｎ型トランジスタ１０５は、差動アンプ１０４の出力電圧の下降に伴ってコレクタ電圧が上昇する。Ｐ型ＭＯＳＦＥＴ１０１は、ｎｐｎ型トランジスタ１０５のコレクタ電圧の上昇に伴って、二次電池１２０を充電するためのドレイン電極の電圧が下降する。そして、二次電池１２０の充電電圧が基準電圧Ｖrefに達したとき、Ｐ型ＭＯＳＦＥＴ１０１のドレイン電極の電圧が最も小さくなり、二次電池１２０の充電が停止されることとなる。このとき、充電器に対して電源電圧の印加がされなくなった場合、電源ライン１１０の電圧が二次電池１２０の充電電圧よりも低い電圧Ｖ１（例えば略接地レベル）となる可能性がある。この場合、仮に二次電池１２０から電源ライン１１０へと流れ出す電流に対して逆方向の接続となるショットキーバリアダイオード１０２が備えられていないと、当該電流に対して順方向の接続となる寄生ダイオード１０９を介して電流が電源ライン１１０へと流れることとなる。このため、二次電池１２０の充電電圧は、基準電圧Ｖrefから下降することとなる。そこで、充電制御回路１００においては、図４に示すように、寄生ダイオード１０９の順方向に対し逆方向の接続となるショットキーバリアダイオード１０２を、二次電池１２０と電源ライン１１０の間に直列接続させ、二次電池１２０から電源ライン１１０へと流れ出す電流を阻止している。この結果、二次電池１２０の充電電圧を下降させることなく、機器（例えば携帯電話）等の負荷に対して二次電池１２０を用いることが可能となる。尚、図５に示す充電制御回路１１５は、ショットキーバリアダイオード１０２に換えてＰ型ＭＯＳＦＥＴ１１６を備えたものである。Ｐ型ＭＯＳＦＥＴ１１６は、ゲート電極がＰ型ＭＯＳＦＥＴ１０１のゲート電極と接続されることによりＰ型ＭＯＳＦＥＴ１０１とともに動作し、ドレイン電極がＰ型ＭＯＳＦＥＴ１０１のドレイン電極と接続され、ソース電極が抵抗１０３と接続され、バックゲート電極がソース電極と接続される。このため、充電制御回路１１５は、Ｐ型ＭＯＳＦＥＴ１１６のドレイン電極とバックゲート電極との間に寄生ダイオード１０９の順方向に対し逆方向の接続となる寄生ダイオード１１７が生成され、ｎｐｎ型トランジスタ１０５の動作に応じてＰ型ＭＯＳＦＥＴ１０１とＰ型ＭＯＳＦＥＴ１１６がとともに動作することにより、二次電池１２０から電源ライン１１０へと流れ出す電流を阻止している。
特開平６−１９７４６８号公報特開２００１−３５２６８３号公報特開２００５−８０４９１号公報 As the secondary battery 120 is charged, the difference between the charging voltage of the secondary battery 120 and the reference voltage Vref decreases, and the output voltage of the differential amplifier 104 decreases. The collector voltage of the npn transistor 105 increases as the output voltage of the differential amplifier 104 decreases. In the P-type MOSFET 101, as the collector voltage of the npn-type transistor 105 increases, the voltage of the drain electrode for charging the secondary battery 120 decreases. When the charging voltage of the secondary battery 120 reaches the reference voltage Vref, the voltage of the drain electrode of the P-type MOSFET 101 becomes the smallest and charging of the secondary battery 120 is stopped. At this time, when the power supply voltage is no longer applied to the charger, the voltage of the power supply line 110 may become a voltage V1 (for example, substantially ground level) lower than the charging voltage of the secondary battery 120. In this case, if the Schottky barrier diode 102 that is connected in the reverse direction with respect to the current flowing from the secondary battery 120 to the power supply line 110 is not provided, the parasitic diode that is connected in the forward direction with respect to the current. A current flows to the power supply line 110 via 109. For this reason, the charging voltage of the secondary battery 120 falls from the reference voltage Vref. Therefore, in the charge control circuit 100, as shown in FIG. 4, a Schottky barrier diode 102 that is connected in the reverse direction to the forward direction of the parasitic diode 109 is connected in series between the secondary battery 120 and the power supply line 110. Current flowing out from the secondary battery 120 to the power supply line 110 is blocked. As a result, the secondary battery 120 can be used for a load such as a device (for example, a mobile phone) without lowering the charging voltage of the secondary battery 120. The charge control circuit 115 shown in FIG. 5 includes a P-type MOSFET 116 in place of the Schottky barrier diode 102. The P-type MOSFET 116 operates together with the P-type MOSFET 101 by connecting the gate electrode to the gate electrode of the P-type MOSFET 101, the drain electrode is connected to the drain electrode of the P-type MOSFET 101, the source electrode is connected to the resistor 103, and the back The gate electrode is connected to the source electrode. Therefore, the charge control circuit 115 generates a parasitic diode 117 that is connected in the reverse direction to the forward direction of the parasitic diode 109 between the drain electrode and the back gate electrode of the P-type MOSFET 116, and the operation of the npn-type transistor 105. Accordingly, the P-type MOSFET 101 and the P-type MOSFET 116 operate together to prevent a current flowing from the secondary battery 120 to the power supply line 110.
JP-A-6-197468 JP 2001-352683 A JP 2005-80491 A

しかしながら、従来の充電制御回路１００（１１５）においては、二次電池１２０から電源ライン１１０へと流れ出す電流を阻止するために、ショットキーバリアダイオード１０２やＰ型ＭＯＳＦＥＴ１１６を充電制御回路１００（１１５）に備えなければならず、充電制御回路１００（１１５）に係るコストアップや回路面積の拡大等を招く虞があった。 However, in the conventional charge control circuit 100 (115), the Schottky barrier diode 102 and the P-type MOSFET 116 are connected to the charge control circuit 100 (115) in order to prevent a current flowing from the secondary battery 120 to the power supply line 110. There is a risk that the charge control circuit 100 (115) may be increased in cost and circuit area.

そこで、本発明は、前記課題を解決することが可能な充電制御回路を提供することを目的とする。 Accordingly, an object of the present invention is to provide a charge control circuit capable of solving the above-described problems.

前記課題を解決するための発明は、電源の電圧が印加される入力電極及び二次電池を充電するための電圧を出力する出力電極を有し、前記二次電池を充電する際にオンするＭＯＳＦＥＴの前記入力電極及び前記出力電極の電圧を比較する比較回路と、前記入力電極の電圧が前記出力電極の電圧よりも低いときの前記比較回路の比較結果に基づいて、前記入力電極と前記出力電極のうち、前記二次電池から前記電源へと流れ出す電流を阻止可能な寄生ダイオードを生成する側の一方の電極と、前記ＭＯＳＦＥＴのバックゲート電極と、を接続し、前記入力電極の電圧が前記出力電極の電圧よりも高いときの前記比較回路の比較結果に基づいて、前記入力電極と前記出力電極のうち、前記一方の電極とは異なる他方の電極と、前記バックゲート電極と、を接続するスイッチ回路と、を備えた、ことを特徴とする。 The invention for solving the above-mentioned problems has a MOSFET that has an input electrode to which a voltage of a power supply is applied and an output electrode that outputs a voltage for charging the secondary battery, and is turned on when the secondary battery is charged. A comparison circuit for comparing the voltages of the input electrode and the output electrode of the input circuit, and the comparison result of the comparison circuit when the voltage of the input electrode is lower than the voltage of the output electrode. One of the electrodes on the side that generates a parasitic diode capable of preventing a current flowing from the secondary battery to the power source and the back gate electrode of the MOSFET are connected, and the voltage of the input electrode is the output Based on the comparison result of the comparison circuit when the voltage is higher than the voltage of the electrode, the other electrode different from the one electrode among the input electrode and the output electrode, and the back gate electrode When, with a, a switch circuit connecting the, it is characterized.

本発明によれば、入力電極と出力電極のうち、充電する際にバックゲート電極と接続される他方の電極とは異なる一方の電極と、バックゲート電極とを接続させることにより、二次電池から電源へと流れ出す電流を阻止可能な寄生ダイオードを生成することができる。 According to the present invention, by connecting the back gate electrode with one of the input electrode and the output electrode, which is different from the other electrode connected with the back gate electrode when charging, from the secondary battery. A parasitic diode capable of blocking the current flowing out to the power supply can be generated.

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。 At least the following matters will become apparent from the description of this specification and the accompanying drawings.

＝＝＝充電制御回路１の全体構成＝＝＝
以下、図１を参照しつつ、本発明に係る充電制御回路１の全体構成について説明する。図１は、本発明に係る充電制御回路１の全体構成の一例を示す回路図である。 === Overall Configuration of Charge Control Circuit 1 ===
The overall configuration of the charging control circuit 1 according to the present invention will be described below with reference to FIG. FIG. 1 is a circuit diagram showing an example of the overall configuration of a charge control circuit 1 according to the present invention.

充電制御回路１は、Ｐ型ＭＯＳＦＥＴ２（ＭＯＳＦＥＴ）、抵抗３、６、差動アンプ４、ｎｐｎ型トランジスタ５、コンパレータ７（比較回路）、スイッチ回路８、接続端子９、１０を有する。また、スイッチ回路８は、スイッチ８Ａ（第２スイッチ回路）、スイッチ８Ｂ（第１スイッチ回路）を有する。尚、充電制御回路１は、二次電池２０を充電する充電器（不図示）の一部を構成するものとして以下説明する。そして、充電器の電源ライン１１（電源）には、二次電池２０を充電する場合、直流電圧（電圧Ｖcc）が印加されるものとして説明する。また、充電器の電源ライン１１には、充電器に対して電源電圧の印加がされなくなった場合、二次電池２０の充電電圧よりも低い電圧Ｖ１（例えば略接地レベル）が印加されるものとして説明する。 The charge control circuit 1 includes a P-type MOSFET 2 (MOSFET), resistors 3 and 6, a differential amplifier 4, an npn-type transistor 5, a comparator 7 (comparison circuit), a switch circuit 8, and connection terminals 9 and 10. The switch circuit 8 includes a switch 8A (second switch circuit) and a switch 8B (first switch circuit). The charge control circuit 1 will be described below as constituting a part of a charger (not shown) that charges the secondary battery 20. The description will be made assuming that a DC voltage (voltage Vcc) is applied to the power supply line 11 (power supply) of the charger when the secondary battery 20 is charged. In addition, when a power supply voltage is no longer applied to the charger, a voltage V1 (for example, a substantially ground level) lower than the charging voltage of the secondary battery 20 is applied to the power supply line 11 of the charger. explain.

接続端子９は、二次電池２０の正極と接続され、接続端子１０は、二次電池２０の負極と接続される。 The connection terminal 9 is connected to the positive electrode of the secondary battery 20, and the connection terminal 10 is connected to the negative electrode of the secondary battery 20.

差動アンプ４は、一方の極性（＋）の入力端子に基準電圧Ｖref（予め定められた電圧）が印加され、他方の極性（−）の入力端子が抵抗３の一端及び接続端子９と接続され、出力端子がｎｐｎ型トランジスタ５のベース電極と接続される。尚、基準電圧Ｖrefは、例えば二次電池２０が満充電状態のときの充電電圧よりも所定電圧低い電圧である。差動アンプ４は、二次電池２０の充電電圧と基準電圧Ｖrefとの差を増幅した電圧を出力する。差動アンプ４の出力電圧は、二次電池２０の充電電圧と基準電圧Ｖrefとの差が大きくなるにつれて上昇し、二次電池２０の充電電圧と基準電圧Ｖrefとの差が小さくなるにつれて下降する。 In the differential amplifier 4, a reference voltage Vref (predetermined voltage) is applied to one polarity (+) input terminal, and the other polarity (−) input terminal is connected to one end of the resistor 3 and the connection terminal 9. The output terminal is connected to the base electrode of the npn transistor 5. The reference voltage Vref is, for example, a voltage that is lower by a predetermined voltage than the charging voltage when the secondary battery 20 is fully charged. The differential amplifier 4 outputs a voltage obtained by amplifying the difference between the charging voltage of the secondary battery 20 and the reference voltage Vref. The output voltage of the differential amplifier 4 increases as the difference between the charging voltage of the secondary battery 20 and the reference voltage Vref increases, and decreases as the difference between the charging voltage of the secondary battery 20 and the reference voltage Vref decreases. .

ｎｐｎ型トランジスタ５は、ベース電極が差動アンプ４の出力端子と接続され、コレクタ電極がＰ型ＭＯＳＦＥＴ２のゲート電極及び抵抗６の一端と接続され、エミッタ電極が接地される。ｎｐｎ型トランジスタ５は、差動アンプ４の出力電圧に応じて動作する。 The npn transistor 5 has a base electrode connected to the output terminal of the differential amplifier 4, a collector electrode connected to the gate electrode of the P-type MOSFET 2 and one end of the resistor 6, and an emitter electrode grounded. The npn transistor 5 operates according to the output voltage of the differential amplifier 4.

抵抗６は、一端がＰ型ＭＯＳＦＥＴ２のゲート電極及びｎｐｎ型トランジスタ５のコレクタ電極と接続され、他端がＰ型ＭＯＳＦＥＴ２のバックゲート電極及びスイッチ８Ａとスイッチ８Ｂの接続点と接続される。尚、充電制御回路１は、抵抗６を備えずに、Ｐ型ＭＯＳＦＥＴ２のゲート及びｎｐｎ型トランジスタ５のコレクタ電極と、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及びスイッチ８Ａとスイッチ８Ｂの接続点との間を、短絡させる構成としても良い。 The resistor 6 has one end connected to the gate electrode of the P-type MOSFET 2 and the collector electrode of the npn-type transistor 5, and the other end connected to the back-gate electrode of the P-type MOSFET 2 and the connection point between the switch 8A and the switch 8B. The charge control circuit 1 does not include the resistor 6, and is provided between the gate of the P-type MOSFET 2 and the collector electrode of the npn-type transistor 5, the back gate electrode of the P-type MOSFET 2, and the connection point between the switch 8A and the switch 8B. It is good also as a structure short-circuited.

Ｐ型ＭＯＳＦＥＴ２、抵抗３は、電源ライン１１と二次電池２０との間に直列接続される。Ｐ型ＭＯＳＦＥＴ２は、ゲート電極が抵抗６の一端及びｎｐｎ型トランジスタ５のコレクタ電極と接続され、ソース電極（他方の電極）が電源ライン１１と接続され、ドレイン電極（一方の電極）が抵抗３の他端、コンパレータ７の他方の極性（−）の入力端子及びスイッチ８Ｂと接続される。また、Ｐ型ＭＯＳＦＥＴ２は、バックゲート電極がスイッチ８Ａとスイッチ８Ｂの接続点及び抵抗６の他端と接続される。Ｐ型ＭＯＳＦＥＴ２は、ｎｐｎ型トランジスタ５の動作に応じて動作する。そして、Ｐ型ＭＯＳＦＥＴ２は、ソース電極に電圧Ｖccが印加されると、ドレイン電極から二次電池２０を充電するための電圧を出力する。尚、本実施形態によれば、充電制御回路１は、Ｐ型ＭＯＳＦＥＴ２を構成としているがこれに限るものではなく、Ｎ型ＭＯＳＦＥＴ（不図示）を構成として用いても良い。 The P-type MOSFET 2 and the resistor 3 are connected in series between the power supply line 11 and the secondary battery 20. In the P-type MOSFET 2, the gate electrode is connected to one end of the resistor 6 and the collector electrode of the npn-type transistor 5, the source electrode (the other electrode) is connected to the power supply line 11, and the drain electrode (one electrode) is the resistor 3. The other end, the other polarity (−) input terminal of the comparator 7 and the switch 8B are connected. The P-type MOSFET 2 has a back gate electrode connected to the connection point between the switch 8A and the switch 8B and the other end of the resistor 6. The P-type MOSFET 2 operates according to the operation of the npn-type transistor 5. When the voltage Vcc is applied to the source electrode, the P-type MOSFET 2 outputs a voltage for charging the secondary battery 20 from the drain electrode. According to the present embodiment, the charge control circuit 1 is configured as the P-type MOSFET 2, but is not limited thereto, and an N-type MOSFET (not shown) may be used as the configuration.

抵抗３は、一端が差動アンプ４の他方の極性（−）の入力端子及び接続端子９と接続され、他端がＰ型ＭＯＳＦＥＴ２のドレイン電極、コンパレータ７の他方の極性（−）及びスイッチ８Ｂと接続される。尚、抵抗３は、二次電池２０が充電されているときに、当該抵抗３を流れる電流を不図示の回路で積算するために設けられる。この不図示の回路は、積算した値が所定値に達したときに電源ライン１１から二次電池２０への充電路を遮断（例えばＰ型ＭＯＳＦＥＴ２をオフ）するためのものであって、例えば本発明の出願人が既に出願している特開２００４−３４０９１６号公報に詳細に記載されているため、説明等を省略する。 The resistor 3 has one end connected to the other polarity (−) input terminal and connection terminal 9 of the differential amplifier 4, and the other end connected to the drain electrode of the P-type MOSFET 2, the other polarity (−) of the comparator 7, and the switch 8 B. Connected. The resistor 3 is provided to integrate the current flowing through the resistor 3 with a circuit (not shown) when the secondary battery 20 is charged. This circuit (not shown) is for cutting off the charging path from the power supply line 11 to the secondary battery 20 (for example, turning off the P-type MOSFET 2) when the integrated value reaches a predetermined value. Since it is described in detail in Japanese Patent Application Laid-Open No. 2004-340916 filed by the applicant of the present invention, description and the like are omitted.

コンパレータ７は、一方の極性（＋）の入力端子が電源ライン１１と接続され、他方の極性（−）の入力端子がＰ型ＭＯＳＦＥＴ２のドレイン電極、スイッチ８Ｂ及び抵抗３の他端と接続される。コンパレータ７は、一方の電極（＋）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のソース電極の電圧と等しい電圧（電圧Ｖcc及び電圧Ｖ１）が、他方の電極（−）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧よりも高いときに、ハイレベル（入力電極の電圧が出力電極の電圧よりも高いときの比較結果）を出力する。また、コンパレータ７は、一方の電極（＋）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のソース電極の電圧と等しい電圧（電圧Ｖcc及び電圧Ｖ１）が、他方の極性（−）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧よりも低いときに、ローレベル（入力電極の電圧が出力電極の電圧よりも低いときの比較結果）を出力する。尚、コンパレータ７の正電源端子に、例えばレギュレータ（不図示）からの電圧（Ｖreg）が印加され、コンパレータ７の負電源端子に、接地レベルの電圧（Ｖss）が印加されている場合、ハイレベルとは、スイッチ８Ａを閉じ、スイッチ８Ｂを開かせるのに十分な略Ｖregであり、ローレベルとは、スイッチ８Ａを開き、スイッチ８Ｂを閉じさせるのに十分な略Ｖssである。 The comparator 7 has one polarity (+) input terminal connected to the power supply line 11, and the other polarity (−) input terminal connected to the drain electrode of the P-type MOSFET 2, the switch 8 B, and the other end of the resistor 3. . In the comparator 7, a voltage (voltage Vcc and voltage V1) equal to the voltage of the source electrode of the P-type MOSFET 2 applied to the input terminal of one electrode (+) is applied to the input terminal of the other electrode (−). When the voltage is higher than the voltage of the drain electrode of the P-type MOSFET 2, a high level (comparison result when the voltage of the input electrode is higher than the voltage of the output electrode) is output. The comparator 7 applies a voltage (voltage Vcc and voltage V1) equal to the voltage of the source electrode of the P-type MOSFET 2 applied to the input terminal of one electrode (+) to the input terminal of the other polarity (−). When the voltage is lower than the voltage of the drain electrode of the P-type MOSFET 2, the low level (comparison result when the voltage of the input electrode is lower than the voltage of the output electrode) is output. Note that, for example, when a voltage (Vreg) from a regulator (not shown) is applied to the positive power supply terminal of the comparator 7 and a ground level voltage (Vss) is applied to the negative power supply terminal of the comparator 7, the high level. Is approximately Vreg sufficient to close the switch 8A and open the switch 8B, and low level is approximately Vss sufficient to open the switch 8A and close the switch 8B.

スイッチ回路８は、コンパレータ７からのハイレベル及びローレベルに基づいて相補的にスイッチングするスイッチ８Ａ、８Ｂから構成される。スイッチ８Ａは、ハイレベルに基づいて閉じ、電源ライン１１とＰ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端との間を短絡させる。また、スイッチ８Ａは、ローレベルに基づいて開き、電源ライン１１とＰ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端との間を開放させる。スイッチ８Ｂは、ハイレベルに基づいて開き、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端とＰ型ＭＯＳＦＥＴ２のドレイン電極との間を開放させる。また、スイッチ８Ｂは、ローレベルに基づいて閉じ、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端とＰ型ＭＯＳＦＥＴ２のドレイン電極との間を短絡させる。 The switch circuit 8 includes switches 8A and 8B that perform complementary switching based on the high level and the low level from the comparator 7. The switch 8A is closed based on the high level, and short-circuits between the power supply line 11 and the back gate electrode of the P-type MOSFET 2 and the other end of the resistor 6. The switch 8A opens based on the low level, and opens between the power supply line 11 and the back gate electrode of the P-type MOSFET 2 and the other end of the resistor 6. The switch 8B opens based on the high level, and opens between the back gate electrode of the P-type MOSFET 2 and the other end of the resistor 6 and the drain electrode of the P-type MOSFET 2. The switch 8B closes based on the low level, and short-circuits the back gate electrode of the P-type MOSFET 2 and the other end of the resistor 6 and the drain electrode of the P-type MOSFET 2.

尚、充電制御回路１は、集積回路（ＩＣ（Integrated Circuit））としても良い。また、充電制御回路１は、コンパレータ７、スイッチ回路８のみを構成とした集積回路としても良いし、それ以外の前記構成の一部も備えた集積回路としても良い。 The charge control circuit 1 may be an integrated circuit (IC). Further, the charging control circuit 1 may be an integrated circuit including only the comparator 7 and the switch circuit 8, or may be an integrated circuit including a part of the other configuration.

＝＝＝充電制御回路１の充電時の動作＝＝＝
以下、図１を適宜参照しつつ、図２を用いて、本発明に係る充電制御回路１の充電時の動作について説明する。図２は、本発明に係る充電制御回路１の充電時の動作を説明するための回路図である。尚、電源ライン１１には、前述したように、二次電池２０を充電するための電圧Ｖccが印加されているものとして説明する。 === Operation of Charging Control Circuit 1 during Charging ===
Hereinafter, the operation during charging of the charging control circuit 1 according to the present invention will be described with reference to FIG. FIG. 2 is a circuit diagram for explaining the operation during charging of the charging control circuit 1 according to the present invention. In the following description, it is assumed that the voltage Vcc for charging the secondary battery 20 is applied to the power line 11 as described above.

例えば充電電圧が０(Ｖ)の二次電池２０が接続端子９、１０に接続されると、差動アンプ４の他方の極性（−）の入力端子に０(Ｖ)が印加される。このため、二次電池２０の充電電圧と基準電圧Ｖrefとの差が最も大きくなり、差動アンプ４の出力電圧が上昇する。ｎｐｎ型トランジスタ５は、差動アンプの出力電圧に応じて動作する。Ｐ型ＭＯＳＦＥＴ２は、ｎｐｎ型トランジスタ５の動作に応じて動作する。 For example, when the secondary battery 20 having a charging voltage of 0 (V) is connected to the connection terminals 9 and 10, 0 (V) is applied to the other polarity (−) input terminal of the differential amplifier 4. For this reason, the difference between the charging voltage of the secondary battery 20 and the reference voltage Vref becomes the largest, and the output voltage of the differential amplifier 4 increases. The npn transistor 5 operates according to the output voltage of the differential amplifier. The P-type MOSFET 2 operates according to the operation of the npn-type transistor 5.

一方、コンパレータ７は、一方の極性（＋）の入力端子にＰ型ＭＯＳＦＥＴ２のソース電極の電圧と等しい電圧Ｖccが印加され、他方の極性（−）の入力端子にＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧が印加される。ここで、Ｐ型ＭＯＳＦＥＴ２のドレイン電極の電圧は、電圧Ｖccよりも低い、二次電池２０の充電電圧（０(Ｖ)）＋抵抗３の両端の電圧である。このため、コンパレータ７は、一方の極性（＋）の入力端子の電圧Ｖccが、他方の極性（−）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧よりも高いために、ハイレベルを出力する。従って、スイッチ８Ａが閉じ、電源ライン１１とＰ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端との間が短絡される。また、スイッチ８Ｂが開き、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端とＰ型ＭＯＳＦＥＴ２のドレイン電極との間が開放される。このスイッチ８Ａが閉じることによる短絡は、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極とソース電極とが接続されたことと等価である。このため、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極とドレイン電極との間には、図２に示すように、アノードがドレイン電極と接続されカソードがバックゲート電極と接続された寄生ダイオード１２が生成される。つまり、電源ライン１１から二次電池２０へと流れ出す電流に対して逆方向に接続される寄生ダイオード１２が生成されることとなる。このため、電源ライン１１から流れ出す電流は、Ｐ型ＭＯＳＦＥＴ２のソース電極からドレイン電極へと流れる。上述の結果、Ｐ型ＭＯＳＦＥＴ２のドレイン電極から、二次電池２０を充電するための電圧が出力される。そして、Ｐ型ＭＯＳＦＥＴ２のドレイン電極の電圧−抵抗３の電圧が、二次電池２０に印加され、二次電池２０が充電されることとなる。尚、上述の充電制御回路１の動作は、二次電池２０の充電電圧が基準電圧Ｖrefに達するまで保持されることとなる。 On the other hand, in the comparator 7, a voltage Vcc equal to the voltage of the source electrode of the P-type MOSFET 2 is applied to one input terminal of polarity (+), and the voltage of the drain electrode of the P-type MOSFET 2 is applied to the input terminal of the other polarity (−). Is applied. Here, the voltage of the drain electrode of the P-type MOSFET 2 is the charging voltage (0 (V)) of the secondary battery 20 + the voltage across the resistor 3 which is lower than the voltage Vcc. Therefore, the comparator 7 has a high level because the voltage Vcc of the input terminal of one polarity (+) is higher than the voltage of the drain electrode of the P-type MOSFET 2 applied to the input terminal of the other polarity (−). Is output. Accordingly, the switch 8A is closed, and the power supply line 11 and the back gate electrode of the P-type MOSFET 2 and the other end of the resistor 6 are short-circuited. Further, the switch 8B is opened, and the back gate electrode of the P-type MOSFET 2 and the other end of the resistor 6 and the drain electrode of the P-type MOSFET 2 are opened. The short circuit due to the closing of the switch 8A is equivalent to the back gate electrode and the source electrode of the P-type MOSFET 2 being connected. For this reason, as shown in FIG. 2, a parasitic diode 12 having an anode connected to the drain electrode and a cathode connected to the back gate electrode is generated between the back gate electrode and the drain electrode of the P-type MOSFET 2. That is, the parasitic diode 12 connected in the opposite direction to the current flowing out from the power supply line 11 to the secondary battery 20 is generated. For this reason, the current flowing out from the power supply line 11 flows from the source electrode to the drain electrode of the P-type MOSFET 2. As a result, a voltage for charging the secondary battery 20 is output from the drain electrode of the P-type MOSFET 2. Then, the voltage of the drain electrode of the P-type MOSFET 2 -the voltage of the resistor 3 is applied to the secondary battery 20 and the secondary battery 20 is charged. Note that the operation of the above-described charging control circuit 1 is held until the charging voltage of the secondary battery 20 reaches the reference voltage Vref.

＝＝＝電源ライン１１の電圧が電圧Ｖ１へ変化したときの充電制御回路１の動作＝＝＝
以下、図１、図２を適宜参照しつつ、図３を用いて、電源ライン１１の電圧が電圧Ｖ１へ変化したときの、本発明に係る充電制御回路１の動作について説明する。図３は、電源ライン１１の電圧が電圧Ｖ１へ変化したときの、本発明に係る充電制御回路１の動作を説明するための回路図である。 === Operation of the charge control circuit 1 when the voltage of the power supply line 11 is changed to the voltage V1 ===
Hereinafter, the operation of the charging control circuit 1 according to the present invention when the voltage of the power supply line 11 is changed to the voltage V1 will be described with reference to FIGS. FIG. 3 is a circuit diagram for explaining the operation of the charging control circuit 1 according to the present invention when the voltage of the power supply line 11 changes to the voltage V1.

先ず、二次電池２０の充電電圧が基準電圧Ｖrefに達したときの、本発明に係る充電制御回路１の動作について説明する。 First, the operation of the charging control circuit 1 according to the present invention when the charging voltage of the secondary battery 20 reaches the reference voltage Vref will be described.

差動アンプ４の出力電圧は、二次電池２０の充電電圧と基準電圧Ｖrefとの差が小さくなるにつれて下降する。ｎｐｎ型トランジスタ５は、差動アンプ４の出力電圧の降下に伴ってコレクタ電圧が上昇する。Ｐ型ＭＯＳＦＥＴ２は、ｎｐｎ型トランジスタ５のコレクタ電圧の上昇に伴ってドレイン電極の電圧が下降する。そして、二次電池２０の充電電圧が基準電圧Ｖrefに達したとき、Ｐ型ＭＯＳＦＥＴ２のドレイン電極の電圧が最も小さくなり、この結果、二次電池２０の充電が停止されることとなる。 The output voltage of the differential amplifier 4 decreases as the difference between the charging voltage of the secondary battery 20 and the reference voltage Vref decreases. In the npn transistor 5, the collector voltage increases as the output voltage of the differential amplifier 4 decreases. In the P-type MOSFET 2, the drain electrode voltage decreases as the collector voltage of the npn-type transistor 5 increases. When the charging voltage of the secondary battery 20 reaches the reference voltage Vref, the voltage of the drain electrode of the P-type MOSFET 2 becomes the smallest, and as a result, the charging of the secondary battery 20 is stopped.

次に、前述したように充電器に対して電源電圧が印加されなくなり、電源ライン１１の電圧が、二次電池２０の充電電圧よりも低い電圧Ｖ１へ変化したものとする。 Next, as described above, it is assumed that the power supply voltage is no longer applied to the charger, and the voltage of the power supply line 11 is changed to the voltage V1 lower than the charging voltage of the secondary battery 20.

コンパレータ７は、一方の極性（＋）の入力端子にＰ型ＭＯＳＦＥＴ２のソース電極の電圧と等しい電圧Ｖ１が印加され、他方の極性（−）の入力端子にＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧が印加される。ここで、Ｐ型ＭＯＳＦＥＴ２のドレイン電極の電圧は、電圧Ｖ１よりも高い、二次電池２０の充電電圧（略基準電圧Ｖref）＋抵抗３の両端の電圧である。このため、コンパレータ７は、一方の極性（＋）の入力端子の電圧Ｖ１が、他方の極性（−）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧よりも低いために、ローレベルを出力する。このため、スイッチ８Ａが開き、電源ライン１１とＰ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端との間が開放される。また、スイッチ８Ｂが閉じ、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端とＰ型ＭＯＳＦＥＴ２のドレイン電極との間が短絡される。そして、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極とドレイン電極とが接続されることにより、Ｐ型ＭＯＳＦＥＴ２のソース電極とバックゲート電極との間には、図３に示すように、アノードがソース電極と接続されカソードがバックゲート電極と接続された寄生ダイオード１３が生成される。つまり、二次電池２０から電源ライン１１へと流れ出す電流に対して逆方向に接続される寄生ダイオード１３が生成されることとなる。従って、二次電池２０から電源ライン１１へと流れ出す電流のうち、バックゲート電極からソース電極へ流れようとする電流は、寄生ダイオード１３で阻止されることとなる。更に、ｎｐｎ型トランジスタ５のコレクタ電圧が上昇したときのＰ型ＭＯＳＦＥＴ２の動作と、抵抗６の他端とＰ型ＭＯＳＦＥＴ２のバックゲート電極との接続とにより、二次電池２０から流れ出す電流は、Ｐ型ＭＯＳＦＥＴ２を流れることが出来なくなる。この結果、二次電池２０から流れ出す電流は電源ライン１１へと流れることが出来なくなり、二次電池２０の充電電圧は下降されることなく保持されることとなる。 In the comparator 7, a voltage V1 equal to the voltage of the source electrode of the P-type MOSFET 2 is applied to one input terminal of polarity (+), and the voltage of the drain electrode of the P-type MOSFET 2 is applied to the input terminal of the other polarity (−). Is done. Here, the voltage of the drain electrode of the P-type MOSFET 2 is a charging voltage (substantially reference voltage Vref) of the secondary battery 20 and a voltage across the resistor 3 higher than the voltage V1. For this reason, the comparator 7 has a low level because the voltage V1 of the input terminal of one polarity (+) is lower than the voltage of the drain electrode of the P-type MOSFET 2 applied to the input terminal of the other polarity (−). Is output. For this reason, the switch 8A is opened, and the power line 11 and the back gate electrode of the P-type MOSFET 2 and the other end of the resistor 6 are opened. Further, the switch 8B is closed, and the back gate electrode of the P-type MOSFET 2 and the other end of the resistor 6 and the drain electrode of the P-type MOSFET 2 are short-circuited. Then, by connecting the back gate electrode and the drain electrode of the P-type MOSFET 2, the anode is connected to the source electrode between the source electrode and the back gate electrode of the P-type MOSFET 2 as shown in FIG. A parasitic diode 13 whose cathode is connected to the back gate electrode is generated. That is, the parasitic diode 13 connected in the opposite direction to the current flowing out from the secondary battery 20 to the power supply line 11 is generated. Therefore, of the current that flows from the secondary battery 20 to the power supply line 11, the current that flows from the back gate electrode to the source electrode is blocked by the parasitic diode 13. Furthermore, due to the operation of the P-type MOSFET 2 when the collector voltage of the npn-type transistor 5 rises and the connection between the other end of the resistor 6 and the back gate electrode of the P-type MOSFET 2, the current flowing out of the secondary battery 20 is P It becomes impossible to flow through the type MOSFET 2. As a result, the current flowing out from the secondary battery 20 cannot flow to the power supply line 11, and the charging voltage of the secondary battery 20 is maintained without being lowered.

上述した実施形態によれば、ソース電極の電圧がドレイン電極の電圧よりも低いときに二次電池２０から電源ライン１１へと流れ出す電流を、Ｐ型ＭＯＳＦＥＴ２のソース電極とバックゲート電極の間に逆方向に接続される寄生ダイオード１３で阻止することが可能となる。この結果、二次電池２０から電源ライン１１へと電流が流れ出した場合の二次電池２０の充電電圧の下降を防止することが可能となる。また、ショットキーバリアダイオード１０２（図４）や別途Ｐ型ＭＯＳＦＥＴ１１６（図５）を備えることなく、コンパレータ７とスイッチ回路８を備えることのみで二次電池２０から電源ライン１１へと流れ出す電流を阻止することが可能となり、従来の充電制御回路１００（１１５）に比べ、コストダウンや回路面積の縮小化等を図ることが可能となる。 According to the embodiment described above, the current that flows from the secondary battery 20 to the power supply line 11 when the voltage of the source electrode is lower than the voltage of the drain electrode is reversed between the source electrode and the back gate electrode of the P-type MOSFET 2. It becomes possible to block by the parasitic diode 13 connected in the direction. As a result, it is possible to prevent a decrease in the charging voltage of the secondary battery 20 when a current flows from the secondary battery 20 to the power supply line 11. Further, the current flowing from the secondary battery 20 to the power supply line 11 is prevented only by providing the comparator 7 and the switch circuit 8 without providing the Schottky barrier diode 102 (FIG. 4) or the separate P-type MOSFET 116 (FIG. 5). Therefore, compared to the conventional charge control circuit 100 (115), it is possible to reduce the cost and the circuit area.

さらに、コンパレータ７からのハイレベル及びローレベルに基づいて相補的にスイッチングするスイッチ８Ａ及びスイッチ８Ｂでスイッチ回路８を構成することにより、二次電池２０から電源ライン１１へと流れ出す電流の阻止と二次電池２０の充電を、より確実に行うことが可能となる。 Further, the switch circuit 8 is configured by the switch 8A and the switch 8B that complementarily switch based on the high level and the low level from the comparator 7, thereby preventing current flowing from the secondary battery 20 to the power supply line 11 and The secondary battery 20 can be charged more reliably.

また、ソース電極の電圧がドレイン電極の電圧よりも高いとき、二次電池２０の充電電圧が基準電圧Ｖrefに達するまで充電することが可能となる。また、寄生ダイオード１３による二次電池２０から電源ライン１１に流れ出す電流の阻止に加えて、ｎｐｎ型トランジスタ５のコレクタ電圧が上昇したときのＰ型ＭＯＳＦＥＴ２の動作により、二次電池２０の充電電圧が下降されることを確実に防止することが可能となる。 Further, when the voltage of the source electrode is higher than the voltage of the drain electrode, the secondary battery 20 can be charged until the charging voltage of the secondary battery 20 reaches the reference voltage Vref. In addition to blocking the current flowing from the secondary battery 20 to the power supply line 11 by the parasitic diode 13, the charging voltage of the secondary battery 20 is increased by the operation of the P-type MOSFET 2 when the collector voltage of the npn transistor 5 rises. It is possible to reliably prevent the lowering.

また、Ｐ型ＭＯＳＦＥＴ２を用いた場合、抵抗６の他端とバックゲート電極とを接続させることにより、ソース電極の電圧がドレイン電極の電圧よりも低いとき、ｎｐｎ型トランジスタ５のコレクタ電圧が上昇したときのＰ型ＭＯＳＦＥＴ２の動作状態を確実に保持させることが可能となる。詳述すると、図４、図５に示す抵抗１０６のように、抵抗６の他端を電源ライン１１と接続させた場合、電源ライン１１の電圧が電圧Ｖ１となるとき、ソース電極に電圧Ｖ１が印加され、ゲート電極に抵抗６の電圧分下降した電圧が印加されることとなる。そして、このときのＰ型ＭＯＳＦＥＴ２のゲート電極・ソース電極間の電圧がＰ型ＭＯＳＦＥＴ２を動作させるのに十分な電圧となる場合、二次電池２０から電源ライン１１へと流れ出す電流を阻止する寄生ダイオード１３を生成しているにも関わらず、動作状態のＰ型ＭＯＳＦＥＴ２のドレイン電極からソース電極へと電流が流れる可能性がある。そこで、抵抗６の他端をバックゲート電極に接続させることにより、ｎｐｎ型トランジスタ５のコレクタ電圧が上昇したときのＰ型ＭＯＳＦＥＴ２の動作を確実に保持させる。この結果、二次電池２０から電源ライン１１へと流れ出す電流が、Ｐ型ＭＯＳＦＥＴ２を介して流れることを確実に防止することが可能となる。 Further, when the P-type MOSFET 2 is used, the collector voltage of the npn-type transistor 5 is increased by connecting the other end of the resistor 6 and the back gate electrode when the voltage of the source electrode is lower than the voltage of the drain electrode. It is possible to reliably hold the operating state of the P-type MOSFET 2 at that time. More specifically, when the other end of the resistor 6 is connected to the power supply line 11 like the resistor 106 shown in FIGS. 4 and 5, when the voltage of the power supply line 11 becomes the voltage V1, the voltage V1 is applied to the source electrode. As a result, a voltage that is lowered by the voltage of the resistor 6 is applied to the gate electrode. When the voltage between the gate electrode and the source electrode of the P-type MOSFET 2 at this time is a voltage sufficient to operate the P-type MOSFET 2, a parasitic diode that blocks current flowing from the secondary battery 20 to the power supply line 11 13 may be generated, but current may flow from the drain electrode to the source electrode of the operating P-type MOSFET 2. Therefore, by connecting the other end of the resistor 6 to the back gate electrode, the operation of the P-type MOSFET 2 when the collector voltage of the npn-type transistor 5 rises is reliably maintained. As a result, it is possible to reliably prevent the current flowing out from the secondary battery 20 to the power supply line 11 from flowing through the P-type MOSFET 2.

以上、本発明に係る充電制御回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。 The charge control circuit according to the present invention has been described above. However, the above description is intended to facilitate understanding of the present invention and does not limit the present invention. The present invention can be changed and improved without departing from the gist thereof.

本発明に係る充電制御回路の全体構成を示す回路図である。It is a circuit diagram which shows the whole structure of the charge control circuit which concerns on this invention. 本発明に係る充電制御回路の充電時の動作を示す回路図である。It is a circuit diagram which shows the operation | movement at the time of charge of the charge control circuit which concerns on this invention. 本発明に係る充電制御回路の、電源ラインの電圧が電圧Ｖ１へ変化したときの動作を示す回路図である。It is a circuit diagram which shows operation | movement when the voltage of a power supply line changes to the voltage V1 of the charge control circuit which concerns on this invention. 従来の充電制御回路の全体構成を示す回路図である。It is a circuit diagram which shows the whole structure of the conventional charge control circuit. 従来の充電制御回路の全体構成を示す回路図である。It is a circuit diagram which shows the whole structure of the conventional charge control circuit.

Explanation of symbols

１充電制御回路２Ｐ型ＭＯＳＦＥＴ
３抵抗４差動アンプ
５ｎｐｎ型トランジスタ６抵抗
７コンパレータ８スイッチ回路
９接続端子１０接続端子
１１電源ライン１２寄生ダイオード
１３寄生ダイオード２０二次電池
１００充電制御回路１０１Ｐ型ＭＯＳＦＥＴ
１０２ショットキーバリアダイオード１０３抵抗
１０４差動アンプ１０５ｎｐｎ型トランジスタ
１０６抵抗１０７接続端子
１０８接続端子１０９寄生ダイオード
１１０電源ライン１１５充電制御回路
１１６Ｐ型ＭＯＳＦＥＴ１１７寄生ダイオード
１２０二次電池 1 Charging control circuit 2 P-type MOSFET
Reference Signs List 3 resistor 4 differential amplifier 5 npn transistor 6 resistor 7 comparator 8 switch circuit 9 connection terminal 10 connection terminal 11 power supply line 12 parasitic diode 13 parasitic diode 20 secondary battery 100 charge control circuit 101 P-type MOSFET
DESCRIPTION OF SYMBOLS 102 Schottky barrier diode 103 Resistance 104 Differential amplifier 105 Npn-type transistor 106 Resistance 107 Connection terminal 108 Connection terminal 109 Parasitic diode 110 Power supply line 115 Charge control circuit 116 P-type MOSFET 117 Parasitic diode 120 Secondary battery

Claims

A voltage of the input electrode and the output electrode of the MOSFET that has an input electrode to which a voltage of a power supply is applied and an output electrode that outputs a voltage for charging the secondary battery, and is turned on when the secondary battery is charged A comparison circuit for comparing
Based on the comparison result of the comparison circuit when the voltage of the input electrode is lower than the voltage of the output electrode, the current flowing from the secondary battery to the power source can be blocked from the input electrode and the output electrode. Connecting one electrode on the side that generates a parasitic diode and the back gate electrode of the MOSFET,
Based on the comparison result of the comparison circuit when the voltage of the input electrode is higher than the voltage of the output electrode, the other electrode different from the one electrode among the input electrode and the output electrode, and the back A switch circuit for connecting the gate electrode,
A charge control circuit.

The switch circuit is
A first switch circuit connecting the one electrode and the back gate electrode;
A second switch circuit connecting the other electrode and the back gate electrode,
The first switch circuit and the second switch circuit are:
Complementary switching based on the comparison result of the comparison circuit,
The charge control circuit according to claim 1.

The MOSFET is
Turns on when the charging voltage of the secondary battery is lower than a predetermined voltage,
When the charging voltage of the secondary battery is higher than the predetermined voltage,
The charge control circuit according to claim 1 or 2, characterized by the above.

The MOSFET is a P-type MOSFET,
The control electrode of the P-type MOSFET is connected to the back gate electrode.
The charge control circuit according to any one of claims 1 to 3, wherein