JP2008107242A - Delay time estimator - Google Patents
Delay time estimator Download PDFInfo
- Publication number
- JP2008107242A JP2008107242A JP2006291460A JP2006291460A JP2008107242A JP 2008107242 A JP2008107242 A JP 2008107242A JP 2006291460 A JP2006291460 A JP 2006291460A JP 2006291460 A JP2006291460 A JP 2006291460A JP 2008107242 A JP2008107242 A JP 2008107242A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- signal
- time estimation
- decimation
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
この発明は、例えば、目標を検出するレーダ装置に搭載される遅延時間推定装置に関するものである。 The present invention relates to a delay time estimation device mounted on a radar device that detects a target, for example.
従来の遅延時間推定装置は、例えば、以下の非特許文献1に開示されており、従来の遅延時間推定装置の概略構成は以下の通りである。
(1)電波を生成する送信機A
(2)送信機Aにより生成された電波を目標に向けて送信する送信アンテナB
(3)目標に反射された電波を受信する受信アンテナC
(4)受信アンテナCの受信波に帯域制限や位相検波を施して受信信号を生成する受信機D
(5)受信機Dにより生成された受信信号をアナログ/ディジタル変換して、ディジタル信号を出力するA/D変換器E
(6)A/D変換器Eから出力されたディジタル信号に高速フーリエ変換処理であるFFT(Fast Fourier Transform)処理を施して、受信信号の周波数スペクトルを求めるFFT処理部F
(7)FFT処理部Fにより求められた受信信号の周波数スペクトルを送信波の周波数スペクトルで除算して除算信号を生成する除算信号生成部G
(8)除算信号生成部Gにより生成された除算信号に超分解能遅延時間推定処理を施して、目標信号の遅延時間を推定する超分解能推定処理部H
A conventional delay time estimation apparatus is disclosed in, for example,
(1) Transmitter A that generates radio waves
(2) Transmit antenna B that transmits the radio wave generated by transmitter A toward the target
(3) Receiving antenna C that receives radio waves reflected by the target
(4) A receiver D that generates a reception signal by subjecting the reception wave of the reception antenna C to band limitation and phase detection.
(5) A / D converter E that performs analog / digital conversion on the received signal generated by receiver D and outputs a digital signal
(6) An FFT processing unit F that performs FFT (Fast Fourier Transform) processing, which is fast Fourier transform processing, on the digital signal output from the A / D converter E to obtain the frequency spectrum of the received signal
(7) A division signal generation unit G that generates a division signal by dividing the frequency spectrum of the reception signal obtained by the FFT processing unit F by the frequency spectrum of the transmission wave.
(8) A super-resolution estimation processing unit H that performs super-resolution delay time estimation processing on the division signal generated by the division signal generation unit G to estimate the delay time of the target signal.
次に動作について説明する。
送信機Aが電波を生成すると、送信アンテナBが送信機Aにより生成された電波を目標に向けて送信する。
受信機Dは、送信アンテナBから送信されて、目標に反射された電波を受信アンテナCが受信すると、受信アンテナCの受信波に帯域制限や位相検波を施して受信信号を生成する。
ここで、送信アンテナBから電波が送信されて、受信アンテナCにより電波が受信されるまでの時間を遅延時間τdとする。
Next, the operation will be described.
When the transmitter A generates radio waves, the transmission antenna B transmits the radio waves generated by the transmitter A toward the target.
When the reception antenna C receives the radio wave transmitted from the transmission antenna B and reflected by the target, the receiver D performs band limitation or phase detection on the reception wave of the reception antenna C to generate a reception signal.
Here, the time from when the radio wave is transmitted from the transmitting antenna B until the radio wave is received by the receiving antenna C is defined as a delay time τ d .
A/D変換器Eは、受信機Dが受信信号を生成すると、その受信信号をアナログ/ディジタル変換して、ディジタルの受信信号s(1),s(2),・・・,s(Nd)をFFT処理部Fに出力する。
ここで、受信信号s(1),s(2),・・・,s(Nd)は、目標の信号成分と受信機Dの雑音成分からなる信号である。
When the receiver D generates a reception signal, the A / D converter E performs analog / digital conversion on the reception signal to obtain digital reception signals s (1), s (2),. d ) is output to the FFT processing unit F.
Here, the received signals s (1), s (2),..., S (N d ) are signals composed of target signal components and noise components of the receiver D.
FFT処理部Fは、A/D変換器Eから受信信号s(1),s(2),・・・,s(Nd)を受けると、その受信信号s(1),s(2),・・・,s(Nd)にFFT処理を施して、受信信号の周波数スペクトルy(1),y(2),・・・,y(Nd)を算出する。
除算信号生成部Gは、FFT処理部Fが受信信号の周波数スペクトルy(1),y(2),・・・,y(Nd)を算出すると、下記の式(1)に示すように、その受信信号の周波数スペクトルy(1),y(2),・・・,y(Nd)を送信波の周波数スペクトルΓ(1),Γ(2),・・・,Γ(Nd)で除算して除算信号x(1),x(2),・・・,x(Nd)を生成する。
x(i)=y(i)/Γ(i) (1)
ただし、1≦i≦Nd
When receiving the received signals s (1), s (2),..., S (N d ) from the A / D converter E, the FFT processing unit F receives the received signals s (1), s (2). , ..., performs FFT processing on s (N d), the frequency spectrum y (1) of the received signal, y (2), ..., and calculates the y (N d).
When the FFT processing unit F calculates the frequency spectrum y (1), y (2),..., Y (N d ) of the received signal, the division signal generation unit G is as shown in the following equation (1). , the frequency spectrum y of the received signal (1), y (2) , ···, y (N d) a frequency spectrum of the transmitted wave Γ (1), Γ (2 ), ···, Γ (N d ) To generate division signals x (1), x (2),..., X (N d ).
x (i) = y (i) / Γ (i) (1)
However, 1 ≦ i ≦ N d
超分解能推定処理部Hは、除算信号生成部Gが除算信号x(1),x(2),・・・,x(Nd)を生成すると、その除算信号x(1),x(2),・・・,x(Nd)に超分解能遅延時間推定処理を施して、目標信号の遅延時間を推定する。
以下、超分解能推定処理部Hの処理内容を具体的に説明する。
When the division signal generation unit G generates the division signals x (1), x (2),..., X (N d ), the super-resolution estimation processing unit H generates the division signals x (1), x (2 ,..., X (N d ) is subjected to super-resolution delay time estimation processing to estimate the delay time of the target signal.
Hereinafter, the processing content of the super-resolution estimation processing unit H will be specifically described.
超分解能推定処理部Hの相関行列生成部H1は、除算信号生成部Gが除算信号x(1),x(2),・・・,x(Nd)を生成すると、下記の式(2)を演算して、除算信号x(1),x(2),・・・,x(Nd)間の相関を表す相関行列Rを生成する。
超分解能推定処理部Hの固有ベクトル算出部H2は、相関行列生成部Hが相関行列Rを生成すると、その相関行列Rの固有値ve(1),ve(2),・・・,ve(Md)(ve(1)>ve(2)>・・・>ve(Md))と、その固有値ve(i)(1≦i≦Md)に対応する固有ベクトルe(i)を算出する。
超分解能推定処理部Hの固有ベクトル算出部H2は、上記のようにして、固有値ve(i)(1≦i≦Md)に対応する固有ベクトルe(i)を算出すると、目標数をKとして、固有ベクトルe(K+1),e(K+2),・・・,e(Md)をMUSIC処理部H3に出力する。
When the correlation matrix generation unit H generates the correlation matrix R, the eigenvector calculation unit H2 of the super-resolution estimation processing unit H generates eigenvalues v e (1), v e (2) ,. (M d) eigenvectors and (v e (1)> v e (2)>···> v e (M d)), corresponding to the eigenvalue v e (i) (1 ≦ i ≦ M d) e (I) is calculated.
When the eigenvector calculation unit H2 of the super-resolution estimation processing unit H calculates the eigenvector e (i) corresponding to the eigenvalue v e (i) (1 ≦ i ≦ M d ) as described above, the target number is set to K. , E (K + 1), e (K + 2),..., E (M d ) are output to the MUSIC processing unit H3.
超分解能推定処理部HのMUSIC処理部H3は、固有ベクトル算出部H2から固有ベクトルe(K+1),e(K+2),・・・,e(Md)を受けると、その固有ベクトルe(K+1),e(K+2),・・・,e(Md)を雑音空間とするMUSIC(MUltiple SIgnal Classification)処理を実施する。
即ち、MUSIC処理部H3は、Tをサンプリング間隔、τkをk番目の目標の遅延時間として、下記の式(3)からステアリングベクトルa(τ)を算出する。
That is, the MUSIC processing unit H3 calculates the steering vector a (τ) from the following equation (3), where T is the sampling interval and τ k is the kth target delay time.
なお、従来の遅延時間推定装置では、十分な遅延時間の推定精度を得るためには、送受信帯域1/Tと比較して、相関値の算出幅Md/(NdT)を大きくとる必要がある。
そのため、相関行列の次元数Mdが大きくなり、MUSIC処理の演算量が大きくなることがある。
例えば、相関行列の次元数Mdを入力信号の点数Ndの半分とすると、Md=Nd/2となり、MUSIC処理の演算量は、Md 3=Nd 3/8のオーダーになる。
In the conventional delay time estimation apparatus, in order to obtain sufficient delay time estimation accuracy, the correlation value calculation width M d / (N d T) needs to be larger than the transmission /
For this reason, the dimension number M d of the correlation matrix increases, and the amount of calculation of the MUSIC process may increase.
For example, if half the number N d of the input signal dimensionality M d of the correlation matrix, M d = N d / 2, and the operation amount of the MUSIC processing, on the order of M d 3 = N d 3/8 .
従来の遅延時間推定装置は以上のように構成されているので、送受信帯域1/Tと比較して、相関値の算出幅Md/(NdT)を大きくとれば、十分な遅延時間の推定精度を得ることができる。しかし、相関値の算出幅Md/(NdT)を大きくとると、相関行列の次元数Mdが大きくなるため、MUSIC処理の演算量が膨大なものになるなどの課題があった。
Since the conventional delay time estimation apparatus is configured as described above, if the correlation value calculation width M d / (N d T) is larger than the transmission /
この発明は上記のような課題を解決するためになされたもので、遅延時間の推定精度の劣化を招くことなく、相関行列の次元数Mdを小さくして、演算量の低減を図ることができる遅延時間推定装置を得ることを目的とする。 The present invention has been made in order to solve the above-described problems, and it is possible to reduce the number of computations by reducing the dimension number M d of the correlation matrix without deteriorating the estimation accuracy of the delay time. It is an object of the present invention to obtain a delay time estimation device that can be used.
この発明に係る遅延時間推定装置は、電波受信手段により生成された受信信号を予め設定された複数の遅延時間推定区間の部分信号に分割し、複数の遅延時間推定区間の部分信号にデシメーション処理を施すデシメーション手段を設け、遅延時間推定手段がデシメーション手段による複数のデシメーション処理信号に超分解能遅延時間推定処理を施して、遅延時間推定区間に存在している目標信号の遅延時間を推定するようにしたものである。 A delay time estimation apparatus according to the present invention divides a reception signal generated by a radio wave receiving means into partial signals of a plurality of preset delay time estimation sections, and performs decimation processing on the partial signals of the plurality of delay time estimation sections. The decimation means is provided, and the delay time estimation means performs a super-resolution delay time estimation process on a plurality of decimation processing signals by the decimation means to estimate the delay time of the target signal existing in the delay time estimation section. Is.
この発明によれば、電波受信手段により生成された受信信号を予め設定された複数の遅延時間推定区間の部分信号に分割し、複数の遅延時間推定区間の部分信号にデシメーション処理を施すデシメーション手段を設け、遅延時間推定手段がデシメーション手段による複数のデシメーション処理信号に超分解能遅延時間推定処理を施して、遅延時間推定区間に存在している目標信号の遅延時間を推定するように構成したので、遅延時間の推定精度の劣化を招くことなく、相関行列の次元数Mdを小さくして、演算量の低減を図ることができる効果がある。 According to this invention, the decimation means that divides the reception signal generated by the radio wave reception means into partial signals of a plurality of preset delay time estimation sections and performs decimation processing on the partial signals of the plurality of delay time estimation sections. The delay time estimation means is configured to perform a super-resolution delay time estimation process on a plurality of decimation processing signals by the decimation means to estimate the delay time of the target signal existing in the delay time estimation section. without degrading the time of estimation accuracy, by reducing the number of dimensions M d of the correlation matrix, there is an effect that it is possible to reduce the calculation amount.
実施の形態1.
図1はこの発明の実施の形態1による遅延時間推定装置を示す構成図である。
図において、送信機1は目標3に向けて送信する電波を生成する。
送信アンテナ2は送信機1により生成された電波を目標3に向けて送信する。なお、送信機1及び送信アンテナ2から電波送信手段が構成されている。
受信アンテナ4は送信アンテナ2から送信されて目標3に反射された電波を受信する。
受信機5は受信アンテナ4により受信された電波に帯域制限や位相検波を施して受信信号を生成する。
A/D変換器6は受信機5により生成された受信信号をアナログ/ディジタル変換して、ディジタルの受信信号s(1),s(2),・・・,s(Nd)をデシメーション処理部7に出力する。
なお、受信アンテナ4、受信機5及びA/D変換器6から電波受信手段が構成されている。
1 is a block diagram showing a delay time estimation apparatus according to
In the figure, the
The
The
The
A /
The receiving
デシメーション処理部7はA/D変換器6から出力されたディジタルの受信信号s(1),s(2),・・・,s(Nd)を予め設定された複数の遅延時間推定区間#l(1≦l≦L)の部分信号に分割し、複数の遅延時間推定区間#lの部分信号にデシメーション処理を施して、複数のデシメーション処理信号xl(1),xl(2),・・・,xl(M)(1≦l≦L)を出力する。なお、デシメーション処理部7はデシメーション手段を構成している。
The
遅延時間推定部8−1〜8−Lはデシメーション処理部7による複数のデシメーション処理信号xl(1),xl(2),・・・,xl(M)(1≦l≦L)に超分解能遅延時間推定処理を施して、遅延時間推定区間#lに存在している目標信号の遅延時間τを推定する。なお、遅延時間推定部8−1〜8−Lは遅延時間推定手段を構成している。
The delay time estimation units 8-1 to 8-L are a plurality of decimation processing signals x l (1), x l (2),..., X l (M) (1 ≦ l ≦ L) by the
図2はこの発明の実施の形態1による遅延時間推定装置のデシメーション処理部7を示す構成図である。
図において、受信信号分割部11はA/D変換器6から出力されたディジタルの受信信号s(1),s(2),・・・,s(Nd)を予め設定された複数の遅延時間推定区間#l(1≦l≦L)の部分信号に分割し、複数の遅延時間推定区間#lの部分信号を受信信号スペクトル生成部12−1〜12−Lに出力する。
即ち、受信信号分割部11は所要の最大遅延時間NdTをL等分し、そのサンプリング分に受信信号長を付加することにより、Nサンプリングの部分信号を生成する。例えば、受信信号スペクトル生成部12−lには、M=Nd/Lとして、部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))が出力される。
FIG. 2 is a block diagram showing the
In the figure, the received
That is, the received
受信信号スペクトル生成部12−1〜12−Lは受信信号分割部11により分割された部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))にFFT処理を施して受信信号スペクトルyl(1),yl(2),・・・,yl(N)を生成する。ただし、1≦l≦Lである。
除算信号生成部13−1〜13−Lは受信信号スペクトル生成部12−1〜12−Lにより生成された受信信号スペクトルyl(1),yl(2),・・・,yl(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'l(1),x'l(2),・・・,x'l(N)を生成する。ただし、1≦l≦Lである。
デシメーションフィルタ14−1〜14−Lは除算信号生成部13−1〜13−Lにより生成された除算信号x'l(1),x'l(2),・・・,x'l(N)にデシメーション処理を施して、デシメーション処理信号xl(1),xl(2),・・・,xl(M)を出力する。ただし、1≦l≦Lである。
The reception signal spectrum generation units 12-1 to 12-L are partial signals s (1 + M (l−1)), s (2 + M (l−1)),. N + M (l−1)) is subjected to FFT processing to generate received signal spectra y l (1), y l (2),..., Y l (N). However, 1 ≦ l ≦ L.
Division signal generating section 13-1 to 13-L is the received signal spectrum generating unit 12-1 to 12-L received signal spectrum generated by y l (1), y l (2), ···, y l ( N) is divided by the transmission wave spectrum Γ (1), Γ (2),..., Γ (N), and divided signals x ′ l (1), x ′ l (2),. l Generate (N). However, 1 ≦ l ≦ L.
The decimation filters 14-1 to 14-L are divided signals x ′ l (1), x ′ l (2),..., X ′ l (N ) Is subjected to decimation processing, and decimation processing signals x l (1), x l (2),..., X l (M) are output. However, 1 ≦ l ≦ L.
図3はこの発明の実施の形態1による遅延時間推定装置の遅延時間推定部8−l(1≦l≦L)を示す構成図である。
図において、相関行列生成部21はデシメーション処理部7によるデシメーション処理信号xl(1),xl(2),・・・,xl(M)(1≦l≦L)間の相関を表す相関行列Rlを生成する。
固有ベクトル算出部22は相関行列生成部21により生成された相関行列Rlの固有値ve,l(1),ve,l(2),・・・,ve,l(Md)(ve,l(1)>ve,l(2)>・・・>ve,l(Md))を算出して、その固有値ve,l(i)(1≦i≦Md)に対応する固有ベクトルel(i)を算出し、目標数をKlとして、固有ベクトルel(Kl+1),el(Kl+2),・・・,el(Md)をMUSIC処理部23に出力する。
MUSIC処理部23は固有ベクトル算出部22から出力された固有ベクトルel(Kl+1),el(Kl+2),・・・,el(Md)を雑音空間とするMUSIC処理を実施し、遅延時間推定区間#lに含まれている目標信号の遅延時間τを推定する。
FIG. 3 is a block diagram showing the delay time estimation unit 8-l (1 ≦ l ≦ L) of the delay time estimation apparatus according to
In the figure, a correlation
The
The
次に動作について説明する。
送信機1が電波を生成すると、送信アンテナ2が送信機1により生成された電波を目標3に向けて送信する。
受信機5は、送信アンテナ2から送信されて、目標3に反射された電波を受信アンテナ4が受信すると、受信アンテナ4の受信波に帯域制限や位相検波を施して受信信号を生成する。
ここで、送信アンテナ2から電波が送信されて、受信アンテナ4により電波が受信されるまでの時間を遅延時間τdとする。
Next, the operation will be described.
When the
When the
Here, the time from when the radio wave is transmitted from the
A/D変換器6は、受信機5が受信信号を生成すると、その受信信号をアナログ/ディジタル変換して、ディジタルの受信信号s(1),s(2),・・・,s(Nd)をデシメーション処理部7に出力する。
ここで、受信信号s(1),s(2),・・・,s(Nd)は、目標の信号成分と受信機5の雑音成分からなる信号である。
When the
Here, the received signals s (1), s (2),..., S (N d ) are signals composed of target signal components and noise components of the
デシメーション処理部7は、A/D変換器6からディジタルの受信信号s(1),s(2),・・・,s(Nd)を受けると、ディジタルの受信信号s(1),s(2),・・・,s(Nd)を予め設定された複数の遅延時間推定区間#l(1≦l≦L)の部分信号に分割し、複数の遅延時間推定区間#lの部分信号にデシメーション処理を施して、複数のデシメーション処理信号xl(1),xl(2),・・・,xl(M)(1≦l≦L)を出力する。
デシメーション処理部7の具体的な処理内容は次の通りである。
When the
Specific processing contents of the
デシメーション処理部7の受信信号分割部11は、A/D変換器6からディジタルの受信信号s(1),s(2),・・・,s(Nd)を受けると、図4に示すように、ディジタルの受信信号s(1),s(2),・・・,s(Nd)を予め設定された複数の遅延時間推定区間#l(1≦l≦L)の部分信号に分割する。
即ち、受信信号分割部11は、所要の最大遅延時間NdTをL等分(受信信号スペクトル生成部12−1〜12−Lの個数分に分割)し、そのサンプリング分に受信信号の信号長を付加することにより、Nサンプリングの部分信号を生成する。
これにより、例えば、受信信号スペクトル生成部12−lには、M=Nd/Lとして、部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))が出力される。
When the received
That is, the reception
Thereby, for example, the received signal spectrum generation unit 12-1 has partial signals s (1 + M (l−1)), s (2 + M (l−1)),..., As M = N d / L. s (N + M (l−1)) is output.
デシメーション処理部7の受信信号スペクトル生成部12−1〜12−Lは、受信信号分割部11から部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))を受けると、その部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))にFFT処理を施して受信信号スペクトルyl(1),yl(2),・・・,yl(N)を生成する。ただし、1≦l≦Lである。
The reception signal spectrum generation units 12-1 to 12-L of the
デシメーション処理部7の除算信号生成部13−1〜13−Lは、受信信号スペクトル生成部12−1〜12−Lが受信信号スペクトルyl(1),yl(2),・・・,yl(N)を生成すると、下記の式(4)に示すように、その受信信号スペクトルyl(1),yl(2),・・・,yl(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'l(1),x'l(2),・・・,x'l(N)を生成する。
x'l(i)=yl(i)/Γ(i) (4)
ただし、1≦i≦N、1≦l≦Lである。
The division signal generation units 13-1 to 13-L of the
x ′ l (i) = y l (i) / Γ (i) (4)
However, 1 ≦ i ≦ N and 1 ≦ l ≦ L.
デシメーション処理部7のデシメーションフィルタ14−1〜14−Lは、除算信号生成部13−1〜13−Lが除算信号x'l(1),x'l(2),・・・,x'l(N)を生成すると、その除算信号x'l(1),x'l(2),・・・,x'l(N)にデシメーション処理を施して、デシメーション処理信号xl(1),xl(2),・・・,xl(M)を出力する。ただし、1≦l≦Lである。
The decimation filters 14-1 to 14 -L of the
ここで、図5はデシメーションフィルタ14−l(1≦l≦L)の内部を示す構成図である。
デシメーションフィルタ14−lでは、M’=L/Mとして、重みw(m)(1≦m≦M’)が下記の式(5)によって設定されており、下記の式(6)を演算することによりデシメーション処理を実施して、デシメーション処理信号xl(i)(1≦i≦M、1≦l≦L)を生成する。
In the decimation filter 14-1, the weight w (m) (1 ≦ m ≦ M ′) is set by the following equation (5) with M ′ = L / M, and the following equation (6) is calculated. Thus, the decimation process is performed to generate a decimation process signal x l (i) (1 ≦ i ≦ M, 1 ≦ l ≦ L).
遅延時間推定部8−1〜8−Lは、デシメーション処理部7がデシメーション処理信号xl(i)(1≦i≦M、1≦l≦L)を生成すると、そのデシメーション処理信号xl(i)に超分解能遅延時間推定処理を施し、遅延時間推定区間#lに存在している目標数をKlとして、目標信号の遅延時間τdを推定する。
遅延時間推定部8−1〜8−Lの具体的な処理内容は次の通りである。
When the
Specific processing contents of the delay time estimation units 8-1 to 8-L are as follows.
遅延時間推定部8−l(1≦l≦L)の相関行列生成部21は、デシメーション処理部7がデシメーション処理信号xl(1),xl(2),・・・,xl(M)を生成すると、下記の式(7)を演算して、デシメーション処理信号xl(1),xl(2),・・・,xl(M)間の相関を表す相関行列Rlを生成する。
遅延時間推定部8−lの固有ベクトル算出部22は、相関行列生成部21が相関行列Rlを生成すると、その相関行列Rlの固有値ve,l(1),ve,l(2),・・・,ve,l(Md)(ve,l(1)>ve,l(2)>・・・>ve,l(Md))と、その固有値ve,l(i)(1≦i≦Md)に対応する固有ベクトルel(i)を算出する。
固有ベクトル算出部22は、上記のようにして、固有値ve,l(i)(1≦i≦Md)に対応する固有ベクトルel(i)を算出すると、目標数をKlとして、固有ベクトルel(K+1),el(K+2),・・・,el(Md)をMUSIC処理部23に出力する。
When the correlation
When the
遅延時間推定部8−lのMUSIC処理部23は、固有ベクトル算出部22から固有ベクトルel(Kl+1),el(Kl+2),・・・,el(Md)を受けると、その固有ベクトルel(Kl+1),el(Kl+2),・・・,el(Md)を雑音空間とするMUSIC処理を実施する。
即ち、MUSIC処理部23は、Tをサンプリング間隔として下記の式(8)からステアリングベクトルa(τ)を算出する。
That is, the
この実施の形態1では、上記の従来例と比較して、相関行列の次元数Mdを小さくすることができるため、処理の演算量を低減することができる。
例えば、相関行列の次元数Mdを入力信号の点数Mの半分とすると、Md=M/2=Nd/2Lとなり、MUSIC処理の演算量は、LMd 3=Nd 3/8L2のオーダーになる。
従来例におけるMUSIC処理の演算量は、Nd 3/8であるため、MUSIC処理の演算量が1/L2に低減されている。
In the first embodiment, since the dimension number M d of the correlation matrix can be reduced as compared with the above-described conventional example, the amount of processing can be reduced.
For example, if the dimension number M d of the correlation matrix is half of the point M of the input signal, M d = M / 2 = N d / 2L, and the amount of computation of the MUSIC processing is LM d 3 = N d 3 / 8L 2 It becomes an order.
Calculation of MUSIC processing in the conventional example are the N d 3/8, the amount of calculation MUSIC processing is reduced to 1 / L 2.
以上で明らかなように、この実施の形態1によれば、A/D変換器6から出力されたディジタルの受信信号s(1),s(2),・・・,s(Nd)を予め設定された複数の遅延時間推定区間#l(1≦l≦L)の部分信号に分割し、複数の遅延時間推定区間#lの部分信号にデシメーション処理を施して、複数のデシメーション処理信号xl(1),xl(2),・・・,xl(M)(1≦l≦L)を出力するデシメーション処理部7を設け、遅延時間推定部8−1〜8−Lがデシメーション処理部7による複数のデシメーション処理信号xl(1),xl(2),・・・,xl(M)(1≦l≦L)に超分解能遅延時間推定処理を施して、遅延時間推定区間#lに存在している目標信号の遅延時間を推定するように構成したので、遅延時間の推定精度の劣化を招くことなく、相関行列の次元数Mdを小さくして、演算量の低減を図ることができる効果を奏する。
As is apparent from the above, according to the first embodiment, the digital received signals s (1), s (2),..., S (N d ) output from the A /
実施の形態2.
図6はこの発明の実施の形態2による遅延時間推定装置のデシメーション処理部7を示す構成図であり、図7はデシメーション処理部7における推定区間切り出し型デシメーション部15−1〜15−Lの内部を示す構成図である。
この発明の実施の形態2による遅延時間推定装置の全体構成は、図1の遅延時間推定装置と同一である。
図6において、推定区間切り出し型デシメーション部15−1〜15−L以外は、図2のデシメーション処理部7と同じである。
FIG. 6 is a block diagram showing the
The overall configuration of the delay time estimation apparatus according to
6 is the same as the
図7において、推定区間切り出し型デシメーション部15−l(1≦l≦L)のIFFT処理部(逆フーリエ変換処理部)31は除算信号生成部13−lにより生成された除算信号x'l(1),x'l(2),・・・,x'l(N)にIFFT(逆フーリエ変換)処理を施して復調信号ul(1),ul(2),・・・,ul(N)を生成する。
信号切出処理部である推定区間切り出し処理部32はIFFT処理部31により生成された復調信号ul(1),ul(2),・・・,ul(N)から遅延時間推定区間#lの信号ul(1),ul(2),・・・,ul(M)の切り出しを行う。
フーリエ変換処理部であるFFT処理部33は推定区間切り出し処理部32により切り出された遅延時間推定区間#lの信号ul(1),ul(2),・・・,ul(M)にFFT処理を施して、デシメーション処理信号xl(1),xl(2),・・・,xl(M)を出力する。
In FIG. 7, the IFFT processing unit (inverse Fourier transform processing unit) 31 of the estimated section cut-out decimation unit 15-1 (1 ≦ l ≦ L) is a division signal x ′ l ( 1), x ′ l (2),..., X ′ l (N) are subjected to IFFT (inverse Fourier transform) processing to obtain demodulated signals u l (1), u l (2),. l Generate (N).
The estimation section cut-
The
上記実施の形態1では、デシメーション処理部7がデシメーションフィルタ14−1〜14−Lを実装しているものについて示したが、図6に示すように、デシメーションフィルタ14−1〜14−Lの代わりに、推定区間切り出し型デシメーション部15−1〜15−Lを実装するようにしても、上記実施の形態1と同様に、相関行列の次元数Mdを小さくすることができるため、処理の演算量を低減することができる。
In the first embodiment, the
以下、推定区間切り出し型デシメーション部15−1〜15−Lの処理内容を具体的に説明する。
推定区間切り出し型デシメーション部15−l(1≦l≦L)のIFFT処理部31は、上記実施の形態1と同様にして、除算信号生成部13−lが除算信号x'l(1),x'l(2),・・・,x'l(N)を生成すると、その除算信号x'l(1),x'l(2),・・・,x'l(N)にIFFT処理を施して、復調信号ul(1),ul(2),・・・,ul(N)を生成する。
Hereinafter, the processing content of the estimation section cut-out decimation units 15-1 to 15-L will be specifically described.
推定区間切り出し処理部32は、IFFT処理部31が復調信号ul(1),ul(2),・・・,ul(N)を生成すると、その復調信号ul(1),ul(2),・・・,ul(N)から遅延時間推定区間#lの信号ul(1),ul(2),・・・,ul(M)の切り出しを行う(図4を参照)。
FFT処理部33は、推定区間切り出し処理部32が遅延時間推定区間#lの信号ul(1),ul(2),・・・,ul(M)の切り出しを行うと、遅延時間推定区間#lの信号ul(1),ul(2),・・・,ul(M)にFFT処理を施して、デシメーション処理信号xl(1),xl(2),・・・,xl(M)を出力する。
以下、上記実施の形態1と同様であるため説明を省略する。
When the
When the estimated interval
Hereinafter, since it is the same as that of the said
実施の形態3.
図8はこの発明の実施の形態3による遅延時間推定装置のデシメーション処理部7を示す構成図であり、この発明の実施の形態3による遅延時間推定装置の全体構成は、図1の遅延時間推定装置と同一である。
図8において、図2と同一符号は同一または相当部分を示すので説明を省略する。
零割防止型除算信号生成部16−1〜16−Lは、図2の除算信号生成部13−1〜13−Lと同様に、受信信号スペクトル生成部12−1〜12−Lにより生成された受信信号スペクトルyl(1),yl(2),・・・,yl(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'l(1),x'l(2),・・・,x'l(N)を生成するが、送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)の振幅値が予め設定された最小値Γminより小さい場合、その送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)を最小値Γminに修正し、修正後の送信波スペクトルΓ'(1),Γ'(2),・・・,Γ'(N)で受信信号スペクトルyl(1),yl(2),・・・,yl(N)を除算する。ただし、1≦l≦Lである。
FIG. 8 is a block diagram showing a
In FIG. 8, the same reference numerals as those in FIG.
Similarly to the division signal generation units 13-1 to 13-L in FIG. 2, the zero division prevention type division signal generation units 16-1 to 16-L are generated by the reception signal spectrum generation units 12-1 to 12-L. The received signal spectrum y l (1), y l (2),..., Y l (N) is divided by the transmission wave spectrum Γ (1), Γ (2),. To generate divided signals x ′ l (1), x ′ l (2),..., X ′ l (N), but transmit wave spectra Γ (1), Γ (2),. When the amplitude value of (N) is smaller than the preset minimum value Γ min , the transmission wave spectrum Γ (1), Γ (2),..., Γ (N) is corrected to the minimum value Γ min . The corrected transmission wave spectrums Γ ′ (1), Γ ′ (2),..., Γ ′ (N) are received signal spectra y l (1), y l (2) ,. Divide N). However, 1 ≦ l ≦ L.
上記実施の形態1,2では、除算信号生成部13−1〜13−Lが受信信号スペクトル生成部12−1〜12−Lにより生成された受信信号スペクトルyl(1),yl(2),・・・,yl(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'l(1),x'l(2),・・・,x'l(N)を生成するが、送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)の振幅値が予め想定している値より小さいと、除算信号x'l(1),x'l(2),・・・,x'l(N)が突発的に大きな誤差を持つことがある。 In the first and second embodiments, the reception signal spectrums y 1 (1), y l (2) generated by the division signal generation units 13-1 to 13-L by the reception signal spectrum generation units 12-1 to 12-L. ), ···, y l (N ) of the transmitted wave spectrum Γ (1), Γ (2 ), ···, by dividing the gamma (N) dividing the signal x 'l (1), x ' l ( 2),..., X ′ l (N) are generated, but the amplitude values of the transmission wave spectra Γ (1), Γ (2),. If it is small, the division signals x ′ l (1), x ′ l (2),..., X ′ l (N) may suddenly have large errors.
そこで、この実施の形態3では、送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)の振幅値が小さいことに起因する突発的な大きな誤差の発生を防止するようにしている。
即ち、零割防止型除算信号生成部16−1〜16−Lは、予め、送信波スペクトルの最小値Γminを設定し、受信信号スペクトルyl(1),yl(2),・・・,yl(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算するに先立って、受信信号スペクトルyl(1),yl(2),・・・,yl(N)の振幅値を最小値Γminと比較する。
Therefore, in the third embodiment, it is possible to prevent the occurrence of a sudden large error due to the small amplitude value of the transmission wave spectrum Γ (1), Γ (2),..., Γ (N). I have to.
That is, the zero-dividing prevention division signal generators 16-1 to 16-L set in advance the minimum value Γ min of the transmission wave spectrum, and receive signal spectrums y 1 (1), y 1 (2),. .. , Y l (N) divided by the transmission wave spectrum Γ (1), Γ (2),..., Γ (N), the received signal spectrum y l (1), y l (2) ,..., Y l (N) are compared with the minimum value Γ min .
そして、零割防止型除算信号生成部16−1〜16−Lは、受信信号スペクトルyl(1),yl(2),・・・,yl(N)の振幅値が最小値Γminより小さい場合、下記の式(9)に示すように、その送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)を最小値Γminに修正する。
零割防止型除算信号生成部16−1〜16−Lは、受信信号スペクトルyl(1),yl(2),・・・,yl(N)の振幅値が最小値Γminより小さくなければ、受信信号スペクトルyl(1),yl(2),・・・,yl(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'l(1),x'l(2),・・・,x'l(N)を生成するが、受信信号スペクトルyl(1),yl(2),・・・,yl(N)の振幅値が最小値Γminより小さければ、修正後の送信波スペクトルΓ'(1),Γ'(2),・・・,Γ'(N)で受信信号スペクトルyl(1),yl(2),・・・,yl(N)を除算して除算信号x'l(1),x'l(2),・・・,x'l(N)を生成する。 The zero-dividing prevention division signal generators 16-1 to 16-L have the amplitude values of the received signal spectra y 1 (1), y 1 (2),..., Y 1 (N) from the minimum value Γ min . If it is not small, the received signal spectrums y 1 (1), y 1 (2),..., Y 1 (N) are converted into transmission wave spectra Γ (1), Γ (2),. , X ′ l (1), x ′ l (2),..., X ′ l (N) are generated, but the received signal spectrums y l (1), y l (2), If the amplitude value of..., Y l (N) is smaller than the minimum value Γ min , reception is performed with the corrected transmission wave spectrums Γ ′ (1), Γ ′ (2),. The signal spectra y l (1), y l (2),..., Y l (N) are divided to divide signals x ′ l (1), x ′ l (2) ,. (N) is generated.
これにより、この実施の形態3によれば、送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)の振幅値が予め想定している値より小さい場合でも、除算信号x'l(1),x'l(2),・・・,x'l(N)が突発的に大きな誤差を持つことを防止することができる効果を奏する。 Thus, according to the third embodiment, even when the amplitude values of the transmission wave spectrums Γ (1), Γ (2),..., Γ (N) are smaller than the values assumed in advance, the division signal There is an effect that it is possible to prevent x ′ l (1), x ′ l (2),..., x ′ l (N) from suddenly having a large error.
実施の形態4.
図9はこの発明の実施の形態4による遅延時間推定装置の遅延時間推定部8−l(1≦l≦L)を示す構成図であり、この発明の実施の形態4による遅延時間推定装置の全体構成は、図1の遅延時間推定装置と同一である。
図9において、図3と同一符号は同一または相当部分を示すので説明を省略する。
目標判別部である目標信号判定型固有ベクトル算出部24は相関行列生成部21により生成された相関行列Rlの固有値ve,l(1),ve,l(2),・・・,ve,l(Md)(ve,l(1)>ve,l(2)>・・・>ve,l(Md))を算出して、その固有値ve,l(i)(1≦i≦Md)に対応する固有ベクトルel(i)を算出し、所定の閾値Thより大きい固有値があれば、目標信号が存在するものと認定して固有ベクトルel(i)をMUSIC処理部23に出力する一方、所定の閾値Thより大きい固有値がなければ、目標信号が存在していないと認定する。
FIG. 9 is a block diagram showing a delay time estimation unit 8-l (1 ≦ l ≦ L) of the delay time estimation device according to the fourth embodiment of the present invention. The overall configuration is the same as that of the delay time estimation apparatus of FIG.
In FIG. 9, the same reference numerals as those in FIG.
The target signal determination type
遅延時間推定装置の遅延時間推定部8−l(1≦l≦L)以外は、上記実施の形態1〜3と同様であるため、以下、遅延時間推定部8−l(1≦l≦L)の処理内容を具体的に説明する。
遅延時間推定部8−lの相関行列生成部21は、デシメーション処理部7がデシメーション処理信号xl(1),xl(2),・・・,xl(M)を生成すると、上記実施の形態1と同様に、デシメーション処理信号xl(1),xl(2),・・・,xl(M)間の相関を表す相関行列Rlを生成する。
Except for the delay time estimation unit 8-1 (1 ≦ l ≦ L) of the delay time estimation apparatus, the delay time estimation unit 8-1 (1 ≦ l ≦ L) is the same as in the first to third embodiments. ) Will be described in detail.
The correlation
遅延時間推定部8−lの目標信号判定型固有ベクトル算出部24は、相関行列生成部21が相関行列Rlを生成すると、その相関行列Rlの固有値ve,l(1),ve,l(2),・・・,ve,l(Md)(ve,l(1)>ve,l(2)>・・・>ve,l(Md))と、その固有値ve,l(i)(1≦i≦Md)に対応する固有ベクトルel(i)を算出する。
目標信号判定型固有ベクトル算出部24は、上記のようにして、固有値ve,l(i)(1≦i≦Md)に対応する固有ベクトルel(i)を算出すると、予め設定された閾値Thと固有値ve,l(1),ve,l(2),・・・,ve,l(Md)を比較し、閾値Th以上の固有値を求める。
Target signal determined type
When the target signal determination type
目標信号判定型固有ベクトル算出部24は、全ての固有値ve,l(1),ve,l(2),・・・,ve,l(Md)が閾値Thより小さい場合、目標信号が存在していないと認定して、一連の処理を終了する。この場合、固有ベクトルel(i)がMUSIC処理部23には出力されず、目標信号の遅延時間の推定は行われない。
目標信号判定型固有ベクトル算出部24は、固有値ve,l(1),ve,l(2),・・・,ve,l(Md)の中で、閾値Thより大きい固有値がある場合、目標信号が存在するものと認定する。
例えば、ve,l(1)>ve,l(2)>・・・>ve,l(K)>Thであれば、目標数がKであると認定して、固有ベクトルel(K+1),el(K+2),・・・,el(Md)をMUSIC処理部23に出力する。
The target signal determination type
The target signal determination type
For example, if ve , l (1)> ve , l (2)>...> Ve , l (K)> Th, the target number is recognized as K, and the eigenvector e l ( K + 1), e 1 (K + 2),..., E 1 (M d ) are output to the
遅延時間推定部8−lのMUSIC処理部23は、目標信号判定型固有ベクトル算出部24から固有ベクトルel(K+1),el(K+2),・・・,el(Md)を受けると、上記実施の形態1と同様に、その固有ベクトルel(K+1),el(K+2),・・・,e(Md)を雑音空間とするMUSIC処理を実施して、目標信号の遅延時間を推定する。
When the
以上で明らかなように、この実施の形態4によれば、相関行列生成部21により生成された相関行列Rlの固有値ve,l(1),ve,l(2),・・・,ve,l(Md)を算出して、その固有値ve,l(i)(1≦i≦Md)に対応する固有ベクトルel(i)を算出し、所定の閾値Thより大きい固有値があれば、目標信号が存在するものと認定して固有ベクトルel(i)をMUSIC処理部23に出力する一方、所定の閾値Thより大きい固有値がなければ、目標信号が存在していないと認定するように構成したので、目標信号数が未知の場合でも、超分解能遅延時間推定処理を実施することができるとともに、目標信号が存在しないときは無駄な推定処理を省略することができる効果を奏する。
As is apparent from the above, according to the fourth embodiment, the eigenvalues v e, l (1), v e, l (2),... Of the correlation matrix R l generated by the correlation
実施の形態5.
図10はこの発明の実施の形態5による遅延時間推定装置を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
デシメーション処理部9はA/D変換器6から出力されたディジタルの受信信号s(1),s(2),・・・,s(Nd)を予め設定された複数の遅延時間推定区間#l(1≦l≦L)の部分信号に分割し、複数の遅延時間推定区間#lの部分信号に目標信号が含まれているか否かを判定し、目標信号が含まれている部分信号にデシメーション処理を施して、デシメーション処理信号xh(1),xh(2),・・・,xh(M)を出力する。なお、デシメーション処理部9はデシメーション手段を構成している。
遅延時間推定部10はデシメーション処理部9によるデシメーション処理信号xh(1),xh(2),・・・,xh(M)に超分解能遅延時間推定処理を施して、目標信号の遅延時間τを推定する。なお、遅延時間推定部10は遅延時間推定手段を構成している。
10 is a block diagram showing a delay time estimation apparatus according to
The
The delay
図11はこの発明の実施の形態5による遅延時間推定装置のデシメーション処理部9を示す構成図であり、図において、図2と同一符号は同一または相当部分を示すので説明を省略する。
目標信号検出部17は受信信号スペクトル生成部12−1〜12−Lにより生成された受信信号スペクトルyl(1),yl(2),・・・,yl(N)(1≦l≦L)の平均電力Plを算出し、その平均電力Plが基準電力Thrより大きければ、その受信信号スペクトルyl(1),yl(2),・・・,yl(N)には目標信号が含まれていると判定し、目標信号が含まれている受信信号スペクトルyh(1),yh(2),・・・,yh(N)を除算信号生成部18に出力する。
FIG. 11 is a block diagram showing a
The
除算信号生成部18は目標信号検出部17から出力された受信信号スペクトルyh(1),yh(2),・・・,yh(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'h(1),x'h(2),・・・,x'h(N)を生成する。
デシメーションフィルタ19は除算信号生成部18により生成された除算信号x'h(1),x'h(2),・・・,x'h(N)にデシメーション処理を施して、デシメーション処理信号xh(1),xh(2),・・・,xh(M)を出力する。
The division
The
次に動作について説明する。
デシメーション処理部9は、上記実施の形態1と同様にして、A/D変換器6がディジタルの受信信号s(1),s(2),・・・,s(Nd)を出力すると、その受信信号s(1),s(2),・・・,s(Nd)を予め設定された複数の遅延時間推定区間#l(1≦l≦L)の部分信号に分割し、複数の遅延時間推定区間#lの部分信号に目標信号が含まれているか否かを判定し、目標信号が含まれている部分信号にデシメーション処理を施して、デシメーション処理信号xh(1),xh(2),・・・,xh(M)を遅延時間推定部10に出力する。
Next, the operation will be described.
When the A /
即ち、デシメーション処理部9の受信信号分割部11は、A/D変換器6からディジタルの受信信号s(1),s(2),・・・,s(Nd)を受けると、上記実施の形態1と同様に、ディジタルの受信信号s(1),s(2),・・・,s(Nd)を予め設定された遅延時間推定区間#lの部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))に分割し、その部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))を受信信号スペクトル生成部12−1〜12−Lに出力する。ただし、1≦l≦Lである。
That is, when the received
デシメーション処理部9の受信信号スペクトル生成部12−1〜12−Lは、受信信号分割部11から部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))を受けると、上記実施の形態1と同様に、その部分信号s(1+M(l−1)),s(2+M(l−1)),・・・,s(N+M(l−1))にFFT処理を施して受信信号スペクトルyl(1),yl(2),・・・,yl(N)を生成する。ただし、1≦l≦Lである。
The reception signal spectrum generation units 12-1 to 12 -L of the
デシメーション処理部9の目標信号検出部17は、受信信号スペクトル生成部12−1〜12−Lが受信信号スペクトルyl(1),yl(2),・・・,yl(N)を生成すると、下記の式(10)に示すように、その受信信号スペクトルyl(1),yl(2),・・・,yl(N)の平均電力Plを算出する。
目標信号検出部17は、受信信号スペクトルyl(1),yl(2),・・・,yl(N)の平均電力Plと予め設定された基準電力Thrを比較する。
目標信号検出部17は、受信信号スペクトルyl(1),yl(2),・・・,yl(N)の平均電力Plが基準電力Thrより小さければ、その受信信号スペクトルyl(1),yl(2),・・・,yl(N)には目標信号が含まれていないと判定し、その受信信号スペクトルyl(1),yl(2),・・・,yl(N)を除算信号生成部18には出力しない。
一方、受信信号スペクトルyl(1),yl(2),・・・,yl(N)の平均電力Plが基準電力Thrより大きければ、その受信信号スペクトルyl(1),yl(2),・・・,yl(N)には目標信号が含まれていると判定し、その受信信号スペクトルyl(1),yl(2),・・・,yl(N)を目標信号が含まれている受信信号スペクトルyh(1),yh(2),・・・,yh(N)として除算信号生成部18に出力する。
The
If the average power P l of the received signal spectrums y l (1), y l (2),..., Y l (N) is smaller than the reference power Th r, the
On the other hand, if the average power P l of the received signal spectrum y l (1), y l (2),..., Y l (N) is larger than the reference power Th r , the received signal spectrum y l (1), It is determined that y 1 (2),..., y 1 (N) includes a target signal, and the received signal spectrums y 1 (1), y 1 (2) ,. (N) is output to the
除算信号生成部18は、目標信号検出部17から目標信号が含まれている受信信号スペクトルyh(1),yh(2),・・・,yh(N)を受けると、その受信信号スペクトルyh(1),yh(2),・・・,yh(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'h(1),x'h(2),・・・,x'h(N)を生成する。
デシメーションフィルタ19は、除算信号生成部18が除算信号x'h(1),x'h(2),・・・,x'h(N)を生成すると、その除算信号x'h(1),x'h(2),・・・,x'h(N)にデシメーション処理を施して、デシメーション処理信号xh(1),xh(2),・・・,xh(M)を出力する。
Upon receiving the received signal spectrum y h (1), y h (2),..., Y h (N) including the target signal from the target
When the
遅延時間推定部10は、デシメーション処理部9から遅延時間推定区間#hのデシメーション処理信号xh(1),xh(2),・・・,xh(M)を受けると、上記実施の形態1の遅延時間推定部8−1〜8−Lと同様に、そのデシメーション処理信号xh(1),xh(2),・・・,xh(M)に超分解能遅延時間推定処理を施し、遅延時間推定区間#hに存在している目標信号の遅延時間τを推定する。
When the delay
以上で明らかなように、この実施の形態5によれば、A/D変換器6から出力されたディジタルの受信信号s(1),s(2),・・・,s(Nd)を予め設定された複数の遅延時間推定区間#l(1≦l≦L)の部分信号に分割し、複数の遅延時間推定区間#lの部分信号に目標信号が含まれているか否かを判定し、目標信号が含まれている部分信号にデシメーション処理を施して、デシメーション処理信号xh(1),xh(2),・・・,xh(M)を遅延時間推定部10に出力するように構成したので、上記実施の形態1と同様の効果を奏する他に、目標信号が存在している遅延時間推定区間が未知の場合でも、超分解能遅延時間推定処理を実施することができる効果を奏する。
As is apparent from the above, according to the fifth embodiment, the digital received signals s (1), s (2),..., S (N d ) output from the A /
実施の形態6.
図12はこの発明の実施の形態6による遅延時間推定装置を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
受信アンテナ4−1,4−2は送信アンテナ2から送信されて目標3に反射された電波を受信する。
受信機5−1,5−2は受信アンテナ4−1,4−2により受信された電波に帯域制限や位相検波を施して受信信号を生成する。
12 is a block diagram showing a delay time estimation apparatus according to
The receiving antennas 4-1 and 4-2 receive the radio waves transmitted from the transmitting
The receivers 5-1 and 5-2 perform band limitation and phase detection on the radio waves received by the reception antennas 4-1 and 4-2 and generate reception signals.
A/D変換器6−1,6−2は受信機5−1,5−2により生成された受信信号をアナログ/ディジタル変換して、ディジタルの受信信号s(1),s(2),・・・,s(Nd),s'(1),s'(2),・・・,s'(Nd)を最大比合成処理部41に出力する。
なお、受信アンテナ4−1,4−2、受信機5−1,5−2及びA/D変換器6−1,6−2から電波受信手段が構成されている。
最大比合成処理部41はA/D変換器6−1,6−2から出力されたディジタルの受信信号s(1),s(2),・・・,s(Nd),s'(1),s'(2),・・・,s'(Nd)を最大比合成して、最大比合成後の受信信号s''(1),s''(2),・・・,s''(Nd)をデシメーション処理部7に出力する。なお、最大比合成処理部41は最大比合成処理手段を構成している。
The A / D converters 6-1 and 6-2 perform analog / digital conversion on the reception signals generated by the receivers 5-1 and 5-2, thereby obtaining digital reception signals s (1), s (2), , S (N d ), s ′ (1), s ′ (2),..., S ′ (N d ) are output to the maximum ratio
The receiving antennas 4-1 and 4-2, the receivers 5-1 and 5-2, and the A / D converters 6-1 and 6-2 constitute radio wave receiving means.
The maximum ratio
次に動作について説明する。
送信機1が電波を生成すると、送信アンテナ2が送信機1により生成された電波を目標3に向けて送信する。
受信機5−1,5−2は、送信アンテナ2から送信されて、目標3に反射された電波を受信アンテナ4−1,4−2が受信すると、受信アンテナ4−1,4−2の受信波に帯域制限や位相検波を施して受信信号を生成する。
A/D変換器6−1,6−2は、受信機5−1,5−2が受信信号を生成すると、その受信信号をアナログ/ディジタル変換して、ディジタルの受信信号s(1),s(2),・・・,s(Nd),s'(1),s'(2),・・・,s'(Nd)を最大比合成処理部41に出力する。
Next, the operation will be described.
When the
When the reception antennas 4-1 and 4-2 receive the radio waves transmitted from the
When the receivers 5-1 and 5-2 generate reception signals, the A / D converters 6-1 and 6-2 perform analog / digital conversion on the reception signals to generate digital reception signals s (1), s (2), ..., s (N d ), s' (1), s' (2), ..., s' (N d ) are output to the maximum ratio
最大比合成処理部41は、A/D変換器6−1,6−2からディジタルの受信信号s(1),s(2),・・・,s(Nd),s'(1),s'(2),・・・,s'(Nd)を受けると、その受信信号s(1),s(2),・・・,s(Nd)と、受信信号s'(1),s'(2),・・・,s'(Nd)とを最大比合成して、最大比合成後の受信信号s''(1),s''(2),・・・,s''(Nd)をデシメーション処理部7に出力する。
最大比合成処理部41の具体的な処理内容は以下の通りである。
The maximum ratio combining
Specific processing contents of the maximum ratio combining
最大比合成処理部41は、A/D変換器6−1,6−2からディジタルの受信信号s(1),s(2),・・・,s(Nd),s'(1),s'(2),・・・,s'(Nd)を受けると、下記の式(11)に示すように、受信信号s(1),s(2),・・・,s(Nd)と、受信信号s'(1),s'(2),・・・,s'(Nd)との相関行列Rrを算出する。ただし、式(11)において、行列[sr(1)・・・sr(Nd)]Hは、行列[sr(1)・・・sr(Nd)]のエルミート共役を表している。
最大比合成処理部41は、2つの受信信号の相関行列Rrを算出すると、その相関行列Rrの最大固有値に対応する固有ベクトルerを算出し、下記の式(12)に示すように、その固有ベクトルer用いて、最大比合成処理信号s''(1),s''(2),・・・,s''(Nd)を求め、最大比合成処理信号s''(1),s''(2),・・・,s''(Nd)をデシメーション処理部7に出力する。
s''(i)=er Hsr(i) (12)
デシメーション処理部7及び遅延時間推定部8−1〜8−Lの処理内容は、上記実施の形態1と同様であるため説明を省略する。
Maximum ratio combining
s ″ (i) = er H s r (i) (12)
Since the processing contents of the
以上で明らかなように、この実施の形態6によれば、最大比合成処理部41がA/D変換器6−1,6−2から出力されたディジタルの受信信号s(1),s(2),・・・,s(Nd),s'(1),s'(2),・・・,s'(Nd)を最大比合成して、最大比合成後の受信信号s''(1),s''(2),・・・,s''(Nd)をデシメーション処理部7に出力するように構成したので、上記実施の形態1と同様の効果を奏する他に、マルチパスフェージング等が発生していても受信信号の電力を改善して、遅延時間の推定精度の劣化を防止することができる効果を奏する。
As is apparent from the above, according to the sixth embodiment, the maximum ratio
なお、この実施の形態6では、受信ンテナ4−1,4−2、受信機5−1,5−2及びA/D変換器6−1,6−2を2組用意して、2つの受信信号の最大比合成を行うものについて示したが、2つのA/D変換器6−1,6−2から出力される受信信号のうち、電力が大きい方の受信信号を選択して、その受信信号をデシメーション処理部7に出力する選択性ダイバーシティ方式を採用するようにしてもよい。
In the sixth embodiment, two sets of receiving antennas 4-1 and 4-2, receivers 5-1 and 5-2, and A / D converters 6-1 and 6-2 are prepared. Although what was shown about performing the maximum ratio composition of a received signal was shown, the received signal with the larger electric power is selected from the received signals output from two A / D converters 6-1 and 6-2, A selectivity diversity system that outputs a received signal to the
実施の形態7.
図13はこの発明の実施の形態7による遅延時間推定装置を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
オーバーサンプリング型A/D変換器42は受信機5により生成された受信信号をアナログ/ディジタル変換する際、送信アンテナ2から送信される電波がパルス単位で符号変調が施されている場合、パルスのチップ幅よりも短い時間間隔で電波をサンプリングしてディジタルの受信信号s(1),s(2),・・・,s(N'd)を生成する。なお、オーバーサンプリング型A/D変換器42は電波受信手段を構成している。
FIG. 13 is a block diagram showing a delay time estimation apparatus according to
When the oversampling A /
次に動作について説明する。
送信機1は、電波をパルス単位で符号変調し、符号変調後の電波を送信アンテナ2に出力する。
送信アンテナ2は、送信アンテナ2から符号変調後の電波を受けると、その電波を目標3に向けて送信する。
受信機5は、送信アンテナ2から送信されて、目標3に反射された電波を受信アンテナ4が受信すると、受信アンテナ4の受信波に帯域制限や位相検波を施して受信信号を生成する。
Next, the operation will be described.
The
When receiving the code-modulated radio wave from the
When the
オーバーサンプリング型A/D変換器42は、受信機5が受信信号を生成すると、図1のA/D変換器6と同様に、アナログの受信信号をアナログ/ディジタル変換するが、その際、パルスのチップ幅よりも短い時間間隔で、アナログの受信信号をサンプリングして、ディジタルの受信信号s(1),s(2),・・・,s(N'd)を生成する。
ここで、図14はマルチパスフェージング環境下において、A/D変換器6における通常のサンプリングと、オーバーサンプリング型A/D変換器42におけるオーバーサンプリングとの相違を示す説明図である。
When the
Here, FIG. 14 is an explanatory diagram showing a difference between normal sampling in the A /
マルチパスフェージング環境下では、A/D変換器6のように通常のサンプリングを実施すると、図14に示すように、フェージングしている箇所をサンプリングすることになり、十分な受信信号の電力が得られないことがある。
一方、オーバーサンプリング型A/D変換器42のようにオーバーサンプリングを実施すると、図14に示すように、フェージングしている箇所だけでなく、フェージングしていない箇所もサンプリングすることができるため、十分な受信信号の電力が得られる。
デシメーション処理部7及び遅延時間推定部8−1〜8−Lの処理内容は、上記実施の形態1と同様であるため説明を省略する。
In a multipath fading environment, if normal sampling is performed as in the A /
On the other hand, when oversampling is performed as in the oversampling A /
Since the processing contents of the
以上で明らかなように、この実施の形態7によれば、送信アンテナ2から送信される電波がパルス単位で符号変調が施されている場合、パルスのチップ幅よりも短い時間間隔で電波をサンプリングしてディジタルの受信信号s(1),s(2),・・・,s(N'd)を生成するように構成したので、上記実施の形態1と同様の効果を奏する他に、マルチパスフェージング等が発生していても、受信信号の電力を改善して、遅延時間の推定精度の劣化を防止することができる効果を奏する。
As is apparent from the above, according to the seventh embodiment, when the radio wave transmitted from the
実施の形態8.
図15はこの発明の実施の形態8による遅延時間推定装置を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
メモリ回路43はA/D変換器6からディジタルの受信信号snp(1),snp(2),・・・,snp(Nd)(1≦np≦Np)を受ける毎に、その受信信号をパルス方向に並べて蓄積するとともに、その受信信号を時間方向に並べて蓄積する。なお、メモリ回路43は受信信号蓄積手段を構成している。
FIG. 15 is a block diagram showing a delay time estimation apparatus according to
The
パルス方向FFT部44−1〜44−Ndはメモリ回路43にパルス方向に並べて蓄積されている受信信号s1(nd),s2(nd),・・・,sNp(nd)にFFT処理を施し、パルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)を出力する。ただし、1≦nd≦Nd、1≦np≦Npである。
なお、パルス方向FFT部44−1〜44−Ndはフーリエ変換処理手段を構成している。
遅延時間推定区間検出部45はパルス方向FFT部44−1〜44−Ndから出力されたパルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)を解析して、目標信号が存在している遅延時間推定区間#hを検出する。なお、遅延時間推定区間検出部45は遅延時間推定区間検出手段を構成している。
The pulse direction FFT units 44-1 to 44-N d are received signals s 1 (n d ), s 2 (n d ),..., S Np (n d ) stored in the
The pulse direction FFT unit 44-1 to 44-N d constitute a Fourier transform processing means.
The delay time
デシメーション処理部46−1〜46−Npはメモリ回路43に時間方向に並べて蓄積されている受信信号snp(1),snp(2),・・・,snp(Nd)から遅延時間推定区間検出部45により検出された遅延時間推定区間#hの部分信号snp,h(1),snp,h(2),・・・,snp,h(N)を抽出し、その遅延時間推定区間#hの部分信号snp,h(1),snp,h(2),・・・,snp,h(N)にデシメーション処理を施して、デシメーション処理信号xh,np(1),xh,np(2),・・・,xh,np(M)を出力する。ただし、1≦np≦Npである。なお、デシメーション処理部46−1〜46−Npはデシメーション手段を構成している。
遅延時間推定部47はデシメーション処理部46−1〜46−Npによるデシメーション処理信号xh,np(1),xh,np(2),・・・,xh,np(M)に超分解能遅延時間推定処理を施して、遅延時間推定区間#hに存在している目標信号の遅延時間を推定する。なお、遅延時間推定部47は遅延時間推定手段を構成している。
Decimation processing section 46-1 to 46-N p received signal are stored side by side in the time direction in the memory circuit 43 s np (1), s np (2), ···, delayed from s np (N d) Extracting the partial signals s np, h (1), s np, h (2),..., S np, h (N) of the delay time estimation section #h detected by the time estimation
The delay
図16はこの発明の実施の形態8による遅延時間推定装置のデシメーション処理部46−np(1≦np≦Np)を示す構成図である。
図において、信号抽出部51はメモリ回路43に時間方向に並べて蓄積されている受信信号snp(1),snp(2),・・・,snp(Nd)から遅延時間推定区間検出部45により検出された遅延時間推定区間#hの部分信号snp,h(1),snp,h(2),・・・,snp,h(N)を抽出する。ただし、1≦np≦Npである。
受信信号スペクトル生成部52は信号抽出部51により抽出された遅延時間推定区間#hの部分信号snp,h(1),snp,h(2),・・・,snp,h(N)にFFT処理を施して受信信号スペクトルynp,h(1),ynp,h(2),・・・,ynp,h(N)を生成する。ただし、1≦np≦Npである。
FIG. 16 is a block diagram showing a decimation processing unit 46-n p (1 ≦ n p ≦ N p ) of the delay time estimating apparatus according to the eighth embodiment of the present invention.
In the figure, a
The received signal
除算信号生成部53は受信信号スペクトル生成部52により生成された受信信号スペクトルynp,h(1),ynp,h(2),・・・,ynp,h(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'np,h(1),x'np,h(2),・・・,x'np,h(N)を生成する。ただし、1≦np≦Npである。
デシメーションフィルタ54は除算信号生成部53により生成された除算信号x'np,h(1),x'np,h(2),・・・,x'np,h(N)にデシメーション処理を施して、デシメーション処理信号xnp,h(1),xnp,h(2),・・・,xnp,h(M)を出力する。ただし、1≦np≦Npである。
The division
The
図17はこの発明の実施の形態8による遅延時間推定装置の遅延時間推定部47を示す構成図であり、図において、図3と同一符号は同一または相当部分を示すので説明を省略する。
パルス方向平均型相関行列生成部25はデシメーション処理部46−np(1≦np≦Np)によるデシメーション処理信号xnp,h(1),xnp,h(2),・・・,xnp,h(M)(1≦np≦Np)間の相関を表す相関行列Rを生成する。
FIG. 17 is a block diagram showing a delay
The pulse direction average correlation
次に動作について説明する。
送信機1が電波をNp回繰り返し生成し、送信アンテナ2が送信機1により生成された電波を目標3に向けてNp回繰り返し送信する。
受信機5は、送信アンテナ2から送信されて、目標3に反射された電波を受信アンテナ4が受信すると、受信アンテナ4の受信波に帯域制限や位相検波を施して受信信号を生成する。
A/D変換器6は、受信機5が受信信号を生成すると、その受信信号をアナログ/ディジタル変換して、ディジタルの受信信号snp(1),snp(2),・・・,snp(Nd)(1≦np≦Np)をメモリ回路43に出力する。
Next, the operation will be described.
The
When the
When the
メモリ回路43は、A/D変換器6からディジタルの受信信号snp(1),snp(2),・・・,snp(Nd)(1≦np≦Np)を受ける毎に、その受信信号をパルス方向に並べて蓄積するとともに、その受信信号を時間方向に並べて蓄積する。
なお、メモリ回路43は、Np回の送受信が終了した時点で、パルス方向に並べて蓄積している受信信号s1(nd),s2(nd),・・・,sNp(nd)をパルス方向FFT部44−1〜44−Ndに出力する。ただし、1≦nd≦Nd、1≦np≦Npである。
The
Note that the
パルス方向FFT部44−1〜44−Ndは、メモリ回路43からパルス方向に並べられている受信信号s1(nd),s2(nd),・・・,sNp(nd)を受けると、その受信信号s1(nd),s2(nd),・・・,sNp(nd)にFFT処理を施して、パルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)を出力する。
遅延時間推定区間検出部45は、パルス方向FFT部44−1〜44−Ndからパルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)を受けると、そのパルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)を解析して、目標信号が存在している遅延時間推定区間#hを検出する。
遅延時間推定区間検出部45の具体的な処理内容は以下の通りである。
The pulse direction FFT units 44-1 to 44-N d receive signals s 1 (n d ), s 2 (n d ),..., S Np (n d ) arranged in the pulse direction from the
Delay time estimation
The specific processing contents of the delay time estimation
遅延時間推定区間検出部45は、パルス方向FFT部44−1〜44−Ndからパルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)を受けると、下記の式(13)に示すように、そのパルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)の電力Pnp(l)を算出する。
遅延時間推定区間検出部45は、パルス方向FFT処理信号の電力Pnp(l)を算出すると、そのパルス方向FFT処理信号の電力Pnp(l)と予め設定された基準電力Thrdを比較する。
遅延時間推定区間検出部45は、パルス方向FFT処理信号の電力Pnp(l)が基準電力Thrdより小さければ、当該遅延時間推定区間に目標信号が存在していないと判断するが、パルス方向FFT処理信号の電力Pnp(l)が基準電力Thrdより大きければ、当該遅延時間推定区間に目標信号が存在していると判断する。
Delay time estimation
If the power P np (l) of the pulse direction FFT processing signal is smaller than the reference power Th rd, the delay time
遅延時間推定区間検出部45は、例えば、np=np0、l=hのときのパルス方向FFT処理信号の電力Pnp0(h)が基準電力Thrdより大きい場合、パルス方向FFT処理信号znp0(1+M(h−1)),znp0(2+M(h−1)),・・・,znp0(N+M(h−1))に目標信号の成分が含まれているとして、下記の式(14)によりドップラー周波数fdを求め、そのドップラー周波数fdを出力する。
デシメーション処理部46−1〜46−Npは、遅延時間推定区間検出部45から遅延時間推定区間#hに目標信号が存在している旨の通知を受けると、メモリ回路43から時間方向に並べられている受信信号snp(1),snp(2),・・・,snp(Nd)を入力して、その受信信号snp(1),snp(2),・・・,snp(Nd)から遅延時間推定区間#hの部分信号snp,h(1),snp,h(2),・・・,snp,h(N)を抽出する。ただし、1≦np≦Npである。
即ち、デシメーション処理部46−1〜46−Npの信号抽出部51は、下記の式(15)に示すように、時間方向に並べられている受信信号snp(1),snp(2),・・・,snp(Nd)から遅延時間推定区間#hの部分信号snp,h(1),snp,h(2),・・・,snp,h(N)を抽出する(図18を参照)。
That is, the
デシメーション処理部46−1〜46−Npの受信信号スペクトル生成部52は、信号抽出部51が遅延時間推定区間#hの部分信号snp,h(1),snp,h(2),・・・,snp,h(N)を抽出すると、その遅延時間推定区間#hの部分信号snp,h(1),snp,h(2),・・・,snp,h(N)にFFT処理を施して受信信号スペクトルynp,h(1),ynp,h(2),・・・,ynp,h(N)を生成する。ただし、1≦np≦Npである。
デシメーション処理部46−1〜46−Npの除算信号生成部53は、受信信号スペクトル生成部52が受信信号スペクトルynp,h(1),ynp,h(2),・・・,ynp,h(N)を生成すると、その受信信号スペクトルynp,h(1),ynp,h(2),・・・,ynp,h(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'np,h(1),x'np,h(2),・・・,x'np,h(N)を生成する。ただし、1≦np≦Npである。
デシメーション処理部46−1〜46−Npのデシメーションフィルタ54は、除算信号生成部53が除算信号x'np,h(1),x'np,h(2),・・・,x'np,h(N)を生成すると、その除算信号x'np,h(1),x'np,h(2),・・・,x'np,h(N)にデシメーション処理を施して、デシメーション処理信号xnp,h(1),xnp,h(2),・・・,xnp,h(M)を出力する。ただし、1≦np≦Npである。
Received signal
The division
Decimation processing section 46-1 to 46-N p decimation filter 54, the division
遅延時間推定部47は、デシメーション処理部46−1〜46−Npからデシメーション処理信号xnp,h(1),xnp,h(2),・・・,xnp,h(M)を受けると、そのデシメーション処理信号xh,np(1),xh,np(2),・・・,xh,np(M)に超分解能遅延時間推定処理を施して、遅延時間推定区間#hに存在している目標信号の遅延時間を推定する。
遅延時間推定部47の具体的な処理内容は以下の通りである。
Delay
Specific processing contents of the delay
遅延時間推定部47のパルス方向平均型相関行列生成部25は、デシメーション処理部46−1〜46−Npからデシメーション処理信号xnp,h(1),xnp,h(2),・・・,xnp,h(M)(1≦np≦Np)を受けると、下記の式(16)に示すように、デシメーション処理信号xnp,h(1),xnp,h(2),・・・,xnp,h(M)(1≦np≦Np)間の相関を表す相関行列Rを生成する。
遅延時間推定部47の固有ベクトル算出部22は、パルス方向平均型相関行列生成部25が相関行列Rを生成すると、その相関行列Rの固有値ve(1),ve(2),・・・,ve(M)(ve(1)>ve(2)>・・・>ve(M))と、その固有値ve(i)(1≦i≦M)に対応する固有ベクトルe(i)を算出する。
固有ベクトル算出部22は、上記のようにして、固有値ve(i)(1≦i≦M)に対応する固有ベクトルe(i)を算出すると、目標数をKとして、固有ベクトルe(K+1),e(K+2),・・・,e(M)をMUSIC処理部23に出力する。
The
When the
遅延時間推定部47のMUSIC処理部23は、固有ベクトル算出部22から固有ベクトルe(K+1),e(K+2),・・・,e(M)を受けると、その固有ベクトルe(K+1),e(K+2),・・・,e(M)を雑音空間とするMUSIC処理を実施して、遅延時間推定区間#hに存在している目標信号の遅延時間を推定する。
When the
以上で明らかなように、この実施の形態8によれば、目標信号が存在している遅延時間推定区間#hに限定して、超分解能遅延時間推定処理を実施するように構成しているので、上記実施の形態1と同様の効果を奏する他に、低負荷で超分解能遅延時間推定処理を実施することができる効果を奏する。 As apparent from the above, according to the eighth embodiment, the super-resolution delay time estimation process is performed only in the delay time estimation section #h where the target signal exists. In addition to the same effects as those of the first embodiment, the super-resolution delay time estimation process can be performed with a low load.
実施の形態9.
図19はこの発明の実施の形態9による遅延時間推定装置を示す構成図であり、図において、図1及び図15と同一符号は同一または相当部分を示すので説明を省略する。
メモリ回路61はA/D変換器6からディジタルの受信信号snp(1),snp(2),・・・,snp(Nd)(1≦np≦Np)を受ける毎に、その受信信号をパルス方向に並べて蓄積する。なお、メモリ回路61は受信信号蓄積手段を構成している。
遅延時間推定区間検出部62は図15の遅延時間推定区間検出部45と同様の検出処理を実施して、ドップラー周波数fdと目標信号が存在している遅延時間推定区間#hを出力する他に、その遅延時間推定区間#hのパルス方向FFT処理信号znp0(1+M(h−1)),znp0(2+M(h−1)),・・・,znp0(N+M(h−1))を出力する。なお、遅延時間推定区間検出部62は遅延時間推定区間検出手段を構成している。
FIG. 19 is a block diagram showing a delay time estimation apparatus according to
The
The delay time estimation
受信信号スペクトル生成部63は遅延時間推定区間検出部62から出力された遅延時間推定区間#hのパルス方向FFT処理信号znp0(1+M(h−1)),znp0(2+M(h−1)),・・・,znp0(N+M(h−1))にFFT処理を施して受信信号スペクトルyh(1),yh(2),・・・,yh(N)を生成する。
除算信号生成部64は受信信号スペクトル生成部63により生成された受信信号スペクトルyh(1),yh(2),・・・,yh(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'h(1),x'h(2),・・・,x'h(N)を生成する。
The received signal
The division
デシメーションフィルタ65は除算信号生成部64により生成された除算信号x'h(1),x'h(2),・・・,x'h(N)にデシメーション処理を施して、デシメーション処理信号xh(1),xh(2),・・・,xh(M)を出力する。
なお、受信信号スペクトル生成部63、除算信号生成部64及びデシメーションフィルタ65からデシメーション手段が構成されている。
遅延時間推定部66はデシメーションフィルタ65から出力されたデシメーション処理信号xh(1),xh(2),・・・,xh(M)に超分解能遅延時間推定処理を施して、遅延時間推定区間#hに存在している目標信号の遅延時間を推定する。なお、遅延時間推定部66は遅延時間推定手段を構成している。
The
The reception signal
The delay
次に動作について説明する。
送信機1が電波をNp回繰り返し生成し、送信アンテナ2が送信機1により生成された電波を目標3に向けてNp回繰り返し送信する。
受信機5は、送信アンテナ2から送信されて、目標3に反射された電波を受信アンテナ4が受信すると、受信アンテナ4の受信波に帯域制限や位相検波を施して受信信号を生成する。
A/D変換器6は、受信機5が受信信号を生成すると、その受信信号をアナログ/ディジタル変換して、ディジタルの受信信号snp(1),snp(2),・・・,snp(Nd)(1≦np≦Np)をメモリ回路43に出力する。
Next, the operation will be described.
The
When the
When the
メモリ回路61は、A/D変換器6からディジタルの受信信号snp(1),snp(2),・・・,snp(Nd)(1≦np≦Np)を受ける毎に、その受信信号をパルス方向に並べて蓄積する。
なお、メモリ回路61は、Np回の送受信が終了した時点で、パルス方向に並べて蓄積している受信信号s1(nd),s2(nd),・・・,sNp(nd)をパルス方向FFT部44−1〜44−Ndに出力する。ただし、1≦nd≦Nd、1≦np≦Npである。
The
Note that the
パルス方向FFT部44−1〜44−Ndは、メモリ回路61からパルス方向に並べられている受信信号s1(nd),s2(nd),・・・,sNp(nd)を受けると、上記実施の形態8と同様に、その受信信号s1(nd),s2(nd),・・・,sNp(nd)にFFT処理を施して、パルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)を出力する。
遅延時間推定区間検出部62は、パルス方向FFT部44−1〜44−Ndからパルス方向FFT処理信号z1(nd),z2(nd),・・・,zNp(nd)を受けると、図15の遅延時間推定区間検出部45と同様の検出処理を実施して、目標信号が存在している遅延時間推定区間#hを検出する。
遅延時間推定区間検出部62は、図15の遅延時間推定区間検出部45と同様に、ドップラー周波数fdと目標信号が存在している遅延時間推定区間#hを出力する他に、その遅延時間推定区間#hのパルス方向FFT処理信号znp0(1+M(h−1)),znp0(2+M(h−1)),・・・,znp0(N+M(h−1))を受信信号スペクトル生成部63に出力する。
The pulse direction FFT units 44-1 to 44-N d receive signals s 1 (n d ), s 2 (n d ),..., S Np (n d ) arranged from the
Delay time estimation
Similarly to the delay time estimation
受信信号スペクトル生成部63は、遅延時間推定区間検出部62から遅延時間推定区間#hのパルス方向FFT処理信号znp0(1+M(h−1)),znp0(2+M(h−1)),・・・,znp0(N+M(h−1))を受けると、そのパルス方向FFT処理信号znp0(1+M(h−1)),znp0(2+M(h−1)),・・・,znp0(N+M(h−1))にFFT処理を施して受信信号スペクトルyh(1),yh(2),・・・,yh(N)を生成する。
除算信号生成部64は、受信信号スペクトル生成部63が受信信号スペクトルyh(1),yh(2),・・・,yh(N)を生成すると、その受信信号スペクトルyh(1),yh(2),・・・,yh(N)を送信波スペクトルΓ(1),Γ(2),・・・,Γ(N)で除算して除算信号x'h(1),x'h(2),・・・,x'h(N)を生成する。
The received signal
When the reception signal
デシメーションフィルタ65は、除算信号生成部64が除算信号x'h(1),x'h(2),・・・,x'h(N)を生成すると、その除算信号x'h(1),x'h(2),・・・,x'h(N)にデシメーション処理を施して、デシメーション処理信号xh(1),xh(2),・・・,xh(M)を出力する。
遅延時間推定部66は、デシメーションフィルタ65からデシメーション処理信号xh(1),xh(2),・・・,xh(M)を受けると、そのデシメーション処理信号xh(1),xh(2),・・・,xh(M)に超分解能遅延時間推定処理を施して、遅延時間推定区間#hに存在している目標信号の遅延時間を推定する。
When the division
When receiving the decimation processing signals x h (1), x h (2),..., X h (M) from the
以上で明らかなように、この実施の形態9によれば、目標信号が存在している遅延時間推定区間#hに限定して、超分解能遅延時間推定処理を実施するように構成しているので、上記実施の形態1と同様の効果を奏する他に、低負荷で超分解能遅延時間推定処理を実施することができる効果を奏する。 As apparent from the above, according to the ninth embodiment, the super-resolution delay time estimation process is performed only in the delay time estimation section #h where the target signal exists. In addition to the same effects as those of the first embodiment, the super-resolution delay time estimation process can be performed with a low load.
実施の形態10.
図20はこの発明の実施の形態10による遅延時間推定装置の遅延時間推定部8−l(1≦l≦L)を示す構成図であり、この発明の実施の形態10による遅延時間推定装置の全体構成は、図1の遅延時間推定装置と同一である。
図20において、図3と同一符号は同一または相当部分を示すので説明を省略する。
ESPRIT処理部26は固有ベクトル算出部22により算出された固有ベクトルel(K+1),el(K+2),・・・,el(Md)を用いて、低負荷の超分解能推定処理であるESPRIT(Estimation of Signal Parameters via Rotational InvarianceTechniques)処理を実施して、目標信号の遅延時間を推定する。
FIG. 20 is a block diagram showing a delay time estimation unit 8-l (1 ≦ l ≦ L) of the delay time estimation device according to the tenth embodiment of the present invention. The delay time estimation device according to the tenth embodiment of the present invention is shown in FIG. The overall configuration is the same as that of the delay time estimation apparatus of FIG.
In FIG. 20, the same reference numerals as those in FIG.
The
上記実施の形態1では、遅延時間推定部8−l(1≦l≦L)のMUSIC処理部23が固有ベクトルel(K+1),el(K+2),・・・,el(Md)を雑音空間とするMUSIC処理を実施して、遅延時間推定区間#lに含まれている目標信号の遅延時間τを推定するものについて示したが、図20に示すように、ESPRIT処理部26が固有ベクトルel(K+1),el(K+2),・・・,el(Md)を用いて、ESPRIT処理を実施することにより、目標信号の遅延時間τを推定するようにしてもよい。
In the first embodiment, the
即ち、遅延時間推定部8−l(1≦l≦L)のESPRIT処理部26は、固有ベクトル算出部22が固有ベクトルel(K+1),el(K+2),・・・,el(Md)を算出すると、下記の式(17)に示すように、相関行列Rlの固有値の中で、値が大きい上位K種類の固有値に対応する固有ベクトルel(1),el(2),・・・,el(Kl)から行列Elを生成する。
El=[el(1)・・・el(Kl)] (17)
That,
El = [ el (1)... El ( Kl )] (17)
ESPRIT処理部26は、固有ベクトルel(1),el(2),・・・,el(Kl)から行列Elを生成すると、下記の式(18)に示すように、その行列Elから行列Ψlを算出する。
また、行列J1は(Md−1)行Md列の行列であり、J1(j,k)は行列J1のi行k列成分を表している。
また、行列J2は(Md−1)行Md列の行列であり、J2(j,k)は行列J2のi行k列成分を表している。
When the
The matrix J 1 is a matrix of (M d −1) rows and M d columns, and J 1 (j, k) represents the i row and k column components of the matrix J 1 .
The matrix J 2 is a matrix of (M d −1) rows and M d columns, and J 2 (j, k) represents the i row and k column components of the matrix J 2 .
ESPRIT処理部26は、行列Elから行列Ψlを算出すると、下記の式(19)によって、目標信号の遅延時間τk(l)ハットを求める。
以上で明らかなように、この実施の形態10によれば、ESPRIT処理を実施して、目標信号の遅延時間を推定するように構成したので、遅延時間推定部8−l(1≦l≦L)における超分解能推定処理の負荷を軽減することができる効果を奏する。 As is apparent from the above, according to the tenth embodiment, the ESPRIT process is performed to estimate the delay time of the target signal, so that the delay time estimation unit 8-1 (1 ≦ l ≦ L The effect of reducing the load of the super-resolution estimation process in FIG.
実施の形態11.
図21はこの発明の実施の形態11による遅延時間推定装置の遅延時間推定部8−l(1≦l≦L)を示す構成図であり、この発明の実施の形態11による遅延時間推定装置の全体構成は、図1の遅延時間推定装置と同一である。
図21において、図3と同一符号は同一または相当部分を示すので説明を省略する。
最尤推定処理部27は固有ベクトル算出部22により算出された固有ベクトルel(K+1),el(K+2),・・・,el(Md)を用いて最尤推定処理を実施して、目標信号の遅延時間を推定する。
FIG. 21 is a block diagram showing a delay time estimation unit 8-l (1 ≦ l ≦ L) of the delay time estimation apparatus according to
In FIG. 21, the same reference numerals as those in FIG.
The maximum likelihood
上記実施の形態1では、遅延時間推定部8−l(1≦l≦L)のMUSIC処理部23が固有ベクトルel(K+1),el(K+2),・・・,el(Md)を雑音空間とするMUSIC処理を実施して、遅延時間推定区間#lに含まれている目標信号の遅延時間τを推定するものについて示したが、図21に示すように、最尤推定処理部27が固有ベクトルel(K+1),el(K+2),・・・,el(Md)を用いて、最尤推定処理を実施することにより、目標信号の遅延時間τを推定するようにしてもよい。
In the first embodiment, the
即ち、遅延時間推定部8−l(1≦l≦L)の最尤推定処理部27は、固有ベクトル算出部22が固有ベクトルel(K+1),el(K+2),・・・,el(Md)を算出すると、下記の式(20)に示すように、目標信号の遅延時間τ1,τ2,・・・,τKlを変数とする評価関数Θ(τ1,τ2,・・・,τKl)を設定する。
最尤推定処理部27は、評価関数Θ(τ1,τ2,・・・,τKl)を設定すると、その評価関数Θ(τ1,τ2,・・・,τKl)を最大とするτ1=τ1(l)ハット,・・・,τKl=τK(l)ハットを求める。
なお、推定区間lに含まれる目標kの遅延時間の推定値はτk(l)ハットである。
Maximum likelihood
Note that the estimated value of the delay time of the target k included in the estimation interval l is τ k (l) hat.
以上で明らかなように、この実施の形態11によれば、最尤推定処理を実施して、目標信号の遅延時間を推定するように構成したので、遅延時間推定部8−l(1≦l≦L)における超分解能推定処理の負荷を軽減することができる効果を奏する。 As is apparent from the above, according to the eleventh embodiment, the maximum likelihood estimation process is performed and the delay time of the target signal is estimated. Therefore, the delay time estimation unit 8-1 (1 ≦ l The effect of reducing the load of the super-resolution estimation process in ≦ L) is achieved.
実施の形態12.
図22はこの発明の実施の形態12による遅延時間推定装置の遅延時間推定部8−l(1≦l≦L)を示す構成図であり、この発明の実施の形態12による遅延時間推定装置の全体構成は、図1の遅延時間推定装置と同一である。
図22において、図3と同一符号は同一または相当部分を示すので説明を省略する。
信号蓄積部であるメモリ回路28はデシメーション処理部7から出力されたデシメーション処理信号xl(1),xl(2),・・・,xl(Nd)(1≦l≦L)を蓄積するとともに、隣接信号相関型目標信号判定部29から目標信号が有る旨の判定結果を受けると、そのデシメーション処理信号xl(1),xl(2),・・・,xl(Nd)(1≦l≦L)を相関行列生成部21に出力する。
有無判定部である隣接信号相関型目標信号判定部29はメモリ回路28に蓄積されているデシメーション処理信号のうち、隣接しているデシメーション処理信号間の相関値を基準にして、目標信号の有無を判定する。
FIG. 22 is a block diagram showing a delay time estimation unit 8-l (1 ≦ l ≦ L) of the delay time estimation device according to the twelfth embodiment of the present invention. The delay time estimation device according to the twelfth embodiment of the present invention is shown in FIG. The overall configuration is the same as that of the delay time estimation apparatus of FIG.
In FIG. 22, the same reference numerals as those in FIG.
The
The adjacent signal correlation type target
次に動作について説明する。
遅延時間推定部8−l(1≦l≦L)のメモリ回路28は、上記実施の形態1と同様にして、デシメーション処理部7からデシメーション処理信号xl(1),xl(2),・・・,xl(Nd)(1≦l≦L)を受けると、そのデシメーション処理信号xl(1),xl(2),・・・,xl(Nd)を蓄積する。
Next, the operation will be described.
The
遅延時間推定部8−l(1≦l≦L)の隣接信号相関型目標信号判定部29は、メモリ回路28に蓄積されているデシメーション処理信号xl(1),xl(2),・・・,xl(Nd)のうち、隣接しているデシメーション処理信号間の相関値を基準にして、目標信号の有無を判定する。
即ち、隣接信号相関型目標信号判定部29は、下記の式(21)に示すように、隣接しているデシメーション処理信号間の相関値cor(l)を算出する。
That is, the adjacent signal correlation type target
隣接信号相関型目標信号判定部29は、隣接しているデシメーション処理信号間の相関値cor(l)を算出すると、その相関値cor(l)と予め設定されているスレッショルドを比較する。
隣接信号相関型目標信号判定部29は、相関値cor(l)がスレッショルドより小さければ、目標信号が無いものと判定して、その判定結果をメモリ回路28に出力する。
一方、相関値cor(l)がスレッショルドより大きければ、目標信号が有るものと判定して、その判定結果をメモリ回路28に出力する。
When the adjacent signal correlation type target
If the correlation value cor (l) is smaller than the threshold, the adjacent signal correlation type target
On the other hand, if the correlation value cor (l) is larger than the threshold, it is determined that there is a target signal, and the determination result is output to the
遅延時間推定部8−l(1≦l≦L)のメモリ回路28は、隣接信号相関型目標信号判定部29から目標信号が有る旨の判定結果を受けると、蓄積しているデシメーション処理信号xl(1),xl(2),・・・,xl(M)(1≦l≦L)を相関行列生成部21に出力する。
相関行列生成部21以降の処理内容は、上記実施の形態1と同様であるため説明を省略する。
When the
Since the processing contents after the correlation
以上で明らかなように、この実施の形態12によれば、目標信号の有無を判定して、目標信号が有る場合に限り、MUSIC処理を実施して、目標信号の遅延時間を推定するように構成したので、遅延時間推定部8−l(1≦l≦L)における超分解能推定処理の負荷を軽減することができる効果を奏する。 As apparent from the above, according to the twelfth embodiment, the presence / absence of the target signal is determined, and only when the target signal is present, the MUSIC process is performed to estimate the delay time of the target signal. Since it comprised, there exists an effect which can reduce the load of the super-resolution estimation process in the delay time estimation part 8-1 (1 <= l <= L).
1 送信機(電波送信手段)、2 送信アンテナ(電波送信手段)、3 目標、4,4−1,4−2 受信アンテナ(電波受信手段)、5,5−1,5−2 受信機(電波受信手段)、6,6−1,6−2 A/D変換器(電波受信手段)、7 デシメーション処理部(デシメーション手段)、8−1〜8−L 遅延時間推定部(遅延時間推定手段)、9 デシメーション処理部(デシメーション手段)、10 遅延時間推定部(遅延時間推定手段)、11 受信信号分割部、12−1〜12−L 受信信号スペクトル生成部、13−1〜13−L 除算信号生成部、14−1〜14−L デシメーションフィルタ、15−1〜15−L 推定区間切り出し型デシメーション部、16−1〜16−L 零割防止型除算信号生成部、17 目標信号検出部、18 除算信号生成部、19 デシメーションフィルタ、21 相関行列生成部、22 固有ベクトル算出部、23 MUSIC処理部、24 目標信号判定型固有ベクトル算出部(目標判別部)、25 パルス方向平均型相関行列生成部、26 ESPRIT処理部、27 最尤推定処理部、28 メモリ回路(信号蓄積部)、29 隣接信号相関型目標信号判定部(有無判定部)、31 IFFT処理部(逆フーリエ変換処理部)、32 推定区間切り出し処理部(信号切出処理部)、33 FFT処理部(フーリエ変換処理部)、41 最大比合成処理部(最大比合成処理手段)、42 オーバーサンプリング型A/D変換器(電波受信手段)、43 メモリ回路(受信信号蓄積手段)、44−1〜44−Nd パルス方向FFT部(フーリエ変換処理手段)、45 遅延時間推定区間検出部(遅延時間推定区間検出手段)、46−1〜46−Np デシメーション処理部(デシメーション手段)、47 遅延時間推定部(遅延時間推定手段)、51 信号抽出部、52 受信信号スペクトル生成部、53 除算信号生成部、54 デシメーションフィルタ、61 メモリ回路(受信信号蓄積手段)、62 遅延時間推定区間検出部(遅延時間推定区間検出手段)、63 受信信号スペクトル生成部(デシメーション手段)、64 除算信号生成部(デシメーション手段)、65 デシメーションフィルタ(デシメーション手段)。 1 transmitter (radio wave transmission means), 2 transmission antenna (radio wave transmission means), 3 target, 4,4-1, 4-2 reception antenna (radio wave reception means), 5,5-1,5-2 receiver ( Radio wave receiving means), 6,6-1,6-2 A / D converter (radio wave receiving means), 7 decimation processing section (decimation means), 8-1 to 8-L delay time estimating section (delay time estimating means) ), 9 decimation processing unit (decimation means), 10 delay time estimation unit (delay time estimation means), 11 received signal division unit, 12-1 to 12-L received signal spectrum generation unit, 13-1 to 13-L division Signal generation unit, 14-1 to 14-L decimation filter, 15-1 to 15-L estimation section cut-out type decimation unit, 16-1 to 16-L zero division prevention type division signal generation unit, 17 target signal detection unit, 18 Division signal Generator, 19 decimation filter, 21 correlation matrix generator, 22 eigenvector calculator, 23 MUSIC processor, 24 target signal determination type eigenvector calculator (target discrimination unit), 25 pulse direction average correlation matrix generator, 26 ESPRIT process 27, maximum likelihood estimation processing unit, 28 memory circuit (signal storage unit), 29 adjacent signal correlation type target signal determination unit (presence / absence determination unit), 31 IFFT processing unit (inverse Fourier transform processing unit), 32 estimation section cutout processing Unit (signal extraction processing unit), 33 FFT processing unit (Fourier transform processing unit), 41 maximum ratio combining processing unit (maximum ratio combining processing unit), 42 oversampling A / D converter (radio wave receiving unit), 43 memory circuit (received signal storage unit), 44-1 to 44-N d pulse direction FFT unit (Fourier transform processing unit), 45 a delay time Constant section detection unit (the delay time estimation section detecting means) 46-1 to 46-N p decimation unit (decimation means), 47 a delay time estimating unit (delay time estimating means) 51 signal extraction unit, 52 received signal spectrum Generator, 53 division signal generator, 54 decimation filter, 61 memory circuit (received signal storage means), 62 delay time estimation section detector (delay time estimation section detector), 63 received signal spectrum generator (decimation means), 64 division signal generation unit (decimation means), 65 decimation filter (decimation means).
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291460A JP5068507B2 (en) | 2006-10-26 | 2006-10-26 | Delay time estimation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291460A JP5068507B2 (en) | 2006-10-26 | 2006-10-26 | Delay time estimation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008107242A true JP2008107242A (en) | 2008-05-08 |
JP5068507B2 JP5068507B2 (en) | 2012-11-07 |
Family
ID=39440702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006291460A Expired - Fee Related JP5068507B2 (en) | 2006-10-26 | 2006-10-26 | Delay time estimation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5068507B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060318A (en) * | 2008-09-01 | 2010-03-18 | Mitsubishi Electric Corp | Radar device |
EP3306342A4 (en) * | 2015-05-29 | 2019-01-23 | Mitsubishi Electric Corporation | Target detection device and target detection method |
-
2006
- 2006-10-26 JP JP2006291460A patent/JP5068507B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060318A (en) * | 2008-09-01 | 2010-03-18 | Mitsubishi Electric Corp | Radar device |
EP3306342A4 (en) * | 2015-05-29 | 2019-01-23 | Mitsubishi Electric Corporation | Target detection device and target detection method |
EP4254004A3 (en) * | 2015-05-29 | 2024-04-03 | Mitsubishi Electric Corporation | Target detection device and target detection method |
Also Published As
Publication number | Publication date |
---|---|
JP5068507B2 (en) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6278961B2 (en) | Radar equipment | |
JP5247056B2 (en) | Propagation delay time measuring apparatus and radar apparatus | |
JP5677830B2 (en) | Electronic scanning radar apparatus, received wave direction estimation method, and received wave direction estimation program | |
JP5247068B2 (en) | Radar equipment | |
US20120218139A1 (en) | Correlation filter for target suppression, weight calculation method, weight calculation device, adaptive array antenna, and radar device | |
KR101555996B1 (en) | Apparatus and Method for compositing covariance matrix using frequency diversity for low-observable target detection | |
JP7108929B2 (en) | Radar device and target determination method | |
US20190369223A1 (en) | Radar apparatus | |
JP5114217B2 (en) | Electronic scanning radar apparatus, received wave direction estimation method, and received wave direction estimation program | |
JP2005121581A (en) | Radar device | |
KR102183439B1 (en) | Method and apparatus for estimating direction of arrival using combined beamspace music and tma | |
JP6324327B2 (en) | Passive radar equipment | |
JP4507968B2 (en) | Radar equipment | |
JP5061623B2 (en) | Radar equipment | |
JP4533813B2 (en) | Target detection device | |
JP4723880B2 (en) | Radio wave induction device | |
KR102169873B1 (en) | Mehtod for estimating number of signals for vehicle radar using relative pomparison of eigenvalues | |
JP5116590B2 (en) | Wave number estimation device | |
JP2006208172A (en) | Arrival time estimating device | |
JP2006145251A (en) | Radio wave arrival direction prediction system | |
JP5695930B2 (en) | Electronic scanning radar apparatus, received wave direction estimation method, and received wave direction estimation program | |
JP5068507B2 (en) | Delay time estimation device | |
JP4977849B2 (en) | Radio wave arrival direction detector | |
JP5705066B2 (en) | Passive radar device | |
KR101886149B1 (en) | Receiver of vehicle RADAR, and method for estimating direction of arrival thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080703 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |