JP2008067331A

JP2008067331A - Information processing apparatus

Info

Publication number: JP2008067331A
Application number: JP2006246137A
Authority: JP
Inventors: Shozo Endo; 庄蔵遠藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-09-11
Filing date: 2006-09-11
Publication date: 2008-03-21
Anticipated expiration: 2026-09-11
Also published as: JP5031304B2

Abstract

<P>PROBLEM TO BE SOLVED: To prevent unwanted radiation that occurs on wiring between a system control circuit and a memory. <P>SOLUTION: Regarding a read/write speed of image data with an image memory, a processing speed is varied in association with arrangement of a high frequency suppression filter. Namely, wiring between the system control circuit and the memory of an imaging apparatus is arranged and controlled so as to reduce an unwanted high frequency component of a signal flowing to wiring that is extended in association with the filter to be inserted. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、画像データを取り扱う情報処理装置に関わる。 The present invention relates to an information processing apparatus that handles image data.

近年、固体メモリ素子を有するメモリカードを記録媒体として、ＣＭＯＳ、ＣＣＤ等の固体撮像素子で撮像した画像データを記録および再生するデジタルカメラ等の撮像装置が盛んに開発され、広く普及してきている。このような普及の背景としては、デジタルカメラで撮影した映像を取り込んで処理できるパーソナルコンピュータ（ＰＣ）の普及と、インターネットなどを利用したデジタル画像情報の需要が高まったことなどがあげられる。 2. Description of the Related Art In recent years, imaging devices such as digital cameras that record and reproduce image data captured by a solid-state imaging device such as a CMOS or a CCD using a memory card having a solid-state memory device as a recording medium have been actively developed and widely spread. The background of such spread is the spread of personal computers (PCs) that can capture and process images taken with a digital camera, and the demand for digital image information using the Internet and the like has increased.

さらに、デジタルカメラの撮像素子の高画素化や、記録媒体となるメモリカードの大容量化や、デジタルカメラの中枢で画像データのデジタル信号処理を担うＩＣ（集積回路）の高密度化、高速化に進んでいる。これにより、最近では、静止画サイズの増大と、高速連写機能を持ち、数コマの静止画を動画のように記録することができたり、静止画よりは小サイズながら、テレビジョンさながらのフレームレート（秒６０コマ）で動画の記録再生を行えるようになった。 In addition, the number of pixels in the image sensor of the digital camera is increased, the capacity of the memory card that is the recording medium is increased, and the density (integrated circuit) that handles digital signal processing of image data at the heart of the digital camera is increased and speeded up. Is going on. As a result, recently, the size of still images has increased, and a high-speed continuous shooting function has been provided, so that several frames of still images can be recorded like moving images, or frames that are smaller than still images but like television. Video recording and playback can be performed at the rate (60 frames per second).

これまでの静止画の高精細化に加えて、動画機能の付加されたデジタルカメラも市販され始め、いっそう市場のニーズを喚起している。また、その一方で、民生用ビデオカメラにおいても、民生用デジタルフォーマット規格によって、デジタル記憶による映像が非常に身近なものとなっている。このような状況において、従来の動画だけではなく、静止画撮影を併用できるものが市販され始めている。 In addition to the high definition of still images so far, digital cameras with video functions have begun to be put on the market, further raising the needs of the market. On the other hand, consumer video cameras are also very familiar with images stored in digital memory due to consumer digital format standards. Under such circumstances, not only conventional moving images but also those that can be used together with still image shooting are beginning to be marketed.

これらの記憶方式としては、動画用の記憶媒体に共に静止画を記憶しておくものや、動画とは独立の記憶媒体に、動画とは独立に静止画を記憶するものなどがある。静止画記憶を機能の中心とするデジタルスチルカメラと動画記憶を機能の中心とするデジタルビデオカメラとが、それぞれ、静止画記憶と動画記憶の併用を機能として実現し始めた。そして、静止画や動画の撮影に係る解像度や動作スピードは、高画質、高精細等の市場ニーズと相まって、年々増加している。 As these storage methods, there are a method in which a still image is stored in a storage medium for moving images, a method in which a still image is stored in a storage medium independent of moving images, and a moving image. A digital still camera whose function is still image storage and a digital video camera whose function is moving image storage have started to realize the combined use of still image storage and moving image storage as functions. And, the resolution and operation speed related to the shooting of still images and moving images are increasing year by year in combination with market needs such as high image quality and high definition.

そして、デジタルカメラにおいては、静止画や動画の撮影に係る解像度や動作スピードの向上が著しい。これに合わせて、デジタルカメラを構成する固体撮像素子を駆動するための駆動信号、アナログ信号処回路、及びＡＤ変換器を含めた後段の全てのデジタル信号処理回路に対して、駆動周波数の高速化が急速に進んでいる。特に着脱可能な記憶媒体への画像データの書き込みに対する高速化の要求は高く、さらに高速な着脱可能メモリへのアクセススピードの高速化が求められている。
特開２００５−１７５８４０号公報 In a digital camera, the resolution and operation speed related to still image and moving image shooting are significantly improved. Along with this, the driving frequency is increased for all the digital signal processing circuits in the subsequent stage including the driving signal, analog signal processing circuit, and AD converter for driving the solid-state imaging device constituting the digital camera. Is progressing rapidly. In particular, there is a high demand for speeding up the writing of image data to a detachable storage medium, and a higher access speed to a fast detachable memory is demanded.
JP 2005-175840 A

しかしながら、データバスラインの配線長、または、クロック信号ラインの配線長が構成される基板構成、ひいては製品形態によってまちまちである。データバスラインやクロック信号ラインの配線長が十分に短ければ、問題になりにくいことは知られている。しかし、構成上必ずしも配線長を短くすることができない。さらに、コネクタなどが途中を介する場合、またメモリ基板に実装できる部品の制限などあり、ノイズ除去フィルタ等の配置決定が困難であった。 However, the wiring length of the data bus line or the wiring length of the clock signal line varies depending on the substrate configuration and the product form. It is known that if the wiring length of the data bus line or the clock signal line is sufficiently short, it will not be a problem. However, the wiring length cannot always be shortened due to the configuration. Furthermore, when a connector or the like is provided in the middle, and there are restrictions on components that can be mounted on the memory substrate, it is difficult to determine the arrangement of a noise removal filter or the like.

また、製品形態の変更に伴ってメイン基板を同一基板にし、メモリ基板のみ変更する場合においては、ますます配線と、フィルタの配置に制限が発生し設計作業が困難になる。また、着脱可能不揮発性メモリのように着脱可能であるため複数種類の着脱可能不揮発性メモリが装着される可能性がある。この場合、そのうちの複数種類の着脱可能不揮発性メモリの１つを最適化すればよいというわけではなく、複数種類の着脱可能不揮発性メモリにおいても不要輻射に対して好適な装置を提供せねばならないという問題があった。 Further, when the main board is changed to the same board and the memory board is changed in accordance with the change of the product form, the wiring work and the arrangement of the filter are more and more restricted, and the design work becomes difficult. Moreover, since it is detachable like a detachable non-volatile memory, multiple types of detachable non-volatile memories may be mounted. In this case, it is not necessary to optimize one of the plurality of types of removable nonvolatile memories, and a device suitable for unwanted radiation must be provided for the plurality of types of removable nonvolatile memories. There was a problem.

従って、本発明の目的は、高周波クロック信号に起因するノイズの影響を受けにくい情報処理装置を提供することにある。 Accordingly, an object of the present invention is to provide an information processing apparatus that is less susceptible to noise caused by a high-frequency clock signal.

上記の目的を達成するため、本願の実施形態における情報処理装置は、
書き込み読み出しが可能なメモリと、
前記メモリの画像データの転送速度及び転送方向を制御するためのシステム制御手段と、
前記メモリと前記システム制御手段との間に配線されるデータバスと、を備え、
前記システム制御手段は、
前記データバスを使用して前記メモリと前記システム制御手段との間で転送される前記画像データの前記転送速度を、前記メモリに対しての書き込み時と読出し時とで異なるように制御するクロック制御手段を含む、ことを特徴とする。 In order to achieve the above object, an information processing apparatus according to an embodiment of the present application
Memory that can be written and read; and
System control means for controlling the transfer speed and transfer direction of the image data in the memory;
A data bus wired between the memory and the system control means,
The system control means includes
Clock control for controlling the transfer speed of the image data transferred between the memory and the system control means using the data bus so as to be different at the time of writing to and reading from the memory. Means.

本発明によれば、撮像装置等の高周波クロック信号を使用する情報処理装置において、クロック信号によるノイズの影響を避けた出力画像を得ることが可能となる。 According to the present invention, in an information processing apparatus that uses a high-frequency clock signal, such as an imaging apparatus, it is possible to obtain an output image that avoids the influence of noise due to the clock signal.

以下、図面を参照して本発明に係る実施形態の情報処理装置としての撮像装置の構成を説明する。 Hereinafter, a configuration of an imaging apparatus as an information processing apparatus according to an embodiment of the present invention will be described with reference to the drawings.

第１図において、１００は撮像装置の全体図である。１２は撮像部１４への露光量を制御するためのシャッタ、１４は光学像を電気信号に変換する撮像部である。レンズ３１０に入射した光線は、絞り３１２、シャッタ１２を介して導き、光学像として撮像部１４上に結像することが出来る。撮像部１４は、ＣＣＤなどの固体撮像素子からなる。 In FIG. 1, 100 is an overall view of the imaging apparatus. Reference numeral 12 denotes a shutter for controlling the exposure amount to the imaging unit 14, and reference numeral 14 denotes an imaging unit that converts an optical image into an electrical signal. The light beam incident on the lens 310 can be guided through the aperture 312 and the shutter 12 and can be formed on the imaging unit 14 as an optical image. The imaging unit 14 includes a solid-state imaging device such as a CCD.

１６は、撮像部１４のアナログ画像信号出力をディジタル画像データに変換するＡ／Ｄ変換回路である。破線枠で示した１５は、撮像部１４、Ａ／Ｄ変換回路１６を含むアナログ撮像信号領域である。１８は撮像部１４、Ａ／Ｄ変換回路１６、Ｄ／Ａ変換回路２６等にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路２２及びシステム制御回路５０により制御される。 Reference numeral 16 denotes an A / D conversion circuit that converts an analog image signal output from the imaging unit 14 into digital image data. Reference numeral 15 shown by a broken line frame is an analog image signal region including the image capturing unit 14 and the A / D conversion circuit 16. A timing generation circuit 18 supplies a clock signal and a control signal to the imaging unit 14, the A / D conversion circuit 16, the D / A conversion circuit 26, and the like, and is controlled by the memory control circuit 22 and the system control circuit 50.

２０は画像処理回路であり、Ａ／Ｄ変換回路１６からの画像データ或いはメモリ制御回路２２からの画像データに対して所定の画素補間処理や色変換処理を行う。また、画像処理回路２０は、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてシステム制御回路５０がシャッタ制御回路４０、測距回路４２に対して制御を行う。このように、ＴＴＬ（スルーザレンズ）方式のＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＥＦ（フラッシュ調光）処理を行うことが出来る。 An image processing circuit 20 performs predetermined pixel interpolation processing and color conversion processing on the image data from the A / D conversion circuit 16 or the image data from the memory control circuit 22. The image processing circuit 20 performs predetermined calculation processing using the captured image data, and the system control circuit 50 controls the shutter control circuit 40 and the distance measurement circuit 42 based on the obtained calculation result. . In this way, TTL (through-the-lens) AF (autofocus) processing, AE (automatic exposure) processing, and EF (flash light control) processing can be performed.

さらに、画像処理回路２０においては、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてＴＴＬ方式のＡＷＢ（オートホワイトバランス）処理も行っている。本構成では測距回路４２及び測光回路４６を専用に備える構成としたため、測距回路４２及び測光回路４６を用いてＡＦ処理、ＡＥ処理、ＥＦ処理の各処理を行い、上記画像処理回路２０を用いたＡＦ処理、ＡＥ処理の各処理を行わない構成とした。 Further, the image processing circuit 20 performs predetermined arithmetic processing using captured image data, and also performs TTL AWB (auto white balance) processing based on the obtained arithmetic result. In this configuration, since the distance measuring circuit 42 and the photometry circuit 46 are provided exclusively, AF processing, AE processing, and EF processing are performed using the distance measuring circuit 42 and the photometry circuit 46, and the image processing circuit 20 is The AF processing and AE processing used were not performed.

しかし、測距回路４２及び測光回路４６を用いてＡＦ処理、ＡＥ処理、ＥＦ処理の各処理を行い、さらに、上記画像処理回路２０を用いたＡＦ処理、ＡＥ処理の各処理を行う構成としても良い。２２はメモリ制御回路であり、Ａ／Ｄ変換回路１６、タイミング発生回路１８、画像処理回路２０、画像表示メモリ回路２４、Ｄ／Ａ変換回路２６、メモリ回路３０、圧縮伸長回路３２を制御する。Ａ／Ｄ変換回路１６の画像データが画像処理回路２０、メモリ制御回路２２を介して、或いはＡ／Ｄ変換回路１６の画像データが直接メモリ制御回路２２を介して、画像表示メモリ回路２４或いはメモリ回路３０に書き込まれる。 However, the AF circuit, the AE process, and the EF process are performed using the distance measuring circuit 42 and the photometric circuit 46, and the AF process and the AE process using the image processing circuit 20 are further performed. good. A memory control circuit 22 controls the A / D conversion circuit 16, the timing generation circuit 18, the image processing circuit 20, the image display memory circuit 24, the D / A conversion circuit 26, the memory circuit 30, and the compression / decompression circuit 32. The image data of the A / D conversion circuit 16 is sent via the image processing circuit 20 and the memory control circuit 22, or the image data of the A / D conversion circuit 16 is sent directly via the memory control circuit 22 and the image display memory circuit 24 or memory. It is written in the circuit 30.

２４は画像表示メモリ、２６はＤ／Ａ変換回路、２８はＴＦＴＬＣＤ等から成る画像表示部であり、画像表示メモリ回路２４に書き込まれた表示用の画像データはＤ／Ａ変換回路２６を介して画像表示部２８により表示される。画像表示部２８を用いて撮像した画像データを逐次表示することで、電子ファインダー機能を実現することが可能である。 Reference numeral 24 denotes an image display memory, 26 denotes a D / A conversion circuit, and 28 denotes an image display unit composed of a TFT LCD or the like. Display image data written in the image display memory circuit 24 passes through the D / A conversion circuit 26. Are displayed by the image display unit 28. By sequentially displaying image data captured using the image display unit 28, an electronic viewfinder function can be realized.

また、画像表示部２８は、システム制御回路５０の指示により任意に表示をＯＮ／ＯＦＦすることが可能であり、表示をＯＦＦにした場合には撮像装置１００の電力消費を大幅に低減することが出来る。３０は撮影した静止画像データや動画像データを格納するためのメモリ回路であり、所定枚数の静止画像データや所定時間の動画像データを格納するのに十分な記憶量を備えている。これにより、複数枚の静止画像データを連続して撮影する連射撮影やパノラマ撮影の場合にも、高速かつ大量の画像データ書き込みをメモリ回路３０に対して行うことが可能となる。 Further, the image display unit 28 can arbitrarily turn on / off the display according to an instruction from the system control circuit 50. When the display is turned off, the power consumption of the imaging apparatus 100 can be significantly reduced. I can do it. Reference numeral 30 denotes a memory circuit for storing captured still image data and moving image data, and has a sufficient storage capacity for storing a predetermined number of still image data and moving image data for a predetermined time. This makes it possible to write a large amount of image data to the memory circuit 30 at high speed even in continuous shooting or panoramic shooting in which a plurality of still image data are continuously shot.

また、メモリ回路３０はシステム制御回路５０の作業領域としても使用することが可能である。３２は適応離散コサイン変換（ＡＤＣＴ）等により画像データを圧縮伸長する圧縮伸長回路である。メモリ回路３０に格納された画像データを読み込んで圧縮処理或いは伸長処理を行い、処理を終えた画像データをメモリ回路３０に書き込む。 The memory circuit 30 can also be used as a work area for the system control circuit 50. A compression / decompression circuit 32 compresses / decompresses image data by adaptive discrete cosine transform (ADCT) or the like. The image data stored in the memory circuit 30 is read to perform compression processing or decompression processing, and the processed image data is written to the memory circuit 30.

４０は測光回路４６からの測光情報に基づいて、絞り３１２を制御する絞り制御回路３４０と連携しながら、シャッタ１２を制御するシャッタ制御回路である。４２はＡＦ処理を行うための測距回路であり、レンズ３１０に入射した光線を、絞り３１２、不図示の測距用サブミラーを介して、測距回路４２に入射させることにより、光学像として結像された画像の合焦状態を測定することが出来る。 A shutter control circuit 40 controls the shutter 12 in cooperation with a diaphragm control circuit 340 that controls the diaphragm 312 based on photometric information from the photometric circuit 46. Reference numeral 42 denotes a distance measuring circuit for performing AF processing. A light beam incident on the lens 310 is incident on the distance measuring circuit 42 through the aperture 312 and a distance measuring sub mirror (not shown), thereby forming an optical image. The in-focus state of the image can be measured.

４６はＡＥ処理を行うための測光回路であり、レンズ３１０に入射した光線を、絞り３１２、そして不図示の測光用レンズを介して、測光回路４６に入射させることにより、光学像として結像された画像の露出状態を測定することが出来る。 Reference numeral 46 denotes a photometric circuit for performing AE processing. A light beam incident on the lens 310 is incident on the photometric circuit 46 through the aperture 312 and a photometric lens (not shown), thereby forming an optical image. The exposure state of the image can be measured.

なお、撮像部１４によって撮像した画像データを画像処理回路２０によって演算した演算結果に基づき、システム制御回路５０がシャッタ制御回路４０、絞り制御回路３４０、測距制御回路３４２に対して制御を行う。ビデオＴＴＬ方式を用いて露出制御及びＡＦ制御をすることも可能である。 The system control circuit 50 controls the shutter control circuit 40, the aperture control circuit 340, and the distance measurement control circuit 342 based on the calculation result obtained by calculating the image data captured by the imaging unit 14 by the image processing circuit 20. It is also possible to perform exposure control and AF control using the video TTL method.

さらに、測距回路４２による測定結果と、撮像部１４によって撮像した画像データを画像処理回路２０によって演算した演算結果とを共に用いてＡＦ制御を行っても構わない。そして、測光回路４６による測定結果と、撮像部１４によって撮像した画像データを画像処理回路２０によって演算した演算結果とを共に用いて露出制御を行っても構わない。 Further, the AF control may be performed using both the measurement result by the distance measuring circuit 42 and the calculation result obtained by calculating the image data captured by the imaging unit 14 by the image processing circuit 20. The exposure control may be performed using both the measurement result obtained by the photometry circuit 46 and the calculation result obtained by calculating the image data captured by the imaging unit 14 using the image processing circuit 20.

５０は撮像装置１００全体を制御するシステム制御回路、５２はシステム制御回路５０の動作用の定数、変数、プログラム等を記憶するメモリである。５４はシステム制御回路５０でのプログラムの実行に応じて、文字、画像、音声等を用いて動作状態やメッセージ等を表示する液晶表示装置、スピーカー等の表示部である。そして、表示部５４は、撮像装置１００の操作部近辺の視認し易い位置に単数或いは複数個所設置され、例えばＬＣＤやＬＥＤ、発音素子等の組み合わせにより構成されている。 Reference numeral 50 denotes a system control circuit that controls the entire imaging apparatus 100, and 52 denotes a memory that stores constants, variables, programs, and the like for operation of the system control circuit 50. Reference numeral 54 denotes a display unit such as a liquid crystal display device or a speaker that displays an operation state, a message, and the like using characters, images, sounds, and the like in accordance with execution of a program in the system control circuit 50. The display unit 54 is installed in a single or a plurality of positions near the operation unit of the imaging apparatus 100 so as to be easily visible, and is configured by a combination of, for example, an LCD, an LED, and a sounding element.

表示部５４の表示内容としては、例えば、シングルショット／連写撮影表示、セルフタイマー表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタスピード表示、絞り値表示等がある。さらに、露出補正表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示、記録媒体２００及び２１０の着脱状態表示、レンズユニット３００の着脱状態表示等もある。さらに、通信Ｉ／Ｆ動作表示、日付け・時刻表示、外部コンピュータとの接続状態を示す表示、合焦表示、撮影準備完了表示、手振れ警告表示、フラッシュ充電表示、フラッシュ充電完了表示等がある。さらに、シャッタスピード表示、絞り値表示、露出補正表示、記録媒体書き込み動作表示等がある。 The display content of the display unit 54 includes, for example, single shot / continuous shooting display, self-timer display, compression rate display, recording pixel number display, recording number display, remaining image number display, shutter speed display, aperture value display, and the like. There is. In addition, exposure compensation display, red-eye reduction display, macro shooting display, buzzer setting display, clock battery level display, battery level display, error display, information display with multiple digits, and attachment / detachment status display of recording media 200 and 210 There is also a display of the attachment / detachment state of the lens unit 300 and the like. Further, there are communication I / F operation display, date / time display, display indicating connection state with external computer, focus display, photographing preparation completion display, camera shake warning display, flash charge display, flash charge completion display, and the like. Further, there are a shutter speed display, an aperture value display, an exposure correction display, a recording medium writing operation display, and the like.

５６は電気的に消去・記録可能な不揮発性メモリであり、例えばＥＥＰＲＯＭ等が用いられる。６０、６１、６２、６４、６６及び７０は、システム制御回路５０の各種の動作指示を入力するための操作手段である。これらは、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。ここで、これらの操作手段の具体的な説明を行う。 Reference numeral 56 denotes an electrically erasable / recordable nonvolatile memory such as an EEPROM. Reference numerals 60, 61, 62, 64, 66 and 70 are operation means for inputting various operation instructions of the system control circuit 50. These are composed of one or a plurality of combinations such as a switch, dial, touch panel, pointing by eye-gaze detection, and a voice recognition device. Here, a specific description of these operating means will be given.

６０はモードダイアルスイッチであり、通常の静止画撮影モードと動画撮影モードの動作の始動を区別して行うためのモード切替えスイッチである。６２はシャッタスイッチＳＷ１で、不図示のシャッタボタンの操作途中でＯＮとなり、ＡＦ処理、ＡＥ処理、ＡＷＢ処理、ＥＦ処理等の動作開始を指示する。 Reference numeral 60 denotes a mode dial switch, which is a mode changeover switch for distinguishing between starting of the normal still image shooting mode and the moving image shooting mode. Reference numeral 62 denotes a shutter switch SW1, which is turned on during the operation of a shutter button (not shown) and instructs the start of operations such as AF processing, AE processing, AWB processing, and EF processing.

６４はシャッタスイッチＳＷ２で、不図示のシャッタボタンの操作完了でＯＮとなり、動画１モードスイッチ６０の状態によって、オフ状態が保持されている場合には静止画撮影動作に移行して、オン状態が保持されている場合には動画撮影動作に移行する。 Reference numeral 64 denotes a shutter switch SW2, which is turned on when an operation of a shutter button (not shown) is completed. If it is held, the process moves to a moving image shooting operation.

そして、それぞれの撮影動作モードに移行したら、撮像部１４から読み出した信号をＡ／Ｄ変換回路１６、メモリ制御回路２２を介してメモリ回路３０に画像データを書き込む露光処理を行う。さらに、画像処理回路２０やメモリ制御回路２２での演算を用いた現像処理を行う。さらに、メモリ回路３０から画像データを読み出し、圧縮伸長回路３２で圧縮を行い、記録媒体２００或いは２１０に画像データを書き込む記録処理という一連の処理の動作開始を指示する。 Then, after shifting to each photographing operation mode, an exposure process is performed in which the signal read from the imaging unit 14 is written into the memory circuit 30 via the A / D conversion circuit 16 and the memory control circuit 22. Further, development processing using computations in the image processing circuit 20 and the memory control circuit 22 is performed. Further, the image data is read from the memory circuit 30, compressed by the compression / decompression circuit 32, and an instruction to start a series of processing operations such as recording processing for writing the image data to the recording medium 200 or 210 is given.

６６は再生スイッチで、撮影モード状態において、した画像をメモリ回路３０或いは記録媒体２００或いは２１０から読み出して画像表示部２８によって表示する再生動作の開始を指示する。７０は各種ボタンやタッチパネル等からなる操作部で、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写／連写／セルフタイマー切り替えボタン等を備える。さらに、メニュー移動＋（プラス）ボタン、メニュー移動−（マイナス）ボタン、再生画像移動＋（プラス）ボタン、再生画像−（マイナス）ボタン等も備える。さらに、撮影画質選択ボタン、露出補正ボタン、日付／時間設定ボタン等も備える。さらに、パノラマモード等の撮影及び再生を実行する際に各種機能の選択及び切り替えを設定する選択／切り替えボタン、パノラマモード等の撮影及び再生を実行する際に各種機能の決定及び実行を設定する決定／実行ボタン等も備える。 Reference numeral 66 denotes a playback switch, which instructs the start of a playback operation in which the captured image is read from the memory circuit 30 or the recording medium 200 or 210 and displayed by the image display unit 28 in the shooting mode state. An operation unit 70 includes various buttons, a touch panel, and the like, and includes a menu button, a set button, a macro button, a multi-screen playback page break button, a flash setting button, a single shooting / continuous shooting / self-timer switching button, and the like. Further, a menu movement + (plus) button, menu movement-(minus) button, reproduction image movement + (plus) button, reproduction image-(minus) button, and the like are also provided. Furthermore, a shooting image quality selection button, an exposure correction button, a date / time setting button, and the like are also provided. Further, a selection / switch button for setting selection and switching of various functions when performing shooting and playback in panorama mode and the like, and a determination for setting and executing various functions when performing shooting and playback in panorama mode and the like. / Also includes an execution button.

さらに、画像表示部２８のＯＮ／ＯＦＦを設定する画像表示ＯＮ／ＯＦＦスイッチ、撮影直後に撮影した画像データを自動再生するクイックレビュー機能を設定するクイックレビューＯＮ／ＯＦＦスイッチを備える。さらに、ＪＰＥＧ圧縮の圧縮率を選択するため或いは撮像部の信号をそのままディジタル化して記録媒体に記録するＣＣＤＲＡＷモードを選択するためのスイッチである圧縮モードスイッチを備える。 Further, an image display ON / OFF switch for setting ON / OFF of the image display unit 28 and a quick review ON / OFF switch for setting a quick review function for automatically reproducing image data taken immediately after shooting are provided. Further, a compression mode switch that is a switch for selecting a compression rate of JPEG compression or for selecting a CCD RAW mode for digitizing the signal of the image pickup unit and recording it on a recording medium is provided.

さらには、再生モード、マルチ画面再生・消去モード、ＰＣ接続モード等の各機能モードを設定することが出来る再生スイッチ、ＡＦモード設定スイッチ等がある。ＡＦモード設定スイッチは、シャッタスイッチＳＷ１を押してオートフォーカス動作を開始し、合焦後、合焦状態を継続するワンショットＡＦモードと、シャッタスイッチＳＷ１を押下げ中は連続してオートフォーカス動作を続けるサーボＡＦモードとを設定する。 Furthermore, there are a playback switch, an AF mode setting switch, and the like that can set each function mode such as a playback mode, a multi-screen playback / erase mode, and a PC connection mode. The AF mode setting switch starts the autofocus operation by pressing the shutter switch SW1, and continues the autofocus operation continuously when the shutter switch SW1 is pressed down, and the one-shot AF mode in which the in-focus state is continued after focusing. Set the servo AF mode.

また、プラスボタン及びマイナスボタンの各機能は、回転ダイアルスイッチを備えることによって、より軽快に数値や機能を選択することが可能となる。７２は電源スイッチで、撮像装置１００の電源オン、電源オフの各モードを切り替え設定することが出来る。 In addition, the functions of the plus button and the minus button can be selected more easily by providing a rotary dial switch. Reference numeral 72 denotes a power switch that can switch and set the power-on and power-off modes of the imaging apparatus 100.

また、撮像装置１００に接続されたレンズユニット３００、外部ストロボ、記録媒体２００、２１０等の各種付属装置の電源オン、電源オフの設定も合わせて切り替え設定することが出来る。７４はリアルタイムクロック回路で、これによりシステム制御回路５０は経過時間を計測し、各種のタイマ機能を実現している。 In addition, the power on and power off settings of various accessory devices such as the lens unit 300, the external strobe, and the recording media 200 and 210 connected to the image capturing apparatus 100 can be switched. Reference numeral 74 denotes a real-time clock circuit, whereby the system control circuit 50 measures the elapsed time and realizes various timer functions.

８０は電源制御回路で、電池検出回路、ＤＣ−ＤＣコンバータ、通電するブロックを切り替えるスイッチ回路等により構成されている。そして、電池の装着の有無、電池の種類、電池残量の検出を行い、検出結果及びシステム制御回路５０の指示に基づいてＤＣ−ＤＣコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部へ供給する。 Reference numeral 80 denotes a power control circuit, which includes a battery detection circuit, a DC-DC converter, a switch circuit for switching a block to be energized, and the like. Then, the presence / absence of a battery, the type of battery, the remaining battery level are detected, the DC-DC converter is controlled based on the detection result and the instruction of the system control circuit 50, and the necessary voltage is recorded for a necessary period. To each part including

８２はコネクタ、８４はコネクタ、８６はアルカリ電池やリチウム電池等の一次電池やＮｉＣｄ電池やＮｉＭＨ電池、Ｌｉ電池等の二次電池、ＡＣアダプター等からなる電源である。９０及び９４はメモリカードやハードディスク等の記録媒体とのインタフェース、９２及び９６はメモリカードやハードディスク等の記録媒体と接続を行うコネクタである。また９８はコネクタ９２及び或いは９６に記録媒体２００或いは２１０が装着されているか否かを検知する記録媒体着脱検知回路である。 Reference numeral 82 denotes a connector, 84 denotes a connector, 86 denotes a primary battery such as an alkaline battery or a lithium battery, a secondary battery such as a NiCd battery, NiMH battery, or Li battery, an AC adapter, or the like. Reference numerals 90 and 94 denote interfaces with recording media such as memory cards and hard disks, and reference numerals 92 and 96 denote connectors for connecting to recording media such as memory cards and hard disks. Reference numeral 98 denotes a recording medium attachment / detachment detection circuit that detects whether or not the recording medium 200 or 210 is attached to the connectors 92 and 96.

１１０は通信回路で、ＲＳ２３２ＣやＵＳＢ、ＩＥＥＥ１３９４、Ｐ１２８４、ＳＣＳＩ、モデム、ＬＡＮ、無線通信、等の各種通信機能を有する。１１２は通信回路１１０により撮像装置１００を他の機器と接続するコネクタ或いは無線通信の場合はアンテナである。１２０は、撮像装置１００をレンズユニット３００と接続するためのインタフェース、１２２は撮像装置１００をレンズユニット３００と電気的に接続するコネクタである。 A communication circuit 110 has various communication functions such as RS232C, USB, IEEE1394, P1284, SCSI, modem, LAN, and wireless communication. Reference numeral 112 denotes a connector for connecting the imaging apparatus 100 to another device by the communication circuit 110 or an antenna in the case of wireless communication. 120 is an interface for connecting the imaging apparatus 100 to the lens unit 300, and 122 is a connector for electrically connecting the imaging apparatus 100 to the lens unit 300.

２００はメモリカードやハードディスク等の記録媒体である。記録媒体２００は、半導体メモリや磁気ディスク等から構成される記録部２０２、撮像装置１００とのインタフェース２０４、撮像装置１００と接続を行うコネクタ２０６を備えている。２１０はメモリカードやハードディスク等の記録媒体である。記録媒体２１０は、半導体メモリや磁気ディスク等から構成される記録部２１２、撮像装置１００とのインタフェース２１４、撮像装置１００と接続を行うコネクタ２１６を備えている。３１０は撮影レンズ、３１２は絞りである。また、コネクタ３２２は電気通信のみならず、光通信、音声通信等を伝達する構成としても良い。 Reference numeral 200 denotes a recording medium such as a memory card or a hard disk. The recording medium 200 includes a recording unit 202 composed of a semiconductor memory, a magnetic disk, and the like, an interface 204 with the imaging device 100, and a connector 206 that connects to the imaging device 100. Reference numeral 210 denotes a recording medium such as a memory card or a hard disk. The recording medium 210 includes a recording unit 212 composed of a semiconductor memory, a magnetic disk, and the like, an interface 214 with the imaging device 100, and a connector 216 that connects to the imaging device 100. Reference numeral 310 denotes a photographing lens, and 312 denotes an aperture. The connector 322 may be configured to transmit not only electrical communication but also optical communication, voice communication, and the like.

３４０は測光回路４６からの測光情報に基づいて、シャッタ１２を制御するシャッタ制御回路４０と連携しながら、絞り３１２を制御する絞り制御回路である。３４２は撮影レンズ３１０のフォーカシングを制御する測距制御回路、３４４は撮影レンズ３１０のズーミングを制御するズーム制御手段である。３５０は、絞り、測距、ズームを司るレンズユニット全体を制御するレンズシステム制御回路である。レンズシステム制御回路３５０は、動作用の定数、変数、プログラム等を記憶するメモリを備える。さらにレンズユニット３００固有の番号等の識別情報、管理情報、開放絞り値や最小絞り値、焦点距離等の機能情報、現在や過去の各設定値などを保持する不揮発メモリの機能も備える。 Reference numeral 340 denotes an aperture control circuit that controls the aperture 312 in cooperation with the shutter control circuit 40 that controls the shutter 12 based on photometric information from the photometry circuit 46. A ranging control circuit 342 controls the focusing of the photographing lens 310, and a zoom control means 344 controls the zooming of the photographing lens 310. A lens system control circuit 350 controls the entire lens unit that controls the aperture, distance measurement, and zoom. The lens system control circuit 350 includes a memory for storing operation constants, variables, programs, and the like. Furthermore, it also has a function of a non-volatile memory that holds identification information such as a number unique to the lens unit 300, management information, function information such as an open aperture value, minimum aperture value, and focal length, and current and past set values.

１５５は、音声を録音するためのマイク、１５７は録音された音声、もしくはあらかじめ装置内に格納された音声を再生するためのスピーカである。さらに１５９はマイク１５５から入力された音声を装置に最適なレベル、形式にアナログデジタル変換し送出し、また装置から出力された音声データをデジタルアナログ変換しスピーカ１５７に送出するための音声アナログデジタル変換装置である。 Reference numeral 155 denotes a microphone for recording voice, and reference numeral 157 denotes a speaker for reproducing the recorded voice or the voice stored in the apparatus in advance. Further, 159 converts the audio input from the microphone 155 into an analog-digital level that is optimal for the device and converts it into a digital signal, and converts the audio data output from the device into a digital-to-analog signal for output to the speaker 157. Device.

図４に、従来の技術における着脱可能メモリ５６とシステム制御回路５０間の概略的な構成図を示す。 FIG. 4 shows a schematic configuration diagram between the removable memory 56 and the system control circuit 50 in the prior art.

図４において、２０１は、図１に示す撮像装置１００のシステム制御回路５０とその周辺回路が実装されているメイン基板である。また２０３は、メイン基板２０１と、着脱可能不揮発性メモリ５６及び着脱可能不揮発性メモリ５６のカードコネクタ２０７が実装されているメモリ基板２０５との間を基板間接続するための基板間コネクタである。２０５には、少なくとも着脱可能不揮発性メモリカードコネクタ２０７が実装され、着脱可能不揮発性メモリ５６がユーザによって着脱可能な構成になっている実装されたメモリ基板である。 In FIG. 4, reference numeral 201 denotes a main board on which the system control circuit 50 and its peripheral circuits of the imaging apparatus 100 shown in FIG. 1 are mounted. Reference numeral 203 denotes an inter-board connector for inter-board connection between the main board 201 and the removable nonvolatile memory 56 and the memory board 205 on which the card connector 207 of the removable nonvolatile memory 56 is mounted. Reference numeral 205 denotes a mounted memory board on which at least a removable nonvolatile memory card connector 207 is mounted, and the removable nonvolatile memory 56 is configured to be removable by a user.

また２０７は、着脱可能不揮発性メモリ５６を着脱可能な構成にするための着脱可能不揮発性メモリカードコネクタ２０７である。さらに２０９は、システム制御回路５０から着脱可能不揮発性メモリ５６に対し画像データを送受信するためのデータバス、２１１は着脱可能不揮発性メモリ５６に対し画像データの送受信の基準となるクロック信号を送るクロックラインである。さらに、２１３は、データバス２０９に対して信号の周波数特性で高域周波数を抑制、もしくは信号の振幅を下げるためのフィルタである。 Reference numeral 207 denotes a removable nonvolatile memory card connector 207 for making the removable nonvolatile memory 56 removable. Further, reference numeral 209 denotes a data bus for transmitting and receiving image data from the system control circuit 50 to the removable nonvolatile memory 56, and reference numeral 211 denotes a clock for sending a clock signal serving as a reference for transmission and reception of image data to the removable nonvolatile memory 56. Line. Further, reference numeral 213 denotes a filter for suppressing the high frequency in the frequency characteristic of the signal with respect to the data bus 209 or reducing the amplitude of the signal.

次に、図４における従来技術の動作を説明する。撮影時、及び画像データを着脱可能不揮発性メモリ５６に書き込む際には、システム制御回路５０により着脱可能不揮発性メモリ５６に対して基準クロック信号に同期した画像データをデータバス２０９を介して送出する。当然にして、基準クロック信号もまた、クロックライン２１１で着脱可能不揮発性メモリ５６に供給される。 Next, the operation of the prior art in FIG. 4 will be described. At the time of shooting and when writing image data to the removable nonvolatile memory 56, the system control circuit 50 sends image data synchronized with the reference clock signal to the removable nonvolatile memory 56 via the data bus 209. . Of course, the reference clock signal is also supplied to the removable nonvolatile memory 56 via the clock line 211.

データバス２０９は、ここでは、一例として５０ＭＨｚの周波数で画像データが送出されているものとしたが、もちろん、この周波数に限るものではない。データバス２０９を介して送出される画像データは、着脱可能不揮発性メモリ５６が実装されているメモリ基板２０５に、コネクタ２０３を介して送出され、着脱可能不揮発性メモリ５６に書き込まれる。読み出し時においては、同一の基準クロック信号がクロックライン２１１より供給され、同じクロック周波数で、同一のデータバス２０９を介して画像データの流れる方向が逆になるだけで動作的には、記録時と同じである。 In this example, the data bus 209 is assumed to transmit image data at a frequency of 50 MHz as an example. However, the present invention is not limited to this frequency. The image data sent via the data bus 209 is sent via the connector 203 to the memory board 205 on which the removable nonvolatile memory 56 is mounted, and is written to the removable nonvolatile memory 56. At the time of reading, the same reference clock signal is supplied from the clock line 211, and only the direction of the flow of image data through the same data bus 209 is reversed at the same clock frequency. The same.

このとき、システム制御回路５０から送出される高周波の画像データはデータバス２０９上に流れるが、フィルタ２１３によって不要な高域周波数を抑制し不要輻射を軽減するように構成されている。しかしながら、従来の技術においては、フィルタ２１３だけでは十分に不要輻射ノイズを抑制することが困難であった。 At this time, high-frequency image data sent from the system control circuit 50 flows on the data bus 209, but the filter 213 is configured to suppress unnecessary high frequency and reduce unnecessary radiation. However, in the prior art, it has been difficult to sufficiently suppress unnecessary radiation noise with the filter 213 alone.

不要輻射の観点においては、配線長が長いほど、不要輻射ノイズに対しては不利であり、その配線に流れる周波数も高いほど不利であり、またさらに、配線に流れる電流が多ければ多いほうが不利ことは知られている。ここでいう不利の度合いは、周波数ｆ（Ｈｚ）の電流Ｉ（Ａ）が配線のループ面積Ｓ（ｍ^２）に流れた際の遠方界ｒ（ｍ）における電界強度の大きさに依存する。そなわち、周波数ｆ（Ｈｚ）の二乗、電流Ｉ（Ａ）、ループ面積Ｓ（ｍ^２）に比例する。 From the viewpoint of unnecessary radiation, the longer the wiring length, the more disadvantageous it is against unwanted radiation noise, the higher the frequency that flows through the wiring, the more disadvantageous, and the more current flowing through the wiring, the more disadvantageous Is known. The degree of disadvantage here depends on the magnitude of the electric field strength in the far field r (m) when the current I (A) having the frequency f (Hz) flows through the loop area S (m ² ) of the wiring. That is, it is proportional to the square of the frequency f (Hz), the current I (A), and the loop area S (m ² ).

＜実施形態１＞
図２は、本発明の実施形態の１例を示し、図１に示す撮像装置１００に適用される、着脱可能メモリとシステム制御回路間の概略的な構成図を示す。ただし、図４に示した従来技術と同じ回路部分には、同じ参照番号を付した。 <Embodiment 1>
FIG. 2 shows an example of an embodiment of the present invention, and shows a schematic configuration diagram between a removable memory and a system control circuit applied to the imaging apparatus 100 shown in FIG. However, the same reference numerals are assigned to the same circuit portions as those of the prior art shown in FIG.

図２において、２０１は、システム制御回路５０に含まれるデータ制御回路３０７とその周辺回路が実装されているメイン基板である。また、２０３はメイン基板２０１と、着脱可能不揮発性メモリ５６と、着脱可能不揮発性メモリカードコネクタ２０７が実装されているメモリ基板２０５とを基板間接続するための基板間コネクタである。 In FIG. 2, reference numeral 201 denotes a main board on which the data control circuit 307 included in the system control circuit 50 and its peripheral circuits are mounted. Reference numeral 203 denotes an inter-board connector for connecting the main board 201, the removable nonvolatile memory 56, and the memory board 205 on which the removable nonvolatile memory card connector 207 is mounted.

また、２０５は少なくとも着脱可能不揮発性メモリカードコネクタ２０７が実装され、着脱可能不揮発性メモリ５６が着脱可能な構成とされて実装されたメモリ基板である。また２０７は、着脱可能不揮発性メモリ５６を着脱可能な構成にするための着脱可能不揮発性メモリカードコネクタ２０７、２０９はシステム制御回路５０から着脱可能不揮発性メモリ５６に対して画像データを送受信するためのデータバスである。さらに２１１、は着脱可能不揮発性メモリ５６に対して画像データの送受信の基準となるクロック信号用のクロックライン、２１３はデータバス２０９に対して信号の周波数特性で高域周波数を抑制、もしくは信号の振幅を下げるためのフィルタである。 Reference numeral 205 denotes a memory board on which at least a removable nonvolatile memory card connector 207 is mounted and a removable nonvolatile memory 56 is configured to be removable. Reference numeral 207 denotes removable nonvolatile memory card connectors 207 and 209 for making the removable nonvolatile memory 56 detachable. The system control circuit 50 transmits and receives image data to and from the removable nonvolatile memory 56. This is a data bus. Reference numeral 211 denotes a clock line for a clock signal which is a reference for image data transmission / reception with respect to the removable nonvolatile memory 56, and reference numeral 213 denotes a frequency characteristic of the signal with respect to the data bus 209 to suppress high frequency or This is a filter for lowering the amplitude.

また、３０１はシステムに入力されたクロック信号を、着脱可能不揮発性メモリ５６との画像データの送受信に好適なクロック信号に変換するためのクロック制御回路である。３０３はシステム制御回路５０からの指令によりクロック制御回路３０１に入力されたマスタークロック信号を、必要に応じ１／ｎ分周するための分周回路であり、ここで、ｎは１以上の整数である。 Reference numeral 301 denotes a clock control circuit for converting a clock signal input to the system into a clock signal suitable for transmission / reception of image data with the removable nonvolatile memory 56. A frequency dividing circuit 303 divides the master clock signal input to the clock control circuit 301 by a command from the system control circuit 50 by 1 / n as necessary, where n is an integer of 1 or more. is there.

３０５はクロック制御回路３０１から送出される画像データに基づいて着脱可能不揮発性メモリ５６へ画像データを送受信するためのデータＩ／Ｆである。図に示すように、システム制御回路５０は、データＩ／Ｆ３０５、クロック制御回路３０１、１／ｎ分周回路３０３、データ制御回路３０７等を含む。そして、これらの回路ブロックにより、着脱可能不揮発性メモリ５６との画像データの伝送速度を制御する。 Reference numeral 305 denotes a data I / F for transmitting / receiving image data to / from the removable nonvolatile memory 56 based on image data sent from the clock control circuit 301. As shown in the figure, the system control circuit 50 includes a data I / F 305, a clock control circuit 301, a 1 / n frequency dividing circuit 303, a data control circuit 307, and the like. Then, the transmission speed of the image data with the removable nonvolatile memory 56 is controlled by these circuit blocks.

次に、図２に示した本発明の実施形態の動作を説明する。前述のとおり撮影時および、画像データを着脱可能不揮発性メモリ５６に書き込む際において、画像データは以下のように送出される。すなわち、システム制御回路５０により着脱可能不揮発性メモリ５６に対して基準クロック信号であるクロック信号に同期した画像データをデータバス２０９を介して着脱可能不揮発性メモリ５６に対して送出する。当然にして、基準クロック信号もまた、クロックライン２１１で着脱可能不揮発性メモリ５６に供給される。 Next, the operation of the embodiment of the present invention shown in FIG. 2 will be described. As described above, at the time of shooting and when the image data is written into the removable nonvolatile memory 56, the image data is transmitted as follows. That is, the system control circuit 50 sends image data synchronized with the clock signal, which is a reference clock signal, to the removable nonvolatile memory 56 to the removable nonvolatile memory 56 via the data bus 209. Of course, the reference clock signal is also supplied to the removable nonvolatile memory 56 via the clock line 211.

データバス２０９は、ここでは、一例として５０ＭＨｚの周波数で画像データが送出されているものとする。もちろん、この値に限るものではない。 Here, it is assumed that the data bus 209 transmits image data at a frequency of 50 MHz as an example. Of course, it is not limited to this value.

データバス２０９を介して送出される画像データは、着脱可能不揮発性メモリ５６が実装されているメモリ基板２０５に、コネクタ２０３を介して送出され、着脱可能不揮発性メモリ５６に書き込まれることになる。 The image data sent via the data bus 209 is sent via the connector 203 to the memory board 205 on which the detachable nonvolatile memory 56 is mounted, and written to the detachable nonvolatile memory 56.

ここでデータバス２０９の配線を検討する。すなわち、フィルタ２１３の配置される位置により、フィルタ２１３とデータＩ／Ｆ３０５との間の配線が、フィルタ２１３と着脱可能不揮発性メモリ５６との間の配線より短い様にされた場合を考える。この場合には、、配線の短いフィルタ２１３及びデータＩ／Ｆ３０５間の配線に高い周波数の信号を流すように制御する。そのためシステム制御回路５０は、１／ｎ分周回路３０３に対して高い周波数の設定を行うように、クロック制御回路３０１を制御する。 Here, the wiring of the data bus 209 is considered. That is, consider a case where the wiring between the filter 213 and the data I / F 305 is made shorter than the wiring between the filter 213 and the removable nonvolatile memory 56 depending on the position where the filter 213 is arranged. In this case, control is performed so that a high-frequency signal flows through the wiring between the filter 213 having a short wiring and the data I / F 305. Therefore, the system control circuit 50 controls the clock control circuit 301 so as to set a high frequency for the 1 / n frequency dividing circuit 303.

すなわち、クロック制御回路３０１に入力される５００ＭＨｚのマスタクロックは、１／ｎ分周回路３０３によりあらかじめ設定されたクロック周波数に変換されて、データＩ／Ｆ３０５に送出される。データＩ／Ｆ３０６が画像データを、送信する際に、ここでは一例として１／ｎ分周回路３０３は、システム制御回路５０の制御により、ｎは１以上の整数である１０と設定し５０ＭＨｚとして設定する。 That is, the 500 MHz master clock input to the clock control circuit 301 is converted to a preset clock frequency by the 1 / n frequency dividing circuit 303 and sent to the data I / F 305. When the data I / F 306 transmits image data, here, as an example, the 1 / n frequency dividing circuit 303 sets n as an integer of 1 or more and 10 as 50 MHz under the control of the system control circuit 50. To do.

設定されたデータＩ／Ｆ３０５はクロックライン２１１のクロック信号と、データバス２０９に送出する画像データのクロックレートを、５０ＭＨｚで送出する。送出された画像データは、データバス２０９を介してフィルタ２１３に入力される。そして、矩形波形の高域周波数を帯域制限されてから、コネクタ２０３を介し、メモリ基板２０５及び着脱可能不揮発性メモリカードコネクタ２０７を経由して着脱可能不揮発性メモリ５６に書込まれる。 The set data I / F 305 sends the clock signal of the clock line 211 and the clock rate of the image data sent to the data bus 209 at 50 MHz. The sent image data is input to the filter 213 via the data bus 209. After the high frequency of the rectangular waveform is band-limited, the data is written into the removable nonvolatile memory 56 via the connector 203 and the memory board 205 and the removable nonvolatile memory card connector 207.

図３は、図２の画像データ送受信の部分を示し、本実施形態の動作を説明する模式図を示す。図３の（Ａ）及び（Ｂ）において、４０１はシステム制御回路５０からフィルタ２１３までの配線、４０３は、フィルタ２１３から着脱可能不揮発性メモリ５６までの配線である。図３の（Ａ）に示すように、着脱可能不揮発性メモリ５６に画像データを書き込み動作を行う際には、システム制御回路５０はできるだけ高速に書き込み作業を行いたい要求がある。そのため、クロックライン２１１の高速クロック信号に同期した５０ＭＨｚで画像データをシステム制御回路５０から送出する。もちろん５０ＭＨｚに限ったものではない。 FIG. 3 is a schematic diagram illustrating the operation of this embodiment, showing the image data transmission / reception portion of FIG. In FIGS. 3A and 3B, 401 is a wiring from the system control circuit 50 to the filter 213, and 403 is a wiring from the filter 213 to the removable nonvolatile memory 56. As shown in FIG. 3A, when the image data is written in the removable nonvolatile memory 56, the system control circuit 50 has a request to perform the writing operation as fast as possible. Therefore, image data is sent from the system control circuit 50 at 50 MHz synchronized with the high-speed clock signal on the clock line 211. Of course, it is not limited to 50 MHz.

システム制御回路５０から送出された５０ＭＨｚの画像データは、フィルタ２１３によってシステムに不要な高域周波数を抑制され、配線４０３を経由して着脱可能不揮発性メモリ５６に画像データが送出される。そして、着脱可能不揮発性メモリ５６に画像データが書き込まれる。逆に、図３の（Ｂ）に示すように、着脱可能不揮発性メモリ５６からの画像データの読み出しの場合、システム制御回路５０から送出されるクロックライン２１１のクロック信号は、低速クロック信号となる。すなわち、前述の１／ｎ分周回路３０３を含むシステム制御回路５０により着脱可能不揮発性メモリ５６への画像データ書き込み時よりも低速である低速クロック信号に変換され、着脱可能不揮発性メモリ５６が制御される。 The 50 MHz image data sent from the system control circuit 50 is suppressed by the filter 213 so that the high frequency unnecessary for the system is suppressed, and the image data is sent to the detachable nonvolatile memory 56 via the wiring 403. Then, the image data is written in the removable nonvolatile memory 56. Conversely, as shown in FIG. 3B, in the case of reading image data from the removable nonvolatile memory 56, the clock signal of the clock line 211 sent from the system control circuit 50 becomes a low-speed clock signal. . That is, the system control circuit 50 including the 1 / n frequency divider 303 converts the low-speed clock signal, which is slower than when writing image data into the removable nonvolatile memory 56, to control the removable nonvolatile memory 56. Is done.

着脱可能不揮発性メモリ５６が送出された画像データは、クロックライン２１１の低速クロック信号に同期制御された画像データであるためデータレートも同様に低速化（ここでは２５ＭＨｚ）に制御されて配線４０３に送出される。配線４０３を伝播してフィルタ２１３に入力され不要な高周波成分を抑制された後配線４０１に送出され、システム制御回路５０に入力されで画像データが処理されることになる。 Since the image data sent from the detachable nonvolatile memory 56 is image data controlled in synchronization with the low-speed clock signal of the clock line 211, the data rate is similarly controlled to be low (25 MHz in this case) and connected to the wiring 403. Sent out. After being propagated through the wiring 403 and input to the filter 213 to suppress unnecessary high frequency components, it is transmitted to the wiring 401 and input to the system control circuit 50 to process the image data.

この場合、配線４０１と配線４０３の条件として、配線４０１の方が配線４０３よりも短い配線であることが必要である。このとき着脱可能不揮発性メモリ５６への画像データ書き込みの際は、５０ＭＨｚの高速クロック信号の配線はフィルタ２１３により不要高周波成分が抑制され、配線４０１に流れることになる。不要高周波抑制された後の配線４０３は、配線４０１よりも長いが、不要高周波抑制された後であるのであまり問題とはならないことになる。 In this case, as a condition for the wiring 401 and the wiring 403, the wiring 401 needs to be shorter than the wiring 403. At this time, when writing image data to the removable nonvolatile memory 56, the unnecessary high frequency components of the wiring of the high-speed clock signal of 50 MHz are suppressed by the filter 213 and flow to the wiring 401. The wiring 403 after the unnecessary high frequency is suppressed is longer than the wiring 401, but it is not a problem because it is after the unnecessary high frequency is suppressed.

先に説明したように、配線の長さに比例して輻射ノイズが増えることから、高速クロック信号に同期した画像信号が短い配線４０１になるよう構成されている。 As described above, since radiation noise increases in proportion to the length of the wiring, the image signal synchronized with the high-speed clock signal is configured to be a short wiring 401.

ここでは着脱可能なメモリを例にしているが、着脱不可能なメモリでもよい。このことによってシステム制御回路５０から制御する画像データの送受信データ速度を制御し、基板の配線を制御することで好適な不要輻射を抑制した画像データ送受信システムが構築できる。実施形態１において、配線４０１が、配線４０３より長い場合に高速クロック信号は、着脱可能不揮発性メモリ５６への画像データの読出しの際に使用され、低速クロック信号は、着脱可能不揮発性メモリ５６への画像データの書込みの際に使用されることになる。これにより、不要輻射信号の影響を極力さけることが可能となる。これらの制御は、クロック制御回路３０１で発生するクロック信号の周波数、すなわち、１／ｎ分周回路３０３のｎの値を制御することにより可能となる。 Here, a removable memory is taken as an example, but a non-removable memory may be used. As a result, a transmission / reception data rate of image data controlled from the system control circuit 50 is controlled, and an image data transmission / reception system that suppresses unnecessary radiation can be constructed by controlling the wiring of the substrate. In the first embodiment, when the wiring 401 is longer than the wiring 403, the high-speed clock signal is used when reading image data to the removable nonvolatile memory 56, and the low-speed clock signal is supplied to the removable nonvolatile memory 56. It is used when writing image data. Thereby, it becomes possible to minimize the influence of the unnecessary radiation signal. These controls can be performed by controlling the frequency of the clock signal generated by the clock control circuit 301, that is, the value of n of the 1 / n frequency dividing circuit 303.

＜実施形態２＞
次に、図２にもどり、本発明の実施形態２について説明する。特に、実施形態２においては、複数種類が存在するメモリ基板２０５の種別を認識するための認識回路３０９が設けられる。実施形態２の動作は基本的には、実施形態１の動作と同じであるので、説明は省略するが、その違いは、認識回路３０９を設けた点にある。 <Embodiment 2>
Next, returning to FIG. 2, Embodiment 2 of the present invention will be described. In particular, in the second embodiment, a recognition circuit 309 for recognizing the type of the memory substrate 205 having a plurality of types is provided. Since the operation of the second embodiment is basically the same as that of the first embodiment, the description thereof is omitted, but the difference is that a recognition circuit 309 is provided.

すなわち、メイン基板２０１は同一基板であるが、メモリ基板２０５が複数製品で複数種類存在し、複数の組み合わせが存在する場合がある。この場合、認識回路３０９はコネクタ２０３を介して識別信号が、識別信号ライン２１５を介してシステム制御回路５０に与えられ、そこで接続されるメモリ基板２０５の種別を認識する。認識された基板はあらかじめシステム制御回路５０によって設定された条件に基づいてクロック制御回路３０１を制御し、画像データの送受信の速度を変化させる。 That is, there are cases where the main board 201 is the same board, but there are a plurality of types of memory boards 205 and a plurality of combinations. In this case, the recognition circuit 309 receives an identification signal via the connector 203 and supplies it to the system control circuit 50 via the identification signal line 215, and recognizes the type of the memory board 205 connected thereto. The recognized substrate controls the clock control circuit 301 based on the conditions set in advance by the system control circuit 50 to change the transmission / reception speed of the image data.

また、メモリ基板２０５の配線長が十分に短く不要輻射のノイズに関して問題が発生しない場合、フィルタ２１３を削除することもある。その際には、十分に速い速度で着脱可能不揮発性メモリ５６に対して読み出し、書き込みを行うことができる。１／ｎ分周回路３０３に与える１以上の整数であるｎを小さい値にして制御する。また逆の場合、メモリ基板２０５の配線長が十分に長い場合、ｎの値を大きくして制御することでデータの波形の品質を保ちながら不要輻射に対して好適な設定を、メイン基板２０１側を変更しなくとも対応できる。 In addition, when the wiring length of the memory substrate 205 is sufficiently short and no problem occurs with noise of unnecessary radiation, the filter 213 may be deleted. At that time, reading and writing can be performed with respect to the removable nonvolatile memory 56 at a sufficiently high speed. Control is performed by setting n, which is an integer of 1 or more, to the 1 / n frequency dividing circuit 303 to a small value. On the other hand, if the wiring length of the memory substrate 205 is sufficiently long, the main substrate 201 side can set a suitable setting for unwanted radiation while maintaining the quality of the data waveform by increasing the value of n. It is possible to respond without changing.

いずれにしても、本発明においては、必要に応じて、高速クロック信号と低速クロック信号を使い分けることで、不要輻射信号の影響をさけることが可能な情報処理装置を提供することが可能となる。 In any case, in the present invention, it is possible to provide an information processing apparatus capable of avoiding the influence of unnecessary radiation signals by properly using a high-speed clock signal and a low-speed clock signal as necessary.

また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給しても達成可能である。すなわち、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。 The object of the present invention can also be achieved by supplying a storage medium storing software program codes for realizing the functions of the above-described embodiments to a system or apparatus. That is, it goes without saying that this can also be achieved by the computer (or CPU or MPU) of the system or apparatus reading and executing the program code stored in the storage medium. In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the storage medium storing the program code constitutes the present invention.

プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性の半導体メモリカード、ＲＯＭなどを用いることができる。また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現される場合もある。 As a storage medium for supplying the program code, for example, a flexible disk, hard disk, optical disk, magneto-optical disk, CD-ROM, CD-R, magnetic tape, nonvolatile semiconductor memory card, ROM, or the like can be used. . Further, the functions of the above-described embodiments may be realized by executing the program code read by the computer.

しかし、さらにそのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。 However, when the OS (operating system) operating on the computer performs part or all of the actual processing based on the instruction of the program code, and the functions of the above-described embodiments are realized by the processing. Needless to say, is also included.

さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれる場合もあり得る。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。 Furthermore, the program code read from the storage medium may be written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer. After that, the CPU of the function expansion board or function expansion unit performs part or all of the actual processing based on the instruction of the program code, and the function of the above-described embodiment is realized by the processing. Needless to say.

本発明の実施形態１、２が適用可能な撮像装置の全体の構成ブロック図である。1 is an overall configuration block diagram of an imaging apparatus to which Embodiments 1 and 2 of the present invention are applicable. 本発明の実施形態１、２における着脱可能メモリとシステム制御回路間の概略的な構成図である。It is a schematic block diagram between the removable memory and system control circuit in Embodiment 1, 2 of this invention. 本発明の実施形態１、２における画像データの送受信の動作を説明するための模式図である。It is a schematic diagram for demonstrating the operation | movement of transmission / reception of the image data in Embodiment 1, 2 of this invention. 従来技術における着脱可能メモリとシステム制御回路間の概略的な構成図である。It is a schematic block diagram between the removable memory and system control circuit in a prior art.

Claims

Memory that can be written and read; and
System control means for controlling the transfer speed and transfer direction of the image data in the memory;
A data bus wired between the memory and the system control means,
The system control means includes
Clock control for controlling the transfer speed of the image data transferred between the memory and the system control means using the data bus so as to be different at the time of writing to and reading from the memory. An information processing apparatus including means.

A filter inserted in the middle of the data bus wired between the memory and the system control circuit;
The information processing apparatus according to claim 1, wherein the system control unit performs control so as to change the transfer speed of the image data according to an insertion position of the filter.

When the transfer direction of the image data is the direction from the system control means to the memory, the image data is written into the memory,
3. The information processing apparatus according to claim 1, wherein when the transfer direction of the image data is a direction from the memory to the system control unit, the image data is read from the memory.

The memory includes identification means for indicating the type of the memory,
The information processing apparatus according to claim 1, wherein the system control unit determines the transfer speed according to an identification signal from the identification unit.