JP2007322372A - Ic tester - Google Patents
Ic tester Download PDFInfo
- Publication number
- JP2007322372A JP2007322372A JP2006156165A JP2006156165A JP2007322372A JP 2007322372 A JP2007322372 A JP 2007322372A JP 2006156165 A JP2006156165 A JP 2006156165A JP 2006156165 A JP2006156165 A JP 2006156165A JP 2007322372 A JP2007322372 A JP 2007322372A
- Authority
- JP
- Japan
- Prior art keywords
- module
- test head
- opening
- dut
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Abstract
Description
本発明は、被試験対象、例えば、IC、LSI等を試験するICテスタに関し、周辺回路の取替えが容易に行えるICテスタに関するものである。 The present invention relates to an IC tester for testing an object to be tested, for example, IC, LSI, and the like, and relates to an IC tester in which peripheral circuits can be easily replaced.
ICテスタは、被試験対象(以下DUT)に試験信号を出力し、DUTの出力により、DUTの良否の判定を行うものである。このような装置は、例えば、特許文献1等に示される。以下図2を用いて説明する。 The IC tester outputs a test signal to an object to be tested (hereinafter referred to as DUT), and determines the quality of the DUT based on the output of the DUT. Such an apparatus is disclosed in, for example, Patent Document 1. This will be described below with reference to FIG.
図2において、DUT1は、ウェハ状態のIC,LSI等である。プローブカード2は、DUT1とプローブにより電気的に接続する。コンタクトリング3は、プローブカード2と電気的に接続する。パフォーマンスボード4は、コンタクトリング3と電気的に接続する。テストヘッド5は、複数のピンエレクトロニクスカードと呼ばれるプリント基板を内部に搭載し、パフォーマンスボード4と電気的に接続する。本体6は、装置の電源、装置の制御を司る制御部等が格納され、テストヘッド5と電気的に接続する。なお、図示では、DUT1を上側に記載したが、通常、ウェハを試験する場合は、テストヘッド5を回転させ、DUT1は下側位置に配置されるのが通常である。
In FIG. 2, DUT 1 is an IC, LSI or the like in a wafer state. The probe card 2 is electrically connected to the DUT 1 by a probe. The contact ring 3 is electrically connected to the probe card 2. The performance board 4 is electrically connected to the contact ring 3. The
このような装置の動作を以下に説明する。図示しないプローバにより、DUT1をプローブカード2のプローブに電気的に接続する。接続後、テストヘッド5から、コンタクトピンを介して、試験信号がパフォーマンスボード4に出力される。そして、パフォーマンスボード4から、コンタクトリング3を介して、プローブカード2に試験信号が出力される。この試験信号を、プローブカード2はDUT1に出力する。DUT1は、試験信号に基づいた出力を行う。この出力をプローブカード2は入力し、コンタクトリング3を介して、パフォーマンスボード4に出力する。そして、パフォーマンスボード4から、コンタクトピンを介して、テストヘッド5へDUT1の出力は入力される。この結果、テストヘッド5でDUT1の良否が判定される。再び、プローバにより、DUT1の接続切替えが行われる。
The operation of such an apparatus will be described below. The DUT 1 is electrically connected to the probe of the probe card 2 by a prober (not shown). After the connection, a test signal is output from the
DUT1を試験する場合、一般的にDUT1が動作する動作条件となる周辺回路をパフォーマンスボード4に搭載し、DUT1の種類が代わるごとに、パフォーマンスボード4の取り替えやパフォーマンスボード4に周辺回路を搭載したプリント基板を取り付けている。そして、テストヘッド5を回転して、プローバ側に設置されているコンタクトリング3にパフォーマンスボード4を電気的に接続している。
When testing DUT1, generally, a peripheral circuit that is an operating condition for operating DUT1 is mounted on performance board 4, and each time the type of DUT1 is changed, performance board 4 is replaced or a peripheral circuit is mounted on performance board 4. A printed circuit board is attached. Then, the
近年、IC,LSI等の多ピン化に伴い、コンタクトリング3とパフォーマンスボード4の信号経路数が多くなり、コンタクトリング3とパフォーマンスボード4との電気的接続を、テストヘッド5を回転させて電気的に接続させることが困難になってきた。
In recent years, the number of signal paths between the contact ring 3 and the performance board 4 has increased along with the increase in the number of pins of IC, LSI, etc., and the electrical connection between the contact ring 3 and the performance board 4 is performed by rotating the
そこで、コンタクトリングまでテストヘッドとして、カバーで覆われるようになり、プローブカードのみ、プローバ側に搭載し、テストヘッドを回転させて、テストヘッドのポゴピンとプローブカードとが電気的に接続されるようになってきた。このため、周辺回路は、プローブカードに搭載しなければならなかった。この結果、DUTの種類が代わるごとに、高価なプローブカードを変更しなければならない。プローブカードから周辺回路を着脱自在にしたとしても、周辺回路を取り替えるために、大重量のテストヘッドを回転させなければならない。また、DUT1はロット生産のため、DUT1の種類変更のため、1日に1回、周辺回路の取替えのために、テストヘッドの回転作業が発生してしまう場合もある。 Therefore, the contact ring is covered with a cover as a test head, and only the probe card is mounted on the prober side, and the test head is rotated so that the pogo pin of the test head and the probe card are electrically connected. It has become. For this reason, the peripheral circuit had to be mounted on the probe card. As a result, an expensive probe card must be changed each time the type of DUT is changed. Even if the peripheral circuit is made detachable from the probe card, a heavy test head must be rotated to replace the peripheral circuit. Further, because the DUT 1 is lot production, the type of the DUT 1 is changed, and the test head may be rotated once a day to replace the peripheral circuit.
そこで、本発明の目的は、周辺回路の取替えが容易に行えるICテスタを実現することにある。 Therefore, an object of the present invention is to realize an IC tester in which peripheral circuits can be easily replaced.
このような課題を達成するために、本発明のうち第1の手段は、
被試験対象を試験するICテスタにおいて、
前記被試験対象と電気的に接続するプローブカードと、
このプロードカードと電気的に接続し、開口部を側面に設けるテストヘッドと、
この開口部に挿入し、前記被試験対象の試験の周辺回路を有するモジュールと
を備えたことを特徴とするものである。
第2の手段は、第1の手段であって、
テストヘッドは、プロープカードと電気的に接続する複数のポゴピンを有することを特徴とするものである。
第3の手段は、第1または第2の手段であって、
開口部に取り付けられるカバーと、
このカバーの開閉を検出するセンサと
を設け、センサの検出により、前記モジュールへの電源ラインのオン、オフを行うことを特徴とするものである。
In order to achieve such a problem, the first means of the present invention is:
In an IC tester for testing a test object,
A probe card electrically connected to the test object;
A test head that is electrically connected to the Proad card and has an opening on a side surface;
And a module having a peripheral circuit of the test object to be tested, which is inserted into the opening.
The second means is the first means,
The test head has a plurality of pogo pins electrically connected to the probe card.
The third means is the first or second means,
A cover attached to the opening;
A sensor for detecting opening and closing of the cover is provided, and the power supply line to the module is turned on and off by detection of the sensor.
本発明によれば以下のような効果がある。
テストヘッドの側面の開口部に、周辺回路を搭載したモジュールを挿入するので、プローブカードの取り外しやテストヘッドの回転等をしなくとも、容易に周辺回路の取り付け、取り外しを行うことができる。また、どの周辺回路のモジュールを取り付けたのかを、テストヘッドの側面から容易に確認することができる。
The present invention has the following effects.
Since the module with the peripheral circuit is inserted into the opening on the side surface of the test head, the peripheral circuit can be easily attached and detached without removing the probe card or rotating the test head. In addition, it is possible to easily confirm from the side of the test head which peripheral circuit module is attached.
また、カバーの開閉により、モジュールへの電源供給のオン、オフを行うので、ICテスタの全体電源を落とさずとも、モジュールの破壊等を防止することができる。 Further, since the power supply to the module is turned on and off by opening and closing the cover, it is possible to prevent the module from being destroyed without turning off the entire power of the IC tester.
以下本発明を、図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。ここで、図2と同一のものは同一符号を付し説明を省略する。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. Here, the same components as those in FIG.
図1において、テストヘッド7は、コンタクトリング3、パフォーマンスボード4、テストヘッド5の代わりに設けられ、図示しない本体と接続し、複数のピンエレクトロニクスカードが筐体内部に搭載され、コンタクトリング71、開口部72、カバー73、センサ74,75等を有する。コンタクトリング71は、テストヘッド7の上面に設けられ、ポゴピンにより、プロードカード2と電気的に接続する。開口部72は、テストヘッド7の側面に設けられ、奥に図示しないコネクタが設けられる。カバー73は透明な材料、例えば透明なプラスチックで、開口部72の開閉をスライドして行う。センサ74,75は近接センサで、図示しない本体からの電源ラインのスイッチをオン、オフする。センサ74は検出体で、カバー73に取り付けられる。センサ75は近接スイッチで、カバー73が開口部72を覆った位置で、センサ74に対向する位置にテストヘッド7内部に設けられる。複数のモジュール8は、背面にコネクタを有し、テストヘッド7の開口部72に挿入し、DUT1の試験の周辺回路を搭載したプリント基板を有する。なお、モジュール8は、図示は1つしかしていない。もちろん、モジュール8を1つだけテストヘッド7の開口部72に挿入する構成でもよい。周辺回路は、例えばDUT1のデバイスパワーのバイパスコンデンサや、DUT1が液晶駆動ドライバの場合、リファレンス信号のバイパスコンデンサ等である。
In FIG. 1, a
このような装置の動作を以下に説明する。カバー73をスライドさせ、開口部72を開ける。これにより、センサ75が、センサ74が離れたことを検知し、電源ラインをオフする。そして、モジュール8を開口部72に挿入して、モジュール8のコネクタとテストヘッド7のコネクタとを電気的に接続する。この結果、モジュール8は、プローブカード2と平行な位置に配置される。カバー73をスライドして閉めると、センサ75が、センサ74が近づいたことを検知し、電源ラインをオンし、モジュール8のコネクタを介して、モジュール8に電源電圧が供給される。
The operation of such an apparatus will be described below. The
図示しないプローバにより、DUT1をプローブカード2のプローブに電気的に接続する。接続後、テストヘッド7から試験信号がプローブカード2に出力される。この試験信号を、プローブカード2はDUT1に出力する。DUT1は、試験信号に基づいた出力を行う。この出力をプローブカード2は入力し、テストヘッド7に出力する。そして、テストヘッド7は、DUT1の良否が判定される。再び、プローバにより、DUT1の接続切替えが行われる。
The DUT 1 is electrically connected to the probe of the probe card 2 by a prober (not shown). After the connection, a test signal is output from the
DUT1の品種を代えて試験する場合、再び、カバー73をスライドさせ、開口部72を開ける。これにより、センサ75が、センサ74が離れたことを検知し、電源ラインをオフにし、モジュール8への電源電圧の供給を止める。そして、モジュール8を開口部72から取り出す。そして、異なるモジュール8を開口部72に挿入して、モジュール8のコネクタとテストヘッド7のコネクタとを電気的に接続し、カバー73をスライドして閉めると、センサ75が、センサ74が近づいたことを検知し、電源ラインをオンし、モジュール8のコネクタを介して、モジュール8に電源電圧が供給される。そして、再び、試験を行う。
When the test is performed by changing the type of DUT 1, the
このように、テストヘッド7の側面の開口部72に、周辺回路を搭載したモジュール8を挿入するので、プローブカード2の取り外しやテストヘッド7の回転等をしなくとも、容易に周辺回路の取り付け、取り外しを行うことができる。また、どの周辺回路のモジュール8を取り付けたのかを、テストヘッド7の側面から容易に確認することができる。
As described above, since the module 8 with the peripheral circuit is inserted into the opening 72 on the side surface of the
また、カバー73の開閉により、モジュール8への電源供給のオン、オフを行うので、ICテスタの全体電源を落とさずとも、モジュール8の破壊等を防止することができる。
In addition, since the power supply to the module 8 is turned on and off by opening and closing the
なお、本発明はこれに限定されるものではなく、周辺回路のデバックのため、モジュール8を接続する中継モジュールを設け、中継モジュールをテストヘッド7の開口部72に挿入する構成にしてもよい。このようにすれば、モジュール8をテストヘッド7の外部に出して、周辺回路のチェックを行うことができる。この場合、カバー73を開けても、モジュール8に電源電圧が供給される構成にする。
Note that the present invention is not limited to this, and a relay module for connecting the module 8 may be provided to debug the peripheral circuit, and the relay module may be inserted into the opening 72 of the
また、モジュール8の代わりに、配線検査のための診断モジュールを設け、診断モジュールをテストヘッド7の開口部72に挿入する構成にしてもよい。このようにすれば、モジュール8のコネクタに接続するテストヘッド7内部コネクタまでの配線診断を行うことができる。
Further, instead of the module 8, a diagnostic module for wiring inspection may be provided, and the diagnostic module may be inserted into the opening 72 of the
また、コンタクトリング71が、ポゴピンにより、プローブカード2に電気的に接続する構成を示したが、プローブカード2にコネクタを設け、コンタクトリング71が、コネクタにより、プローブカード2のコネクタに電気的に接続する構成でもよい。 Moreover, although the contact ring 71 showed the structure electrically connected to the probe card 2 by the pogo pin, the connector was provided in the probe card 2, and the contact ring 71 was electrically connected to the connector of the probe card 2 by the connector. It may be configured to connect.
また、カバー73を設ける構成を示したが、設けない構成でもよい。そして、カバー73は、透明な材料としたが、これに限定されるものではなく、カバー73にのぞき窓を設け、モジュール8の種類等を確認する構成にしてもよい。また、カバー73は、スライド開閉でなくともよい。
Moreover, although the structure which provides the
また、DUT1はウェハ状態を示したが、パッケージでもよい。 Moreover, although DUT1 showed the wafer state, a package may be sufficient.
1 DUT
2 プローブカード
7 テストヘッド
71 コンタクトリング
72 開口部
73 カバー
74,75 センサ
8 モジュール
1 DUT
2
Claims (3)
前記被試験対象と電気的に接続するプローブカードと、
このプロードカードと電気的に接続し、開口部を側面に設けるテストヘッドと、
この開口部に挿入し、前記被試験対象の試験の周辺回路を有するモジュールと
を備えたことを特徴とするICテスタ。 In an IC tester for testing a test object,
A probe card electrically connected to the test object;
A test head that is electrically connected to the Proad card and has an opening on a side surface;
An IC tester comprising: a module which is inserted into the opening and has a peripheral circuit of the test object to be tested.
このカバーの開閉を検出するセンサと
を設け、センサの検出により、前記モジュールへの電源ラインのオン、オフを行うことを特徴とする請求項1または2記載のICテスタ。
A cover attached to the opening;
3. An IC tester according to claim 1, wherein a sensor for detecting opening / closing of the cover is provided, and the power supply line to the module is turned on / off by detection of the sensor.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006156165A JP2007322372A (en) | 2006-06-05 | 2006-06-05 | Ic tester |
TW096113799A TW200811456A (en) | 2006-06-05 | 2007-04-19 | IC tester |
KR1020070039335A KR100895838B1 (en) | 2006-06-05 | 2007-04-23 | Ic tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006156165A JP2007322372A (en) | 2006-06-05 | 2006-06-05 | Ic tester |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007322372A true JP2007322372A (en) | 2007-12-13 |
Family
ID=38855319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006156165A Withdrawn JP2007322372A (en) | 2006-06-05 | 2006-06-05 | Ic tester |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2007322372A (en) |
KR (1) | KR100895838B1 (en) |
TW (1) | TW200811456A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011145244A1 (en) * | 2010-05-20 | 2011-11-24 | 株式会社アドバンテスト | Testing apparatus |
JP2011242339A (en) * | 2010-05-20 | 2011-12-01 | Advantest Corp | Test head, testing board and test device |
US8773141B2 (en) | 2008-10-28 | 2014-07-08 | Advantest Corporation | Test apparatus and circuit module |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009005202T5 (en) * | 2009-09-02 | 2012-07-19 | Advantest Corporation | Test device, test method and program |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01235345A (en) * | 1988-03-16 | 1989-09-20 | Tokyo Electron Ltd | Semiconductor inspection apparatus |
JPH0361339U (en) * | 1989-10-20 | 1991-06-17 | ||
JPH08264603A (en) * | 1995-01-24 | 1996-10-11 | Advantest Corp | Semiconductor tester |
JP2000121704A (en) * | 1998-10-19 | 2000-04-28 | Advantest Corp | Ic-testing device |
JP2004268342A (en) * | 2003-03-06 | 2004-09-30 | Kyocera Mita Corp | Image formation device |
JP2005091041A (en) * | 2003-09-12 | 2005-04-07 | Advantest Corp | Apparatus for testing semiconductor |
JP2005321238A (en) * | 2004-05-07 | 2005-11-17 | Yokogawa Electric Corp | Dut interface for semi-conductor testing device |
JP2006064441A (en) * | 2004-08-25 | 2006-03-09 | Yokogawa Electric Corp | Light source for inspection and ic tester |
JP2006064488A (en) * | 2004-08-26 | 2006-03-09 | Yokogawa Electric Corp | Semiconductor tester |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6629282B1 (en) * | 1999-11-05 | 2003-09-30 | Advantest Corp. | Module based flexible semiconductor test system |
-
2006
- 2006-06-05 JP JP2006156165A patent/JP2007322372A/en not_active Withdrawn
-
2007
- 2007-04-19 TW TW096113799A patent/TW200811456A/en unknown
- 2007-04-23 KR KR1020070039335A patent/KR100895838B1/en not_active IP Right Cessation
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01235345A (en) * | 1988-03-16 | 1989-09-20 | Tokyo Electron Ltd | Semiconductor inspection apparatus |
JPH0361339U (en) * | 1989-10-20 | 1991-06-17 | ||
JPH08264603A (en) * | 1995-01-24 | 1996-10-11 | Advantest Corp | Semiconductor tester |
JP2000121704A (en) * | 1998-10-19 | 2000-04-28 | Advantest Corp | Ic-testing device |
JP2004268342A (en) * | 2003-03-06 | 2004-09-30 | Kyocera Mita Corp | Image formation device |
JP2005091041A (en) * | 2003-09-12 | 2005-04-07 | Advantest Corp | Apparatus for testing semiconductor |
JP2005321238A (en) * | 2004-05-07 | 2005-11-17 | Yokogawa Electric Corp | Dut interface for semi-conductor testing device |
JP2006064441A (en) * | 2004-08-25 | 2006-03-09 | Yokogawa Electric Corp | Light source for inspection and ic tester |
JP2006064488A (en) * | 2004-08-26 | 2006-03-09 | Yokogawa Electric Corp | Semiconductor tester |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8773141B2 (en) | 2008-10-28 | 2014-07-08 | Advantest Corporation | Test apparatus and circuit module |
JP5683961B2 (en) * | 2008-10-28 | 2015-03-11 | 株式会社アドバンテスト | Test equipment and circuit module |
WO2011145244A1 (en) * | 2010-05-20 | 2011-11-24 | 株式会社アドバンテスト | Testing apparatus |
JP2011242339A (en) * | 2010-05-20 | 2011-12-01 | Advantest Corp | Test head, testing board and test device |
JP2011242338A (en) * | 2010-05-20 | 2011-12-01 | Advantest Corp | Test device |
US9128147B2 (en) | 2010-05-20 | 2015-09-08 | Advantest Corporation | Test head, test board and test apparatus |
US9140749B2 (en) | 2010-05-20 | 2015-09-22 | Advantest Corporation | Test apparatus |
Also Published As
Publication number | Publication date |
---|---|
TW200811456A (en) | 2008-03-01 |
KR20070116539A (en) | 2007-12-10 |
KR100895838B1 (en) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130076383A1 (en) | Method for testing an integrated circuit | |
JP2007322372A (en) | Ic tester | |
TWI649566B (en) | Substrate inspection device | |
JP3371869B2 (en) | High-speed test equipment for bare-chip LSI-mounted boards | |
US5736849A (en) | Semiconductor device and test method for connection between semiconductor devices | |
US8140923B2 (en) | Test circuit and method for testing of infant mortality related defects | |
US6865703B2 (en) | Scan test system for semiconductor device | |
JP2012063198A (en) | Semiconductor device, semiconductor tester, and semiconductor test system | |
KR100505661B1 (en) | System for semiconductor test and method for operating the same | |
JP2008026122A (en) | Maintenance method for semiconductor element inspecting apparatus | |
JP2009063461A (en) | Device for discriminating dut interface | |
JP2005308587A (en) | Diagnostic board, diagnostic method and diagnostic device for performance board | |
JPH09211076A (en) | Circuit-board inspecting apparatus and semiconductor circuit | |
JP3586972B2 (en) | Semiconductor integrated circuit and test method therefor | |
KR200370954Y1 (en) | inspection mechanism for a liquid crystal display's integrated circuit | |
KR100604147B1 (en) | inspection mechanism for a liquid crystal display's integrated circuit | |
KR100622143B1 (en) | Multiplexing apparatus of input/output port | |
KR100252658B1 (en) | device for removing noise in a PCB tester | |
JP2008098230A (en) | Semiconductor testing system and semiconductor testing apparatus, wafer to be tested, and semiconductor testing method | |
WO2001053845A1 (en) | A printed circuit assembly with configurable boundary scan paths | |
JPH1096758A (en) | Electronic circuit substrate with self diagnostic function | |
KR100385398B1 (en) | Integrated circuit burn-in test apparatus having connection fail check mode, probing board and method for checking connection fail | |
JP2023148529A (en) | Inspection apparatus and inspection method | |
US20090224604A1 (en) | Semiconductor device having plural power source terminals coupled to function block and method of controlling the same | |
JP2005055236A (en) | Inspection device of semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110519 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110621 |