JP2007298770A - 光導波路デバイス及びその製造方法 - Google Patents

Abstract

【課題】 高温の熱処理が必要な場合でも、マスクの機能を損なわせること無く、高精度な台座ブロックを作製する。
【解決手段】 マスク２２となるクロム膜２１は、エッチングストップ層（図示せず）上の下部クラッド層１２２、コア層１３及び上部クラッド層１４が除去され、かつエッチングストップ層が除去された後、下部クラッド層１２２上に形成される。そのため、クロム膜２１を形成する前に、下部クラッド層１２１，１２２、コア層１３などに高温の熱処理を施しても、クロム膜２１には何ら影響を与えない。一方、台座ブロック１９の高さ精度を決定するマスク２２下の下部クラッド層１２１は、製造工程中常にエッチングストップ層又はマスク２２によって保護されている。したがって、このような高温の熱処理が必要な場合でも、マスク２２の機能を損なわせること無く、高精度な台座ブロック１９を作製できる。
【選択図】 図１

Description

本発明は、基板上に光導波路部と光素子搭載部とを有する光導波路デバイス及びその製造方法に関する。

光アクセス市場で使用される光トランシーバは、ＬＤ、ＰＤ、薄膜フィルタ、レンズなどから構成されるマイクロオプティクス型モジュールと、シリコン基板上に石英導波路を作製し、ＬＤやＰＤなどを表面実装して構成されるＰＬＣモジュールとに大別される。両者とも一長一短を有するが、光軸調整を必要としない後者の方がコスト及びデリバリーの点で有利と言える。この光軸調整を必要としない実装方法は、一般に「パッシブアライメント実装」と呼ばれている。このパッシブアライメント実装において、光部品の光導波路チップ対する平面方向位置は、両者に設けられたアライメントマーカを赤外透過光で画像検出認識することによって決定される。また、その垂直方向位置は、台座と呼ばれるブロックの高さによって決定される。この台座高さは高精度に作製されるため、台座に光部品を搭載するだけで、光導波路との高さを高精度に合わせることが可能となる。

この種の光導波路デバイスが、例えば特許文献１に開示されている。図５は、特許文献１に開示された従来の光導波路デバイスを示す分解斜視図である。以下、この図面に基づき説明する。

光導波路デバイス５０は、シリコン基板５１上に形成された下部クラッド層５２１，５２２、コア層５３及び上部クラッド層５４を有する光導波路形成層５５から成る光導波路部５６と、光導波路形成層５５の一部が除去されて成る光素子搭載部５７とを有し、光導波路形成層５５の一部の除去によって露出した光導波路部５６の端面に、光素子搭載部５７に搭載された発光素子５８が光学的に結合される。

光素子搭載部５７は、下部クラッド層５２１から成る台座ブロック５９及びアライメントマーカ６０と、台座ブロック５９上及びアライメントマーカ６０上に設けられたクロム（Ｃｒ）膜６１から成る台座ブロック形成用のマスク６２とを有し、かつ、マスク６２に発光素子５８が接触する。下部クラッド層５２１，５２２、コア層５３及び上部クラッド層５４は常圧ＣＶＤ膜である。

換言すると、光導波路デバイス５０は、光導波路回路が作製されたＰＬＣチップ上に発光素子５８が表面実装されたものである。

図６は図５の光導波路デバイスを製造する方法を示す断面図であり、図６（ａ）〜図６（ｈ）の順に工程が進行する。以下、図５及び図６に基づき説明する。

（ａ）．まず、シリコン基板５１上に、一層目の下部クラッド層５２１を成膜する。

（ｂ）．続いて、下部クラッド層５２１上に、後に台座ブロック形成用のマスクとなるクロム膜６１をパターニングする。このとき、発光素子５８搭載時に必要となるアライメントマーカ形成用のマスクとなるクロム膜６１も同時にパターニングされる。

（ｃ）．続いて、二層目の下部クラッド層５２２を成膜する。

（ｄ）．続いて、下部クラッド層５２２の上に、光導波路部５６のコアとなるコア層５３を堆積させ、ドライエッチングによって導波路をパターニングする。

（ｅ）．続いて、コア層５３を埋め込むための一層目の上部クラッド層５４１を堆積させ、高温でリフロー処理する。上部クラッド層５４１は、低融点膜から成る。このリフロー処理の温度は、一般に８００℃〜９００℃である。

（ｆ）．続いて、その上に二層目の上部クラッド層５４２を成膜して導波路構造が完成する。

（ｇ）．続いて、図示しないが、その上にクロム膜６３及びフォトレジスト膜６４を積層し、光導波路部５６となる光導波路形成層５５上にのみクロム膜６３が残るようにパターンニングする。最後に、ドライエッチングによって、クロム膜６３をマスクとしてコア層５３の端面を露出させると同時に、（ｂ）でパターニングしたクロム膜６１をマスク６２として、台座ブロック５９及びアライメントマーカ６０を形成して完成となる。

この後、必要に応じて、クロム膜の除去、絶縁膜や電極メタルなどの成膜及びパターニングを行う。例えば（ｈ）では、クロム膜６３が除去されている。

光導波路デバイス５０の最大の特徴は、光導波路部５６のコア層５３と台座ブロック５９との高さが、成膜装置の精度のみに支配されることである。その成膜装置の精度は、ウェハ面内のバラツキにして１〔％〕程度である。ゆえに、下部クラッド層５２２の膜厚が仮に１．５μｍとしても、コア層５３と台座ブロック５９との高さズレは１５ｎｍにしかならない。したがって、アライメントマーカ６０で水平方向を調整し、台座ブロック５９に発光素子５８を搭載することにより、光軸調整をすることなく高精度な光結合が実現する。つまり、発光素子５８の活性層５８１とコア層５３とが、高い精度で対向する。なお、図６には各工程における熱処理温度を書き添える。

特許第２８２３０４４号公報

例えば、プラズマＣＶＤなどによって作製される膜は屈折率を高くできるため、コアとクラッドとの屈折率差を大きくすることが可能となり、光導波路の設計自由度が大幅に高くなる。ただし、プラズマＣＶＤで成膜した薄膜は、高い温度での熱処理（通常１１００℃前後）が必要となる。

一方、光導波路デバイス５０では、前述したとおり、コア層５３が常圧ＣＶＤ膜である。その理由は、コア層５３をプラズマＣＶＤ膜とすると、高温での熱処理によってクロム膜６１が酸化することにより、台座ブロック形成用のマスク６２がその役割を果さなくなるからである。

そこで、本発明の目的は、コア層をプラズマＣＶＤで形成でき、これに伴う高温の熱処理が必要な場合でも、高精度な台座ブロックを作製できる、光導波路デバイス及びその製造方法を提供することにある。

本発明に係る光導波路デバイスは、基板上に形成された下部クラッド層、コア層及び上部クラッド層を有する光導波路形成層から成る光導波路部と、光導波路形成層の一部が除去されて成る光素子搭載部とを有し、光導波路形成層の一部の除去によって露出した光導波路部の端面に、光素子搭載部に搭載された光素子が光学的に結合されるものである。そして、光素子搭載部は、コア層及び上部クラッド層が除去されかつ部分的に残された下部クラッド層と、下部クラッド層上に設けられた薄膜から成るマスクとを有し、マスクに光素子が接触する。マスクは、下部クラッド層を部分的に残す際のマスクとして機能する。少なくともコア層（例えば下部クラッド層及びコア層）はプラズマＣＶＤ膜から成る。

コア層がプラズマＣＶＤ膜から成ることにより、コアの屈折率を高くできるため、コアとクラッドとの屈折率差を大きくでき、光導波路の設計自由度が大幅に高くなる。プラズマＣＶＤ膜は、成膜後に１０００℃以上（より好ましくは１１００℃以上、最も好ましくは１２００℃以上）でアニール処理された膜である、としてもよい。この場合は、コアの屈折率をより高くできる。

また、下部クラッド層は、これを構成する層に制限はなく、例えば積層された第一層及び第二層から成る。このとき、光素子搭載部は、第二層、コア層及び上部クラッド層が除去されかつ部分的に残された第一層と、この第一層上に設けられた薄膜から成るマスクとを有する。マスクは、第一層を部分的に残す際のマスクとして機能する。

本発明に係る光導波路デバイスの製造方法は、基板上に形成された下部クラッド層、コア層及び上部クラッド層を有する光導波路形成層から成る光導波路部と、光導波路形成層の一部が除去されて成る光素子搭載部とを有し、光導波路形成層の一部の除去によって露出した光導波路部の端面に光素子搭載部に搭載された光素子が光学的に結合される光導波路デバイスを製造する方法であり、次の第一工程〜第七工程を含む。

第一工程では、基板上に下部クラッド層を形成する。第二工程では、光素子搭載部となる部分にのみ第一の薄膜から成るエッチングストップ層を形成する。第三工程では、光導波路部となる部分にのみコア層を形成する。第四工程では、光素子搭載部となる部分の上及び光導波路部となる部分の上に、上部クラッド層を形成する。第五工程では、光素子搭載部となる部分において、エッチングストップ層を用いて上部クラッド層を除去する。第六工程では、エッチングストップ層の上又はエッチングストップ層を除去してその上に、第二の薄膜から成るマスクを形成する。第七工程では、光素子搭載部となる部分において、マスクを用いて下部クラッド層を除去する。これらは、第一工程から第七工程までこの順に進行する。

マスクとなる第二の薄膜は、エッチングストップ層上のコア層及び上部クラッド層が除去され、必要に応じてエッチングストップ層が除去された後、その上に形成される。そのため、第二の薄膜を形成する前に、下部クラッド層、コア層などに高温の熱処理を施しても、第二の薄膜には何ら影響を与えない。一方、台座ブロックの高さ精度を決定するエッチングストップ層下又はマスク下の下部クラッド層は、製造工程中常にエッチングストップ層又はマスクによって保護されている。したがって、このような高温の熱処理が必要な場合でも、マスクの機能を損なわせること無く、高精度な台座ブロックを作製できる。

また、第一工程及び第三工程では、プラズマＣＶＤによって少なくともコア層を形成する、としてもよい。第六工程よりも前に、下部クラッド層及びコア層を１０００℃以上（より好ましくは１１００℃以上、最も好ましくは１２００℃以上）でアニールする工程を含む、としてもよい。例えば、プラズマＣＶＤによって基板上に下部クラッド層及びコア層を積層し、ドライエッチングにより光導波路部を形成し、下部クラッド層及びコア層を１０００℃以上でアニールした後、コア層上に上部クラッド層を形成する。このとき、アニールは、下部クラッド層の成膜後に実施するとともに、コア層の成膜後にも実施する、としてもよい。

更に、下部クラッド層は積層された第一層及び第二層から成る、としてもよい。このとき、第一工程では、基板上に第一層を形成する。第三工程では、光素子搭載部となる部分の上及び光導波路部となる部分の上に第二層を形成した後、光導波路部となる部分にのみコア層を形成する。第五工程では、光素子搭載部となる部分において、エッチングストップ層を用いて第二層及び上部クラッド層を除去する。第七工程では、光素子搭載部となる部分において、マスクを用いて第一層を除去する。このように、コア層に接する下部クラッド層と、エッチングストップ層を設ける下部クラッド層とを、別々に形成することができる。下部クラッド層を二層にする主な理由は、光素子の活性層と光導波路部のコア層との高さを一致させるためである。更にその副次的な効果として、これら両者の高さ精度が第二層の膜厚精度のみで決定されるので、高さの絶対誤差を小さくできる。

また、上部クラッド層の少なくとも一層は、常圧ＣＶＤ膜から成る、としてもよい。クラッドは屈折率を高くする必要がないため、比較的熱処理温度が低い常圧ＣＶＤ膜とすることで、無駄な熱応力の発生を回避できる。更に、ボロン、リンなどをドーパントとする低融点を有する石英膜（ＢＰＳＧ膜）であることが、より好ましい。ＢＰＳＧ膜とした場合は、熱応力を緩和できる、コアの埋め込みが容易になる、などの効果を奏する。その副次的な効果としては、平坦性が高くなることにより、後工程でのパターニングが容易になることも挙げられる。

換言すると、本発明は、台座形成用のマスクとして、耐熱性が高く、かつ酸化膜とのエッチング選択性が高い材料を使用することで、必要な高温処理の後でも高精度に台座を作製することが可能となる。

本発明によれば、コア層がプラズマＣＶＤ膜から成ることにより、コアの屈折率を高くできるため、コアとクラッドとの屈折率差を大きくでき、光導波路の設計自由度を大幅に向上できる。

また、本発明によれば、エッチングストップ層上のコア層及び上部クラッド層が除去され、必要に応じてエッチングストップ層が除去された後に、その上にマスクとなる第二の薄膜が形成されるため、第二の薄膜を形成する前に、下部クラッド層、コア層などに高温の熱処理を施しても、第二の薄膜には何ら影響を与えない。一方、台座ブロックの高さ精度を決定するエッチングストップ層又はマスク下の下部クラッド層は、製造工程中常にエッチングストップ層又はマスクによって保護されている。したがって、このような高温の熱処理が必要な場合でも、マスクの機能を損なわせること無く、高精度な台座ブロックを作製できる。

図１は、本発明に係る光導波路デバイスの一実施形態を示す分解斜視図である。以下、この図面に基づき説明する。なお、特許請求の範囲における「基板」、「光素子」、「第一の薄膜」及び「第二の薄膜」は、それぞれ一例として「シリコン基板」、「発光素子（例えば、レーザダイオード、ＳＯＡなど）」、「ＳｉＮ膜」及び「クロム膜」とする。

本実施形態の光導波路デバイス１０は、シリコン基板１１上に形成された下部クラッド層１２１，１２２、コア層１３及び上部クラッド層１４を有する光導波路形成層１５から成る光導波路部１６と、光導波路形成層１５の一部が除去されて成る光素子搭載部１７とを有し、光導波路形成層１５の一部の除去によって露出した光導波路部１６の端面に、光素子搭載部１７に搭載された発光素子１８が光学的に結合されるものである。

光素子搭載部１７は、下部クラッド層１２２、コア層１３及び上部クラッド層１４が除去されかつ部分的に残された下部クラッド層１２１から成る台座ブロック１９及びアライメントマーカ２０と、この下部クラッド層１２１上に設けられたクロム膜２１から成るマスク２２とを有し、マスク２２に発光素子１８が接触する。マスク２２は、下部クラッド層１２１を部分的に残す際のマスクとして機能する。

また、下部クラッド層１２１，１２２及びコア層１３は、プラズマＣＶＤ膜から成る。このプラズマＣＶＤ膜は、成膜後に１０００℃以上でアニール処理された膜である。これにより、コア層１３と下部クラッド層１２２との屈折率差を大きくできるため、光導波路の設計自由度が大幅に高くなる。

図２乃至図４は、図１の光導波路デバイスを製造する方法を示す断面図であり、図２（ａ）〜図４（ｌ）の順に工程が進行する。以下、図１乃至図４に基づき説明する。なお、特許請求の範囲における第一工程は（ａ）、第二工程は（ｂ）、第三工程は（ｃ），（ｄ），第四工程は（ｅ），（ｆ）、第五工程は（ｇ），（ｈ）、第六工程は（ｉ），（ｊ）、第七工程は（ｋ），（ｌ）にそれぞれ相当する。

（ａ）．まず、プラズマＣＶＤによってシリコン基板１１上に一層目の下部クラッド層１２１を成膜する。必要な場合は、成膜後に１１００℃の高温アニール処理を施してもよい。

（ｂ）．続いて、下部クラッド層１２１上に、後にエッチングストップ層３２となるＳｉＮ膜３１を、プラズマＣＶＤによって成膜する。続いて、発光素子１８を搭載する領域（すなわち光素子搭載部１７）にのみＳｉＮ膜３１が残るように、ＳｉＮ膜３１をパターニングする。このときのエッチャントには、例えば熱リン酸を用いる。ＳｉＮを用いる理由は、耐熱性が高く、かつバッファードフッ酸（ＮＨ₄Ｆ／ＨＦ／Ｈ₂Ｏ）などのフッ酸系混合液によるウェットエッチングにおいてＳｉＯ₂との選択比が高いためである。しかし、ＳｉＮは応力が非常に強い膜であるため、本工程で一度パターニングを施すことにより応力を緩和することが重要となる。また、ＳｉＮを用いる他の理由としては、下部クラッド層１２１，１２２及びコア層１３と同じようにプラズマＣＶＤで形成できることも挙げられる。なお、ＳｉＮ膜の代わりに、Ｎ置換の大きいＳｉＯＮ膜を用いてもよい。

（ｃ）．続いて、プラズマＣＶＤによって二層目の下部クラッド層１２２を成膜する。必要な場合は、成膜後に１１００℃の高温アニール処理を施してもよい。

（ｄ）．続いて、再びプラズマＣＶＤによってコア層１３となるＳｉＯＮ膜を堆積させ、ドライエッチングによってコア層１３に導波路をパターニングする。この後、例えば１１００℃での高温アニール処理を施す。このとき、熱応力が問題にならなければ、導波路をパターニングする前に高温アニール処理を施してもよい。

（ｅ）．続いて、コア層１３を埋め込むための一層目の上部クラッド層１４１を堆積させ、その後に例えば８５０℃でリフローすることにより、コア層１３を埋め込む。上部クラッド層１４１は、低融点膜（例えばＢＰＳＧ膜）である。

（ｆ）．続いて、二層目の上部クラッド層１４２を成膜して光導波路形成層１５が完成する。

（ｇ）．続いて、光導波路部１６となる光導波路形成層１５上にフォトレジスト膜２３を形成し、ドライエッチングによって、エッチングストップ層３２上のシリコン酸化膜（下部クラッド層１２２、コア層１３及び上部クラッド層１４）を除去する。ただし、ドライエッチングにおいて、ＳｉＮはＳｉＯ₂との選択性が高くないため、ＳｉＯ₂を少し残した状態まで掘り下げる。なお、このドライエッチングには、ＲＩＥ（リアクティブ・イオン・エッチング）が好適である。

（ｈ）．続いて、残ったＳｉＯ₂を、ＳｉＮ膜３１をエッチングストップ層３２として、バッファードフッ酸などのフッ酸系混合液のウェットエッチングによって除去する。これにより、光素子搭載部１７になる部分と光導波路部１６になる部分とが明確に分かれる。

（ｉ）．続いて、エッチングストップ層３２として使用したＳｉＮ膜３１を、熱リン酸で除去する。その理由は、ＳｉＮ膜３１は（ｈ）で多少エッチングされてしまうので、その量を制御できずに台座ブロック１９の高さ精度が劣化することを防ぐためである。

（ｊ）．続いて、露出した下部クラッド層１２１上にクロム膜２１及びフォトレジスト膜２４を積層し、クロム膜２１をパターニングすることにより、台座ブロック１９形成用のマスク２２を形成する。このとき、発光素子１８搭載時に必要となるアライメントマーカ２０形成用のマスク２２も同時に形成される。これに加え、コア層１３の端面形成用のマスクとなるクロム膜２１も同時にパターニングされる。

（ｋ）．続いて、ドライエッチングによって、（ｊ）でパターニングされたクロム膜２１をマスク２２として、新たにコア層１３の端面を露出させると同時に、台座ブロック１９及びアライメントマーカ２０を形成する。このとき、クロム膜２１のエッチング速度が下部クラッド層１２１のエッチング速度の１０分の１以下であることが、精度良いエッチングを実現できるので好ましい。なお、このドライエッチングには、ＲＩＥが好適である。

（ｌ）．最後に、発光素子１８を台座ブロック１９上すなわちマスク２２上に搭載し、発光素子１８の活性層１８１とコア層１３とを対向させることにより、光導波路デバイス１０が完成する。このとき、必要に応じて、クロム膜を除去したり、絶縁膜や電極メタルなどを成膜及びパターニングしたりする。例えば（ｌ）では、光導波路部１６上のクロム膜２１が除去されている。

次に、本実施形態の作用及び効果について説明する。マスク２２となるクロム膜２１は、エッチングストップ層３２上の下部クラッド層１２２、コア層１３及び上部クラッド層１４が除去され、かつエッチングストップ層３２が除去された後、下部クラッド層１２２上に形成される。そのため、クロム膜２１を形成する前に、下部クラッド層１２１，１２２、コア層１３などに高温の熱処理を施しても、クロム膜２１には何ら影響を与えない。一方、台座ブロック１９の高さ精度を決定する下の下部クラッド層１２１は、製造工程中常にエッチングストップ層３２又はマスク２２によって保護されている。したがって、このような高温の熱処理が必要な場合でも、マスク２２の機能を損なわせること無く、高精度な台座ブロック１９を作製できる。

換言すると、本実施形態によれば、マスク２２となるクロム膜２１を高温アニール処理の後でパターニングすることにより、台座ブロック１９を形成している。本実施形態によって実現するコア層１３と発光素子１８との相対高さ精度は、従来と同様、下部クラッド層１２１の膜厚精度で決定される。したがって、発光素子１８の活性層１８１とコア層１３とが、極めて高い精度で対向する。なお、図２には各工程における熱処理温度を書き添える。

本発明は、分散補償デバイス、可変波長光源、ＤＰＳＫ用１ｂｉｔ遅延デバイス、などＰＬＣ技術を利用した様々なデバイスへの応用が可能である。

本発明に係る光導波路デバイスの一実施形態を示す分解斜視図である。 図１の光導波路デバイスを製造する方法を示す断面図（その１）であり、図２（ａ）〜図２（ｆ）の順に工程が進行する。 図１の光導波路デバイスを製造する方法を示す断面図（その２）であり、図３（ｇ）〜図３（ｉ）の順に工程が進行する。 図１の光導波路デバイスを製造する方法を示す断面図（その３）であり、図３（ｊ）〜図３（ｌ）の順に工程が進行する。 従来の光導波路デバイスを示す分解斜視図である。 図５の光導波路デバイスを製造する方法を示す断面図であり、図６（ａ）〜図６（ｈ）の順に工程が進行する。

符号の説明

１０ 光導波路デバイス
１１ シリコン基板（基板）
１２１ 下部クラッド層（第一層）
１２２ 下部クラッド層（第二層）
１３ コア層
１４，１４１，１４２ 上部クラッド層
１５ 光導波路形成層
１６ 光導波路部
１７ 光素子搭載部
１８ 発光素子（光素子）
１９ 台座ブロック
２０ アライメントマーカ
２１ クロム膜（第二の薄膜）
２２ マスク
３１ ＳｉＮ膜（第一の薄膜）
３２ エッチングストップ層

Claims (7)

1. 基板上に形成された下部クラッド層、コア層及び上部クラッド層を有する光導波路形成層から成る光導波路部と、前記光導波路形成層の一部が除去されて成る光素子搭載部とを有し、前記光導波路形成層の一部の除去によって露出した前記光導波路部の端面に、前記光素子搭載部に搭載された光素子が光学的に結合される光導波路デバイスにおいて、
   前記光素子搭載部は、前記コア層及び前記上部クラッド層が除去されかつ部分的に残された前記下部クラッド層と、この下部クラッド層上に設けられた薄膜から成るマスクとを有し、このマスクに前記光素子が接触し、
   前記マスクは前記下部クラッド層を部分的に残す際のマスクとして機能し、少なくとも前記コア層はプラズマＣＶＤ膜から成る、
   ことを特徴とする光導波路デバイス。
2. 前記プラズマＣＶＤ膜は、成膜後に１０００℃以上でアニール処理された膜である、
   ことを特徴とする請求項１記載の光導波路デバイス。
3. 前記下部クラッド層は積層された第一層及び第二層から成り、
   前記光素子搭載部は、前記第二層、前記コア層及び前記上部クラッド層が除去されかつ部分的に残された前記第一層と、この第一層上に設けられた薄膜から成るマスクとを有し、
   前記マスクは、前記第一層を部分的に残す際のマスクとして機能する、
   ことを特徴とする請求項１又は２記載の光導波路デバイス。
4. 基板上に形成された下部クラッド層、コア層及び上部クラッド層を有する光導波路形成層から成る光導波路部と、前記光導波路形成層の一部が除去されて成る光素子搭載部とを有し、前記光導波路形成層の一部の除去によって露出した前記光導波路部の端面に、前記光素子搭載部に搭載された光素子が光学的に結合される光導波路デバイスを製造する方法において、
   前記基板上に前記下部クラッド層を形成する第一工程と、
   前記光素子搭載部となる部分にのみ第一の薄膜から成るエッチングストップ層を形成する第二工程と、
   前記光導波路部となる部分にのみコア層を形成する第三工程と、
   前記光素子搭載部となる部分の上及び前記光導波路部となる部分の上に前記上部クラッド層を形成する第四工程と、
   前記光素子搭載部となる部分において前記エッチングストップ層を用いて前記上部クラッド層を除去する第五工程と、
   前記エッチングストップ層の上又は前記エッチングストップ層を除去してその上に第二の薄膜から成るマスクを形成する第六工程と、
   前記光素子搭載部となる部分において前記マスクを用いて前記下部クラッド層を除去する第七工程と、
   を含むことを特徴とする光導波路デバイスの製造方法。
5. 前記第一工程及び前記第三工程では、プラズマＣＶＤによって少なくとも前記コア層を形成する、
   ことを特徴とする請求項４記載の光導波路デバイスの製造方法。
6. 前記第六工程よりも前に、前記下部クラッド層及び前記コア層を１０００℃以上でアニールする工程、
   を含むことを特徴とする請求項５記載の光導波路デバイスの製造方法。
7. 前記下部クラッド層は積層された第一層及び第二層から成り、
   前記第一工程では、前記基板上に前記第一層を形成し、
   前記第三工程では、前記光素子搭載部となる部分の上及び前記光導波路部となる部分の上に前記第二層を形成した後、前記光導波路部となる部分にのみコア層を形成し、
   前記第五工程では、前記光素子搭載部となる部分において前記エッチングストップ層を用いて前記第二層及び前記上部クラッド層を除去し、
   前記第七工程では、前記光素子搭載部となる部分において前記マスクを用いて前記第一層を除去する、
   ことを特徴とする請求項４、５又は６記載の光導波路デバイスの製造方法。

Images