JP2007241999A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2007241999A JP2007241999A JP2007019143A JP2007019143A JP2007241999A JP 2007241999 A JP2007241999 A JP 2007241999A JP 2007019143 A JP2007019143 A JP 2007019143A JP 2007019143 A JP2007019143 A JP 2007019143A JP 2007241999 A JP2007241999 A JP 2007241999A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- substrate
- semiconductor integrated
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01044—Ruthenium [Ru]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明はICカード、RFIDタグ、ICタグ、IDタグ、トランスポンダ、ICチップ、IDチップ等のアンテナを介した無線通信によりデータの送受信を行う半導体装置に関する。 The present invention relates to a semiconductor device that transmits and receives data by wireless communication via an antenna such as an IC card, an RFID tag, an IC tag, an ID tag, a transponder, an IC chip, and an ID chip.
アンテナと当該アンテナと電気的に接続された半導体集積回路とを有する半導体装置は、RFIDタグとして注目されており、可撓性基板上に複数のアンテナを設け、当該複数のアンテナに対して半導体集積回路を電気的に接続するRFIDタグの作製方法が提案されている(特許文献1参照)。 2. Description of the Related Art A semiconductor device including an antenna and a semiconductor integrated circuit electrically connected to the antenna is attracting attention as an RFID tag. A plurality of antennas are provided over a flexible substrate, and a semiconductor integrated circuit is provided for the plurality of antennas. An RFID tag manufacturing method for electrically connecting circuits has been proposed (see Patent Document 1).
アンテナを介した無線通信によりデータの送受信を行う半導体装置は有機樹脂で挟持されており、有機樹脂には静電気が帯電しやすい。また、半導体装置に帯電した静電気により、半導体装置内部の半導体集積回路の破壊や、電気信号にノイズを与えて誤作動を生じさせることがある。 A semiconductor device that transmits and receives data by wireless communication via an antenna is sandwiched between organic resins, and the organic resin is easily charged with static electricity. In addition, static electricity charged in the semiconductor device may cause destruction of the semiconductor integrated circuit inside the semiconductor device or cause noise in an electric signal to cause malfunction.
このため、静電気による破壊や障害を回避するために、半導体装置の表面を金属板で覆い、静電気による半導体集積回路の破壊や誤作動を防止する方法が取られていた。
しかしながら、半導体装置を金属板で覆うことにより、静電気による障害は低減するものの、電磁波または電波の送受信をも阻害してしまい、半導体装置の通信機能を低下させてしまう。この結果、半導体装置はアンテナを介した電磁波または電波の送受信を行うことができないという問題がある。 However, covering the semiconductor device with a metal plate reduces disturbance due to static electricity, but also interferes with transmission / reception of electromagnetic waves or radio waves, thereby reducing the communication function of the semiconductor device. As a result, there is a problem that the semiconductor device cannot transmit / receive electromagnetic waves or radio waves via the antenna.
そこで本発明は、リーダーライタとの送受信可能であり、かつ静電気による破壊や障害を低減することが可能な半導体装置を提供することを課題とする。 In view of the above, an object of the present invention is to provide a semiconductor device capable of transmitting and receiving with a reader / writer and capable of reducing breakdown and failure due to static electricity.
本発明は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及び導電層を覆設する一または複数の基板と、を有し、半導体集積回路を構成する層、半導体集積回路を覆う層、及び基板の少なくとも一つは導電性ポリマーで形成されることを要旨とする。 The present invention includes a semiconductor integrated circuit, a conductive layer functioning as an antenna connected to the semiconductor integrated circuit, and one or a plurality of substrates covering the semiconductor integrated circuit and the conductive layer, and constitutes a semiconductor integrated circuit. The gist is that at least one of the layer, the layer covering the semiconductor integrated circuit, and the substrate is formed of a conductive polymer.
本発明の一は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及び導電層を覆設する一または複数の基板と、を有し、基板の少なくとも一つは導電性ポリマーで形成されることを特徴とする半導体装置である。 One embodiment of the present invention includes a semiconductor integrated circuit, a conductive layer functioning as an antenna connected to the semiconductor integrated circuit, and one or more substrates covering the semiconductor integrated circuit and the conductive layer, and at least one of the substrates. One is a semiconductor device formed of a conductive polymer.
なお、半導体集積回路及び導電層を挟持する基板は、セルロース繊維及び導電性ポリマー繊維で形成されていてもよい。 Note that the substrate that sandwiches the semiconductor integrated circuit and the conductive layer may be formed of cellulose fiber and conductive polymer fiber.
また、本発明の一は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及び導電層を覆設する一または複数の基板と、半導体集積回路、及び基板を接着する接着剤と、を有し、接着剤は導電性ポリマーを有する組成物で形成されることを特徴とする半導体装置である。 Another embodiment of the present invention is a semiconductor integrated circuit, a conductive layer functioning as an antenna connected to the semiconductor integrated circuit, one or a plurality of substrates covering the semiconductor integrated circuit and the conductive layer, a semiconductor integrated circuit, and a substrate An adhesive that adheres to each other, and the adhesive is formed of a composition having a conductive polymer.
また、本発明の一は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路を覆う層とを有し、半導体集積回路を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置である。 Another embodiment of the present invention includes a semiconductor integrated circuit, a conductive layer that functions as an antenna connected to the semiconductor integrated circuit, and a layer that covers the semiconductor integrated circuit. The layer that covers the semiconductor integrated circuit is formed using a conductive polymer. A semiconductor device is formed.
また、本発明の一は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及びアンテナを覆う層とを有し、半導体集積回路及びアンテナを覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置である。 Another embodiment of the present invention includes a semiconductor integrated circuit, a conductive layer that functions as an antenna connected to the semiconductor integrated circuit, and a layer that covers the semiconductor integrated circuit and the antenna. The semiconductor device is formed of a conductive polymer.
また、本発明の一は、半導体集積回路と、半導体集積回路に接続する接続端子と、半導体集積回路上に形成されると共に、接続端子の一部を覆う層と、アンテナとして機能する導電層が形成される基板と、基板及び半導体集積回路を接着すると共に、接続端子及びアンテナとして機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、を有し、接続端子の一部を覆う層は導電性ポリマーで形成されることを特徴とする半導体装置である。接続端子は複数あり、接続端子の一部を覆う層は分断されており、分断された接続端子の一部を覆う層は、2つ以上の接続端子に接しなくてもよい。 According to another aspect of the present invention, a semiconductor integrated circuit, a connection terminal connected to the semiconductor integrated circuit, a layer formed over the semiconductor integrated circuit, covering a part of the connection terminal, and a conductive layer functioning as an antenna A connection terminal having a substrate to be formed and an anisotropic conductive adhesive including conductive particles for bonding the substrate and the semiconductor integrated circuit and electrically connecting the connection terminal and the conductive layer functioning as an antenna; A layer covering a part of the semiconductor device is formed of a conductive polymer. There are a plurality of connection terminals, the layer covering a part of the connection terminals is divided, and the layer covering a part of the divided connection terminals may not be in contact with two or more connection terminals.
また、本発明の一は、半導体集積回路と、半導体集積回路に接続する接続端子と、アンテナとして機能する導電層が形成される基板と、アンテナとして機能する導電層の一部を覆う層と、基板及び半導体集積回路を接着すると共に、接続端子及びアンテナとして機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、を有し、アンテナとして機能する導電層の一部を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置である。 One embodiment of the present invention is a semiconductor integrated circuit, a connection terminal connected to the semiconductor integrated circuit, a substrate on which a conductive layer functioning as an antenna is formed, a layer covering a part of the conductive layer functioning as an antenna, An anisotropic conductive adhesive including conductive particles for bonding a substrate and a semiconductor integrated circuit and electrically connecting a conductive layer functioning as a connection terminal and an antenna, and a conductive layer functioning as an antenna The layer covering the part is a semiconductor device formed of a conductive polymer.
また、本発明の一は、半導体集積回路と、半導体集積回路に接続する接続端子と、アンテナとして機能する導電層が形成される基板と、基板及び半導体集積回路を接着すると共に、接続端子及びアンテナとして機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、を有し、異方性導電接着剤は、導電性ポリマーを有する組成物で形成されることを特徴とする半導体装置である。 According to another aspect of the present invention, a semiconductor integrated circuit, a connection terminal connected to the semiconductor integrated circuit, a substrate on which a conductive layer functioning as an antenna is formed, the substrate and the semiconductor integrated circuit are bonded, and the connection terminal and the antenna An anisotropic conductive adhesive comprising conductive particles that electrically connect conductive layers that function as an anisotropic conductive adhesive, and the anisotropic conductive adhesive is formed of a composition having a conductive polymer This is a semiconductor device.
なお、導電性ポリマーの体積抵抗率は10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下である。 Note that the volume resistivity of the conductive polymer is 10 −3 Ω · cm to 10 12 Ω · cm, preferably 1 Ω · cm to 10 9 Ω · cm, preferably 10 3 Ω · cm to 10 6 Ω · cm. It is as follows.
本発明の半導体装置は、半導体集積回路の一面または両面に体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーを用いた基板又は層を有するため、リーダーライタとの無線通信が可能であり、且つ静電気による半導体集積回路の破壊や誤作動が低減される。 The semiconductor device of the present invention has a volume resistivity of 10 −3 Ω · cm to 10 12 Ω · cm, preferably 1 Ω · cm to 10 9 Ω · cm, preferably 10 3 on one or both sides of the semiconductor integrated circuit. Since it has a substrate or layer using a conductive polymer of Ω · cm or more and 10 6 Ω · cm or less, wireless communication with a reader / writer is possible, and breakdown or malfunction of a semiconductor integrated circuit due to static electricity is reduced. .
また、本発明の半導体装置は、半導体集積回路の一面または両面に体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーを用いた層を有するため、薄型であり、リーダーライタとの無線通信が可能であり、且つ静電気による半導体集積回路の破壊や誤作動が低減される。また、基板や接着剤の量を低減することが可能であり、コスト削減が可能である。 The semiconductor device of the present invention has a volume resistivity of 10 −3 Ω · cm to 10 12 Ω · cm, preferably 1 Ω · cm to 10 9 Ω · cm, preferably on one or both sides of the semiconductor integrated circuit. Since it has a layer using a conductive polymer of 10 3 Ω · cm or more and 10 6 Ω · cm or less, it is thin, wireless communication with a reader / writer is possible, and breakdown or malfunction of a semiconductor integrated circuit due to static electricity Is reduced. In addition, the amount of the substrate and the adhesive can be reduced, and the cost can be reduced.
以下に、本発明の実施の形態を図面に基づいて説明する。
但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below with reference to the drawings.
However, the present invention can be implemented in many different forms, and those skilled in the art can easily understand that the forms and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
(実施の形態1)
本実施の形態では、導電性ポリマーで形成される基板を用いた半導体装置について図1を用いて説明する。
(Embodiment 1)
In this embodiment, a semiconductor device using a substrate formed of a conductive polymer is described with reference to FIGS.
図1(A)に示すように、本実施の形態の半導体装置は、半導体素子を有するチップ100と、導電性ポリマーで形成される基板104とが、接着剤103を用いて貼りあわせられており、導電性ポリマーで形成される基板104は半導体素子を有するチップを覆設する。
As shown in FIG. 1A, in a semiconductor device of this embodiment mode, a
基板104を形成する導電性ポリマーは、体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性を有する有機化合物で形成される。10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性を有する有機化合物としては、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレンビニレン、ポリアセン、ポリアセチレン、ポリアクリロニトリル、ポリペリナフタレン等がある。導電性ポリマーで形成される基板104は、可撓性を有してもよい。
The conductive polymer forming the
体積抵抗率が10−3Ω・cm以上の導電性ポリマーで形成される基板が半導体素子を有するチップを覆設することで、電波又は電磁波が遮蔽されることなく、半導体装置及びリーダーライタの無線通信が可能である。また、体積抵抗率が1012Ω・cm以下の導電性ポリマーで形成される基板が半導体素子を有するチップを覆設することで、静電気による半導体装置の破壊を防止することができる。 A substrate formed of a conductive polymer having a volume resistivity of 10 −3 Ω · cm or more covers a chip having a semiconductor element, so that radio waves or electromagnetic waves are not shielded, and the radio of a semiconductor device and a reader / writer Communication is possible. In addition, a substrate formed of a conductive polymer having a volume resistivity of 10 12 Ω · cm or less covers a chip having a semiconductor element, whereby damage to the semiconductor device due to static electricity can be prevented.
接着剤103としては、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等の接着性有機樹脂とを混合した組成物を用いることができる。 As the adhesive 103, a composition in which an adhesive organic resin such as an acrylic resin, an epoxy resin, a silicone resin, or a phenol resin is mixed can be used.
半導体素子を有するチップ100としては、薄膜半導体素子を有するチップがある。図1(A)においては、半導体素子を有するチップ100は、基板111と、基板111上の絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114と絶縁層115を介して接続されるアンテナ116とを有する。
As the
また、図1(A)に示す半導体装置は、半導体素子を有するチップ100の絶縁層115及びアンテナ116と、導電性ポリマーで形成される基板104とが接着剤103によって固着され、導電性ポリマーで形成される基板104は半導体素子を有するチップを覆設する。
In addition, in the semiconductor device illustrated in FIG. 1A, the insulating
基板111としては、ガラス基板、石英基板を用いることができる。また、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルホン)、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等のプラスチック基板を用いることができる。さらには、プラスチック基板は可撓性を有する基板を用いることができる。また、繊維質な材料からなる紙を用いることができる。
As the
なお、上記プラスチック基板に、熱可塑性材料で形成される層として接着性有機樹脂(アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等)とが、積層された基板を用いることができる。この場合、熱接合法を用いて半導体素子を有するチップ100に導電性ポリマーで形成される基板104を熱圧着し、基板104の一部(熱可塑性材料で形成される層として接着性有機樹脂)を溶融させた後、冷却することで、半導体素子を有するチップ100に基板104を固着することができる。
Note that a substrate in which an adhesive organic resin (an acrylic resin, an epoxy resin, a silicone resin, a phenol resin, or the like) is stacked on the plastic substrate as a layer formed of a thermoplastic material can be used. In this case, the
絶縁層113としては、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成する。無機化合物の代表例としては、酸化珪素、窒化酸化珪素、及び酸化窒化珪素等が挙げられる。また、絶縁層を積層で形成する場合、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。
The insulating
薄膜半導体素子の代表例としては、薄膜トランジスタ、容量、抵抗、薄膜ダイオード等がある。また、薄膜トランジスタ114としては、逆スタガ型の薄膜トランジスタや、順スタガ型の薄膜トランジスタ、トップゲート構造の薄膜トランジスタ等を用いることができる。
Typical examples of thin film semiconductor elements include thin film transistors, capacitors, resistors, thin film diodes, and the like. As the
絶縁層115としては、絶縁層113と同様に形成することができる。また、塗布法を用いて、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ジアリルフタレート樹脂等の有機化合物で形成してもよい。また、シリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される珪素に結合される水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマーで形成してもよい。
The insulating
アンテナ116としては、印刷法、導電性薄膜をエッチングする方法、メッキ方式等の手法により絶縁層115上に形成された導電層を用いることができる。アンテナ116は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、及びBaのいずれか一つ以上の元素を有する導電層で形成することができる。
As the
図15に本発明に適応可能なアンテナの上面図を示す。アンテナとして機能する導電層の形状は、半導体装置における信号の伝送方式が電磁結合方式または電磁誘導方式(例えば13.56MHz帯)を適用する場合には、磁界密度の変化による電磁誘導を利用するため、図15(A)に示すように、方形コイル状271や、円形コイル状(例えば、スパイラルアンテナ)とすることができる。また、図15(B)に示すように方形ループ状272や円形ループ状とすることができる。
FIG. 15 shows a top view of an antenna applicable to the present invention. The shape of the conductive layer functioning as an antenna uses electromagnetic induction due to a change in magnetic field density when a signal transmission method in a semiconductor device employs an electromagnetic coupling method or an electromagnetic induction method (for example, 13.56 MHz band). As shown in FIG. 15A, a
また、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、図15(C)に示すように直線型ダイポール状273や曲線型ダイポール状、面状(例えば、パッチアンテナ)とすることができる。
When a microwave method (for example, UHF band (860 to 960 MHz band), 2.45 GHz band, or the like) is applied, the length of the conductive layer that functions as an antenna in consideration of the wavelength of an electromagnetic wave used for signal transmission Such a shape may be set as appropriate, and as shown in FIG. 15C, a
さらには、基板111表面に図1(A)で示されるような、導電性ポリマーで形成される基板104をさらに設けてもよい。半導体集積回路を導電性ポリマーで形成される基板で挟持することにより、複数の方向からの静電気による半導体集積回路の破壊や情報の送受信の障害を回避することが可能である。
Further, a
なお、図1(A)に示すような半導体素子を有するチップ100から基板111を除いた、半導体素子を有するチップ101を用いても良い。具体的には、図1(B)に示すように、絶縁層113と、絶縁層113上に形成される半導体集積回路112と半導体集積回路112を構成する薄膜トランジスタ114の配線117と絶縁層115を介して接続されるアンテナ116とを用いてもよい。
Note that a
図1(B)に示す半導体装置は、接着剤103により基板104a、104b及び半導体素子を有するチップが固着されると共に、基板104a、104bが半導体素子を有するチップ101を覆設する。なお、ここでは、基板104a、104bによって、半導体素子を有するチップの複数の面に固着される形態を示すが、半導体素子を有するチップの一方の面のみ固着され、覆設される基板を有してもよい。また、基板を折り曲げることで、半導体素子を有するチップを一枚の基板で挟持してもよい。半導体素子を有するチップを覆設する基板の一又は複数に、導電性ポリマーで形成される基板を用いる。ここでは、接着剤103は、半導体素子を有するチップ101の周囲に設けられ、半導体素子を有するチップ101の複数の面に固着される基板104a、104bの両方に、導電性ポリマーで形成される基板を用いる。
In the semiconductor device illustrated in FIG. 1B, the
さらには、図1(C)に示すように、半導体素子を有するチップ102として、シリコン基板を用いたシリコンチップを用いてもよい。代表的には、シリコンウエハの表面にMOSトランジスタや、容量、抵抗、ダイオード等の半導体素子で構成される半導体集積回路120と、半導体集積回路120の半導体素子(ここでは、MOSトランジスタ122)と絶縁層123を介して接続されるアンテナ124とを有する。
Further, as shown in FIG. 1C, a silicon chip using a silicon substrate may be used as the
アンテナ124としては、図1(A)で示すアンテナ116と同様のものを適宜用いることができる。
As the
図1(C)に示す半導体装置は、図1(B)に示す半導体装置と同様に、接着剤103により基板104a、104b及び半導体素子を有するチップ102が固着されると共に、基板104a、104bが半導体素子を有するチップ102を覆設する。ここでは、接着剤103は、半導体素子を有するチップ102の周囲に設けられる。また、半導体素子を有するチップ102の複数の面に固着される基板104a、104bの両方に、導電性ポリマーで形成される基板を用いる。
1C, similarly to the semiconductor device illustrated in FIG. 1B, the
また、図1(A)乃至(C)に示す半導体装置の代わりに、図17に示すように基板192、193と、半導体素子を有するチップ101とを有し、基板192、193の一方及び半導体素子を有するチップ101が接着剤103で固着されると共に、半導体素子を有するチップ101の外縁において、接着剤103により基板192及び基板193が固着されてもよい。ここでは、基板192、193の両方が、半導体素子を有するチップ101を覆設している。また、基板192、193に導電性ポリマーで形成される基板を用いる。なお、半導体素子を有するチップ101の代わりに図1(A)及び(C)に示すような半導体素子を有するチップ100、102を適用することができる。
In addition, instead of the semiconductor device illustrated in FIGS. 1A to 1C, as illustrated in FIG. 17, the
また、図1(A)乃至(C)に示す半導体装置の代わりに、図16(A)で示すように、接着剤を用いず、基板104a、104bにより半導体素子を有するチップ101を挟持してもよい。半導体素子を有するチップ101を覆設するように、基板104a、104bが設けられる。また、基板104a、104bの一方または両方に、導電性ポリマーで形成される基板を用いる。このような半導体装置は、押出機の平板状のダイから出た直後のフィルムやシートと、半導体素子を有するチップとをロール等で圧着する押出ラミネーション法により形成することができる。ここでは、基板104a、104b両方に導電性ポリマーで形成される基板を用いる。なお、半導体素子を有するチップ101の代わりに図1(A)及び(C)に示すような半導体素子を有するチップ100、102を適用することができる。
Further, instead of the semiconductor device illustrated in FIGS. 1A to 1C, as illustrated in FIG. 16A, a
また、図16(B)に示す半導体装置のように、導電性ポリマーを有する基板191の内部に半導体素子を有するチップ101を設けてもよい。このような半導体装置は、導電性ポリマーを有する基板191を形成する際に、半導体素子を有するチップ101を混入することで作製することができる。代表的には、セルロース繊維及び導電性ポリマー繊維を混合して紙料を調整し、当該紙料を抄く際に、半導体素子を有するチップ101を混入させて半導体装置を作製することができる。
Further, as in the semiconductor device illustrated in FIG. 16B, a
セルロース繊維としては、木材パルプやリンターパルプがある。また導電性ポリマー繊維としては、ポリチオフェン繊維、ポリピロール繊維、ポリアニリン繊維、ポリフェニレンビニレン繊維、ポリアセン繊維、ポリアセチレン繊維、ポリアクリロニトリル繊維、ポリペリナフタレン繊維等がある。セルロース繊維及び導電性ポリマー繊維の他に、サイズ(にじみ防止剤)や紙力増強剤等を含んでいてもよい。なお、半導体素子を有するチップ101の代わりに図1(A)及び(C)に示すような半導体素子を有するチップ100、102を適用することができる。
Cellulose fibers include wood pulp and linter pulp. Examples of the conductive polymer fiber include polythiophene fiber, polypyrrole fiber, polyaniline fiber, polyphenylene vinylene fiber, polyacene fiber, polyacetylene fiber, polyacrylonitrile fiber, and polyperiphthalene fiber. In addition to the cellulose fiber and the conductive polymer fiber, a size (bleeding inhibitor), a paper strength enhancer, and the like may be included. Note that chips 100 and 102 having semiconductor elements as shown in FIGS. 1A and 1C can be used instead of the
以上のように、図16及び17で示す半導体装置は、接着剤の使用量を削減することが可能である。このため、半導体装置の厚さを薄くすることが可能であり、且つコストを削減することが可能である。 As described above, the semiconductor device illustrated in FIGS. 16 and 17 can reduce the amount of adhesive used. Therefore, the thickness of the semiconductor device can be reduced and costs can be reduced.
また、図2(A)に示すように、半導体素子を有するチップ100及び基板131を固着する接着剤として、体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される接着剤132を用いることができる。
Further, as shown in FIG. 2A, as an adhesive for fixing the
導電性ポリマーで形成される接着剤132としては、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレンビニレン、ポリアセン、ポリアセチレン、ポリアクリロニトリル、ポリペリナフタレン等の導電性ポリマーと、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等の接着性有機樹脂とを混合した組成物を用いることができる。 Examples of the adhesive 132 formed of a conductive polymer include a conductive polymer such as polythiophene, polypyrrole, polyaniline, polyphenylene vinylene, polyacene, polyacetylene, polyacrylonitrile, polyperiphthalene, acrylic resin, epoxy resin, silicone resin, and phenol resin. A composition in which an adhesive organic resin such as the above is mixed can be used.
基板131としては、基板111に列挙したものを適宜用いることができる。
As the
また、図2(A)に示す半導体装置と同様に、導電性ポリマーで形成される接着剤132により、図2(B)に示すような基板を有さない半導体素子を有するチップ101を二つの基板131a、131bで固着してもよい。ここでは、接着剤132は、半導体素子を有するチップ101の周囲に設けられているため、あらゆる方向において静電気からの破壊及び障害を防止することが可能である。
Similarly to the semiconductor device shown in FIG. 2A, two
この場合、基板131a、131bは、基板111に列挙したものを適宜用いることができる。
In this case, as the
また、図2(A)及び(B)に示す半導体装置と同様に、導電性ポリマーで形成される接着剤132により、図2(C)に示すようなシリコン基板を用いたシリコンチップからなる半導体素子を有するチップを、二つの基板131a、131bで固着してもよい。ここでは、接着剤132は、半導体素子を有するチップ102の周囲に設けられているため、あらゆる方向において静電気からの破壊及び障害を防止することが可能である。
Similarly to the semiconductor device shown in FIGS. 2A and 2B, a semiconductor formed of a silicon chip using a silicon substrate as shown in FIG. 2C by an adhesive 132 formed of a conductive polymer. A chip having an element may be fixed by two
また、図2(B)及び(C)において、図2(A)に示すように、半導体素子を有するチップ101、102の一方の面にのみ、導電性ポリマーで形成される接着剤132を用いて基板131aを貼りつけてもよい。さらには、半導体素子を有するチップ101、102の一方の面に、導電性ポリマーで形成される接着剤132を用いて基板131aを貼りつけると共に、半導体素子を有するチップ101、102の他方の面に、図1で示す接着剤103を用いて基板111を貼り付けてもよい。
2B and 2C, as shown in FIG. 2A, an adhesive 132 formed of a conductive polymer is used only on one surface of the
さらには、図2(A)〜(C)に示す半導体装置において、接着剤132と共に、基板131、131a、131bに導電性ポリマーで形成される基板を用いても良い。
Further, in the semiconductor device illustrated in FIGS. 2A to 2C, a substrate formed of a conductive polymer may be used for the
以上により、本実施の形態の半導体装置は、半導体素子を有するチップに、導電性ポリマーで形成される基板または接着剤を有しているため、リーダーライタとの通信の際に電波または電磁波が遮蔽されること無く通信することが可能であり、かつ静電気による半導体集積回路の破壊や障害を防止することが可能である。 As described above, since the semiconductor device of this embodiment includes a substrate formed of a conductive polymer or an adhesive on a chip having a semiconductor element, radio waves or electromagnetic waves are shielded during communication with a reader / writer. It is possible to communicate without being broken, and it is possible to prevent a semiconductor integrated circuit from being broken or damaged due to static electricity.
(実施の形態2)
本実施の形態では、半導体素子を有するチップ内部において、導電性ポリマーを用いて形成された層を有する半導体装置について、図3を用いて説明する。
(Embodiment 2)
In this embodiment mode, a semiconductor device including a layer formed using a conductive polymer in a chip including a semiconductor element will be described with reference to FIGS.
本実施の形態の半導体装置は、半導体素子を有するチップ100を有する。
The semiconductor device of this embodiment includes a
本実施の形態の半導体素子を有するチップ100は、図3(A)に示すように、基板111と、基板111上に絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114と層141を介して接続されるアンテナ116とを有する。なお、半導体集積回路112に層141を覆設する。また、層141は、体積抵抗率が1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される。
As shown in FIG. 3A, a
また、本実施の形態の半導体素子を有するチップ100は、図3(B)に示すように、基板111と、基板111上に絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114と絶縁層115を介して接続されるアンテナ116と、アンテナ116及び絶縁層115を覆う層142を有してもよい。なお、層142は1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される。
In addition, as shown in FIG. 3B, a
体積抵抗率が1Ω・cm以上、好ましくは103Ω・cm以上の導電性ポリマーを用いることで、電波又は電磁波が遮蔽されることなく、半導体装置及びリーダーライタの無線通信が可能である。また、層に接する異なる導電層同士が層を介して短絡することを回避することができる。また、体積抵抗率が109Ω・cm以下、好ましくは106以下の導電性ポリマーを用いることで、静電気による半導体装置の破壊を防止することができる。 By using a conductive polymer having a volume resistivity of 1 Ω · cm or more, preferably 10 3 Ω · cm or more, wireless communication between the semiconductor device and the reader / writer is possible without shielding radio waves or electromagnetic waves. Moreover, it can avoid that the different conductive layers which contact | connect a layer short-circuit through a layer. In addition, by using a conductive polymer having a volume resistivity of 10 9 Ω · cm or less, preferably 10 6 or less, the semiconductor device can be prevented from being damaged by static electricity.
また、本実施の形態においては、半導体素子を有するチップ100として、図1(A)に示されるような、基板上に薄膜トランジスタ114を用いて構成される半導体集積回路112、及びアンテナを有する半導体素子を有するチップを示したが、これに限定されず、図1(B)に示すような基板を有さない半導体素子を有するチップ101や、図1(C)に示すようなシリコンチップからなる半導体素子を有するチップ102にも適用することができる。
In this embodiment mode, as a
以上により、本実施の形態の半導体装置は、半導体素子を有するチップを構成する層に、導電性ポリマーを用いているため、リーダーライタとの通信の際に電波または電磁波が遮蔽されること無く通信することが可能であり、かつ静電気破壊を防止することが可能である。また、半導体装置の基板の枚数を減らすことが可能であるため、半導体装置を薄くすることが可能であり、かつコスト削減が可能である。 As described above, since the semiconductor device of this embodiment uses a conductive polymer for a layer included in a chip having a semiconductor element, communication can be performed without shielding radio waves or electromagnetic waves when communicating with a reader / writer. It is possible to prevent electrostatic breakdown. In addition, since the number of substrates of the semiconductor device can be reduced, the semiconductor device can be thinned and cost can be reduced.
(実施の形態3)
本実施の形態では、半導体素子を有するチップと、アンテナを有する基板とが固着された半導体装置について、図4〜6を用いて説明する。本実施の形態の半導体素子を有するチップは、実施の形態1または2に記載される半導体素子を有するチップ100乃至102と異なり、アンテナは有さない。
(Embodiment 3)
In this embodiment, a semiconductor device in which a chip having a semiconductor element and a substrate having an antenna are fixed will be described with reference to FIGS. Unlike the
図4(A)に示すように、本実施の形態の半導体装置は、半導体素子を有するチップ150及びアンテナ151を有する基板152が、異方性導電接着剤153により固着されている。また、半導体素子を有するチップ150に設けられた接続端子118及びアンテナ151は、異方性導電接着剤153中に分散される導電性粒子154で電気的に接続されている。
As shown in FIG. 4A, in the semiconductor device of this embodiment, a chip 150 having a semiconductor element and a
図4(A)に示すように、本実施の形態の半導体素子を有するチップ150は、基板111と、基板111上に絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114に層155を介して接続される接続端子118とを有する。また、薄膜トランジスタ114及び接続端子118を介する層155は、半導体集積回路112を覆設する。また、層155は体積抵抗率が1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される。
As shown in FIG. 4A, a chip 150 having a semiconductor element of this embodiment includes a
薄膜トランジスタ114及び接続端子118を介する層155は、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレンビニレン、ポリアセン、ポリアセチレン、ポリアクリロニトリル、ポリペリナフタレン等の1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーを含む組成物を塗布し、焼成して形成する。導電性ポリマーを含む組成物を塗布した際に、接続端子118が組成物で覆われた場合、組成物を焼成した後、接続端子118が露出するように、一部エッチングして薄膜トランジスタ114及び接続端子118を介する層155を形成してもよい。
The
接続端子118は、アンテナ116と同様に形成することができる。
The
また、接続端子118及び導電性粒子154を介して薄膜トランジスタ114及びアンテナ151が電気的に接続される。
In addition, the
異方性導電接着剤153としては、分散した導電性粒子154(粒径が、数nm〜数十μm、好ましくは3〜7μm程度)を含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子154は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される。また、これらの元素の多層構造を有する粒子でも良い。更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される薄膜が形成された導電性粒子を用いてもよい。
The anisotropic
また、異方性導電接着剤153の代わりに、異方性導電フィルムや半田バンプを用いたリフロー処理等の手法により、接続端子118及びアンテナ151を接続してもよい。また、超音波接合により接続端子118及びアンテナ151を接続してもよい。
Further, instead of the anisotropic
また、図4(B)に示すように、本実施の形態の半導体素子を有するチップ156は、基板111と、基板111上に絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114に絶縁層115を介して接続される接続端子118と、接続端子118の一部及び絶縁層115を覆う層157を有する。また、接続端子118の一部及び絶縁層115を覆う層157は、半導体集積回路112を覆設すると共に、1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下導電性ポリマーで形成される。
As shown in FIG. 4B, a
接続端子118の一部及び絶縁層115を覆う層157は、薄膜トランジスタ114及び接続端子118を介する層155と同様に形成することができる。
The
また、接続端子118及び導電性粒子154を介して薄膜トランジスタ114及びアンテナ151が電気的に接続される。
In addition, the
ここで、図4(A)及び(B)に示すような半導体素子を有するチップ150、156の接続端子118側の上面図を図4(C)及び(D)に示す。図4(C)に示すように、層155、157は、異なる接続端子118、119に接するように設けられてもよい。また、図4(D)に示すように、異なる接続端子118、119の一方にのみ接するように、分離された層155a、155b、157a、157bが設けられてもよい。
Here, FIGS. 4C and 4D are top views on the
図4(A)乃至(C)に示す半導体層装置の半導体素子を有するチップ150、156の層155、157は、体積抵抗率10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成されているため、異なる接続端子118、119と接していても、異なる接続端子同士が短絡することを回避することができる。また、図4(A)乃至(D)に示す半導体層装置の半導体素子を有するチップ150、156の層155、157は、外部の静電気によるダメージから半導体集積回路112を防御することが可能である。
The
また、図4(A)及び(B)に示すように半導体集積回路112上に、薄膜トランジスタ114及び接続端子118を介する層または絶縁層115を形成し、その上に接続端子を形成する構造ではなく、図5に示すように、半導体集積回路161において接続端子162、163を有するような、半導体素子を有するチップ158を用いてもよい。この場合、半導体集積回路161の配線の一部を覆う層164を、導電性ポリマーを用いて形成する。また、半導体集積回路161の配線の一部を覆う層164は、薄膜トランジスタ114を覆設する。
Further, as shown in FIGS. 4A and 4B, a structure in which a layer or an insulating
半導体集積回路161の配線の一部を覆う層164は、薄膜トランジスタ114及び接続端子118を介する層155と同様に形成することができる。
The
また、半導体素子を有するチップ158及びアンテナ151を有する基板152は、導電性粒子154が分散された異方性導電接着剤153で固着される。また、接続端子162、163、及び導電性粒子154を介して薄膜トランジスタ114及びアンテナ151が電気的に接続される。
A
また、図6に示すように、半導体素子を有するチップ170に導電性ポリマーで形成される層を有さず、アンテナ151を有する基板152において、アンテナ151の一部を覆う層171を有しても良い。なお、層171は、半導体集積回路112を覆設すると共に、体積抵抗率が1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される。
In addition, as illustrated in FIG. 6, a chip 170 having a semiconductor element does not have a layer formed of a conductive polymer, and a
代表的には、半導体素子を有するチップ170と、アンテナ151及びアンテナの一部を覆う層171が形成される基板152とが、異方性導電接着剤153で固着される。また、半導体素子を有するチップ170は、基板111と、基板111上に絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114に絶縁層115を介して接続される接続端子118とを有する。また、半導体集積回路112に含まれる薄膜トランジスタ114及びアンテナ151は、異方性導電接着剤153に分散される導電性粒子154及び接続端子118により電気的に接続される。また、アンテナ151の一部を覆う層171は、体積抵抗率が1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される。
Typically, a chip 170 having a semiconductor element and a
アンテナ151の一部を覆う層171は、薄膜トランジスタ114及び接続端子118を介する層155と同様に形成することができる。
The
また、図7(A)に示すように、アンテナ151を有する基板172に体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される基板を用いてもよい。
Further, as shown in FIG. 7A, the
代表的には、半導体素子を有するチップ170と、アンテナ151が形成される基板172とが、異方性導電接着剤153で固着される。また、半導体素子を有するチップ170は、基板111と、基板111上に絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114に絶縁層115を介して接続される接続端子118とを有する。また、半導体集積回路112に含まれる薄膜トランジスタ114及びアンテナ151は、異方性導電接着剤153に分散される導電性粒子154及び接続端子118により電気的に接続される。また、アンテナ151が形成される基板172は、アンテナ151及び半導体集積回路112を覆設すると共に、導電性ポリマーで形成される。導電性ポリマーで形成される基板172としては、実施の形態1で示す基板104を適宜用いることができる。
Typically, a chip 170 having a semiconductor element and a
また、図7(B)に示すように、アンテナ151を有する基板182、及び半導体素子を有するチップ170を固着する異方性導電接着剤173に、上記導電性ポリマーを用いてもよい。
As shown in FIG. 7B, the conductive polymer may be used for the anisotropic
代表的には、半導体素子を有するチップ170と、アンテナ151が形成される基板182とが、異方性導電接着剤173で固着される。また、半導体素子を有するチップ170は、基板111と、基板111上に絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114に絶縁層115を介して接続される接続端子118とを有する。また、半導体集積回路112に含まれる薄膜トランジスタ114及びアンテナ151は、異方性導電接着剤173に分散される導電性粒子154及び接続端子118により電気的に接続される。また、異方性導電接着剤173は、実施の形態1で列挙した導電性ポリマーで形成される接着剤132を適宜用いることができる。
Typically, a chip 170 having a semiconductor element and a
また、本実施の形態においては、半導体素子を有するチップ100として、基板111上に薄膜トランジスタ114を用いて構成される半導体集積回路112を有する半導体素子を有するチップ170を示したが、これに限定されるものではなく、基板を有さない半導体素子を有するチップや、シリコンチップからなる半導体素子を有するチップにも適用することができる。
In this embodiment mode, the chip 170 including the semiconductor element including the semiconductor integrated
代表例の一つとして、図18(A)に示すように、基板を有さない半導体素子を有するチップ195及びアンテナ151を有する基板152が、異方性導電接着剤153により固着されている例を示す。また、半導体素子を有するチップ195に設けられた接続端子118及びアンテナ151は、異方性導電接着剤153中に分散される導電性粒子154で電気的に接続されている。
As a typical example, as shown in FIG. 18A, a
基板を有さない半導体素子を有するチップ195は、絶縁層113を介して形成される半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114に層155を介して接続される接続端子118とを有する。また、薄膜トランジスタ114及び接続端子118を介する層155は、半導体集積回路112を覆設すると共に、導電性ポリマーで形成される。
A
なお、図18(A)に示す半導体装置は、図4(A)に示す半導体装置の半導体素子を有するチップを、基板を有さない半導体素子を有するチップ195とした例を示している。これに限られず、図4(B)、図5乃至7に示す半導体装置に基板を有さない半導体素子を有するチップ195を適用することができる。
Note that the semiconductor device illustrated in FIG. 18A illustrates an example in which the chip including the semiconductor element of the semiconductor device illustrated in FIG. 4A is replaced with a
また、代表例の一つとして、図18(B)に示すように、シリコンチップからなる半導体素子を有するチップ196及びアンテナ151を有する基板152が、異方性導電接着剤153により固着されている例を示す。また、半導体素子を有するチップ196に設けられた接続端子118及びアンテナ151は、異方性導電接着剤153中に分散される導電性粒子154で電気的に接続されている。また、異方性導電接着剤153によりアンテナを有する基板152が可撓性基板197と固着されていてもよい。可撓性基板197としては、基板111で列挙した可撓性基板を適宜用いることができる。
As a representative example, as shown in FIG. 18B, a
なお、図18(B)に示す半導体装置は、図4(A)に示す半導体装置の半導体素子を有するチップを、シリコンチップからなる半導体素子を有するチップ196とした例を示している。これに限られず、図4(B)、図5乃至7に示す半導体装置に、シリコンチップからなる半導体素子を有するチップ196を適用することができる。
Note that the semiconductor device illustrated in FIG. 18B illustrates an example in which the chip including the semiconductor element of the semiconductor device illustrated in FIG. 4A is replaced with a
以上により、本実施の形態の半導体装置は、半導体素子を有するチップに設けられる層や、アンテナを有する基板、または半導体素子を有するチップ及びアンテナを有する基板を固着する接着剤に、導電性ポリマーを用いているため、リーダーライタとの通信の際に電波または電磁波が遮蔽されること無く通信することが可能であり、かつ静電気破壊を防止することが可能である。 As described above, the semiconductor device of this embodiment includes a conductive polymer in a layer provided in a chip having a semiconductor element, a substrate having an antenna, or an adhesive that fixes a chip having a semiconductor element and a substrate having an antenna. Therefore, it is possible to communicate without blocking radio waves or electromagnetic waves when communicating with the reader / writer, and it is possible to prevent electrostatic breakdown.
(実施の形態4)
実施の形態2及び3に示す半導体装置において、半導体集積回路112、161を介して導電性ポリマーで形成される層141、142、155、157、164、171とは反対側に、さらに導電性ポリマーで形成される層または導電性ポリマーで形成される基板を設けてもよい。また、半導体集積回路112、161を介して導電性ポリマーで形成される基板172又は異方性導電接着剤173とは反対側に、さらに導電性ポリマーで形成される層、導電性ポリマーで形成される基板、または導電性ポリマーを用いた異方性導電接着剤を設けてもよい。具体例として図3(A)の半導体装置を用いて説明するが、他の図3(B)、及び図4乃至7に示される半導体装置にも適用することができる。
(Embodiment 4)
In the semiconductor device described in any of Embodiments 2 and 3, the conductive polymer is further provided on the side opposite to the
図3(A)に示す半導体素子を有するチップ100において、基板111及び絶縁層113の間に、図8(A)で示されるような導電性ポリマーで形成される層181を設けてもよい。具体的には、基板111と、基板111上に設けられる導電性ポリマーで形成される層181と、層181上に設けられる絶縁層113及び半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114に層141を介して接続されるアンテナ116とを有する半導体素子を有するチップ180を有してもよい。なお、層141及び層181は、半導体集積回路112を覆設すると共に、体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性導電性ポリマーで形成される。
In the
このような構造の半導体装置の作製方法としては、基板111上に層181を形成し、層181上に絶縁層113を形成し、絶縁層113上に半導体集積回路112、導電性ポリマーで形成される層141、及びアンテナ116を形成する方法がある。
As a method for manufacturing a semiconductor device having such a structure, the
層181は、体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーを用いて形成する。代表的には、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレンビニレン、ポリアセン、ポリアセチレン、ポリアクリロニトリル、ポリペリナフタレン等を含む組成物を塗布し、焼成して形成する。
The
また、絶縁層113上に形成された半導体集積回路112、導電性ポリマーで形成される層141、及びアンテナ116と、基板111とを体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される接着剤で固着して形成してもよい。この結果、導電性ポリマーで形成される接着剤が層181となる。導電性ポリマーで形成される接着剤としては、実施の形態1で示す導電性ポリマーで形成される接着剤132を適用することができる。
In addition, the semiconductor integrated
また、図3(A)に示す半導体素子を有するチップ100において、基板111表面に、図8(B)で示されるように体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される基板182を設けてもよい。具体的には、導電性ポリマーで形成される基板182と、基板182上に設けられる基板111と、基板111上に設けられる絶縁層113及び半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114と層141を介して接続されるアンテナ116とを有する半導体素子を有するチップ100を有してもよい。なお、基板182及び層141は導電性ポリマーで形成される。
Further, in the
また、図3(A)に示す半導体素子を有するチップ100において、基板111表面に、図8(C)で示されるように、体積抵抗率が10−3Ω・cm以上1012Ω・cm以下、好ましくは1Ω・cm以上109Ω・cm以下、好ましくは103Ω・cm以上106Ω・cm以下の導電性ポリマーで形成される接着剤183を用いて基板131を設けてもよい。具体的には、基板131と、基板131上に接着剤183により固着される基板111と、基板111上に設けられる絶縁層113及び半導体集積回路112と、半導体集積回路112を構成する薄膜トランジスタ114と層141を介して接続されるアンテナ116とを有する半導体素子を有するチップ100を有してもよい。なお、接着剤183及び層181は導電性ポリマーで形成される。
Further, in the
本実施の形態の半導体装置は、半導体集積回路を導電性ポリマーで形成される基板、層、または接着剤で挟持する。このため、ニ方向からの静電気による半導体集積回路の破壊や情報の送受信の障害を回避することが可能である。 In the semiconductor device of this embodiment, a semiconductor integrated circuit is sandwiched between a substrate, a layer, or an adhesive formed of a conductive polymer. For this reason, it is possible to avoid the destruction of the semiconductor integrated circuit and the failure in transmitting and receiving information due to static electricity from two directions.
本実施例では、非接触でデータの伝送が可能な半導体装置の作製工程を図9〜11を用いて説明する。 In this embodiment, a manufacturing process of a semiconductor device capable of transmitting data without contact will be described with reference to FIGS.
図9(A)に示すように、基板201上に剥離層202を形成し、剥離層202上に絶縁層203を形成し、絶縁層203上に薄膜トランジスタ204及び薄膜トランジスタ204を構成する導電層を絶縁する層間絶縁層205を形成し、薄膜トランジスタ204の半導体層に接続するソース電極及びドレイン電極206を形成する。次に、薄膜トランジスタ204、層間絶縁層205、ソース電極及びドレイン電極206を覆う絶縁層207を形成し、絶縁層207を介してソース電極またはドレイン電極206に接続する導電層208を形成する。
As shown in FIG. 9A, a
基板201としては、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。上記に挙げた基板201には、大きさや形状に制約がないため、例えば、基板201として、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
As the
剥離層202は、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
The
剥離層202が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
In the case where the
剥離層202が積層構造の場合、好ましくは、1層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
In the case where the
剥離層202として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、N2Oプラズマ処理、オゾン水等の酸化力の強い溶液での処理、水素が添加された水での処理等を行ってタングステンの酸化物を含む層を形成してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。
In the case of forming a stacked structure of a layer containing tungsten and a layer containing tungsten oxide as the
タングステンの酸化物は、WOxで表される。Xは、2≦x≦3の範囲内にあり、xが2の場合(WO2)、xが2.5の場合(W2O5)、xが2.75の場合(W4O11)、xが3の場合(WO3)などがある。 The oxide of tungsten is represented by WOx. X is in the range of 2 ≦ x ≦ 3, when x is 2 (WO 2 ), when x is 2.5 (W 2 O 5 ), when x is 2.75 (W 4 O 11 ), And x is 3 (WO 3 ).
また、上記の工程によると、基板201に接するように剥離層202を形成しているが、本発明はこの工程に制約されない。基板201に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層202を設けてもよい。
Further, according to the above process, the
絶縁層203は、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成する。無機化合物の代表例としては、珪素酸化物又は珪素窒化物が挙げられる。
The insulating
さらには、絶縁層203を積層構造としても良い。例えば、無機化合物を用いて積層してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。
Furthermore, the insulating
薄膜トランジスタ204は、ソース領域、ドレイン領域、及びチャネル形成領域を有する半導体層、ゲート絶縁層、ゲート電極で構成される。
The
半導体層は、結晶構造を有する半導体で形成される層であり、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。また、シリコン半導体の結晶化工程における加熱により、剥離層202及び絶縁層203の界面において、剥離層の表面を酸化して金属酸化物層を形成することが可能である。さらには、半導体層に添加された不純物の活性化工程、または水素だし工程においても、剥離層202及び絶縁層203の界面において、剥離層の表面を酸化して金属酸化物層を形成することが可能である。なお、水素だし工程とは、非晶質半導体にレーザ光を照射して結晶化する場合、レーザ光を非晶質半導体する前に加熱して非晶質半導体に含まれる水素を放出する工程である。
The semiconductor layer is a layer formed of a semiconductor having a crystal structure, and a non-single crystal semiconductor or a single crystal semiconductor can be used. In particular, it is preferable to use a crystalline semiconductor crystallized by heat treatment or a crystalline semiconductor crystallized by a combination of heat treatment and laser light irradiation. In the heat treatment, a crystallization method using a metal element such as nickel which has an action of promoting crystallization of a silicon semiconductor can be applied. Further, it is possible to form a metal oxide layer by oxidizing the surface of the separation layer at the interface between the
加熱処理に加えてレーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が10MHz以上であって、パルス幅が1ナノ秒以下、好ましくは1乃至100ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、400cm2/V・sec以上を実現することができる。 In the case of crystallization by irradiating with laser light in addition to heat treatment, continuous wave laser light irradiation or repetition frequency is 10 MHz or more and pulse width is 1 nanosecond or less, preferably 1 to 100 picoseconds. By irradiating a certain high repetition frequency ultrashort pulse light, crystallization can be performed while continuously moving the melted zone where the crystalline semiconductor is melted in the irradiation direction of the laser light. By such a crystallization method, a crystalline semiconductor having a large particle diameter and a crystal grain boundary extending in one direction can be obtained. By adjusting the carrier drift direction to the direction in which the crystal grain boundary extends, the field-effect mobility in the transistor can be increased. For example, it is possible to realize the above 400cm 2 / V · sec.
上記結晶化工程を、ガラス基板の耐熱温度(約600℃)以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。 When the crystallization process is performed using a crystallization process at a heat resistant temperature (about 600 ° C.) or lower of the glass substrate, a large-area glass substrate can be used. Therefore, a large amount of semiconductor devices can be manufactured per substrate, and the cost can be reduced.
また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層を形成してもよい。代表的には、絶縁表面を有する基板201に石英基板を用い、非晶質若しくは微結晶質の半導体を700度以上で加熱して半導体層を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。
Alternatively, the semiconductor layer may be formed by performing a crystallization step by heating at a temperature higher than the heat resistant temperature of the glass substrate. Typically, a quartz substrate is used as the
ゲート絶縁層は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁物で形成する。 The gate insulating layer is formed using an inorganic insulator such as silicon oxide or silicon oxynitride.
ゲート電極は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1層と当該金属から成る第2層とを積層させた構造としても良い。積層構造とする場合には、第1層の端部が第2層の端部より外側に突き出した形状としても良い。このとき第1層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第2層の金属が、ゲート絶縁層やその下層の半導体層に拡散することを防ぐことができる。 The gate electrode can be formed of a metal or a polycrystalline semiconductor to which an impurity of one conductivity type is added. In the case of using a metal, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), aluminum (Al), or the like can be used. Alternatively, a metal nitride obtained by nitriding a metal can be used. Or it is good also as a structure which laminated | stacked the 1st layer which consists of the said metal nitride, and the 2nd layer which consists of the said metal. In the case of a laminated structure, the end portion of the first layer may have a shape protruding outward from the end portion of the second layer. At this time, a barrier metal can be formed by using a metal nitride for the first layer. That is, the metal of the second layer can be prevented from diffusing into the gate insulating layer and the semiconductor layer below it.
半導体層、ゲート絶縁層、ゲート電極などを組み合わせて構成される薄膜トランジスタは、シングルドレイン構造、LDD(低濃度ドレイン)構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、シングルドレイン構造の薄膜トランジスタを示す。さらには、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層の上下をゲート電極で挟むデュアルゲート構造、絶縁層203上にゲート電極が形成され、ゲート電極上にゲート絶縁層、半導体層が形成される逆スタガ型薄膜トランジスタ等を適用することができる。
A thin film transistor including a combination of a semiconductor layer, a gate insulating layer, a gate electrode, and the like can employ various structures such as a single drain structure, an LDD (low concentration drain) structure, and a gate overlap drain structure. Here, a thin film transistor having a single drain structure is shown. Further, equivalently, a multi-gate structure in which transistors to which a gate voltage of the same potential is applied are connected in series, a dual gate structure in which a semiconductor layer is sandwiched between gate electrodes, and a gate electrode on an insulating
ソース電極及びドレイン電極206は、チタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
The source and drain
層間絶縁層205及び絶縁層207は、ポリイミド、アクリル、またはシロキサンポリマーを塗布し焼成して形成することができる。また、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成してもよい。無機化合物の代表例としては、酸化珪素、窒化珪素、酸化窒化珪素がある。
The interlayer insulating
さらには、薄膜トランジスタ204の代わりにスイッチング素子として機能し得る半導体素子であれば、どのような構成で設けてもよい。スイッチング素子の代表例としては、MIM(Metal−Insulator−Metal)、ダイオード等が挙げられる。
Further, any structure may be used as long as it is a semiconductor element that can function as a switching element instead of the
次に、図9(B)に示すように、導電層208上に導電層211を形成する。ここでは、印刷法により金粒子を有する組成物を印刷し、200℃で30分加熱して組成物を焼成して導電層211を形成する。
Next, as illustrated in FIG. 9B, a
次に、図9(C)に示すように、絶縁層207及び導電層211の端部を覆う層212を、導電性ポリマーを用いて形成する。ここでは、絶縁層207及び導電層211の端部を覆う層212を、エポキシ樹脂及びポリアニリンを用いて形成する。エポキシ樹脂及びポリアニリンの組成物をスピンコート法により塗布し、160℃で30分加熱した後、導電層211を覆う部分の層を除去して、導電層211を露出すると共に、厚さ1〜20μm、好ましくは5〜10μmの層212を形成する。ここでは、絶縁層203から層212までの積層体を素子形成層210とする。
Next, as illustrated in FIG. 9C, a
次に、図9(D)に示すように、後の剥離工程を容易に行うために、レーザ光213を絶縁層203、205、207、及び層212に照射して、図9(E)に示すような開口部214を形成する。次に、層212に粘着部材215を貼りあわせる。開口部214を形成するために照射するレーザ光としては、絶縁層203、205、207、または層212が吸収する波長を有するレーザ光が好ましい。代表的には、紫外領域、可視領域、又は赤外領域のレーザ光を適宜選択して照射する。
Next, as illustrated in FIG. 9D, the insulating
このようなレーザ光を発振することが可能なレーザ発振器としては、KrF、ArF、XeCl等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne、HF、CO2等の気体レーザ発振器、YAG、GdVO4、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶、ガラス、ルビー等の固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波〜第5高調波を適宜適用するのが好ましい。この結果、絶縁層203、205、207、212がレーザ光を吸収し溶融して開口部が形成される。
Examples of laser oscillators that can oscillate such laser light include excimer laser oscillators such as KrF, ArF, and XeCl, gas laser oscillators such as He, He—Cd, Ar, He—Ne, HF, and CO 2 , Crystals of YAG, GdVO 4 , YVO 4 , YLF, YAlO 3, etc. doped with Cr, Nd, Er, Ho, Ce, Co, Ti or Tm, solid laser oscillators such as glass, ruby, GaN, GaAs, GaAlAs A semiconductor laser oscillator such as InGaAsP can be used. In the solid-state laser oscillator, it is preferable to appropriately apply the fundamental wave to the fifth harmonic. As a result, the insulating
なお、レーザ光を絶縁層203、205、207、及び層212に照射する工程を削除することで、スループットを向上させることが可能である。
Note that by eliminating the step of irradiating the insulating
次に、図10(A)に示すように、剥離層202及び絶縁層203の界面に形成される金属酸化物層において、剥離層を有する基板201及び素子形成層の一部221を物理的手段により剥離する。物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー(機械的エネルギー)を変化させる手段を指している。物理的手段は、代表的には機械的な力を加えること(例えば人間の手や把治具で引き剥がす処理や、ローラーを支点としてローラーを回転させながら分離する処理)である。
Next, as shown in FIG. 10A, in the metal oxide layer formed at the interface between the
以上の剥離工程は、熱処理で収縮しない層と、熱処理で収縮する層と、その中間の層とを有し、剥離工程の完了時または剥離工程中に熱処理を行うことにより、過ストレス状態を中間層又はその近傍領域で有せしめ、その後刺激を与えることにより中間層またはその近傍領域で剥離せしめることを特徴とする。 The above peeling process has a layer that does not shrink by heat treatment, a layer that shrinks by heat treatment, and an intermediate layer between them. By performing heat treatment when the peeling process is completed or during the peeling process, the overstress state is intermediate. It is characterized in that it is applied in the layer or in the vicinity thereof, and then peeled off in the intermediate layer or in the vicinity thereof by applying a stimulus.
本実施例において、熱処理で収縮しない層は剥離層202であり、熱処理で収縮する層は絶縁層203または層212であり、熱処理で収縮しない層と熱処理で収縮する層との中間の層としては、剥離層202及び絶縁層203の界面に形成される層である。代表例として、剥離層202としてタングステン層を用い、絶縁層203として珪素酸化物又は珪素窒化物を用い、層212としてエポキシ樹脂及びポリアニリンの組成物を用いると、非晶質珪素膜の結晶化や、不純物の活性化、水素出し等の加熱処理において、剥離層202は収縮しないが、絶縁層203及び層212は収縮し、さらに剥離層202及び絶縁層203の界面に酸化タングステン層(WOx、2≦x≦3)が形成される。酸化タングステン層は脆いため、上記物理的手段により分離されやすい。この結果、上記物理的手段により素子形成層の一部221を基板201から剥離することができる。
In this embodiment, the layer that does not shrink by heat treatment is the
本実施例においては、剥離層と絶縁層の間に金属酸化膜を形成し、当該金属酸化膜において物理的手段により、素子形成層210を剥離する方法を用いたがこれに限られない。基板に透光性を有する基板を用い、剥離層に水素を含む非晶質珪素層を用い、図9(E)の工程の後、基板側からのレーザ光を照射して非晶質珪素膜に含まれる水素を気化させて、基板と剥離層との間で剥離する方法を用いることができる。
In this embodiment, a method is used in which a metal oxide film is formed between the release layer and the insulating layer, and the
また、図9(E)の工程の後、基板を機械的に研磨し除去する方法や、基板をHF等の基板を溶解する溶液を用いて基板を除去する方法を用いることができる。この場合、剥離層を用いなくともよい。 Further, after the step of FIG. 9E, a method of mechanically polishing and removing the substrate or a method of removing the substrate using a solution that dissolves the substrate such as HF can be used. In this case, the release layer may not be used.
また、図9(E)において、粘着部材215を層212に貼りあわせる前に、開口部214にNF3、BrF3、ClF3等のフッ化ハロゲンガスを導入し、剥離層をフッ化ハロゲンガスでエッチングし除去した後、層212に粘着部材215を貼りあわせて、基板から素子形成層210を剥離する方法を用いることができる。
9E, before the
また、図9(E)において、粘着部材215を層212に貼りあわせる前に、開口部214にNF3、BrF3、ClF3等のフッ化ハロゲンガスを導入し、剥離層の一部をフッ化ハロゲンガスでエッチングし除去した後、層212に粘着部材215を貼りあわせて、基板から素子形成層210を物理的手段により剥離する方法を用いることができる。
In FIG. 9E, before bonding the
次に、図10(B)に示すように、素子形成層の一部221の絶縁層203に、可撓性基板222を貼り付ける。次に、粘着部材215を素子形成層の一部221から剥す。ここでは、可撓性基板222として、キャスト法によりポリアニリンで形成されたフィルムを用いる。
Next, as illustrated in FIG. 10B, a
次に、図10(C)に示すように、可撓性基板222をダイシングフレーム232のUVシート231に貼り付ける。UVシート231は粘着性を有するため、UVシート231上に可撓性基板222が固定される。この後、導電層211にレーザ光を照射して、導電層211と導電層208の間の密着性を高めてもよい。
Next, as shown in FIG. 10C, the
次に、図10(D)に示すように、導電層211上に接続端子233を形成する。接続端子233を形成することで、後にアンテナとして機能する導電層との位置合わせ及び接着を容易に行うことが可能である。
Next, as illustrated in FIG. 10D, the
次に、図11(A)に示すように、素子形成層の一部221を分断する。ここでは、素子形成層の一部221及び可撓性基板222にレーザ光234を照射して、図11(B)に示すように、素子形成層の一部221を複数に分断する。レーザ光234は、レーザ光213に記載のレーザ光を適宜選択して適用することができる。ここでは、絶縁層203、205、206、及び層212、並びに可撓性基板222が吸収可能なレーザ光を選択することが好ましい。なお、ここでは、レーザカット法を用いて素子形成層の一部を複数に分断したが、この方法の代わりにダイシング法、スクライビング法等を適宜用いることができる。この結果、分断された素子形成層を薄膜集積回路242a、242bと示す。
Next, as illustrated in FIG. 11A, a
次に、図11(C)に示すように、ダイシングフレーム232のUVシートにUV光を照射して、UVシート231の粘着力を低下させた後、UVシート231をエキスパンダ枠244で支持する。このとき、UVシート231を伸ばしながらエキスパンダ枠244で支持することで、薄膜集積回路242a、242bの間に形成された溝241の幅を拡大することができる。なお、拡大された溝246は、後に薄膜集積回路242a、242bに貼りあわせられるアンテナ基板の大きさにあわせることが好ましい。
Next, as shown in FIG. 11C, the UV sheet of the
次に、図12(A)に示すように、アンテナとして機能する導電層252a、252bを有する可撓性基板256と、薄膜集積回路242a、242bとを異方性導電接着剤255a、255bを用いて貼りあわせる。なお、アンテナとして機能する導電層252a、252bを有する可撓性基板256には、導電層252a、252bの一部が露出するように、開口部が設けられている。このため、アンテナとして機能する導電層252a、252bと薄膜集積回路242a、242bの接続端子とが、異方性導電接着剤255a、255bに含まれる導電性粒子254a、254bとで接続されるように、位置合わせしながら貼りあわせる。
Next, as shown in FIG. 12A, a
なお、本実施例では、導電層252a、252b及び薄膜集積回路242a、242bの接続端子の接続を異方性導電接着剤255a、255bを用いたが、この代わりに異方性導電フィルムや半田バンプを用いたリフロー処理等の手法を用いてもよい。また、超音波接合により導電層252a、252b及び薄膜集積回路242a、242bの接続端子を接続してもよい。
In this embodiment, the anisotropic
ここでは、アンテナとして機能する導電層252aと薄膜集積回路242aとが、異方性導電接着剤255a中の導電性粒子254aによって接続され、アンテナとして機能する導電層252bと薄膜集積回路242bとが、異方性導電接着剤255b中の導電性粒子254bによって接続される。
Here, the
次に、図12(B)に示すように、アンテナとして機能する導電層252a、252bと、薄膜集積回路242a、242bとが形成されない領域において、分断する。ここでは、絶縁層253及び可撓性基板256にレーザ光261を照射するレーザカット法により分断を行う。
Next, as illustrated in FIG. 12B, the
以上の工程により、図12(C)に示すように、非接触でデータの伝送が可能な半導体装置262a、262bを作製することができる。
Through the above steps,
なお、図12(A)において、アンテナとして機能する導電層252a、252bを有する可撓性基板256と、薄膜集積回路242a、242bとを異方性導電接着剤255a、255bを用いて貼りあわせた後、可撓性基板256と薄膜集積回路242a、242bとを封止するように可撓性基板を設け、図12(B)のように、アンテナとして機能する導電層252a、252bと、薄膜集積回路242a、242bとが形成されない領域において、レーザ光261照射して、図12(D)に示すような半導体装置264を作製してもよい。この場合、分断された可撓性基板256、263によって、薄膜集積回路が封止されるため、薄膜集積回路の劣化を抑制することが可能である。
Note that in FIG. 12A, a
以上の工程により、薄型化で軽量な半導体装置を歩留まり高く作製することが可能である。また、導電性ポリマーで形成される層を有するため、電波や電磁波の遮蔽を抑制しながら、静電気による半導体集積回路の破壊や誤作動を防止することが可能な半導体装置を作製することができる。 Through the above process, a thin and lightweight semiconductor device can be manufactured with high yield. In addition, since a layer formed using a conductive polymer is provided, a semiconductor device that can prevent destruction or malfunction of the semiconductor integrated circuit due to static electricity while suppressing shielding of radio waves and electromagnetic waves can be manufactured.
上記実施例の非接触でデータの伝送が可能な半導体装置の構成について、図13を参照して説明する。 A structure of a semiconductor device capable of transmitting data in a non-contact manner according to the above embodiment will be described with reference to FIG.
本実施例の半導体装置は、大別して、アンテナ部2001、電源部2002、ロジック部2003から構成される。
The semiconductor device of this embodiment is roughly composed of an
アンテナ部2001は、外部信号の受信とデータの送信を行うためのアンテナ2011からなる。また、半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
The
電源部2002は、アンテナ2011を介して外部から受信した信号により電源を作る整流回路2021と、作りだした電源を保持するための保持容量2022および定電圧回路2023からなる。
The
ロジック部2003は、受信した信号を復調する復調回路2031と、クロック信号を生成するクロック生成・補正回路2032と、各コード認識及び判定回路2033と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ2034と、符号化した信号を受信信号にのせるための変調回路2035と、読み出したデータを符号化する符号化回路2037と、データを保持するマスクROM2038とを有する。なお、変調回路2035は変調用抵抗2036を有する。
The
各コード認識及び判定回路2033が認識・判定するコードは、フレーム終了信号(EOF、end of frame)、フレーム開始信号(SOF、start of frame)、フラグ、コマンドコード、マスク長(mask length)、マスク値(mask value)等である。また、各コード認識及び判定回路2033は、送信エラーを識別する巡回冗長検査(CRC、cyclic redundancy check)機能も含む。
The codes recognized and determined by each code recognition and
上記実施例に示される非接触でデータの伝送が可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図14(A)参照)、包装用容器類(包装紙やボトル等、図14(C)参照)、記録媒体(DVDソフトやビデオテープ等、図14(B)参照)、乗物類(自転車等、図14(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札(図14(E)、図14(F)参照)等の物品に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。 The application of the semiconductor device capable of transmitting data in a non-contact manner shown in the above embodiment is wide. For example, banknotes, coins, securities, bearer bonds, certificate documents (driver's license, resident's card, etc. 14 (A)), packaging containers (wrapping paper, bottles, etc., see FIG. 14 (C)), recording media (DVD software, video tape, etc., see FIG. 14 (B)), vehicles (bicycles, etc. 14D), personal items (such as bags and glasses), foods, plants, animals, human bodies, clothing, daily necessities, electronic devices, etc. and luggage tags (FIG. 14E) (See FIG. 14F) and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (also simply referred to as televisions, television receivers, television receivers), mobile phones, and the like.
本実施例の半導体装置9210は、プリント基板への実装、表面への貼り付け、埋め込み等により、物品に固定される。例えば、本なら紙に貼り付け、有機樹脂からなるパッケージなら当該有機樹脂に貼り付けて、各物品に固定される。本実施例の半導体装置9210は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本実施例の半導体装置9210を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本実施例の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
The
Claims (10)
前記半導体集積回路に接続するアンテナとして機能する導電層と、
前記半導体集積回路及び前記導電層を覆設する一または複数の基板と、
を有し、
前記基板の少なくとも一つは導電性ポリマーで形成されることを特徴とする半導体装置。 A semiconductor integrated circuit;
A conductive layer functioning as an antenna connected to the semiconductor integrated circuit;
One or more substrates covering the semiconductor integrated circuit and the conductive layer;
Have
At least one of the substrates is formed of a conductive polymer.
前記半導体集積回路に接続するアンテナとして機能する導電層と、
前記半導体集積回路及び前記導電層を覆設する一または複数の基板と、
前記半導体集積回路及び前記一または複数の基板を接着する接着剤と、
を有し、
前記接着剤は導電性ポリマーを有する組成物で形成されることを特徴とする半導体装置。 A semiconductor integrated circuit;
A conductive layer functioning as an antenna connected to the semiconductor integrated circuit;
One or more substrates covering the semiconductor integrated circuit and the conductive layer;
An adhesive that bonds the semiconductor integrated circuit and the one or more substrates;
Have
The adhesive is formed of a composition having a conductive polymer.
前記半導体集積回路に接続するアンテナとして機能する導電層と、
前記半導体集積回路を覆う層と
を有し、
前記半導体集積回路を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置。 A semiconductor integrated circuit;
A conductive layer functioning as an antenna connected to the semiconductor integrated circuit;
A layer covering the semiconductor integrated circuit,
The semiconductor device is characterized in that the layer covering the semiconductor integrated circuit is formed of a conductive polymer.
前記半導体集積回路に接続するアンテナとして機能する導電層と、
前記半導体集積回路及びアンテナとして機能する導電層を覆う層と
を有し、
前記半導体集積回路及びアンテナとして機能する導電層を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置。 A semiconductor integrated circuit;
A conductive layer functioning as an antenna connected to the semiconductor integrated circuit;
A layer covering the semiconductor integrated circuit and the conductive layer functioning as an antenna,
The semiconductor device is characterized in that a layer covering the semiconductor integrated circuit and the conductive layer functioning as an antenna is formed of a conductive polymer.
前記半導体集積回路上に形成されると共に、前記接続端子の一部を覆う層と、
アンテナとして機能する導電層が形成される基板と、
前記基板及び前記半導体集積回路を接着すると共に、前記接続端子及び前記アンテナとして機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、
を有し、
前記接続端子の一部を覆う層は導電性ポリマーで形成されることを特徴とする半導体装置。 A semiconductor integrated circuit, and a connection terminal connected to the semiconductor integrated circuit;
A layer formed on the semiconductor integrated circuit and covering a part of the connection terminal;
A substrate on which a conductive layer functioning as an antenna is formed;
An anisotropic conductive adhesive containing conductive particles for bonding the substrate and the semiconductor integrated circuit and electrically connecting the conductive layer functioning as the connection terminal and the antenna;
Have
The semiconductor device is characterized in that a layer covering a part of the connection terminal is formed of a conductive polymer.
アンテナとして機能する導電層が形成される基板と、
前記アンテナとして機能する導電層の一部を覆う層と、
前記基板及び前記半導体集積回路を接着すると共に、前記接続端子及び前記アンテナと
して機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、
を有し、
前記アンテナとして機能する導電層の一部を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置。 A semiconductor integrated circuit, and a connection terminal connected to the semiconductor integrated circuit;
A substrate on which a conductive layer functioning as an antenna is formed;
A layer covering a part of the conductive layer functioning as the antenna;
An anisotropic conductive adhesive containing conductive particles for bonding the substrate and the semiconductor integrated circuit and electrically connecting the conductive layer functioning as the connection terminal and the antenna;
Have
The semiconductor device is characterized in that a layer covering a part of the conductive layer functioning as the antenna is formed of a conductive polymer.
アンテナとして機能する導電層が形成される基板と、
前記基板及び前記半導体集積回路を接着すると共に、前記接続端子及び前記アンテナと
して機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、
を有し、
前記異方性導電接着剤は、導電性ポリマーを有する組成物で形成されることを特徴とする半導体装置。 A semiconductor integrated circuit, and a connection terminal connected to the semiconductor integrated circuit;
A substrate on which a conductive layer functioning as an antenna is formed;
An anisotropic conductive adhesive containing conductive particles for bonding the substrate and the semiconductor integrated circuit and electrically connecting the conductive layer functioning as the connection terminal and the antenna;
Have
The said anisotropic conductive adhesive is formed with the composition which has a conductive polymer, The semiconductor device characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007019143A JP2007241999A (en) | 2006-02-08 | 2007-01-30 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031720 | 2006-02-08 | ||
JP2007019143A JP2007241999A (en) | 2006-02-08 | 2007-01-30 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007241999A true JP2007241999A (en) | 2007-09-20 |
JP2007241999A5 JP2007241999A5 (en) | 2010-03-11 |
Family
ID=38587424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007019143A Withdrawn JP2007241999A (en) | 2006-02-08 | 2007-01-30 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007241999A (en) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283793A (en) * | 2008-05-23 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
JP2009283777A (en) * | 2008-05-23 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
EP2131394A1 (en) | 2008-06-06 | 2009-12-09 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and method for manufacturing the same |
JP2010016362A (en) * | 2008-06-06 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
WO2010032602A1 (en) * | 2008-09-18 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2010035625A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semi conductor device |
WO2010035627A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2010109351A (en) * | 2008-10-01 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
KR101022493B1 (en) * | 2008-11-28 | 2011-03-16 | 고려대학교 산학협력단 | Carbon Nano Tube Thin film Transistor and display adopting the same |
US8148818B2 (en) | 2008-05-23 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8169588B2 (en) | 2008-07-10 | 2012-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
US8237248B2 (en) | 2008-05-23 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8264144B2 (en) | 2008-07-10 | 2012-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device utilizing fibrous barrier layers impregnated with organic resin |
US8284369B2 (en) | 2008-08-20 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light-emitting device, and method for fabricating the same |
US8384209B2 (en) | 2008-05-12 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2013150014A (en) * | 2013-05-07 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US8609464B2 (en) | 2008-06-06 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for shielding semiconductor device |
US8957423B2 (en) | 2008-09-19 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101737053B1 (en) * | 2010-12-31 | 2017-05-18 | 삼성전자주식회사 | Semiconductor packages |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0874193A (en) * | 1994-09-05 | 1996-03-19 | Achilles Corp | Electrically conductive paper |
JPH10109483A (en) * | 1996-10-04 | 1998-04-28 | Hokuetsu Paper Mills Ltd | Ic card |
JPH10198778A (en) * | 1997-01-14 | 1998-07-31 | Rohm Co Ltd | Ic card |
JPH11185523A (en) * | 1997-12-22 | 1999-07-09 | Mitsubishi Rayon Co Ltd | Aqueous resin composition for conductive cover |
JP2000006523A (en) * | 1998-06-24 | 2000-01-11 | Dainippon Printing Co Ltd | Thermal transfer sheet and ic card employing the same |
JP2000299411A (en) * | 1999-02-10 | 2000-10-24 | Hitachi Maxell Ltd | Chip-mounting body and its manufacture |
JP2002517870A (en) * | 1998-06-09 | 2002-06-18 | モトローラ・インコーポレイテッド | Radio frequency identification tag with product integrated antenna |
JP2002319006A (en) * | 2001-04-19 | 2002-10-31 | Tokushu Paper Mfg Co Ltd | Anti-counterfeit thread, anti-counterfeit sheet-shaped material using it, and method of manufacturing it |
JP2003099744A (en) * | 2001-09-25 | 2003-04-04 | Nec Tokin Corp | Ic module and ic card |
JP2003283120A (en) * | 2002-03-25 | 2003-10-03 | Toppan Forms Co Ltd | Method of mutually connecting electrically conductive connecting sections |
JP2004532313A (en) * | 2001-04-06 | 2004-10-21 | キャボット コーポレイション | Conductive polymer composition and product containing the same |
WO2005044451A1 (en) * | 2003-10-29 | 2005-05-19 | Conductive Inkjet Technology Limited | Electrical connection of components |
JP2005174220A (en) * | 2003-12-15 | 2005-06-30 | Konica Minolta Photo Imaging Inc | Ic card and method for manufacturing ic card |
JP2005183741A (en) * | 2003-12-19 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
JP2005252242A (en) * | 2004-02-06 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing thin-film semiconductor circuit, and element substrate |
JP2005268271A (en) * | 2004-03-16 | 2005-09-29 | Shimadzu Corp | Two-dimensional detector for light or radiation |
JP2005531809A (en) * | 2002-06-28 | 2005-10-20 | アップルトン ペーパーズ インコーポレイテッド | Thermal imaging paper laminate |
-
2007
- 2007-01-30 JP JP2007019143A patent/JP2007241999A/en not_active Withdrawn
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0874193A (en) * | 1994-09-05 | 1996-03-19 | Achilles Corp | Electrically conductive paper |
JPH10109483A (en) * | 1996-10-04 | 1998-04-28 | Hokuetsu Paper Mills Ltd | Ic card |
JPH10198778A (en) * | 1997-01-14 | 1998-07-31 | Rohm Co Ltd | Ic card |
JPH11185523A (en) * | 1997-12-22 | 1999-07-09 | Mitsubishi Rayon Co Ltd | Aqueous resin composition for conductive cover |
JP2002517870A (en) * | 1998-06-09 | 2002-06-18 | モトローラ・インコーポレイテッド | Radio frequency identification tag with product integrated antenna |
JP2000006523A (en) * | 1998-06-24 | 2000-01-11 | Dainippon Printing Co Ltd | Thermal transfer sheet and ic card employing the same |
JP2000299411A (en) * | 1999-02-10 | 2000-10-24 | Hitachi Maxell Ltd | Chip-mounting body and its manufacture |
JP2004532313A (en) * | 2001-04-06 | 2004-10-21 | キャボット コーポレイション | Conductive polymer composition and product containing the same |
JP2002319006A (en) * | 2001-04-19 | 2002-10-31 | Tokushu Paper Mfg Co Ltd | Anti-counterfeit thread, anti-counterfeit sheet-shaped material using it, and method of manufacturing it |
JP2003099744A (en) * | 2001-09-25 | 2003-04-04 | Nec Tokin Corp | Ic module and ic card |
JP2003283120A (en) * | 2002-03-25 | 2003-10-03 | Toppan Forms Co Ltd | Method of mutually connecting electrically conductive connecting sections |
JP2005531809A (en) * | 2002-06-28 | 2005-10-20 | アップルトン ペーパーズ インコーポレイテッド | Thermal imaging paper laminate |
WO2005044451A1 (en) * | 2003-10-29 | 2005-05-19 | Conductive Inkjet Technology Limited | Electrical connection of components |
JP2005174220A (en) * | 2003-12-15 | 2005-06-30 | Konica Minolta Photo Imaging Inc | Ic card and method for manufacturing ic card |
JP2005183741A (en) * | 2003-12-19 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
JP2005252242A (en) * | 2004-02-06 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing thin-film semiconductor circuit, and element substrate |
JP2005268271A (en) * | 2004-03-16 | 2005-09-29 | Shimadzu Corp | Two-dimensional detector for light or radiation |
Cited By (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9048277B2 (en) | 2008-05-12 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8384209B2 (en) | 2008-05-12 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8148818B2 (en) | 2008-05-23 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2009283777A (en) * | 2008-05-23 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2009283793A (en) * | 2008-05-23 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
US8237248B2 (en) | 2008-05-23 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8609464B2 (en) | 2008-06-06 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for shielding semiconductor device |
EP2131394A1 (en) | 2008-06-06 | 2009-12-09 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and method for manufacturing the same |
US8420409B2 (en) | 2008-06-06 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2010016362A (en) * | 2008-06-06 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
US7888163B2 (en) | 2008-06-06 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI489534B (en) * | 2008-06-06 | 2015-06-21 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
US8053253B2 (en) | 2008-06-06 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2013251555A (en) * | 2008-06-06 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US11101407B2 (en) | 2008-07-10 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device sealed in a fibrous body to improve manufacturability and electronic device including the light emitting device |
US10079330B2 (en) | 2008-07-10 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device having an embedded pixel electrode |
US8169588B2 (en) | 2008-07-10 | 2012-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
US10205062B2 (en) | 2008-07-10 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device that is highly reliable, thin and is not damaged by external local pressure and electronic device |
US8264144B2 (en) | 2008-07-10 | 2012-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device utilizing fibrous barrier layers impregnated with organic resin |
US8860306B2 (en) | 2008-07-10 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a fibrous encapsulating structure |
US11557697B2 (en) | 2008-07-10 | 2023-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light emitting device comprising a polyimide resin |
US11908976B2 (en) | 2008-07-10 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
US8284369B2 (en) | 2008-08-20 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light-emitting device, and method for fabricating the same |
JP2018037099A (en) * | 2008-09-18 | 2018-03-08 | 株式会社半導体エネルギー研究所 | Semiconductor device |
WO2010032602A1 (en) * | 2008-09-18 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2014103410A (en) * | 2008-09-18 | 2014-06-05 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2017005257A (en) * | 2008-09-18 | 2017-01-05 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP2010097601A (en) * | 2008-09-18 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9177978B2 (en) | 2008-09-18 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10020296B2 (en) | 2008-09-18 | 2018-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11127732B2 (en) | 2008-09-18 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2015144292A (en) * | 2008-09-18 | 2015-08-06 | 株式会社半導体エネルギー研究所 | semiconductor device |
US8957423B2 (en) | 2008-09-19 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI452675B (en) * | 2008-09-25 | 2014-09-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
US8143708B2 (en) | 2008-09-25 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2010103502A (en) * | 2008-09-25 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
US8102034B2 (en) | 2008-09-25 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP2016076226A (en) * | 2008-09-25 | 2016-05-12 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US8803298B2 (en) | 2008-09-25 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
TWI508261B (en) * | 2008-09-25 | 2015-11-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method of the same |
WO2010035627A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2010035625A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semi conductor device |
KR101611643B1 (en) * | 2008-10-01 | 2016-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
JP2010109351A (en) * | 2008-10-01 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9196593B2 (en) | 2008-10-01 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101022493B1 (en) * | 2008-11-28 | 2011-03-16 | 고려대학교 산학협력단 | Carbon Nano Tube Thin film Transistor and display adopting the same |
KR101737053B1 (en) * | 2010-12-31 | 2017-05-18 | 삼성전자주식회사 | Semiconductor packages |
JP2013150014A (en) * | 2013-05-07 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101402104B1 (en) | Semiconductor device | |
JP2007241999A (en) | Semiconductor device | |
US8201329B2 (en) | Apparatus and method for manufacturing semiconductor device | |
US8546210B2 (en) | Semiconductor device and method for manufacturing the same | |
US8030178B2 (en) | Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device | |
KR101406770B1 (en) | Semiconductor device and manufacturing method thereof | |
US7727809B2 (en) | Attachment method, attachment apparatus, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device | |
US7713836B2 (en) | Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device | |
EP1976001A2 (en) | Method for manufacturing semiconductor device | |
KR20110081983A (en) | Semiconductor device | |
JP4731919B2 (en) | Film-like article | |
JP5008299B2 (en) | Method for manufacturing semiconductor device | |
JP4864649B2 (en) | Functional layer, method for forming flexible substrate having the same, and method for manufacturing semiconductor device | |
JP5072217B2 (en) | Method for manufacturing semiconductor device | |
KR101298950B1 (en) | Semiconductor device | |
JP5108381B2 (en) | Bonding method, bonding apparatus, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus | |
JP4912900B2 (en) | Method for manufacturing semiconductor device | |
JP4749102B2 (en) | Method for manufacturing semiconductor device | |
JP4845623B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120612 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120911 |