JP2007233109A - Display device and its driving method - Google Patents
Display device and its driving method Download PDFInfo
- Publication number
- JP2007233109A JP2007233109A JP2006055690A JP2006055690A JP2007233109A JP 2007233109 A JP2007233109 A JP 2007233109A JP 2006055690 A JP2006055690 A JP 2006055690A JP 2006055690 A JP2006055690 A JP 2006055690A JP 2007233109 A JP2007233109 A JP 2007233109A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixel row
- reference voltage
- reference voltages
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、表示装置および表示装置の駆動方法に関し、特にデジタル映像信号をアナログ映像信号に変換するD/A(デジタル/アナログ)変換回路として基準電圧選択型D/A変換回路を用いた表示装置および当該表示装置の駆動方法に関する。 The present invention relates to a display device and a display device driving method, and more particularly, to a display device using a reference voltage selection type D / A conversion circuit as a D / A (digital / analog) conversion circuit for converting a digital video signal into an analog video signal. The present invention also relates to a method for driving the display device.
表示装置、例えば液晶ディスプレイや有機EL(electro luminescence)ディスプレイ等のアクティブマトリクス型表示装置を駆動する回路では、低温ポリシリコンによる薄膜トランジスタ(TFT;Thin Film Transistor)が一般的に用いられている。何故ならば、低温ポリシリコンによる薄膜トランジスタは、高い移動度が得られるなどその効果が大きいためである。 In a circuit for driving a display device, for example, an active matrix display device such as a liquid crystal display or an organic EL (electroluminescence) display, a thin film transistor (TFT) made of low-temperature polysilicon is generally used. This is because a thin film transistor using low-temperature polysilicon has a large effect such as high mobility.
一方、基板上に表示画素が行列状に2次元配置されてなる表示パネルにおいては、レーザーアニール技術を用いた結晶化プロセスにおけるエネルギーのばらつきに起因して、スジ状に輝度が不均一になる現象が現れる。このスジ状に見える輝度ばらつき、即ち発光特性のばらつきは、そのまま表示特性の不均一さとなって表示品位を低下させる。したがって、発光特性のばらつきを補正する必要がある。 On the other hand, in a display panel in which display pixels are two-dimensionally arranged in a matrix form on a substrate, a phenomenon in which luminance is uneven in a stripe shape due to energy variations in a crystallization process using laser annealing technology. Appears. The luminance variation that appears to be streaks, that is, the variation in the light emission characteristics, becomes the non-uniformity of the display characteristics as it is, and lowers the display quality. Therefore, it is necessary to correct variations in light emission characteristics.
従来、画素ごとに複数個のトランジスタを組み込み、これらトランジスタによる作用によって発光特性のばらつきを補正する技術が種々報告されている(例えば、特許文献1,2,3参照)。しかし、画素ごとに複数個のトランジスタを組み込むようにすると、画素サイズが大きくなるために、多画素化による高精細化を妨げる要因になる。
Conventionally, various techniques for incorporating a plurality of transistors for each pixel and correcting variations in light emission characteristics by the action of these transistors have been reported (see, for example,
これに対して、基準電圧選択型D/A変換回路を用いたアクティブマトリクス型表示装置において、発光素子の発光調整に関する情報に基づいて、D/A変換回路の基準電圧を調整し、R(赤)G(緑)B(青)の色ごとの駆動信号に分けられる前のRGB信号のレベルを変化させることにより、発光特性のばらつきを補正するようにした技術が知られている(例えば、特許文献4参照)。 On the other hand, in an active matrix display device using a reference voltage selection type D / A conversion circuit, the reference voltage of the D / A conversion circuit is adjusted based on information on light emission adjustment of the light emitting element, and R (red ) A technique is known in which variations in light emission characteristics are corrected by changing the levels of RGB signals before being divided into drive signals for G (green) and B (blue) colors (for example, patents). Reference 4).
さらに、D/A変換用の基準電圧の生成に使用する原基準電圧を、原基準電圧設定データに応じて生成することにより、発光特性のばらつきを補正するようにした技術も知られている(例えば、特許文献5参照)。 Furthermore, a technique is also known in which variation in light emission characteristics is corrected by generating an original reference voltage used for generating a reference voltage for D / A conversion in accordance with original reference voltage setting data ( For example, see Patent Document 5).
しかしながら、上記特許文献4,5に記載の従来技術はいずれも、画面全体に対して一律に、即ち全画素に対して一律に補正を行うようにしているために、レーザーアニール技術を用いた結晶化プロセスにおけるエネルギーのばらつきに起因して発生するスジ状に見える輝度ばらつきを補正することはできない。 However, since all of the prior arts described in Patent Documents 4 and 5 perform correction uniformly for the entire screen, that is, for all pixels, a crystal using laser annealing technology is used. It is not possible to correct the luminance variation that appears as streaks due to the energy variation in the conversion process.
そこで、本発明は、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える輝度ばらつきの軽減を可能とした表示装置および表示装置の駆動方法を提供することを目的とする。 In view of the above, an object of the present invention is to provide a display device and a display device driving method capable of reducing luminance variations that appear streaks due to characteristic variations in the crystallization process.
上記目的を達成するために、本発明は、次のような構成を採っている。すなわち、発光画素が行列状に2次元配置されてなる画素アレイ部と、デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した1つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするD/A変換手段とを備えた表示装置において、前記画素アレイ部の画素行ごとの発光強度に応じて前記複数の基準電圧の電圧値を画素行ごとに制御するようにする。 In order to achieve the above object, the present invention adopts the following configuration. That is, a pixel array unit in which light-emitting pixels are two-dimensionally arranged in a matrix and a plurality of reference voltages corresponding to the number of bits of the digital video signal are generated, and the digital video signal is supported from the plurality of reference voltages And a D / A converter that selects an analog video signal for driving the light emitting pixels of the pixel array unit by selecting the one reference voltage, according to the light emission intensity for each pixel row of the pixel array unit Thus, the voltage values of the plurality of reference voltages are controlled for each pixel row.
基準電圧選択型D/A変換回路を用いてデジタル映像信号をアナログ映像信号に変換して発光画素を発光駆動する表示装置において、スジ状の輝度ばらつき、特に横スジ状の輝度ばらつきは、画素行ごとの発光強度のばらつきであるとも言える。したがって、基準電圧選択型D/A変換回路における複数の基準電圧の電圧値を、画素行ごとの発光強度に応じて画素行ごとに制御する、具体的には発光強度のばらつきを補正する方向に制御することで、画素行単位のスジ状の輝度ばらつきを補正することができる。 In a display device that converts a digital video signal into an analog video signal by using a reference voltage selection type D / A conversion circuit and drives a light emitting pixel to emit light, streaky luminance variations, particularly horizontal streaky luminance variations, It can also be said that this is a variation in emission intensity. Therefore, the voltage values of the plurality of reference voltages in the reference voltage selection type D / A conversion circuit are controlled for each pixel row in accordance with the emission intensity for each pixel row, specifically, in the direction of correcting variations in the emission intensity. By controlling, it is possible to correct the stripe-like luminance variation in units of pixel rows.
本発明によれば、画素行単位のスジ状の輝度ばらつきを補正することができるために、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える輝度ばらつきを軽減することができる。 According to the present invention, stripe-like luminance variations in units of pixel rows can be corrected. Therefore, luminance variations that look like stripes due to characteristic variations in the crystallization process can be reduced.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
以下では、発光画素の電気光学素子として自発光素子である有機EL素子を用いるとともに、当該有機EL素子を駆動する能動素子として低温ポリシリコンシリコンを活性層とする薄膜トランジスタ(以下、「TFT」と記述する)を用いたアクティブマトリクス型有機ELディスプレイに適用した場合を例に挙げて説明するものとする。 Hereinafter, an organic EL element that is a self-light-emitting element is used as an electro-optical element of a light-emitting pixel, and a thin film transistor (hereinafter referred to as “TFT”) that uses low-temperature polysilicon silicon as an active layer as an active element that drives the organic EL element. A case where the present invention is applied to an active matrix organic EL display using the above will be described as an example.
ただし、本発明は、有機ELディスプレイへの適用に限られるものではなく、液晶ディスプレイなど、低温ポリシリコンによるTFTを用いてなる表示装置全般に適用可能である。 However, the present invention is not limited to application to an organic EL display, but can be applied to all display devices using TFTs made of low-temperature polysilicon such as a liquid crystal display.
図1は、本適用例に係るアクティブマトリクス型有機ELディスプレイの構成の概略を示すブロック図である。図1に示すように、本適用例に係る有機ELディスプレイは、有機EL素子を含む発光画素10が行列状に2次元配置されるとともに、行ごとに走査線11が、列ごとにデータ線12がそれぞれ配線されてなる表示パネル(画素アレイ部)20と、走査線11を介して発光画素10の各々を行単位で走査選択する行走査回路30と、データ線12を介して発光画素10の各々にアナログ映像信号を供給する駆動回路40とを有する構成となっている。
FIG. 1 is a block diagram showing an outline of the configuration of an active matrix organic EL display according to this application example. As shown in FIG. 1, in an organic EL display according to this application example, light emitting pixels 10 including organic EL elements are two-dimensionally arranged in a matrix, scanning lines 11 for each row, and data lines 12 for each column. Of the light emitting pixels 10 via the data lines 12, a display panel (pixel array unit) 20, each of which is wired, a
行走査回路30は、シフトレジスタやアドレスデコーダ等によって構成され、表示パネル(画素アレイ部)20の各発光画素10を行単位で選択するための信号を走査線11に対して順次出力する。駆動回路40は、D/A変換回路を内蔵し、入力されるデジタル映像信号を当該D/A変換回路でアナログ映像信号に変換し、行走査回路30によって選択された行の発光画素10の各々に対してデータ線12を介して供給する。
The
行走査回路30においては、D/A変換回路として、デジタル映像信号のビット数に対応した複数の基準電圧を発生し、当該複数の基準電圧の中からデジタル映像信号に対応した1つの基準電圧を選択してアナログ映像信号とする、いわゆる基準電圧選択型のD/A変換回路を用いることになる。
In the
(発光画素の回路構成)
図2は、発光画素10の回路構成の一例を示す回路図である。図2に示すように、発光画素10は、アノードが例えばグランド(GND)に接続された有機EL素子21と、ドレインが有機EL素子21のカソードに、ソースが例えば負電源Vssにそれぞれ接続されたTFT22と、このTFT22のゲートと負電源Vssとの間に接続されたキャパシタ23と、ゲートが走査線27(図1の走査線11に相当)に、ドレインがデータ線28(図1のデータ線12に相当)にそれぞれ接続されたTFT24と、ドレインがTFT24のソースに、ソースが負電源Vssに、ゲートがTFT22のゲートにそれぞれ接続されたTFT25と、ドレインがTFT25のドレインに、ゲートが制御線29に、ソースがTFT22のゲートにそれぞれ接続されたTFT26とを有する構成となっている。
(Circuit configuration of light emitting pixel)
FIG. 2 is a circuit diagram illustrating an example of a circuit configuration of the light emitting pixel 10. As shown in FIG. 2, the light emitting pixel 10 has an
ここで、有機EL素子21は多くの場合整流性があるため、OLED(Organic Light Emitting Diode)と呼ばれることがある。したがって、図2では、OLEDとしてダイオードの記号を用いて示している。ただし、OLEDには必ずしも整流性を持つことを要求するものではない。
Here, the
上記構成の発光画素10は、輝度情報が電流の形で書き込まれる電流書き込み型の画素回路構成となっている。すなわち、画素10の各々には、走査線27が選択された状態において、輝度情報がデータ線28を通して電流として書き込まれる。この電流輝度情報はTFT24によって画素回路内に取り込まれ、TFT25によって電圧輝度情報に変換されてキャパシタ23に保持される。
The light emitting pixel 10 having the above configuration has a current writing type pixel circuit configuration in which luminance information is written in the form of current. That is, luminance information is written as a current through each data line 28 in each pixel 10 in a state where the scanning line 27 is selected. This current luminance information is taken into the pixel circuit by the
TFT22は、キャパシタ23に保持された電圧輝度情報を電流に変換し、この電流を駆動電流として有機EL素子21に流すことによって当該有機EL素子21を発光駆動する。これにより、有機EL素子21は、書き込まれた電流輝度情報に応じた輝度で発光する。この書き込まれた輝度情報は、走査線27が非選択となった後もキャパシタ23に保持される。したがって、有機EL素子21はその保持された電圧輝度情報に応じた輝度で発光状態を持続する。
The
この発光状態において、制御線29を通して発光時間制御信号がTFT26のゲートに与えられると、これに応答してTFT26がオン状態となる。これにより、キャパシタ23に保持されていた電圧輝度情報(電荷)がTFT26を通して放電される。そして、TFT22のゲート-ソース間電位がしきい値を下回ると、TFT22がオフ状態となって有機EL素子21への駆動電流の供給を停止する。その結果、発光状態にあった有機EL素子21が非発光状態に移行する。すなわち、TFT26は、制御線29を通して与えられる発光時間制御信号に応じてオン/オフすることによって、有機EL素子21の発光時間をコントロールする。
In this light emission state, when a light emission time control signal is given to the gate of the
なお、図2には、発光画素10の回路構成の一例を示したに過ぎず、これに限られるものではない。すなわち、発光画素10としては、他の回路構成の電流書き込み型画素回路であっても良く、また電流書き込み型に限らず、輝度情報が電圧の形で書き込まれる電圧書き込み型の回路構成を採ることも可能である。 Note that FIG. 2 only shows an example of the circuit configuration of the light emitting pixel 10, and the present invention is not limited to this. That is, the light emitting pixel 10 may be a current writing type pixel circuit having another circuit configuration, and is not limited to the current writing type, and adopts a voltage writing type circuit configuration in which luminance information is written in the form of voltage. Is also possible.
(有機EL素子の構造)
図3は、有機EL素子10の構造の一例を示す断面図である。図3に示すように、有機EL素子10は、透明ガラス等からなる基板31上に、透明導電膜からなる第1の電極(例えば、陽極)32を形成し、その上にさらに正孔輸送層33、発光層34、電子輸送層35および電子注入層36を順次堆積させて有機層37を形成した後、この有機層37の上に金属からなる第2の電極(例えば、陰極)38を形成した構成となっている。かかる構成の有機EL素子10では、第1の電極32と第2の電極38との間に直流電圧Eを印加することにより、発光層34において電子と正孔が再結合する際に発光するようになっている。
(Structure of organic EL element)
FIG. 3 is a cross-sectional view showing an example of the structure of the organic EL element 10. As shown in FIG. 3, in the organic EL element 10, a first electrode (for example, an anode) 32 made of a transparent conductive film is formed on a substrate 31 made of transparent glass or the like, and a hole transport layer is further formed thereon. 33, a light emitting layer 34, an electron transport layer 35, and an electron injection layer 36 are sequentially deposited to form an organic layer 37, and then a second electrode (for example, cathode) 38 made of metal is formed on the organic layer 37. It has become the composition. In the organic EL element 10 having such a configuration, by applying a DC voltage E between the first electrode 32 and the second electrode 38, light is emitted when electrons and holes are recombined in the light emitting layer 34. It has become.
[第1実施形態]
図4は、本発明の第1実施形態に係るアクティブマトリクス型有機ELディスプレイのシステム構成例を示すブロック図である。本実施形態では、基準電圧選択型D/A変換回路を内蔵する駆動回路40Aの具体的な構成を特徴としている。したがって、図4には、駆動回路40Aの特にD/A変換回路部分の構成を示している。
[First Embodiment]
FIG. 4 is a block diagram showing a system configuration example of the active matrix organic EL display according to the first embodiment of the present invention. The present embodiment is characterized by a specific configuration of the drive circuit 40A incorporating the reference voltage selection type D / A conversion circuit. Therefore, FIG. 4 shows the configuration of the drive circuit 40A, particularly the D / A conversion circuit portion.
ここで、先ず、基準電圧選択型D/A変換回路の基本構成について、図5を用いて説明する。図5に示すように、基準電圧選択型D/A変換回路は、デジタル映像信号のビット数に対応したn個の基準電圧V0〜Vn−1を発生する基準電圧発生回路51と、この基準電圧発生回路51で生成されたn個の基準電圧V0〜Vn−1の中からデジタル映像信号のデータ値に対応した電圧値の基準電圧を選択してアナログ映像信号として出力するD/A変換回路52とから構成されている。
First, the basic configuration of the reference voltage selection type D / A conversion circuit will be described with reference to FIG. As shown in FIG. 5, the reference voltage selection type D / A converter circuit includes a reference voltage generation circuit 51 that generates n reference voltages V0 to Vn-1 corresponding to the number of bits of a digital video signal, and the reference voltage. A D / A
基準電圧発生回路51は、例えば、第1の電源Vddと第2の電源Vssとの間に直列に接続されたn−1個の抵抗R1〜Rn−1からなる抵抗分圧型回路構成となっており、第1の電源Vddの電圧を最大電圧V0、第2の電源電圧の電圧を最小電圧とし、抵抗R1〜Rn−1の各接続点に得られる分圧電圧V1〜Vn−2の計n個の基準電圧V0〜Vn−1を発生する。 The reference voltage generation circuit 51 has, for example, a resistance voltage dividing circuit configuration including n-1 resistors R1 to Rn-1 connected in series between the first power supply Vdd and the second power supply Vss. The voltage of the first power supply Vdd is the maximum voltage V0, the voltage of the second power supply voltage is the minimum voltage, and the divided voltages V1 to Vn-2 obtained at the connection points of the resistors R1 to Rn-1 are n in total. The reference voltages V0 to Vn-1 are generated.
D/A変換回路52は、デジタル映像信号の各ビットに対応したスイッチ素子群がn個の基準電圧V0〜Vn−1ごとに直列に接続され、デジタル映像信号の各ビットの論理状態(データ値)に対応したスイッチ群の全てのスイッチがオン状態になることで、当該スイッチ群に対応した基準電圧を選択してデジタル映像信号のデータ値に対応した電圧値のアナログ映像信号として出力する。
In the D /
上記基本構成の基準電圧選択型D/A変換回路に対して、本実施形態に係る駆動回路40Aは、基準電圧発生回路51として、表示パネル20の想定される輝度ばらつきに対応して複数個、例えば3個(基準電圧発生回路51A,51B,51C)を有し、これら基準電圧発生回路51A,51B,51Cで発生される3系統の基準電圧VA0〜VAn−1,VB0〜VBn−1,VC0〜VCn−1を、制御回路53による制御の下に基準電圧切り替え回路54によって適宜切り替えてD/A変換回路52へ供給する構成となっている。
In contrast to the reference voltage selection type D / A conversion circuit having the above basic configuration, the drive circuit 40A according to the present embodiment includes a plurality of reference voltage generation circuits 51 corresponding to the assumed luminance variation of the
基準電圧発生回路51A,51B,51Cは、例えば図5に示す抵抗分圧型の回路構成となっている。そして、基準電圧発生回路51Aは、図6に示すように、階調レベルに対して非線形の特性(A)を持つ基準電圧VA0〜VAn−1を発生する。このときの電源電圧VddをVddAとする(電源電圧Vssは例えばグランド)。この基準電圧発生回路51Aの基準電圧特性(A)を、本D/A変換回路の標準的な基準電圧特性とする。
The reference
基準電圧発生回路51Bは、基準電圧発生回路51Aの標準的な基準電圧特性(A)に対して全体的に電圧値が高い側にシフトした特性(B)を持つ基準電圧VB0〜VBn−1を発生する。この特性(B)は、例えば、電源電圧Vddとして電源電圧VddAにより高い電源電圧VddBを用いることで容易に実現できる。
The reference
基準電圧発生回路51Cは、基準電圧発生回路51Aの標準的な基準電圧特性(A)に対して特に中間の階調で電圧値が低い側にシフトした特性(C)を持つ基準電圧VC0〜VCn−1を発生する。この特性(C)は、例えば、電源電圧Vddとして電源電圧VddAにより低い電源電圧VddCを用いることで容易に実現できる。
The reference
基準電圧切り替え回路54は、例えば、3入力1出力のスイッチ構成となっており、制御回路53による切り替え制御により、3系統の基準電圧VA0〜VAn−1,VB0〜VBn−1,VC0〜VCn−1のうちのいずれか1系統を選択してD/A変換回路52に供給する。
The reference
制御回路43は、マイクロコンピュータなどによって構成され、あらかじめメモリ装置55に記憶されている表示パネル(画素アレイ部)20の画素行ごとの発光強度、具体的には輝度レベルに応じて基準電圧切り替え回路54を切り替え制御することにより、D/A変換回路52に供給するn個の基準電圧V0〜Vn−1の電圧値を画素行ごとに制御する。
The control circuit 43 is configured by a microcomputer or the like, and is a reference voltage switching circuit according to the light emission intensity for each pixel row of the display panel (pixel array unit) 20 stored in the
メモリ装置55には、表示パネル20の製造工程での最終的な検査の前段階において、最も簡単には、検査者の目視により表示パネル20の画素行(ライン)ごとの輝度レベルを本例の場合には3段階、具体的には標準輝度レベル、標準よりも明るいおよび暗いの3段階に評価して、その評価結果を画素行ごとに記憶しておくことになる。
In the
なお、ここでは、目視によって画素行ごとの輝度レベルを評価するとしたが、それ以外に、CCD(Charge Coupled Device)カメラなどの画像取込装置によって表示パネル20の表示画像を取り込み、その取り込んだ画像を基に電気的に画素行ごとの輝度レベルを例えば3段階に評価してその評価結果を画素行ごとに記憶しておく手法を採ることも可能である。
Here, it is assumed that the luminance level for each pixel row is visually evaluated, but in addition, the display image of the
次に、上記構成の第1実施形態に係るアクティブマトリクス型有機ELディスプレイの動作について説明する。 Next, the operation of the active matrix organic EL display according to the first embodiment having the above configuration will be described.
ここでは、一例として、R(赤)G(緑)B(青)各8ビットのデジタル映像信号が駆動回路40Aに入力されるものとする。駆動回路40Aは、入力されるデジタル映像信号をアナログ映像信号に変換して表示パネル20に供給する。
Here, as an example, an 8-bit digital video signal for each of R (red), G (green), and B (blue) is input to the drive circuit 40A. The drive circuit 40A converts the input digital video signal into an analog video signal and supplies the analog video signal to the
駆動回路40Aにおいて、制御回路53は、図1の行走査回路30の走査タイミングに同期して、メモリ装置55に画素行ごとに記憶されている輝度レベルの評価結果を基に、基準電圧切り替え回路54の切り替え制御を行う。
In the drive circuit 40A, the
具体的には、メモリ装置55に記憶されている輝度レベルの評価結果が標準輝度レベルの画像行について、制御回路53は、基準電圧発生回路51Aで発生される基準電圧VA0〜VAn−1を選択するように基準電圧切り替え回路54の切り替え制御を行う。これにより、D/A変換回路52では、基準電圧VA0〜VAn−1に基づくD/A変換が行われる。その結果、このD/A変換後のアナログ映像信号によって駆動される画素行の発光画素10では標準輝度レベルでの発光表示が行われる。
Specifically, the
一方、メモリ装置55に記憶されている評価結果が全ての階調で標準輝度レベルよりも暗い画像行については、制御回路53は、基準電圧発生回路51Bで発生される基準電圧VB0〜VBn−1を選択するように基準電圧切り替え回路54の切り替え制御を行う。これにより、D/A変換回路52では、基準電圧VB0〜VBn−1に基づくD/A変換が行われる。その結果、このD/A変換後のアナログ映像信号によって駆動される画素行の発光画素10では、輝度レベルが明るい側に補正されてほぼ標準輝度レベルでの発光表示が行われる。
On the other hand, for an image row in which the evaluation results stored in the
また、メモリ装置55に記憶されている評価結果が中間の階調のみ標準輝度レベルよりも明るい画像行については、制御回路53は、基準電圧発生回路51Cで発生される基準電圧VC0〜VCn−1を選択するように基準電圧切り替え回路54の切り替え制御を行う。これにより、D/A変換回路52では、基準電圧VC0〜VCn−1に基づくD/A変換が行われる。その結果、このD/A変換後のアナログ映像信号によって駆動される画素行の発光画素10では、輝度レベルが暗い側に補正されてほぼ標準輝度レベルでの発光表示が行われる。
For an image row whose evaluation result stored in the
上述したように、デジタル映像信号をアナログ映像信号に変換するD/A変換回路として基準電圧選択型D/A変換回路を用いた表示装置、例えばアクティブマトリクス型有機EL表示装置において、複数の基準電圧V0〜Vn−1の電圧値を、画素行ごとの発光強度に応じて画素行ごとに制御する、具体的には発光強度のばらつきを補正する方向に制御することにより、画素行単位のスジ状の輝度ばらつき、特に横スジ状の特性ばらつき(輝度ばらつき)を補正することができるために、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える輝度ばらつき(表示ばらつき)を軽減できる。 As described above, in a display device using a reference voltage selection type D / A conversion circuit as a D / A conversion circuit for converting a digital video signal into an analog video signal, for example, an active matrix organic EL display device, a plurality of reference voltages By controlling the voltage values of V0 to Vn−1 for each pixel row in accordance with the emission intensity for each pixel row, specifically, in the direction of correcting the variation in emission intensity, Luminance variations, particularly horizontal streak-like characteristic variations (brightness variations) can be corrected, so that the luminance variations (display variations) that appear to be streaks due to the characteristic variations in the crystallization process can be reduced.
特に、複数の基準電圧V0〜Vn−1の電圧値を切り替えて輝度ばらつきの補正を行うことにより、黒から白までの全ての階調表現において特性ばらつきに応じた最適な補正を実現でき、また中間調(グレー部分)のみの補正も実現できる。しかも、特性ばらつきの程度に応じて複数の基準電圧V0〜Vn−1の電圧値を切り替えるために補正範囲を広く設定できる。 In particular, by correcting the luminance variation by switching the voltage values of the plurality of reference voltages V0 to Vn-1, it is possible to realize the optimum correction according to the characteristic variation in all gradation representations from black to white. Correction of only halftone (gray portion) can also be realized. Moreover, a wide correction range can be set in order to switch the voltage values of the plurality of reference voltages V0 to Vn-1 according to the degree of characteristic variation.
ここで、ホワイトバランスを調整する目的で、RGBの発光画素それぞれに応じた基準電圧を必要とする場合においては、メモリ装置55にそれぞれの基準電圧に応じた補正データを格納しておき、その補正データに応じて制御回路53が基準電圧の補正を行うようにすることで対応できる。
Here, when a reference voltage corresponding to each of the RGB light emitting pixels is required for the purpose of adjusting the white balance, correction data corresponding to each reference voltage is stored in the
なお、本実施形態では、基準電圧発生回路51として3個の基準電圧発生回路51A,51B,51Cを用い、それらの電源電圧VddA,VddB,VddCの電圧値を異ならせる(VddB>VddA>VddC)ことにより、3系統の基準電圧VA0〜VAn−1,VB0〜VBn−1,VC0〜VCn−1を発生するとしたが、単一の基準電圧発生回路51を共用してその電源電圧Vddの電圧値をVddA,VddB,VddCの3通りに切り替えることにより、3系統の基準電圧VA0〜VAn−1,VB0〜VBn−1,VC0〜VCn−1を発生する構成を採ることも可能である。
In the present embodiment, three reference
また、本実施形態では、理解を容易にするために、3系統の基準電圧VA0〜VAn−1,VB0〜VBn−1,VC0〜VCn−1のいずれかを選択して複数の基準電圧V0〜Vn−1の電圧値とするとしたが、基準電圧の系統数が多い方がスジ状に見える輝度ばらつきをより確実に軽減できることは明らかである。 In the present embodiment, in order to facilitate understanding, any one of the three systems of reference voltages VA0 to VAn-1, VB0 to VBn-1, and VC0 to VCn-1 is selected and a plurality of reference voltages V0 to V0 are selected. Although it is assumed that the voltage value is Vn−1, it is clear that the luminance variation that appears streaks can be more reliably reduced when the number of reference voltage systems is larger.
[第2実施形態]
図7は、本発明の第2実施形態に係るアクティブマトリクス型有機ELディスプレイのシステム構成例を示すブロック図であり、図中、図4と同等部分については同一符号を付して示している。本実施形態でも、基準電圧選択型D/A変換回路を内蔵する駆動回路40Bの具体的な構成を特徴としている。したがって、図7には、駆動回路40Bの特にD/A変換回路部分の構成を示している。
[Second Embodiment]
FIG. 7 is a block diagram showing a system configuration example of an active matrix organic EL display according to the second embodiment of the present invention. In FIG. 7, the same parts as those in FIG. 4 are denoted by the same reference numerals. This embodiment is also characterized by a specific configuration of the drive circuit 40B incorporating the reference voltage selection type D / A conversion circuit. Accordingly, FIG. 7 shows the configuration of the drive circuit 40B, particularly the D / A conversion circuit portion.
第1実施形態に係る駆動回路40Aでは、基準電圧発生回路51として例えば3個の基準電圧発生回路51A,51B,51Cを用いた構成を採っているのに対して、本実施形態に係る駆動回路40Bは、基準電圧発生回路51として単一の基準電圧発生回路51Dを用い、当該基準電圧発生回路51Dに加えて、D/A変換回路52、制御回路53およびメモリ装置55を有する構成を採っている。
In the drive circuit 40A according to the first embodiment, for example, a configuration using three reference
基準電圧発生回路51Dは、例えば、基準電圧発生回路51と同様の抵抗分圧型を採りつつ、外部から与えられるデータに応じた基準電圧を選択して出力する回路構成となっている。この基準電圧発生回路51Dには、画素行ごとの分解能のスピード、即ち図1の行走査回路30の走査スピードで複数の基準電圧V0〜Vn−1の電圧値を選択して出力できる動作スピードが要求されることになる。
The reference
メモリ装置55には、表示パネル20の製造工程での最終的な検査の前段階において、最も簡単には、検査者の目視により表示パネル20の画素行(ライン)ごとの輝度レベルを評価し、その輝度レベルに対応した基準電圧を示すデータを画素行ごとに記憶しておくことになる。
In the
なお、ここでは、目視によって画素行ごとの輝度レベルを評価するとしたが、それ以外に、CCDカメラなどの画像取込装置によって表示パネル20の表示画像を取り込み、その取り込んだ画像を基に電気的に画素行ごとの輝度レベルを検出し、その輝度レベルに対応した基準電圧を示すデータを画素行ごとに記憶しておく手法を採ることも可能である。
Here, it is assumed that the luminance level for each pixel row is visually evaluated. However, in addition to this, a display image of the
制御回路53は、マイクロコンピュータなどによって構成され、例えばバスコントロールにより基準電圧発生回路51Dでの基準電圧の発生を行走査回路30の走査スピードで制御する。具体的には、制御回路53は、図1の行走査回路30の走査タイミングに同期して、メモリ装置55に画素行ごとに記憶されている基準電圧を示すデータを読み出し、この読み出したデータを基準電圧発生回路51Dに与える。
The
基準電圧発生回路51Dは、制御回路53から基準電圧を示すデータが与えられると、当該データをデコードして対応する基準電圧V0〜Vn−1の電圧値を行走査回路30の走査スピードで選択してD/A変換回路52に対して出力する。
When the reference
上述したように、基準電圧発生回路51として単一の基準電圧発生回路51Dを用いた構成を採ることにより、第1実施形態の場合と同様に、画素行単位のスジ状の輝度ばらつき、特に横スジ状の特性ばらつきを補正することができるために、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える輝度ばらつき(表示ばらつき)を軽減できることに加えて、基準電圧発生回路51として複数個の基準電圧発生回路を用いる場合に比べて回路規模の小型化を実現できるために特に小型商品に対応しやすいという利点がある。
As described above, by adopting a configuration using a single reference
本実施形態の場合にも、ホワイトバランスを調整する目的で、RGBの発光画素それぞれに応じた基準電圧を必要とする場合においては、メモリ装置55にそれぞれの基準電圧に応じた補正データを格納しておき、その補正データに応じて制御回路53が基準電圧の補正を行うようにすることで対応できる。
Also in the case of this embodiment, when a reference voltage corresponding to each of the RGB light emitting pixels is required for the purpose of adjusting the white balance, correction data corresponding to each reference voltage is stored in the
[第3実施形態]
図8は、本発明の第3実施形態に係るアクティブマトリクス型有機ELディスプレイのシステム構成例を示すブロック図であり、図中、図7と同等部分については同一符号を付して示している。本実施形態でも、基準電圧選択型D/A変換回路を内蔵する駆動回路40Cの具体的な構成を特徴としている。したがって、図8には、駆動回路40Cの特にD/A変換回路部分の構成を示している。
[Third Embodiment]
FIG. 8 is a block diagram showing a system configuration example of an active matrix organic EL display according to the third embodiment of the present invention. In FIG. 8, the same parts as those in FIG. This embodiment is also characterized by a specific configuration of the drive circuit 40C incorporating the reference voltage selection type D / A conversion circuit. Therefore, FIG. 8 shows the configuration of the drive circuit 40C, particularly the D / A conversion circuit portion.
第1,第2実施形態に係るアクティブマトリクス型有機ELディスプレイでは、表示パネル20の製造工程での最終的な検査の前段階において、表示パネル20の画素行ごとの発光強度を評価し、その評価の結果をメモリ装置55にあらかじめ記憶しておき、実際の表示駆動時に、当該メモリ装置55の記憶情報を基に画素行ごとの発光強度に応じて基準電圧V0〜Vn−1の電圧値を画素行ごとに制御する構成を採っていた。
In the active matrix organic EL displays according to the first and second embodiments, the light emission intensity for each pixel row of the
これに対して、本実施形態に係るアクティブマトリクス型有機ELディスプレイは、表示パネル20の画素行ごとの発光強度を検出するための検出手段を備え、当該検出手段の検出出力に基づいて画素行ごとの発光強度に応じて基準電圧V0〜Vn−1の電圧値を画素行ごとに制御する、即ち表示ばらつき(発光ばらつき)の補正制御を行う構成を採っている。
On the other hand, the active matrix organic EL display according to the present embodiment includes detection means for detecting the emission intensity for each pixel row of the
具体的には、本実施形態では、表示パネル20の画素行ごとの発光強度を検出する検出手段として、例えば、表示パネル20の両サイド(左右端)に、各画素行の左右両端の発光画素に隣接して配置された受光素子61A,61Bを用いる。このとき、各画素行の左右両端の発光画素については、実際に表示に寄与しない発光画素(有効画素エリア外の発光画素)とする。そして、表示装置の電源投入時などに設定される補正モードにおいて、各画素行の左右両端の発光画素を、同じ画素行の他の発光画素と同期させて発光させるようにする。
Specifically, in the present embodiment, as detection means for detecting the light emission intensity for each pixel row of the
各画素行の左右両端の発光画素が発光することで、受光素子61A,61Bは、これら発光画素が発する光を検出し、各画素行ごとの発光強度を検出できる。特に、各画素行の左右両端の発光画素については、同じ色の光(例えば、白色光)を発光させることで、受光素子61A,61Bにより、各画素行ごとの輝度レベルのばらつきを検出できることになる。なお、各画素行の左右両端の発光画素については、これら発光画素からの検出用の発光が画面から表に漏れないようにするためにマスクするなどの方法をとっておくことが望ましい。受光素子61A,61Bの各受光出力は、駆動回路40Cに供給される。
When the light emitting pixels at the left and right ends of each pixel row emit light, the
図8において、駆動回路40Cは、基準電圧発生回路51D、D/A変換回路52、制御回路53およびメモリ装置55に加えて、A/D変換回路56およびパラレル−シリアル変換回路57を有する構成となっている。
In FIG. 8, the drive circuit 40C has an A / D conversion circuit 56 and a parallel-
A/D変換回路56は、各画素行の左右両端の発光画素による検出用の発光強度に応じた受光素子61A,61Bの受光出力をA/D変換して発光強度データとして出力する。パラレル−シリアル変換回路57は、A/D変換回路56から出力される発光強度データが、ライン数(行数)×2個(左右)と多数のデータであるために、発光強度データをパラレル−シリアル変換して制御回路53に送る。
The A / D conversion circuit 56 performs A / D conversion on the light reception outputs of the
制御回路53は、マイクロコンピュータなどによって構成され、パラレル−シリアル変換回路57から与えられる発光強度データを基に、画面全体の偏差に対するライン(画素行)ごとの輝度レベルを演算することにより、どのラインがどの程度の輝度レベルの補正が必要かを算出し、基準電圧を示すデータを画素行ごとにメモリ装置55に記憶する。さらに、制御回路53は、通常の表示駆動時に、図1の行走査回路30の走査タイミングに同期して、メモリ装置55に画素行ごとに記憶されている基準電圧を示すデータを読み出し、この読み出したデータを基準電圧発生回路51Dに与える。
The
基準電圧発生回路51Dは、制御回路53から基準電圧を示すデータが与えられると、当該データをデコードして対応する基準電圧V0〜Vn−1の電圧値を行走査回路30の走査スピードで選択してD/A変換回路52に対して出力する。
When the reference
次に、上記構成のアクティブマトリクス型有機EL装置において、表示ばらつき(輝度ばらつき)を補正する際の駆動制御について説明する。 Next, drive control when correcting display variations (luminance variations) in the active matrix organic EL device having the above-described configuration will be described.
電源投入時などに設定される補正モードにおいて、各画素行の左右両端の発光画素については、同じ画素行の他の発光画素と同期させて例えば白色光で発光させる駆動を行う。各画素行の左右両端の発光画素が発光することにより、その発光強度を隣接する受光素子61A,61Bが検出し、その検出出力をA/D変換回路56でA/D変換し、パラレル−シリアル変換回路57でパラレルデータからシリアルデータに変換して発光強度データとして制御回路53に供給する。
In the correction mode set when the power is turned on, the light emitting pixels at the left and right ends of each pixel row are driven to emit light with, for example, white light in synchronization with other light emitting pixels in the same pixel row. When light emitting pixels at the left and right ends of each pixel row emit light, the
制御回路53は、発光強度データを基に画面全体の偏差に対するライン(画素行)ごとの輝度レベルを算出し、輝度レベルの補正量を見込んだ基準電圧を示すデータとして画素行ごとにメモリ装置55に記憶する。
The
一方、通常の表示駆動時には、制御回路53は、図1の行走査回路30の走査タイミングに同期して、駆動する画素行に対応する基準電圧を示すデータをメモリ装置55から読み出して基準電圧発生回路51Dに供給する。すると、基準電圧発生回路51Dは、制御回路53から与えられる基準電圧を示すデータをデコードして対応する基準電圧V0〜Vn−1の電圧値を選択してD/A変換回路52に対して出力する。
On the other hand, during normal display driving, the
なお、受光素子61A,61Bの検出対象となる発光画素については、必ずしも、実際に表示に寄与しない発光画素(有効画素エリア外の発光画素)である必要はなく、有効画素エリア内の各画素行の左右両端の発光画素とすることも可能である。この場合には、当該左右両端の発光画素を全ラインについて同じ色で発光させる必要があることから、リアルタイムでの補正制御は不可能であり、表示装置の電源投入時などに補正モードを設定しておき、当該補正モードにおいて、受光素子61A,61Bの検出結果を基に、輝度レベルの補正量を見込んだ基準電圧を示すデータを求めてメモリ装置55に記憶しておき、実際の表示駆動時に、当該メモリ装置55に記憶しておいたデータを基に、対応する基準電圧V0〜Vn−1の電圧値を選択することになる。
Note that the light emitting pixels to be detected by the
また、受光素子61A,61Bについても、各画素行の左右両端の発光画素に隣接させて設ける必要はなく、各画素行の発光強度を十分に検出できるのであれば、各画素行の左右両端の発光画素の一方側にのみ受光素子61A,61Bを隣接させて配置する構成を採ることも可能である。
Also, the
上述したように、表示パネル20の画素行ごとの発光強度を検出するための検出手段を備え、当該検出手段の検出出力に基づいて画素行ごとの発光強度に応じて基準電圧V0〜Vn−1の電圧値を画素行ごとに制御する、即ち表示ばらつき(発光ばらつき)の補正制御を行うことにより、画素行単位のスジ状の輝度ばらつき、特に横スジ状の特性ばらつきを補正することができるために、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える表示ばらつきに加えて、経時的な特性変化に起因する表示ばらつきにも対応できることになる。
As described above, the detection means for detecting the light emission intensity for each pixel row of the
ここで、表示パネル20の画素行ごとの発光強度を検出するための検出手段である受光素子61A,61Bについて説明する。
Here, the
受光素子61A,61Bとしては、フォトトランジスタなど周知の素子を用いることが可能であるが、本実施形態では、有機EL素子を用いるものとする。有機EL表示装置の場合、受光素子61A,61Bとして、有機EL素子を用いることで、発光画素10の有機EL素子と受光素子61A,61Bとを同一プロセスで同時に形成できる利点がある。また、有機EL素子は応答速度が他の受光素子に比べて速いことが知られており、この応答速度の速い有機EL素子を受光素子61A,61Bとして用いることにより、画素行ごとの発光輝度を迅速に検出して、表示ばらつきの補正制御に反映させることができる。
As the
図9に、受光素子61A,61Bとして有機EL素子を用いた場合の回路構成の一例を示す。ここでは、画素行の右端の発光画素10に隣接して配置された受光画素60の場合を示している。
FIG. 9 shows an example of a circuit configuration when organic EL elements are used as the
図9では、発光画素10についてはその回路構成を簡略化して示しており、図中、図2と同等部分については同一符号を付して示している。また、図2では、正側電源をグランド、負側電源をVssとして示しているのに対して、図9では、正側電源をVdd、負側電源をVcathodeとして示しているが、基本的な動作に違いはない。 In FIG. 9, the circuit configuration of the light emitting pixel 10 is shown in a simplified manner, and in FIG. 9, the same parts as those in FIG. In FIG. 2, the positive power supply is shown as ground and the negative power supply is shown as Vss, whereas in FIG. 9, the positive power supply is shown as Vdd and the negative power supply is shown as Vcatode. There is no difference in operation.
図9に示すように、受光素子61Bは、発光画素10の有機EL素子21に隣接して配置されている。この受光素子61Bは、受光レベル検出抵抗62と共に正側電源Vddと負側電源Vcathodeとの間に直列に接続されている。また、受光素子61Bおよび受光レベル検出抵抗62の共通接続ノードNと検出線64との間に、受光ライン選択トランジスタ63が接続されている。この受光ライン選択トランジスタ63は、ゲートが走査線27(図2の走査線27)に接続され、同一画素行(ライン)の発光画素10の発光タイミングと同じタイミングで選択駆動されることで、受光素子(有機EL素子)61Bの検出信号(輝度レベル信号)を、検出線64を通してA/D変換回路56(図8参照)に出力する。
As shown in FIG. 9, the light receiving element 61 </ b> B is disposed adjacent to the
なお、本実施形態では、発光画素10の有機EL素子21とは別に、受光素子61A,61Bとして有機EL素子を配置するとしたが、発光画素10の有機EL素子21そのものを、表示パネル20の画素行ごとの発光強度を検出するための検出手段(受光素子)として用いることも可能である。具体的には、発光駆動されていない画像行の有機EL素子を、発光駆動されている隣りの画像行の発光強度の検出に用いるようにする。
In the present embodiment, the organic EL elements are arranged as the
この場合、単一の有機EL素子21を共通として、この有機EL素子21に対して、基本的に、図9に示す受光画素60の回路構成を、図2に示す発光画素10の回路構成に組み込んだ画素回路とする。そして、走査線27については、発光用と受光用の2本用意するとともに、図1に示す行走査回路30についても発光用と受光用の2系統用意し、電源投入時などに設定される補正モードにおいて、全画面を一律例えば白色発光させる際に、2系統の行走査回路を1ライン分だけタイミングをずらして走査駆動するようにすることにより、発光画素10の有機EL素子21を、画素行ごとの発光強度を検出する受光素子として兼用することができる。
In this case, the single
なお、上記各実施形態では、画素アレイ部の各発光画素10を駆動する周辺駆動回路、即ち行走査回路30および駆動回路40を表示パネル20の外部に配置した構成を採る表示装置に適用した場合を例に挙げて説明したが、行走査回路30および駆動回路40の両方もしくは一方を画素アレイ部と同じ基板、即ち表示パネル20上に配置した構成を採るいわゆる駆動回路一体型の表示装置に対しても同様に適用可能である。
In each of the embodiments described above, the present invention is applied to a display device having a configuration in which the peripheral drive circuit that drives each light emitting pixel 10 in the pixel array unit, that is, the
10…発光画素、11…走査線、12…データ線、20…表示パネル、21…有機EL素子、22,24〜26…TFT(薄膜トランジスタ)、23…キャパシタ、30…行走査回路、31…基板、32…第1の電極、33…正孔輸送層、34…発光層、35…電子輸送層、36…電子注入層、37…有機層、38…第2の電極、40,40A,40B,40C…駆動回路、51,51A,51B,51C,51D…基準電圧発生回路、D/A変換回路、53…制御回路、54…基準電圧切り替え回路、55…メモリ装置、56…A/D変換回路、57…パラレル−シリアル変換回路、60…受光画素、61A,61B…受光素子、62…受光レベル検出抵抗、63…受光ライン選択トランジスタ
DESCRIPTION OF SYMBOLS 10 ... Light emitting pixel, 11 ... Scanning line, 12 ... Data line, 20 ... Display panel, 21 ... Organic EL element, 22, 24-26 ... TFT (Thin film transistor), 23 ... Capacitor, 30 ... Row scanning circuit, 31 ... Substrate 32 ... 1st electrode, 33 ... Hole transport layer, 34 ... Light emitting layer, 35 ... Electron transport layer, 36 ... Electron injection layer, 37 ... Organic layer, 38 ... 2nd electrode, 40, 40A, 40B, 40C: drive
Claims (8)
デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した1つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするデジタル/アナログ変換手段と、
前記画素アレイ部の画素行ごとの発光強度に応じて前記複数の基準電圧の電圧値を画素行ごとに制御する制御手段と
を備えたことを特徴とする表示装置。 A pixel array unit in which light-emitting pixels are two-dimensionally arranged in a matrix;
A plurality of reference voltages corresponding to the number of bits of the digital video signal are generated, and one reference voltage corresponding to the digital video signal is selected from the plurality of reference voltages to drive the light emitting pixels of the pixel array unit. Digital / analog conversion means for converting an analog video signal;
And a control means for controlling the voltage values of the plurality of reference voltages for each pixel row in accordance with the light emission intensity for each pixel row of the pixel array section.
前記画素アレイ部の画素行ごとの発光強度の情報を画素行ごとに記憶する記憶手段と、
前記複数の基準電圧として電圧値が異なる複数系統の基準電圧を発生する複数の基準電圧発生手段と、
前記記憶手段の記憶情報に基づいて前記複数系統の基準電圧のいずれかを選択して前記デジタル/アナログ変換手段に供給する基準電圧切り替え手段と有する
ことを特徴とする請求項1記載の表示装置。 The control means includes
Storage means for storing information on emission intensity for each pixel row of the pixel array section for each pixel row;
A plurality of reference voltage generating means for generating a plurality of reference voltages having different voltage values as the plurality of reference voltages;
The display device according to claim 1, further comprising: a reference voltage switching unit that selects one of the plurality of reference voltages based on the storage information of the storage unit and supplies the selected voltage to the digital / analog conversion unit.
前記画素アレイ部の画素行ごとの発光強度の情報を画素行ごとに記憶する記憶手段と、
前記記憶手段の記憶情報に基づいて当該記憶情報に対応した電圧値の基準電圧を前記複数の基準電圧として前記デジタル/アナログ変換手段に供給する単一の基準電圧発生手段とを有する
ことを特徴とする請求項1記載の表示装置。 The control means includes
Storage means for storing information on emission intensity for each pixel row of the pixel array section for each pixel row;
A single reference voltage generating means for supplying a reference voltage having a voltage value corresponding to the stored information to the digital / analog converting means as the plurality of reference voltages based on the storage information of the storage means. The display device according to claim 1.
デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した1つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするデジタル/アナログ変換手段と、
前記画素アレイ部の各発光画素の発光強度を画素行ごとに検出する検出手段と、
前記検出手段の検出出力に応じて前記複数の基準電圧の電圧値を画素行ごとに制御する制御手段と
を備えたことを特徴とする表示装置。 A pixel array unit in which light-emitting pixels are two-dimensionally arranged in a matrix;
A plurality of reference voltages corresponding to the number of bits of the digital video signal are generated, and one reference voltage corresponding to the digital video signal is selected from the plurality of reference voltages to drive the light emitting pixels of the pixel array unit. Digital / analog conversion means for converting an analog video signal;
Detecting means for detecting the light emission intensity of each light emitting pixel of the pixel array section for each pixel row;
And a control means for controlling the voltage values of the plurality of reference voltages for each pixel row in accordance with the detection output of the detection means.
前記検出手段によって検出された画素行ごとの発光強度の情報を画素行ごとに記憶する記憶手段と、
前記記憶手段の記憶情報に基づいて当該記憶情報に対応した電圧値の基準電圧を前記複数の基準電圧として前記デジタル/アナログ変換手段に供給する基準電圧発生手段とを有する
ことを特徴とする請求項4記載の表示装置。 The control means includes
Storage means for storing information of emission intensity for each pixel row detected by the detection means for each pixel row;
The reference voltage generating means for supplying a reference voltage having a voltage value corresponding to the storage information to the digital / analog conversion means as the plurality of reference voltages based on the storage information of the storage means. 4. The display device according to 4.
前記検出手段は、画素行ごとに、前記発光画素に隣接して配置された有機EL素子である
ことを特徴とする請求項4記載の表示装置。 The light emitting element of the light emitting pixel is an organic EL element,
The display device according to claim 4, wherein the detection unit is an organic EL element arranged adjacent to the light emitting pixel for each pixel row.
デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した1つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするデジタル/アナログ変換手段とを備えた表示装置の駆動方法であって、
前記画素アレイ部の画素行ごとの発光強度に応じて前記複数の基準電圧の電圧値を画素行ごとに制御する
ことを特徴とする表示装置の駆動方法。 A pixel array unit in which light-emitting pixels are two-dimensionally arranged in a matrix;
A plurality of reference voltages corresponding to the number of bits of the digital video signal are generated, and one reference voltage corresponding to the digital video signal is selected from the plurality of reference voltages to drive the light emitting pixels of the pixel array unit. A method of driving a display device comprising digital / analog conversion means for converting an analog video signal,
A method for driving a display device, comprising: controlling voltage values of the plurality of reference voltages for each pixel row in accordance with light emission intensity for each pixel row of the pixel array unit.
デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した1つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするデジタル/アナログ変換手段とを備えた表示装置の駆動方法であって、
前記画素アレイ部の各発光画素の発光強度を画素行ごとに検出し、
この検出した画素行ごとの発光強度に応じて前記複数の基準電圧の電圧値を画素行ごとに制御する
ことを特徴とする表示装置の駆動方法。
A pixel array unit in which light-emitting pixels are two-dimensionally arranged in a matrix;
A plurality of reference voltages corresponding to the number of bits of the digital video signal are generated, and one reference voltage corresponding to the digital video signal is selected from the plurality of reference voltages to drive the light emitting pixels of the pixel array unit. A method of driving a display device comprising digital / analog conversion means for converting an analog video signal,
Detecting the emission intensity of each light emitting pixel of the pixel array section for each pixel row;
A method for driving a display device, wherein the voltage values of the plurality of reference voltages are controlled for each pixel row in accordance with the detected emission intensity for each pixel row.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055690A JP2007233109A (en) | 2006-03-02 | 2006-03-02 | Display device and its driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055690A JP2007233109A (en) | 2006-03-02 | 2006-03-02 | Display device and its driving method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007233109A true JP2007233109A (en) | 2007-09-13 |
Family
ID=38553754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006055690A Pending JP2007233109A (en) | 2006-03-02 | 2006-03-02 | Display device and its driving method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007233109A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039462A (en) * | 2008-08-06 | 2010-02-18 | Samsung Mobile Display Co Ltd | Driver ic and organic electroluminescent display using the same |
JP2010210668A (en) * | 2009-03-06 | 2010-09-24 | Seiko Epson Corp | Integrated circuit device and electronic instrument |
JP2011048037A (en) * | 2009-08-26 | 2011-03-10 | Hitachi Displays Ltd | Display device |
WO2017202052A1 (en) * | 2016-05-23 | 2017-11-30 | 京东方科技集团股份有限公司 | Photosensitive component, display panel, display device, and x-ray imaging device |
US9940877B2 (en) | 2013-03-21 | 2018-04-10 | Sony Corporation | Gray-scale voltage generating circuit to control luminance of the display unit |
US9953582B2 (en) | 2013-03-21 | 2018-04-24 | Sony Corporation | Gray-scale voltage generating circuit and display unit |
WO2021082066A1 (en) * | 2019-10-29 | 2021-05-06 | 深圳市华星光电半导体显示技术有限公司 | Display panel and method for manufacture thereof |
-
2006
- 2006-03-02 JP JP2006055690A patent/JP2007233109A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039462A (en) * | 2008-08-06 | 2010-02-18 | Samsung Mobile Display Co Ltd | Driver ic and organic electroluminescent display using the same |
US8766971B2 (en) | 2008-08-06 | 2014-07-01 | Samsung Display Co., Ltd. | Driver IC and organic light emitting display device using the same |
JP2010210668A (en) * | 2009-03-06 | 2010-09-24 | Seiko Epson Corp | Integrated circuit device and electronic instrument |
US7973686B2 (en) | 2009-03-06 | 2011-07-05 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
JP2011048037A (en) * | 2009-08-26 | 2011-03-10 | Hitachi Displays Ltd | Display device |
US9940877B2 (en) | 2013-03-21 | 2018-04-10 | Sony Corporation | Gray-scale voltage generating circuit to control luminance of the display unit |
US9953582B2 (en) | 2013-03-21 | 2018-04-24 | Sony Corporation | Gray-scale voltage generating circuit and display unit |
US10984729B2 (en) | 2013-03-21 | 2021-04-20 | Sony Corporation | Gray-scale voltage generating circuit to control luminance of the display unit |
WO2017202052A1 (en) * | 2016-05-23 | 2017-11-30 | 京东方科技集团股份有限公司 | Photosensitive component, display panel, display device, and x-ray imaging device |
US10236405B2 (en) | 2016-05-23 | 2019-03-19 | Boe Technology Group Co., Ltd. | Photosensitive element, display panel, display device and X-ray imaging device |
WO2021082066A1 (en) * | 2019-10-29 | 2021-05-06 | 深圳市华星光电半导体显示技术有限公司 | Display panel and method for manufacture thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7999768B2 (en) | Organic light emitting diode display and driving method thereof | |
KR100842512B1 (en) | Display device employing current-driven type light-emitting elements and method of driving same | |
KR101005646B1 (en) | Image display apparatus | |
US9135887B2 (en) | Display device and driving method of the same | |
KR100707637B1 (en) | Light emitting display and control method of the same | |
JP5449641B2 (en) | Display device | |
JP4450012B2 (en) | Display correction circuit for organic EL panel | |
US9792858B2 (en) | Display device and method for driving same | |
US20060221014A1 (en) | Organic light emitting display and method of driving the same | |
JP2015225150A (en) | Display device and electronic apparatus | |
TWI446819B (en) | Light emitting device and drive control method thereof, and electronic device | |
KR20020096851A (en) | Image display | |
KR20100016634A (en) | Display device, video signal processing method, and program | |
JP2007233109A (en) | Display device and its driving method | |
JP2009092964A (en) | Pixel circuit | |
JP2006038968A (en) | Display device and driving method thereof | |
US20080252567A1 (en) | Active Matrix Display Device | |
JP2006195306A (en) | Method and equipment for driving light-emitting device, and display device | |
JP5192208B2 (en) | Image display device | |
US11403985B2 (en) | Display control device, display device and method of controlling display device | |
JP2015049399A (en) | Display control unit | |
JP2007271968A (en) | Color display device and active matrix device | |
JP2012098334A (en) | Light-emission element display device | |
JP2008180802A (en) | Active matrix display device | |
JP2015056800A (en) | Image signal processing circuit, method of processing image signal and display device |