JP2007173637A - Sensor module - Google Patents

Sensor module Download PDF

Info

Publication number
JP2007173637A
JP2007173637A JP2005371086A JP2005371086A JP2007173637A JP 2007173637 A JP2007173637 A JP 2007173637A JP 2005371086 A JP2005371086 A JP 2005371086A JP 2005371086 A JP2005371086 A JP 2005371086A JP 2007173637 A JP2007173637 A JP 2007173637A
Authority
JP
Japan
Prior art keywords
sensor
substrate
mounting substrate
sensor element
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005371086A
Other languages
Japanese (ja)
Other versions
JP4715503B2 (en
Inventor
Takeshi Nakasuji
威 中筋
Yoshiharu Sanagawa
佳治 佐名川
Michihiko Ueda
充彦 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2005371086A priority Critical patent/JP4715503B2/en
Publication of JP2007173637A publication Critical patent/JP2007173637A/en
Application granted granted Critical
Publication of JP4715503B2 publication Critical patent/JP4715503B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Pressure Sensors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To further reduce a mounting area on a circuit board, and decrease stress transmitted from a mounting substrate or the circuit board to a sensor device. <P>SOLUTION: The sensor module is provided with a sensor device A composed of an acceleration sensor element, and a mounting substrate 5 on which the sensor element A is flip-chip bonded. The sensor device A has a plurality of external connection electrodes 25 on one surface side, and the mounting substrate 5 has a plurality of sensor connection electrodes 53 to which the external connection electrodes 25 are electrically connected. The sensor device A is bonded to the mounting substrate 5 via a plurality of bumps 9a, 9b superimposed in the thickness direction of the mounting substrate 5 for each combination of the external connection electrodes 25 and the sensor connection electrodes 53 for which a connection relation is defined. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、センサ素子とセンサ素子が実装される実装基板とを備えたセンサモジュールに関するものである。   The present invention relates to a sensor module including a sensor element and a mounting substrate on which the sensor element is mounted.

従来から、図20に示すように、MEMS(Micro Electro Mechanical System)チップである加速度センサチップ101と、一面が開放された箱状であって内底面に加速度センサチップ101が実装される実装基板105と、実装基板105の上記一面を閉塞する蓋体106とを備えたセンサモジュールが提案されている(例えば、特許文献1,2参照)。   Conventionally, as shown in FIG. 20, an acceleration sensor chip 101, which is a MEMS (Micro Electro Mechanical System) chip, and a mounting substrate 105, which has a box shape with one surface open and on which the acceleration sensor chip 101 is mounted on the inner bottom surface. In addition, a sensor module including a lid body 106 that closes the one surface of the mounting substrate 105 has been proposed (see, for example, Patent Documents 1 and 2).

図20に示した構成のセンサモジュールは、加速度センサチップ101の主表面側において加速度センサチップ101から離間し当該加速度センサチップ101の重り部112の過度な変位を規制するストッパ102を備え、加速度センサチップ101の主表面側の複数のパッド(図示せず)それぞれがボンディングワイヤ(図示せず)を介して実装基板の端子パターン(図示せず)と電気的に接続されている。ここで、加速度センサチップ101は、矩形枠状のフレーム部111の内側に配置される重り部112が4つの撓み部113を介してフレーム部111に支持されており、フレーム部111上に上記各パッドが形成されている。なお、上記特許文献2には、ストッパ102として、加速度センサチップ101の出力信号を信号処理する信号処理回路が形成されたICチップを利用することも記載されている。   The sensor module having the configuration shown in FIG. 20 includes a stopper 102 that is separated from the acceleration sensor chip 101 on the main surface side of the acceleration sensor chip 101 and restricts excessive displacement of the weight portion 112 of the acceleration sensor chip 101. Each of a plurality of pads (not shown) on the main surface side of the chip 101 is electrically connected to a terminal pattern (not shown) on the mounting substrate via bonding wires (not shown). Here, in the acceleration sensor chip 101, a weight portion 112 disposed inside a frame portion 111 having a rectangular frame shape is supported by the frame portion 111 via four flexure portions 113. A pad is formed. Note that Patent Document 2 also describes that an IC chip on which a signal processing circuit for processing an output signal of the acceleration sensor chip 101 is formed is used as the stopper 102.

ところで、MEMSとしては、加速度センサやジャイロセンサなどが広く知られており、加速度センサとしては、加速度が印加されたときのピエゾ抵抗からなるゲージ抵抗のひずみによる抵抗値の変化により加速度を検出するピエゾ抵抗形の加速度センサや、加速度が印加されたときの固定電極と可動電極との間の静電容量の変化により加速度を検出する容量形の加速度センサなどが知られている。   By the way, an acceleration sensor, a gyro sensor, and the like are widely known as MEMS, and as an acceleration sensor, a piezoelectric element that detects acceleration by a change in resistance value due to a strain of a gauge resistance composed of a piezoresistor when acceleration is applied. A resistance-type acceleration sensor, a capacitance-type acceleration sensor that detects acceleration based on a change in capacitance between a fixed electrode and a movable electrode when acceleration is applied, and the like are known.

ピエゾ抵抗形の加速度センサとしては、矩形枠状のフレーム部の内側に配置される重り部が一方向へ延長された撓み部を介してフレーム部に揺動自在に支持された片持ち式のものや、枠状のフレーム部の内側に配置される重り部が相反する2方向へ延長された一対の撓み部を介してフレーム部に揺動自在に支持された両持ち式のものなどが提案されており、近年では、枠状のフレーム部の内側に配置される重り部が四方へ延長された4つの撓み部を介してフレーム部に揺動自在に支持され、互いに直交する3方向それぞれの加速度を各別に検出可能なものも提案されている(例えば、特許文献3,4参照)。   As a piezoresistive acceleration sensor, a cantilever type is supported in such a manner that a weight portion arranged inside a rectangular frame-like frame portion is swingably supported by the frame portion via a bending portion extended in one direction. Also proposed is a dual-support type that is swingably supported by the frame portion through a pair of flexure portions that are extended in two opposite directions with weight portions arranged inside the frame-shaped frame portion. In recent years, a weight portion arranged inside a frame-like frame portion is supported by the frame portion through four flexible portions extended in four directions so as to be swingable, and accelerations in three directions orthogonal to each other. Have been proposed (see, for example, Patent Documents 3 and 4).

なお、上述のピエゾ抵抗形の加速度センサでは、重り部および撓み部が可動部を構成し、ピエゾ抵抗がセンシング部を構成している。また、容量形の加速度センサ(例えば、特許文献5参照)やジャイロセンサ(例えば、特許文献6参照)では、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成しており、固定電極と可動電極とによりセンシング部を構成している。
特開2004−212246号公報 特開2005−169541号公報 特開2004−109114号公報 特開2004−233072号公報 特開2004−028912号公報 特開2005−292117号公報
In the piezoresistive acceleration sensor described above, the weight portion and the bending portion constitute a movable portion, and the piezoresistor constitutes a sensing portion. Further, in a capacitive acceleration sensor (for example, see Patent Document 5) and a gyro sensor (for example, see Patent Document 6), a weight part provided with a movable electrode, a weight part also serving as a movable electrode, and the like constitute a movable part. The sensing unit is configured by the fixed electrode and the movable electrode.
JP 2004-212246 A JP 2005-169541 A JP 2004-109114 A JP 2004-233072 A JP 2004-028912 A JP 2005-292117 A

しかしながら、図20に示した構成のセンサモジュールでは、ストッパ102と加速度センサチップ101とを接着剤により接着しているので、接着剤の収縮などによる応力の影響を受けてセンサ特性が変化しやすいという不具合があった。また、加速度センサチップ101の主表面側の上記各パッドと実装基板105の上記各端子パターンとを上記ボンディングワイヤを介して電気的に接続しているので、実装基板105の平面サイズが比較的大きくなってしまい、プリント基板などの回路基板などへの実装面積が大きくなってしまうという不具合があった。   However, in the sensor module having the configuration shown in FIG. 20, since the stopper 102 and the acceleration sensor chip 101 are bonded by an adhesive, the sensor characteristics are likely to change due to the influence of stress due to the shrinkage of the adhesive. There was a bug. Further, since the pads on the main surface side of the acceleration sensor chip 101 and the terminal patterns of the mounting substrate 105 are electrically connected via the bonding wires, the planar size of the mounting substrate 105 is relatively large. As a result, the mounting area on a circuit board such as a printed circuit board increases.

そこで、加速度センサチップの主表面側および裏面側それぞれにパッケージ用基板を接合したセンサ素子の一表面側の外部接続用電極と、実装基板においてセンサ素子の投影面内に設けられたセンサ接続用電極とをバンプを介して電気的に接続する(つまり、センサ素子を実装基板にフリップチップ実装する)ようにしたセンサモジュールが提案されているが、センサ素子と実装基板との線膨張率差や実装基板と回路基板との線膨張率差などに起因した応力などがセンサ素子へ伝達されてセンサ素子のセンサ特性が変動してしまうことがあった。   Therefore, an external connection electrode on one surface side of the sensor element in which the package substrate is bonded to each of the main surface side and the back surface side of the acceleration sensor chip, and a sensor connection electrode provided in the projection surface of the sensor element on the mounting substrate Has been proposed, but the sensor module has been proposed to be electrically connected via bumps (that is, the sensor element is flip-chip mounted on the mounting board). In some cases, stress or the like due to a difference in linear expansion coefficient between the substrate and the circuit board is transmitted to the sensor element and the sensor characteristics of the sensor element fluctuate.

本発明は上記事由に鑑みて為されたものであり、その目的は、回路基板への実装面積をより小さくすることができ且つ実装基板や回路基板からセンサ素子へ伝達される応力を低減することができるセンサモジュールを提供することにある。   The present invention has been made in view of the above-described reasons, and its object is to reduce the mounting area on the circuit board and to reduce the stress transmitted from the mounting board or the circuit board to the sensor element. It is to provide a sensor module capable of

請求項1の発明は、一表面側に複数の外部接続用電極を有するセンサ素子と、各外部接続用電極それぞれが電気的に接続される複数のセンサ接続用電極を有しセンサ素子がフリップチップ実装される実装基板とを備え、センサ素子と実装基板とは、接続関係が規定された外部接続用電極とセンサ接続用電極との組ごとに実装基板の厚み方向において重なる複数のバンプを介して接合されてなることを特徴とする。   According to a first aspect of the present invention, there is provided a sensor element having a plurality of external connection electrodes on one surface side, and a plurality of sensor connection electrodes to which each external connection electrode is electrically connected. A mounting substrate to be mounted, and the sensor element and the mounting substrate are connected via a plurality of bumps that overlap each other in the thickness direction of the mounting substrate for each set of the external connection electrode and the sensor connection electrode for which the connection relationship is defined. It is characterized by being joined.

この発明によれば、センサ素子が実装基板にフリップチップ実装されるので、実装基板の平面サイズの小型化を図れ、しかも、センサ素子と実装基板とは、接続関係が規定された外部接続用電極とセンサ接続用電極との組ごとに実装基板の厚み方向において重なる複数のバンプを介して接合されているので、実装基板や回路基板からセンサ素子へ伝達される応力を低減することができる。   According to the present invention, since the sensor element is flip-chip mounted on the mounting substrate, the planar size of the mounting substrate can be reduced, and the sensor element and the mounting substrate are external connection electrodes in which a connection relationship is defined. And the sensor connection electrodes are bonded via a plurality of bumps overlapping in the thickness direction of the mounting substrate, so that the stress transmitted from the mounting substrate or circuit board to the sensor element can be reduced.

請求項2の発明は、請求項1の発明において、センサ素子と実装基板とは、外部接続用電極およびセンサ接続用電極それぞれの表面上に形成したバンプを介して接合されてなることを特徴とする。   The invention of claim 2 is characterized in that, in the invention of claim 1, the sensor element and the mounting substrate are joined via bumps formed on the surfaces of the external connection electrode and the sensor connection electrode, respectively. To do.

この発明によれば、外部接続用電極およびセンサ接続用電極それぞれとバンプとの接合信頼性を高めることができる。   According to the present invention, it is possible to improve the bonding reliability between the external connection electrode and the sensor connection electrode and the bump.

請求項3の発明は、請求項1の発明において、センサ素子と実装基板とは、外部接続用電極とセンサ接続用電極との一方の表面側で実装基板の厚み方向において重なるように形成した複数のバンプを介して接合されてなることを特徴とする。   According to a third aspect of the present invention, in the first aspect of the invention, the sensor element and the mounting substrate are formed so as to overlap in the thickness direction of the mounting substrate on one surface side of the external connection electrode and the sensor connection electrode. It is characterized by being bonded through bumps.

この発明によれば、請求項2の発明に比べて、重ね合わせるバンプ同士の位置合わせが容易になる。   According to this invention, as compared with the invention of claim 2, it is easy to align the bumps to be overlapped.

請求項4の発明は、請求項1ないし請求項3の発明において、センサ素子と実装基板とは、常温接合されてなることを特徴とする。   According to a fourth aspect of the present invention, in the first to third aspects of the present invention, the sensor element and the mounting substrate are bonded at room temperature.

この発明によれば、センサ素子と実装基板との線膨張率差に起因した応力をより低減できる。   According to this invention, the stress resulting from the linear expansion coefficient difference between the sensor element and the mounting substrate can be further reduced.

請求項1の発明では、回路基板への実装面積をより小さくすることができ且つ実装基板や回路基板からセンサ素子へ伝達される応力を低減することができるという効果がある。   According to the first aspect of the invention, there is an effect that the mounting area on the circuit board can be further reduced and the stress transmitted from the mounting board or the circuit board to the sensor element can be reduced.

(実施形態1)
本実施形態のセンサモジュールについて図1〜図17を参照しながら説明する。
(Embodiment 1)
The sensor module of this embodiment will be described with reference to FIGS.

本実施形態のセンサモジュールは、加速度センサモジュールであり、加速度センサエレメントからなるセンサ素子Aと、センサ素子Aの出力信号を信号処理する信号処理回路が形成されたICチップ4と、センサ素子AおよびICチップ4が実装されるセラミック基板からなる実装基板5と、実装基板5とICチップ4との間に介在する熱硬化性樹脂からなるアンダーフィル8とを備えている。   The sensor module of the present embodiment is an acceleration sensor module, and includes a sensor element A including an acceleration sensor element, an IC chip 4 on which a signal processing circuit for processing an output signal of the sensor element A is formed, a sensor element A, and A mounting substrate 5 made of a ceramic substrate on which the IC chip 4 is mounted, and an underfill 8 made of a thermosetting resin interposed between the mounting substrate 5 and the IC chip 4 are provided.

上述の実装基板5は、一面が開放された矩形箱状に形成されており、外底面5b側にICチップ4がフリップチップ実装されるとともに内底面5a側にセンサ素子Aがフリップチップ実装されている。したがって、上述のアンダーフィル8は、実装基板5の外底面5bとICチップ4との間に介在している。   The mounting substrate 5 described above is formed in a rectangular box shape with one open surface, and the IC chip 4 is flip-chip mounted on the outer bottom surface 5b side and the sensor element A is flip-chip mounted on the inner bottom surface 5a side. Yes. Accordingly, the above-described underfill 8 is interposed between the outer bottom surface 5 b of the mounting substrate 5 and the IC chip 4.

ところで、本実施形態の加速度センサモジュールでは、ICチップ4の平面サイズがセンサ素子Aの平面サイズよりも大きく、センサ素子Aが実装基板5の内底面5a側においてICチップ4の投影面内に収まる形でフリップチップ実装されている(要するに、実装基板5は、一表面側にICチップ4がフリップチップ実装されるとともに他表面側におけるICチップ4の投影面内でセンサ素子Aがフリップチップ実装されている)。   By the way, in the acceleration sensor module of the present embodiment, the planar size of the IC chip 4 is larger than the planar size of the sensor element A, and the sensor element A fits within the projection surface of the IC chip 4 on the inner bottom surface 5a side of the mounting substrate 5. (In short, the mounting substrate 5 has the IC chip 4 flip-chip mounted on one surface side and the sensor element A flip-chip mounted on the projection surface of the IC chip 4 on the other surface side. ing).

以下、センサ素子Aについて詳細に説明してから、加速度センサモジュールについて具体的に説明する。   Hereinafter, the sensor element A will be described in detail, and then the acceleration sensor module will be described in detail.

センサ素子Aは、第1の半導体基板を用いて形成され後述のセンシング部を有するセンサ基板1と、第2の半導体基板を用いて形成されセンサ基板1のセンシング部に電気的に接続される複数の貫通孔配線24を有しセンサ基板1の一表面側(図1(b)および図8(b)の上面側)に封着された貫通孔配線形成基板2と、第3の半導体基板を用いて形成されセンサ基板1の他表面側(図1(b)および図8(b)の下面側)に封着されたカバー基板3とを備えている。ここにおいて、センサ基板1および貫通孔配線形成基板2およびカバー基板3の外周形状は矩形状であり、貫通孔配線形成基板2およびカバー基板3はセンサ基板1と同じ外形寸法に形成されている。なお、本実施形態では、貫通孔配線形成基板2およびカバー基板3それぞれがパッケージ用基板を構成している。また、図9(a)は図8(b)の要部拡大図、図9(b)は図8(a)のC−C’概略断面図である。   The sensor element A is formed using a first semiconductor substrate and has a sensor substrate 1 having a sensing unit described later, and a plurality of sensor elements A are formed using a second semiconductor substrate and electrically connected to the sensing unit of the sensor substrate 1. A through-hole wiring forming substrate 2 having a through-hole wiring 24 and sealed on one surface side (the upper surface side in FIGS. 1B and 8B) of the sensor substrate 1, and a third semiconductor substrate. And a cover substrate 3 formed and sealed on the other surface side of the sensor substrate 1 (the lower surface side in FIGS. 1B and 8B). Here, the outer peripheral shapes of the sensor substrate 1, the through-hole wiring formation substrate 2, and the cover substrate 3 are rectangular, and the through-hole wiring formation substrate 2 and the cover substrate 3 are formed to have the same outer dimensions as the sensor substrate 1. In the present embodiment, each of the through-hole wiring forming substrate 2 and the cover substrate 3 constitutes a package substrate. FIG. 9A is an enlarged view of a main part of FIG. 8B, and FIG. 9B is a schematic cross-sectional view taken along the line C-C ′ of FIG.

上述のセンサ基板1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハを加工することにより形成してあり、貫通孔配線形成基板2は第1のシリコンウェハを加工することにより形成し、カバー基板3は第2のシリコンウェハを加工することにより形成してある。すなわち、本実施形態では、SOIウェハが第1の半導体基板を構成し、第1のシリコンウェハが第2の半導体基板を構成し、第2のシリコンウェハが第3の半導体基板を構成している。なお、本実施形態では、SOIウェハにおける支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコンウェハの厚さを200μm〜300μm程度、第2のシリコンウェハの厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。また、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。   The sensor substrate 1 described above processes an SOI wafer having an n-type silicon layer (active layer) 10c on an insulating layer (buried oxide film) 10b made of a silicon oxide film on a support substrate 10a made of a silicon substrate. The through-hole wiring forming substrate 2 is formed by processing the first silicon wafer, and the cover substrate 3 is formed by processing the second silicon wafer. That is, in this embodiment, the SOI wafer constitutes the first semiconductor substrate, the first silicon wafer constitutes the second semiconductor substrate, and the second silicon wafer constitutes the third semiconductor substrate. . In this embodiment, the thickness of the support substrate 10a in the SOI wafer is about 300 μm to 500 μm, the thickness of the insulating layer 10b is about 0.3 μm to 1.5 μm, and the thickness of the silicon layer 10c is about 4 μm to 10 μm. The thickness of the first silicon wafer is about 200 μm to 300 μm, and the thickness of the second silicon wafer is about 100 to 300 μm. However, these numerical values are not particularly limited. The surface of the silicon layer 10c, which is the main surface of the SOI wafer, is a (100) plane.

センサ基板1は、図10〜図12に示すように、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図8(b)および図10(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサ基板1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、上述のSOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。   As shown in FIGS. 10 to 12, the sensor substrate 1 includes a frame portion 11 having a frame shape (in this embodiment, a rectangular frame shape), and a weight portion 12 disposed inside the frame portion 11 is on one surface side. In FIG. 8 (b) and FIG. 10 (b), the frame portion 11 is swingably supported via four flexible strip-like bent portions 13. In other words, the sensor substrate 1 is swingably supported by the frame portion 11 via the four flexure portions 13 in which the weight portion 12 disposed inside the frame-shaped frame portion 11 extends from the weight portion 12 in four directions. Has been. Here, the frame portion 11 is formed using the above-described SOI wafer support substrate 10a, insulating layer 10b, and silicon layer 10c. On the other hand, the bending part 13 is formed using the silicon layer 10c in the above-described SOI wafer, and is sufficiently thinner than the frame part 11.

重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ基板1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサ基板1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ基板1の上記他表面側(図8(b)および図10(b)の下面側)へ離間して位置している。なお、センサ基板1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。   The weight part 12 is continuously integrated with each of the rectangular parallelepiped core part 12a supported by the frame part 11 via the four flexure parts 13 and the four corners of the core part 12a when viewed from the one surface side of the sensor substrate 1. And four accompanying portions 12b having a rectangular parallelepiped shape connected to each other. In other words, the weight portion 12 is formed integrally with the core portion 12a and the core portion 12a in which the other end portion of each bending portion 13 whose one end portion is connected to the inner side surface of the frame portion 11 is connected to the outer surface. It has four accompanying parts 12b arranged in the space between the part 12a and the frame part 11. That is, each appendage portion 12b is disposed in a space surrounded by the frame portion 11 and the core portion 12a and the two bent portions 13 and 13 extending in a direction orthogonal to each other when viewed from the one surface side of the sensor substrate 1. In addition, a slit 14 is formed between each of the accompanying portions 12b and the frame portion 11, and the interval between the adjacent accompanying portions 12b with the bending portion 13 interposed therebetween is longer than the width dimension of the bending portion 13. Yes. Here, the core portion 12a is formed using the above-described SOI wafer support substrate 10a, the insulating layer 10b, and the silicon layer 10c, and each accompanying portion 12b is formed using the SOI wafer support substrate 10a. It is. Thus, the surface of each associated portion 12b on the one surface side of the sensor substrate 1 is from the plane including the surface of the core portion 12a to the other surface side of the sensor substrate 1 (see FIGS. 8B and 10B). (Lower surface side). Note that the above-described frame portion 11, weight portion 12, and each bending portion 13 of the sensor substrate 1 may be formed using a lithography technique and an etching technique.

ところで、図10(a),(b)それぞれの右下に示したように、センサ基板1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。   By the way, as shown in the lower right of each of FIGS. 10A and 10B, one direction along one side of the frame portion 11 in a plane parallel to the one surface of the sensor substrate 1 is the positive direction of the x axis. If one direction along the side orthogonal to the one side is defined as the positive direction of the y-axis and one direction of the thickness direction of the sensor substrate 1 is defined as the positive direction of the z-axis, the weight portion 12 is extended in the x-axis direction. The pair of flexible portions 13 and 13 sandwiching the core portion 12a and the pair of flexible portions 13 and 13 extending in the y-axis direction and sandwiching the core portion 12a are supported by the frame portion 11. Will be. In the orthogonal coordinates defined by the three axes of the above-described x axis, y axis, and z axis, the center position of the weight portion 12 on the surface of the portion of the sensor substrate 1 formed by the silicon layer 10c is the origin.

重り部12のコア部12aからx軸の正方向に延長された撓み部13(図10(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図10(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図13における左側のブリッジ回路Bxを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。   The bending portion 13 (the bending portion 13 on the right side of FIG. 10A) extending from the core portion 12a of the weight portion 12 in the positive direction of the x-axis is a pair of piezoresistors Rx2 and Rx4 in the vicinity of the core portion 12a. Is formed, and one piezoresistor Rz2 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (the bending portion 13 on the left side of FIG. 10A) extended from the core portion 12a of the weight portion 12 in the negative direction of the x-axis is a pair of piezoresistors Rx1 in the vicinity of the core portion 12a. , Rx3 are formed, and one piezoresistor Rz3 is formed in the vicinity of the frame portion 11. Here, the four piezoresistors Rx1, Rx2, Rx3, and Rx4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the x-axis direction, and the planar shape is an elongated rectangular shape. The wiring is formed so that the longitudinal direction coincides with the longitudinal direction of the flexure 13 and the wiring (the diffusion layer wiring formed on the sensor substrate 1 and the metal wiring 17 is formed so as to constitute the left bridge circuit Bx in FIG. Etc.). Note that the piezoresistors Rx1 to Rx4 are formed in a stress concentration region where stress is concentrated in the bent portion 13 when acceleration in the x-axis direction is applied.

また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図10(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図10(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図13における中央のブリッジ回路Byを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。   Further, the bending portion 13 (the upper bending portion 13 in FIG. 10A) extended from the core portion 12a of the weight portion 12 in the positive direction of the y-axis is a pair of piezoresistors Ry1, in the vicinity of the core portion 12a. Ry3 is formed, and one piezoresistor Rz1 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (lower bending portion 13 in FIG. 10A) extending from the core portion 12a of the weight portion 12 in the negative direction of the y-axis is a pair of piezoresistors Ry2 in the vicinity of the core portion 12a. , Ry4 are formed, and one piezoresistor Rz4 is formed at the end on the frame part 11 side. Here, the four piezoresistors Ry1, Ry2, Ry3, and Ry4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the y-axis direction, and the planar shape is an elongated rectangular shape. The wiring is formed so that the longitudinal direction coincides with the longitudinal direction of the flexure 13 and the wiring (diffuse layer wiring formed on the sensor substrate 1, the metal wiring 17 is formed so as to constitute the central bridge circuit By in FIG. Etc.). Note that the piezoresistors Ry1 to Ry4 are formed in a stress concentration region where stress is concentrated in the flexure 13 when acceleration in the y-axis direction is applied.

また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図13における右側のブリッジ回路Bzを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。   The four piezoresistors Rz1, Rz2, Rz3, and Rz4 formed in the vicinity of the frame portion 11 are formed to detect acceleration in the z-axis direction, and constitute the right bridge circuit Bz in FIG. Thus, they are connected by wiring (a diffusion layer wiring formed on the sensor substrate 1, a metal wiring 17 or the like). However, the piezoresistors Rz1 and Rz4 formed in one set of the bent portions 13 and 13 of the two bent portions 13 and 13 are formed so that the longitudinal direction thereof coincides with the longitudinal direction of the bent portions 13 and 13. On the other hand, the piezoresistors Rz2 and Rz3 formed in the other set of flexures 13 and 13 are formed such that the longitudinal direction coincides with the width direction (short direction) of the flexures 13 and 13. Yes.

なお、図8〜図10では、センサ基板1における金属配線17のうち第1の接続用接合金属層19近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。   8-10, only the site | part of the metal wiring 17 in the sensor board | substrate 1 vicinity of the 1st joining metal layer 19 for connection is shown in figure, and illustration of a diffused layer wiring is abbreviate | omitted.

ここで、センサ基板1の動作の一例について説明する。   Here, an example of the operation of the sensor substrate 1 will be described.

いま、センサ基板1に加速度がかかっていない状態で、センサ基板1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図13に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図13に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図13に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図13に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサ基板1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。本実施形態では、重り部12と各撓み部13とで可動部を構成しており、各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4それぞれが、センサ基板1におけるセンシング部を構成している。   Now, assuming that acceleration is applied to the sensor substrate 1 in the positive x-axis direction while no acceleration is applied to the sensor substrate 1, the frame portion 11 is caused by the inertial force of the weight 12 acting in the negative x-axis direction. Accordingly, the weight 12 is displaced, and as a result, the bending portions 13 and 13 whose longitudinal direction is the x-axis direction are bent, and the resistance values of the piezoresistors Rx1 to Rx4 formed in the bending portions 13 and 13 are changed. Will do. In this case, the piezoresistors Rx1 and Rx3 are subjected to tensile stress, and the piezoresistors Rx2 and Rx4 are subjected to compressive stress. In general, a piezoresistor has a characteristic that a resistance value (resistivity) increases when subjected to a tensile stress, and a resistance value (resistivity) decreases when subjected to a compressive stress. Therefore, the piezoresistors Rx1 and Rx3 are resistant. The value increases, and the resistance values of the piezoresistors Rx2 and Rx4 decrease. Therefore, if a constant DC voltage is applied between the pair of input terminals VDD and GND shown in FIG. 13 from the external power supply, the potential difference between the output terminals X1 and X2 of the left bridge circuit Bx shown in FIG. It changes according to the magnitude of acceleration in the x-axis direction. Similarly, when acceleration in the y-axis direction is applied, the potential difference between the output terminals Y1 and Y2 of the central bridge circuit By shown in FIG. 13 changes according to the magnitude of the acceleration in the y-axis direction, and the z-axis When the acceleration in the direction is applied, the potential difference between the output terminals Z1 and Z2 of the right bridge circuit Bz shown in FIG. 13 changes according to the magnitude of the acceleration in the z-axis direction. Thus, the above-described sensor substrate 1 detects the change in the output voltage of each of the bridge circuits Bx to Bz, so that the acceleration in the x-axis direction, the y-axis direction, and the z-axis direction that acted on the sensor substrate 1 is detected. Can be detected. In this embodiment, the weight part 12 and each bending part 13 comprise a movable part, and each piezoresistor Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4 constitutes a sensing part in the sensor substrate 1. Yes.

ところで、センサ基板1は、図13に示すように、上述の3つのブリッジ回路Bx,By,Bzに共通の2つの入力端子VDD,GNDと、ブリッジ回路Bxの2つの出力端子X1,X2と、ブリッジ回路Byの2つの出力端子Y1,Y2と、ブリッジ回路Bzの2つの出力端子Z1,Z2とを備えており、これらの各入力端子VDD,GNDおよび各出力端子X1,X2,Y1,Y2,Z1,Z2が、上記一表面側(つまり、貫通孔配線形成基板2側)に第1の接続用接合金属層19として設けられており、貫通孔配線形成基板2に形成された貫通孔配線24と電気的に接続されている。すなわち、センサ基板1には、8つの接続用接合金属層19が形成され、貫通孔配線形成基板2には、8つの貫通孔配線24が形成されている。なお、8つの第1の接続用接合金属層19は、外周形状が矩形状(本実施形態では、正方形状)であり、フレーム部11の周方向に離間して配置されている(矩形枠状のフレーム部11の4辺それぞれに2つずつ配置されている)。   By the way, as shown in FIG. 13, the sensor substrate 1 includes two input terminals VDD and GND common to the three bridge circuits Bx, By, and Bz described above, two output terminals X1 and X2 of the bridge circuit Bx, Two output terminals Y1 and Y2 of the bridge circuit By and two output terminals Z1 and Z2 of the bridge circuit Bz are provided. These input terminals VDD and GND and output terminals X1, X2, Y1, Y2, and the like. Z1 and Z2 are provided as the first connection bonding metal layer 19 on the one surface side (that is, the through hole wiring forming substrate 2 side), and the through hole wiring 24 formed on the through hole wiring forming substrate 2 is provided. And are electrically connected. That is, eight connecting metal layers 19 for connection are formed on the sensor substrate 1, and eight through-hole wirings 24 are formed on the through-hole wiring forming substrate 2. Note that the eight first connecting bonding metal layers 19 have a rectangular outer peripheral shape (in this embodiment, a square shape) and are spaced apart in the circumferential direction of the frame portion 11 (rectangular frame shape). 2 are arranged on each of the four sides of the frame part 11).

また、センサ基板1のフレーム部11上には、フレーム部11よりも開口面積が大きな枠状(矩形枠状)の第1の封止用接合金属層18が形成されており、上述の8つの接続用接合金属層19は、フレーム部11において第1の封止用接合金属層18よりも内側に配置されている。要するに、センサ基板1は、第1の封止用接合金属層18の幅寸法をフレーム部11の幅寸法に比べて小さく設定し、第1の封止用接合金属層18と各接続用接合金属層19とを同一平面上に形成してある。   In addition, a frame-shaped (rectangular frame-shaped) first sealing bonding metal layer 18 having a larger opening area than the frame portion 11 is formed on the frame portion 11 of the sensor substrate 1. The connection bonding metal layer 19 is disposed inside the first sealing bonding metal layer 18 in the frame portion 11. In short, the sensor substrate 1 is set so that the width dimension of the first sealing bonding metal layer 18 is smaller than the width dimension of the frame portion 11, and the first sealing bonding metal layer 18 and each connecting bonding metal. The layer 19 is formed on the same plane.

ここにおいて、センサ基板1は、上記一表面側において上記シリコン層10c上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜16が形成されており、第1の接続用接合金属層19および第1の封止用接合金属層18および金属配線17は絶縁膜16の同一レベル面上に同一厚さで形成されている。   Here, in the sensor substrate 1, an insulating film 16 made of a laminated film of a silicon oxide film and a silicon nitride film is formed on the silicon layer 10c on the one surface side, and a first connecting bonding metal layer 19 is formed. The first sealing bonding metal layer 18 and the metal wiring 17 are formed on the same level surface of the insulating film 16 with the same thickness.

また、第1の封止用接合金属層18および第1の接続用接合金属層19は、接合用のAu膜と絶縁膜16との間に密着性改善用のTi膜を介在させてある。言い換えれば、第1の封止用接合金属層18および第1の接続用接合金属層19は、絶縁膜16の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第1の接続用接合金属層19と第1の封止用接合金属層18とは同一の金属材料により形成されているので、第1の接続用接合金属層19と第1の封止用接合金属層18とを同時に形成することができるとともに、第1の接続用接合金属層19と第1の封止用接合金属層18とを同じ厚さに形成することができる。なお、第1の封止用接合金属層18および第1の接続用接合金属層19は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあり、金属配線17の膜厚は1μmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜16との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。   In addition, the first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 have an adhesion improving Ti film interposed between the bonding Au film and the insulating film 16. In other words, the first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 are composed of a Ti film formed on the same level surface of the insulating film 16 and an Au film formed on the Ti film. And a laminated film. In short, since the first connecting bonding metal layer 19 and the first sealing bonding metal layer 18 are formed of the same metal material, the first connecting bonding metal layer 19 and the first sealing metal layer 19 are formed. The first bonding metal layer 19 and the first sealing bonding metal layer 18 can be formed to have the same thickness. The first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. The film thickness is set to 1 μm, but these numerical values are merely examples and are not particularly limited. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. In this embodiment, a Ti film is interposed as an adhesion layer for improving adhesion between each Au film and the insulating film 16. However, the material of the adhesion layer is not limited to Ti, and, for example, Cr, Nb Zr, TiN, TaN, etc. may be used.

上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、上記シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されており、上述の金属配線17は、絶縁膜16上にスパッタ法や蒸着法などにより成膜した金属膜(例えば、Al膜、Al合金膜など)をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線17は絶縁膜16に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。また、第1の接続用接合金属層19と金属配線17とは、第1の接続用接合金属層19における金属配線17との接続部位19b(図9(b)参照)が、貫通孔配線形成基板2におけるセンサ基板1との対向面に形成された後述の変位空間形成用凹部21内に位置する形で電気的に接続されている。   Each of the above-described piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and each of the diffusion layer wirings is formed by doping a p-type impurity with an appropriate concentration in each formation site in the silicon layer 10c. The metal wiring 17 described above is formed by patterning a metal film (for example, an Al film, an Al alloy film, etc.) formed on the insulating film 16 by sputtering or vapor deposition using lithography technology and etching technology. The metal wiring 17 is electrically connected to the diffusion layer wiring through a contact hole provided in the insulating film 16. In addition, the first connecting metal layer 19 for connection and the metal wiring 17 are connected to the metal wiring 17 in the first connecting metal layer 19 for connection, as shown in FIG. 9B (see FIG. 9B). The substrate 2 is electrically connected so as to be positioned in a later-described displacement space forming recess 21 formed on the surface of the substrate 2 facing the sensor substrate 1.

貫通孔配線形成基板2は、図14〜図16に示すように、センサ基板1側(図8(b)における下面側)の表面に、センサ基板1の重り部12と各撓み部13とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部21が形成されるとともに、変位空間形成用凹部21の周部に厚み方向に貫通する複数(本実施形態では、8つ)の貫通孔22が形成されており、厚み方向の両面および貫通孔22の内面とに跨って熱絶縁膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、貫通孔配線形成基板2の8つの貫通孔配線24は当該貫通孔配線形成基板2の周方向に離間して形成されている。また、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。   As shown in FIGS. 14 to 16, the through-hole wiring forming substrate 2 is formed on the surface on the sensor substrate 1 side (the lower surface side in FIG. 8B) with the weight portion 12 and each bending portion 13 of the sensor substrate 1. The above-mentioned displacement space forming recesses 21 that secure the displacement space of the movable portion that is configured are formed, and a plurality (eight in the present embodiment) penetrates in the thickness direction in the peripheral portion of the displacement space formation recesses 21. Through-holes 22 are formed, and an insulating film 23 made of a thermal insulating film (silicon oxide film) is formed across both surfaces in the thickness direction and the inner surface of the through-holes 22. A part of the insulating film 23 is interposed between the inner surface and the inner surface. Here, the eight through-hole wirings 24 of the through-hole wiring forming substrate 2 are formed apart from each other in the circumferential direction of the through-hole wiring forming substrate 2. Moreover, although Cu is adopted as the material of the through-hole wiring 24, it is not limited to Cu, and for example, Ni may be adopted.

また、貫通孔配線形成基板2は、センサ基板1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数(本実施形態では、8つ)の第2の接続用接合金属層29が形成されている。貫通孔配線形成基板2は、センサ基板1側の表面の周部には、全周に亘って枠状(矩形枠状)の第2の封止用接合金属層28が形成されており、上述の8つの第2の接続用接合金属層29は、外周形状が細長の長方形状であり、第2の封止用接合金属層28よりも内側に配置されている。ここにおいて、第2の接続用接合金属層29は、長手方向の一端部が貫通孔配線24と接合されており、他端側の部位がセンサ基板1の金属配線17よりも外側でセンサ基板1の第1の接続用接合金属層19と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の接続用接合金属層19との位置をずらしてあり、第2の接続用接合金属層29を、長手方向が第2の封止用接合金属層28の周方向に一致し且つ貫通孔配線24と第1の接続用接合金属層19とに跨る形で配置してある。   In addition, the through-hole wiring forming substrate 2 has a plurality (eight in this embodiment, eight) electrically connected to the respective through-hole wirings 24 on the periphery of the displacement space forming concave portion 21 on the surface on the sensor substrate 1 side. ) Second connecting bonding metal layer 29 is formed. The through-hole wiring forming substrate 2 has a frame-shaped (rectangular frame-shaped) second sealing bonding metal layer 28 formed around the entire periphery of the surface on the sensor substrate 1 side. The eight second connecting bonding metal layers 29 have a rectangular shape whose outer peripheral shape is an elongated shape, and are disposed on the inner side of the second sealing bonding metal layer 28. Here, one end of the second connection bonding metal layer 29 is bonded to the through-hole wiring 24, and the other end side is outside the metal wiring 17 of the sensor substrate 1 and the sensor substrate 1. The first connecting bonding metal layer 19 is bonded and electrically connected. In short, the positions of the through-hole wiring 24 and the first connection bonding metal layer 19 corresponding to the through-hole wiring 24 in the circumferential direction of the through-hole wiring formation substrate 2 are shifted, and the second connection bonding metal layer 29 is arranged such that the longitudinal direction thereof coincides with the circumferential direction of the second sealing bonding metal layer 28 and straddles the through-hole wiring 24 and the first connecting bonding metal layer 19.

また、第2の封止用接合金属層28および第2の接続用接合金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、第2の封止用接合金属層28および第2の接続用接合金属層29は、絶縁膜23の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第2の接続用接合金属層29と第2の封止用接合金属層28とは同一の金属材料により形成されているので、第2の接続用接合金属層29と第2の封止用接合金属層28とを同時に形成することができるとともに、第2の接続用接合金属層29と第2の封止用接合金属層28とを同じ厚さに形成することができる。なお、第2の封止用接合金属層28および第2の接続用接合金属層29は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。   The second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 have a Ti film for improving adhesion between the bonding Au film and the insulating film 23. In other words, the second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 include a Ti film formed on the same level surface of the insulating film 23 and an Au film formed on the Ti film. And a laminated film. In short, since the second connecting bonding metal layer 29 and the second sealing bonding metal layer 28 are formed of the same metal material, the second connecting bonding metal layer 29 and the second sealing metal layer 29 are formed. The bonding metal layer 28 can be formed at the same time, and the second bonding metal layer 29 for connection and the second bonding metal layer 28 for sealing can be formed to the same thickness. The second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. The numerical value is an example and is not particularly limited. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. In the present embodiment, a Ti film is interposed as an adhesion improving adhesive layer between each Au film and the insulating film 23. However, the material of the adhesion layer is not limited to Ti, and, for example, Cr, Nb Zr, TiN, TaN, etc. may be used.

また、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。ここで、各外部接続用電極25は、厚み方向に積層されたTi膜とCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。なお、各外部接続用電極25の外周形状は矩形状となっている。   A plurality of external connection electrodes 25 electrically connected to the respective through-hole wirings 24 are formed on the surface of the through-hole wiring forming substrate 2 opposite to the sensor substrate 1 side. Here, each external connection electrode 25 is constituted by a laminated film of a Ti film, a Cu film, a Ni film, and an Au film laminated in the thickness direction, and the uppermost layer is an Au film. The outer peripheral shape of each external connection electrode 25 is rectangular.

カバー基板3は、図17に示すように、センサ基板1との対向面に、重り部12の変位空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板3におけるセンサ基板1との対向面に、重り部12の変位空間を形成する凹部31を形成してあるが、重り部12のコア部12aおよび各付随部12bのうち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支持基板10aを利用して形成されている部分の厚さに比べて、センサ基板1の厚み方向への重り部12の許容変位量分だけ薄くするようにすれば、カバー基板3に凹部31を形成しなくても、センサ基板1の上記他表面側には上記他表面に交差する方向への重り部12の変位を可能とする隙間が重り部12とカバー基板3との間に形成される。   As shown in FIG. 17, the cover substrate 3 is formed with a recess 31 having a predetermined depth (for example, about 5 μm to 10 μm) that forms a displacement space of the weight 12 on the surface facing the sensor substrate 1. Here, the recess 31 is formed using a lithography technique and an etching technique. In the present embodiment, the concave portion 31 that forms the displacement space of the weight portion 12 is formed on the surface of the cover substrate 3 that faces the sensor substrate 1, but the core portion 12a and each associated portion 12b of the weight portion 12 are formed. The thickness of the portion formed using the support substrate 10a of the sensor substrate 1 is compared with the thickness of the portion formed using the support substrate 10a in the frame portion 11 in the thickness direction of the sensor substrate 1. If the weight 12 is made thinner by the allowable displacement amount, the weight portion in the direction intersecting the other surface is formed on the other surface side of the sensor substrate 1 without forming the recess 31 in the cover substrate 3. A gap that enables the displacement of 12 is formed between the weight portion 12 and the cover substrate 3.

ところで、上述のセンサ素子Aにおけるセンサ基板1と貫通孔配線形成基板2とは、第1の封止用接合金属層18と第2の封止用接合金属層28とが接合されるとともに、第1の接続用接合金属層19と第2の接続用接合金属層29とが接合され、センサ基板1とカバー基板3とは、互いの対向面の周部同士が接合されている。また、センサ素子Aは、センサ基板1を多数形成したSOIウェハと貫通孔配線形成基板2を多数形成した第1のシリコンウェハおよびカバー基板3を多数形成した第2のシリコンウェハとをウェハレベルで接合してから、ダイシング工程により所望のチップサイズのセンサ素子Aに切断されている。したがって、貫通孔配線形成基板2とカバー基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。   By the way, the sensor substrate 1 and the through-hole wiring formation substrate 2 in the sensor element A described above are bonded to the first sealing bonding metal layer 18 and the second sealing bonding metal layer 28, The first connecting bonding metal layer 19 and the second connecting bonding metal layer 29 are bonded to each other, and the sensor substrate 1 and the cover substrate 3 are bonded to each other on the peripheral portions of the opposing surfaces. The sensor element A includes an SOI wafer on which a large number of sensor substrates 1 are formed, a first silicon wafer on which a large number of through-hole wiring forming substrates 2 are formed, and a second silicon wafer on which a large number of cover substrates 3 are formed on a wafer level. After joining, the sensor element A having a desired chip size is cut by a dicing process. Therefore, the through-hole wiring forming substrate 2 and the cover substrate 3 have the same outer size as the sensor substrate 1, and a small chip size package can be realized and manufacture is facilitated.

ここにおいて、センサ基板1と貫通孔配線形成基板2およびカバー基板3との接合方法としては、センサ基板1の残留応力を少なくするためにより低温での接合が可能な接合方法を採用することが望ましく、本実施形態では、常温接合法を採用している。常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温下で接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第1の封止用接合金属層18と第2の封止用接合金属層28とを接合するのと同時に、第1の接続用接合金属層19と第2の接続用接合金属層29とを接合しており、また、上述の常温接合法により、常温下でセンサ基板1のフレーム部11とカバー基板3の周部とを接合している。しかして、本実施形態におけるセンサ素子Aでは、センサ基板1と貫通孔配線基板2との間の接合がAu−Au接合となり、センサ基板1とカバー基板3との接合がSi−Si接合となっている。また、本実施形態では、センサ基板1と貫通孔配線形成基板2およびカバー基板3とが同じ半導体材料であるSiにより形成されているので、センサ基板1と貫通孔配線形成基板2およびカバー基板3との線膨張率差に起因した応力(センサ基板1における残留応力)が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板2およびカバー基板3がセンサ基板1と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。なお、センサ基板1は、SOIウェハを加工して形成してあるが、SOIウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。   Here, as a method for bonding the sensor substrate 1 to the through-hole wiring forming substrate 2 and the cover substrate 3, it is desirable to employ a bonding method that enables bonding at a lower temperature in order to reduce the residual stress of the sensor substrate 1. In this embodiment, a room temperature bonding method is employed. In the room temperature bonding method, before bonding, each bonding surface is irradiated with argon plasma, ion beam or atomic beam in vacuum to clean and activate each bonding surface, and then the bonding surfaces are brought into contact with each other. Join at room temperature. In the present embodiment, the first sealing bonding metal layer 18 and the second sealing bonding metal layer 28 are bonded by applying an appropriate load at normal temperature by the above-described normal temperature bonding method. At the same time, the first connection bonding metal layer 19 and the second connection bonding metal layer 29 are bonded, and the frame portion 11 and the cover substrate of the sensor substrate 1 are bonded at room temperature by the room temperature bonding method described above. 3 circumferences are joined. Thus, in the sensor element A according to the present embodiment, the bonding between the sensor substrate 1 and the through-hole wiring substrate 2 is an Au—Au bonding, and the bonding between the sensor substrate 1 and the cover substrate 3 is an Si—Si bonding. ing. In the present embodiment, since the sensor substrate 1, the through-hole wiring formation substrate 2, and the cover substrate 3 are formed of Si, which is the same semiconductor material, the sensor substrate 1, the through-hole wiring formation substrate 2, and the cover substrate 3 are used. The stress (residual stress in the sensor substrate 1) due to the difference in linear expansion coefficient with respect to the output signal of the bridge circuit can be reduced, and the through-hole wiring forming substrate 2 and the cover substrate 3 are made of a material different from that of the sensor substrate 1. Compared with the case where it is formed, variation in sensor characteristics can be reduced. The sensor substrate 1 is formed by processing an SOI wafer. However, the sensor substrate 1 is not limited to an SOI wafer, and may be formed by processing a silicon wafer, for example.

また、上述のICチップ4は、センサ素子Aの出力信号を増幅する増幅回路、出力信号のオフセット(オフセット電圧)を調整するオフセット調整回路、出力信号の温度補償を行う温度補償回路などが集積化されたASIC(Application Specific IC)であり、シリコンウェハを用いて形成してある。   The IC chip 4 described above is integrated with an amplifier circuit that amplifies the output signal of the sensor element A, an offset adjustment circuit that adjusts an offset (offset voltage) of the output signal, a temperature compensation circuit that performs temperature compensation of the output signal, and the like. ASIC (Application Specific IC), which is formed using a silicon wafer.

また、実装基板5は、上述のように一面が開放された矩形箱状に形成されており、内部空間51にセンサ素子Aが収納されて内底面5a側にセンサ素子Aが配置されるとともに、外底面5b側にICチップ4が配置される。ここで、本実施形態の加速度センサモジュールでは、センサ素子Aの外部接続用電極25と実装基板5の内底面5a側のセンサ接続用電極53とが、外部接続用電極25上に形成されたスタッドバンプからなるバンプ9aおよびセンサ接続用電極53上に形成されたスタッドバンプからなるバンプ9bおよび介して接合され電気的に接続され(図1(b)および図2参照)、すなわち、センサ素子Aと実装基板5とは、接続関係が規定された外部接続用電極25とセンサ接続用電極53との組ごとに実装基板5の厚み方向において重なる複数(本実施形態では、2つ)のバンプ9a,9bを介して接合されている。また、本実施形態の加速度センサモジュールでは、ICチップ4のパッド41と実装基板5の外底面5b側のIC接続用電極54とがICチップ4のパッド41に設けたスタッドバンプからなるバンプ7を介して接合されて電気的に接続されている。ここにおいて、各バンプ9a,9b,7は、材料としてAuを採用しており、スタッドバンプ法(ボールバンプ法とも呼ばれている)により形成されたスタッドバンプにより構成されているが、めっき法により形成されたバンプ(所謂めっきバンプ)でもよい。また、実装基板5は、内底面5aと外底面5bとの間の部位に、センサ接続用電極53とIC接続用電極54とを電気的に接続する配線(図示せず)が埋設され、実装基板5の周壁には、IC接続用電極54と実装基板5の一面側に形成されたリード電極55とを電気的に接続する配線(図示せず)が埋設されている。   Further, the mounting substrate 5 is formed in a rectangular box shape with one surface opened as described above, the sensor element A is accommodated in the internal space 51, and the sensor element A is disposed on the inner bottom surface 5a side. The IC chip 4 is disposed on the outer bottom surface 5b side. Here, in the acceleration sensor module of the present embodiment, the external connection electrode 25 of the sensor element A and the sensor connection electrode 53 on the inner bottom surface 5a side of the mounting substrate 5 are formed on the external connection electrode 25. The bumps 9a made of bumps and the bumps 9b made of stud bumps formed on the sensor connection electrodes 53 are joined and electrically connected (see FIGS. 1B and 2), that is, with the sensor element A. The mounting substrate 5 is a plurality (two in this embodiment) of bumps 9 a that overlap in the thickness direction of the mounting substrate 5 for each set of the external connection electrode 25 and the sensor connection electrode 53 for which the connection relationship is defined. It is joined via 9b. Further, in the acceleration sensor module of the present embodiment, the bumps 7 made of stud bumps provided on the pads 41 of the IC chip 4 by the pads 41 of the IC chip 4 and the IC connection electrodes 54 on the outer bottom surface 5 b side of the mounting substrate 5 are provided. And are electrically connected. Here, each bump 9a, 9b, 7 employs Au as a material and is constituted by a stud bump formed by a stud bump method (also called a ball bump method). A formed bump (so-called plating bump) may be used. Further, the mounting substrate 5 has a wiring (not shown) for electrically connecting the sensor connection electrode 53 and the IC connection electrode 54 embedded in a portion between the inner bottom surface 5a and the outer bottom surface 5b. A wiring (not shown) for electrically connecting the IC connection electrode 54 and the lead electrode 55 formed on the one surface side of the mounting substrate 5 is embedded in the peripheral wall of the substrate 5.

また、本実施形態の加速度センサモジュールでは、ICチップ4の平面サイズが実装基板5の内底面5aのサイズよりも大きく、且つ、ICチップ4の投影面内に内底面5aが収まる形でICチップ4が実装基板5の外底面5b側にフリップチップ実装されている。   In the acceleration sensor module according to the present embodiment, the IC chip 4 has a planar size larger than the size of the inner bottom surface 5a of the mounting substrate 5 and the inner bottom surface 5a fits within the projection surface of the IC chip 4. 4 is flip-chip mounted on the outer bottom surface 5 b side of the mounting substrate 5.

以下、本実施形態の加速度センサモジュールの製造方法について図5〜図7を参照しながら説明する。   Hereinafter, the manufacturing method of the acceleration sensor module of this embodiment is demonstrated, referring FIGS.

まず、実装基板5の内底面5a上に設けられている各センサ接続用電極53の表面上にスタッドバンプ法によって複数のバンプ9bを形成するバンプ形成工程を行うことにより、図5(a)に示す構造を得る。   First, by performing a bump forming step of forming a plurality of bumps 9b by the stud bump method on the surface of each sensor connection electrode 53 provided on the inner bottom surface 5a of the mounting substrate 5, FIG. Get the structure shown.

その後、各バンプ9bの先端部を加圧して各バンプ9bの先端部を平坦化(レベリング)する平坦化工程(レベリング工程)を行ってから、実装基板5の外底面5b側に未硬化の熱硬化性樹脂からなるシート状のアンダーフィル用樹脂材81を貼着する樹脂材貼着工程を行うことにより、図5(b)に示す構造を得る。なお、樹脂材貼着工程は、アンダーフィル用樹脂材81を適宜温度に加熱した状態で適宜荷重を印加する。   Thereafter, after applying a flattening step (leveling step) in which the tip of each bump 9b is pressed to flatten (leveling) the tip of each bump 9b, uncured heat is applied to the outer bottom surface 5b side of the mounting substrate 5. A structure shown in FIG. 5B is obtained by performing a resin material attaching step of attaching a sheet-like underfill resin material 81 made of a curable resin. In the resin material attaching step, an appropriate load is applied in a state where the underfill resin material 81 is appropriately heated to a temperature.

次に、ICチップ4の各パッド41それぞれの表面上にスタッドバンプ法により形成してある複数のバンプ7(図6参照)と実装基板5の複数のIC接続用電極54との位置合わせを行ってから、ICチップ4と実装基板5の外底面5bとの間にアンダーフィル用樹脂材81を介在させた形でICチップ4に対して加熱および荷重の印加を行うことでICチップ4のパッド41上のバンプ7を実装基板5のIC接続用電極54に熱圧着することでICチップ4を実装基板5にフリップチップ実装するのと同時にアンダーフィル用樹脂材81を熱硬化させることでアンダーフィル8を形成する第1の実装工程を行うことにより、図5(c)に示す構造を得る。   Next, the plurality of bumps 7 (see FIG. 6) formed on the surface of each pad 41 of the IC chip 4 by the stud bump method and the plurality of IC connection electrodes 54 of the mounting substrate 5 are aligned. Then, the pad of the IC chip 4 is applied by heating and applying a load to the IC chip 4 with the underfill resin material 81 interposed between the IC chip 4 and the outer bottom surface 5b of the mounting substrate 5. The underfill resin material 81 is thermally cured at the same time that the IC chip 4 is flip-chip mounted on the mounting substrate 5 by thermocompression bonding of the bumps 7 on 41 to the IC connection electrodes 54 of the mounting substrate 5. By performing the first mounting process for forming 8, the structure shown in FIG. 5C is obtained.

その後、センサ素子Aの各外部接続用電極25それぞれの表面上にスタッドバンプ法により形成してある複数のバンプ9a(図7参照)および実装基板5の各センサ接続用電極53それぞれの表面上に形成されている上述の複数のバンプ9bそれぞれにアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して表面を清浄化・活性化する活性化工程を行ってから、センサ素子Aの各外部接続用電極25それぞれの表面上のバンプ9aと実装基板5の各センサ接続用電極53それぞれの表面上のバンプ9bとが実装基板5の厚み方向において重なるように位置合わせしセンサ素子Aに対して常温で荷重を印加して厚み方向において重なるバンプ9a,9b同士を常温接合することでセンサ素子Aを実装基板5にフリップチップ実装する第2の実装工程を行うことにより、図5(d)に示す構造の加速度センサモジュールを得る。   Thereafter, a plurality of bumps 9a (see FIG. 7) formed on the surface of each external connection electrode 25 of the sensor element A by the stud bump method and each surface of each sensor connection electrode 53 of the mounting substrate 5 are formed. Each of the plurality of formed bumps 9b is irradiated with an argon plasma, ion beam or atomic beam in vacuum to perform an activation process for cleaning and activating the surface, and then each outside of the sensor element A. The bumps 9a on the surfaces of the connection electrodes 25 and the bumps 9b on the surfaces of the sensor connection electrodes 53 of the mounting substrate 5 are aligned so that they overlap in the thickness direction of the mounting substrate 5, and the sensor element A is aligned. The sensor element A is flipped to the mounting substrate 5 by applying a load at normal temperature and bonding the bumps 9a and 9b overlapping in the thickness direction at normal temperature. By performing the second mounting step of-up implement, to obtain an acceleration sensor module having the structure shown in FIG. 5 (d).

上述の加速度センサモジュールの製造方法によれば、実装基板5の内底面5a側のセンサ接続用電極53上にバンプ9bを形成し各バンプ9bの先端部を平坦化してから、第1の実装工程において平面サイズの大きなICチップ4を実装基板5の外底面5b側に実装した後、第2の実装工程において平面サイズの小さなセンサ素子Aの外部接続用電極25上のバンプ9aとセンサ接続用電極53上のバンプ9bとを常温接合するようにしているので、センサ素子Aと実装基板5との線膨張率差に起因した残留応力の低減が可能となり、センサ素子Aのセンサ特性の変動を抑制することができる。また、第2の実装工程において実装基板5の内底面5a側でセンサ素子Aの外部接続用電極25とセンサ接続用電極53とを実装基板5の厚み方向において重なるバンプ9a,9bを介して接合する際には、ICチップ4と実装基板5との間にアンダーフィル8が介在しているので、センサ素子Aへの荷重の印加時にICチップ4が破損したりICチップ4と実装基板5との接続信頼性が低下するのを防止することができるとともに、センサ素子Aと実装基板5との接続信頼性を高めることができる。   According to the method for manufacturing the acceleration sensor module described above, the bump 9b is formed on the sensor connection electrode 53 on the inner bottom surface 5a side of the mounting substrate 5 and the tip of each bump 9b is flattened, and then the first mounting step. After mounting the IC chip 4 having a large planar size on the outer bottom surface 5b side of the mounting substrate 5, the bump 9a and the sensor connecting electrode on the external connection electrode 25 of the sensor element A having a small planar size are mounted in the second mounting step. Since the bumps 9b on the 53 are bonded at room temperature, the residual stress caused by the difference in linear expansion coefficient between the sensor element A and the mounting substrate 5 can be reduced, and the fluctuation of the sensor characteristics of the sensor element A can be suppressed. can do. Further, in the second mounting step, the external connection electrode 25 and the sensor connection electrode 53 of the sensor element A are joined on the inner bottom surface 5a side of the mounting substrate 5 through bumps 9a and 9b that overlap in the thickness direction of the mounting substrate 5. In this case, since the underfill 8 is interposed between the IC chip 4 and the mounting substrate 5, the IC chip 4 is damaged when a load is applied to the sensor element A, or the IC chip 4 and the mounting substrate 5 The connection reliability between the sensor element A and the mounting substrate 5 can be improved.

以上説明した本実施形態の加速度センサモジュールでは、センサ素子Aが実装基板5にフリップチップ実装されるので、図20に示した従来構成における実装基板105に比べて実装基板5の平面サイズの小型化を図れ、しかも、センサ素子Aと実装基板5とは、接続関係が規定された外部接続用電極25とセンサ接続用電極53との組ごとに実装基板5の厚み方向において重なる複数のバンプ9a,9bを介して接合されているので、実装基板5や当該実装基板5を実装する回路基板からセンサ素子Aへ伝達される応力を低減することができる。また、本実施形態の加速度センサモジュールでは、センサ素子Aと実装基板5とが、外部接続用電極25の表面上に形成されたバンプ9aおよびセンサ接続用電極53の表面上に形成されたバンプ9bを介して接合されているので、外部接続用電極25およびセンサ接続用電極53それぞれとバンプ9a,9bとの接合信頼性を高めることができる。また、本実施形態の加速度センサモジュールでは、センサ素子Aと実装基板5とが常温接合されているので、センサ素子Aと実装基板5との線膨張率差に起因した応力をより低減できる。   In the acceleration sensor module of the present embodiment described above, since the sensor element A is flip-chip mounted on the mounting board 5, the planar size of the mounting board 5 is reduced as compared with the mounting board 105 in the conventional configuration shown in FIG. In addition, the sensor element A and the mounting substrate 5 have a plurality of bumps 9a, which overlap in the thickness direction of the mounting substrate 5 for each set of the external connection electrode 25 and the sensor connection electrode 53 for which the connection relationship is defined. Since it is joined via 9b, the stress transmitted to the sensor element A from the mounting board 5 or the circuit board on which the mounting board 5 is mounted can be reduced. Further, in the acceleration sensor module of the present embodiment, the sensor element A and the mounting substrate 5 include the bump 9 a formed on the surface of the external connection electrode 25 and the bump 9 b formed on the surface of the sensor connection electrode 53. Therefore, it is possible to increase the bonding reliability between the external connection electrode 25 and the sensor connection electrode 53 and the bumps 9a and 9b. Moreover, in the acceleration sensor module of this embodiment, since the sensor element A and the mounting substrate 5 are joined at room temperature, the stress caused by the difference in linear expansion coefficient between the sensor element A and the mounting substrate 5 can be further reduced.

ところで、上述の実施形態では、センサ素子Aと実装基板5とが、外部接続用電極25の表面上に形成されたバンプ9aおよびセンサ接続用電極53の表面上に形成されたバンプ9bを介して接合されているが、図18に示すように外部接続用電極25の表面側で実装基板5の厚み方向において重なるように形成した複数(図示例では、2つ)のバンプ9a,9bを介して接合するようにしてもよいし、あるいは、センサ接続用電極53の表面側に実装基板5の厚み方向において重なるように形成した複数のバンプを介して接合するようにしてもよく、これらの場合には、重ね合わせるバンプ9a,9b同士の位置合わせが容易になる。なお、図18に示した例では、外部接続用電極25の表面上にスタッドバンプ法によりバンプ9aを形成してから、当該バンプ9aの先端部を平坦化した後で、バンプ9a上にバンプ9bを形成してある。   By the way, in the above-described embodiment, the sensor element A and the mounting substrate 5 are connected via the bumps 9 a formed on the surface of the external connection electrode 25 and the bumps 9 b formed on the surface of the sensor connection electrode 53. Although they are joined, as shown in FIG. 18, through a plurality of (two in the illustrated example) bumps 9a and 9b formed so as to overlap in the thickness direction of the mounting substrate 5 on the surface side of the external connection electrode 25. Alternatively, it may be bonded, or may be bonded via a plurality of bumps formed so as to overlap the surface side of the sensor connection electrode 53 in the thickness direction of the mounting substrate 5. This makes it easy to align the bumps 9a and 9b to be overlapped. In the example shown in FIG. 18, the bump 9a is formed on the surface of the external connection electrode 25 by the stud bump method, and after the tip of the bump 9a is flattened, the bump 9b is formed on the bump 9a. Is formed.

(実施形態2)
本実施形態のセンサモジュールは、実施形態1と略同じ構成を有する加速度センサモジュールであり、図19に示すように、リード電極55が矩形箱状の実装基板5の外底面5b側に形成されるとともに、IC接続用電極54が実装基板5の上記一面側に形成され、ICチップ4が実装基板5の上記一面を閉塞する形で配設されている点などが相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
(Embodiment 2)
The sensor module of the present embodiment is an acceleration sensor module having substantially the same configuration as that of the first embodiment. As shown in FIG. 19, the lead electrode 55 is formed on the outer bottom surface 5 b side of the rectangular box-shaped mounting substrate 5. In addition, an IC connection electrode 54 is formed on the one surface side of the mounting substrate 5, and the IC chip 4 is disposed so as to close the one surface of the mounting substrate 5. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 1, and description is abbreviate | omitted.

本実施形態の加速度センサモジュールでは、ICチップ4のパッド41上のバンプ7と実装基板5のIC接続用電極54との接合部を補強するとともにICチップ4の周部を全周に亘って実装基板5に封着する熱硬化性樹脂からなる封止部82が形成されている。したがって、本実施形態では、実装基板5とICチップ4とでセンサ素子Aを収納するパッケージを構成することができる。   In the acceleration sensor module of the present embodiment, the joint portion between the bump 7 on the pad 41 of the IC chip 4 and the IC connection electrode 54 of the mounting substrate 5 is reinforced, and the peripheral portion of the IC chip 4 is mounted over the entire circumference. A sealing portion 82 made of a thermosetting resin that is sealed to the substrate 5 is formed. Therefore, in the present embodiment, a package that houses the sensor element A can be configured by the mounting substrate 5 and the IC chip 4.

以上説明した本実施形態の加速度センサモジュールでは、実施形態1と同様に、センサ素子Aが実装基板5にフリップチップ実装されるので、回路基板への実装面積をより小さくすることができ且つ実装基板5や回路基板からセンサ素子Aへ伝達される応力を低減することができる。   In the acceleration sensor module of the present embodiment described above, since the sensor element A is flip-chip mounted on the mounting substrate 5 as in the first embodiment, the mounting area on the circuit substrate can be further reduced and the mounting substrate can be reduced. 5 and the stress transmitted from the circuit board to the sensor element A can be reduced.

上述の各実施形態では、実装基板5の厚み方向において重ねるバンプの数が2つであるが、当該厚み方向に重ねるバンプの数は2つに限らず、複数であればよい。また、上記各実施形態では、センサエレメントとしてピエゾ抵抗形の加速度センサエレメントを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサエレメントに限らず、例えば、容量形の加速度センサエレメントやジャイロセンサエレメントなど他のセンサエレメントにも適用でき、容量形の加速度センサエレメントやジャイロセンサエレメントでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。   In each of the embodiments described above, the number of bumps stacked in the thickness direction of the mounting substrate 5 is two. However, the number of bumps stacked in the thickness direction is not limited to two and may be plural. In each of the above embodiments, the piezoresistive acceleration sensor element is exemplified as the sensor element. However, the technical idea of the present invention is not limited to the piezoresistive acceleration sensor element. For example, a capacitive acceleration sensor element or It can also be applied to other sensor elements such as gyro sensor elements.In capacitive acceleration sensor elements and gyro sensor elements, the weight part provided with a movable electrode or the weight part that also serves as the movable electrode constitutes the movable part, and the fixed electrode and A sensing unit is constituted by the movable electrode.

実施形態1の加速度センサモジュールを示し、(a)は概略平面図、(b)は一部破断した概略正面図である。The acceleration sensor module of Embodiment 1 is shown, (a) is a schematic plan view, (b) is a schematic front view partly broken. 同上の加速度センサモジュールにおける要部拡大図である。It is a principal part enlarged view in the acceleration sensor module same as the above. 同上の加速度センサモジュールの概略下面図である。It is a schematic bottom view of an acceleration sensor module same as the above. 同上の加速度センサモジュールの一部破断した概略斜視図である。It is the schematic perspective view which a part of acceleration sensor module same as the above fractured. 同上の加速度センサモジュールの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of an acceleration sensor module same as the above. 同上の加速度センサモジュールの製造方法の説明図である。It is explanatory drawing of the manufacturing method of an acceleration sensor module same as the above. 同上の加速度センサモジュールの製造方法の説明図である。It is explanatory drawing of the manufacturing method of an acceleration sensor module same as the above. 同上におけるセンサ素子を示し、(a)は概略平面図、(b)は(a)のD−D’概略断面図である。The sensor element in the same as above is shown, (a) is a schematic plan view, (b) is a D-D 'schematic sectional view of (a). 同上におけるセンサ素子を示し、(a)は図8(b)の要部拡大図、(b)は図8(a)のC−C’概略断面図である。The sensor element in the same as above is shown, (a) is an enlarged view of the main part of FIG. 8 (b), (b) is a schematic cross-sectional view of C-C 'of FIG. 8 (a). 同上におけるセンサ基板を示し、(a)は概略平面図、(b)は(a)のB−D’概略断面図である。The sensor board | substrate in the same is shown, (a) is a schematic plan view, (b) is B-D 'schematic sectional drawing of (a). 同上におけるセンサ基板を示し、(a)は図10(a)のD−D’概略断面図、(b)は図10(a)のC−C’概略断面図である。The sensor board | substrate in the same as the above is shown, (a) is D-D 'schematic sectional drawing of Fig.10 (a), (b) is C-C' schematic sectional drawing of Fig.10 (a). 同上におけるセンサ基板を示す概略下面図である。It is a schematic bottom view which shows the sensor board | substrate in the same as the above. 同上におけるセンサ基板の回路図である。It is a circuit diagram of the sensor board | substrate in the same as the above. 同上における貫通孔配線形成基板を示し、(a)は概略平面図、(b)は(a)のD−D’概略断面図である。The through-hole wiring formation board | substrate in the same as the above is shown, (a) is a schematic plan view, (b) is D-D 'schematic sectional drawing of (a). 同上における貫通孔配線形成基板を示し、図14(b)の要部拡大図である。The through-hole wiring formation board | substrate in the same as the above is shown, and is a principal part enlarged view of FIG. 同上における貫通孔配線形成基板の下面図である。It is a bottom view of the through-hole wiring formation board in the same as the above. 同上におけるカバー基板を示し、(a)は概略平面図、(b)は(a)のD−D’概略断面図である。The cover board | substrate in the same as the above is shown, (a) is a schematic plan view, (b) is D-D 'schematic sectional drawing of (a). 同上の他の構成例の要部拡大図である。It is a principal part enlarged view of the other structural example same as the above. 実施形態2の加速度センサモジュールの概略断面図である。It is a schematic sectional drawing of the acceleration sensor module of Embodiment 2. 従来例を示す概略断面図である。It is a schematic sectional drawing which shows a prior art example.

符号の説明Explanation of symbols

A センサ素子
4 ICチップ
5 実装基板
5a 内底面
5b 外底面
9a バンプ
9b バンプ
25 外部接続用電極
53 センサ接続用電極
55 リード電極
A sensor element 4 IC chip 5 mounting substrate 5a inner bottom surface 5b outer bottom surface 9a bump 9b bump 25 external connection electrode 53 sensor connection electrode 55 lead electrode

Claims (4)

一表面側に複数の外部接続用電極を有するセンサ素子と、各外部接続用電極それぞれが電気的に接続される複数のセンサ接続用電極を有しセンサ素子がフリップチップ実装される実装基板とを備え、センサ素子と実装基板とは、接続関係が規定された外部接続用電極とセンサ接続用電極との組ごとに実装基板の厚み方向において重なる複数のバンプを介して接合されてなることを特徴とするセンサモジュール。   A sensor element having a plurality of external connection electrodes on one surface side, and a mounting substrate having a plurality of sensor connection electrodes to which each external connection electrode is electrically connected and on which the sensor element is flip-chip mounted The sensor element and the mounting board are joined via a plurality of bumps that overlap each other in the thickness direction of the mounting board for each set of the external connection electrode and the sensor connection electrode for which the connection relationship is defined. Sensor module. センサ素子と実装基板とは、外部接続用電極およびセンサ接続用電極それぞれの表面上に形成したバンプを介して接合されてなることを特徴とする請求項1記載のセンサモジュール。   2. The sensor module according to claim 1, wherein the sensor element and the mounting substrate are joined via bumps formed on the surfaces of the external connection electrode and the sensor connection electrode. センサ素子と実装基板とは、外部接続用電極とセンサ接続用電極との一方の表面側で実装基板の厚み方向において重なるように形成した複数のバンプを介して接合されてなることを特徴とする請求項1記載のセンサモジュール。   The sensor element and the mounting substrate are bonded via a plurality of bumps formed so as to overlap in the thickness direction of the mounting substrate on one surface side of the external connection electrode and the sensor connection electrode. The sensor module according to claim 1. センサ素子と実装基板とは、常温接合されてなることを特徴とする請求項1ないし請求項3のいずれかに記載のセンサモジュール。   4. The sensor module according to claim 1, wherein the sensor element and the mounting substrate are bonded at room temperature.
JP2005371086A 2005-12-22 2005-12-22 Manufacturing method of sensor module Expired - Fee Related JP4715503B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005371086A JP4715503B2 (en) 2005-12-22 2005-12-22 Manufacturing method of sensor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371086A JP4715503B2 (en) 2005-12-22 2005-12-22 Manufacturing method of sensor module

Publications (2)

Publication Number Publication Date
JP2007173637A true JP2007173637A (en) 2007-07-05
JP4715503B2 JP4715503B2 (en) 2011-07-06

Family

ID=38299766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371086A Expired - Fee Related JP4715503B2 (en) 2005-12-22 2005-12-22 Manufacturing method of sensor module

Country Status (1)

Country Link
JP (1) JP4715503B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2026217A1 (en) 2007-07-02 2009-02-18 Sony Corporation Information processing apparatus, and method and system for searching for reputation of content
JP2009070894A (en) * 2007-09-11 2009-04-02 Rohm Co Ltd Semiconductor device
JP2009146951A (en) * 2007-12-11 2009-07-02 Denso Corp Resin-molded package type electronic device and manufacturing method thereof
JP2012039052A (en) * 2010-08-06 2012-02-23 Jiaotong Univ Flexible microsystem structure and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211758A (en) * 1994-01-14 1995-08-11 Fujitsu Ltd Manufacture of semiconductor device
JPH09167773A (en) * 1995-12-15 1997-06-24 Fujitsu Ltd Formation of bump and bonding method
JPH1022515A (en) * 1996-07-05 1998-01-23 Olympus Optical Co Ltd Photoelectric converter
JP2000243783A (en) * 1999-02-22 2000-09-08 Omron Corp Semiconductor sensor and fabrication thereof
JP2002368039A (en) * 2001-06-07 2002-12-20 Fuji Electric Co Ltd Flip-chop mounting structure and method of manufacturing the same
JP2004064043A (en) * 2002-07-30 2004-02-26 Toshiba Corp Semiconductor packaging device
JP2004327718A (en) * 2003-04-24 2004-11-18 Tadatomo Suga Method of mounting electronic component
JP2007035918A (en) * 2005-07-27 2007-02-08 Denso Corp Packaging method of semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211758A (en) * 1994-01-14 1995-08-11 Fujitsu Ltd Manufacture of semiconductor device
JPH09167773A (en) * 1995-12-15 1997-06-24 Fujitsu Ltd Formation of bump and bonding method
JPH1022515A (en) * 1996-07-05 1998-01-23 Olympus Optical Co Ltd Photoelectric converter
JP2000243783A (en) * 1999-02-22 2000-09-08 Omron Corp Semiconductor sensor and fabrication thereof
JP2002368039A (en) * 2001-06-07 2002-12-20 Fuji Electric Co Ltd Flip-chop mounting structure and method of manufacturing the same
JP2004064043A (en) * 2002-07-30 2004-02-26 Toshiba Corp Semiconductor packaging device
JP2004327718A (en) * 2003-04-24 2004-11-18 Tadatomo Suga Method of mounting electronic component
JP2007035918A (en) * 2005-07-27 2007-02-08 Denso Corp Packaging method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2026217A1 (en) 2007-07-02 2009-02-18 Sony Corporation Information processing apparatus, and method and system for searching for reputation of content
JP2009070894A (en) * 2007-09-11 2009-04-02 Rohm Co Ltd Semiconductor device
JP2009146951A (en) * 2007-12-11 2009-07-02 Denso Corp Resin-molded package type electronic device and manufacturing method thereof
JP2012039052A (en) * 2010-08-06 2012-02-23 Jiaotong Univ Flexible microsystem structure and method of manufacturing the same

Also Published As

Publication number Publication date
JP4715503B2 (en) 2011-07-06

Similar Documents

Publication Publication Date Title
JP4839826B2 (en) Sensor module
JP4715503B2 (en) Manufacturing method of sensor module
JP3938198B1 (en) Wafer level package structure and sensor element
JP4925275B2 (en) Semiconductor device
JP3938204B1 (en) Wafer level package structure and sensor element
JP3938205B1 (en) Sensor element
JP4081496B2 (en) Wafer level package structure, acceleration sensor
JP2010127710A (en) Semiconductor device
JP3938199B1 (en) Wafer level package structure and sensor device
JP2008008672A (en) Acceleration sensor
JP2007263766A (en) Sensor device
JP4665733B2 (en) Sensor element
JP4816065B2 (en) Manufacturing method of sensor module
JP2010008172A (en) Semiconductor device
JP3938206B1 (en) Wafer level package structure and sensor element
JP5395412B2 (en) Interposer
JP3938196B1 (en) Sensor module
JP3938203B1 (en) Sensor element and wafer level package structure
JP5069410B2 (en) Sensor element
JP4844118B2 (en) Sensor module and manufacturing method thereof
JP4000169B2 (en) Chip size package
JP2007171153A (en) Sensor element
JP2008244174A (en) Method of manufacturing sensor element
JP4000170B2 (en) Chip size package
JP3938200B1 (en) Sensor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees