JP2007115735A - Transistor - Google Patents

Transistor Download PDF

Info

Publication number
JP2007115735A
JP2007115735A JP2005302680A JP2005302680A JP2007115735A JP 2007115735 A JP2007115735 A JP 2007115735A JP 2005302680 A JP2005302680 A JP 2005302680A JP 2005302680 A JP2005302680 A JP 2005302680A JP 2007115735 A JP2007115735 A JP 2007115735A
Authority
JP
Japan
Prior art keywords
semiconductor layer
oxide semiconductor
transistor
electrode
gas barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005302680A
Other languages
Japanese (ja)
Inventor
Manabu Ito
学 伊藤
Masato Kon
真人 今
Mamoru Ishizaki
守 石▲崎▼
Norimasa Sekine
徳政 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005302680A priority Critical patent/JP2007115735A/en
Publication of JP2007115735A publication Critical patent/JP2007115735A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transistor in which characteristics are stabilized and mobility and ON/OFF level can be maintained at a high level by allowing a gas barrier layer to interrupt deoxidation and dehydrated vapor from a plastic base material. <P>SOLUTION: The gas barrier layer is provided between the plastic base material and an oxide semiconductor layer of the transistor provided with the oxide semiconductor layer provided on the plastic base material, a source electrode arranged in electrically contact with the oxide semiconductor layer, a drain electrode electrically contacting the oxide semiconductor layer and separately arranged on the source electrode, a gate insulation film provided on the oxide semiconductor layer positioned between the source electrode and the drain electrode when the plastic base material is viewed immediately above, and a gate electrode provided on the gate insulation film. With this configuration, the deoxidation and dehydrated vapor from the plastic base material can be prevented from influencing the oxide semiconductor film. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、酸化物半導体層を有するフレキシブルトランジスタに関するものである。 The present invention relates to a flexible transistor having an oxide semiconductor layer.

一般に電子デバイスの駆動用トランジスタとして、アモルファスシリコン半導体や多結晶シリコン半導体等を用いたトランジスタが用いられてきた。
しかしながら、高品質なアモルファスシリコン半導体や多結晶シリコン半導体の作製には200℃以上の成膜温度を必要とするため、安価なプラスチック基材を用いたフレキシブルトランジスタを実現することは困難であった。
Generally, a transistor using an amorphous silicon semiconductor, a polycrystalline silicon semiconductor, or the like has been used as a transistor for driving an electronic device.
However, since a high-temperature amorphous silicon semiconductor or polycrystalline silicon semiconductor requires a film forming temperature of 200 ° C. or higher, it has been difficult to realize a flexible transistor using an inexpensive plastic substrate.

安価なプラスチック基材を用いたフレキシブルトランジスタを実現するために、有機半導体を半導体層に用いたトランジスタが盛んに研究されている。
有機半導体は、低温で作製できるため、プラスチック基材上に形成できるという利点を有する。
しかしながら、有機半導体の移動度は極めて低く、また経時劣化にも弱いという難点があり未だ実用に至っていない。
In order to realize a flexible transistor using an inexpensive plastic substrate, a transistor using an organic semiconductor as a semiconductor layer has been actively studied.
Since an organic semiconductor can be produced at a low temperature, it has an advantage that it can be formed on a plastic substrate.
However, the mobility of organic semiconductors is extremely low, and it is difficult to deteriorate with time.

以上のような状況を受け、低温で作製しても高い移動度を示す酸化物半導体であるIn−Ga−Zn−Oを半導体層に用いたトランジスタが提案されている。(非特許文献1参照) In view of the above situation, a transistor using In—Ga—Zn—O, which is an oxide semiconductor that exhibits high mobility even when manufactured at a low temperature, has been proposed. (See Non-Patent Document 1)

それによると、In−Ga−Zn−Oを半導体層として用いることで、ポリエチレンテレフタレート基材上に、移動度10cm/Vs前後の優れた半導体を持つ、トランジスタを、室温で作製することが可能になったとされている。 According to this, by using In—Ga—Zn—O as a semiconductor layer, a transistor having an excellent semiconductor with a mobility of about 10 cm 2 / Vs on a polyethylene terephthalate substrate can be manufactured at room temperature. It is said that it became.

しかしながら、In−Ga−Zn−Oをスパッタ法で作製する場合、半導体特性は、成膜面の酸素濃度によって極めて敏感に影響されてしまう。 However, in the case where In—Ga—Zn—O is formed by a sputtering method, the semiconductor characteristics are extremely sensitively influenced by the oxygen concentration on the deposition surface.

例えば、In−Ga−Zn−Oをスパッタ法にて、酸素流量を1%(アルゴン流量100%)の条件で成膜すると、膜の導電率が1(S/cm)を超える導電体となるが、酸素流量を50%の条件で成膜すると、膜の導電率が1×10−13(S/cm)以下の絶縁体となる。 For example, when In—Ga—Zn—O is formed by sputtering using an oxygen flow rate of 1% (argon flow rate of 100%), the conductivity of the film exceeds 1 (S / cm). However, when a film is formed under a condition where the oxygen flow rate is 50%, an insulator having a film conductivity of 1 × 10 −13 (S / cm) or less is obtained.

半導体成膜面の酸素濃度は、半導体膜中に含まれる酸素欠損の数に極めて大きな影響を与えるため、半導体特性を安定させるためには、半導体成膜面での酸素濃度の制御が極めて重要となってくる。 Since the oxygen concentration on the semiconductor film formation surface has a significant effect on the number of oxygen vacancies contained in the semiconductor film, it is extremely important to control the oxygen concentration on the semiconductor film formation surface in order to stabilize the semiconductor characteristics. It becomes.

基材としてガラス等の無機材料を使用した場合には、半導体成膜中の基材からの脱酸素がほとんど無視しうる範囲内であるため、半導体成膜面での酸素濃度の制御は容易だが、基材にプラスチック基材を使用した場合、プラスチック基材からの脱酸素により、半導体成膜面での酸素濃度の制御が非常に困難になる。 When an inorganic material such as glass is used as the substrate, it is easy to control the oxygen concentration on the surface of the semiconductor film because deoxidation from the substrate during film formation is almost negligible. When a plastic substrate is used as the substrate, it becomes very difficult to control the oxygen concentration on the semiconductor film formation surface due to deoxygenation from the plastic substrate.

また、プラスチック基材上にIn−Ga−Zn−O半導体層を形成したトランジスタは、時間の経過に伴い、プラスチック基材中に含有している水蒸気が半導体層へ拡散し、トランジスタの移動度やON/OFF比を低下させるという問題がおきている。 In addition, in a transistor in which an In—Ga—Zn—O semiconductor layer is formed over a plastic substrate, with the passage of time, water vapor contained in the plastic substrate diffuses into the semiconductor layer. There is a problem that the ON / OFF ratio is lowered.

K.Nomura et al.Nature,432,488(2004)K. Nomura et al. Nature, 432, 488 (2004)

本発明の課題は、プラスチック基材からの脱酸素、脱水蒸気をガスバリア層で遮断して、酸化物半導体層に行かないようにすることにより、特性の安定した、移動度やON/OFF比が高いレベルで維持されたトランジスタを提供するものである。 An object of the present invention is to prevent deoxygenation and dewatering from a plastic substrate with a gas barrier layer so as not to go to the oxide semiconductor layer, so that the mobility and the ON / OFF ratio are stable. It provides a transistor maintained at a high level.

請求項1に記載の発明は、プラスチック基材の少なくとも一方の面上にガスバリア層を設けたガスバリア材と、前記ガスバリア層の上に設けられた酸化物半導体層と、該酸化物半導体層に電気的に接触して配列されたソース電極と、前記酸化物半導体層に電気的に接触すると共に前記ソース電極に離隔して配列されたドレイン電極と、前記プラスチック基材を真上から見たときに前記ソース電極と前記ドレイン電極の間に位置する前記酸化物半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備え、該ゲート電極に印加する電圧の有無によって、前記ソース電極と前記ドレイン電極との導通をオン又はオフするトランジスタであって、前記ガスバリア材の酸素透過率が3.5cc/m・day・atm以下、水蒸気透過率が3g/m/day以下であることを特徴とするトランジスタである。 The invention according to claim 1 is a gas barrier material in which a gas barrier layer is provided on at least one surface of a plastic substrate, an oxide semiconductor layer provided on the gas barrier layer, A source electrode arranged in contact with each other, a drain electrode arranged in electrical contact with the oxide semiconductor layer and spaced apart from the source electrode, and when the plastic substrate is viewed from directly above A gate insulating film provided on the oxide semiconductor layer located between the source electrode and the drain electrode; and a gate electrode provided on the gate insulating film, the voltage applied to the gate electrode A transistor that turns on or off the conduction between the source electrode and the drain electrode depending on the presence or absence of the gas barrier material, wherein an oxygen permeability of the gas barrier material is 3.5 cc / m 2 · day · atm. Hereinafter, the transistor has a water vapor transmission rate of 3 g / m 2 / day or less.

本発明では、プラスチック基材からの脱酸素、脱水蒸気をガスバリア層で遮断して、酸化物半導体層に行かないようにすることにより、特性の安定した、移動度やON/OFF比が高いレベルで維持された、酸化物半導体を用いたフレキシブルトランジスタを作製することができる。 In the present invention, deoxidation and dewatering from the plastic substrate are blocked by the gas barrier layer so as not to go to the oxide semiconductor layer, so that the characteristics and the mobility and the ON / OFF ratio are high. Thus, a flexible transistor using an oxide semiconductor, which is maintained in Step 1, can be manufactured.

トランジスタの形成例を、図1を基に説明する。 An example of forming a transistor will be described with reference to FIG.

まず、プラスチック基材1上にガスバリア層2を積層する。(図1(a)) First, the gas barrier layer 2 is laminated on the plastic substrate 1. (Fig. 1 (a))

プラスチック基材の材料は、ポリメチルメタクリレート、ポリアリフレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ポリアクリル系樹脂などを使用することができるが、これらに限定されるわけではない。 The plastic substrate materials are polymethyl methacrylate, polyarylate, polycarbonate, polystyrene, polyethylene sulfide, polyethersulfone, polyolefin, polyethylene terephthalate, polyethylene naphthalate, cycloolefin polymer, polyethersulfene, triacetylcellulose, polyvinyl fluoride. Ride film, ethylene-tetrafluoroethylene copolymer resin, weather resistant polyethylene terephthalate, weather resistant polypropylene, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, polyimide, transparent polyimide, fluorine resin, cyclic polyolefin resin, polyacryl However, it is not limited to these.

これらは、単独で使用してもよいが、二種以上を積層した複合基材として使用することもできる。 These may be used alone, but can also be used as a composite substrate in which two or more kinds are laminated.

ガスバリア層2の材料としては、無機酸化物、無機窒化物を用いることができる。
具体的には酸化珪素、窒化珪素、酸化アルミニウム、フッ化マグネシウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウムのいずれかの単独、もしくは二種以上の混合物などを使用できるが、これらに限定されるものではない。
酸化珪素、窒化珪素、酸化アルミニウムが、ガスバリア性能の良好さ、製造価格の安さ、透明性などの観点から好ましい。
As a material of the gas barrier layer 2, an inorganic oxide or an inorganic nitride can be used.
Specifically, any one of silicon oxide, silicon nitride, aluminum oxide, magnesium fluoride, magnesium oxide, yttrium oxide, and hafnium oxide can be used, or a mixture of two or more types can be used. Absent.
Silicon oxide, silicon nitride, and aluminum oxide are preferable from the viewpoints of good gas barrier performance, low manufacturing cost, transparency, and the like.

ガスバリア層2の積層方法としては、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法などの方法を用いることができるが、これらに限定されるものではない。 The gas barrier layer 2 can be laminated by vacuum deposition, ion plating, sputtering, laser ablation, plasma CVD, photo CVD, hot wire CVD, spin coating, dip coating, screen printing, A method such as a relief printing method, an intaglio printing method, a lithographic printing method, and an ink jet method can be used, but is not limited thereto.

ガスバリア層2は不透明でも透明でもあっても構わないが、プラスチック基材、ガスバリア層、半導体層、ゲート絶縁膜、電極の全てが透明であると透明トランジスタを実現することができる。 The gas barrier layer 2 may be opaque or transparent, but a transparent transistor can be realized when the plastic substrate, the gas barrier layer, the semiconductor layer, the gate insulating film, and the electrode are all transparent.

次に、ガスバリア層2上に半導体層3を積層する。 Next, the semiconductor layer 3 is stacked on the gas barrier layer 2.

半導体層3の材料としては、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等を用いることができるが、これらに限定されるものではない。
これら材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。
半導体層の膜厚は少なくとも20nm以上が望ましい。
As a material of the semiconductor layer 3, zinc oxide, indium oxide, tin oxide, tungsten oxide, zinc gallium indium, which is an oxide containing one or more elements of zinc, indium, tin, tungsten, magnesium, gallium, and the like are used. Although it can be used, it is not limited to these.
The structure of these materials may be any of single crystal, polycrystal, microcrystal, crystal / amorphous mixed crystal, nanocrystal scattered amorphous, and amorphous.
The thickness of the semiconductor layer is preferably at least 20 nm.

半導体層3の積層方法としては、スパッタ法、パルスレーザー堆積法、真空蒸着法、CVD(Chemical Vapor Deposition)法、MBE(Molecular Beam Epitaxy)法、スピンコート法、ディップコート法、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法などの方法を用いることができるがスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD(Chemical Vapor Deposition)法が好ましい。 As a method for laminating the semiconductor layer 3, sputtering, pulse laser deposition, vacuum deposition, CVD (Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), spin coating, dip coating, screen printing, letterpress A printing method, an intaglio printing method, a lithographic printing method, an ink jet method and the like can be used, but a sputtering method, a pulse laser deposition method, a vacuum evaporation method, and a CVD (Chemical Vapor Deposition) method are preferable.

スパッタ法としてはRFマグネトロンスパッタ法、DCスパッタ法、真空蒸着法としては加熱蒸着、電子ビーム蒸着、イオンプレーティング法、CVD法としてはホットワイヤーCVD法、プラズマCVD法などが挙げられるが、これらに限定されるものではない。 Examples of the sputtering method include RF magnetron sputtering method, DC sputtering method, vacuum evaporation method includes heating evaporation, electron beam evaporation, ion plating method, and CVD methods include hot wire CVD method and plasma CVD method. It is not limited.

次に、半導体層3上にゲート絶縁膜4を積層する。 Next, the gate insulating film 4 is stacked on the semiconductor layer 3.

ゲート絶縁膜4の材料としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリプロビレン、シクロオレフィンポリマー、ポリアミド、ポリエーテルサルフェン、ポリメチルメタクリレート、ポリカーボネート、ポリアリルレート、ポリエチレン、ポリスチロール、テフロン(登録商標)、エボナイト、エポキシ、漆などを用いることができる。 Examples of the material for the gate insulating film 4 include silicon oxide, silicon nitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide, polyethylene terephthalate, polyethylene naphthalate, polypropylene, cycloolefin polymer, Polyamide, polyethersulfene, polymethyl methacrylate, polycarbonate, polyallylate, polyethylene, polystyrene, Teflon (registered trademark), ebonite, epoxy, lacquer, and the like can be used.

ゲート絶縁膜4の製造方法としては、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法などの方法を用いることができる。 The manufacturing method of the gate insulating film 4 includes a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD (Chemical Vapor Deposition) method, a photo CVD method, a hot wire CVD method, a spin coating method, a dip coating method. Methods such as a printing method, a screen printing method, a relief printing method, an intaglio printing method, a lithographic printing method, and an ink jet method can be used.

金属電極(ゲート電極5、ソース電極6、ドレイン電極7)間のリーク電流を抑えるためには、ゲート絶縁膜4の導電率は10−12S/cm以下であることが好ましい。
また、ゲート絶縁膜4の厚さは50nm〜2mmであることが望ましい。
In order to suppress the leakage current between the metal electrodes (gate electrode 5, source electrode 6, drain electrode 7), the conductivity of the gate insulating film 4 is preferably 10 −12 S / cm or less.
The thickness of the gate insulating film 4 is desirably 50 nm to 2 mm.

また、ゲート絶縁膜4とガスバリア層2が同一材料であれば、安価にトランジスタを作製することも可能である。 In addition, if the gate insulating film 4 and the gas barrier layer 2 are made of the same material, a transistor can be manufactured at low cost.

次に、金属電極(ゲート電極5、ソース電極6、ドレイン電極7)を形成し、トランジスタを得た。(図1(d)) Next, metal electrodes (gate electrode 5, source electrode 6, and drain electrode 7) were formed to obtain a transistor. (Fig. 1 (d))

金属電極(ゲート電極5、ソース電極6、ドレイン電極7)の材料としては、金、白金、銀、パラジウム、銅、アルミニウム、ニクロム、クロム、チタン、インジウム、酸化インジウム、酸化亜鉛、酸化スズ、酸化カドミウム、酸化ガリウム等を用いることができる。 As materials for the metal electrodes (gate electrode 5, source electrode 6, drain electrode 7), gold, platinum, silver, palladium, copper, aluminum, nichrome, chromium, titanium, indium, indium oxide, zinc oxide, tin oxide, oxidation Cadmium, gallium oxide, or the like can be used.

酸化インジウム、酸化亜鉛、酸化スズ等の透明導電性酸化物を使用する場合はドーパントを混入させることで金属電極の導電率を上げることが望ましい。
例えば、酸化亜鉛ではガリウム、アルミニウム、ボロンなど、酸化スズではフッ素、アンチモンなど、酸化インジウムではスズ、亜鉛、チタン、セリウム、ハフニウム、ジルコニアなど混入させ縮退させることが好ましい。
また、電極材料に酸化物半導体と同じ母材料を用い、ドーパント濃度だけを高くすることが、生産効率増加のために好ましい。
金属電極の膜厚は少なくとも15nm以上である必要がある。
また、ゲート電極、ソース電極及びドレイン電極の材料は、全て同じものとしてもよく、異なるものとしても良い。
When using transparent conductive oxides such as indium oxide, zinc oxide and tin oxide, it is desirable to increase the conductivity of the metal electrode by mixing a dopant.
For example, zinc oxide is preferably mixed with gallium, aluminum, boron, etc., tin oxide with fluorine, antimony, etc., and indium oxide with tin, zinc, titanium, cerium, hafnium, zirconia, etc., and degenerated.
In addition, it is preferable to use the same base material as the oxide semiconductor as the electrode material and increase only the dopant concentration in order to increase the production efficiency.
The film thickness of the metal electrode needs to be at least 15 nm or more.
In addition, the materials of the gate electrode, the source electrode, and the drain electrode may all be the same or different.

金属電極(ゲート電極5、ソース電極6、ドレイン電極7)の製造方法としては、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法などの方法を用いることができる。 The manufacturing method of the metal electrodes (gate electrode 5, source electrode 6, drain electrode 7) includes vacuum deposition, ion plating, sputtering, laser ablation, plasma CVD, photo CVD, hot wire CVD, Methods such as spin coating, dip coating, screen printing, letterpress printing, intaglio printing, lithographic printing, and ink jet can be used.

なお、プラスチック基材1の両面にガスバリア層2を形成してもよい。(図2(d)) The gas barrier layer 2 may be formed on both surfaces of the plastic substrate 1. (Fig. 2 (d))

まず、厚さ100mmのポリエチレンテレフタレート(以下PETと記述する)上に、電子線加熱方式による連続巻取蒸着法を用いて、酸化アルミニウムを100nm蒸着した。 First, aluminum oxide was deposited to a thickness of 100 nm on a polyethylene terephthalate (hereinafter referred to as PET) having a thickness of 100 mm by using a continuous winding deposition method by an electron beam heating method.

次に、酸化アルミニウムを蒸着したPET上に、スパッタターゲットとしてInGaZnOを用い、RFマグネトロンスパッタ法[スパッタガスはAr19.4SCCM、酸素0.6SCCM(酸素流量比3%)]によって、40nmの膜厚を有する半導体層を作製した。 Next, a film thickness of 40 nm is formed on the PET on which aluminum oxide is deposited by using InGaZnO 4 as a sputtering target and by RF magnetron sputtering [sputtering gas is Ar19.4 SCCM, oxygen 0.6 SCCM (oxygen flow ratio 3%)]. A semiconductor layer containing

この半導体層上の一部に、スパッタターゲットとしてYを用い、RFマグネトロンスパッタ法[スパッタガスはAr1SCCM、酸素20SCCM]によってYからなる170nmの膜厚を有するゲート絶縁膜を作製した。 A gate insulating film having a thickness of 170 nm made of Y 2 O 3 is formed on a part of this semiconductor layer by using RF magnetron sputtering [sputtering gas is Ar1SCCM, oxygen 20SCCM] using Y 2 O 3 as a sputtering target. did.

続いてこのゲート絶縁膜および半導体層の上に、スパッタターゲットとしてSnを10%ドープしたInを用い、スパッタガスとしてはAr20SCCM、酸素0.1SCCMを用いてスパッタを行った後、フォトリソグラフィー法を用いてソース電極、ドレイン電極、そしてゲート電極の3領域を分離して、トランジスタを得た。 Subsequently, sputtering is performed on the gate insulating film and the semiconductor layer by using In 2 O 3 doped with 10% of Sn as a sputtering target, using Ar20SCCM and oxygen 0.1SCCM as sputtering gases, and then performing photolithography. Using the method, the three regions of the source electrode, the drain electrode, and the gate electrode were separated to obtain a transistor.

トランジスタのチャネル長は50mm、チャネル幅は200mmであった。
表1に作製条件をまとめた。
The channel length of the transistor was 50 mm, and the channel width was 200 mm.
Table 1 summarizes the production conditions.

<比較例1>
PET基材上に、酸化アルミニウムからなるガスバリア層を設けなかったこと以外は実施例1と同様の方法でトランジスタを作製した。
<Comparative Example 1>
A transistor was produced in the same manner as in Example 1 except that the gas barrier layer made of aluminum oxide was not provided on the PET substrate.

効果を確認するため、作製したトランジスタの特性評価を行った。
結果を図3、図4に示す。
In order to confirm the effect, the characteristics of the manufactured transistor were evaluated.
The results are shown in FIGS.

トランジスタのガスバリア材の酸素透過率が3.5cc/m・day・atm以下、水蒸気透過率が3g/m/day以下の時、ON/OFF比は10以上、移動度4cm/Vs以上の良好な特性を示した。
また、ガスバリア層を設けなかったトランジスタのON/OFF比は10未満、移動度は3cm/Vs未満と低く、トランジスタの使用に適さないレベルであった。
When the oxygen permeability of the gas barrier material of the transistor is 3.5 cc / m 2 · day · atm or less and the water vapor permeability is 3 g / m 2 / day or less, the ON / OFF ratio is 10 7 or more and the mobility is 4 cm 2 / Vs. The above good characteristics were exhibited.
In addition, the transistor without the gas barrier layer had an ON / OFF ratio of less than 10 7 and a mobility of less than 3 cm 2 / Vs, which were unsuitable for transistor use.

なお、酸化アルミニウムを蒸着したPETの酸素透過率は、米国モコン(Mocon)社製の酸素透過率測定器(機種名:オキシトランOXTRAN)を使用して、温度30℃、湿度70%RHの条件下で測定した。 The oxygen transmission rate of PET deposited with aluminum oxide was measured under the conditions of a temperature of 30 ° C. and a humidity of 70% RH using an oxygen transmission rate measuring device (model name: Oxytran OXTRAN) manufactured by Mocon, USA. Measured with

また、酸化アルミニウムを蒸着したPETの水蒸気透過率は、米国モコン(Mocon)社製の水蒸気透過率測定器(機種名:パーマトランPERMATRAN)を使用して、温度40℃、湿度90%RHの条件下で測定した。 In addition, the water vapor transmission rate of PET deposited with aluminum oxide is a condition of a temperature of 40 ° C. and a humidity of 90% RH using a water vapor transmission rate meter (model name: Permatran PERMATRAN) manufactured by Mocon, USA. Measured below.

本発明のトランジスタは、液晶ディスプレー、有機ELディスプレー、マイクロカプセル型電気泳動式ディスプレー、光書き込み型コレステリック液晶型ディスプレー、Twisting Ball 方式ディスプレー、トナー方式ディスプレー、可動フィルム方式ディスプレー、RFID(Radio Frequency Identification)センサーなどのデバイスに利用することができる。 The transistor of the present invention includes a liquid crystal display, an organic EL display, a microcapsule type electrophoretic display, a light writing type cholesteric liquid crystal display, a twisting ball type display, a toner type display, a movable film type display, and an RFID (Radio Frequency Identification) sensor. It can be used for such devices.

本発明のトランジスタの一例の断面構造を示す説明図である。FIG. 11 is an explanatory diagram showing a cross-sectional structure of an example of a transistor of the present invention. 本発明のトランジスタの一例の断面構造を示す説明図である。FIG. 11 is an explanatory diagram showing a cross-sectional structure of an example of a transistor of the present invention. 本発明のトランジスタの、ガスバリア材の酸素透過率と、移動度およびON/OFF比の関係を示す説明図である。It is explanatory drawing which shows the relationship of the oxygen permeability of a gas barrier material, mobility, and ON / OFF ratio of the transistor of this invention. 本発明のトランジスタの、ガスバリア材の水蒸気透過率と、移動度およびON/OFF比の関係を示す説明図である。It is explanatory drawing which shows the relationship of the water-vapor-permeation rate of a gas barrier material, a mobility, and ON / OFF ratio of the transistor of this invention.

符号の説明Explanation of symbols

1・・・プラスチック基材
2・・・ガスバリア層
3・・・半導体層
4・・・ゲート絶縁膜
5・・・ゲート電極
6・・・ソース電極
7・・・ドレイン電極
DESCRIPTION OF SYMBOLS 1 ... Plastic base material 2 ... Gas barrier layer 3 ... Semiconductor layer 4 ... Gate insulating film 5 ... Gate electrode 6 ... Source electrode 7 ... Drain electrode

Claims (1)

プラスチック基材の少なくとも一方の面上にガスバリア層を設けたガスバリア材と、前記ガスバリア層の上に設けられた酸化物半導体層と、該酸化物半導体層に電気的に接触して配列されたソース電極と、前記酸化物半導体層に電気的に接触すると共に前記ソース電極に離隔して配列されたドレイン電極と、前記プラスチック基材を真上から見たときに前記ソース電極と前記ドレイン電極の間に位置する前記酸化物半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備え、該ゲート電極に印加する電圧の有無によって、前記ソース電極と前記ドレイン電極との導通をオン又はオフするトランジスタであって、前記ガスバリア材の酸素透過率が3.5cc/m・day・atm以下、水蒸気透過率が3g/m/day以下であることを特徴とするトランジスタ。 A gas barrier material provided with a gas barrier layer on at least one surface of a plastic substrate, an oxide semiconductor layer provided on the gas barrier layer, and a source arranged in electrical contact with the oxide semiconductor layer An electrode, a drain electrode that is in electrical contact with the oxide semiconductor layer and spaced apart from the source electrode, and between the source electrode and the drain electrode when the plastic substrate is viewed from directly above. A gate insulating film provided on the oxide semiconductor layer, and a gate electrode provided on the gate insulating film, and the source electrode and the drain depending on presence or absence of a voltage applied to the gate electrode A transistor for turning on / off conduction with an electrode, wherein the gas barrier material has an oxygen permeability of 3.5 cc / m 2 · day · atm or less, and a water vapor permeability of 3 g A transistor which is less than / m 2 / day.
JP2005302680A 2005-10-18 2005-10-18 Transistor Pending JP2007115735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005302680A JP2007115735A (en) 2005-10-18 2005-10-18 Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005302680A JP2007115735A (en) 2005-10-18 2005-10-18 Transistor

Publications (1)

Publication Number Publication Date
JP2007115735A true JP2007115735A (en) 2007-05-10

Family

ID=38097682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005302680A Pending JP2007115735A (en) 2005-10-18 2005-10-18 Transistor

Country Status (1)

Country Link
JP (1) JP2007115735A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134475A (en) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd Oxide semiconductor film and semiconductor device
JP2012227522A (en) * 2011-04-08 2012-11-15 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same
JP2012256868A (en) * 2011-05-13 2012-12-27 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method of the same
JP2013062456A (en) * 2011-09-15 2013-04-04 Nippon Hoso Kyokai <Nhk> Thin-film device and method of manufacturing the same
JP2015165597A (en) * 2009-12-18 2015-09-17 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
JP2015188118A (en) * 2008-11-20 2015-10-29 株式会社半導体エネルギー研究所 semiconductor device
US9218966B2 (en) 2011-10-14 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2016105502A (en) * 2008-07-16 2016-06-09 シーブライト・インコーポレイテッドCbrite Inc. Metal oxide semiconductor device and method of manufacturing semiconductor device
US9680028B2 (en) 2011-10-14 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017105013A (en) * 2015-12-08 2017-06-15 株式会社リコー Gas barrier laminate, semiconductor device, display element, display device and system
US9741860B2 (en) 2011-09-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2020014014A (en) * 2009-12-28 2020-01-23 株式会社半導体エネルギー研究所 Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174171A (en) * 2001-12-06 2003-06-20 Sharp Corp Function line, transistor array using the same, active matrix substrate, display, semiconductor device, and method of manufacturing transistor array and active matrix substrate
JP2004134694A (en) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd Organic thin film transistor and manufacturing method thereof
JP2004319673A (en) * 2003-04-15 2004-11-11 Sharp Corp Semiconductor device and its manufacturing method
JP2005033172A (en) * 2003-06-20 2005-02-03 Sharp Corp Semiconductor device, manufacturing method therefor, and electronic device
WO2005088726A1 (en) * 2004-03-12 2005-09-22 Japan Science And Technology Agency Amorphous oxide and thin film transistor
JP2005268724A (en) * 2004-03-22 2005-09-29 Sony Corp Electronic element and method for manufacturing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174171A (en) * 2001-12-06 2003-06-20 Sharp Corp Function line, transistor array using the same, active matrix substrate, display, semiconductor device, and method of manufacturing transistor array and active matrix substrate
JP2004134694A (en) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd Organic thin film transistor and manufacturing method thereof
JP2004319673A (en) * 2003-04-15 2004-11-11 Sharp Corp Semiconductor device and its manufacturing method
JP2005033172A (en) * 2003-06-20 2005-02-03 Sharp Corp Semiconductor device, manufacturing method therefor, and electronic device
WO2005088726A1 (en) * 2004-03-12 2005-09-22 Japan Science And Technology Agency Amorphous oxide and thin film transistor
JP2005268724A (en) * 2004-03-22 2005-09-29 Sony Corp Electronic element and method for manufacturing same

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016105502A (en) * 2008-07-16 2016-06-09 シーブライト・インコーポレイテッドCbrite Inc. Metal oxide semiconductor device and method of manufacturing semiconductor device
US10403763B2 (en) 2008-11-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9893200B2 (en) 2008-11-20 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015188118A (en) * 2008-11-20 2015-10-29 株式会社半導体エネルギー研究所 semiconductor device
JP2015165597A (en) * 2009-12-18 2015-09-17 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
JP2020014014A (en) * 2009-12-28 2020-01-23 株式会社半導体エネルギー研究所 Semiconductor device
US8994021B2 (en) 2010-12-03 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9711655B2 (en) 2010-12-03 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8680522B2 (en) 2010-12-03 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8669556B2 (en) 2010-12-03 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10916663B2 (en) 2010-12-03 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9331208B2 (en) 2010-12-03 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2013102171A (en) * 2010-12-03 2013-05-23 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2012134475A (en) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd Oxide semiconductor film and semiconductor device
US10103277B2 (en) 2010-12-03 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film
JP2012227522A (en) * 2011-04-08 2012-11-15 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same
JP2012256868A (en) * 2011-05-13 2012-12-27 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method of the same
JP2013062456A (en) * 2011-09-15 2013-04-04 Nippon Hoso Kyokai <Nhk> Thin-film device and method of manufacturing the same
US9741860B2 (en) 2011-09-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10290744B2 (en) 2011-09-29 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10622485B2 (en) 2011-09-29 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11217701B2 (en) 2011-09-29 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11791415B2 (en) 2011-09-29 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9680028B2 (en) 2011-10-14 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9218966B2 (en) 2011-10-14 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN107017308A (en) * 2015-12-08 2017-08-04 株式会社理光 Choke lamination, semiconductor device, display element, display device and system
JP2017105013A (en) * 2015-12-08 2017-06-15 株式会社リコー Gas barrier laminate, semiconductor device, display element, display device and system
US10629623B2 (en) 2015-12-08 2020-04-21 Ricoh Company, Ltd. Gas barrier laminate, semiconductor device, display element, display device, and system

Similar Documents

Publication Publication Date Title
JP2007115735A (en) Transistor
US7795613B2 (en) Structure with transistor
JP2007115808A (en) Transistor
JP2007115807A (en) Transistor
TWI542014B (en) Thin film transistor and method for producing the same, image display device having thin film transistor
TWI355746B (en) Bottom gate type thin film transistor, method of m
JP5320746B2 (en) Thin film transistor
TWI335079B (en) Transistor device
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
JP5371467B2 (en) FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING FIELD EFFECT TRANSISTOR
JP5339792B2 (en) Thin film field effect transistor, method of manufacturing the same, and display device using the same
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
JP2007073705A (en) Oxide-semiconductor channel film transistor and its method of manufacturing same
JP2007150158A (en) Transistor and its manufacturing method
JP2009164393A (en) Amorphous oxide and field effect transistor
JP2010103451A (en) Thin film field-effect type transistor and field light-emitting device using it
JP2010087223A (en) Thin film transistor and active matrix display
JP5655277B2 (en) Thin film transistor and active matrix display
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
JP2007214319A (en) Thin film transistor and its electronic display
JP6260326B2 (en) Thin film transistor device and manufacturing method thereof
TWI520224B (en) Method for producing field-effect transistor, method for producing display device, method for producing x-ray imaging device, and method for producing optical sensor
JP5604938B2 (en) Thin film transistor and manufacturing method thereof
JP6209918B2 (en) THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR
JP2010205932A (en) Field effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120821