JP2007097361A - 昇降圧コンバータ - Google Patents

Abstract

【課題】スイッチングの１周期内でオンオフ動作を行なうことなく降圧動作と昇圧動作とを分離でき且つ降圧動作と昇圧動作の遷移中にスルーモードと昇圧動作又は降圧動作とを不規則に行き来することがなくなるようにする。
【解決手段】昇降圧コンバータは、降圧コンバータ部２０と昇圧コンバータ部２５と第１駆動信号ＤＲ１及び第２の駆動信号ＤＲ２を生成する制御回路１０とを有している。制御回路１０は、出力値Ｖｏと所定値との誤差を増幅した誤差信号Ｖｅを生成する誤差増幅回路１１と、三角波信号Ｖｔを生成する発振回路１２と、三角波信号Ｖｔの周期の２倍以上の周期で振動する補償信号Ｖｘを生成する補償信号生成回路１３と、誤差信号Ｖｅと補償信号Ｖｘとを加算した制御信号Ｖ１、Ｖ２を生成する制御信号生成回路１４と、三角波信号Ｖｔと各制御信号とをそれぞれ比較して、各駆動信号ＤＲ１、ＤＲ２を生成する比較回路１５、１６とを有している。
【選択図】図１

Description

本発明は、入力された直流電圧を所定の出力電圧に変換する非絶縁型の昇降圧コンバータに関する。

直流電源からの直流電圧（以下、入力直流電圧という。）を入力し、各種電子回路の直流電源電圧となる直流電圧（以下、出力直流電圧という）を出力する電源回路において、入力直流電圧が所定の出力直流電圧に対して変動する場合に、昇降圧コンバータが用いられる。このような昇降圧コンバータは、例えば特許文献１に記載されている。

以下、従来例として、特許文献１に記載されている昇降圧コンバータについて図１２を用いて説明する。図１２は従来例に係る昇降圧コンバータの回路構成を示している。図１２に示すように、従来の昇降圧コンバータは、第１のスイッチ２と第１のダイオード３とインダクタ４とからなる降圧コンバータ部２０と、インダクタ４を共有し第２のスイッチ５と第２のダイオード６とキャパシタ７とからなる昇圧コンバータ部２５と、第１のスイッチ２を開閉する第１の駆動信号ＤＲ１と第２のスイッチ５を開閉する第２の駆動信号ＤＲ２とを生成して出力する制御回路３０とを有している。

降圧コンバータ部２０において、第１のスイッチ２は、入力端子が電圧ＶｉのＤＣバッテリ等の入力直流電源１と接続され、出力端子が第１のダイオード３と直列に接続され、この直列回路は入力直流電源１と並列に接続される。第１のスイッチ２と第１のダイオード３との接続点にはインダクタ４が接続される。

昇圧インバータ部２５において、第２のスイッチ５と第２のダイオード６とは直列に接続され、この直列回路はキャパシタ７と並列に接続される。第２のスイッチ５と第２のダイオード６との接続点には、降圧コンバータ部２０と共有されるインダクタ４が接続される。第２のダイオード６とキャパシタ７との接続点から出力直流電圧Ｖｏが出力され、各種電子回路（図示せず）に電力を供給する。

制御回路３０は、誤差増幅回路３１、オフセット回路３２、発振回路３３、第１の比較器３４及び第２の比較器３５から構成される。誤差増幅回路３１は、出力直流電圧Ｖｏを検出し、目標値（所定電圧）との誤差を増幅した第１の制御信号Ｖｅを発生する。第１の制御信号Ｖｅの電位は、出力直流電圧Ｖｏが目標値よりも高い場合に低下し、目標値よりも低い場合に上昇する。オフセット回路３２は、第１の制御信号Ｖｅからオフセット電圧Ｅｓを減算して第２の制御信号Ｖｙ（＝Ｖｅ−Ｅｓ）を発生する。発振回路３３は、所定の周期例えば５００ｋＨｚ〜１ＭＨｚで増減する三角波信号Ｖｔを発生する。該三角波信号Ｖｔの振幅をＥｔとし、該Ｅｔの振幅（電位差）をオフセット電圧Ｅｓよりも等しいか小さく設定する（Ｅｔ≦Ｅｓ）。第１の比較器３４は、三角波信号Ｖｔと第１の制御信号Ｖｅとを比較して、第１の制御信号Ｖｅが大きいときにハイ（Ｈ）レベルとなる第１の駆動信号ＤＲ１を発生する。一方、第２の比較器３５は、三角波信号Ｖｔと第２の制御信号Ｖｙとを比較して、第２の制御信号Ｖｙが大きいときにハイ（Ｈ）レベルとなる第２の駆動信号ＤＲ２を発生する。

図１３に制御回路３０における各信号のタイミングチャート（動作波形図）を示す。図１３に示すように、チャートの前半部分は、第１の制御信号Ｖｅは三角波信号Ｖｔと断続的に交差するが、第２の制御信号Ｖｙは三角波信号Ｖｔと交差しない。このため、第１の比較器３４が発生する第１の駆動信号ＤＲ１はパルス状となって、第１のスイッチ２を交互にオンオフさせる。このとき、第１の駆動信号ＤＲ１のパルス幅は第１の制御信号Ｖｅの上昇と共に大きくなる。一方、この前半部分では第２の比較器３５が発生する第２の駆動信号ＤＲ２はロウ（Ｌ）レベルであるため、第２のスイッチ５はオフ状態にある。

図１２において、第１のスイッチ２が交互にオンオフの動作をし、第２のスイッチ５がオフ状態である場合は、昇降圧コンバータは降圧コンバータとして動作する。第１のスイッチ２がオン状態のとき、インダクタ４には入力直流電圧Ｖｉと出力直流電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加されて、入力直流電源１から、第１のスイッチ２、インダクタ４及び第２のダイオード６へと順次電流が流れることにより、インダクタ４に電気エネルギーが蓄積される。逆に、第１のスイッチ２がオフ状態のときは、インダクタ４には出力直流電圧Ｖｏが印加されて、第１のダイオード３、インダクタ４及び第２のダイオード６へと順次電流が流れることにより、インダクタ４に蓄積されていた電気エネルギーが放出される。第１のスイッチ２におけるスイッチング周期の１周期（三角波信号Ｖｔの１周期）に占めるオン時間（第１の駆動信号ＤＲ１のパルス幅）の割合（デューティ比）をＤ１とすると、出力直流電圧Ｖｏは、Ｖｏ＝Ｄ１・Ｖｉで表わされる。このデューティ比Ｄ１は第１の制御信号Ｖｅの上昇と共に大きくなる。すなわち、入力直流電圧Ｖｉが出力直流電圧Ｖｏよりも高いとき、昇降圧コンバータは降圧コンバータとして動作し、出力直流電圧Ｖｏが目標値となるように制御回路３０によってデューティ比Ｄ１が調整される。

図１３に示すように、チャートの後半部分は、第１の制御信号Ｖｅが高くなって、三角波信号Ｖｔと交差しなくなると、第１の比較器３４が出力する第１の駆動信号ＤＲ１は常時ハイレベルとなるため、第１のスイッチ２はオン状態が継続する。一方、第２の制御信号Ｖｙは三角波信号Ｖｔと断続的に交差するようになり、第２の比較器３５が出力する第２の駆動信号ＤＲ２はパルス状となって、第２のスイッチ５を交互にオンオフさせる。このとき、第２の駆動信号ＤＲ２のパルス幅は、第２の制御信号Ｖｙの上昇と共にに大きくなる。

図１２において、第１のスイッチ２がオン状態で且つ第２のスイッチ５が交互にオンオフ動作をする場合は、昇降圧コンバータは昇圧コンバータとして動作する。第２のスイッチ５がオン状態のとき、インダクタ４には入力直流電圧Ｖｉが印加されて、入力直流電源１から、第１のスイッチ２、インダクタ４及び第２のスイッチ５へと順次電流が流れることにより、インダクタ４に電気エネルギーが蓄積される。逆に、第２のスイッチ５がオフ状態のときは、インダクタ４には入力直流電圧Ｖｉと出力直流電圧Ｖｏとの差（Ｖｉ−Ｖｏ）が印加されて、入力直流電源１から、第１のスイッチ２、インダクタ４及び第２のダイオード６へと順次電流が流れることにより、インダクタ４に蓄積されていた電気エネルギーが放出される。第２のスイッチ５におけるスイッチング周期の１周期（三角波信号Ｖｔの１周期）に占めるオン時間（第２の駆動信号ＤＲ２のパルス幅）の割合（デューティ比）をＤ２とすると、出力直流電圧Ｖｏは、Ｖｏ＝Ｖｉ／（１−Ｄ２）で表わされる。このデューティ比Ｄ２は第２の制御信号Ｖｙの上昇と共に大きくなる。すなわち、入力直流電圧Ｖｉが出力直流電圧Ｖｏよりも低いときには、昇降圧コンバータは昇圧コンバータとして動作し、出力直流電圧Ｖｏが目標値となるように制御回路３０によってデューティ比Ｄ２が調整される。

ここで、オフセット電圧Ｅｓを三角波信号Ｖｔの振幅Ｅｔ以上に設定するのは、第１のスイッチ２及び第２のスイッチ５がスイッチング周期の１周期内にオン動作とオフ動作が混在することによるスイッチング損失の増大を防ぐためであり、昇降圧コンバータを降圧コンバータ部２０の動作と昇圧コンバータ部２５の動作とに分けて動作させるためである。

以上のように、従来例に係る昇降圧コンバータは、制御回路３０によってデューティ比Ｄ１又はデューティ比Ｄ２が調整されることにより、入力直流電圧Ｖｉに対し、出力直流電圧Ｖｏの昇降圧制御が可能となる。
特開平１１−２９９２２９号公報

従来例に係る昇降圧コンバータは、入力直流電圧Ｖｉの変動に対し、降圧コンバータ部２０の動作と昇圧コンバータ部２５の動作との移行が連続的に行なわれるのは、三角波信号Ｖｔの振幅Ｅｔとオフセット電圧Ｅｓとが等しい場合である。実際の設計に当たって、回路定数のバラツキを考慮し、昇降圧コンバータを降圧コンバータ部２０と昇圧コンバータ部２５とに分けて動作させるには、オフセット電圧Ｅｓは三角波信号Ｖｔの振幅Ｅｔよりも大きく設定することになる。このように、オフセット電圧Ｅｓを三角波信号Ｖｔの振幅Ｅｔよりも大きく設定すると、第１の制御信号Ｖｅと第２の制御信号Ｖｙとが共に三角波信号Ｖｔと交差せず、その結果、第１のスイッチ２がオン状態で且つ第２のスイッチ５がオフ状態のスルーモードが発生する。このスルーモードは、昇降圧コンバータの入出力端子が第１のスイッチ２、インダクタ４及び第２のダイオード６を介して導通した状態となる。現実的には、このスルーモードで昇降圧コンバータの動作が安定することはなく、入出力条件と環境のわずかな変動とによって、スルーモードと昇圧動作又は降圧動作とを行き来する。この動作状態の過渡的な変化は誤差増幅回路３１等を含む制御回路３０の応答速度にも影響され、不規則であり、出力直流電圧Ｖｏの出力リップルを増大させるという問題がある。

本発明は、前記従来の問題を解決し、スイッチング周期の１周期内でオンオフ動作を行なうことなく、降圧コンバータ動作と昇圧コンバータ動作とを分離でき、且つ、降圧コンバータ動作と昇圧コンバータ動作とのスムーズ（円滑）な遷移によって該遷移期間中における出力リップルの増大を生じないようにすることを目的とする。

上記の目的を達成するために、本発明は、昇降圧コンバータを、出力直流電圧と所定電圧値（目標値）との差である誤差信号に、発振回路から出力される三角波信号の周波数を分周して生成した補償信号を加算してスイッチ素子の駆動信号を生成する構成とする。

具体的に、本発明に係る昇降圧コンバータは、第１のスイッチと第１の整流手段とインダクタとを有する降圧コンバータ部と、インダクタを共有し且つ第２のスイッチと第２の整流手段と平滑手段とを有する昇圧コンバータ部と、第１のスイッチを開閉する第１の駆動信号と、第２のスイッチを開閉する第２の駆動信号とを生成して出力する制御回路とを備え、制御回路は、平滑手段からの出力値と所定電圧値との誤差を増幅した誤差信号を生成して出力する誤差増幅回路と、所定の周期を有する三角波信号を生成して出力する発振回路と、三角波信号の周期の２倍以上の周期で振動する補償信号を生成して出力する補償信号生成回路と、誤差信号と補償信号とを加算した制御信号を生成して出力する制御信号生成回路と、三角波信号と制御信号とを比較して、第１の駆動信号又は第２の駆動信号を生成して出力する比較回路とを有することを特徴とする。

本発明の昇降圧コンバータにおいて、制御信号生成回路は、誤差信号と補償信号とを加算して第１の制御信号を生成する加算回路と、三角波信号の振幅以上のオフセットを第１の制御信号から減算して第２の制御信号を生成するレベルシフト回路とを有し、比較回路は、三角波信号と第１の制御信号を比較して、第１の駆動信号を生成する第１の比較回路と、三角波信号と第２の制御信号とを比較して、第２の駆動信号を生成する第２の比較回路とを有し、補償信号の振幅は、オフセットと三角波信号との振幅の差よりも大きいことが好ましい。

この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は、分周回路と遅延回路と増幅回路とを有し、パルス信号を分周して遅延し且つ増幅することにより補償信号を生成することが好ましい。

また、この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は、分周回路と遅延回路と増幅回路と第１の積分回路とを有し、パルス信号を分周して遅延し且つ増幅して第１の積分回路を通すことにより、三角波状の補償信号を生成することが好ましい。

また、この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は、分周回路と遅延回路と増幅回路と第１の積分回路と第２の積分回路とを有し、パルス信号を分周して遅延し且つ増幅して第１の積分回路及び第２の積分回路を通すことにより、正弦波状の補償信号を生成することが好ましい。

本発明の昇降圧コンバータにおいて、誤差増幅回路は、平滑手段からの出力値と所定電圧値との誤差を増幅した第１の誤差信号を生成する誤差増幅器と、三角波信号の振幅以上のオフセットを第１の誤差信号から減算した第２の誤差信号を生成するレベルシフト回路を有し、補償信号生成回路は、オフセットと三角波信号の振幅との差よりも大きい振幅を有し三角波信号の周期の２倍以上の周期で振動する第１の補償信号を生成する第１の補償信号生成回路と、第１の補償信号と位相差を有する第２の補償信号を生成する遅延回路とを有し、制御信号生成回路は、第１の誤差信号に第１の補償信号を重畳した第１の制御信号を生成する第１の加算回路と、第２の誤差信号に第２の補償信号を重畳した第２の制御信号を生成する第２の加算回路を有し、比較回路は、三角波信号と第１の制御信号を比較して第１の駆動信号を生成する第１の比較回路と、三角波信号と第２の制御信号を比較して第２の駆動信号を出力する第２の比較回路とを有していることが好ましい。

この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は、分周回路と増幅回路とを有し、パルス信号を分周し増幅することにより、第１の補償信号を生成する第１の補償信号生成回路と、第１の補償信号に対して三角波信号の半周期の位相差を有する第２の補償信号を生成する第２の補償信号生成回路とを有していることが好ましい。

また、この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は、分周回路と増幅回路と第１の積分回路とを有し、パルス信号を分周し且つ増幅して第１の積分回路を通すことにより、三角波状の第１の補償信号を生成する第１の補償信号生成回路と、第１の補償信号に対して三角波信号の半周期の位相差を有する第２の補償信号を生成する第２の補償信号生成回路とを有していることが好ましい。

また、この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は、分周回路と増幅回路と第１の積分回路と第２の積分回路とを有し、パルス信号を分周し且つ増幅して第１の積分回路及び第２の積分回路を通すことにより、正弦波状の第１の補償信号を生成する第１の補償信号生成回路と、第１の補償信号に対して三角波信号の半周期の位相差を有する第２の補償信号を生成する第２の補償信号生成回路とを有していることが好ましい。

本発明の昇降圧コンバータにおいて、発振回路は、所定の周期を有する第１の三角波信号を生成する三角波信号発生回路と、第１の三角波信号と交差せずに第１の三角波信号を反転した第２の三角波信号を生成する反転回路とを有し、比較回路は、第１の三角波信号と制御信号とを比較して、第１の駆動信号を生成する第１の比較回路と、第２の三角波信号と制御信号とを比較して第２の駆動信号を出力する第２の比較回路とを有し、補償信号の振幅が、第１の三角波信号の振動領域と第２の三角波信号の振動領域との隙間よりも大きいことが好ましい。

この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は分周回路と増幅回路とを有し、パルス信号を分周し且つ増幅することにより、補償信号を生成することが好ましい。

また、この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は分周回路と第１の積分回路とを有し、パルス信号を分周して第１の積分回路を通すことにより、三角波状の補償信号を生成することが好ましい。

また、この場合に、発振回路は、第１のレベルが三角波信号の上昇に対応し、第２のレベルが三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、補償信号生成回路は分周回路と第１の積分回路と第２の積分回路を有し、パルス信号を分周して第１の積分回路及び第２の積分回路を通すことにより、正弦波状の補償信号を生成することが好ましい。

本発明に係る昇降圧コンバータによると、誤差信号と補償信号とを加算した制御信号が発振回路による三角波信号と比較されるため、昇圧コンバータ動作と降圧コンバータ動作との遷移期間において、補償信号の周期と対応して昇圧コンバータ動作と降圧コンバータ動作とが交互に切り替わる。これにより、スルーモードと昇圧動作又は降圧動作とを不規則に行き来することがなくなると共に、第１のスイッチ及び第２のスイッチがスイッチング周期の１周期内でオンオフ動作をすることがなくなる。その結果、降圧コンバータ部と昇圧コンバータ部との動作を分離できるので、昇圧動作と降圧動作との遷移がスムーズ（円滑）となる。

（第１の実施形態）
本発明の第１の実施形態に係る昇降圧コンバータについて図面を参照しつつ説明する。

図１は本発明の第１の実施形態に係る昇降圧コンバータの回路構成を示している。図１に示すように、第１の実施形態に係る昇降圧コンバータは、第１のスイッチ２と第１の整流手段としての第１のダイオード３とインダクタ４とからなる降圧コンバータ部２０と、インダクタ４を共有し第２のスイッチ５と第２の整流手段としての第２のダイオード６と平滑手段としてのコンデンサ（キャパシタ）７とからなる昇圧コンバータ部２５と、第１のスイッチ２を開閉する第１の駆動信号ＤＲ１と第２のスイッチ５を開閉する第２の駆動信号ＤＲ２とを生成して出力する制御回路３０とを有している。ここで、第１のスイッチ２及び第２のスイッチ５は例えばＭＯＳトランジスタを用いることができる。

降圧コンバータ部２０において、第１のスイッチ２は、入力端子が電圧ＶｉのＤＣバッテリ等の入力直流電源１と接続され、出力端子が第１のダイオード３のカソードと直列に接続され、この直列回路は入力直流電源１と並列に接続される。第１のスイッチ２と第１のダイオード３との接続点には、インダクタ４の一端子が接続される。第１のスイッチ２の制御端子（ゲート）は第１の駆動信号ＤＲ１を受け、また、第１のダイオード３のアノードは接地されている。

昇圧インバータ部２５において、第２のスイッチ５と第２のダイオード６のアノードとは直列に接続され、この直列回路はコンデンサ７の一端子と並列に接続される。第２のスイッチ５と第２のダイオード６との接続点には、降圧コンバータ部２０と共有されるインダクタ４の他端子が接続される。第２のダイオード６とコンデンサ７との接続点から、出力直流電圧Ｖｏが出力され、各種電子回路（図示せず）に電力が供給される。第２のスイッチ５の制御端子（ゲート）は第２の駆動信号ＤＲ２を受け、且つ第２のスイッチ５の第２のダイオード６との接続点の反対側の端子は接地されている。また、コンデンサ７の他端子は接地されている。

制御回路１０は、コンデンサ７の一端子から出力される出力直流電圧Ｖｏを検出し、降圧コンバータ部２０に第１の駆動信号ＤＲ１を出力し、また、昇圧コンバータ部２５に第２の駆動信号ＤＲ２を出力することにより、降圧コンバータ部２０及び昇圧コンバータ部２５をそれぞれ制御する。

具体的には、制御回路１０は、出力直流電圧Ｖｏと目標値（所定電圧）との誤差を増幅した誤差信号Ｖｅを生成して出力する誤差増幅回路１１と、三角波信号Ｖｔと該三角波信号Ｖｔの電圧の上昇及び下降に応じたパルス信号Ｖｐを生成して出力する発振回路１２と、パルス信号Ｖｐを遅延し、分周して増幅した補償信号Ｖｘを生成して出力する補償信号生成回路１３と、加算回路１４０及びオフセット回路１４１を含む制御信号生成回路１４と、三角波信号Ｖｔと第１の制御信号Ｖ１とを比較して、該比較結果を第１の駆動信号ＤＲ１として出力する第１の比較器１５と、三角波信号Ｖｔと第２の制御信号Ｖ２とを比較して、該比較結果を第２の駆動信号ＤＲ２として出力する第２の比較器１６とを有している。

補償信号生成回路１３は、発振回路１２から出力されるパルス信号Ｖｐの周期を２分の１の周期に分周し、方形波からなる補償信号Ｖｘにおけるレベル変動が急峻な立ち上がり部分又は立下り部分と三角波信号Ｖｔの先端部（頂部）とが交差しないように位相をずらせて、補償信号Ｖｘの振幅を適切に設定する。

制御信号生成回路１４を構成する加算回路１４０は、誤差信号Ｖｅに補償信号Ｖｘを加算した第１の制御信号Ｖ１を生成して出力し、オフセット回路１４１は、第１の制御信号Ｖ１から三角波信号Ｖｔの振幅Ｅｔよりもわずかに大きい電圧差を持つオフセット電圧Ｖｏｓを生成して出力する。すなわち、加算回路１４０とオフセット回路１４１とは、第１の制御信号Ｖ１と、該第１の制御信号Ｖ１からオフセット電圧Ｖｏｓを減算した第２の制御信号Ｖ２とを生成する。ここで、補償信号Ｖｘの振幅Ｅｘは、オフセット電圧Ｖｏｓと三角波信号Ｖｔの振幅Ｅｔとの差電圧（Ｖｏｓ−Ｅｔ）よりも大きく設定する（Ｅｘ＞Ｖｏｓ−Ｅｔ）。

第１の比較器１５は、三角波信号Ｖｔと第１の制御信号Ｖ１とを比較して、第１の制御信号Ｖ１の電圧が三角波信号Ｖｔの電圧よりも高い場合に第１のスイッチ２をオン状態とし、逆に、第１の制御信号Ｖ１の電圧が三角波信号Ｖｔの電圧よりも低い場合に第１のスイッチ２をオフ状態とする第１の駆動信号ＤＲ１を出力する。

第２の比較器１６は、三角波信号Ｖｔと第２の制御信号Ｖ２とを比較して、第２の制御信号Ｖ２の電圧が三角波信号Ｖｔの電圧よりも高い場合に第２のスイッチ５をオン状態とし、逆に、第２の制御信号Ｖ２の電圧が三角波信号Ｖｔの電圧よりも低い場合に第２のスイッチ５をオフ状態とする第２の駆動信号ＤＲ２を出力する。

図２に第１の実施形態に係る制御回路１０における誤差増幅回路１１、発振回路１２、補償信号生成回路１３及び制御信号生成回路１４の回路構成例を示す。図２に示すように、誤差増幅回路１１は、基準電圧源１１０と、出力直流電圧Ｖｏを分圧する第１の抵抗器１１１及び第２の抵抗器１１２と、分圧された分圧電圧と基準電圧源１１０の基準電圧Ｖｒとを比較して増幅する演算増幅器１１３とからなり、該演算増幅器１１３から誤差信号Ｖｅが出力される。

発振回路１２は、三角波信号Ｖｔを出力するコンデンサ１２０と、該コンデンサ１２０を充電する第１の定電流源１２１及びそれを放電する第２の定電流源１２２と、コンデンサ１２０の充放電を切り替えるＰＭＯＳトランジスタ１２３及びＮＭＯＳトランジスタ１２４と、三角波信号Ｖｔと高電位ＶＨとを比較するハイレベル比較器１２５と、三角波信号Ｖｔと低電位ＶＬとを比較するロウレベル比較器１２６と、ハイレベル比較器１２５からの出力値でセットされ、且つロウレベル比較器１２６からの出力値でリセットされるＲＳラッチ１２７とから構成される。

ＲＳラッチ１２７からの出力値は、ＰＭＯＳトランジスタ１２３及びＮＭＯＳトランジスタ１２４のゲートに接続されることにより、第１の定電流源１２１及び第２の定電流源１２２に対して互いに等しい電流を流すように設定される。また、ＲＳラッチ１２７からの出力値は、パルス信号Ｖｐとして補償信号生成回路１３に出力される。この構成により、発振回路１２は、コンデンサ１２０が互いに等しい充電電流及び放電電流によって高電位ＶＨと低電位ＶＬとの間を充放電する。これにより、上昇時間と下降時間とが等しい三角波信号Ｖｔと、該三角波信号Ｖｔに同期したパルス信号Ｖｐを生成する。

補償信号生成回路１３は、発振回路１２から入力されるパルス信号Ｖｐが第１の抵抗器１３０を介して印加されるコンデンサ１３１と、該コンデンサ１３１の電圧と第１の電圧源１３２の電圧とを比較する比較器１３３と、該比較器１３３の出力信号を２分の１の周期に分周するＤラッチからなる分周回路１３４と、該分周回路１３４の出力信号により駆動されソース接地されたＮＭＯＳトランジスタ１３５と、補償信号Ｖｘのパルス電圧を決定する電圧Ｅｘを出力する第２の電圧源１３７とＮＭＯＳトランジスタ１３５のドレインとの間に接続される第２の抵抗器１３６と、ＮＭＯＳトランジスタ１３５のドレインと第２の抵抗器１３６との接続点の電位を入力されるバッファ回路１３８とから構成される。このバッファ回路１３８からの出力値が補正信号Ｖｘである。この構成により、比較器１３３からの出力信号は、第１の抵抗器１３０とコンデンサ１３１との時定数によってパルス信号Ｖｐから遅延したパルス信号となり、この遅延したパルス信号は分周され、その後、第２の電圧源１３７の電圧Ｅｘの振幅を有する補正信号Ｖｘに変換されて出力される。

制御信号生成回路１４を構成する加算回路１４０は、誤差増幅回路１１から出力される誤差信号Ｖｅが印加される第１の抵抗器１４２及び第２の抵抗器１４３からなる第１の直列回路と、補償信号生成回路１３から出力される補正信号Ｖｘが印加される第３の抵抗器１４４及び第２の抵抗器１４５からなる第２の直列回路と、演算増幅器１４６とから構成される。

第１の抵抗器１４２と第２の抵抗器１４３との接続点の電位は、演算増幅器１４６の非反転入力端子に印加され、第２の抵抗器１４３の接続点と反対側の端子は接地される。第３の抵抗器１４４と第４の抵抗器１４５との接続点の電位は、演算増幅器１４６の反転入力端子に印加され、第４の抵抗器１４５の接続点と反対側の端子は、演算増幅器１４６の出力端子と接続される。この演算増幅器１４６からの出力値が第１の制御信号Ｖ１となる。ここで、第１の抵抗器１４２及び第２の抵抗器１４３の抵抗値は等しく、第３の抵抗器１４４及び第４の抵抗器１４５の抵抗値も等しく設定される。この構成により、演算増幅器１４６の非反転入力端子にはＶｅ／２の電圧が印加され、反転入力端子には（Ｖｘ＋Ｖ１）／２の電圧が印加される。演算増幅器１４６は、Ｖｅ／２と（Ｖｘ＋Ｖ１）／２との電位が等しくなるように第１の制御信号Ｖ１を調整するため、Ｖ１＝Ｖｅ−Ｖｘとなる。すなわち、第１の制御信号Ｖ１は、誤差信号Ｖｅから補正信号Ｖｘを減算した信号となる。第１の制御信号Ｖ１は、誤差信号Ｖｅに補正信号Ｖｘを重畳すれば良く、補正信号Ｖｘを誤差信号Ｖｅに対して加算しても減算しても良い。

図３に第１の実施形態に係る制御回路１０における各信号（パルス信号Ｖｐ、補償信号Ｖｘ、三角波信号Ｖｔ、第１の制御信号Ｖ１、第２の制御信号Ｖ２、第１の駆動信号ＤＲ１及び第２の駆動信号ＤＲ２）のタイミングチャート（動作波形図）を示す。図３に示すように、三角波信号Ｖｔは上昇時間と下降時間とが等しく、また、パルス信号Ｖｐはそのハイレベル“Ｈ”とロウレベル“Ｌ”との時間も等しい。補償信号Ｖｘは、前述したように、その振幅Ｅｘをオフセット電圧Ｖｏｓと三角波信号Ｖｔの振幅Ｅｔとの差電圧（Ｖｏｓ−Ｅｔ）よりも大きくなるように設定されている。

図３に示すチャートの前半部分は、第１の制御信号Ｖ１が三角波信号Ｖｔと断続的に交差するが、第２の制御信号Ｖ２は三角波信号Ｖｔと交差しない。従って、第１の比較器１５から出力される第１の駆動信号ＤＲ１は第１のスイッチ２に対して交互にオンオフ動作をするように制御する。一方、第２の比較器１６から出力される第２の駆動信号ＤＲ２はロウレベルのままであり、第２のスイッチ５はオフ状態にある。

第１のスイッチ２が交互にオンオフ動作し、第２のスイッチ５がオフ状態の場合は、第１の実施形態に係る昇降圧コンバータは降圧コンバータとして動作する。

第１のスイッチ２がオン状態のとき、インダクタ４には入力直流電圧Ｖｉと出力直流電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加され、入力直流電源１から、第１のスイッチ２、インダクタ４及び第２のダイオード６へと順次電流が流れ、インダクタ４に電気エネルギーが蓄積される。逆に、第１のスイッチ２がオフ状態のときは、インダクタ４には出力直流電圧Ｖｏが印加されて、第１のダイオード３、インダクタ４及び第２のダイオード６へと順次電流が流れ、インダクタ４に蓄積されていた電気エネルギーが放出される。第１のスイッチ２におけるスイッチング周期の１周期（三角波信号Ｖｔの１周期）に占めるオン時間（第１の駆動信号ＤＲ１のパルス幅）の割合（デューティ比）をＤ１とすると、出力直流電圧Ｖｏは、Ｖｏ＝Ｄ１・Ｖｉで表わされる。このデューティ比Ｄ１は第１の制御信号Ｖ１の上昇と共に大きくなる。すなわち、入力直流電圧Ｖｉが出力直流電圧Ｖｏよりも高いときは、第１の実施形態に係る昇降圧コンバータは降圧コンバータとして動作し、出力直流電圧Ｖｏが目標値となるように制御回路１０によってデューティ比Ｄ１が調整される。

図３において、第２の制御信号Ｖ２が三角波信号Ｖｔと交差し始めるとき（図３のチャートの中間部分）、第２の制御信号Ｖ２にはパルス信号Ｖｐにおけるスイッチング周期の２倍の周期を持つ補償信号Ｖｘが重畳されているため、第２の制御信号Ｖ２はスイッチング周期の２周期で１回の割合で三角波信号Ｖｔと交差する。一方、第１の制御信号Ｖ１は、三角波信号Ｖｔの振幅Ｅｔよりもわずかに大きいオフセット電圧Ｖｏｓだけ第２の制御信号Ｖ２よりも大きく、且つ、Ｖｏｓ−Ｅｔよりも大きい振幅の補償信号Ｖｘが重畳されているため、第２の制御信号Ｖ２と同様に、スイッチング周期の２周期で１回の割合で三角波信号Ｖｔと交差する。

ここで、補償信号Ｖｘがパルス信号Ｖｐに対して４分の１周期程度遅延しているのは、三角波信号Ｖｔの先端部（頂部）と第１の制御信号Ｖ１及び第２の制御信号Ｖ２の変動部分（立ち上がり部分及び立ち下がり部分）とが重なって、各制御信号Ｖ１、Ｖ２のパルス幅が不安定となることを防止するためである。このとき、第２のスイッチ５がオフ状態で且つ第１のスイッチ２が交互にオンオフ動作を繰り返す降圧コンバータとして動作する周期と、第１のスイッチ２がオン状態で且つ第２のスイッチ５が交互にオンオフ動作を繰り返す昇圧コンバータとして動作する周期とが交互に発生する。

次に、図３に示すチャートの後半部分において、第１の制御信号Ｖ１が三角波信号Ｖｔと交差しなくなると、第１の駆動信号ＤＲ１は常時ハイレベルとなるため、第１のスイッチ２は継続的にオン状態となる。一方、第２の駆動信号ＤＲ２は、第２の制御信号Ｖ２が三角波信号Ｖｔと断続的に交差するようになるため、第２のスイッチ５を交互にオンオフ動作を繰り返すようになる。ここで、第２の駆動信号ＤＲ２のパルス幅は第２の制御信号Ｖ２の上昇と共に大きくなる。このように、第１のスイッチ２がオン状態で且つ第２のスイッチ５がオンオフ動作する場合は、昇降圧コンバータは昇圧コンバータとして動作する。第２のスイッチ５がオン状態のとき、インダクタ４には入力直流電圧Ｖｉが印加されて、入力直流電源１から、第１のスイッチ２、インダクタ４及び第２のスイッチ５へと順次電流が流れることにより、インダクタ４に電気エネルギーが蓄積される。逆に、第２のスイッチ５がオフ状態のとき、インダクタ４には入力直流電圧Ｖｉと出力直流電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加されて、入力直流電源１から、第１のスイッチ２、インダクタ４及び第２のダイオード６へと順次電流が流れることにより、インダクタ４に蓄積されていた電気エネルギーが放出される。第２のスイッチ５のスイッチング周期の１周期（三角波信号Ｖｔの１周期）に占めるオン時間（第２の駆動信号ＤＲ２のパルス幅）の割合（デューティ比）をＤ２とすると、出力直流電圧Ｖｏは、Ｖｏ＝Ｖｉ／（１−Ｄ２）で表わされる。このデューティ比Ｄ２は第２の制御信号Ｖ２の上昇と共に大きくなる。すなわち、入力直流電圧Ｖｉが出力直流電圧Ｖｏよりも低いときには、昇降圧コンバータは昇圧コンバータとして動作し、出力直流電圧Ｖｏが目標値となるように制御回路１０によってデューティ比Ｄ２が調整される。

以上説明したように、第１の実施形態に係る昇降圧コンバータは、デューティ比Ｄ１又はデューティ比Ｄ２が調整されることにより、入力直流電圧Ｖｉに対して出力直流電圧Ｖｏの昇降圧制御が可能となる。また、降圧コンバータ動作と昇圧コンバータ動作との遷移領域においては、降圧コンバータ動作の周期と昇圧コンバータ動作の周期とが交互に発生する。このため、第１のスイッチ２と第２のスイッチ５とが一スイッチング周期内でオンオフ動作を行なうことがなく、従って、スイッチング損失が増大しない。このように、降圧コンバータ部２０と昇圧コンバータ２５とを分離して動作させることが可能となると共に、昇圧動作と降圧動作との遷移がスムーズに行なえる。

（第２の実施形態）
以下、本発明の第２の実施形態に係る昇降圧コンバータについて図面を参照しながら説明する。

図４は本発明の第２の実施形態に係る昇降圧コンバータの回路構成を示している。図４において、図１に示した昇降圧コンバータと同一の構成要素には同一の符号を付すことにより説明を省略する。

第２の実施形態に係る昇降圧コンバータは、第１の実施形態に係る制御回路１０とは構成が異なる制御回路１０Ａを有している。

図４に示すように、第２の実施形態に係る制御回路１０Ａは、誤差増幅器１１４とオフセット電圧源１１５とからなる誤差増幅回路１１Ａと、補償信号生成回路１３Ａと、制御信号生成回路１４Ａとを有している。

誤差増幅回路１１Ａの誤差増幅器１１４は、出力直流電圧Ｖｏと目標値との誤差電圧を増幅した第１の誤差信号Ｖｅ１を生成して出力する。誤差増幅器１１４の回路構成は、例えば図２に示した誤差増幅回路１１を用いることができる。

誤差増幅回路１１Ａのオフセット電圧源１１５は、誤差増幅器１１４からの第１の誤差信号Ｖｅ１を受け、受けた第１の誤差信号Ｖｅ１からオフセット電圧Ｖｏｓを減算した第２の誤差信号Ｖｅ２を生成して出力する。オフセット電圧源１１５には、例えば図１に示したオフセット回路１４１を用いることができる。

補償信号生成回路１３Ａは、発振回路１２からのパルス信号Ｖｐを分周して増幅した第１の補償信号Ｖｘ１を生成して出力すると共に、該第１の補償信号Ｖｘ１からパルス信号Ｖｐの半周期分だけ位相がずれた第２の補償信号Ｖｘ２を生成して出力する。すなわち、補償信号生成回路１３Ａは、パルス信号Ｖｐの周期を２分の１の周期に分周して、各補償信号Ｖｘ１、Ｖｘ２の振幅を適切に設定し、且つ、第１の補償信号Ｖｘ１からパルス信号Ｖｐの半周期だけ位相がずれた第２の補償信号Ｖｘ２を生成する。

制御信号生成回路１４Ａは、第１の誤差信号Ｖｅ１に第１の補償信号Ｖｘ１を加算した第１の制御信号Ｖ１を生成して出力する第１の加算回路１４７と、第２の誤差信号Ｖｅ２に第２の補償信号Ｖｘ２を加算した第２の制御信号Ｖ２を生成して出力する第２の加算回路１４８とを有する。

なお、オフセット電圧Ｖｏｓは三角波信号Ｖｔの振幅Ｅｔよりもわずかに大きく設定される点と、第１の補償信号Ｖｘ１及び第２の補償信号Ｖｘ２の各振幅Ｅｘは、オフセット電圧Ｖｏｓと三角波信号Ｖｔの振幅Ｅｔとの差電圧（Ｖｏｓ−Ｅｔ）よりも大きく設定される（Ｅｘ＞Ｖｏｓ−Ｅｔ）点も第１の実施形態と同様である。

図５に補償信号生成回路１３Ａの回路構成の一例を示す。図５に示すように、第２の実施形態に係る償信号生成回路１３Ａは、発振回路１２から出力されるパルス信号Ｖｐを受けるインバータ２３０と、該インバータ２３０からの出力信号がクロック端子に入力されるＤラッチからなる第１の分周回路２３１と、該第１の分周回路２３１からの出力信号により駆動されるソース接地された第１のＮＭＯＳトランジスタ２３２と、該第１のＮＭＯＳトランジスタ２３２のドレインと電圧がＥｘの電圧源２３９との間に接続された第１の抵抗器２３３と、第１のＮＭＯＳトランジスタ２３２のドレインと第１の抵抗器２３３の接続点の電位を入力される第１のバッファ２３４とを有する。

また、補償信号生成回路１３Ａは、パルス信号Ｖｐをクロック端子に受けるＤラッチからなる第２の分周回路２３５と、該第２の分周回路２３５からの出力信号により駆動されるソース接地された第２のＮＭＯＳトランジスタ２３６と、該第２のＮＯＭＳトランジスタ２３６のドレインと電圧源２３９との間に接続された第２の抵抗器２３７と、第２のＮＯＭＯＳトランジスタ２３６のドレインと第２の抵抗器２３７の接続点の電位を入力される第２のバッファ２３８とを有する。従って、第１のバッファ２３４からの出力信号が第１の補償信号Ｖｘ１であり、第２のバッファ２３８からの出力信号が第２の補償信号Ｖｘ２である。

この構成により、償信号生成回路１３Ａは、発振回路１２からのパルス信号Ｖｐの半周期だけ位相が異なる２つの分周信号Ｖｘ１，Ｖｘ２を生成し、これらの分周信号Ｖｘ１、Ｖｘ２の各振幅を電圧Ｅｘに設定して、第１の補償信号Ｖｘ１と第２の補償信号Ｖｘ２として制御信号生成回路１４Ａに出力する。

以下、第２の実施形態に係る昇降圧コンバータの制御回路１０Ａの動作について図４、図５及び図６を参照しながら説明する。

図６は第２の実施形態に係る制御回路１０Ａのタイミングチャート（動作波形図）であって、パルス信号Ｖｐ、第１の補償信号Ｖｘ１、第２の補償信号Ｖｘ２、三角波信号Ｖｔ、第１の制御信号Ｖ１、第２の制御信号Ｖ２、第１の駆動信号ＤＲ１及び第２の駆動信号ＤＲ２の信号波形を示す。図６に示すように、三角波信号Ｖｔは上昇時間と下降時間とが等しく、パルス信号Ｖｐのハイレベル“Ｈ”とロウレベル“Ｌ”との時間も等しい。第１の補償信号Ｖｘ１は、前述したように、パルス信号Ｖｐを第１の分周回路２３１によって２分の１の周波数に分周し、増幅回路によってその振幅Ｅｘをオフセット電圧Ｖｏｓと三角波信号Ｖｔの振幅Ｅｔとの差電圧（Ｖｏｓ−Ｅｔ）よりも大きく設定されている（Ｅｘ＞Ｖｏｓ−Ｅｔ）。第２の補償信号Ｖｘ２は、遅延回路によって第１の補償信号Ｖｘ１からパルス信号Ｖｐの半周期だけ位相が遅れている。

図６に示すチャートの前半部分は、第１の制御信号Ｖ１が三角波信号Ｖｔと断続的に交差するが、第２の制御信号Ｖ２は三角波信号Ｖｔと交差しない。これにより、第１の駆動信号ＤＲ１は第１のスイッチ２に対して交互にオンオフ動作をするように制御する。一方、第２の駆動信号ＤＲ２はロウレベルのままであり、第２のスイッチ５はオフ状態にある。すなわち、第２の実施形態に係る昇降圧コンバータは降圧コンバータとして動作する。

図６に示すチャートの中間部分において、第２の制御信号Ｖ２が三角波信号Ｖｔと交差するようになると、第２の制御信号Ｖ２はスイッチング周期の２倍の周期を持つ第２の補償信号Ｖｘ２が重畳されているため、第２の制御信号Ｖ２はスイッチング周期の２周期に１回ずつ三角波信号Ｖｔと交差する。一方、第１の制御信号Ｖ１は三角波信号Ｖｔの振幅Ｅｔよりもわずかに大きいオフセット電圧Ｖｏｓだけ第２の制御信号Ｖ２よりも大きく、且つ、Ｖｏｓ−Ｅｔよりも大きい振幅の第１の補償信号Ｖｘ１が重畳されているため、スイッチング周期の２周期に１回ずつ三角波信号Ｖｔと交差する。ここで、第２の補償信号Ｖｘ２を第１の補償信号Ｖｘ１に対して位相をずらせているのは、三角波信号Ｖｔの先端部と第１の制御信号Ｖ１及び第２の制御信号Ｖ２のそれぞれの変動部分（立ち上がり部分又は立下り部分）とが重なってパルス幅が不安定となることを避けるためである。このとき、第２のスイッチ５がオフ状態で且つ第１のスイッチ２が交互にオンオフ動作を行なう降圧コンバータとして動作する周期と、第１のスイッチ２がオン状態で且つ第２のスイッチ５が交互にオンオフ動作を行なう昇圧コンバータとして動作する周期とが交互に発生する。

さらに、図６に示すチャートの後半部分において、第１の制御信号Ｖ１が三角波信号Ｖｔと交差しなくなると、第１の駆動信号ＤＲ１は常時ハイレベルとなるため、第１のスイッチ２はオン状態となる。一方、第２の駆動信号ＤＲ２は、第２のスイッチ５を交互にオンオフ動作させる。さらに、第２の駆動信号ＤＲ２のパルス幅は第２の制御信号Ｖ２の上昇と共に大きくなるため、第２の実施形態に係る昇降圧コンバータは昇圧コンバータとして動作する。

以上説明したように、第２の実施形態に係る昇降圧コンバータは、第１の実施形態に係る昇降圧コンバータと同様に、入力直流電圧Ｖｉに対して出力直流電圧Ｖｏの昇降圧制御が可能となる。また、降圧コンバータ部２０の動作と昇圧コンバータ部２５の動作との遷移領域では、降圧コンバータ２０の動作周期と昇圧コンバータ２５の動作周期とが交互に発生するため、第１のスイッチ２及び第２のスイッチ５が一スイッチング周期内でオンオフ動作を行なうことがなく、従って、スイッチング損失が増大することがない。これにより、降圧コンバータ部２０と昇圧コンバータ部２５とを分離して動作させることが可能となると共に、昇圧動作と降圧動作との遷移がスムーズに行なえる。

（第３の実施形態）
以下、本発明の第３の実施形態に係る昇降圧コンバータについて図面を参照しながら説明する。

図７（ａ）は本発明の第３の実施形態に係る昇降圧コンバータの回路構成を示している。図７（ａ）において、図１に示した昇降圧コンバータと同一の構成要素には同一の符号を付すことにより説明を省略する。

第３の実施形態に係る昇降圧コンバータは、第１の実施形態に係る制御回路１０とは構成が異なる制御回路１０Ｂを有している。

図７（ａ）に示すように、第３の実施形態に係る制御回路１０Ｂは、発振回路１２Ｂと、補償信号生成回路１３Ｂと、制御信号生成回路１４Ｂと、第１の比較器１５Ｂと、第２の比較器１６Ｂとを有している。

発振回路１２Ｂは、第１の三角波信号Ｖｔ１と第１の三角波信号Ｖｔ１の電圧の上昇と下降とに応じたパルス信号Ｖｐを生成する信号生成回路２２０と、該信号生成回路２２０からの第１の三角波信号Ｖｔ１を反転してレベルシフトした第２の三角波信号Ｖｔ２を生成して出力する反転回路２２１とから構成されている。ここで、第１の三角波信号Ｖｔ１と第２の三角波信号Ｖｔ２とは交差せず、第１の三角波信号Ｖｔ１のピーク値と第２の三角波信号Ｖｔ２の谷値とは、隙間電圧Ｖｄの電圧差に設定される。

補償信号生成回路１３Ｂは、信号生成回路２２０からのパルス信号Ｖｐを分周して増幅した補償信号Ｖｘを生成する。ここで、補償信号生成回路１３Ｂの回路構成は、図２に示した補償信号生成回路１３におけるコンデンサ１３１を設けない構成とすればよい。また、補償信号Ｖｘの振幅Ｅｘは、隙間電圧Ｖｄよりも大きく設定される（Ｅｘ＞Ｖｄ）。

制御信号生成回路１４Ｂは、誤差信号Ｖｅに補償信号Ｖｘを加算した制御信号Ｖｅｘを生成して出力する。

第１の比較器１５Ｂは、制御信号Ｖｅｘと第１の三角波信号Ｖｔ１とを比較して、制御信号Ｖｅｘが第１の三角波信号Ｖｔ１よりも大きいか等しい場合にはハイレベルの、逆に小さい場合にはロウレベルの第１の駆動信号ＤＲ１を出力する。

第２の比較器１６Ｂは、制御信号Ｖｅｘと第２の三角波信号Vt２とを比較して、制御信号Ｖｅｘが第２の三角波信号Ｖｔ２よりも大きいか等しい場合にはハイレベルの、逆に小さい場合にはロウレベルの第２の駆動信号ＤＲ２を出力する。

図７（ｂ）に反転回路２２１の回路構成の一例を示す。反転回路２２１は、例えば、発振回路１２Ｂからの第１の三角波信号Ｖｔ１を受けるバッファ回路２２１ａと、該バッファ回路２２１ａの出力信号を受ける第１の抵抗器２２１ｂ及び第２の抵抗器２２１ｃからなる直列回路と、反転入力端子が第１の抵抗器２２１ｂ及び第２の抵抗器２２１ｃの接続点と接続され、非反転入力端子が電圧値がＶＨ＋Ｖｄ／２の電圧源２２１ｄと接続され、出力端子が第２の抵抗器２２１ｃにおける接続点の反対側の端子と接続された演算増幅器２２１ｅとから構成される。これにより、反転回路２２１からは、第１の三角波信号Ｖｔが反転された第２の三角波信号Ｖｔ２が出力される。ここで、第１の抵抗器２２１ｂと第２の抵抗器２２１ｃとの互いの抵抗値が等しく設定されることにより、第２の三角波信号Ｖｔ２は以下の式（１）で表わされる。

Ｖｔ２ ＝ ２ＶＨ＋Ｖｄ−Ｖｔ１ …（１）
これにより、第１の三角波信号Ｖｔ１がピーク値ＶＨのときには、第２の三角波信号Ｖｔ２はＶＨ＋Ｖｄとなり、第１の三角波信号Ｖｔ１が谷値ＶＬの時には、第２の三角波信号Ｖｔ２は２ＶＨ＋Ｖｄ−ＶＬとなる。すなわち、第２の三角波信号Ｖｔ２は、第１の三角波信号Ｖｔ１に対してそのピーク値と谷値とが互いに反転し、第１の三角波信号Ｖｔ１のピーク値と第２の三角波信号のＶｔ２の谷値とは隙間電圧Ｖｄの電圧差に設定される。

なお、信号生成回路２２０の回路構成は、図１２に示した発振回路１２を用いることができる。

以下、第３の実施形態に係る昇降圧コンバータの制御回路１０ｂの動作について図７（ａ）及び図８を参照しながら説明する。

図８は第３の実施形態に係る制御回路１０Ｂのタイミングチャート（動作波形図）であって、パルス信号Ｖｐ、補償信号Ｖｘ１、第１の三角波信号Ｖｔ１、第２の三角波信号Ｖｔ２、制御信号Ｖｅｘ、第１の駆動信号ＤＲ１及び第２の駆動信号ＤＲ２の信号波形を示す。図６に示すように、第１の三角波信号Ｖｔ１は上昇時間と下降時間とが等しく、パルス信号Ｖｐのハイレベル“Ｈ”の時間とロウベル“Ｌ”の時間とも等しい。図示はしていないが、補償信号生成回路１３Ｂは分周回路と増幅回路とを有しており、補償信号Ｖｘはパルス信号Ｖｐを分周回路によって２分の１の周波数に分周し、増幅回路によってその振幅Ｅｘを隙間電圧Ｖｄよりも大きく設定されている。

図８に示すチャートの前半部分は、制御信号Ｖｅｘが第１の三角波信号Ｖｔ１と断続的に交差しているが、第２の三角波信号Ｖｔ２と交差していない。従って、第１の駆動信号ＤＲ１は第１のスイッチ２を交互にオンオフ動作するように制御する。これに対し、第２の駆動信号ＤＲ２はロウレベルのままであり、第２のスイッチ５はオフ状態にある。すなわち、第３の実施形態に係る昇降圧コンバータは降圧コンバータとして動作する。

図６に示すチャートの中間部分において、制御信号Ｖｅｘが第２の三角波信号Ｖｔ２と交差するようになると、制御信号Ｖｅｘはスイッチング周期の２倍の周期を持つ補償信号Ｖｘが重畳されているため、制御信号Ｖｅｘはスイッチング周期ごとに第１の三角波信号Ｖｔ１と第２の三角波信号Ｖｔ２と交互に交差する。このため、第２のスイッチ５がオフ状態で且つ第１のスイッチ２がオンオフ動作を行なう降圧コンバータとして動作する周期と、第１のスイッチ２がオン状態で且つ第２のスイッチ５がオンオフ動作を行なう昇圧コンバータとして動作する周期とが交互に発生する。

次に、図８に示すチャートの後半部分において、制御信号Ｖｅｘが第１の三角波信号Ｖｔ１と交差しなくなると、第１の駆動信号ＤＲ１は常時ハイレベルとなるため、第１のスイッチ２はオン状態となる。一方、第２の駆動信号ＤＲ２は、第２のスイッチ５を交互にオンオフ動作させる。さらに、第２の駆動信号ＤＲ２のパルス幅は制御信号Ｖｅｘの上昇と共に大きくなるため、第３の実施形態に係る昇降圧コンバータは昇圧コンバータとして動作する。

以上説明したように、第３の実施形態に係る昇降圧コンバータは、第１の実施形態に係る昇降圧コンバータと同様に、入力直流電圧Ｖｉに対して出力直流電圧Ｖｏの昇降圧制御が可能となる。また、降圧コンバータ部２０の動作と昇圧コンバータ部２５の動作との遷移領域では、降圧コンバータ部２０の動作周期と昇圧コンバータ部２５の動作周期とが交互に発生するため、第１のスイッチ２及び第２のスイッチ５が一スイッチング周期内でオンオフ動作を行なうことがなく、従って、スイッチング損失が増大することがない。これにより、降圧コンバータ部２０と昇圧コンバータ部２５とを分離して動作させることが可能となると共に、昇圧動作と降圧動作との遷移がスムーズに行なえるようになる。

（第４の実施形態）
以下、本発明の第４の実施形態に係る昇降圧コンバータについて図面を参照しながら説明する。

前述した本発明の第１〜３の各実施形態においては、誤差信号Ｖｅに重畳される補償信号Ｖｅｘはパルス信号Ｖｐを２分の１の周期に分周して生成している。しかしながら、本発明は２分の１の分周に限定されるものではない。例えば、他の用途で４分の１の周期に分周された信号を用いることができれば、その４分の１の周期の信号を補償信号として利用することができる。

図９に第４の実施形態に係る昇降圧コンバータのタイミングチャート（動作波形図）を示す。回路構成は図７に示した第３の実施形態とほぼ同等である。図７の昇降圧コンバータと異なる点は、補償信号生成回路１３Ｂにおいてパルス信号Ｖｐを４分の１の周期に分周して増幅した補償信号Ｖｘを生成し、これを誤差信号Ｖｅに重畳して制御信号Ｖｅｘ１を生成する点である。

図９に示すチャートにおいて、特にその中間部分において、制御信号Ｖｅｘ１が第１の三角波信号Ｖｔ１と第２の三角波信号Ｖｔ２とに交差するとき、制御信号Ｖｅｘ１にはスイッチング周期の４倍の周期を持つ補償信号Ｖｘが重畳されているため、制御信号Ｖｅｘ１はスイッチング周期の２周期ごとに第１の三角波信号Ｖｔ１と第２の三角波信号Ｖｔ２とに交互に交差する。このため、第２のスイッチ５がオフ状態で且つ第１のスイッチ２がオンオフ動作を行なう降圧コンバータとして動作する２周期と、第１のスイッチ２がオン状態で且つ第２のスイッチ５がオンオフ動作を行なう昇圧コンバータとして動作する２周期とが交互に発生する。

このように、第４の実施形態に係る昇降圧コンバータは、第３の実施形態に係る昇降圧コンバータと同様に、入力直流電圧Ｖｉに対して出力直流電圧Ｖｏの昇降圧制御が可能でとなる。また、降圧コンバータ部の動作と昇圧コンバータ部の動作との遷移領域では降圧コンバータ部の動作周期と昇圧コンバータ部の動作周期とが２周期ごとに交互に発生するため、第１のスイッチ及び第２のスイッチが一スイッチング周期内でオンオフ動作を行なうことがなく、従って、スイッチング損失が増大しない。これにより、降圧コンバータ部と昇圧コンバータ部とを分離して動作させることが可能となると共に、昇圧動作と降圧動作との遷移がスムーズに行なえるようになる。

（第５の実施形態）
前述した本発明の第１〜４の各実施形態に係る昇降圧コンバータは、補償信号Ｖｘをパルス信号Ｖｐから生成しているため、該補償信号Ｖｘは方形波であったが、補償信号Ｖｘは方形波に限定されない。

例えば、図１０（ａ）は第３の実施形態に係る補償信号生成回路１３Ｂの他の構成例であって、第５の実施形態に係る昇降圧コンバータの補償信号生成回路１３Ｃの回路構成を示し、図１０（ｂ）は制御回路におけるタイミングチャート（動作波形図）を示している。図１０（ａ）及び（ｂ）に示すように、パルス信号Ｖｐから分周回路３３０によって分周信号Ｖｘ０に変換する。さらに、変換された分周信号Ｖｘ０を抵抗器３３１及びコンデンサ３３２からなる積分回路によって三角波状の補償信号Ｖｘを生成する。この三角波状の補償信号Ｖｘを誤差信号Ｖｅに加算する。

（第５の実施形態の一変形例）
図１１（ａ）は第３の実施形態に係る補償信号生成回路１３Ｂのさらに他の構成例であって、第５の実施形態の一変形例に係る昇降圧コンバータの補償信号生成回路１３Ｄの回路構成を示し、図１１（ｂ）は制御回路におけるタイミングチャート（動作波形図）を示している。図１１（ａ）及び（ｂ）に示すように、パルス信号Ｖｐから分周回路３３０によって分周信号Ｖｘ０に変換し、変換された分周信号Ｖｘ０を第１の抵抗器３３１及び第１のコンデンサ３３２からなる第１の積分回路によって三角波状に変換する。変換された分周信号Ｖｘ０を第２のコンデンサ３３３を介して交流成分のみとした三角波信号Ｖｘ１を生成し、さらに第２の抵抗器３３４と第３のコンデンサ３３５とからなる第２の積分回路によって正弦波状の補償信号Ｖｘを生成する。この正弦波状の補償信号Ｖｘを誤差信号Ｖｅに加算する。

第１〜第４の各実施形態は、補償信号Ｖｘに方形波状の信号を用いているため、方形波状の補償信号Ｖｘから生成される制御信号Ｖ１、Ｖ２に急峻なレベル変動部分が周期的に発生する。この急峻なレベル変動部分が三角波信号Ｖｔと交差する際に、駆動信号ＤＲ１、ＤＲ２が不安定となるおそれがある。しかしながら、第５の実施形態又はその変形例においては、補償信号Ｖｘを三角波状又は正弦波状としていることにより、より安定な駆動信号ＤＲ１、ＤＲ２を生成することができる。

従って、第５の実施形態又はその一変形例に係る昇降圧コンバータによると、第１〜４の各実施形態の昇降圧コンバータと同様の効果を得られる上に、補償信号Ｖｘを方形波状から三角波状又は正弦波状とすることにより、より安定な駆動信号ＤＲ１、ＤＲ２を得ることができる。

なお、三角波状又は正弦波状の補償信号Ｖｘを、第１の実施形態のようにパルス信号Ｖｐに対して遅延させてもよい。

また、第１〜第５の各実施形態においては、第１の整流手段及び第２の整流手段としてダイオード３、６を用いたが、これらダイオード３、６をスイッチ素子に置き換えた同期整流回路であってもよい。

本発明に係る昇降圧コンバータは、降圧コンバータ部と昇圧コンバータ部との動作を分離できるので、昇圧動作と降圧動作との遷移がスムーズとなって、降圧動作及び昇圧動作が共に安定するという効果を有し、非絶縁型の昇降圧コンバータ等に有用である。

本発明の第１の実施形態に係る昇降圧コンバータを示す回路図である。 本発明の第１の実施形態に係る昇降圧コンバータにおける制御回路を構成する回路の一例を示す回路図である。 本発明の第１の実施形態に係る昇降圧コンバータにおける制御回路のタイミングチャートである。 本発明の第２の実施形態に係る昇降圧コンバータを示す回路図である。 本発明の第２の実施形態に係る昇降圧コンバータにおける制御回路を構成する補償信号生成回路を示す回路図である。 本発明の第２の実施形態に係る昇降圧コンバータにおける制御回路のタイミングチャートである。 （ａ）は本発明の第３の実施形態に係る昇降圧コンバータを示す回路図である。（ｂ）は本発明の第３の実施形態に係る昇降圧コンバータにおける制御回路を構成する補償信号生成回路を示す回路図である。 本発明の第３の実施形態に係る昇降圧コンバータにおける制御回路のタイミングチャートである。 本発明の第４の実施形態に係る昇降圧コンバータにおける制御回路のタイミングチャートである。 （ａ）は本発明の第５の実施形態に係る昇降圧コンバータにおける制御回路を構成する補償信号生成回路を示す回路図である。（ｂ）は本発明の第５の実施形態に係る昇降圧コンバータにおける制御回路のタイミングチャートである。 （ａ）は本発明の第５の実施形態の一変形例に係る昇降圧コンバータにおける制御回路を構成する補償信号生成回路を示す回路図である。（ｂ）は本発明の第５の実施形態の一変形例に係る昇降圧コンバータにおける制御回路のタイミングチャートである。 従来の昇降圧コンバータを示す回路図である。 従来の昇降圧コンバータにおける制御回路のタイミングチャートである。

符号の説明

１ 入力直流電源
２ 第１のスイッチ
３ 第１のダイオード（第１の整流手段）
４ インダクタ
５ 第２のスイッチ
６ 第２のダイオード（第２の整流手段）
７ コンデンサ（平滑手段）
１０ 制御回路
１０Ａ 制御回路
１０Ｂ 制御回路
１１ 誤差増幅回路
１１Ａ 誤差増幅回路
１１０ 基準電圧源
１１１ 第１の抵抗器
１１２ 第２の抵抗器
１１３ 演算増幅器
１１４ 誤差増幅器
１１５ オフセット電圧源
１２ 発振回路
１２Ｂ 発振回路
１２０ コンデンサ
１２１ 第１の定電流源
１２２ 第２の定電流源
１２３ ＰＭＯＳトランジスタ
１２４ ＮＭＯＳトランジスタ
１２５ ハイレベル比較器
１２６ ロウレベル比較器
１２７ ＲＳラッチ
１３ 補償信号生成回路
１３Ａ 補償信号生成回路
１３０ 第１の抵抗器
１３１ コンデンサ
１３２ 第１の電圧源
１３３ 比較器
１３４ 分周回路
１３５ ＮＭＯＳトランジスタ
１３６ 第２の抵抗器
１３７ 第２の電圧源
１３８ バッファ回路
１４ 制御信号生成回路
１４Ａ 制御信号生成回路
１４Ｂ 制御信号生成回路
１４０ 加算回路
１４１ オフセット回路
１４２ 第１の抵抗器
１４３ 第２の抵抗器
１４４ 第３の抵抗器
１４５ 第４の抵抗器
１４６ 演算増幅器
１４７ 第１の加算回路
１４８ 第２の加算回路
１５ 第１の比較器
１５Ｂ 第１の比較器
１６ 第２の比較器
１６Ｂ 第２の比較器
２０ 降圧コンバータ部
２５ 昇圧コンバータ部
２２０ 信号生成回路
２２１ 反転回路
２２１ａ バッファ回路
２２１ｂ 第１の抵抗器
２２１ｃ 第２の抵抗器
２２１ｄ 電圧源
２２１ｅ 演算増幅器
２３０ インバータ
２３１ 第１の分周回路
２３２ 第１のＮＭＯＳトランジスタ
２３３ 第１の抵抗器
２３４ 第１のバッファ
２３５ 第２の分周回路
２３６ 第２のＮＭＯＳトランジスタ
２３７ 第２の抵抗器
２３８ 第２のバッファ
２３９ 電圧源
３３０ 分周回路
３３１ （第１の）抵抗器
３３２ （第１の）コンデンサ
３３３ 第２のコンデンサ
３３４ 第２の抵抗器
３３５ 第３のコンデンサ

Claims (13)

1. 第１のスイッチと第１の整流手段とインダクタとを有する降圧コンバータ部と、
   前記インダクタを共有し且つ第２のスイッチと第２の整流手段と平滑手段とを有する昇圧コンバータ部と、
   前記第１のスイッチを開閉する第１の駆動信号と、前記第２のスイッチを開閉する第２の駆動信号とを生成して出力する制御回路とを備え、
   前記制御回路は、
   前記平滑手段からの出力値と所定電圧値との誤差を増幅した誤差信号を生成して出力する誤差増幅回路と、
   所定の周期を有する三角波信号を生成して出力する発振回路と、
   前記三角波信号の周期の２倍以上の周期で振動する補償信号を生成して出力する補償信号生成回路と、
   前記誤差信号と前記補償信号とを加算した制御信号を生成して出力する制御信号生成回路と、
   前記三角波信号と前記制御信号とを比較して、前記第１の駆動信号又は前記第２の駆動信号を生成して出力する比較回路とを有することを特徴とする昇降圧コンバータ。
2. 前記制御信号生成回路は、前記誤差信号と前記補償信号とを加算して第１の制御信号を生成する加算回路と、前記三角波信号の振幅以上のオフセットを前記第１の制御信号から減算して第２の制御信号を生成するレベルシフト回路とを有し、
   前記比較回路は、前記三角波信号と前記第１の制御信号を比較して、前記第１の駆動信号を生成する第１の比較回路と、前記三角波信号と前記第２の制御信号とを比較して、前記第２の駆動信号を生成する第２の比較回路とを有し、
   前記補償信号の振幅は、前記オフセットと前記三角波信号との振幅の差よりも大きいことを特徴とする請求項１に記載の昇降圧コンバータ。
3. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
   前記補償信号生成回路は、分周回路と遅延回路と増幅回路とを有し、前記パルス信号を分周して遅延し且つ増幅することにより前記補償信号を生成することを特徴とする請求項２に記載の昇降圧コンバータ。
4. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
   前記補償信号生成回路は、分周回路と遅延回路と増幅回路と第１の積分回路とを有し、前記パルス信号を分周して遅延し且つ増幅して前記第１の積分回路を通すことにより、三角波状の前記補償信号を生成することを特徴とする請求項２に記載の昇降圧コンバータ。
5. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
   前記補償信号生成回路は、分周回路と遅延回路と増幅回路と第１の積分回路と第２の積分回路とを有し、前記パルス信号を分周して遅延し且つ増幅して前記第１の積分回路及び第２の積分回路を通すことにより、正弦波状の前記補償信号を生成することを特徴とする請求項２に記載の昇降圧コンバータ。
6. 前記誤差増幅回路は、前記平滑手段からの出力値と所定電圧値との誤差を増幅した第１の誤差信号を生成する誤差増幅器と、
   前記三角波信号の振幅以上のオフセットを前記第１の誤差信号から減算した第２の誤差信号を生成するレベルシフト回路を有し、
   前記補償信号生成回路は、前記オフセットと前記三角波信号の振幅との差よりも大きい振幅を有し前記三角波信号の周期の２倍以上の周期で振動する第１の補償信号を生成する第１の補償信号生成回路と、前記第１の補償信号と位相差を有する第２の補償信号を生成する遅延回路とを有し、
   前記制御信号生成回路は、前記第１の誤差信号に前記第１の補償信号を重畳した第１の制御信号を生成する第１の加算回路と、前記第２の誤差信号に前記第２の補償信号を重畳した第２の制御信号を生成する第２の加算回路を有し、
   前記比較回路は、前記三角波信号と前記第１の制御信号を比較して前記第１の駆動信号を生成する第１の比較回路と、前記三角波信号と前記第２の制御信号を比較して前記第２の駆動信号を出力する第２の比較回路とを有していることを特徴とする請求項１に記載の昇降圧コンバータ。
7. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
   前記補償信号生成回路は、分周回路と増幅回路とを有し、前記パルス信号を分周し増幅することにより、前記第１の補償信号を生成する第１の補償信号生成回路と、前記第１の補償信号に対して前記三角波信号の半周期の位相差を有する前記第２の補償信号を生成する第２の補償信号生成回路とを有していることを特徴とする請求項６に記載の昇降圧コンバータ。
8. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
   前記補償信号生成回路は、分周回路と増幅回路と第１の積分回路とを有し、前記パルス信号を分周し且つ増幅して前記第１の積分回路を通すことにより、三角波状の前記第１の補償信号を生成する第１の補償信号生成回路と、前記第１の補償信号に対して前記三角波信号の半周期の位相差を有する前記第２の補償信号を生成する第２の補償信号生成回路とを有していることを特徴とする請求項６に記載の昇降圧コンバータ。
9. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
   前記補償信号生成回路は、分周回路と増幅回路と第１の積分回路と第２の積分回路とを有し、前記パルス信号を分周し且つ増幅して前記第１の積分回路及び第２の積分回路を通すことにより、正弦波状の前記第１の補償信号を生成する第１の補償信号生成回路と、前記第１の補償信号に対して前記三角波信号の半周期の位相差を有する前記第２の補償信号を生成する第２の補償信号生成回路とを有していることを特徴とする請求項６に記載の昇降圧コンバータ。
10. 前記発振回路は、前記所定の周期を有する第１の三角波信号を生成する三角波信号発生回路と、前記第１の三角波信号と交差せずに前記第１の三角波信号を反転した第２の三角波信号を生成する反転回路とを有し、
    前記比較回路は、前記第１の三角波信号と前記制御信号とを比較して、前記第１の駆動信号を生成する第１の比較回路と、前記第２の三角波信号と前記制御信号とを比較して前記第２の駆動信号を出力する第２の比較回路とを有し、
    前記補償信号の振幅が、前記第１の三角波信号の振動領域と前記第２の三角波信号の振動領域との隙間よりも大きいことを特徴とする請求項１に記載の昇降圧コンバータ。
11. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
    前記補償信号生成回路は、分周回路と増幅回路とを有し、前記パルス信号を分周し且つ増幅することにより、前記補償信号を生成することを特徴とする請求項１０に記載の昇降圧コンバータ。
12. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
    前記補償信号生成回路は、分周回路と第１の積分回路とを有し、前記パルス信号を分周して前記第１の積分回路を通すことにより、三角波状の前記補償信号を生成することを特徴とする請求項１０に記載の昇降圧コンバータ。
13. 前記発振回路は、第１のレベルが前記三角波信号の上昇に対応し、第２のレベルが前記三角波信号の下降に対応したパルス信号を生成するパルス信号生成回路を有し、
    前記補償信号生成回路は、分周回路と第１の積分回路と第２の積分回路を有し、前記パルス信号を分周して前記第１の積分回路及び第２の積分回路を通すことにより、正弦波状の前記補償信号を生成することを特徴とする請求項１０に記載の昇降圧コンバータ。

Images