JP2007073704A - Semiconductor thin-film - Google Patents
Semiconductor thin-film Download PDFInfo
- Publication number
- JP2007073704A JP2007073704A JP2005258275A JP2005258275A JP2007073704A JP 2007073704 A JP2007073704 A JP 2007073704A JP 2005258275 A JP2005258275 A JP 2005258275A JP 2005258275 A JP2005258275 A JP 2005258275A JP 2007073704 A JP2007073704 A JP 2007073704A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide
- film
- semiconductor thin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、電子デバイス、光デバイス、マイクロデバイスなどに広く利用される、半導体薄膜、特に、アモルファス酸化物を用いた半導体薄膜に関する。 The present invention relates to a semiconductor thin film, particularly a semiconductor thin film using an amorphous oxide, which is widely used in electronic devices, optical devices, micro devices, and the like.
Ｉｎ、Ｚｎを含むアモルファス酸化物材料をデバイスの電極として用いたり（下記特許文献１）、薄膜トランジスタのチャネル層に適用する試みが行われている（下記非特許文献１）。
Attempts have been made to use an amorphous oxide material containing In and Zn as an electrode of a device (
そして、このような多元系の酸化物薄膜の作製は、複数の元素を含むターゲットを用いて、パルスレーザ堆積法やスパッタリング法により行われる。例えば、樹脂基板上に低温で形成されるという利点を持っている。
しかしながら、多元系の酸化物を大面積に成膜する場合、得られる薄膜が面内で組成分布を生じてしまう場合がある。 However, when a multi-element oxide is formed over a large area, the resulting thin film may have a composition distribution in the surface.
勿論、薄膜の用途にもよるが、このような組成分布に起因して、所望の特性が得られないことは、避けたい課題である。特に上記酸化物をトランジスタなどの半導体材料として使用する場合には、なるべく面内の組成分布は少なくすることが好ましい。 Of course, depending on the use of the thin film, it is a problem to avoid that desired characteristics cannot be obtained due to such a composition distribution. In particular, when the oxide is used as a semiconductor material such as a transistor, it is preferable to reduce the in-plane composition distribution as much as possible.
そこで、本発明は、多元系の酸化物薄膜を作製する場合に、面内方向に組成分布が生じ難い酸化物半導体薄膜、及びその製造方法を提供することを目的とする。 Therefore, an object of the present invention is to provide an oxide semiconductor thin film in which composition distribution hardly occurs in the in-plane direction when a multi-element oxide thin film is manufactured, and a method for manufacturing the same.
上記課題を解決するため、本発明の半導体薄膜は、組成又は構成元素が互いに異なる複数の酸化物層による積層構造からなる半導体薄膜において、前記酸化物層の一部又は全部がアモルファスであることを特徴とする。 In order to solve the above problems, a semiconductor thin film according to the present invention is a semiconductor thin film having a stacked structure of a plurality of oxide layers having different compositions or constituent elements, wherein a part or all of the oxide layer is amorphous. Features.
本発明は、多元系の酸化物を用いて半導体薄膜を作製する場合に、組成又は構成元素が互いに異なる複数の酸化物層による積層構造からなる半導体薄膜において、前記酸化物層の一部又は全部をアモルファスとするものである。そしてこのような構成とすることにより、各層における面内方向の組成分布を少なくすることができる。酸化物層の少なくとも一部をアモルファスとすることにより表面平坦性を向上させることができる。また面内方向の組成分布を少なくすることで、層中の欠陥を抑制し、移動度を向上させることができる。 The present invention provides a semiconductor thin film having a stacked structure of a plurality of oxide layers having different compositions or constituent elements when a semiconductor thin film is formed using a multi-component oxide, and part or all of the oxide layer Is made amorphous. And by setting it as such a structure, the composition distribution of the in-plane direction in each layer can be decreased. Surface flatness can be improved by making at least a part of the oxide layer amorphous. Further, by reducing the composition distribution in the in-plane direction, defects in the layer can be suppressed and mobility can be improved.
さらに各層毎に組成の制御を行うことで、半導体膜の電気特性等を最適に制御することができる。 Furthermore, by controlling the composition for each layer, the electrical characteristics and the like of the semiconductor film can be optimally controlled.
以下、図面を用いて、本発明における実施形態のアモルファス酸化物を用いた半導体薄膜の作製について説明する。 Hereinafter, the production of a semiconductor thin film using an amorphous oxide according to an embodiment of the present invention will be described with reference to the drawings.
半導体薄膜について作製方法に準じて説明する。 The semiconductor thin film will be described according to the manufacturing method.
図１は、本発明における実施形態の半導体薄膜及びその作製方法の一例を示す模式図である。 FIG. 1 is a schematic view showing an example of a semiconductor thin film and a manufacturing method thereof according to an embodiment of the present invention.
図１のａ）〜ｃ）の順に追って説明する。以下の工程ａ）〜ｃ）は、図１のａ）〜ｃ）に対応する。 A description will be given in the order of a) to c) in FIG. The following steps a) to c) correspond to a) to c) in FIG.
ａ）基板の準備
基板１を準備する。
a) Preparation of substrate The
本発明における基板の構成としては、基板のみからなるもの、基板の上に１層以上の膜を形成したものなどが挙げられるが、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。ただし実デバイスに本発明を適用する場合には、基板の上に電極などの膜を形成したものを使用する。 Examples of the structure of the substrate in the present invention include those composed only of the substrate and those in which one or more layers are formed on the substrate, but are not particularly limited as long as there is no problem in forming an oxide thin film. It is not a thing. However, when the present invention is applied to an actual device, a substrate in which a film such as an electrode is formed is used.
基板の材質としては、金属、半導体、ガラス、セラミックス、有機材料などの任意のものが挙げられるが、酸化物薄膜の形成などに不都合がなければ、基板の材質は特に制限されるものではない。また上記の基板の材質は単一のものでも、複数以上の材質を組み合わせたものでも、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。ただし、ガラスやプラスチックなどのような透光性の材質の基板を用いると、液晶表示デバイスなどのように透光性が求められるデバイスにも適用可能となる。 Examples of the material for the substrate include metals, semiconductors, glass, ceramics, and organic materials, but the material for the substrate is not particularly limited as long as there is no problem in forming an oxide thin film. Further, the material of the substrate is not particularly limited as long as it is not inconvenient for the formation of the oxide thin film, whether it is a single material or a combination of a plurality of materials. However, when a light-transmitting substrate such as glass or plastic is used, it can be applied to a device that requires light-transmitting properties such as a liquid crystal display device.
基板の結晶性としては、シリコンを始めとする単結晶や多結晶のものや、石英ガラスを始めとするアモルファスのもの、あるいはそれらを組み合わせたものなどが挙げられるが、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。 Examples of the crystallinity of the substrate include single crystals and polycrystals such as silicon, amorphous materials such as quartz glass, and combinations thereof. If there is no inconvenience, there is no particular limitation.
基板の形状としては平滑な板状のものが一般的であるが、それに限らず、曲面を有するもの、表面にある程度の凹凸や段差を有するもの、あるいはそれらを組み合わせたものなどが挙げられる。さらに酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。 The shape of the substrate is generally a flat plate-like shape, but is not limited thereto, and examples thereof include a curved surface, a surface having a certain degree of unevenness or a step, or a combination thereof. Furthermore, there is no particular limitation as long as there is no inconvenience in forming an oxide thin film.
ｂ）酸化物薄膜の形成工程Ｉ（積層単位、すなわち積層の１周期分の成膜）
基板１上に、組成の異なる酸化物層である、ａ層２、ｂ層３、ｃ層４の各層を順番に成膜することにより、上記の３層から構成される積層単位５を１つ形成する。
b) Oxide thin film formation step I (lamination unit, ie, film formation for one cycle of lamination)
One
なお、本実施態様においては、積層単位に含まれる層を３個とする例について説明しているが、発明の積層単位に含まれる層数は複数以上であれば任意のもので良く、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。 In this embodiment, the example in which the number of layers included in the stack unit is three is described. However, the number of layers included in the stack unit of the invention may be any number as long as it is more than one. If there is no inconvenience in forming a thin film, it is not particularly limited.
本発明の酸化物薄膜の積層単位を構成する各酸化物層の含有元素の種類としては、酸化物を形成するものであれば任意のものでよく、酸化物薄膜の形成などに不都合がなければ、含有元素の種類は特に制限されるものではない。また、上記の各酸化物層の（Ｏ以外の）含有元素の種類は単一のものでも、複数以上のものを組み合わせたものでも、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。 The kind of element contained in each oxide layer constituting the laminated unit of the oxide thin film of the present invention may be any as long as it forms an oxide, and there is no problem in forming the oxide thin film. The kind of contained elements is not particularly limited. In addition, the type of the element (other than O) contained in each oxide layer is not particularly limited as long as it is inconvenient for forming an oxide thin film, such as a single element or a combination of plural elements. It is not something.
なお、本発明でいうところの酸化物とは、広い意味でＯを含有する物質ということであり、炭酸化物、水酸化物なども含んでもかまわない。さらに本発明でいうところの組成又は構成元素の互いに異なる酸化物とは、含有元素の種類が異なる場合のみならず、含有元素の種類は同じであるが含有比が異なる場合も含むことも意味している。 In addition, the oxide as used in the field of this invention is a substance containing O in a broad sense, and a carbonate, a hydroxide, etc. may also be included. Furthermore, the oxides having different compositions or constituent elements as used in the present invention mean not only when the types of contained elements are different, but also when the types of contained elements are the same but the content ratios are different. ing.
また、本発明の酸化物薄膜の積層単位を構成する各酸化物層の含有元素の種類としては、その一部ないし全部が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、Ｓｂ、Ｇｅ、又はＡｓのいずれかの元素であることがより好ましい場合がある。 In addition, as the types of elements contained in each oxide layer constituting the stacked unit of the oxide thin film of the present invention, a part or all of them are any of In, Ga, Zn, Sn, Sb, Ge, or As. It may be more preferable that it is an element of these.
本発明では、酸化物薄膜の積層単位を構成する各酸化物層の結晶性について、全ての酸化物層がアモルファスであるもの、あるいは各酸化物層の一部がアモルファスであるものが、薄膜表面の平坦性などの点で採用される。 In the present invention, as for the crystallinity of each oxide layer constituting the stacked unit of the oxide thin film, all oxide layers are amorphous, or part of each oxide layer is amorphous. It is adopted in terms of flatness.
なお、複数の酸化物層とは、例えば、第１（例Ｉｎ）、第２（例Ｇａ）、第３（例Ｚｎ）の元素を含む酸化物の場合には、いくつかのパターンが考えられる。パターン（１）として１層目がＩｎ酸化物、２層目がＧａ酸化物、３層目がＺｎ酸化物、またはパターン（２）として１層目がＩｎ酸化物、２層目がＺｎとＧａの酸化物、などのパターンが実施される。 For example, in the case of an oxide containing the first (example In), second (example Ga), and third (example Zn) elements, the oxide layers include several patterns. . As pattern (1), the first layer is In oxide, the second layer is Ga oxide, the third layer is Zn oxide, or as pattern (2), the first layer is In oxide, the second layer is Zn and Ga A pattern of oxides, etc. is implemented.
また、本発明の酸化物薄膜は、半導体であるためＡＴＯ（Ａｌ酸化物とＴｉ酸化物の積層）などのアモルファス絶縁積層体とは差異があり、アモルファスを含むことから、超格子構造体とも差異がある。 In addition, since the oxide thin film of the present invention is a semiconductor, it is different from an amorphous insulating laminate such as ATO (a laminate of Al oxide and Ti oxide) and is different from a superlattice structure because it contains amorphous. There is.
なお、酸化物薄膜としては、代表的にはＩｎ−Ｇａ−Ｚｎを含み構成されるものが挙げられるが、本発明には、他にＳｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含み構成されるものにも適用される。 Note that as the oxide thin film, a film typically including In—Ga—Zn can be given, but the present invention includes a film including at least one element of Sn, In, and Zn. It also applies to things.
更に、酸化物薄膜の構成元素の少なくとも一部にＳｎを選択する場合、Ｓｎを、Ｓｎ１−ｘＭ４ｘ（０＜ｘ＜１、Ｍ４は、Ｓｎより原子番号の小さい４族元素のＳｉ、ＧｅあるいはＺｒから選ばれる。）に置換することもできる。 Further, when Sn is selected as at least a part of the constituent elements of the oxide thin film, Sn is replaced by Sn 1-x M4 x (0 <x <1, M4 is Si of a group 4 element having an atomic number smaller than Sn, It can also be substituted with Ge or Zr.
また、酸化物薄膜の構成元素の少なくとも一部にＩｎを選択する場合、Ｉｎを、Ｉｎ１−ｙＭ３ｙ（０＜ｙ＜１、Ｍ３は、Ｌｕ、またはＩｎより原子番号の小さい３族元素のＢ、Ａｌ、Ｇａ、あるいはＹから選ばれる。）に置換することもできる。また、酸化物薄膜の構成元素の少なくとも一部にＺｎを選択する場合、Ｚｎを、Ｚｎ１−ｚＭ２ｚ（０＜ｚ＜１、Ｍ２は、Ｚｎより原子番号の小さい２族元素のＭｇあるいはＣａから選ばれる。）に置換することもできる。
In the case where In is selected as at least a part of the constituent elements of the oxide thin film, In is replaced with In 1-y M3 y (0 <y <1, M3 is Lu, or a Group 3 element having an atomic number smaller than In. Selected from B, Al, Ga, or Y). In the case where Zn is selected as at least a part of the constituent elements of the oxide thin film, Zn is replaced by Zn 1-z M2 z (0 <z <1, M2 is a
具体的に本発明に適用できる酸化物材料は、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物などである。勿論、構成材料の組成比は必ずしも１：１である必要はない。なお、ＺｎやＳｎは、単独ではアモルファスを形成し難い場合があるが、Ｉｎを含ませることによりアモルファス相が形成され易くなる。例えば、Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約２０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約８０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約１５原子％以上含まれる組成にするのがよい。 Specifically, oxide materials that can be applied to the present invention include Sn—In—Zn oxide, In—Zn—Ga—Mg oxide, In oxide, In—Sn oxide, In—Ga oxide, and In—Zn. An oxide, a Zn—Ga oxide, a Sn—In—Zn oxide, or the like can be given. Of course, the composition ratio of the constituent materials is not necessarily 1: 1. In addition, although Zn or Sn may be difficult to form amorphous by itself, an amorphous phase is easily formed by including In. For example, in the case of an In—Zn-based material, the atomic ratio excluding oxygen is preferably a composition containing In of about 20 atomic% or more. In the case of the Sn—In system, it is preferable that the ratio of the number of atoms excluding oxygen is such that In is included at about 80 atomic% or more. In the case of the Sn—In—Zn system, it is preferable that the ratio of the number of atoms excluding oxygen is such that In is included at about 15 atomic% or more.
また、アモルファスとは、測定対象薄膜に、入射角度０．５度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない（すなわちハローパターンが観測される）ことで確認できる。なお、本発明は、上記した材料を薄膜トランジスタのチャネル層に用いる場合に、当該チャネル層が結晶状態、又は微結晶状態の構成材料を含むことを除外するものではない。 Amorphous is confirmed by the fact that a clear diffraction peak is not detected (ie, a halo pattern is observed) when X-ray diffraction is performed on a thin film to be measured at a low incident angle of about 0.5 degrees. it can. Note that the present invention does not exclude that when the above-described material is used for a channel layer of a thin film transistor, the channel layer includes a constituent material in a crystalline state or a microcrystalline state.
本発明の酸化物薄膜の積層単位を構成する各酸化物層の厚さとしては、酸化物薄膜の形成などに不都合がなければ、任意のものが挙げられるが、より好ましくは上記酸化物層の厚さが０．０５〜１０ｎｍのものが挙げられる。 As the thickness of each oxide layer constituting the laminated unit of the oxide thin film of the present invention, any thickness may be used as long as there is no problem in the formation of the oxide thin film. A thing with a thickness of 0.05 to 10 nm is mentioned.
本発明の酸化物薄膜の成膜方法としては、交互成膜が、積層単位の形成の容易性などでより好ましい場合があるが、酸化物薄膜の形成などに不都合がなければ、その他のものでもかまわない。 As a method for forming an oxide thin film according to the present invention, alternating film formation may be more preferable in terms of easiness of forming a lamination unit, but other methods may be used if there is no problem in forming an oxide thin film. It doesn't matter.
なお、本発明のいうところの交互成膜とは、広い意味での成膜条件（例えば成膜原料の種類のみならず、成膜時のチャンバ内のガス雰囲気、電磁界の印加や光照射の有無なども含む）を変更しての成膜を互いに繰り返すということである。ただし、このうち成膜原料の種類を変更することが最も一般的である場合が多い。 In the present invention, the term “alternate film formation” refers to film formation conditions in a broad sense (for example, not only the type of film formation raw material, but also the gas atmosphere in the chamber during film formation, the application of electromagnetic fields and light irradiation). (Including presence or absence) and the like, and the film formation is repeated with each other. Of these, however, it is most common to change the type of film forming raw material.
本発明の酸化物薄膜の成膜手法としては、スパッタ法、抵抗加熱蒸着法、電子ビーム蒸着法、レーザーアブレーション法など及びそれらから派生したものなどの任意のものが挙げられる。さらに酸化物薄膜の形成などに不都合がなければ、成膜手法は特に制限されるものではない。また、上記の成膜手法は単一のものでも、複数以上の手法を組み合わせたものでも、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。ただし、成膜の大面積化のためには、レーザーアブレーション法は好ましくない場合もある。それに対して、成膜の大面積化のためにはスパッタ法あるいはそれから派生した方法が好ましい場合がある。 Examples of the method for forming the oxide thin film of the present invention include arbitrary methods such as a sputtering method, a resistance heating vapor deposition method, an electron beam vapor deposition method, a laser ablation method, and the like. Furthermore, the film forming method is not particularly limited as long as there is no problem in forming an oxide thin film. Further, the above-described film forming method is not particularly limited as long as there is no inconvenience in forming an oxide thin film, even if it is a single method or a combination of a plurality of methods. However, the laser ablation method may not be preferable in order to increase the film deposition area. On the other hand, a sputtering method or a method derived therefrom may be preferable for increasing the film area.
本発明の酸化物薄膜の成膜温度としては、室温や加熱した温度などの任意のものが挙げられるが、酸化物薄膜の形成などに不都合がなければ、成膜温度は特に制限されるものではない。ただし、プラスチックなどの熱に弱い材質を含む基板を用いた場合には室温近傍での成膜が好ましい場合がある。 The film formation temperature of the oxide thin film of the present invention includes any temperature such as room temperature or heated temperature, but the film formation temperature is not particularly limited as long as there is no problem in forming the oxide thin film. Absent. However, in the case where a substrate containing a heat-sensitive material such as plastic is used, film formation at around room temperature may be preferable.
ｃ）酸化物薄膜の形成工程II（積層単位の繰り返し成膜）
基板１上に、ｂ）で前記した積層順を有する組成の異なる積層単位５を繰り返し成膜することにより、酸化物薄膜６を形成する。
c) Oxide thin film formation step II (repeated film formation of stacked units)
The oxide thin film 6 is formed on the
本発明の酸化物薄膜の積層単位の繰り返し成膜の回数としては、１以上であれば任意のもので良く、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。 The number of repeated film formation of the oxide thin film unit of the present invention may be any number as long as it is 1 or more, and is not particularly limited as long as there is no problem in forming the oxide thin film.
以上説明してきたように作製された本発明の酸化物薄膜は、様々な手法（例えば、Ｘ線回折、ＭＩＳＦＥＴ素子化後の特性評価など）で評価することが可能である。 The oxide thin film of the present invention manufactured as described above can be evaluated by various methods (for example, X-ray diffraction, characteristic evaluation after forming a MISFET element, etc.).
以上、本発明の実施形態における半導体薄膜について、以下のような作用効果がある。 As described above, the semiconductor thin film according to the embodiment of the present invention has the following effects.
１）単結晶基板を用いてエピタキシャル成長を行わせることが必須要件ではないので、エピタキシャル成長用基板以外の基板やアモルファス基板を使用することが可能である。 1) Since epitaxial growth using a single crystal substrate is not an essential requirement, it is possible to use a substrate other than the epitaxial growth substrate or an amorphous substrate.
２）高温アニールが必須要件ではなく、室温成膜も可能であるので、耐熱性の低い基板を使用することが可能である。 2) High-temperature annealing is not an essential requirement, and film formation at room temperature is possible, so that a substrate having low heat resistance can be used.
３）積層された構造を採っており、薄膜トランジスタのチャネル層に適用した場合、ソース・ドレイン電極は各積層面内とほぼ平行な方向に配置されるので、チャネル部での移動度をより向上させることが可能である。なお、移動度は、半導体薄膜自体としても評価することができる。 3) A stacked structure is adopted, and when applied to a channel layer of a thin film transistor, the source / drain electrodes are arranged in a direction substantially parallel to the inside of each stacked surface, so that the mobility in the channel portion is further improved. It is possible. The mobility can also be evaluated as the semiconductor thin film itself.
４）各積層の厚さが小さいのでグレインの成長を抑制できるので、グレインの存在に起因する表面凹凸を抑制することが可能であり、表面平坦性を向上させることが可能である。 4) Since the thickness of each stacked layer is small, grain growth can be suppressed, so that surface unevenness due to the presence of grains can be suppressed, and surface flatness can be improved.
５）交互成膜によって作製できるので、組成の制御を容易に行うことが可能である。 5) Since it can be produced by alternate film formation, the composition can be easily controlled.
６）スパッタ法など大面積で成膜可能な手段でも作製できるので、実デバイスへの適用範囲を大きくすることができる。 6) Since it can be produced by means capable of forming a film with a large area such as sputtering, the range of application to an actual device can be increased.
以下実施例を挙げて、本発明のアモルファス酸化物を用いた半導体薄膜の作製について説明する。 The production of a semiconductor thin film using the amorphous oxide of the present invention will be described below with reference to examples.
（実施例１）
（酸化物薄膜の作製）
ａ）基板の準備
基板１としてガラス基板（コーニング社製1737）を準備する。
Example 1
(Preparation of oxide thin film)
a) Preparation of Substrate A glass substrate (1737 manufactured by Corning) is prepared as the
ｂ）酸化物薄膜の形成工程Ｉ（積層単位、すなわち積層の１周期分の成膜）
基板１上に、組成の異なる酸化物層である、Ｉｎの酸化物層を〜０．５ｎｍ、Ｇａの酸化物層を〜０．５ｎｍ、Ｚｎの酸化物層を〜２ｎｍの各層を順番に成膜することにより、上記の３層から構成される積層単位５を１つ形成する。
b) Oxide thin film formation step I (lamination unit, ie, film formation for one cycle of lamination)
On the
なお、成膜には、スパッタ法を用いた交互成膜を行った。ここでスパッタターゲットとして、Ｉｎの酸化物の焼結体、Ｇａの酸化物の焼結体、及びＺｎの酸化物の焼結体を用い、室温にて行った。 For film formation, alternate film formation using a sputtering method was performed. Here, as a sputtering target, an In oxide sintered body, a Ga oxide sintered body, and a Zn oxide sintered body were used at room temperature.
ｃ）酸化物薄膜の形成工程II（積層単位の繰り返し成膜）
ｂ）で前記した積層順を有する組成の異なる積層単位５を繰り返し成膜することにより、酸化物薄膜６を形成した。
c) Oxide thin film formation step II (repeated film formation of stacked units)
The oxide thin film 6 was formed by repeatedly forming the
なお、酸化物薄膜の厚さが〜３０ｎｍになった時点で成膜を終了させた。
次に薄膜のすれすれ入射のＸ線回折（薄膜法、入射角０．５度）を行ったところ、ハローパターンの他にＺｎＯの半値幅の大きなピークがわずかに検出されたことから、この酸化物薄膜にはアモルファスの他にＺｎＯの微結晶を含んでいた。
The film formation was terminated when the thickness of the oxide thin film reached ˜30 nm.
Next, when grazing incidence X-ray diffraction of the thin film (thin film method, incident angle 0.5 degree) was performed, a large peak with a full width at half maximum of ZnO was detected in addition to the halo pattern. The thin film contained ZnO microcrystals in addition to amorphous.
（ＭＩＳＦＥＴ素子の作製）
薄膜トランジスタであるトップゲート型ＭＩＳＦＥＴ素子を作製した。
(Preparation of MISFET device)
A top gate type MISFET element which is a thin film transistor was manufactured.
図２は、本発明の実施例で作製したトップゲート型ＭＩＳＦＥＴ素子構造を示す模式図である。 FIG. 2 is a schematic view showing a top gate type MISFET element structure manufactured in an example of the present invention.
まず，ガラス基板７上に上記の酸化物薄膜の作製法により、チャネル層８として用いる厚さ〜３０ｎｍのアモルファス酸化物膜を形成した。さらにその上に、パルスレーザー堆積法によりＡｕ膜を〜３０ｎｍ積層し、フォトリゾグラフィ法とリフトオフ法により、ドレイン端子９及びソース端子１０を形成した。
First, an amorphous oxide film having a thickness of ˜30 nm used as the channel layer 8 was formed on the glass substrate 7 by the above-described oxide thin film manufacturing method. Further thereon, an Au film having a thickness of ˜30 nm was laminated by a pulse laser deposition method, and a drain terminal 9 and a
最後にゲート絶縁膜１１として用いるＹ２Ｏ３膜を電子ビーム蒸着法により成膜する（厚み：〜１１０ｎｍ、比誘電率：〜１５、リーク電流密度：０．５ＭＶ／ｃｍ印加時に１０−３Ａ／ｃｍ２）。そしてその上に金を成膜し、フォトリソグラフィ法とリフトオフ法により、ゲート端子１２を形成した。 Finally, a Y 2 O 3 film used as the gate insulating film 11 is formed by an electron beam evaporation method (thickness: ˜110 nm, relative dielectric constant: ˜15, leakage current density: 10 −3 A when 0.5 MV / cm is applied) / Cm 2 ). Then, a gold film was formed thereon, and the gate terminal 12 was formed by a photolithography method and a lift-off method.
（ＭＩＳＦＥＴ素子の特性評価）
図３は、本発明の実施例で作製したトップゲート型ＭＩＳＦＥＴ素子の室温下で測定した電流−電圧特性を示す図である。
(Characteristic evaluation of MISFET device)
FIG. 3 is a diagram showing current-voltage characteristics measured at room temperature of the top gate type MISFET device fabricated in the example of the present invention.
ドレイン電圧ＶＤＳの増加に伴い、ドレイン電流ＩＤＳが増加したことからチャネルがｎ型半導体であることが分かる。このことは、自然超格子を形成するＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体がｎ型であるという事実と矛盾しない。ＩＤＳはＶＤＳ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、ＶＤＳ＝４Ｖ印加時におけるゲート電圧ＶＧの閾値は約−０．３Ｖであった。また、ＶＧＳ＝７Ｖ時には、ＩＤＳ＝４．５×１０−５Ａの電流が流れた。これはゲートバイアスにより半導体薄膜内にキャリアを誘起できたことに対応する。 It can be seen that the channel is an n-type semiconductor because the drain current I DS increases with an increase in the drain voltage V DS . This is consistent with the fact that the In—Ga—Zn—O-based semiconductor forming the natural superlattice is n-type. I DS shows the behavior of a typical semiconductor transistor that saturates (pinch off) at about V DS = 6V. Examination of the gain characteristics, the threshold of the gate voltage V G at V DS = 4V was applied was about -0.3 V. When V GS = 7 V, a current of I DS = 4.5 × 10 −5 A flowed. This corresponds to the fact that carriers can be induced in the semiconductor thin film by the gate bias.
トランジスタのオン・オフ比は、１０4超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において〜６．８ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。 The on / off ratio of the transistor was more than 10 4 . When the field effect mobility was calculated from the output characteristics, a field effect mobility of ˜6.8 cm 2 (Vs) −1 was obtained in the saturation region. A similar measurement was performed by irradiating the fabricated device with visible light, but no change in transistor characteristics was observed.
（実施例２）
（酸化物薄膜の作製）
ａ）基板の準備
基板１としてガラス基板（コーニング社製1737）を準備する。
(Example 2)
(Preparation of oxide thin film)
a) Preparation of Substrate A glass substrate (1737 manufactured by Corning) is prepared as the
ｂ）酸化物薄膜の形成工程Ｉ（積層単位、すなわち積層の１周期分の成膜）
基板１上に、組成の異なる酸化物層である、Ｉｎの酸化物層を〜０．５ｎｍ、ＧａＺｎ５の酸化物層を〜２．５ｎｍの各層を順番に成膜することにより、上記の２層から構成される積層単位５を１つ形成する。
b) Oxide thin film formation step I (lamination unit, ie, film formation for one cycle of lamination)
On the
なお、成膜には、スパッタ法を用いた交互成膜を行った。ここでスパッタターゲットとして、Ｉｎの酸化物の焼結体及びＧａＺｎ５の酸化物の焼結体を用い、室温にて行った。 For film formation, alternate film formation using a sputtering method was performed. Here, an In oxide sintered body and a GaZn 5 oxide sintered body were used as sputtering targets at room temperature.
ｃ）酸化物薄膜の形成工程II（積層単位の繰り返し成膜）
ｂ）で前記した積層順を有する組成の異なる積層単位５を繰り返し成膜することにより、酸化物薄膜６を形成した。
c) Oxide thin film formation step II (repeated film formation of stacked units)
The oxide thin film 6 was formed by repeatedly forming the
なお、酸化物薄膜の厚さが〜３０ｎｍになった時点で成膜を終了させた。 The film formation was terminated when the thickness of the oxide thin film reached ˜30 nm.
次に薄膜のすれすれ入射のＸ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは認められず、ハローパターンのみが検出されたことから、この酸化物薄膜はアモルファスであった。 Next, when the thin film was subjected to grazing incidence X-ray diffraction (thin film method, incident angle 0.5 degree), no clear diffraction peak was observed, and only a halo pattern was detected. It was amorphous.
さらに、実施例１と同様な方法でＭＯＳＦＥＴを作製して評価したところ、実施例１と同様な結果が得られた。 Furthermore, when a MOSFET was fabricated and evaluated in the same manner as in Example 1, the same result as in Example 1 was obtained.
１…基板
２…ａ層
３…ｂ層
４…ｃ層
５…積層単位
６…酸化物薄膜
７…ガラス基板
８…チャネル層
９…ドレイン端子
１０…ソース端子
１１…ゲート絶縁膜
１２…ゲート端子
DESCRIPTION OF
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005258275A JP2007073704A (en) | 2005-09-06 | 2005-09-06 | Semiconductor thin-film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005258275A JP2007073704A (en) | 2005-09-06 | 2005-09-06 | Semiconductor thin-film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007073704A true JP2007073704A (en) | 2007-03-22 |
Family
ID=37934904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005258275A Withdrawn JP2007073704A (en) | 2005-09-06 | 2005-09-06 | Semiconductor thin-film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007073704A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2105967A1 (en) | 2008-03-24 | 2009-09-30 | FUJIFILM Corporation | Thin film field effect transistor and display |
| JP2010161339A (en) * | 2008-12-12 | 2010-07-22 | Canon Inc | Field effect transistor, and display apparatus |
| JP2010287735A (en) * | 2009-06-11 | 2010-12-24 | Fujifilm Corp | Thin film transistor and method of manufacturing the same, and electro-optical device, as well as sensor |
| JP2011527108A (en) * | 2008-07-02 | 2011-10-20 | アプライド マテリアルズ インコーポレイテッド | Thin film transistor using multiple active channel layers |
| US8143678B2 (en) | 2007-02-09 | 2012-03-27 | Samsung Electronics Co., Ltd | Thin film transistors having multi-layer channel |
| JP2013008437A (en) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | Memory device and signal processing circuit |
| WO2013050221A1 (en) | 2011-10-07 | 2013-04-11 | Evonik Degussa Gmbh | Method for producing high-performing and electrically stable semi-conductive metal oxide layers, layers produced according to the method and use thereof |
| JP2014075591A (en) * | 2005-09-29 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2015084457A (en) * | 2009-11-13 | 2015-04-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2016129239A (en) * | 2011-06-17 | 2016-07-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2017108161A (en) * | 2017-02-20 | 2017-06-15 | 株式会社ジャパンディスプレイ | Semiconductor device and manufacturing method of semiconductor device |
| JP2019106558A (en) * | 2008-10-24 | 2019-06-27 | 株式会社半導体エネルギー研究所 | Semiconductor device and method for manufacturing the same |
| JP2019153793A (en) * | 2010-04-02 | 2019-09-12 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| KR20200014275A (en) | 2017-06-05 | 2020-02-10 | 도판 인사츠 가부시키가이샤 | Semiconductor Devices, Display Devices, and Sputtering Targets |
-
2005
- 2005-09-06 JP JP2005258275A patent/JP2007073704A/en not_active Withdrawn
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021073723A (en) * | 2005-09-29 | 2021-05-13 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2019087756A (en) * | 2005-09-29 | 2019-06-06 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9099562B2 (en) | 2005-09-29 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014075591A (en) * | 2005-09-29 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US8143678B2 (en) | 2007-02-09 | 2012-03-27 | Samsung Electronics Co., Ltd | Thin film transistors having multi-layer channel |
| US8558323B2 (en) | 2007-02-09 | 2013-10-15 | Samsung Electronics Co., Ltd | Thin film transistors having multi-layer channel |
| US8188480B2 (en) | 2008-03-24 | 2012-05-29 | Fujifilm Corporation | Thin film field effect transistor and display |
| EP2105967A1 (en) | 2008-03-24 | 2009-09-30 | FUJIFILM Corporation | Thin film field effect transistor and display |
| KR101621840B1 (en) * | 2008-07-02 | 2016-05-17 | 어플라이드 머티어리얼스, 인코포레이티드 | Thin film transistors using multiple active channel layers |
| US8809132B2 (en) | 2008-07-02 | 2014-08-19 | Applied Materials, Inc. | Capping layers for metal oxynitride TFTs |
| JP2011527108A (en) * | 2008-07-02 | 2011-10-20 | アプライド マテリアルズ インコーポレイテッド | Thin film transistor using multiple active channel layers |
| JP2019106558A (en) * | 2008-10-24 | 2019-06-27 | 株式会社半導体エネルギー研究所 | Semiconductor device and method for manufacturing the same |
| JP2010161339A (en) * | 2008-12-12 | 2010-07-22 | Canon Inc | Field effect transistor, and display apparatus |
| JP2010287735A (en) * | 2009-06-11 | 2010-12-24 | Fujifilm Corp | Thin film transistor and method of manufacturing the same, and electro-optical device, as well as sensor |
| US11955557B2 (en) | 2009-11-13 | 2024-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015084457A (en) * | 2009-11-13 | 2015-04-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11456385B2 (en) | 2009-11-13 | 2022-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10944010B2 (en) | 2009-11-13 | 2021-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10516055B2 (en) | 2009-11-13 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10056494B2 (en) | 2009-11-13 | 2018-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2019153793A (en) * | 2010-04-02 | 2019-09-12 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US10714626B2 (en) | 2010-04-02 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11380800B2 (en) | 2010-04-02 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013008437A (en) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | Memory device and signal processing circuit |
| JP2016129239A (en) * | 2011-06-17 | 2016-07-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| DE102011084145A1 (en) | 2011-10-07 | 2013-04-11 | Evonik Degussa Gmbh | Process for the preparation of high-performance and electrically stable, semiconducting metal oxide layers, layers produced by the process and their use |
| WO2013050221A1 (en) | 2011-10-07 | 2013-04-11 | Evonik Degussa Gmbh | Method for producing high-performing and electrically stable semi-conductive metal oxide layers, layers produced according to the method and use thereof |
| JP2017108161A (en) * | 2017-02-20 | 2017-06-15 | 株式会社ジャパンディスプレイ | Semiconductor device and manufacturing method of semiconductor device |
| KR20200014275A (en) | 2017-06-05 | 2020-02-10 | 도판 인사츠 가부시키가이샤 | Semiconductor Devices, Display Devices, and Sputtering Targets |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007073704A (en) | Semiconductor thin-film | |
| JP5116290B2 (en) | Thin film transistor manufacturing method | |
| JP4907942B2 (en) | Transistors and electronic devices | |
| JP5006598B2 (en) | Field effect transistor | |
| JP5118810B2 (en) | Field effect transistor | |
| JP5213458B2 (en) | Amorphous oxide and field effect transistor | |
| JP5058469B2 (en) | Sputtering target and method for forming a thin film using the target | |
| KR101078509B1 (en) | Method of manufacturing thin film transistor | |
| JP4280736B2 (en) | Semiconductor element | |
| JP5337849B2 (en) | Amorphous oxide and field effect transistor | |
| EP2165368B1 (en) | Amorphous oxide and field effect transistor | |
| TWI453915B (en) | Thin film transistor | |
| JP5138163B2 (en) | Field effect transistor | |
| US7906780B2 (en) | Field effect transistor | |
| US8188471B2 (en) | Field effect transistor | |
| JP2007073701A (en) | Thin-film transistor using amorphous oxide layer | |
| KR20090128561A (en) | Amorphous oxide semiconductor, semiconductor device, and thin film transistor | |
| JP2007073698A (en) | Transistor | |
| JP2009206508A (en) | Thin film transistor and display | |
| JP2011029238A (en) | Method of manufacturing laminate comprising crystalline homologous compound layer, and field effect transistor | |
| JP2011035376A (en) | Field effect transistor and method of manufacturing the same | |
| TW201001701A (en) | Field-effect transistor | |
| JP6937189B2 (en) | Manufacturing method of photoelectric conversion element | |
| JP4102880B2 (en) | Multilayer structure and element structure | |
| KR101568483B1 (en) | Manufacturing method for oxide tft by thermal evaporation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |