JP2007067026A - Electronic component and manufacturing method thereof - Google Patents
Electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007067026A JP2007067026A JP2005248630A JP2005248630A JP2007067026A JP 2007067026 A JP2007067026 A JP 2007067026A JP 2005248630 A JP2005248630 A JP 2005248630A JP 2005248630 A JP2005248630 A JP 2005248630A JP 2007067026 A JP2007067026 A JP 2007067026A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- groove
- conductive paste
- external electrode
- component element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、微小電子部品に対する外部電極形成技術に関する。 The present invention relates to a technique for forming an external electrode for a microelectronic component.
従来からチップの両端に外部電極を有する電子部品としては種々のものが存在しており、このチップに外部電極を形成する方法としては、ディップ法やローラ法等が知られている。 Conventionally, various electronic components having external electrodes at both ends of a chip exist, and as a method for forming external electrodes on the chip, a dip method, a roller method, or the like is known.
ディップ法では、図1に示すように容器102の中に入れられた導電性ペースト103にチップ101の端面部を押し付け、ローラ法では、図2に示すように導電性ペースト103を塗布ローラー104でチップ101の端面部に塗布するものである。
In the dip method, the end surface portion of the
この導電性ペースト103としては、Ag,Ag/Pd,Cu,Ni等の導電性金属を主成分とし、ガラスフリット、樹脂バインダ及び溶剤を加えたものが用いられている。
As the
そして、導電性ペースト103を上記のような方法で塗布することで下地電極を形成した後、所定の焼付け(500℃以上)を行い、実装時の耐ハンダ性を付与させるためにNi等のメッキ皮膜を下地層として被着し、基板と良好な濡れ性を付与するために更にSn等のメッキ皮膜を被着させて、外部電極を形成する。
Then, after forming the base electrode by applying the
なお、特開平10−83935号公報には、コンデンサ素子の両端を導電ペーストに浸漬して導電ペーストを塗布する、いわゆるディップ塗装でも、高い精度で一定の幅の間隙を形成することができ、しかも、絶縁被覆の径が大きくならず、併せて高い静電容量値が得られるようにするための技術が開示されている。具体的には、コンデンサ素体の間隙となる部分の両側に落ち込むような段部を形成し、導電ペーストをディップ塗装するとき、この段部の落ち込みによりその部分で導電ペーストの塗布が止まるようにした。そして、この段部にも導体膜が付着することにより、間隙を挟んで、導体膜からなる電極の縁が突き合わせられるだけでなく、電極の段部の部分に対向電極が形成されることにより、より高い静電容量値が得られる。さらに、絶縁被覆を形成するため、その部分に樹脂を塗布すると、この樹脂が段部に入り込むので、絶縁被服の外径が極端に大きくならない、とされる。なお、このような段部はコンデンサ素子の端部に外部電極を形成するような場合を想定しておらず、微小部品を対象としていない。 In JP-A-10-83935, even a so-called dip coating in which both ends of a capacitor element are immersed in a conductive paste and a conductive paste is applied can form a gap with a certain width with high accuracy. In addition, a technique is disclosed in which the diameter of the insulating coating is not increased and a high capacitance value is obtained. Specifically, when forming a step part that falls on both sides of the gap part of the capacitor body, and applying the conductive paste by dip coating, the application of the conductive paste stops at that part due to the drop of the step part. did. And, by attaching the conductor film to this step portion, not only the edge of the electrode made of the conductor film is abutted across the gap, but the counter electrode is formed in the step portion of the electrode, A higher capacitance value can be obtained. Further, when a resin is applied to the insulating coating to form an insulating coating, the resin enters the stepped portion, so that the outer diameter of the insulating clothing does not become extremely large. In addition, such a step part does not assume the case where an external electrode is formed in the edge part of a capacitor | condenser element, and does not target microcomponents.
また、特開平5−283210号公報には、絶縁塗料の流出を防止することにより、外装歩留およびこれに伴う電気的特性歩留を向上させるための技術が開示されている。具体的には、まず、ZnO、原子価制御剤および焼結助剤からなる粉体に、ポリビニルアルコールを加えて造粒したものを金型によって加圧成形し、脱バインダー後大気中において1200℃で2時間焼成する。次に、得られたチップ状セラミックに外周研磨機によって溝を形成し、その側面中央部に、セラミックを周回する厚さ50μmの帯状にエポキシ系の絶縁塗料を塗布し、200℃で乾燥して絶縁塗料層を形成する。次いで、チップ状セラミックにおける一対の対向する端面に厚さ10μmのNi導電塗料層を形成し、外装材が塗布されていない部分に、ロッセル塩Cuを用いて2乃至3μmのCuメッキ層を形成し、さらにその表面に2乃至3μmのNiメッキ層と1乃至2μmのSn/Pbメッキ層を形成する。本公報の溝については、絶縁塗料の流出防止を目的とするものであり、さらに微小部品を対象としていない。
電子部品に対しては、常に小型化が求められており、例えば、積層コンデンサの分野ではサイズが1005(長さ1.0mm×幅0.5mm)、0603(0.6mm×0.3mm)のものが出回っており、最近では、0402(0.4mm×0.2mm)のものが出回りつつある。しかしながら、一律にディップ法で電子部品を製造しようとすると、問題が生ずる。すなわち、図3に示すように、導電性ペースト自体の表面張力もしくはチップ101のもつ親和性、疎水性等の物性から、メッキ処理後の外部電極105のエッジ部分101aがチップ101の表面に沿って弧を描くように緩やかに中央に広がる形状(ムーンシェープ)が発生して、チップ101と外部電極105の境目が大きく湾曲してしまう。このため導電性ペーストの塗布には、電極形成に必要な面積に関係する下地電極設計寸法d3を確保するため、外部電極105のエッジ部分101aの幅d1及びd2を意図して塗布が行われる。
Electronic components are always required to be miniaturized. For example, in the field of multilayer capacitors, the size is 1005 (length 1.0 mm × width 0.5 mm), 0603 (0.6 mm × 0.3 mm). Things are in circulation, and recently, 0402 (0.4 mm × 0.2 mm) is on the market. However, problems arise when trying to manufacture electronic components uniformly by the dip method. That is, as shown in FIG. 3, due to the surface tension of the conductive paste itself or the physical properties such as the affinity and hydrophobicity of the
しかしながら、外部電極105のエッジ部分101aの幅d1又はd2は、下地電極設計寸法d3の半分以上を占めることがあり、外部電極寸法及び電極間の寸法のばらつきの原因になることもあり、電極間の短絡不良やチップ立ち(マンハッタン現象)のような装着不良を生じる原因となるおそれがある。このような問題は、0603形状や0402形状のような微少部品において、より深刻な問題となる。
However, the width d1 or d2 of the
本発明は上記問題に鑑みなされたもので、本発明の目的は、例えば0603形状や0402形状のような微小な電子部品において外部電極の寸法のばらつきを抑えるための技術を提供することである。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a technique for suppressing variation in the dimensions of external electrodes in a minute electronic component such as a 0603 shape or a 0402 shape.
本発明に係る電子部品は、電子部品素子と、電子部品素子の表面に形成された外部電極とを有する。そして、上記電子部品素子は溝部を有し、当該溝部に、上記外部電極を形成する際に用いられた導電性ペーストが充填されている。導電性ペーストが充填されるような溝が設けられることにより、図3に示したような弧を描くエッジ部101aの出現を防止することができる。
The electronic component according to the present invention includes an electronic component element and an external electrode formed on the surface of the electronic component element. And the said electronic component element has a groove part, and the conductive paste used when forming the said external electrode is filled with the said groove part. By providing the groove filled with the conductive paste, it is possible to prevent the appearance of the
なお、上記溝部の深さを、電子部品素子の非溝形成部分に形成される外部電極の特定部分における平均膜厚d(μm)に対して、d/2乃至d(μm)とするようにしてもよい。より確実に外部電極寸法のばらつきを抑えることができるようになる。 The depth of the groove is set to d / 2 to d (μm) with respect to the average film thickness d (μm) in a specific portion of the external electrode formed in the non-groove forming portion of the electronic component element. May be. It becomes possible to more reliably suppress variations in external electrode dimensions.
さらに、上記電子部品素子が、積層セラミックコンデンサのための構造を有するようにしてもよい。 Furthermore, the electronic component element may have a structure for a multilayer ceramic capacitor.
また、上記溝部が、電子部品素子の表面において外部電極との境界となるように形成してもよい。上記溝部が外部電極の広がりを抑えるため、上記溝部が、外部電極が形成された部分とそれ以外の部分との境界を構成するようになる。 Moreover, you may form so that the said groove part may become a boundary with an external electrode in the surface of an electronic component element. Since the groove portion suppresses the expansion of the external electrode, the groove portion forms a boundary between the portion where the external electrode is formed and the other portion.
本発明に係る電子製造部品の製造方法は、電子部品素子の表面に溝部を形成する工程と、電子部品素子の表面に導電性ペーストを塗布する工程と、導電性ペースト上にメッキを施して外部電極を形成する工程とを含む。そして、上記溝部は、電子部品素子の表面において外部電極との境界となる位置に形成される。上で述べた電子部品が構成される。 An electronic manufacturing component manufacturing method according to the present invention includes a step of forming a groove on a surface of an electronic component element, a step of applying a conductive paste to the surface of the electronic component element, and plating the conductive paste to externally Forming an electrode. And the said groove part is formed in the position used as the boundary with an external electrode in the surface of an electronic component element. The electronic component described above is configured.
また、導電性ペーストが、粘度を1Pa・s乃至90Pa・s(10r.p.m:回転粘度計)に調製した導電性ペーストとしてもよい。 Alternatively, the conductive paste may be a conductive paste having a viscosity adjusted to 1 Pa · s to 90 Pa · s (10 rpm).
本発明によれば、微小な電子部品において外部電極の寸法のばらつきを抑えることができるようになる。 According to the present invention, it is possible to suppress variation in the dimensions of external electrodes in a minute electronic component.
[本発明の実施の形態の概要]
電子部品に導電性ペーストを塗布して下地電極を形成する際、塗布される側の電子部品素子に予め所定の形状の溝を形成し、この溝に充填するように導電性ペーストを塗布する。このような極めて簡単な操作で、微小な電子部品において外部電極の寸法のばらつきを抑えることができる。即ち、塗布された導電性ペーストは、当該導電性ペースト自体の表面張力、チップ面が有する親和性、又は表面張力及び親和性を利用して流動し、導電性ペーストの先端が、たとえ湾曲し、時差を伴って溝に達したとしても、先に到達した導線性ペーストから漸次溝内に溜まり、当該溝を満たしていく。なお、溝の全てが充填されるまで導電性ペーストは溝を越えて広がることはないので、従来のように湾曲したエッジを発生させることがなく、ムーンシェープを可能な限り抑えることができる。
[Outline of Embodiment of the Present Invention]
When a conductive paste is applied to an electronic component to form a base electrode, a groove having a predetermined shape is formed in advance on the electronic component element to be applied, and the conductive paste is applied so as to fill the groove. With such an extremely simple operation, variations in the dimensions of the external electrodes can be suppressed in a minute electronic component. That is, the applied conductive paste flows using the surface tension of the conductive paste itself, the affinity of the chip surface, or the surface tension and affinity, and the tip of the conductive paste is curved, Even if the groove is reached with a time difference, the conductive paste that has reached first gradually accumulates in the groove and fills the groove. Since the conductive paste does not spread beyond the groove until all of the grooves are filled, a curved edge is not generated as in the conventional case, and the moon shape can be suppressed as much as possible.
従って、上で述べたような溝を有する電子部品によれば、導電性ペーストの使用量を調整するだけの簡単な操作で、エッジ部分の丸み形成を回避でき、外部電極の寸法にばらつきのない構造を得ることができるようになる。 Therefore, according to the electronic component having a groove as described above, it is possible to avoid the rounding of the edge portion with a simple operation just by adjusting the amount of the conductive paste used, and there is no variation in the dimensions of the external electrode. The structure can be obtained.
即ち、導電性ペーストを塗布した後の塗布面は、チップとの境目が直線状になっており、この面にメッキ処理を施すことにより、外部電極とチップとの境目をきれいな直線状に形成できるようになる。 That is, the application surface after applying the conductive paste has a linear boundary with the chip, and the boundary between the external electrode and the chip can be formed into a straight line by plating the surface. It becomes like this.
また、上で述べたような製造方法によれば、外部電極寸法および電極間の寸法ばらつきが抑えられ、特に0603形状や0402形状のような微小部品においても良好な寸法精度が実現される。従って、電極間の短絡不良や、チップ立ち(マンハッタン現象)のような装着不良を生じる原因を回避できるようになる。 Further, according to the manufacturing method as described above, the external electrode dimensions and the dimensional variations between the electrodes can be suppressed, and in particular, good dimensional accuracy can be realized even for minute parts such as the 0603 shape and 0402 shape. Therefore, it is possible to avoid the cause of mounting failure such as short circuit failure between electrodes and chip standing (Manhattan phenomenon).
特に、上で述べた製造方法を積層コンデンサに適用すれば、微小部品を所望の静電容量特性、耐久性を付与して製造することができるようになる。 In particular, if the manufacturing method described above is applied to a multilayer capacitor, it becomes possible to manufacture a micropart with desired capacitance characteristics and durability.
[本実施の形態に係る電子部品の構成]
本発明の一実施の形態に係る電子部品は、電子部品素子と、当該電子部品素子の表面に形成された外部電極とを具備してなる電子部品であり、例えば、積層コンデンサ、インダクタ、チョークコイル、バリスタ、サーミスタ等の種々の電子部品である。後に述べるように、微小部品へのニーズ特性、静電容量の安定性、たわみ強度の安定付与の観点から、積層セラミックコンデンサ、積層インダクタとして構成することが特に推奨される。
[Configuration of electronic component according to this embodiment]
An electronic component according to an embodiment of the present invention is an electronic component comprising an electronic component element and an external electrode formed on the surface of the electronic component element. For example, a multilayer capacitor, an inductor, and a choke coil And various electronic parts such as varistors and thermistors. As will be described later, it is particularly recommended to configure as a multilayer ceramic capacitor or a multilayer inductor from the viewpoint of need characteristics for micro parts, stability of capacitance, and stabilization of deflection strength.
本実施の形態に係る電子部品の形成材料については、当該電子部品の態様に応じて種々選択でき、公知のものを使用することができる。例えば、積層セラミックコンデンサの場合には、電子部品素子材料としてチタン酸バリウム等を挙げることができる。また外部電極用の下地電極材料の導電性ペーストとして、例えば、Ag,Ag/Pd,Cu,Ni等の導電性金属を主成分とし、ガラスフリット、樹脂バインダ及び溶剤で調製したものを挙げることができる。更に、外部電極のメッキ液として、銀メッキ液等を挙げることができる。但し、これら材料は電子部品に応じて種々変更され、特に制限されるものではない。 The material for forming the electronic component according to the present embodiment can be variously selected according to the aspect of the electronic component, and a known material can be used. For example, in the case of a multilayer ceramic capacitor, barium titanate or the like can be used as an electronic component element material. Examples of the conductive paste of the base electrode material for the external electrode include, for example, a paste mainly composed of a conductive metal such as Ag, Ag / Pd, Cu, Ni, and prepared with a glass frit, a resin binder, and a solvent. it can. Further, examples of the plating solution for the external electrode include a silver plating solution. However, these materials are variously changed according to the electronic component and are not particularly limited.
図4(a)に本実施の形態に係る電子部品10の側面図を、図4(b)に電子部品10の上面図を示す。電子部品10は、およそ直方体の電子部品素子1と、当該電子部品素子1の表面に形成された外部電極2とを具備する。電子部品素子1には、左側の端部から所定の距離離れた位置に溝1aが当該電子部品素子1を周回するように設けられており、右側の端部から所定の距離離れた位置に溝1bが当該電子部品素子1を周回するように設けられている。そして、溝1a及び1bにおいて、電子部品素子1の表面における外部電極2との境界が形成される。すなわち、溝1a及び1bには導電性ペーストが充填されており、当該導電性ペーストをメッキしたメッキ面(外部電極の一部)が溝1a及び1bの位置で形成され、直線的で波打つことのないメッキ被膜が形成される。
FIG. 4A shows a side view of the
電子部品10が積層セラミックコンデンサである場合には、電子部品素子1自体は溝1a及び1b以外の部分については従来と同じである。次に、溝1a及び1bについて図5及び図6を用いて説明する。
In the case where the
図5は、電子部品素子1の斜視図を示す。図5に示すように、溝1a及び1bの形状は矩形であり、電子部品素子1の左右の端部からwだけ離れた位置に形成される。より具体的には、溝1a及び1bは、電子部品素子1の4長辺と直角に交差して当該4長辺を含む4側面を周回するように設けられている。溝1aは電子部品素子1の左端から幅wだけ離れた位置に、溝1bは電子部品素子1の右端から幅wだけ離れた位置に形成される。溝1a及び1bの位置は電子部品の種類、用途によって種々設定される。なお、溝1a及び1bの形状は、矩形に限定されるものではなく、逆三角形、又は楕円又は円の下半分などの形状であっても良い。
FIG. 5 is a perspective view of the electronic component element 1. As shown in FIG. 5, the shapes of the
次に、溝1a及び1bの深さなどを説明するために、図6に図4(b)のAA'線による断面図(一部)を示す。溝1a及び1bの深さXは、塗布した導電性ペーストの流れをせき止めることができるように調整される。即ち、導電性ペーストが流動して溝1a及び1bに完全に充填されるまでの間に湾曲したエッジの発生を抑制でき、更に外部電極用のメッキを施したときに、寸法にばらつきのないメッキ被膜が形成できるように規定することが推奨される。
Next, in order to explain the depth of the
図6に示すように、溝1bの深さX(μm)は、非溝形成部分に形成される導電性ペーストの平均膜厚をd(μm)とした場合、d/2乃至d(μm)であることが好ましい。溝1a及び1bの深さXがd/2(μm)より浅いと、外部電極2の寸法位置まで当該外部電極2を形成させようとしても、作業上、上手く塗布することができず、通常の導電性ペーストの粘度(好適には10Pa・s〜90Pa・s、特に、10Pa・s〜80Pa・s(10r.p.m:回転粘度計))に調製した導電性ペーストを使用すると、導電性ペーストが溝を超えて流れ出てしまい、ムーンシェープが起こりやすくなる。このような問題を粘度で回避するためには、導電性ペーストの粘度調製が複雑になる。一方、溝1a及び1bの深さXが上記平均膜厚d(μm)より深いと電子部品素子1の強度の低下に繋がる。特に、たわみ強度が1/5程度に急激に下がるため、耐久性の劣化が起こりやすいという問題が発生する。また、導電性ペーストの使用量が増える上、電子部品としての性能にも影響を与え、特に微少部品においてはその影響が顕著となるおそれがある。
As shown in FIG. 6, the depth X (μm) of the
なお、本実施の形態における平均膜厚とは、導電性ペーストによって形成される外部電極2の大部分の膜厚のことをいい、実際の膜厚全体の平均値のことをいうのではない。図6を用いて詳しく説明すると、本実施の形態における平均膜厚dとは、導電性ペーストを塗布した場合にフラットとなった大部分の箇所Zの平均の厚さである。例えば、導電性ペーストの平均膜厚dが20μmであれば、溝の深さを10乃至20μmに調製することが好ましい。
In addition, the average film thickness in this Embodiment means the film thickness of the most part of the
溝1a及び1bの幅Y(μm)は、導電性ペーストの粘度、電子部品10の大きさ等によって適宜選定することができる。但し、深さX(μm)に対して、幅YはX/2乃至X/3(μm)であることが推奨され、幅がX/2(μm)より大きいと微小部品としての設計が困難になり、導電性ペーストの使用量が増えすぎてしまう。一方、幅がX/3(μm)より小さすぎると、導電性ペーストが溝1a及び1bを超えてあふれてしまうおそれがある。
The width Y (μm) of the
本実施の形態に係る電子部品素子1では、従来技術のように外部電極2のエッジが湾曲して所定位置からはみ出すことなく、安定して均一に導電性ペーストを塗布できる。よって、導電性ペーストの上に形成されるメッキの被膜状態も安定し、はみ出しの分の導電性ペースト、メッキ液の削減を図ることができる上、製品による寸法のばらつきを回避して高品質の製品が得られるようになる。
In the electronic component element 1 according to the present embodiment, the conductive paste can be applied stably and uniformly without the edge of the
[本実施の形態に係る電子部品の製造方法]
本実施の形態に係る電子部品の電子部品素子1自体は、基本的には公知の手順にて製造できる。即ち、内部電極が予め形成されているセラミックグリーンシートを積層してカットする方法を採用することができる。
[Method of manufacturing electronic component according to the present embodiment]
The electronic component element 1 itself of the electronic component according to the present embodiment can be basically manufactured by a known procedure. That is, a method of stacking and cutting ceramic green sheets in which internal electrodes are formed in advance can be employed.
なお、本実施の形態における電子部品10の溝1a及び1bは、種々の方法を用いて形成することができるが、本実施の形態においては、セラミックグリーンシートを切断して個々の電子部品素子1にする際、同時に溝1a及び1bを形成することがリードタイムの短縮化の観点から推奨される。
The
次に、図7乃至図10を用いてセラミックグリーンシートの切断方法について説明する。図7(a)には、例えば積層セラミックコンデンサ用のセラミックグリーンシート4の上面が示されており、このセラミックグリーンシート4は従来と同じである。図7(b)に、図7(a)における部分5の拡大図を示す。図7(b)において、斜線が付された部分が1つの電子部品素子1のための領域を表している。また、溝1a及び1bのためのラインも位置関係を示すために示されている。但し、この段階においては溝1a及び溝1bは形成されていない。なお、セラミックグリーンシート4上には、裁断の仮想縦ライン6(一点鎖線)及び仮想横ライン7(二点鎖線)が予め形成されており、仮想縦ライン6に沿ってカットすることにより、以下で説明するように溝1a及び1bが形成され、仮想横ライン7に沿って通常どおりカットすることにより、電子部品素子1が分離される。
Next, a method for cutting the ceramic green sheet will be described with reference to FIGS. FIG. 7A shows the upper surface of a ceramic
図7(b)における矢印Cの方向から見た状態を図7(c)に示す。このように、セラミックグリーンシート4を積層して積層体4'を構成した後、溝形成用凸部13を有する圧縮成型用金型14上に積層体4'を載置する。溝形成用凸部13は、およそ直方体であり、その高さは上で述べた深さX、幅は上で述べた幅Yに応じて決定されている。なお、図7(c)では積層体4'の下面のみに圧縮成型用金型14を配置しているが、上面にも同様の溝形成用凸部13を有する圧縮成型用金型14を反転させ且つ位置を合わせて配置して、上下から圧縮すれば図7(d)に示すような積層体4'が形成される。すなわち、上下に溝1a及び1bが形成される。但し、縦の側面にはまだ溝は形成されていない。
The state seen from the direction of the arrow C in FIG. 7B is shown in FIG. In this way, after the ceramic
なお、上面については平坦な圧縮成型用金型を配置し、下面には溝形成用凸部13を有する圧縮成型用金型14を配置して上下に圧縮すれば、図7(e)のように、下面にのみ溝1a及び1bが形成された積層体4"が構成される。積層体4"に対する後の工程については後で説明する。
If a flat compression molding die is disposed on the upper surface and a compression molding die 14 having a groove forming
次に、電子部品素子1の縦の側面に溝1a及び1bを形成する方法について説明する。本実施の形態においては、作業効率向上の観点から、カットと同時に電子部品素子1の縦の側面に溝1a及び1bを形成するように、特殊な形状の刃9を有するカッター8を用いる。
Next, a method for forming the
図8(a)にカッター8の刃9の外形を示す。刃9には、複数の溝形成用凸部9aが溝1aと溝1bの間隔に合致するように設けられている。溝部形成用凸部9aの、刃9からの高さは上で述べた深さX、幅は上で述べた幅Yに応じて決定されている。
FIG. 8A shows the outer shape of the blade 9 of the cutter 8. The blade 9 is provided with a plurality of groove forming
そして図7(b)に示した仮想縦ライン6に刃9を合わせてカッター8にて積層体4'を切断する。この様子を図8(b)及び(c)に示す。図8(b)は、カッター9によって切断した際における、溝1a又は1bに沿った側断面図を示す。積層体4'は、カッター8の刃9によって左右に分割されており、刃9の溝部形成用凸部9aによって積層体4'の縦方向の側面に溝1a又は1bが形成されている。なお、積層体4'には、既に溝形成用凸部13によって形成されている上面及び下面の溝1a又は1bも点線にて示されている。
Then, the
図8(c)は、図8(b)に示した積層体4'のうち右側の積層体4'を取り除いて右側面から見た状態を示している。図8(c)では、取り除いた積層体4'を点線で示している。図8(c)で分かるように、溝部形成用凸部9aの間隔は必ずしも均等ではなく、溝1aと溝1bの間隔は、1つの電子部品素子1内における溝1a及び1bの間隔と、異なる電子部品素子1の間にある溝1a及び1bの間隔との2種類存在するので、それに合致するように溝部形成用凸部9aの間隔は設定されている。
FIG. 8C shows a state viewed from the right side surface by removing the
なお、図7(e)の積層体4"のように下面にのみ溝1a又は1bが形成される場合には、図9(a)及び(b)に示すようなカッター15を用いる。図9(a)は図8(b)と同じ方向から見た側面図であり、カッター15は、溝1a及び1bを形成するための溝形成用凸部17を有する。溝形成用凸部17は、図8(a)乃至(c)で示した溝形成用凸部9aのように刃9にのみ形成されているのではなく、刃16及びカッター15の土台部分にも形成されている。刃16に設けられている溝形成用凸部17については積層体4"の縦の側面に溝1a及び1bを形成するために用いられる。また、カッター15の土台部分に形成されている溝形成用凸部17は、積層体4"の上面における溝1a及び1bを形成するために用いられる。すなわち図7(c)のような状態において、図9(a)及び(b)に示すカッター15を用いれば、上面及び両側面に溝1a及び1bが一度に形成される。
In the case where the
以上のように、グリーンシート4の裁断と同時に溝1a及び1bが形成され、作業効率が向上する。
As described above, the
カッター8又は15を使用してグリーンシート4の裁断を行う場合には、図10(a)及び(b)に示されるように、グリーンシート4の所定の位置に予め位置合わせのためのポイント11を設け、カッター8又は15の対応する位置に設けられた赤外線等の検出器12でポイント11を検出する。これによって、カッター8の刃9又はカッター15の刃16が、仮想縦ライン6に合わせられ、グリーンシート4は適切に裁断される。そして、カッター8の刃9に設けれた溝形成用凸部9a又はカッター15の刃16に設けられた溝形成用凸部17が予め圧縮成型用金型14の溝形成用凸部13により形成された溝1a及び1bと連結するようにグリーンシート4は切断される。
When the
このようなカッター8又はカッター15を使用することにより、歩留まりよく、耐久性に優れた部品を得ることができる。特に積層セラミックコンデンサを製造する場合、安定した静電容量を保持した状態で歩留まりよく製造することができる。
By using such a cutter 8 or
なお、本実施の形態は種々の電子部品に適用でき、特に、チップの両端に外部電極を有していればその用途は制限されず、例えば積層セラミックコンデンサ、インダクタ、コモンモードチョークコイル、アレイ等、種々の用途に適用することができる。特に0603形状や0402形状のような微小部品において、電極間の短絡不良や、チップ立ち(マンハッタン現象)のような装着不良を可及的に抑制することができる。 Note that this embodiment can be applied to various electronic components, and in particular, its use is not limited as long as it has external electrodes at both ends of the chip. For example, a multilayer ceramic capacitor, an inductor, a common mode choke coil, an array, etc. It can be applied to various uses. In particular, in a micro component such as the 0603 shape or the 0402 shape, a short circuit failure between electrodes and a mounting failure such as chip standing (Manhattan phenomenon) can be suppressed as much as possible.
以上本発明の実施の形態を説明したが、本発明はこれに限定されるものではない。特に、例えば製造に用いられる機器については上で述べた構造を有する電子部品を製造できるようにするものであればどのようなものであってもよい。 Although the embodiment of the present invention has been described above, the present invention is not limited to this. In particular, for example, any device used for manufacturing may be used as long as it can manufacture an electronic component having the above-described structure.
1 電子部品素子 2 外部電極
1a,1b 溝 4 グリーンシート 4',4" 積層体
DESCRIPTION OF SYMBOLS 1
Claims (6)
前記電子部品素子の表面に形成された外部電極と、
を具備し、
前記電子部品素子が溝部を具備し、
前記溝部に、前記外部電極を形成する際に用いられた導電性ペーストが充填されている
電子部品。 An electronic component element;
An external electrode formed on the surface of the electronic component element;
Comprising
The electronic component element comprises a groove,
An electronic component in which the groove portion is filled with a conductive paste used in forming the external electrode.
請求項1乃至3のいずれか1つ記載の電子部品。 The electronic component according to any one of claims 1 to 3, wherein the groove serves as a boundary with the external electrode on the surface of the electronic component element.
前記電子部品素子の表面に導電性ペーストを塗布する工程と、
前記導電性ペースト上にメッキを施して外部電極を形成する工程と、
を含み、
前記溝部が、前記電子部品素子の表面において前記外部電極との境界となる位置に形成される
電子部品の製造方法。 Forming a groove on the surface of the electronic component element;
Applying a conductive paste to the surface of the electronic component element;
Forming an external electrode by plating on the conductive paste;
Including
The method of manufacturing an electronic component, wherein the groove is formed at a position that is a boundary with the external electrode on the surface of the electronic component element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248630A JP2007067026A (en) | 2005-08-30 | 2005-08-30 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248630A JP2007067026A (en) | 2005-08-30 | 2005-08-30 | Electronic component and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067026A true JP2007067026A (en) | 2007-03-15 |
Family
ID=37928895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005248630A Withdrawn JP2007067026A (en) | 2005-08-30 | 2005-08-30 | Electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007067026A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010147429A (en) * | 2008-12-22 | 2010-07-01 | Tdk Corp | Multilayer capacitor |
JP2012191165A (en) * | 2011-03-09 | 2012-10-04 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and manufacturing method for the same |
JP2013162122A (en) * | 2012-02-07 | 2013-08-19 | Samsung Electro-Mechanics Co Ltd | Array-type multilayered ceramic electronic component |
JP2013197186A (en) * | 2012-03-16 | 2013-09-30 | Murata Mfg Co Ltd | Ceramic capacitor |
WO2015146814A1 (en) * | 2014-03-27 | 2015-10-01 | 株式会社村田製作所 | Electronic component |
JP2016136562A (en) * | 2015-01-23 | 2016-07-28 | Tdk株式会社 | Multilayer capacitor |
JP2017028229A (en) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | Laminated capacitor and implementation structure therefor |
US10068709B2 (en) | 2015-07-09 | 2018-09-04 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
WO2022264969A1 (en) * | 2021-06-15 | 2022-12-22 | 株式会社村田製作所 | Electronic component |
-
2005
- 2005-08-30 JP JP2005248630A patent/JP2007067026A/en not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010147429A (en) * | 2008-12-22 | 2010-07-01 | Tdk Corp | Multilayer capacitor |
US10431379B2 (en) | 2011-03-09 | 2019-10-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a multilayer ceramic capacitor |
JP2012191165A (en) * | 2011-03-09 | 2012-10-04 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and manufacturing method for the same |
US9196422B2 (en) | 2011-03-09 | 2015-11-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having high capacity and method of manufacturing the same |
US9779873B2 (en) | 2011-03-09 | 2017-10-03 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing multilayer ceramic capacitor having groove portion on top and/or bottom surface |
JP2013162122A (en) * | 2012-02-07 | 2013-08-19 | Samsung Electro-Mechanics Co Ltd | Array-type multilayered ceramic electronic component |
JP2013197186A (en) * | 2012-03-16 | 2013-09-30 | Murata Mfg Co Ltd | Ceramic capacitor |
JPWO2015146814A1 (en) * | 2014-03-27 | 2017-04-13 | 株式会社村田製作所 | Electronic components |
CN106133856A (en) * | 2014-03-27 | 2016-11-16 | 株式会社村田制作所 | Electronic unit |
CN106133856B (en) * | 2014-03-27 | 2018-10-30 | 株式会社村田制作所 | Electronic unit |
US9899152B2 (en) | 2014-03-27 | 2018-02-20 | Murata Manufacturing Co., Ltd. | Electronic component |
WO2015146814A1 (en) * | 2014-03-27 | 2015-10-01 | 株式会社村田製作所 | Electronic component |
JP2016136562A (en) * | 2015-01-23 | 2016-07-28 | Tdk株式会社 | Multilayer capacitor |
US10068709B2 (en) | 2015-07-09 | 2018-09-04 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
JP2017028229A (en) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | Laminated capacitor and implementation structure therefor |
WO2022264969A1 (en) * | 2021-06-15 | 2022-12-22 | 株式会社村田製作所 | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007067026A (en) | Electronic component and manufacturing method thereof | |
US10714261B2 (en) | Multilayer ceramic capacitor | |
US10431379B2 (en) | Method of manufacturing a multilayer ceramic capacitor | |
KR101762032B1 (en) | Multi-layer ceramic electronic part and method for manufacturing the same | |
US8542476B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US10950387B2 (en) | Multilayer capacitor | |
US9039859B2 (en) | Method for manufacturing monolithic ceramic electronic components | |
US10062512B2 (en) | Multilayer ceramic electronic component | |
KR101397835B1 (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
US10109420B2 (en) | Multilayer capacitor and manufacturing method for same | |
JP7207837B2 (en) | Multilayer ceramic electronic component manufacturing method and multilayer ceramic electronic component | |
TWI759540B (en) | Multilayer Ceramic Capacitors | |
JP2008091400A (en) | Laminated ceramic capacitor and its manufacturing method | |
KR20120104955A (en) | Manufacturing method for monolithic ceramic electronic component | |
US11217394B2 (en) | Multilayer capacitor | |
US11094469B2 (en) | Multilayer capacitor | |
KR101718307B1 (en) | Ceramic electric device and a method of manufacturing the same | |
KR20210107171A (en) | Chip electronic component | |
JP2014187216A (en) | Method of manufacturing multilayer ceramic capacitor | |
JP2020167236A (en) | Three-terminal type multilayer ceramic capacitor and method for manufacturing the same | |
CN108183024B (en) | Method for manufacturing laminated ceramic electronic component | |
JP2021166219A (en) | Multilayer ceramic capacitor and semiconductor device | |
JP6672786B2 (en) | Multilayer ceramic electronic components | |
JP2017011142A (en) | Ceramic electronic component | |
JP2015109413A (en) | Method for manufacturing electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |