JP2007035905A - Nitride semiconductor element - Google Patents
Nitride semiconductor element Download PDFInfo
- Publication number
- JP2007035905A JP2007035905A JP2005216835A JP2005216835A JP2007035905A JP 2007035905 A JP2007035905 A JP 2007035905A JP 2005216835 A JP2005216835 A JP 2005216835A JP 2005216835 A JP2005216835 A JP 2005216835A JP 2007035905 A JP2007035905 A JP 2007035905A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gan
- layer
- hfet
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、窒化物半導体素子の構造に関し、特に、窒化アルミニウムガリウム(AlGaN)/窒化ガリウム(GaN)ヘテロ構造などを用いたヘテロ接合電界効果トランジスタの構造を有する窒化物半導体素子に関する。 The present invention relates to a structure of a nitride semiconductor device, and more particularly to a nitride semiconductor device having a structure of a heterojunction field effect transistor using an aluminum gallium nitride (AlGaN) / gallium nitride (GaN) heterostructure or the like.
スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどのパワー半導体素子が用いられ、このパワー半導体素子には、高耐圧や、低オン抵抗(RON)などの特性が求められる。そして、これら耐圧とオン抵抗(RON)との間には、素子材料で決まるトレードオフの関係がある。技術開発の進歩により、パワー半導体は主な素子材料であるシリコン(以下、Si)の限界近くまで、低オン抵抗(RON)化が実現されるようになってきた。 オン抵抗(RON)をさらに低減させるためには、素子材料の変更が必要である。例えば、窒化ガリウム(以下、GaN)や窒化アルミニウムガリウム(以下、AlGaN)などの窒化物半導体や炭化珪素(以下、SiC)などのワイドバンドギャップ半導体をスイッチング素子材料として用いることにより、材料で決まるトレードオフ関係を改善して、飛躍的にオン抵抗(RON)を下げることが可能となる。 Circuits such as switching power supplies and inverters use power semiconductor elements such as switching elements and diodes, and the power semiconductor elements are required to have characteristics such as high breakdown voltage and low on-resistance (R ON ). There is a trade-off relationship determined by the element material between the breakdown voltage and the on-resistance (R ON ). Advances in technology development have made it possible to achieve low on-resistance (R ON ) near the limit of silicon (hereinafter referred to as Si), which is a main element material for power semiconductors. In order to further reduce the on-resistance (R ON ), it is necessary to change the element material. For example, by using a nitride semiconductor such as gallium nitride (hereinafter referred to as GaN) or aluminum gallium nitride (hereinafter referred to as AlGaN) or a wide band gap semiconductor such as silicon carbide (hereinafter referred to as SiC) as a switching element material, a trade determined by the material. It is possible to improve the OFF relationship and dramatically reduce the ON resistance (R ON ).
一方、GaNやAlGaNなどの窒化物半導体を用いた素子として、AlGaN/GaNヘテロ構造を用いたヘテロ電界効果トランジスタ(以下、HFET:Heterojunction Field Effect Transistor)が挙げられる。このHFETは、ヘテロ界面チャネルの高移動度と、ヘテロ界面の歪によるピエゾ分極によって発生する高電子濃度により、低オン抵抗を実現している。このため、従来より高出力の高周波デバイスとして注目されていた。
On the other hand, a device using a nitride semiconductor such as GaN or AlGaN includes a hetero field effect transistor (hereinafter referred to as HFET) using an AlGaN / GaN heterostructure. This HFET realizes a low on-resistance due to the high mobility of the heterointerface channel and the high electron concentration generated by the piezo polarization due to the strain at the heterointerface. For this reason, it has been attracting attention as a high-power high-frequency device.
例えば、特許文献1にはリセスゲート構造を有するHFETについて記載されている。 特許文献1の図1に記載されたHFETは、GaNチャネル層上にAlGaNバリア層が形成され、AlGaNバリア層上にn型GaN層、AlGaN層が形成された構造を有する。また、最上層のAlGaN層に接してソース電極及びドレイン電極が形成されている。さらに、AlGaN層、n型GaN層およびAlGaNバリア層の一部が除去され、除去により形成されたリセス部には、AlGaNバリア層に接してゲート電極が形成されている。
For example,
しかしながら、この半導体素子の構造をそのままパワー半導体に適用させるには、以下のような問題点がある。
通常のパワー半導体素子では、ゲートしきい値電圧(Vth)がプラスとなるノーマリーオフ動作が要求される。しかしながら、GaN−HFETではヘテロ界面の電子移動度が高いため、しきい値電圧(Vth)はマイナスとなり、ノーマリーオン動作となってしまう。ヘテロ界面の電子濃度を低下させることによりノーマリーオフ動作を実現させることは可能であるが、これでは、ゲート・ソース間やゲート・ドレイン間のオフセット抵抗が大きくなりオン抵抗(RON)が増加してしまう。このため、オン抵抗(RON)を増加させずにゲートしきい値電圧(Vth)をプラスにするために、ゲート電極直下の電子濃度を選択的に下げる必要がある。
具体的な方法として、先に説明したリセスゲート構造が特に有用である。特許文献1の図1より明らかなように、ゲート電極直下のAlGaNバリア層のみをリセスゲートエッチングにより薄くすることにより、この領域での電子濃度を選択的に下げることができるからである。
However, in order to apply this semiconductor element structure as it is to a power semiconductor, there are the following problems.
A normal power semiconductor element requires a normally-off operation in which the gate threshold voltage (V th ) is positive. However, since the electron mobility at the heterointerface is high in the GaN-HFET, the threshold voltage (V th ) becomes negative and a normally-on operation occurs. Although it is possible to achieve normally-off operation by lowering the electron concentration at the heterointerface, this increases the offset resistance between the gate and source and between the gate and drain and increases the on-resistance (R ON ). Resulting in. For this reason, in order to make the gate threshold voltage (V th ) positive without increasing the on-resistance (R ON ), it is necessary to selectively reduce the electron concentration directly under the gate electrode.
As a specific method, the recess gate structure described above is particularly useful. As is clear from FIG. 1 of
しかし、ノーマリーオフ動作に必要なゲート電極直下のAlGaNバリア層の厚みは、数ナノメータと薄い。このため、エッチング時間によりこの膜厚の制御を行おうとすると、ゲートしきい値電圧(Vth)はエッチングのばらつきに大きく左右されてしまう。例えば、30ナノメータ程度のAlGaNバリア層の一部を5〜8ナノメータ程度にまでエッチング除去するためには、かなり高精度なエッチング制御を行わなければならず、製品化への大きな障害となってしまう。
本発明の目的は、しきい値電圧のばらつきのない窒化物半導体素子を提供することである。 An object of the present invention is to provide a nitride semiconductor device having no variation in threshold voltage.
本発明の一態様によれば、
窒化物半導体からなる第1の半導体層と、
前記第1の半導体層の上に設けられ、前記第1の半導体層よりもバンドギャップが大なるノンドープまたはn型の窒化物半導体からなる第2の半導体層と、
前記第2の半導体層の上の第1の領域に直接もしくは絶縁膜を介して設けられた制御電極と、
前記第2の半導体層の上の前記第1の領域の両端に隣接する第2、第3の領域にそれぞれ設けられたノンドープまたはn型の窒化物半導体からなる第3の半導体層と、
前記第3の半導体層の上にそれぞれ設けられ、前記第3の半導体層よりもバンドギャップが大なるノンドープまたはn型の窒化物半導体からなる第4の半導体層と、
を備え、
前記第2の半導体層の膜厚は、第1の領域および第2、第3の領域において均一であることを特徴とする窒化物半導体素子が提供される。
According to one aspect of the invention,
A first semiconductor layer made of a nitride semiconductor;
A second semiconductor layer provided on the first semiconductor layer and made of a non-doped or n-type nitride semiconductor having a band gap larger than that of the first semiconductor layer;
A control electrode provided directly or via an insulating film in the first region on the second semiconductor layer;
A third semiconductor layer made of a non-doped or n-type nitride semiconductor provided in each of the second and third regions adjacent to both ends of the first region on the second semiconductor layer;
A fourth semiconductor layer provided on each of the third semiconductor layers and made of a non-doped or n-type nitride semiconductor having a band gap larger than that of the third semiconductor layer;
With
The nitride semiconductor device is characterized in that the film thickness of the second semiconductor layer is uniform in the first region and the second and third regions.
本発明によれば、ゲート電極直下のAlGaNバリア層にはリセスエッチングを施さないため、しきい値電圧のばらつきのないノーマリーオフ動作の窒化物半導体素子を提供することが可能となる。 According to the present invention, since the AlGaN barrier layer directly under the gate electrode is not subjected to recess etching, it is possible to provide a normally-off nitride semiconductor device with no variation in threshold voltage.
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、本発明の第1の実施の形態にかかるGaN−HFETの構造を表す、模式図である。
図1に表すHFETは、ノンドープの窒化物半導体からなるチャネル層1上に、厚みが略均一なノンドープまたはn型の窒化物半導体からなるバリア層2が形成された構造を有する。バリア層2を構成する窒化物半導体のバンドギャップは、チャネル層1を構成する窒化物半導体のバンドギャップよりも大きい。具体的には、例えば、チャネル層1の材料としてGaNを用い、バリア層2の材料としてAlGaNを用いることができる。以下、チャネル層1及びバリア層2の材料として、これらの材料を用いた場合について説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram showing the structure of a GaN-HFET according to the first embodiment of the present invention.
The HFET shown in FIG. 1 has a structure in which a
AlGaNバリア層2上にはノンドープまたはn型の窒化物半導体からなる第1コンタクト層3および4が選択的に形成され、これら第1コンタクト層3、4の上にはそれぞれノンドープまたはn型の窒化物半導体からなる第2コンタクト層5、6が形成されている。第2コンタクト層を構成する窒化物半導体のバンドギャップは第1コンタクト層を構成する窒化物半導体のバンドギャップよりも大きい。
第1コンタクト層3、4は、後に図2を参照しつつ詳述するように、その下のバリア層2及びその上の第1コンタクト層5、6との間で選択的にパーニング(エッチング)をするための層としての役割も有する。
一方、第2コンタクト層5、6は、チャネル層1とバリア層2との間でのピエゾ分極を促進させ、2次元電子ガス(以下、2DEG:2 Dimensional Electoron Gas)の濃度を上げる役割も有する。つまり、2DEG濃度を上げるためには、チャネル層1の上の界面でのピエゾ分極を増やす必要がある。しかし、ノーマリオフ状態を実現するためには、バリア層2の厚みを増やすことはできない。これに対して、第2コンタクト層5、6を積層させることにより、ソース・ドレイン領域でのピエゾ分極を促進させ、2DEG濃度を上げることができる。
As will be described later in detail with reference to FIG. 2, the
On the other hand, the
具体的には、例えば、第1コンタクト層3、4の材料としてGaNを用い、第2コンタクト層5、6の材料としてAlGaNを用いることができる。以下、第1コンタクト層3、4、及び第2コンタクト層5、6の材料として、これらの材料を用いた場合について説明する。
Specifically, for example, GaN can be used as the material of the
AlGaN層5、6上には、それぞれ、AlGaNバリア層2とGaNチャネル層1との界面に発生する2次元電子ガス(以下、2DEG:2 Dimensional Electoron Gas)7とオーミック接合されるソース電極8とドレイン電極9が形成されている。そして、AlGaNバリア層2上にショットキー接合される制御電極(以下、「ゲート電極」と称する)が形成されている。
On the
HFETをノーマリーオフ動作(エンハンスメントモード動作)とするためには、ゲートしきい値電圧(Vth)をプラスにしなければならない。このためには、ゲート電圧が0ボルト時に、ゲート電極10下の領域LgにおけるAlGaNバリア層2とGaNチャネル層1の界面に発生する2DEGの電子濃度をゼロに近づける必要がある。2DEGの電子濃度を下げるために、本実施の形態におけるAlGaNバリア層2の膜厚は十分に薄く形成されている。
In order for the HFET to be normally off (enhancement mode operation), the gate threshold voltage (V th ) must be positive. For this purpose, when the gate voltage is 0 volt, the electron concentration of 2DEG generated at the interface between the
一方、ゲート・ソース間およびゲート・ドレイン間のオフセット領域LgsおよびLgdにおいては、ゲート電圧が0ボルト時でも十分な2DEGが必要となる。この領域の2DEG濃度が下がってしまうと、オフセット領域の抵抗が増加して素子のオン抵抗(RON)が増加してしまうからである。このため、図1に表すHFETは、ゲート電極下の領域Lg以外の領域のヘテロ界面に多量の2DEGを発生させるようにしている。具体的には、この領域のAlGaNバリア層2上にGaN層3、4だけでなくAlGaN層5、6を形成し、このAlGaN層5、6とGaNチャネル領域1との間でも格子ひずみを生じさせている。格子ひずみの増加によって、オフセット領域のヘテロ界面に十分な濃度の2DEGを発生させることができる。
On the other hand, in the offset regions Lgs and Lgd between the gate and the source and between the gate and the drain, sufficient 2DEG is required even when the gate voltage is 0 volts. This is because if the 2DEG concentration in this region decreases, the resistance in the offset region increases and the on-resistance (R ON ) of the element increases. For this reason, the HFET shown in FIG. 1 generates a large amount of 2DEG at the heterointerface in the region other than the region Lg under the gate electrode. Specifically, not only the
このような構造を用いることにより、オフセット領域Lgs、Lgdの電子濃度を十分に保ったままで、ゲート電極10の下の領域Lgの電子濃度を選択的に下げることができる。すなわち、低オン抵抗(RON)でありながらノーマリーオフのHFETを実現することが可能となる。
By using such a structure, the electron concentration in the region Lg under the
図2は、本発明の第1の実施の形態にかかるGaN−HFETの製造工程の一例を表す、工程断面図である。
まず、図2(a)に表すように、図示しない半絶縁性の基板上にガスソース分子線エピタキシャル成長法(GSMBE)や有機金属気層成長法(MOCVD)などを用いて、ノンドープのGaNチャネル層1、AlGaNバリア層2、GaN層3(4)、AlGaN層5(6)を順次成長する。
FIG. 2 is a process sectional view showing an example of a manufacturing process of the GaN-HFET according to the first embodiment of the present invention.
First, as shown in FIG. 2A, a non-doped GaN channel layer is formed on a semi-insulating substrate (not shown) by using a gas source molecular beam epitaxial growth method (GSMBE), an organic metal vapor deposition method (MOCVD), or the like. 1.
次に、図2(b)に表すように、マスク25を用いて、表面のAlGaN層5(6)をGaN層3(4)に達するまでエッチング除去する。
その後、図2(c)に表すように、GaN層3(4)のみを選択エッチングにより除去することで、AlGaNバリア層2を残す。このとき、塩素(Cl)と酸素(O)とを混合させたガスを用いることによりAlGaNとのエッチング選択比は10以上が得られるため、AlGaNバリア層2はほとんどエッチングされない。
このように、本具体例によれば、例えば、AlGaNバリア層2、GaN第1コンタクト層3、4、及びAlGaN第2コンタクト層5、6という3層構造を採用することにより、AlGaNバリア層2の厚みを正確に薄く形成しつつ、確実且つ容易なパターニングが可能となり、オフセット領域(ゲート電極直下以外の領域)においてピエゾ分極を促進させて2DEG濃度を上げることができる。
最後に、マスク25を除去して、AlGaN層5にオーミック接触するようソース電極、ドレイン電極を形成し、リセス部のAlGaNバリア層2にショットキー接触させてゲート電極を形成することにより、図1に表すHFETが得られる。
Next, as shown in FIG. 2B, the AlGaN layer 5 (6) on the surface is removed by etching using the
Thereafter, as shown in FIG. 2C, only the GaN layer 3 (4) is removed by selective etching, thereby leaving the
Thus, according to this example, for example, by adopting a three-layer structure of the
Finally, the
図2(c)の工程において、水素雰囲気中でアニールしても、GaNのみを選択的にエッチングすることができる。この場合、エッチングによるダメージを回避することができる。
さらに、GaN層3の代わりにインジウムガリウム窒素(InGaN)層を用いれば、低温でのサーマルエッチングが可能になる。
In the step of FIG. 2C, even if annealing is performed in a hydrogen atmosphere, only GaN can be selectively etched. In this case, damage due to etching can be avoided.
Furthermore, if an indium gallium nitrogen (InGaN) layer is used instead of the
また、AlGaNバリア層2を結晶成長させた後、リセス部にシリコン酸化膜(SiO2)やシリコン窒化膜(SiN)などのマスクを形成し、マスクが形成されていない部分にGaN層3とAlGaN層5を成長させても、図2(c)と同様の構造を得ることができる。
Further, after the
以上のように、図1に表したAlGaNバリア層2の膜厚は結晶成長により決定され、エッチングは行われない。したがって、膜厚のばらつきは生じず、ゲートしきい値電圧(Vth)のばらつきは小さくなる。
As described above, the thickness of the
図3は、ゲートしきい値電圧(Vth)とゲート電極下のAlGaNバリア層2の膜厚との関係を表すグラフ図である。
同図より、AlGaNバリア層2を薄くすることで、ゲートしきい値電圧(Vth)がプラスにシフトし、8.2ナノメータ以下となると0ボルト以上のしきい値が得られることが分かる。このため、ノーマリーオフ動作を実現するためには、ゲート電極下のAlGaNバリア層を8.2マイクロメータ以下とすることが望ましい。
FIG. 3 is a graph showing the relationship between the gate threshold voltage (Vth) and the film thickness of the
From the figure, it can be seen that by making the
図4は、ゲートしきい値電圧(Vth)が0Vとなる場合の、AlGaNのAl組成比と膜厚の関係を表すグラフ図である。
AlGaNバリア層2のアルミニウム(Al)組成比が変化すると、ノーマリーオフを実現するためのAlGaN層の膜厚は変化する。図より、しきい値電圧(Vth)が0ボルトとなるAlGaNバリア層2の厚みtA0とアルミニウム(Al)組成比Yの関係は、
tA0 = 1/(1.15Y2+0.326Y+0.01)
と表され、ノーマリーオフを実現するためには、バリア層2の厚みをtA0以下とすることが望ましい。
FIG. 4 is a graph showing the relationship between the Al composition ratio of AlGaN and the film thickness when the gate threshold voltage (Vth) is 0V.
When the aluminum (Al) composition ratio of the
tA0 = 1 / (1.15Y 2 + 0.326Y + 0.01)
In order to realize normally-off, it is desirable that the thickness of the
図3、4のグラフからも明らかなように、AlGaNバリア層2の膜厚は極めて重要な要素であり、これを精度よく形成できるかが重要なポイントとなる。この膜厚制御を特許文献1の図1に表す形状のようにリセスゲートエッチングにて行おうとすると、数オングストロームオーダのエッチング精度が要求される。しかしながら、これは実現が困難である。
As is apparent from the graphs of FIGS. 3 and 4, the film thickness of the
これに対して、本発明の実施の形態にかかるHFETにおいては、AlGaNバリア層2の膜厚は、ゲート電極下の領域もそれ以外の領域も均一に薄膜化して結晶成長にて形成するため、所望の膜厚を得やすい上に膜厚のばらつきも少ない。したがって、しきい値電圧のばらつきが少ないHFETを安定して供給することができる。
On the other hand, in the HFET according to the embodiment of the present invention, the thickness of the
以下、パワー素子として用いた場合の本発明の実施の形態について説明する。
図5は、本発明の第2の実施の形態にかかるGaN−HFETの構造を表す、模式図である。図1に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETが図1に表すHFETと異なる部分は、ゲート・ソース間のオフセット領域Lgsに対して、ゲート・ドレイン間のオフセット領域Lgdを大きくとっていることである。ドレイン電圧が印加されると、ゲート・ドレイン間で電圧を保持するため、素子耐圧はゲート・ドレイン間距離すなわちゲート・ドレイン間のオフセット領域Lgdに依存する。このため、高耐圧を実現するために、ゲート・ドレイン間のオフセット領域Lgdは大きくすることが望ましい。一方、耐圧に影響しないゲート・ソース間距離すなわちゲート・ドレイン間のオフセット領域Lgsは、オン抵抗(RON)を下げるために小さくすることが望ましい。
例えば、数100ボルト程度の耐圧を実現する素子においては、ゲート・ドレイン間の距離Lgdが5〜10マイクロメータであるのに対して、ゲート・ソース間の距離Lgsは1マイクロメータ程度である。
Hereinafter, an embodiment of the present invention when used as a power element will be described.
FIG. 5 is a schematic diagram showing the structure of a GaN-HFET according to the second embodiment of the present invention. The same components as those in the HFET shown in FIG.
1 is different from the HFET shown in FIG. 1 in that the gate-drain offset region Lgd is larger than the gate-source offset region Lgs. When a drain voltage is applied, the voltage is maintained between the gate and the drain, so that the element breakdown voltage depends on the gate-drain distance, that is, the gate-drain offset region Lgd. For this reason, in order to realize a high breakdown voltage, it is desirable to increase the offset region Lgd between the gate and the drain. On the other hand, the gate-source distance that does not affect the breakdown voltage, that is, the gate-drain offset region Lgs is desirably small in order to reduce the on-resistance (R ON ).
For example, in an element that achieves a breakdown voltage of about several hundred volts, the gate-drain distance Lgd is 5 to 10 micrometers, whereas the gate-source distance Lgs is about 1 micrometer.
このように、ゲート・ドレイン間の距離Lgdとゲート・ソース間の距離Lgsとの関係を
Lgs < Lgd
とすることによって、高耐圧のパワー素子として適用可能となる。
Thus, the relationship between the gate-drain distance Lgd and the gate-source distance Lgs is
L gs <L gd
Thus, it can be applied as a high breakdown voltage power element.
図6は、本発明の第3の実施の形態にかかるGaN−HFETの構造を表す、模式図である。図5に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETが図5に表すHFETと異なる部分は、ゲート電極10がリセスエッチングした溝部よりも外側まで形成されている点である。図5に表すHFETのリセス底部において、ゲート電極端部とリセス側壁部との間の領域での2DEG濃度は低く、オン抵抗(RON)の増加を招く場合がある。これに対して、本図に表すHFETは、露出しているAlGaNバリア層2の全ての領域にゲート電極を形成することができるので、オフセット領域Lgs、Lgdを2DEGで満たされた領域のみとすることができ、この領域での抵抗増加を抑えることができる。
FIG. 6 is a schematic diagram showing the structure of a GaN-HFET according to the third embodiment of the present invention. The same components as those in the HFET shown in FIG.
5 is different from the HFET shown in FIG. 5 in that the
図7は、本発明の第4の実施の形態にかかるGaN−HFETの構造を表す、模式図である。図5に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETが図5に表すHFETと異なる部分は、ソース電極8とドレイン電極9とがAlGaNバリア層2上に形成されている点である。オーミック電極であるソース電極8とドレイン電極9はAlGaNバリア層2とGaNチャネル層1の界面に形成される2DEGと電気的に接続されればよい。このため、最上面のAlGaN層5および6ではなくAlGaNバリア層2に上に形成して、より低いコンタクト抵抗を得ることができる。ソース電極8、ドレイン電極9が形成される領域は、ゲート電極10が形成される領域と同時にエッチングすればよい。
FIG. 7 is a schematic diagram showing the structure of a GaN-HFET according to the fourth embodiment of the present invention. The same components as those of the HFET shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
5 is different from the HFET shown in FIG. 5 in that the
図8は、本発明の第5の実施の形態にかかるGaN−HFETの構造を表す、模式図である。図5に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETが図5に表すHFETと異なる部分は、AlGaNバリア層2上にGaN層3、4およびAlGaN層5、6に換えて、AlGaN/GaN超格子層11および12を設けた点である。バンドギャップの異なる2種類の材料の薄膜を交互に積層して形成した周期構造を有する多層膜である超格子膜11、12によって、2DEGを発生させやすくするだけでなく、超格子上にソース電極8およびドレイン電極9をオーミック接合させることにより、コンタクト抵抗の低減させることが可能となる。
FIG. 8 is a schematic diagram showing the structure of a GaN-HFET according to the fifth embodiment of the present invention. The same components as those of the HFET shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
5 is different from the HFET shown in FIG. 5 in that AlGaN / GaN superlattice layers 11 and 12 are provided on the
図9は、本発明の第6の実施の形態にかかるGaN−HFETの構造を表す、模式図である。図5に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETが図5に表すHFETと異なる部分は、AlGaN層5、6上にGaNキャップ層13、14が形成されている点である。図5に表すHFETにおいては、リセスエッチングなどのプロセスによって、AlGaN層5、6の表面は自然酸化膜が形成される等のプロセスダメージを受けやすい。これに対して、本図のHFETは、アルミニウムAlが含まれないGaNキャップ層を表面に形成することにより、プロセスダメージを抑制することが可能となる。
FIG. 9 is a schematic diagram showing the structure of a GaN-HFET according to the sixth embodiment of the present invention. The same components as those of the HFET shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
5 is different from the HFET shown in FIG. 5 in that GaN cap layers 13 and 14 are formed on the AlGaN layers 5 and 6. In the HFET shown in FIG. 5, the surface of the AlGaN layers 5 and 6 is susceptible to process damage such as formation of a natural oxide film by a process such as recess etching. On the other hand, the HFET of this figure can suppress process damage by forming a GaN cap layer not containing aluminum Al on the surface.
図10は、本発明の第7の実施の形態にかかるGaN−HFETの構造を表す、模式図である。図5に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETが図5に表すHFETと異なる部分は、ゲート電極10とAlGaNバリア層2との間にゲート絶縁膜15が形成されていることである。これによって、MIS(Metal Insulator Semiconductor)ゲート構造となる。MISゲートとすることで、ゲートリーク電流が小さくなり、ゲート駆動回路の負荷が低減される。
先に説明した実施の形態にかかるHFETにMISゲート構造を適用することも、もちろん可能である。
FIG. 10 is a schematic diagram showing the structure of a GaN-HFET according to the seventh embodiment of the present invention. The same components as those of the HFET shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
5 is different from the HFET shown in FIG. 5 in that a
Of course, it is also possible to apply the MIS gate structure to the HFET according to the embodiment described above.
図11は、本発明の第8の実施の形態にかかるGaN−HFETの構造を表す、模式図である。図5に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETが図5に表すHFETと異なる部分は、ノンドープGaNチャネル層1に換えてp型GaNチャネル層16を採用している点と、AlGaNバリア層2の膜厚を厚くした点とである。チャネル層をp型にすることでピエゾ分極により発生する2DEG濃度は低減する。その分だけAlGaNバリア層2を厚くすることができる。このようにして、結晶成長によるAlGaNバリア層2の膜厚のばらつきを低減させ、しきい値電圧やオン抵抗(RON)のばらつきを抑えることが可能となる。2DEG濃度が低減しすぎるとオン抵抗(RON)が増加してしまうので、AlGaNバリア層2やAlGaN層5、6をn型にして2DEGの濃度を調整して、これらのシート濃度をp型GaNチャネル層16のシート濃度より高くすることが望ましい。
FIG. 11 is a schematic diagram showing the structure of a GaN-HFET according to the eighth embodiment of the present invention. The same components as those of the HFET shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
5 differs from the HFET shown in FIG. 5 in that a p-type
図12は、本発明の第9の実施の形態にかかるGaN−HFETの構造を表す、模式図である。本図に表す実施の形態は図11に表す実施の形態の変形例である。図11に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETは、p型GaNチャネル層16がバッファー層17を介して導電性基板18上に形成されている。さらに、導電性基板は18の裏面には裏面電極19が形成され、裏面電極19とソース電極8が接続されている。
このような構造とすることで、素子に高電圧が印加されてアバランシェ降伏が起きたときのホール20を速やかに排出し、高いアバランシェ耐量を実現することができる。このときバッファー層17にはAlNやAlN/GaN超格子構造などを用い、導電性基板にはシリコンカーバイド(SiC)やシリコン(Si)などを用いることができる。ホール20を排出させるために、バッファー層17や導電性基板18はp型であることが望ましい。また、バッファー層17、導電性基板18は、p型n型を問わずフィールドプレートの役目をしてゲート・ドレイン間の電界集中を緩和するため、素子の高耐圧化を実現する。
FIG. 12 is a schematic diagram showing the structure of a GaN-HFET according to the ninth embodiment of the present invention. The embodiment shown in this figure is a modification of the embodiment shown in FIG. The same components as those of the HFET shown in FIG. 11 are denoted by the same reference numerals, and detailed description thereof is omitted.
In the HFET in this figure, a p-type
By adopting such a structure, it is possible to quickly discharge the
図13は、本発明の第10の実施の形態にかかるGaN−HFETの構造を表す、模式図である。図5に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図におけるHFETは図5に表すHFETの表面に絶縁膜21が形成され、この絶縁膜21を介してゲート電極10を覆うようにフィールドプレート電極22が形成された構造を有する。フィールドプレート電極22をソース電極8に接続することで、ゲート電極10端部の電界集中を緩和して、高耐圧を実現することができる。また、フィールドプレート電極22は、ゲート電極10に接続されていても、同様の効果を得ることができる。
FIG. 13 is a schematic diagram showing the structure of a GaN-HFET according to the tenth embodiment of the present invention. The same components as those in the HFET shown in FIG.
The HFET in this figure has a structure in which an insulating
図14は、図13に表すGaN−HFETの変形例である。図5に表すHFETと同一の構成には同一の番号を付し、その詳しい説明は省略する。
本図においては、さらにドレイン電極9に接続された第2のフィールドプレート電極23が形成され、ドレイン電極9端部の電界集中をも緩和し、よりいっそうの高耐圧を実現している。
これまで、本発明の第1〜第10の実施の形態について説明してきたが、本発明はこれらの実施の形態の限りではない。それぞれの実施の形態を組み合わせることも可能であるし、当業者が適宜設計変更したものも本発明の要旨を含む限り本薄命の範囲に包含される。
FIG. 14 shows a modification of the GaN-HFET shown in FIG. The same components as those of the HFET shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
In this figure, a second
So far, the first to tenth embodiments of the present invention have been described, but the present invention is not limited to these embodiments. It is possible to combine the respective embodiments, and those appropriately modified by those skilled in the art are also included in the scope of the present invention as long as the gist of the present invention is included.
例えば、第9の実施の形態以外の図面においては基板を図示していないが、サファイア基板やSiC基板、Si基板、GaN基板のいずれでも実施可能であり、特に基板材料に限定されるものではない。基板の絶縁性や導電性、さらにはその導電型にも限定されない。 For example, in the drawings other than the ninth embodiment, the substrate is not shown, but any of a sapphire substrate, a SiC substrate, a Si substrate, and a GaN substrate can be used, and the substrate material is not particularly limited. . It is not limited to the insulation and conductivity of the substrate, and further to its conductivity type.
また、以上説明した具体例においては、バリア層/チャネル層の材料として、AlGaN/GaNの組み合わせを用いて説明してきたが、GaN/窒化インジウムガリウム(InGaN)や窒化アルミニウム(AlN)/AlGaNなどの組み合わせにおいても実施可能である。すなわち、チャネル層の材料としてバンドギャップが相対的に小さい窒化物半導体を用い、バリア層の材料としてバンドギャップが相対的に大きい窒化物半導体を用いることにより、同様の作用効果を得ることが可能である。
また、HFETのゲート・ドレイン間の構造は、ヘテロ接合を用いたショットキ・バリア・ダイオード(SBD:Shottky Barrier Diode)としても動作し、逆方向リーク電流が少ないSBDとしても実施可能である。
In the specific examples described above, the combination of AlGaN / GaN has been described as the material of the barrier layer / channel layer, but GaN / indium gallium nitride (InGaN), aluminum nitride (AlN) / AlGaN, etc. It can also be implemented in combination. That is, by using a nitride semiconductor having a relatively small band gap as the material of the channel layer and using a nitride semiconductor having a relatively large band gap as the material of the barrier layer, it is possible to obtain the same effect. is there.
Further, the structure between the gate and the drain of the HFET operates as a Schottky Barrier Diode (SBD) using a heterojunction, and can also be implemented as an SBD with a small reverse leakage current.
なお、本明細書において「窒化物半導体」とは、InxAlyGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)なる化学式において組成比及びyをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。 Note that in this specification, “nitride semiconductor” means a composition ratio and y in a chemical formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1). Semiconductors of all compositions varied within the respective ranges are included.
1 GaNチャネル層
2 AlGaNバリア層
3、4 GaN第1コンタクト層
5,6 AlGaN第2コンタクト層
8 ソース電極
9 ドレイン電極
10 ゲート電極
11 超格子層
13 キャップ層
15 ゲート絶縁膜
16 チャネル層
17 バッファー層
18 導電性基板
19 裏面電極
20 ホール
21 絶縁膜
22 フィールドプレート電極
23 第2のフィールドプレート電極
25 マスク
DESCRIPTION OF
Claims (5)
前記第1の半導体層の上に設けられ、前記第1の半導体層よりもバンドギャップが大なるノンドープまたはn型の窒化物半導体からなる第2の半導体層と、
前記第2の半導体層の上の第1の領域に直接もしくは絶縁膜を介して設けられた制御電極と、
前記第2の半導体層の上の前記第1の領域の両端に隣接する第2、第3の領域にそれぞれ設けられたノンドープまたはn型の窒化物半導体からなる第3の半導体層と、
前記第3の半導体層の上にそれぞれ設けられ、前記第3の半導体層よりもバンドギャップが大なるノンドープまたはn型の窒化物半導体からなる第4の半導体層と、
を備え、
前記第2の半導体層の膜厚は、第1の領域および第2、第3の領域において均一であることを特徴とする窒化物半導体素子。 A first semiconductor layer made of a nitride semiconductor;
A second semiconductor layer provided on the first semiconductor layer and made of a non-doped or n-type nitride semiconductor having a band gap larger than that of the first semiconductor layer;
A control electrode provided directly or via an insulating film in the first region on the second semiconductor layer;
A third semiconductor layer made of a non-doped or n-type nitride semiconductor provided in each of the second and third regions adjacent to both ends of the first region on the second semiconductor layer;
A fourth semiconductor layer provided on each of the third semiconductor layers and made of a non-doped or n-type nitride semiconductor having a band gap larger than that of the third semiconductor layer;
With
The nitride semiconductor device, wherein the thickness of the second semiconductor layer is uniform in the first region and the second and third regions.
前記第3の領域において前記制御電極と離間して設けられ、前記第1の半導体層と前記第2の半導体層との界面に形成される2次元電子ガスに電気的に接続される第2の主電極と、
をさらに備え、
前記制御電極と前記第1の主電極との間隔をLgs、前記制御電極と前記第2の主電極との間隔をLgdとしたとき、
Lgs < Lgd
であることを特徴とする請求項1または2に記載の窒化物半導体素子。 The first region is provided in the second region so as to be separated from the control electrode, and is electrically connected to a two-dimensional electron gas formed at an interface between the first semiconductor layer and the second semiconductor layer. A main electrode;
A second region which is provided apart from the control electrode in the third region and is electrically connected to a two-dimensional electron gas formed at an interface between the first semiconductor layer and the second semiconductor layer; A main electrode;
Further comprising
When the gap between the control electrode and the first main electrode is L gs and the gap between the control electrode and the second main electrode is L gd ,
L gs <L gd
The nitride semiconductor device according to claim 1, wherein:
前記第2の半導体層は、AlYGa1−YNからなり、
前記第2の半導体層の厚さは、アルミニウム組成比Yに対して、
1/(1.15Y2+0.326Y+0.01)
以下であることを特徴とする請求項1〜3のいずれか1つに記載の窒化物半導体素子。
The first semiconductor layer is made of GaN,
The second semiconductor layer is made of Al Y Ga 1-Y N,
The thickness of the second semiconductor layer is relative to the aluminum composition ratio Y.
1 / (1.15Y 2 + 0.326Y + 0.01)
The nitride semiconductor device according to any one of claims 1 to 3, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005216835A JP2007035905A (en) | 2005-07-27 | 2005-07-27 | Nitride semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005216835A JP2007035905A (en) | 2005-07-27 | 2005-07-27 | Nitride semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007035905A true JP2007035905A (en) | 2007-02-08 |
Family
ID=37794797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005216835A Pending JP2007035905A (en) | 2005-07-27 | 2005-07-27 | Nitride semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007035905A (en) |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007069601A1 (en) * | 2005-12-14 | 2007-06-21 | Nec Corporation | Field effect transistor |
JP2008270794A (en) * | 2007-03-29 | 2008-11-06 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method of same |
JP2009059816A (en) * | 2007-08-30 | 2009-03-19 | Furukawa Electric Co Ltd:The | Ed type inverter circuit and integrated circuit element |
JP2009099691A (en) * | 2007-10-15 | 2009-05-07 | Sanken Electric Co Ltd | Method of manufacturing field-effect semiconductor device |
WO2009066434A1 (en) * | 2007-11-19 | 2009-05-28 | Nec Corporation | Field effect transistor and method for manufacturing the same |
JP2009170546A (en) * | 2008-01-11 | 2009-07-30 | Furukawa Electric Co Ltd:The | GaN-BASED FIELD-EFFECT TRANSISTOR |
JP2009302370A (en) * | 2008-06-16 | 2009-12-24 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
JP2010010663A (en) * | 2008-05-13 | 2010-01-14 | Imec | Scalable quantum well device and method of manufacturing the same |
WO2010064383A1 (en) * | 2008-12-05 | 2010-06-10 | パナソニック株式会社 | Field effect transistor and method for manufacturing same |
WO2010109566A1 (en) * | 2009-03-23 | 2010-09-30 | パナソニック株式会社 | Semiconductor device and method for manufacturing same |
JP2010232279A (en) * | 2009-03-26 | 2010-10-14 | Furukawa Electric Co Ltd:The | Field effect transistor |
JP2011009493A (en) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | Semiconductor device, and method of manufacturing the same |
JP2011071206A (en) * | 2009-09-24 | 2011-04-07 | Toyoda Gosei Co Ltd | Semiconductor device comprising group iii nitride semiconductor, production method therefor, and power converter |
JP2011082216A (en) * | 2009-10-02 | 2011-04-21 | Fujitsu Ltd | Compound semiconductor device and method for manufacturing the same |
JP2011216889A (en) * | 2010-03-31 | 2011-10-27 | Triquint Semiconductor Inc | High electron mobility transistor with recessed barrier layer |
JP2012018972A (en) * | 2010-07-06 | 2012-01-26 | Sanken Electric Co Ltd | Semiconductor device |
WO2012074228A2 (en) * | 2010-12-02 | 2012-06-07 | 엘지전자 주식회사 | Nitride semiconductor device and method for manufacturing same |
JP2012114320A (en) * | 2010-11-26 | 2012-06-14 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor field effect transistor |
JP2013509735A (en) * | 2009-12-07 | 2013-03-14 | インテル コーポレイション | Quantum well semiconductor device |
JPWO2011161791A1 (en) * | 2010-06-24 | 2013-08-19 | 富士通株式会社 | Semiconductor device |
JP2013179376A (en) * | 2013-06-26 | 2013-09-09 | Panasonic Corp | Semiconductor device |
JP2013229458A (en) * | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | Heterojunction field-effect transistor and method of manufacturing the same |
JP2014022745A (en) * | 2012-07-19 | 2014-02-03 | Samsung Electronics Co Ltd | High electron mobility transistor and method of manufacturing the same |
EP2920814A4 (en) * | 2012-11-16 | 2016-11-02 | Massachusetts Inst Technology | Semiconductor structure and recess formation etch technique |
JP2017117996A (en) * | 2015-12-25 | 2017-06-29 | ルネサスエレクトロニクス株式会社 | Semiconductor device and semiconductor device manufacturing method |
WO2020062222A1 (en) * | 2018-09-30 | 2020-04-02 | 苏州晶湛半导体有限公司 | Semiconductor structure and manufacturing method therefor |
-
2005
- 2005-07-27 JP JP2005216835A patent/JP2007035905A/en active Pending
Cited By (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007069601A1 (en) * | 2005-12-14 | 2007-06-21 | Nec Corporation | Field effect transistor |
JP2008270794A (en) * | 2007-03-29 | 2008-11-06 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method of same |
JP4514063B2 (en) * | 2007-08-30 | 2010-07-28 | 古河電気工業株式会社 | ED type inverter circuit and integrated circuit element |
JP2009059816A (en) * | 2007-08-30 | 2009-03-19 | Furukawa Electric Co Ltd:The | Ed type inverter circuit and integrated circuit element |
JP2009099691A (en) * | 2007-10-15 | 2009-05-07 | Sanken Electric Co Ltd | Method of manufacturing field-effect semiconductor device |
WO2009066434A1 (en) * | 2007-11-19 | 2009-05-28 | Nec Corporation | Field effect transistor and method for manufacturing the same |
US8680580B2 (en) | 2007-11-19 | 2014-03-25 | Renesas Electronics Corporation | Field effect transistor and process for manufacturing same |
JP5906004B2 (en) * | 2007-11-19 | 2016-04-20 | ルネサスエレクトロニクス株式会社 | Field effect transistor and manufacturing method thereof |
JP2009170546A (en) * | 2008-01-11 | 2009-07-30 | Furukawa Electric Co Ltd:The | GaN-BASED FIELD-EFFECT TRANSISTOR |
JP2010010663A (en) * | 2008-05-13 | 2010-01-14 | Imec | Scalable quantum well device and method of manufacturing the same |
JP2009302370A (en) * | 2008-06-16 | 2009-12-24 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
JP2010135641A (en) * | 2008-12-05 | 2010-06-17 | Panasonic Corp | Field effect transistor and manufacturing method thereof |
WO2010064383A1 (en) * | 2008-12-05 | 2010-06-10 | パナソニック株式会社 | Field effect transistor and method for manufacturing same |
US8441035B2 (en) | 2008-12-05 | 2013-05-14 | Panasonic Corporation | Field effect transistor and method of manufacturing the same |
WO2010109566A1 (en) * | 2009-03-23 | 2010-09-30 | パナソニック株式会社 | Semiconductor device and method for manufacturing same |
US8723229B2 (en) | 2009-03-23 | 2014-05-13 | Panasonic Corporation | Semiconductor device and method of manufacturing the device |
JP2010232279A (en) * | 2009-03-26 | 2010-10-14 | Furukawa Electric Co Ltd:The | Field effect transistor |
JP2011009493A (en) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | Semiconductor device, and method of manufacturing the same |
JP2011071206A (en) * | 2009-09-24 | 2011-04-07 | Toyoda Gosei Co Ltd | Semiconductor device comprising group iii nitride semiconductor, production method therefor, and power converter |
US20140004669A1 (en) * | 2009-09-24 | 2014-01-02 | Toyoda Gosei Co., Ltd | Group iii nitride semiconductor device, production method therefor, and power converter |
US8987077B2 (en) | 2009-09-24 | 2015-03-24 | Toyota Gosei Co., Ltd. | Group III nitride semiconductor device, production method therefor, and power converter |
JP2011082216A (en) * | 2009-10-02 | 2011-04-21 | Fujitsu Ltd | Compound semiconductor device and method for manufacturing the same |
US9331190B2 (en) | 2009-10-02 | 2016-05-03 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
JP2013509735A (en) * | 2009-12-07 | 2013-03-14 | インテル コーポレイション | Quantum well semiconductor device |
JP2011216889A (en) * | 2010-03-31 | 2011-10-27 | Triquint Semiconductor Inc | High electron mobility transistor with recessed barrier layer |
US9190507B2 (en) | 2010-06-24 | 2015-11-17 | Fujitsu Limited | Semiconductor device |
JPWO2011161791A1 (en) * | 2010-06-24 | 2013-08-19 | 富士通株式会社 | Semiconductor device |
US10453948B2 (en) | 2010-06-24 | 2019-10-22 | Fujitsu Limited | Semiconductor device which comprises transistor and diode |
JP2012018972A (en) * | 2010-07-06 | 2012-01-26 | Sanken Electric Co Ltd | Semiconductor device |
JP2012114320A (en) * | 2010-11-26 | 2012-06-14 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor field effect transistor |
WO2012074228A2 (en) * | 2010-12-02 | 2012-06-07 | 엘지전자 주식회사 | Nitride semiconductor device and method for manufacturing same |
WO2012074228A3 (en) * | 2010-12-02 | 2012-07-26 | 엘지전자 주식회사 | Nitride semiconductor device and method for manufacturing same |
JP2013229458A (en) * | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | Heterojunction field-effect transistor and method of manufacturing the same |
JP2014022745A (en) * | 2012-07-19 | 2014-02-03 | Samsung Electronics Co Ltd | High electron mobility transistor and method of manufacturing the same |
EP2920814A4 (en) * | 2012-11-16 | 2016-11-02 | Massachusetts Inst Technology | Semiconductor structure and recess formation etch technique |
US9570600B2 (en) | 2012-11-16 | 2017-02-14 | Massachusetts Institute Of Technology | Semiconductor structure and recess formation etch technique |
JP2013179376A (en) * | 2013-06-26 | 2013-09-09 | Panasonic Corp | Semiconductor device |
JP2017117996A (en) * | 2015-12-25 | 2017-06-29 | ルネサスエレクトロニクス株式会社 | Semiconductor device and semiconductor device manufacturing method |
CN106920833A (en) * | 2015-12-25 | 2017-07-04 | 瑞萨电子株式会社 | Semiconductor devices and its manufacture method |
CN106920833B (en) * | 2015-12-25 | 2022-01-07 | 瑞萨电子株式会社 | Semiconductor device and method for manufacturing the same |
WO2020062222A1 (en) * | 2018-09-30 | 2020-04-02 | 苏州晶湛半导体有限公司 | Semiconductor structure and manufacturing method therefor |
CN112753096A (en) * | 2018-09-30 | 2021-05-04 | 苏州晶湛半导体有限公司 | Semiconductor structure and manufacturing method thereof |
US11424352B2 (en) | 2018-09-30 | 2022-08-23 | Enkris Semiconductor, Inc. | Semiconductor structure and method for manufacturing the same |
CN112753096B (en) * | 2018-09-30 | 2023-12-15 | 苏州晶湛半导体有限公司 | Semiconductor structure and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007035905A (en) | Nitride semiconductor element | |
JP5224311B2 (en) | Semiconductor electronic device | |
US7498618B2 (en) | Nitride semiconductor device | |
JP5334149B2 (en) | Nitride semiconductor field effect transistor | |
JP5348364B2 (en) | Heterojunction field effect semiconductor device | |
US8101972B2 (en) | Nitride semiconductor device and method for fabricating the same | |
JP4755961B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP5487550B2 (en) | Field effect semiconductor device and manufacturing method thereof | |
US8390029B2 (en) | Semiconductor device for reducing and/or preventing current collapse | |
JP5400266B2 (en) | Field effect transistor | |
JP5388839B2 (en) | Group III nitride semiconductor field effect transistor | |
US20120193637A1 (en) | Low gate-leakage structure and method for gallium nitride enhancement mode transistor | |
JP5534661B2 (en) | Semiconductor device | |
JP2008306130A (en) | Field-effect semiconductor device and its manufacturing method | |
JP5126733B2 (en) | Field effect transistor and manufacturing method thereof | |
JP2008252034A (en) | Compound semiconductor device | |
JP2010153493A (en) | Field-effect semiconductor device and method of fabrication | |
JP2009004743A (en) | Field-effect semiconductor device | |
US11462635B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
KR20100015747A (en) | Cascode circuit employing a depletion-mode, gan-based fet | |
US20150263155A1 (en) | Semiconductor device | |
JPWO2010064706A1 (en) | Semiconductor device | |
JP4474292B2 (en) | Semiconductor device | |
JP4897956B2 (en) | Semiconductor electronic device | |
JP5064808B2 (en) | Semiconductor electronic device |