JP2006309272A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2006309272A
JP2006309272A JP2006212741A JP2006212741A JP2006309272A JP 2006309272 A JP2006309272 A JP 2006309272A JP 2006212741 A JP2006212741 A JP 2006212741A JP 2006212741 A JP2006212741 A JP 2006212741A JP 2006309272 A JP2006309272 A JP 2006309272A
Authority
JP
Japan
Prior art keywords
voltage
gate
circuit
power supply
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006212741A
Other languages
Japanese (ja)
Other versions
JP4541332B2 (en
Inventor
Yasuyuki Kudo
泰幸 工藤
Riyoujin Akai
亮仁 赤井
Kazuo Daimon
一夫 大門
Kazunari Kurokawa
一成 黒川
Atsuhiro Higa
淳裕 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006212741A priority Critical patent/JP4541332B2/en
Publication of JP2006309272A publication Critical patent/JP2006309272A/en
Application granted granted Critical
Publication of JP4541332B2 publication Critical patent/JP4541332B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply device capable of reducing power consumption and enhancing convenience of a user and its liquid crystal display device. <P>SOLUTION: This invention is equipped with a setting register 100 which sets amplitude and a voltage level between drive voltage of a common electrode and non-scanning period voltage of a scanning line, an amplitude reference generation circuit 101 which generates amplitude reference voltage between the drive voltage of the common electrode and the non-scanning period voltage of the scanning line according to the set value, a VcomH reference generation circuit 102 and a VcomL generation circuit 100 which perform AC drive of the common electrode by the amplitude and at the voltage level determined from the amplitude reference voltage and the set value, a VgoffH generation circuit 104 and a VgoffL reference generation circuit 105 which generate non-scanning period voltage of the scanning line with the same phase and the same amplitude as the drive voltage of the common electrode by the amplitude and at the voltage level determined from the amplitude reference voltage and the set value. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、液晶表示装置の電源を制御するための電源装置及びその電源装置を備えた液晶表示装置に係わり、特にTFT(Thin Film Transistor)方式の液晶表示装置の電源制御装置及びその電源装置を備えた液晶表示装置に関する。   The present invention relates to a power supply device for controlling the power supply of a liquid crystal display device and a liquid crystal display device including the power supply device, and more particularly to a power supply control device for a TFT (Thin Film Transistor) liquid crystal display device and the power supply device thereof. The present invention relates to a liquid crystal display device provided.

従来の液晶表示装置の電源回路としては、例えば、特開平10−301087号公報「液晶表示装置」に開示される電源回路がある。図13を用いて説明する。   As a power supply circuit of a conventional liquid crystal display device, for example, there is a power supply circuit disclosed in Japanese Patent Application Laid-Open No. 10-301087, “Liquid Crystal Display Device”. This will be described with reference to FIG.

一般的に知られるように、液晶パネルにおいては、液晶層の劣化を防止するため、コモン電極(対向電極)に対する画素電極への書き込み電圧の極性を反転する交流駆動が必要であり、TFT液晶パネルの駆動方式の1つとして、コモン反転駆動方式がある。コモン反転駆動方式を簡単に説明すれば、TFT液晶パネルのコモン電極を一定時間毎に低電位と高電位に切り替えてドレイン電圧を画素電極に書き込む駆動方式である。   As is generally known, in a liquid crystal panel, in order to prevent deterioration of the liquid crystal layer, AC driving that reverses the polarity of the writing voltage to the pixel electrode with respect to the common electrode (counter electrode) is necessary. There is a common inversion driving method as one of the driving methods. The common inversion driving method will be briefly described. In this driving method, the common electrode of the TFT liquid crystal panel is switched between a low potential and a high potential at regular time intervals, and the drain voltage is written to the pixel electrode.

また、TFT液晶の画素構造として、保持容量を画素電極と1ライン前のゲート線に接続する構造がある。コモン反転駆動方式を適用した場合、この画素構造においては、コモン電圧と同振幅かつ同位相となるようにゲート線のオフ電圧を交流し、液晶容量の両端の電位差を一定に保つ駆動方法が、保持容量及び液晶容量の充放電電流を抑える効果があるため、一般的に使われている。   As a pixel structure of the TFT liquid crystal, there is a structure in which a storage capacitor is connected to a pixel electrode and a gate line one line before. When the common inversion driving method is applied, in this pixel structure, a driving method for maintaining the potential difference between both ends of the liquid crystal capacitor constant by alternating the off-voltage of the gate line so as to have the same amplitude and phase as the common voltage, Since it has an effect of suppressing the charge / discharge current of the storage capacitor and the liquid crystal capacitor, it is generally used.

図13は従来の電源回路であり、前記コモン電圧及びゲート線のオフ電圧を生成する。図13において、OPはオペアンプ、TR1はNPN型トランジスタ及びTR2はPNP型トランジスタ、ZDはツェナーダイオード、R1から4は抵抗、C1はコンデンサである。   FIG. 13 shows a conventional power supply circuit, which generates the common voltage and the off-voltage of the gate line. In FIG. 13, OP is an operational amplifier, TR1 is an NPN transistor, TR2 is a PNP transistor, ZD is a Zener diode, R1 to R4 are resistors, and C1 is a capacitor.

本回路では交流化信号Mを入力し、OPで反転増幅して、TR1及びTR2で構成されるバッファで電流増幅してコモン電圧Vcomを生成している。また、ZDにより負電圧VEE側にコモン電圧Vcomから電圧をシフトしてゲートオフ電圧Vgoffを生成している。   In this circuit, an AC signal M is input, inverted and amplified by OP, and current is amplified by a buffer composed of TR1 and TR2 to generate a common voltage Vcom. Further, the gate-off voltage Vgoff is generated by shifting the voltage from the common voltage Vcom to the negative voltage VEE side by ZD.

特開平10−301087号公報JP 10-301087 A

TFT液晶パネルは従来のノート型パソコンなどに用いられる大型TFT液晶パネルに加えて、特に低消費電力が要求される小型の携帯情報機器にも適用されている。   TFT liquid crystal panels are applied to small portable information devices that require particularly low power consumption, in addition to large TFT liquid crystal panels used in conventional notebook computers and the like.

しかし、従来の電源回路はコモン電圧VcomからZDを介して定常的に電流が流れ、消費電力が高かった。また、適用するTFT液晶パネルに応じてVcom及びVgoffの振幅や電圧レベルを変更するためには各抵抗値を変更したり、ZDなどの部品を置き換えたりする必要があった。さらに、部品点数が多く、コスト的に不利であった。   However, in the conventional power supply circuit, a constant current flows from the common voltage Vcom through the ZD, and the power consumption is high. Further, in order to change the amplitude and voltage level of Vcom and Vgoff according to the TFT liquid crystal panel to be applied, it is necessary to change each resistance value or to replace components such as ZD. Furthermore, the number of parts is large, which is disadvantageous in terms of cost.

本発明の目的は、液晶表示装置の消費電力を低減することが可能な電源装置及びその液晶表示装置を提供するである。   The objective of this invention is providing the power supply device which can reduce the power consumption of a liquid crystal display device, and its liquid crystal display device.

又は、本発明の目的は、ユーザの利便性を向上することが可能な。電源装置及びその液晶表示装置を提供することである。   Alternatively, an object of the present invention is to improve user convenience. To provide a power supply device and a liquid crystal display device thereof.

本発明は、液晶表示装置の共通電極の駆動電圧と走査線の非走査期間電圧との振幅及び電圧レベルを設定する設定値保持回路と、設定値に従って前記共通電極の駆動電圧と前記走査線の非走査期間電圧との振幅基準電圧を生成する振幅基準電圧生成回路と、前記振幅基準電圧と設定値から決まる振幅及び電圧レベルで前記共通電極を交流駆動する共通電極駆動回路と、前記振幅基準電圧と設定値から決まる振幅及び電圧レベルで前記共通電極の駆動電圧と同位相かつ同振幅の前記走査線の非走査期間電圧を生成する非走査期間電圧生成回路とを具備する。好ましくは、前記共通電極駆動回路は、設定値に従って一方の電位を生成し、一方の電位から振幅基準電圧に従って他方の電位を生成し、両電位を切り替えて共通電極の駆動電圧を生成する、好ましくは、前記非走査期間電圧生成回路は、設定値に従って一方の電位を生成し、一方の電位から振幅基準電圧に従って他方の電位を生成し、両電位を切り替えて前記走査線の非走査期間電圧を生成する、好ましくは、前記共通電極の駆動電圧の低電位側電圧は負電位あるいは接地(グランド)あるいは正電位のうちのいずれにも設定可能である。   The present invention relates to a setting value holding circuit for setting the amplitude and voltage level between the driving voltage of the common electrode of the liquid crystal display device and the non-scanning period voltage of the scanning line, and the driving voltage of the common electrode and the scanning line according to the setting value. An amplitude reference voltage generation circuit that generates an amplitude reference voltage with a non-scan period voltage, a common electrode drive circuit that AC drives the common electrode with an amplitude and a voltage level determined from the amplitude reference voltage and a set value, and the amplitude reference voltage And a non-scan period voltage generation circuit that generates a non-scan period voltage of the scan line having the same phase and the same amplitude as the drive voltage of the common electrode at an amplitude and voltage level determined from the set value. Preferably, the common electrode driving circuit generates one potential according to a set value, generates the other potential according to the amplitude reference voltage from one potential, and generates a driving voltage for the common electrode by switching both potentials. The non-scan period voltage generation circuit generates one potential according to a set value, generates the other potential according to the amplitude reference voltage from one potential, and switches both potentials to generate the non-scan period voltage of the scan line. Preferably, the low potential side voltage of the drive voltage of the common electrode to be generated can be set to any of a negative potential, a ground (ground), or a positive potential.

又は、本発明は、液晶表示装置の共通電極の駆動電圧と走査線の非走査期間電圧との電圧レベルを設定する設定値保持回路と、一方の電位を固定し他方の電位を設定値に従って生成して前記共通電極を交流駆動する共通電極駆動回路と、一方の電位を設定値に従って生成して他方の電位を共通電極の駆動電圧の電位差から生成して前記共通電極の駆動電圧と同位相かつ同振幅の前記走査線の非走査期間電圧を生成する非走査期間電圧生成回路と、を具備する。好ましくは、前記共通電極の駆動電圧の固定する一方の電位は接地(グランド)である。   Alternatively, according to the present invention, a set value holding circuit that sets a voltage level between the driving voltage of the common electrode of the liquid crystal display device and the non-scan period voltage of the scanning line, and one potential is fixed and the other potential is generated according to the set value A common electrode driving circuit for AC driving the common electrode, and generating one potential according to a set value and generating the other potential from the potential difference of the driving voltage of the common electrode and having the same phase as the driving voltage of the common electrode and A non-scanning period voltage generation circuit for generating a non-scanning period voltage of the scanning line having the same amplitude. Preferably, one potential at which the drive voltage of the common electrode is fixed is ground.

又は、本発明は、データ線とスイッチング素子を介して接続された画素電極と画素電極との間に液晶を挟持する共通電極とを有する画素部を複数のデータ線および複数の走査線の交点位置にマトリックス状に配列された液晶パネルと、各種設定値を設定する中央処理装置と、前記中央処理装置からの設定値を一時保持する液晶駆動回路と、前記液晶駆動回路からの設定値及び制御信号に従って液晶パネルの走査線を駆動する走査回路と、基準電源を昇圧して前記液晶駆動回路の電源及び前記走査回路の電源及び液晶パネルの共通電極の駆動電圧を前記液晶駆動回路からの設定値に従って生成する電源回路とを具備する。   Alternatively, according to the present invention, a pixel portion having a pixel electrode that is connected to the data line via a switching element and a common electrode that sandwiches liquid crystal between the pixel electrode is defined as an intersection position of the plurality of data lines and the plurality of scanning lines. Liquid crystal panels arranged in a matrix, a central processing unit for setting various setting values, a liquid crystal driving circuit for temporarily holding setting values from the central processing unit, and setting values and control signals from the liquid crystal driving circuit A scanning circuit for driving a scanning line of the liquid crystal panel, and a reference power source is boosted to increase the power source of the liquid crystal driving circuit, the power source of the scanning circuit, and the driving voltage of the common electrode of the liquid crystal panel according to the set value from the liquid crystal driving circuit And a power supply circuit to be generated.

本発明によれば、液晶表示装置の定常電流を抑えることができ、これにより、消費電力を低減するという効果を奏する。   According to the present invention, it is possible to suppress the steady current of the liquid crystal display device, thereby producing an effect of reducing power consumption.

又は、本発明によれば、コモン電圧Vcom及びゲートオフ電圧Vgoffの振幅や電圧レベルを容易に変更可能にすることにより、ユーザの利便性を向上するという効果を奏する。   Alternatively, according to the present invention, it is possible to easily change the amplitude and voltage level of the common voltage Vcom and the gate-off voltage Vgoff, thereby improving the convenience for the user.

以下、発明の実施例を説明する。   Examples of the invention will be described below.

以下、図1から図3を用いて、本発明の一実施形態による電源回路の構成および動作について説明する。最初に、図1を用いて、本実施形態による電源回路の全体構成について説明する。   Hereinafter, the configuration and operation of a power supply circuit according to an embodiment of the present invention will be described with reference to FIGS. First, the overall configuration of the power supply circuit according to the present embodiment will be described with reference to FIG.

本実施形態による電源回路は、設定値を保持する設定レジスタ100と、基準電圧Vregから設定値に従って電圧Vampを生成する振幅基準発生回路101と、基準電圧Vregから設定値に従って電圧VcomHを生成するVcomH基準発生回路102と、前記VcomHと前記Vampから電圧VcomLを生成するVcomL生成回路103と、基準電圧Vregから設定値に従って電圧VgoffLを生成するVgoffL基準発生回路104と、前記VgoffLと前記Vampから電圧VgoffHを生成するVgoffH生成回路105と、VcomH及びVcomL及びVgoffH及びVgoffLを受けて電流増幅するバッファ106から109と、交流化信号Mに従ってVcomH及びVcomLを切り替えてコモン電圧Vcomを生成する電圧セレクタ110と、交流化信号Mに従ってVgoffH及びVgoffLを切り替えてゲートオフ電圧Vgoffを生成する電圧セレクタ111と、から構成される。   The power supply circuit according to the present embodiment includes a setting register 100 that holds a set value, an amplitude reference generation circuit 101 that generates a voltage Vamp from the reference voltage Vreg according to the set value, and a VcomH that generates the voltage VcomH from the reference voltage Vreg according to the set value. A reference generation circuit 102, a VcomL generation circuit 103 that generates a voltage VcomL from the VcomH and the Vamp, a VgoffL reference generation circuit 104 that generates a voltage VgoffL from a reference voltage Vreg according to a set value, and a voltage VgoffH from the VgoffL and the Vamp VcomoffH generation circuit 105 for generating VcomH, VcommL, VgoffH and VgoffL, and buffers 106 to 109 that receive current amplification upon receiving VcomH, VcomL, and VcomH and VcomL are switched according to AC signal M. The voltage selector 110 which generates a Mont voltage Vcom, the voltage selector 111 which generates a gate-off voltage Vgoff switches the VgoffH and VgoffL accordance AC signal M, composed.

次に本実施形態による電源回路の動作について説明する。まず、設定レジスタ102には振幅基準発生回路101と、VcomH基準発生回路102と、VgoffL基準発生回路104の各回路が生成する電圧を決定するための設定値が保持されている。各設定値を変更すると、変更された設定値に従って各回路の生成する電圧が変化する。振幅基準発生回路101は、基準電圧Vregを基準として設定値に従って、VcomL生成回路103及びVgoffH生成回路105の基準電圧である電圧Vampを生成して、コモン電圧Vcom及びゲートオフ電圧Vgoffの電圧振幅を決定する。VcomH基準発生回路102は、基準電圧Vregを基準として設定値に従って、コモン電圧Vcomの高電位側電圧となる電圧VcomHを生成する。VcomL生成回路103は、VcomHを基準としてVampに従って、コモン電圧Vcomの低電位側電圧となる電圧VcomLを生成する。VcomH及びVcomLはバッファ106及びバッファ107により、TFT液晶パネルのコモン電極を駆動するのに十分な電流を供給するように、電流増幅される。バッファ106とバッファ107により増幅されたVcomHとVcomLは電圧セレクタ110に入力され、交流化信号Mにより切り替えて一方をコモン電圧Vcomとして出力する。例えば交流化信号Mがローレベルのとき液晶パネルの駆動電圧が正極性とすると、電圧セレクタ110はVcomLを選択して出力する。VgoffL基準発生回路104は、基準電圧Vregを基準として設定値に従って、ゲートオフ電圧Vgoffの低電位側電圧となる電圧VgoffLを生成する。VgoffH生成回路105は、VgoffLを基準としてVampに従って、ゲートオフ電圧Vgoffの高電位側電圧となる電圧VgoffHを生成する。なお、電圧VgoffHはVgoffLとの電位差がコモン電圧Vcomの振幅と同じになるようにする。VgoffH及びVgoffLはバッファ108及びバッファ109により、TFT液晶パネルのゲート電極のオフ期間を駆動するのに十分な電流を供給するように、電流増幅される。バッファ108とバッファ109により増幅されたVgoffHとVgoffLは電圧セレクタ111に入力され、交流化信号Mにより切り替えて一方をゲートオフ電圧Vgoffとして出力する。例えば交流化信号Mがローレベルのとき液晶パネルの駆動電圧が正極性とすると、電圧セレクタ111はVgoffLを選択して出力する。従ってコモン電圧Vcomと、ゲートオフ電圧Vgoffは同位相かつ同振幅の電圧波形となる。   Next, the operation of the power supply circuit according to the present embodiment will be described. First, the setting register 102 holds setting values for determining voltages generated by the amplitude reference generation circuit 101, the VcomH reference generation circuit 102, and the VgoffL reference generation circuit 104. When each set value is changed, the voltage generated by each circuit changes according to the changed set value. The amplitude reference generation circuit 101 generates a voltage Vamp that is a reference voltage of the VcomL generation circuit 103 and the VgoffH generation circuit 105 according to a set value with the reference voltage Vreg as a reference, and determines the voltage amplitude of the common voltage Vcom and the gate-off voltage Vgoff. To do. The VcomH reference generation circuit 102 generates a voltage VcomH that is a high potential side voltage of the common voltage Vcom according to a set value with reference to the reference voltage Vreg. The VcomL generation circuit 103 generates a voltage VcomL that is a low potential side voltage of the common voltage Vcom according to Vamp with VcomH as a reference. VcomH and VcomL are amplified by a buffer 106 and a buffer 107 so as to supply a current sufficient to drive the common electrode of the TFT liquid crystal panel. VcomH and VcomL amplified by the buffer 106 and the buffer 107 are input to the voltage selector 110, switched by the AC signal M, and one of them is output as the common voltage Vcom. For example, when the AC signal M is at a low level and the driving voltage of the liquid crystal panel is positive, the voltage selector 110 selects and outputs VcomL. The VgoffL reference generation circuit 104 generates a voltage VgoffL that is a low-potential-side voltage of the gate-off voltage Vgoff according to a set value with reference to the reference voltage Vreg. The VgoffH generating circuit 105 generates a voltage VgoffH that is a high potential side voltage of the gate-off voltage Vgoff according to Vamp with VgoffL as a reference. The voltage VgoffH is set so that the potential difference from VgoffL is the same as the amplitude of the common voltage Vcom. VgoffH and VgoffL are amplified by the buffer 108 and the buffer 109 so as to supply a current sufficient to drive the off period of the gate electrode of the TFT liquid crystal panel. VgoffH and VgoffL amplified by the buffer 108 and the buffer 109 are input to the voltage selector 111, switched by the alternating signal M, and one of them is output as the gate-off voltage Vgoff. For example, when the AC signal M is at a low level and the driving voltage of the liquid crystal panel is positive, the voltage selector 111 selects and outputs VgoffL. Therefore, the common voltage Vcom and the gate-off voltage Vgoff have voltage waveforms having the same phase and the same amplitude.

次に図2を用いて本実施形態による電源回路のコモン電圧Vcomを生成する回路について具体例を挙げて詳細に説明する。図2において、振幅基準電圧発生回路101は、オペアンプOP1と、可変抵抗R1aと、抵抗R1bと、から構成される。VcomH基準発生回路102は、オペアンプOP2と、可変抵抗R2aと、抵抗R2bと、から構成される。VcomL生成回路103は、オペアンプOP3と、抵抗R3aからR3dと、から構成される。バッファ106はオペアンプOP6から構成される。バッファ107はオペアンプOP7から構成される。なお、VcomHは通常正の電源電圧DDVDH付近の電圧値に設定されるため、OP2とOP6の正の電源はDDVDH、負の電源はグランドGNDとする。また、VcomLは通常GND付近の電圧値に設定されるため、OP3とOP7の正の電源はDDVDH、負の電源は負の電源電圧VCLとする。また電圧振幅に係わる電圧Vampを生成するOP1の正の電源はDDVDH、負の電源はグランドGNDとする。   Next, the circuit for generating the common voltage Vcom of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 2, the amplitude reference voltage generation circuit 101 includes an operational amplifier OP1, a variable resistor R1a, and a resistor R1b. The VcomH reference generation circuit 102 includes an operational amplifier OP2, a variable resistor R2a, and a resistor R2b. The VcomL generation circuit 103 includes an operational amplifier OP3 and resistors R3a to R3d. The buffer 106 is composed of an operational amplifier OP6. The buffer 107 is composed of an operational amplifier OP7. Since VcomH is normally set to a voltage value near the positive power supply voltage DDVDH, the positive power supply of OP2 and OP6 is DDVDH, and the negative power supply is the ground GND. Since VcomL is normally set to a voltage value near GND, the positive power supply of OP3 and OP7 is DDVDH, and the negative power supply is the negative power supply voltage VCL. The positive power source of OP1 that generates the voltage Vamp related to the voltage amplitude is DDVDH, and the negative power source is the ground GND.

振幅基準電圧発生回路101では、基準電圧Vregから可変抵抗R1a及び抵抗R1bで分圧して得られる電圧をボルテージフォロアを成すオペアンプOP1でバッファして電圧Vampを生成する。可変抵抗R1aは抵抗とMOSスイッチから構成されるいわゆる電子式のボリューム抵抗で、設定レジスタ100の設定値により抵抗値が変更可能である。また、VcomH基準電圧発生回路102では、基準電圧Vregから可変抵抗R2a及び抵抗R2bで分圧して得られる電圧をボルテージフォロアを成すオペアンプOP2でバッファして電圧VcomHを生成する。可変抵抗R2aは可変抵抗R1aと同様に、設定レジスタ100の設定値により抵抗値が変更可能である。VcomL生成回路103は差動増幅回路を成し、VcomHとVampからVcomLを生成する。VcomLの電圧は次式により表される。   In the amplitude reference voltage generation circuit 101, a voltage obtained by dividing the reference voltage Vreg by the variable resistor R1a and the resistor R1b is buffered by an operational amplifier OP1 that forms a voltage follower to generate a voltage Vamp. The variable resistor R1a is a so-called electronic volume resistor composed of a resistor and a MOS switch, and the resistance value can be changed according to the set value of the setting register 100. The VcomH reference voltage generation circuit 102 generates a voltage VcomH by buffering a voltage obtained by dividing the reference voltage Vreg by the variable resistor R2a and the resistor R2b with an operational amplifier OP2 that forms a voltage follower. The resistance value of the variable resistor R2a can be changed by the setting value of the setting register 100 in the same manner as the variable resistor R1a. The VcomL generation circuit 103 forms a differential amplifier circuit, and generates VcomL from VcomH and Vamp. The voltage of VcomL is expressed by the following equation.

VcomL = A・VcomH−B・Vamp …(1)
(但し、A={(R3c+R3d)・R3b}/{(R3a+R3b)・R3d}、B=R3c/R3d、とする。)
バッファ106では、ボルテージフォロアを成すオペアンプOP6でVcomHをバッファする。また、バッファ107では、ボルテージフォロアを成すオペアンプOP7でVcomLをバッファする。以上のように、VcomHとVampからVcomLを生成することが可能であり、VcomHとVampを設定値により調節してVcomの振幅及び電圧レベルを容易に調節可能である。
VcomL = A.VcomH-B.Vamp (1)
(However, A = {(R3c + R3d) · R3b} / {(R3a + R3b) · R3d}, B = R3c / R3d).
In the buffer 106, VcomH is buffered by an operational amplifier OP6 that forms a voltage follower. In the buffer 107, VcomL is buffered by an operational amplifier OP7 that forms a voltage follower. As described above, VcomL can be generated from VcomH and Vamp, and the amplitude and voltage level of Vcom can be easily adjusted by adjusting VcomH and Vamp according to set values.

ここで、コモン電圧Vcomの振幅を、VcomHの設定によらずVampの設定だけで生成するための条件を示すと、R3a=R3c、R3b=R3d、であり、これを式(1)に代入して次式を得る。   Here, R3a = R3c and R3b = R3d are shown as the conditions for generating the amplitude of the common voltage Vcom only by setting Vamp regardless of the setting of VcomH, and these are substituted into Expression (1). The following formula is obtained.

VcomH−VcomL = (R3a/R3b)・Vamp …(2)
すなわちコモン電圧Vcomの振幅はVampに比例した電圧となる。
VcomH−VcomL = (R3a / R3b) · Vamp (2)
That is, the amplitude of the common voltage Vcom is a voltage proportional to Vamp.

ここでVcomLの電圧値について説明する。VcomLは(R3a/R3b)とVampの積で決まり、GND付近の値を取る。OP3とOP7の正の電源はDDVDH、負の電源は負の電源電圧VCLであるため、VcomLは、負の電圧、GND、正の電圧のいずれかにすることが可能であり、種々の液晶パネルに対応することが可能である。   Here, the voltage value of VcomL will be described. VcomL is determined by the product of (R3a / R3b) and Vamp, and takes a value near GND. Since the positive power supply of OP3 and OP7 is DDVDH and the negative power supply is the negative power supply voltage VCL, VcomL can be any of a negative voltage, GND, or a positive voltage. It is possible to correspond to.

次に図3を用いて本実施形態による電源回路のゲートオフ電圧Vgoffを生成する回路について具体例を挙げて詳細に説明する。図3において、VgoffL基準発生回路104は、オペアンプOP4と、可変抵抗R4aと、抵抗R4bと、から構成される。VgoffH生成回路105は、オペアンプOP5と、抵抗R5aからR5dと、から構成される。バッファ108はオペアンプOP8から構成される。バッファ109はオペアンプOP9から構成される。なお、VgoffH及びVgoffLはグランドGNDから負の電源電圧VGLの範囲にあるものとする。   Next, the circuit for generating the gate-off voltage Vgoff of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 3, the VgoffL reference generation circuit 104 includes an operational amplifier OP4, a variable resistor R4a, and a resistor R4b. The VgoffH generation circuit 105 includes an operational amplifier OP5 and resistors R5a to R5d. The buffer 108 is composed of an operational amplifier OP8. The buffer 109 is composed of an operational amplifier OP9. Note that VgoffH and VgoffL are in the range from the ground GND to the negative power supply voltage VGL.

VgoffL基準電圧発生回路104では、VgoffLと正の電源電圧DDVDHから可変抵抗R4a及び抵抗R4bで分圧して得られる電圧が基準電圧Vregに等しくなるようにオペアンプOP4がVgoffLを生成する。可変抵抗R4aは可変抵抗R1aと同様に、設定レジスタ100の設定値により抵抗値が変更可能である。VgoffH生成回路105は差動増幅回路を成し、VgoffLとVampからVgoffHを生成する。VgoffHの電圧は次式により表される。   In the VgoffL reference voltage generation circuit 104, the operational amplifier OP4 generates VgoffL so that a voltage obtained by dividing the voltage VgoffL and the positive power supply voltage DDVDH by the variable resistor R4a and the resistor R4b is equal to the reference voltage Vreg. The resistance value of the variable resistor R4a can be changed by the setting value of the setting register 100, similarly to the variable resistor R1a. The VgoffH generation circuit 105 forms a differential amplifier circuit, and generates VgoffH from VgoffL and Vamp. The voltage VgoffH is expressed by the following equation.

VgoffH = C・VgoffL+D・Vamp …(3)
(但し、C={(R4c+R4d)・R4a}/{(R4a+R4b)・R4c}、D=R4b/R4c、とする。)
バッファ108では、ボルテージフォロアを成すオペアンプOP8でVgoffHをバッファする。また、バッファ109では、ボルテージフォロアを成すオペアンプOP9でVgoffLをバッファする。以上のように、VgoffLとVampからVgoffHを生成することが可能であり、VgoffLとVampを設定値により調節してVgoffの振幅及び電圧レベルを容易に調節可能である。
VgoffH = C · VgoffL + D · Vamp (3)
(However, C = {(R4c + R4d) · R4a} / {(R4a + R4b) · R4c}, D = R4b / R4c).
In the buffer 108, VgoffH is buffered by an operational amplifier OP8 that forms a voltage follower. In the buffer 109, VgoffL is buffered by an operational amplifier OP9 that forms a voltage follower. As described above, VgoffH can be generated from VgoffL and Vamp, and the amplitude and voltage level of Vgoff can be easily adjusted by adjusting VgoffL and Vamp according to the set values.

ここで、ゲートオフ電圧Vgoffの振幅を、VgoffLの設定によらずVampの設定だけで生成するための条件を示すと、R4a=R4c、R4b=R4d、であり、これを式(3)に代入して次式を得る。   Here, the conditions for generating the amplitude of the gate-off voltage Vgoff by only setting Vamp regardless of the setting of VgoffL are R4a = R4c and R4b = R4d, and these are substituted into Expression (3). The following formula is obtained.

VgoffH−VgoffL = (R4b/R4a)・Vamp …(4)
すなわちゲートオフ電圧Vgoffの振幅はVampに比例した電圧となる。
VgoffH−VgoffL = (R4b / R4a) · Vamp (4)
That is, the amplitude of the gate-off voltage Vgoff is a voltage proportional to Vamp.

さらにまた、コモン電圧Vcomの振幅と、ゲートオフ電圧Vgoffの振幅とが、等しくなる条件を示すと、(R3a/R3b)=(R4b/R4a)である。   Furthermore, when the condition that the amplitude of the common voltage Vcom is equal to the amplitude of the gate-off voltage Vgoff is (R3a / R3b) = (R4b / R4a).

従って以上に示した条件を全て満たすように抵抗の比を選ぶことによって、VcomHの電圧と、VgoffLの電圧と、を設定してコモン電圧Vcom及びゲートオフ電圧Vgoffの基準電位を決めて、さらにVampの電圧を設定することで、同位相かつ同振幅のコモン電圧Vcomと、ゲートオフ電圧Vgoffを生成することが可能である。   Accordingly, by selecting the resistance ratio so as to satisfy all the above-described conditions, the VcomH voltage and the VgoffL voltage are set to determine the reference potentials for the common voltage Vcom and the gate-off voltage Vgoff. By setting the voltage, it is possible to generate the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage Vgoff.

以上説明したように、振幅基準発生回路及びVcomH基準発生回路及びVgoffL基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来る。   As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated by the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit.

さらに、本実施の形態による電源回路は、抵抗やオペアンプなどで実現可能であるため、ICに集積可能であり、部品点数を減らすことが出来る。   Furthermore, since the power supply circuit according to this embodiment can be realized by a resistor, an operational amplifier, or the like, it can be integrated in an IC and the number of components can be reduced.

さらに、抵抗比で各電圧レベル及び振幅を決定するため、抵抗値を高くすれば定常的な電流を抑え、低消費電力化が可能である。   Furthermore, since each voltage level and amplitude are determined by the resistance ratio, if the resistance value is increased, a steady current can be suppressed and power consumption can be reduced.

以上、第1の実施の形態による電源回路について説明を行ったが、第2の実施の形態による電源回路は、より回路規模を縮小し、消費電力を削減する方法を示す。   Although the power supply circuit according to the first embodiment has been described above, the power supply circuit according to the second embodiment shows a method of further reducing the circuit scale and reducing power consumption.

以下、本発明の第2の実施形態による電源回路を、図4及び図5を用いて説明する。本実施形態は、VcomLを固定したことに特徴を有しており、第1の実施の形態による電源回路のコモン電圧Vcom及びゲートオフ電圧Vgoffの振幅の決定方法が異なるものである。   A power supply circuit according to the second embodiment of the present invention will be described below with reference to FIGS. This embodiment is characterized in that VcomL is fixed, and the method for determining the amplitudes of the common voltage Vcom and the gate-off voltage Vgoff of the power supply circuit according to the first embodiment is different.

図4において、VcomLはGND固定とし、VcomHは第1の実施の形態による電源回路と同様に、VcomH基準発生回路102から生成する。また、VgoffLは第1の実施の形態による電源回路と同様に、VgoffL基準発生回路105から生成する。VgoffHはVcomHとVgoffLをVgoffH生成回路に入力して生成する。すなわち第1の実施の形態による電源回路でVgoffH生成回路に入力していたVampの代わりにVcomHを入力する。各回路の具体的な内部構成は第1の実施の形態による電源回路と同じである。従って、VgoffHは次式で示される。   In FIG. 4, VcomL is fixed to GND, and VcomH is generated from the VcomH reference generation circuit 102 as in the power supply circuit according to the first embodiment. In addition, VgoffL is generated from the VgoffL reference generation circuit 105 as in the power supply circuit according to the first embodiment. VgoffH is generated by inputting VcomH and VgoffL to the VgoffH generation circuit. That is, VcomH is input instead of Vamp input to the VgoffH generation circuit in the power supply circuit according to the first embodiment. The specific internal configuration of each circuit is the same as that of the power supply circuit according to the first embodiment. Therefore, VgoffH is expressed by the following equation.

VgoffH = C・VgoffL+D・VcomH …(5)
(但し、C={(R4c+R4d)・R4a}/{(R4a+R4b)・R4c}、D=R4b/R4c、とする。)
ここで、ゲートオフ電圧Vgoffの振幅を、VgoffLの設定によらずVcomHの設定だけで生成するための条件を示すと、R4a=R4c=R4b=R4d、であり、これを式(5)に代入して次式を得る。
VgoffH = C · VgoffL + D · VcomH (5)
(However, C = {(R4c + R4d) · R4a} / {(R4a + R4b) · R4c}, D = R4b / R4c).
Here, a condition for generating the amplitude of the gate-off voltage Vgoff only by setting VcomH regardless of the setting of VgoffL is R4a = R4c = R4b = R4d, which is substituted into the equation (5). The following formula is obtained.

VgoffH−VgoffL = VcomH …(6)
従ってVcomLをGNDに固定したとき、VgoffH生成回路の抵抗値を全て等しくすることで、VcomHの電圧と、VgoffLの電圧と、を設定して、同位相かつ同振幅のコモン電圧Vcomと、ゲートオフ電圧Vgoffを生成することが可能である。
VgoffH−VgoffL = VcomH (6)
Therefore, when VcomL is fixed at GND, the VcomH voltage and the VgoffL voltage are set by equalizing all the resistance values of the VgoffH generation circuit, so that the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage are set. It is possible to generate Vgoff.

さらに、本実施の形態による電源回路は、第1の実施の形態による電源回路と比較して回路規模を縮小し、消費電力を削減することが出来る。   Furthermore, the power supply circuit according to the present embodiment can reduce the circuit scale and power consumption as compared with the power supply circuit according to the first embodiment.

次に、図5を用いて、第1の実施の形態による電源回路と、図4に示した電源回路と、を切り替えて使用できる電源回路について説明する。図5において、本実施形態による電源回路は、VampとVcomHとを切り替え信号MODEによって切り替えてVgoffに与える電圧セレクタ201と、バッファ107で増幅したVcomLとGNDを切り替え信号MODEによって切り替えて電圧セレクタ110に与える電圧セレクタ202を備えている。なお、VgoffH生成回路の抵抗値を全て等しくする。すなわちR4a=R4c=R4b=R4dとなる。また、VcomLをGND固定にしたとき、振幅基準発生回路101と、VcomL生成回路103と、バッファ107はそれぞれの電源を切ることで消費電力を削減することが出来る。   Next, a power supply circuit that can be used by switching between the power supply circuit according to the first embodiment and the power supply circuit shown in FIG. 4 will be described with reference to FIG. In FIG. 5, the power supply circuit according to the present embodiment switches the voltage Vamp and VcomH by the switching signal MODE and applies it to Vgoff, and switches the voltage VcomL and GND amplified by the buffer 107 to the voltage selector 110 by switching by the switching signal MODE. A voltage selector 202 is provided. All the resistance values of the VgoffH generation circuit are made equal. That is, R4a = R4c = R4b = R4d. In addition, when VcomL is fixed to GND, the power consumption of the amplitude reference generation circuit 101, the VcomL generation circuit 103, and the buffer 107 can be reduced by turning off the respective power supplies.

以上説明したように、VcomLをGNDに固定した場合、低消費電力であり、かつ振幅基準発生回路及びVcomH基準発生回路及びVgoffL基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来る。   As described above, when VcomL is fixed to GND, the power consumption is low, and the common voltage Vcom having the same phase and the same amplitude according to the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit. The gate-off voltage Vgoff can be easily generated.

以上、第2の実施の形態による電源回路について説明を行ったが、第3の実施の形態による電源回路では、基準電圧を変えても同様に同位相かつ同振幅の容易に切り替える方法について述べる。   The power supply circuit according to the second embodiment has been described above. However, in the power supply circuit according to the third embodiment, a method of easily switching the same phase and the same amplitude even when the reference voltage is changed will be described.

以下、本発明の第3の実施形態による電源回路を、図6から図8を用いて説明する。最初に、図6を用いて、本実施形態による電源回路の全体構成について説明する。   Hereinafter, a power supply circuit according to a third embodiment of the present invention will be described with reference to FIGS. First, the overall configuration of the power supply circuit according to the present embodiment will be described with reference to FIG.

本実施形態による電源回路は、設定値を保持する設定レジスタ100と、基準電圧Vregから設定値に従って電圧Vampを生成する振幅基準発生回路101と、基準電圧Vregから設定値に従って電圧VcomLを生成するVcomL基準発生回路301と、前記VcomLと前記Vampから電圧VcomHを生成するVcomH生成回路302と、基準電圧Vregから設定値に従って電圧VgoffHを生成するVgoffH基準発生回路303と、前記VgoffHと前記Vampから電圧VgoffLを生成するVgoffL生成回路304と、VcomH及びVcomL及びVgoffH及びVgoffLを受けて電流増幅するバッファ106から109と、交流化信号Mに従ってVcomH及びVcomLを切り替えてコモン電圧Vcomを生成する電圧セレクタ110と、交流化信号Mに従ってVgoffH及びVgoffLを切り替えてゲートオフ電圧Vgoffを生成する電圧セレクタ111と、から構成される。   The power supply circuit according to the present embodiment includes a setting register 100 that holds a setting value, an amplitude reference generation circuit 101 that generates a voltage Vamp from the reference voltage Vreg according to the setting value, and a VcomL that generates the voltage VcomL from the reference voltage Vreg according to the setting value. A reference generation circuit 301, a VcomH generation circuit 302 that generates a voltage VcomH from the VcomL and the Vamp, a VgoffH reference generation circuit 303 that generates a voltage VgoffH from a reference voltage Vreg according to a set value, and a voltage VgoffL from the VgoffH and the Vamp VcomoffL generation circuit 304 that generates VcomH, VcomH and VcommL, and buffers 106 to 109 that receive current amplification upon receiving VgoffH and VgoffL, and VcomH and VcomL are switched according to AC signal M The voltage selector 110 which generates a Mont voltage Vcom, the voltage selector 111 which generates a gate-off voltage Vgoff switches the VgoffH and VgoffL accordance AC signal M, composed.

次に本実施形態による電源回路の動作について説明する。振幅基準発生回路101は、基準電圧Vregを基準として設定値に従って、VcomH生成回路302及びVgoffL生成回路304の基準電圧である電圧Vampを生成して、コモン電圧Vcom及びゲートオフ電圧Vgoffの電圧振幅を決定する。VcomL基準発生回路301は、基準電圧Vregを基準として設定値に従って、コモン電圧Vcomの低電位側電圧となる電圧VcomLを生成する。VcomH生成回路302は、VcomLを基準としてVampに従って、コモン電圧Vcomの高電位側電圧となる電圧VcomHを生成する。バッファ106及びバッファ107及び電圧セレクタ110は第1の実施形態による電源回路と動作は同じである。VgoffH基準発生回路303は、基準電圧Vregを基準として設定値に従って、ゲートオフ電圧Vgoffの高電位側電圧となる電圧VgoffHを生成する。VgoffL生成回路304は、VgoffHを基準としてVampに従って、ゲートオフ電圧Vgoffの低電位側電圧となる電圧VgoffLを生成する。なお、電圧VgoffLはVgoffHとの電位差がコモン電圧Vcomの振幅と同じになるようにする。バッファ108及びバッファ109及び電圧セレクタ111は第1の実施形態による電源回路と動作は同じである。   Next, the operation of the power supply circuit according to the present embodiment will be described. The amplitude reference generation circuit 101 generates a voltage Vamp that is a reference voltage of the VcomH generation circuit 302 and the VgoffL generation circuit 304 according to a set value with the reference voltage Vreg as a reference, and determines the voltage amplitude of the common voltage Vcom and the gate-off voltage Vgoff. To do. The VcomL reference generation circuit 301 generates a voltage VcomL that is a low potential side voltage of the common voltage Vcom in accordance with a set value with reference to the reference voltage Vreg. The VcomH generation circuit 302 generates a voltage VcomH that is a high potential side voltage of the common voltage Vcom according to Vamp with VcomL as a reference. The operation of the buffer 106, the buffer 107, and the voltage selector 110 is the same as that of the power supply circuit according to the first embodiment. The VgoffH reference generation circuit 303 generates a voltage VgoffH that is a high-potential-side voltage of the gate-off voltage Vgoff according to a set value with reference to the reference voltage Vreg. The VgoffL generation circuit 304 generates a voltage VgoffL that is a low potential side voltage of the gate-off voltage Vgoff according to Vamp with VgoffH as a reference. The voltage VgoffL is set such that the potential difference from VgoffH is the same as the amplitude of the common voltage Vcom. The operation of the buffer 108, the buffer 109, and the voltage selector 111 is the same as that of the power supply circuit according to the first embodiment.

次に図7を用いて本実施形態による電源回路のコモン電圧Vcomを生成する回路について具体例を挙げて詳細に説明する。図7において、振幅基準電圧発生回路101は、第1の実施形態による電源回路のそれと同じ構成である。VcomL基準発生回路301は、VcomH基準発生回路102と同じ構成であり、VcomHの代わりにVcomLを生成することが異なる。VcomH生成回路302は、オペアンプOP10と、抵抗R6aからR6dと、から構成される。なお、VcomHは通常正の電源電圧DDVDH付近の電圧値に設定されるため、OP2とOP6の正の電源はDDVDH、負の電源はグランドGNDとする。また、VcomLは通常GND付近の電圧値に設定されるため、OP3とOP7の正の電源はDDVDH、負の電源は負の電源電圧VCLとする。また電圧振幅に係わる電圧Vampを生成するOP1の正の電源はDDVDH、負の電源はグランドGNDとする。   Next, the circuit for generating the common voltage Vcom of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 7, an amplitude reference voltage generation circuit 101 has the same configuration as that of the power supply circuit according to the first embodiment. The VcomL reference generation circuit 301 has the same configuration as the VcomH reference generation circuit 102, and differs in that VcomL is generated instead of VcomH. The VcomH generation circuit 302 includes an operational amplifier OP10 and resistors R6a to R6d. Since VcomH is normally set to a voltage value near the positive power supply voltage DDVDH, the positive power supply of OP2 and OP6 is DDVDH, and the negative power supply is the ground GND. Since VcomL is normally set to a voltage value near GND, the positive power supply of OP3 and OP7 is DDVDH, and the negative power supply is the negative power supply voltage VCL. The positive power source of OP1 that generates the voltage Vamp related to the voltage amplitude is DDVDH, and the negative power source is the ground GND.

VcomH生成回路302は差動増幅回路を成し、VcomLとVampからVcomHを生成する。VcomHの電圧は次式により表される。   The VcomH generation circuit 302 forms a differential amplifier circuit, and generates VcomH from VcomL and Vamp. The voltage of VcomH is expressed by the following equation.

VcomH = E・VcomL+F・Vamp …(7)
(但し、E={(R6c+R6d)・R6a}/{(R6a+R6b)・R6c}、F=R6b/R6c、とする。)
以上のように、VcomLとVampからVcomHを生成することが可能であり、VcomLとVampを設定値により調節してVcomの振幅及び電圧レベルを容易に調節可能である。
VcomH = E · VcomL + F · Vamp (7)
(However, E = {(R6c + R6d) · R6a} / {(R6a + R6b) · R6c}, F = R6b / R6c)
As described above, VcomH can be generated from VcomL and Vamp, and the amplitude and voltage level of Vcom can be easily adjusted by adjusting VcommL and Vamp according to set values.

ここで、コモン電圧Vcomの振幅を、VcomLの設定によらずVampの設定だけで生成するための条件を示すと、R6a=R6c、R6b=R6d、であり、これを式(7)に代入して次式を得る。   Here, the conditions for generating the amplitude of the common voltage Vcom by only setting Vamp regardless of the setting of VcomL are R6a = R6c, R6b = R6d, and these are substituted into Expression (7). The following formula is obtained.

VcomH−VcomL = (R6b/R6a)・Vamp …(8)
すなわちコモン電圧Vcomの振幅はVampに比例した電圧となる。
VcomH−VcomL = (R6b / R6a) · Vamp (8)
That is, the amplitude of the common voltage Vcom is a voltage proportional to Vamp.

次に図8を用いて本実施形態による電源回路のゲートオフ電圧Vgoffを生成する回路について具体例を挙げて詳細に説明する。図8において、VgoffH基準発生回路303は、VgoffL基準発生回路104と同じ構成であり、VgoffLの代わりにVgoffHを生成することが異なる。VgoffL生成回路304は、オペアンプOP7と、抵抗R7aからR7dと、から構成される。なお、VgoffH及びVgoffLはグランドGNDから負の電源電圧VGLの範囲にあるものとする。   Next, the circuit for generating the gate-off voltage Vgoff of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 8, a VgoffH reference generation circuit 303 has the same configuration as the VgoffL reference generation circuit 104, and differs in that VgoffH is generated instead of VgoffL. The VgoffL generation circuit 304 includes an operational amplifier OP7 and resistors R7a to R7d. Note that VgoffH and VgoffL are in the range from the ground GND to the negative power supply voltage VGL.

VgoffL生成回路604は差動増幅回路を成し、VgoffHとVampからVgoffLを生成する。VgoffLの電圧は次式により表される。   The VgoffL generation circuit 604 forms a differential amplifier circuit, and generates VgoffL from VgoffH and Vamp. The voltage of VgoffL is expressed by the following equation.

VgoffL = G・VgoffH−H・Vamp …(9)
(但し、G={(R7c+R7d)・R7a}/{(R7a+R7b)・R7c}、H=R7d/R7c、とする。)
以上のように、VgoffHとVampからVgoffLを生成することが可能であり、VgoffHとVampを設定値により調節してVgoffの振幅及び電圧レベルを容易に調節可能である。
VgoffL = G · VgoffH−H · Vamp (9)
(However, G = {(R7c + R7d) · R7a} / {(R7a + R7b) · R7c}, H = R7d / R7c).
As described above, VgoffL can be generated from VgoffH and Vamp, and the amplitude and voltage level of Vgoff can be easily adjusted by adjusting VgoffH and Vamp according to the set values.

ここで、ゲートオフ電圧Vgoffの振幅を、VgoffHの設定によらずVampの設定だけで生成するための条件を示すと、R7a=R7c、R7b=R7d、であり、これを式(9)に代入して次式を得る。   Here, the conditions for generating the amplitude of the gate-off voltage Vgoff by only setting Vamp regardless of the setting of VgoffH are R7a = R7c, R7b = R7d, and these are substituted into the equation (9). The following formula is obtained.

VgoffH−VgoffL = (R7b/R7a)・Vamp …(10)
すなわちゲートオフ電圧Vgoffの振幅はVampに比例した電圧となる。
VgoffH−VgoffL = (R7b / R7a) · Vamp (10)
That is, the amplitude of the gate-off voltage Vgoff is a voltage proportional to Vamp.

さらにまた、コモン電圧Vcomの振幅と、ゲートオフ電圧Vgoffの振幅とが、等しくなる条件を示すと、(R6b/R6a)=(R7b/R7a)である。   Furthermore, when the condition that the amplitude of the common voltage Vcom is equal to the amplitude of the gate-off voltage Vgoff is (R6b / R6a) = (R7b / R7a).

従って以上に示した条件を全て満たすように抵抗の比を選ぶことによって、VcomLの電圧と、VgoffHの電圧と、を設定してコモン電圧Vcom及びゲートオフ電圧Vgoffの基準電位を決めて、さらにVampの電圧を設定することで、同位相かつ同振幅のコモン電圧Vcomと、ゲートオフ電圧Vgoffを生成することが可能である。   Accordingly, by selecting the resistance ratio so as to satisfy all of the above-described conditions, the VcomL voltage and the VgoffH voltage are set to determine the reference potentials of the common voltage Vcom and the gate-off voltage Vgoff. By setting the voltage, it is possible to generate the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage Vgoff.

以上説明したように、VcomLを基準としてVcomHを生成して、VgoffHを基準としてVgoffLを生成しても、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来る。   As described above, even when VcomH is generated based on VcomL and VgoffL is generated based on VgoffH, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated.

以上、第3の実施の形態による電源回路について説明を行ったが、第4の実施の形態による電源回路では、より少ないオペアンプで同位相かつ同振幅の2つの電圧を容易に生成する方法を示す。   Although the power supply circuit according to the third embodiment has been described above, the power supply circuit according to the fourth embodiment shows a method of easily generating two voltages having the same phase and the same amplitude with fewer operational amplifiers. .

以下、本発明の第4の実施形態による電源回路を、図9を用いて説明する。   Hereinafter, a power supply circuit according to a fourth embodiment of the present invention will be described with reference to FIG.

本実施形態による電源回路は、第1の実施形態による電源回路のVgoffH生成する回路が異なるだけである。図9に示すように、第1の実施形態による電源回路のVgoffH生成回路105とバッファ108の代わりに、コンデンサ901と、バッファ106で増幅されたVcomHと電圧セレクタに接続するVgoffHとを交流化信号Mにより切り替えてコンデンサ901の+電極と接続する電圧セレクタ902と、バッファ107で増幅されたVcomLとバッファ109で増幅されたVgoffLとを交流化信号Mにより切り替えてコンデンサ901の−電極と接続する電圧セレクタ903と、から構成される。   The power supply circuit according to the present embodiment is different only in the circuit that generates VgoffH of the power supply circuit according to the first embodiment. As shown in FIG. 9, instead of the VgoffH generation circuit 105 and the buffer 108 of the power supply circuit according to the first embodiment, a capacitor 901, VcomH amplified by the buffer 106, and VgoffH connected to the voltage selector are converted into an AC signal. A voltage selector 902 that is switched by M and connected to the positive electrode of the capacitor 901, and a voltage that is connected to the negative electrode of the capacitor 901 by switching between VcomL amplified by the buffer 107 and VgoffL amplified by the buffer 109 by the AC signal M And a selector 903.

次に本実施形態による電源回路の動作について説明する。ここで、交流化信号Mがローレベルのとき液晶パネルの駆動電圧を正極性とし、電圧セレクタ110及び111はそれぞれVcomL及びVgoffLを選択して出力することにする。このとき、電圧セレクタ902はコンデンサ902の+電極とVcomHを接続し、電圧セレクタ903はコンデンサ902の−電極とVcomLとを接続し、コンデンサ901を充電する。十分に充電されるとコンデンサ901の両端の電位差はコモン電圧Vcomの振幅と等しくなる。また、このとき、VgoffHは電圧セレクタ902で切り離されているが、電圧セレクタ111がVgoffLを選択して出力しているため、問題ない。次に、交流化信号Mがハイレベルとなり負極性になると、電圧セレクタ110及び111はそれぞれVcomH及びVgoffHを選択して出力する。このとき、電圧セレクタ902はコンデンサ902の+電極とVgoffHを接続し、電圧セレクタ903はコンデンサ902の−電極とVgoffLとを接続する。従って、VgoffHの電圧はVgoffLからコモン電圧Vcomの振幅の分高い電位となり、ゲートオフ電圧Vgoffはコモン電圧Vcomと同振幅かつ同位相の電圧を出力することが可能である。   Next, the operation of the power supply circuit according to the present embodiment will be described. Here, when the AC signal M is at a low level, the driving voltage of the liquid crystal panel is positive, and the voltage selectors 110 and 111 select and output VcomL and VgoffL, respectively. At this time, the voltage selector 902 connects the + electrode of the capacitor 902 and VcomH, and the voltage selector 903 connects the − electrode of the capacitor 902 and VcomL to charge the capacitor 901. When fully charged, the potential difference across the capacitor 901 becomes equal to the amplitude of the common voltage Vcom. At this time, VgoffH is separated by the voltage selector 902, but there is no problem because the voltage selector 111 selects and outputs VgoffL. Next, when the AC signal M becomes high level and becomes negative, the voltage selectors 110 and 111 select and output VcomH and VgoffH, respectively. At this time, the voltage selector 902 connects the + electrode of the capacitor 902 and VgoffH, and the voltage selector 903 connects the − electrode of the capacitor 902 and VgoffL. Therefore, the voltage of VgoffH becomes higher from VgoffL by the amplitude of the common voltage Vcom, and the gate-off voltage Vgoff can output a voltage having the same amplitude and the same phase as the common voltage Vcom.

以上説明したように、コンデンサを用いて、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来る。コンデンサ901はICの外付け部品と成り得るが、ゲート線の負荷容量が小さければコンデンサ901の容量値も小さくすることが可能であり、ICにも集積可能である。   As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated using the capacitor. The capacitor 901 can be an external component of the IC. However, if the load capacity of the gate line is small, the capacitance value of the capacitor 901 can be reduced and can be integrated in the IC.

以下、本発明の第5の実施形態による、電源回路を含む液晶表示装置を、図10から図12を用いて説明する。   Hereinafter, a liquid crystal display device including a power supply circuit according to a fifth embodiment of the present invention will be described with reference to FIGS.

図10に本実施形態による電源回路を含む液晶表示装置の概要構成を示す。図10において、液晶表示装置は、マイクロプロセッサ(以下、MPU)10と、電源回路20と、液晶駆動回路30と、走査回路40と、液晶パネル50と、から構成される。さらに、液晶駆動回路30は、MPU10からの設定データを受け取るインタフェース部31と、設定データを保持するレジスタ部32を備える。また、電源回路100は、第1から第4の実施形態による電源回路である。   FIG. 10 shows a schematic configuration of the liquid crystal display device including the power supply circuit according to the present embodiment. In FIG. 10, the liquid crystal display device includes a microprocessor (hereinafter referred to as MPU) 10, a power supply circuit 20, a liquid crystal driving circuit 30, a scanning circuit 40, and a liquid crystal panel 50. Furthermore, the liquid crystal driving circuit 30 includes an interface unit 31 that receives setting data from the MPU 10 and a register unit 32 that holds the setting data. The power supply circuit 100 is a power supply circuit according to the first to fourth embodiments.

次に本実施形態による電源回路を含む液晶表示装置の動作について説明する。まず、電源投入後、MPU10は、各回路の動作を設定する命令を、液晶駆動回路30に出力する。インタフェース部31で命令を受け取った液晶駆動回路30は、レジスタ部32に保持する。レジスタ部32に保持した設定値のうち、電源回路20と走査回路40の設定値に関しては、MPU10からの送信命令で、各々に設定値を出力する。   Next, the operation of the liquid crystal display device including the power supply circuit according to the present embodiment will be described. First, after the power is turned on, the MPU 10 outputs a command for setting the operation of each circuit to the liquid crystal drive circuit 30. The liquid crystal driving circuit 30 that has received the command by the interface unit 31 holds it in the register unit 32. Among the setting values held in the register unit 32, the setting values of the power supply circuit 20 and the scanning circuit 40 are output to the respective values in response to a transmission command from the MPU 10.

ここで、図11を用いて、電源回路20の設定値を液晶駆動回路30から送信する方法について詳細に説明する。まず、MPU10から書き込むデータのインデックスが送られ、次にデータが送られ、インデックス毎にレジスタ部32に書き込まれる。送られたデータのうち、電源回路20の設定値がインデックス01hのビット1から0、インデックス02hのビット3から2、インデックス03hのビット2から0、とすると、MPU10からの送信命令が送られてきた時点で、前記ビットを纏めて電源回路20に対して送信する。走査回路40に対しても同様に設定値を送信することが出来る。従って、MPU10とのインタフェース部を液晶駆動回路30に集約して、電源回路20および走査回路40の回路規模を削減することが出来る。   Here, a method for transmitting the set value of the power supply circuit 20 from the liquid crystal drive circuit 30 will be described in detail with reference to FIG. First, an index of data to be written is sent from the MPU 10, then data is sent and written to the register unit 32 for each index. If the set value of the power supply circuit 20 is set to bits 1 to 0 of the index 01h, bits 3 to 2 of the index 02h, and bits 2 to 0 of the index 03h among the sent data, a transmission command from the MPU 10 is sent. At that time, the bits are collectively transmitted to the power supply circuit 20. Similarly, the set value can be transmitted to the scanning circuit 40. Therefore, it is possible to reduce the circuit scale of the power supply circuit 20 and the scanning circuit 40 by consolidating the interface unit with the MPU 10 in the liquid crystal driving circuit 30.

図10に示すように、液晶駆動回路30から送信される設定値は、特に電源回路20では、設定レジスタ100に設定値が保持される。このようにMPU10が各回路の設定値を出力して必要なデータだけを液晶駆動回路30から電源回路20及び走査回路40に出力して各回路の動作を決める。   As shown in FIG. 10, the setting value transmitted from the liquid crystal driving circuit 30 is held in the setting register 100 particularly in the power supply circuit 20. In this way, the MPU 10 outputs the setting values of each circuit and outputs only necessary data from the liquid crystal driving circuit 30 to the power supply circuit 20 and the scanning circuit 40 to determine the operation of each circuit.

また、液晶駆動回路30は、制御信号出力し、コントローラの役目を担う。電源回路20に対しては、昇圧用のクロックDCCLKと、交流化信号Mと、を生成して出力する。電源回路20は液晶駆動回路30からの設定値を設定レジスタ100に取り込み、電源回路20内部の各電圧を設定する。走査回路40も同様に設定値を受け取り、走査回路40内部の設定を行う。電源回路20では設定レジスタの設定値に従って、基準電源Vciから昇圧用のクロックDCCLKをもとに昇圧して各電圧を生成し、液晶駆動回路30に対しては、階調電圧用電源DDVDHと、階調基準電圧VDHを出力する。さらに、走査回路40に対しては、正の高電圧電源VGH(ゲートオン電圧Vgonとなる)と、負の高電圧電源VGLを出力し、ゲートオフ電圧Vgoffを出力する。さらに、液晶パネル50に対しては、液晶パネル50のコモン電極にコモン電圧Vcomを出力する。   Further, the liquid crystal driving circuit 30 outputs a control signal and plays the role of a controller. The power supply circuit 20 generates and outputs a boosting clock DCCLK and an alternating signal M. The power supply circuit 20 takes the set value from the liquid crystal drive circuit 30 into the setting register 100 and sets each voltage inside the power supply circuit 20. Similarly, the scanning circuit 40 receives the set value and performs setting in the scanning circuit 40. In the power supply circuit 20, each voltage is generated by boosting from the reference power supply Vci based on the boosting clock DCCLK according to the setting value of the setting register, and for the liquid crystal driving circuit 30, the gradation voltage power supply DDVDH, A gradation reference voltage VDH is output. Further, a positive high voltage power supply VGH (which becomes a gate-on voltage Vgon) and a negative high voltage power supply VGL are output to the scanning circuit 40, and a gate-off voltage Vgoff is output. Further, the common voltage Vcom is output to the common electrode of the liquid crystal panel 50 for the liquid crystal panel 50.

次に、前記電源が安定になったところで、MPU10は表示データを液晶駆動回路30に出力し、液晶駆動回路30は、階調電圧用電源DDVDHを電源とする階調電圧生成部(図示せず)において、階調基準電圧VDHから各階調の電圧レベルを生成し、表示データに従って階調電圧に変換し、液晶パネル50のデータ線に出力する。   Next, when the power supply becomes stable, the MPU 10 outputs display data to the liquid crystal drive circuit 30, and the liquid crystal drive circuit 30 uses a gradation voltage power supply DDVDH as a power supply. ), A voltage level of each gradation is generated from the gradation reference voltage VDH, converted into a gradation voltage according to display data, and output to the data line of the liquid crystal panel 50.

また、走査回路40は、正高電圧電源VGHと負高電圧電源VGLを電源とし、液晶駆動回路30からのラインクロックCL1に従って、非走査期間はゲートオフ電圧Vgoffを出力し、走査期間は正高電圧電源VGHを走査電圧として、液晶パネル50のゲート線の走査を行う。従って、液晶パネル50に表示がなされる。   The scanning circuit 40 uses a positive high voltage power supply VGH and a negative high voltage power supply VGL as power supplies, and outputs a gate-off voltage Vgoff during the non-scanning period according to the line clock CL1 from the liquid crystal driving circuit 30, and a positive high voltage power supply VGH during the scanning period. Is used as a scanning voltage to scan the gate lines of the liquid crystal panel 50. Accordingly, a display is made on the liquid crystal panel 50.

次に、図12を用いて、電源回路20の内部構成について詳細に説明する。図12において、電源回路20は、100から111の第1の実施の形態による電源回路の各要素と、加えて、電圧調整回路1100と、レギュレータ1101と、昇圧回路1102から1105と、VDH基準発生回路1106と、バッファ1107と、昇圧用のコンデンサC11、C12、C21、C22、C23、C31、C32、とから構成される。なお、各電圧出力には安定化のためのコンデンサCbを付加してある。   Next, the internal configuration of the power supply circuit 20 will be described in detail with reference to FIG. In FIG. 12, a power supply circuit 20 includes each element of the power supply circuit 100 to 111 according to the first embodiment, a voltage adjustment circuit 1100, a regulator 1101, booster circuits 1102 to 1105, and VDH reference generation. A circuit 1106, a buffer 1107, and boost capacitors C11, C12, C21, C22, C23, C31, and C32 are included. A capacitor Cb for stabilization is added to each voltage output.

次に各部の動作について説明する。まず、電圧調整回路1100は、基準電源Vciから基準電圧VregP及び基準電圧VregNを生成して出力する。基準電圧VregP及び基準電圧VregNは第1の実施の形態による電源回路の基準電圧Vregと同じ機能を果たす。レギュレータ1101は基準電源Vciを基準電圧VregPでレギュレートし、安定した電圧Vci1を供給する。昇圧回路1102はチャージポンプ回路であり、昇圧用コンデンサC11、C12を用いて、電圧Vci1を2倍あるいは3倍に昇圧して、電源電圧DDVDHとして出力する。また、昇圧回路1103はチャージポンプ回路であり、昇圧用コンデンサC21、C22、C23を用いて、電源電圧DDVDHを2倍あるいは3倍あるいは4倍に昇圧して、電源電圧VGHとして出力する。また、昇圧回路1104はチャージポンプ回路であり、昇圧用コンデンサC31を用いて、電圧VGHを−1倍して、電源電圧DDVDHとして出力する。また、昇圧回路1105はチャージポンプ回路であり、昇圧用コンデンサC41を用いて、基準電圧Vciを−1倍して、電源電圧VCLとして出力する。VDH基準発生回路1106は、基準電圧VregPから設定値に従って電圧増幅する。増幅した電圧はバッファ1107で電流増幅して、電圧VDHとして出力する。符号104から111は第1の実施の形態による電源回路と同一機能の回路であり、各回路の電源は、昇圧回路1102から1105で生成した電源電圧を用いる。従って安定した基準電圧Vci1から各電源電圧が生成され、コモン電圧Vcom及びゲートオフ電圧Vgoffが生成されて、液晶駆動回路30及び走査回路40及び液晶パネル50に供給され、表示がなされる。   Next, the operation of each unit will be described. First, the voltage adjustment circuit 1100 generates and outputs the reference voltage VregP and the reference voltage VregN from the reference power supply Vci. The reference voltage VregP and the reference voltage VregN perform the same function as the reference voltage Vreg of the power supply circuit according to the first embodiment. The regulator 1101 regulates the reference power supply Vci with the reference voltage VregP, and supplies a stable voltage Vci1. The booster circuit 1102 is a charge pump circuit, and boosts the voltage Vci1 twice or three times using the boosting capacitors C11 and C12, and outputs the boosted voltage as the power supply voltage DDVDH. The booster circuit 1103 is a charge pump circuit that boosts the power supply voltage DDVDH by 2 times, 3 times, or 4 times using the boost capacitors C21, C22, and C23, and outputs the boosted voltage as a power supply voltage VGH. The booster circuit 1104 is a charge pump circuit, which multiplies the voltage VGH by −1 using the booster capacitor C31 and outputs it as the power supply voltage DDVDH. The booster circuit 1105 is a charge pump circuit, which uses the boosting capacitor C41 to multiply the reference voltage Vci by −1 and outputs it as the power supply voltage VCL. The VDH reference generation circuit 1106 amplifies the voltage from the reference voltage VregP according to a set value. The amplified voltage is current-amplified by the buffer 1107 and output as the voltage VDH. Reference numerals 104 to 111 denote circuits having the same functions as those of the power supply circuit according to the first embodiment, and the power supply voltage generated by the booster circuits 1102 to 1105 is used as the power supply of each circuit. Accordingly, each power supply voltage is generated from the stable reference voltage Vci1, and the common voltage Vcom and the gate-off voltage Vgoff are generated and supplied to the liquid crystal driving circuit 30, the scanning circuit 40, and the liquid crystal panel 50, and display is performed.

以上説明したように、振幅基準発生回路及びVcomH基準発生回路及びVgoffL基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来、またMPU10から設定データを更新すれば、簡単に電圧レベル及び振幅を変更することが出来る。   As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated by the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit. If the setting data is updated, the voltage level and amplitude can be easily changed.

本発明は以上に示した実施の形態に限定されるものではなく、その主旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、第1の実施の形態による電源回路の基準電圧Vregは振幅基準発生回路101及びVcomH基準発生回路102及びVgoffL基準発生回路105に共通の電圧としたが、これを別々の電圧レベルに変えても何ら問題ない。   It goes without saying that the present invention is not limited to the embodiment described above, and various modifications can be made without departing from the spirit of the present invention. For example, the reference voltage Vreg of the power supply circuit according to the first embodiment is a voltage common to the amplitude reference generation circuit 101, the VcomH reference generation circuit 102, and the VgoffL reference generation circuit 105, but this is changed to different voltage levels. There is no problem.

上記本発明の第1〜第5の実施の形態によれば、定常電流を抑えて低消費電力であり、かつVcom及びVgoffの振幅や電圧レベルを容易に変更可能にして使い勝手の良い、低コストな電源回路及びそれを用いた液晶駆動回路を実現できる。   According to the first to fifth embodiments of the present invention, low power consumption is achieved by suppressing steady current, and the amplitude and voltage level of Vcom and Vgoff can be easily changed, and the usability is low. A power supply circuit and a liquid crystal driving circuit using the power supply circuit can be realized.

本発明の第1の実施形態による電源回路の概略構成を示す図である。It is a figure which shows schematic structure of the power supply circuit by the 1st Embodiment of this invention. 本発明の第1の実施形態による電源回路のコモン電圧Vcomを生成する回路の詳細構成を示す図である。It is a figure which shows the detailed structure of the circuit which produces | generates the common voltage Vcom of the power supply circuit by the 1st Embodiment of this invention. 本発明の第1の実施形態による電源回路のゲートオフ電圧Vgoffを生成する回路の詳細構成を示す図である。It is a figure which shows the detailed structure of the circuit which produces | generates the gate-off voltage Vgoff of the power supply circuit by the 1st Embodiment of this invention. 本発明の第2の実施形態による電源回路の概略構成を示す図である。It is a figure which shows schematic structure of the power supply circuit by the 2nd Embodiment of this invention. 本発明の第2の実施形態による電源回路の概略構成を示す図である。It is a figure which shows schematic structure of the power supply circuit by the 2nd Embodiment of this invention. 本発明の第3の実施形態による電源回路の概略構成を示す図である。It is a figure which shows schematic structure of the power supply circuit by the 3rd Embodiment of this invention. 本発明の第3の実施形態による電源回路のコモン電圧Vcomを生成する回路の詳細構成を示す図である。It is a figure which shows the detailed structure of the circuit which produces | generates the common voltage Vcom of the power supply circuit by the 3rd Embodiment of this invention. 本発明の第3の実施形態による電源回路のゲートオフ電圧Vgoffを生成する回路の詳細構成を示す図である。It is a figure which shows the detailed structure of the circuit which produces | generates the gate-off voltage Vgoff of the power supply circuit by the 3rd Embodiment of this invention. 本発明の第4の実施形態による電源回路の概略構成を示す図である。It is a figure which shows schematic structure of the power supply circuit by the 4th Embodiment of this invention. 本発明の第5の実施形態による電源回路を含む液晶表示装置の概略構成を示す図である。It is a figure which shows schematic structure of the liquid crystal display device containing the power supply circuit by the 5th Embodiment of this invention. 本発明の第5の実施形態による電源回路を含む液晶表示装置の設定データの送信方法を示す図である。It is a figure which shows the transmission method of the setting data of the liquid crystal display device containing the power supply circuit by the 5th Embodiment of this invention. 本発明の第5の実施形態による電源回路の内部の詳細構成を示す図である。It is a figure which shows the detailed structure inside the power supply circuit by the 5th Embodiment of this invention. 従来の電源回路の概略構成を示す図である。It is a figure which shows schematic structure of the conventional power supply circuit.

符号の説明Explanation of symbols

100…設定レジスタ、101…振幅基準発生回路、102…VcomH基準発生回路、103…VcomL生成回路、104…VgoffL基準発生回路、105…VgoffH生成回路、106…バッファ、107…バッファ、108…バッファ、109…バッファ、110…電圧セレクタ、111…電圧セレクタ。
DESCRIPTION OF SYMBOLS 100 ... Setting register, 101 ... Amplitude reference generation circuit, 102 ... VcomH reference generation circuit, 103 ... VcomL generation circuit, 104 ... VgoffL reference generation circuit, 105 ... VgoffH generation circuit, 106 ... Buffer, 107 ... Buffer, 108 ... Buffer, 109... Buffer, 110... Voltage selector, 111.

Claims (11)

データ線及び走査線に接続された画素電極と前記画素電極に対向する共通電極とを有する画素部がマトリックス状に配列された表示パネルと、
表示データに応じた階調電圧を、前記データ線を介して前記画素部の前記画素電極へ出力するための駆動回路と、
前記画素部の前記画素電極をオンするためのゲートオン電圧と前記画素部の前記画素電極をオフするためのゲートオフ電圧を、前記走査線を介して前記画素部の前記画素電極へ出力するための走査回路と、
前記階調電圧のための基準電圧と、前記ゲートオン電圧と、前記ゲートオフ電圧と、前記共通電極のためのコモン電圧を生成するための電源回路とを備える表示装置において、
前記電源回路は、前記コモン電圧に相当する電荷を保持するための保持回路を備え、
前記電源回路は、前記保持回路に保持された前記コモン電圧から前記ゲートオフ電圧を生成することを特徴とする表示装置。
A display panel in which pixel portions having pixel electrodes connected to data lines and scanning lines and a common electrode facing the pixel electrodes are arranged in a matrix;
A driving circuit for outputting a gradation voltage corresponding to display data to the pixel electrode of the pixel portion via the data line;
Scan for outputting a gate-on voltage for turning on the pixel electrode of the pixel portion and a gate-off voltage for turning off the pixel electrode of the pixel portion to the pixel electrode of the pixel portion via the scanning line. Circuit,
In a display device comprising a reference voltage for the gradation voltage, the gate-on voltage, the gate-off voltage, and a power supply circuit for generating a common voltage for the common electrode,
The power supply circuit includes a holding circuit for holding a charge corresponding to the common voltage,
The display device, wherein the power supply circuit generates the gate-off voltage from the common voltage held in the holding circuit.
前記電源回路は、
前記コモン電圧を生成するための第1の生成回路と、
保持された前記電荷から前記ゲートオフ電圧を生成するための第2の生成回路を備えることを特徴とする請求項1に記載の表示装置。
The power supply circuit is
A first generation circuit for generating the common voltage;
The display device according to claim 1, further comprising a second generation circuit configured to generate the gate-off voltage from the held charge.
前記電源回路は、前記第1の生成回路と前記保持回路との接続と、前記第2の生成回路と前記保持回路との接続とを切り替えるための切替回路を備えることを特徴とする請求項2に記載の表示装置。   The power supply circuit includes a switching circuit for switching connection between the first generation circuit and the holding circuit and connection between the second generation circuit and the holding circuit. The display device described in 1. 前記コモン電圧は、互いに電位の異なる第1のコモン電圧と第2のコモン電圧とを含み、
前記ゲートオフ電圧は、互いに電位の異なる第1のゲートオフ電圧と第2のゲートオフ電圧とを含み、
前記コモン電圧として出力するために、前記第1のコモン電圧と前記第2のコモン電圧を切り替える第1の切替回路と、
前記ゲートオフ電圧として出力するために、前記第1のゲートオフ電圧と前記第2のゲートオフ電圧を切り替える第2の切替回路とを備え、
前記第2の切替回路は、前記第1の切替回路が前記第1のコモン電圧を選択する場合に、第1のゲートオフ電圧を選択し、前記第1の切替回路が前記第2のコモン電圧を選択する場合に、第2のゲートオフ電圧を選択することを特徴とする請求項2に記載の表示装置。
The common voltage includes a first common voltage and a second common voltage having different potentials,
The gate-off voltage includes a first gate-off voltage and a second gate-off voltage having different potentials,
A first switching circuit that switches between the first common voltage and the second common voltage in order to output the common voltage;
A second switching circuit that switches between the first gate-off voltage and the second gate-off voltage in order to output as the gate-off voltage;
The second switching circuit selects a first gate-off voltage when the first switching circuit selects the first common voltage, and the first switching circuit selects the second common voltage. 3. The display device according to claim 2, wherein the second gate-off voltage is selected when selecting.
前記切替回路は、前記第1の切替回路が前記第1のコモン電圧を選択する場合に、前記第1の生成回路と前記保持回路との接続を選択し、前記第1の切替回路が前記第2のコモン電圧を選択する場合に、前記第2の生成回路と前記保持回路との接続を選択することを特徴とする請求項4に記載の表示装置。   The switching circuit selects connection between the first generation circuit and the holding circuit when the first switching circuit selects the first common voltage, and the first switching circuit selects the first common voltage. 5. The display device according to claim 4, wherein a connection between the second generation circuit and the holding circuit is selected when a common voltage of 2 is selected. 前記コモン電圧は、互いに電位の異なる第1のコモンと第2のコモン電圧とを含み、
前記ゲートオフ電圧は、互いに電位の異なる第1のゲートオフ電圧と第2のゲートオフ電圧とを含み、
前記保持回路は、前記第1のコモン電圧と前記第2のコモン電圧との電位差に応じた電荷を、前記コモン電圧に相当する電荷として、保持することを特徴とする請求項1に記載の表示装置。
The common voltage includes a first common and a second common voltage having different potentials,
The gate-off voltage includes a first gate-off voltage and a second gate-off voltage having different potentials,
2. The display according to claim 1, wherein the holding circuit holds a charge corresponding to a potential difference between the first common voltage and the second common voltage as a charge corresponding to the common voltage. apparatus.
データ線及び走査線に接続された画素電極と前記画素電極に対向する共通電極とを有する画素部がマトリックス状に配列された表示パネルと、
表示データに応じた階調電圧を、前記データ線を介して前記画素部の前記画素電極へ出力するための駆動回路と、
前記画素部の前記画素電極をオンするためのゲートオン電圧と前記画素部の前記画素電極をオフするためのゲートオフ電圧を、前記走査線を介して前記画素部の前記画素電極へ出力するための走査回路と、
前記階調電圧のための基準電圧と、前記ゲートオン電圧と、前記ゲートオフ電圧と、前記共通電極のためのコモン電圧を生成するための電源回路を備える表示装置において、
前記電源回路は、
前記コモン電圧に相当する電荷を保持するためのコンデンサと、
前記画素部の極性の変化に応じて、前記コンデンサへの充電と前記コンデンサからの放電を切り替えるセレクタとを備えることを特徴とする表示装置。
A display panel in which pixel portions having pixel electrodes connected to data lines and scanning lines and a common electrode facing the pixel electrodes are arranged in a matrix;
A driving circuit for outputting a gradation voltage corresponding to display data to the pixel electrode of the pixel portion via the data line;
Scan for outputting a gate-on voltage for turning on the pixel electrode of the pixel portion and a gate-off voltage for turning off the pixel electrode of the pixel portion to the pixel electrode of the pixel portion via the scanning line. Circuit,
In a display device comprising a reference voltage for the gradation voltage, the gate-on voltage, the gate-off voltage, and a power supply circuit for generating a common voltage for the common electrode,
The power supply circuit is
A capacitor for holding a charge corresponding to the common voltage;
A display device comprising: a selector that switches charging to the capacitor and discharging from the capacitor in accordance with a change in polarity of the pixel portion.
前記セレクタは、前記画素部の極性を変化するための交流化信号に従って、前記コンデンサへの充電と前記コンデンサからの放電を切り替えることを特徴とする請求項7に記載の表示装置。   The display device according to claim 7, wherein the selector switches between charging the capacitor and discharging from the capacitor in accordance with an alternating signal for changing the polarity of the pixel unit. 前記コモン電圧は、互いに電位の異なる第1のコモン電圧と第2のコモン電圧とを含み、
前記ゲートオフ電圧は、互いに電位の異なる第1のゲートオフ電圧と第2のゲートオフ電圧とを含み、
前記セレクタは、前記電源回路が前記第1のコモン電圧及び前記第1のゲートオフ電圧を出力する場合に、前記コンデンサへの充電を選択し、前記電源回路が前記第2のコモン電圧及び前記第2のゲートオフ電圧を出力する場合に、前記コンデンサからの放電を選択することを特徴とする請求項7に記載の表示装置。
The common voltage includes a first common voltage and a second common voltage having different potentials,
The gate-off voltage includes a first gate-off voltage and a second gate-off voltage having different potentials,
The selector selects charging of the capacitor when the power supply circuit outputs the first common voltage and the first gate-off voltage, and the power supply circuit selects the second common voltage and the second common voltage. The display device according to claim 7, wherein a discharge from the capacitor is selected when the gate-off voltage is output.
データ線及び走査線に接続された画素電極と前記画素電極に対向する共通電極とを有する画素部がマトリックス状に配列された表示パネルと、
表示データに応じた階調電圧を、前記データ線を介して前記画素部の前記画素電極へ出力するための駆動回路と、
前記画素部を走査するためのゲート電圧を、前記走査線を介して前記画素部の前記画素電極へ出力するための走査回路と、
前記階調電圧のための基準電圧と、前記ゲート電圧と、前記共通電極のためのコモン電圧を生成するための電源回路とを備える表示装置において、
前記電源回路は、前記コモン電圧に相当する電荷を保持するためのコンデンサを備え、
前記電源回路は、前記コンデンサに保持された前記コモン電圧から前記ゲート電圧を生成することを特徴とする表示装置。
A display panel in which pixel portions having pixel electrodes connected to data lines and scanning lines and a common electrode facing the pixel electrodes are arranged in a matrix;
A driving circuit for outputting a gradation voltage corresponding to display data to the pixel electrode of the pixel portion via the data line;
A scanning circuit for outputting a gate voltage for scanning the pixel portion to the pixel electrode of the pixel portion via the scanning line;
In a display device comprising a reference voltage for the gradation voltage, the gate voltage, and a power supply circuit for generating a common voltage for the common electrode,
The power supply circuit includes a capacitor for holding a charge corresponding to the common voltage,
The display device, wherein the power supply circuit generates the gate voltage from the common voltage held in the capacitor.
前記コモン電圧は、互いに電位の異なる第1のコモン電圧と第2のコモン電圧を含み、
前記ゲートオフ電圧は、互いに電位の異なる第1のゲート電圧と第2のゲート電圧とを含み、
前記コンデンサは、前記電源回路が前記第1のコモン電圧及び前記第1のゲート電圧を出力する場合に、前記コモン電圧によって充電し、前記電源回路が前記第2のコモン電圧及び前記第2のゲート電圧を出力する場合に、前記ゲート電圧として放電することを特徴とする請求項10に記載の表示装置。
The common voltage includes a first common voltage and a second common voltage having different potentials,
The gate-off voltage includes a first gate voltage and a second gate voltage having different potentials,
The capacitor is charged by the common voltage when the power supply circuit outputs the first common voltage and the first gate voltage, and the power supply circuit is charged by the second common voltage and the second gate. The display device according to claim 10, wherein when a voltage is output, the gate voltage is discharged.
JP2006212741A 2006-08-04 2006-08-04 Display device Expired - Fee Related JP4541332B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212741A JP4541332B2 (en) 2006-08-04 2006-08-04 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212741A JP4541332B2 (en) 2006-08-04 2006-08-04 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001171888A Division JP3948224B2 (en) 2001-06-07 2001-06-07 Display device

Publications (2)

Publication Number Publication Date
JP2006309272A true JP2006309272A (en) 2006-11-09
JP4541332B2 JP4541332B2 (en) 2010-09-08

Family

ID=37476132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212741A Expired - Fee Related JP4541332B2 (en) 2006-08-04 2006-08-04 Display device

Country Status (1)

Country Link
JP (1) JP4541332B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114014A1 (en) * 2009-04-01 2010-10-07 ローム株式会社 Liquid crystal driving apparatus
JP2011033883A (en) * 2009-08-03 2011-02-17 Casio Computer Co Ltd Liquid crystal display device and method for driving the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04362689A (en) * 1991-06-10 1992-12-15 Sharp Corp Driving circuit for display device
JPH08271856A (en) * 1995-03-31 1996-10-18 Sharp Corp Driving voltage generating device for liquid crystal display device
JPH09197366A (en) * 1996-01-24 1997-07-31 Toshiba Corp Liquid crystal dividing circuit
JPH10301087A (en) * 1997-04-24 1998-11-13 Hitachi Ltd Liquid crystal display device
JPH11288255A (en) * 1998-04-06 1999-10-19 Hitachi Ltd Liquid crystal display device
JP2001075536A (en) * 1999-09-03 2001-03-23 Nec Corp Booster circuit, source circuit and liquid crystal drive device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04362689A (en) * 1991-06-10 1992-12-15 Sharp Corp Driving circuit for display device
JPH08271856A (en) * 1995-03-31 1996-10-18 Sharp Corp Driving voltage generating device for liquid crystal display device
JPH09197366A (en) * 1996-01-24 1997-07-31 Toshiba Corp Liquid crystal dividing circuit
JPH10301087A (en) * 1997-04-24 1998-11-13 Hitachi Ltd Liquid crystal display device
JPH11288255A (en) * 1998-04-06 1999-10-19 Hitachi Ltd Liquid crystal display device
JP2001075536A (en) * 1999-09-03 2001-03-23 Nec Corp Booster circuit, source circuit and liquid crystal drive device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114014A1 (en) * 2009-04-01 2010-10-07 ローム株式会社 Liquid crystal driving apparatus
JP5643749B2 (en) * 2009-04-01 2014-12-17 ローム株式会社 Liquid crystal drive device
US8970460B2 (en) 2009-04-01 2015-03-03 Rohm Co., Ltd. Liquid crystal driving apparatus
JP2011033883A (en) * 2009-08-03 2011-02-17 Casio Computer Co Ltd Liquid crystal display device and method for driving the same

Also Published As

Publication number Publication date
JP4541332B2 (en) 2010-09-08

Similar Documents

Publication Publication Date Title
JP3948224B2 (en) Display device
US20060007095A1 (en) Display apparatus and power supply device for displaying
US6762565B2 (en) Display apparatus and power supply device for displaying
JP4193771B2 (en) Gradation voltage generation circuit and drive circuit
US8289312B2 (en) Liquid crystal display device
KR101469468B1 (en) LCD and drive method thereof
US7609245B2 (en) Liquid crystal device, method of driving the same and electronic apparatus
EP1811488A2 (en) Driving device, display device, and method of driving the same
KR101533666B1 (en) Liquid crystal display and driving method of the same
JP2007065134A (en) Liquid crystal display
JP4541332B2 (en) Display device
KR101194853B1 (en) Circuit for modulating scan pulse, liquid crystal display using it
JP2011017816A (en) Data line driving circuit and display device
US8441431B2 (en) Backlight unit and liquid crystal display using the same
JP2007093722A (en) Driving device
KR20110035421A (en) Driving circuit for liquid crystal display device and method for driving the same
KR100997512B1 (en) Liquid crystal display device
KR101102017B1 (en) Method and apparatus for generating gate-on voltage of liquid crystal display panel
KR20050055159A (en) Liquid crystal display and driving method thereof
KR101047109B1 (en) Analog buffer and its driving method, liquid crystal display device using the same and its driving method
KR101194647B1 (en) Common electrode driving circuit for liquid crystal display
KR20060016285A (en) Display device
KR20050089571A (en) Liquid crystal display and driving method thereof
JPH08179273A (en) Liquid crystal display device
KR20070067895A (en) Power supplying device and display apparatus having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100623

R150 Certificate of patent or registration of utility model

Ref document number: 4541332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees