JP2006245545A - Circuit substrate and semiconductor device - Google Patents
Circuit substrate and semiconductor device Download PDFInfo
- Publication number
- JP2006245545A JP2006245545A JP2006011471A JP2006011471A JP2006245545A JP 2006245545 A JP2006245545 A JP 2006245545A JP 2006011471 A JP2006011471 A JP 2006011471A JP 2006011471 A JP2006011471 A JP 2006011471A JP 2006245545 A JP2006245545 A JP 2006245545A
- Authority
- JP
- Japan
- Prior art keywords
- spiral inductor
- semiconductor device
- chip mounting
- flip chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、インダクタを含む回路基板および半導体装置に関する。 The present invention relates to a circuit board including an inductor and a semiconductor device.
図14は、特許文献1に記載された差動増幅回路を示す図である。差動増幅回路は、電流制御トランジスタ3と、電流制御トランジスタ3のドレインにそれぞれソースが接続された一対の能動トランジスタ2aおよび2bと、能動トランジスタ2aおよび2bのドレインにそれぞれ接続された負荷抵抗1aおよび1bと、負荷抵抗1aおよび1bにそれぞれ一端が接続された負荷インダクタ11aおよび11bとを含む。電流制御トランジスタ3のソースは、負電源端子8に接続されている。電流制御トランジスタ3のゲートは、電流制御端子6を通して定電圧に固定されている。能動トランジスタ2aおよび2bのゲートに接続された入力端子4aおよび4bには、逆位相の入力信号が印加され、ドレインに流れる電流が入力信号に応じて制御される。負荷インダクタ11aおよび11bの他端は、正電源端子7に接続されている。
FIG. 14 is a diagram illustrating the differential amplifier circuit described in
このような差動増幅回路において、高周波になると利得が低下するという現象が生じるが、負荷インダクタ11aおよび11bを導入しておくことにより、高周波数でこれらのインピーダンスが大きくなることを利用して、負荷のインピーダンスを上げ、利得の減少を防いでいる。
In such a differential amplifier circuit, a phenomenon occurs in which the gain decreases at a high frequency. However, by introducing the
特許文献2には、渦巻き状のスパイラルインダクタの中心部分に位置する端部にバンプによる接続を行うための領域を設けた構成が開示されている。 Patent Document 2 discloses a configuration in which a region for connection by a bump is provided at an end portion located at a central portion of a spiral spiral inductor.
特許文献3には、半導体集積回路内でアルミ配線と外部とを電気的に接続するためにパッドが形成され、そのパッドに高周波信号が通過するように構成された半導体装置が開示されている。この半導体装置において、パッドと半導体集積回路のベースとなる半導体基板との間に存在する寄生容量に並列接続され、パッドと半導体基板との間に位置するように、金属コイルをパッドに一体化させて形成し、寄生容量とコイルとで、高周波信号に対応する共振周波数を有する共振回路を構成している。
特許文献4には、高誘電率薄膜キャパシタ、スパイラルインダクタ、接地用バイアホールおよびボンディングパッドからなり、2個の連続した高誘電率膜キャパシタ、バイアホール、ボンディングパッドをスパイラルインダクタの中央に構成した受動素子回路が開示されている。ここで、ボンディングパッドは、スパイラルインダクタの引き出しである。 特許文献2、特許文献3、および特許文献4は、いずれもスパイラルインダクタの一端に設けられたパッドをスパイラルインダクタの中央に配置した構成である。
しかし、要求される動作周波数が高くなると、回路の寄生容量による信号減衰が大きくなるため、それを補うために大きなピーキング量が必要になる。このため、図14に示した負荷インダクタ11aおよび11bのインダクタンスを大きくする必要があり、負荷インダクタ11aおよび11bが半導体集積回路に占める面積が増大するという課題があった。
However, as the required operating frequency increases, signal attenuation due to circuit parasitic capacitance increases, and a large amount of peaking is required to compensate for this. Therefore, it is necessary to increase the inductances of the
また、半導体集積回路においては、多数の回路が形成されており、それぞれに負荷インダクタを導入しようとすると、多数の負荷インダクタが必要となり、面積が増大するという課題もある。 In addition, in a semiconductor integrated circuit, a large number of circuits are formed, and if a load inductor is to be introduced into each circuit, a large number of load inductors are required, which increases the area.
本発明によれば、
半導体基板と、
前記半導体基板上に形成された多層配線構造と、
前記多層配線構造の表面に配置されたフリップチップ実装用端子と、
平面視において、前記フリップチップ実装用端子を囲むように形成されるとともに、当該フリップチップ実装用端子と電気的に接続されていないスパイラルインダクタと、
を含む半導体装置が提供される。
According to the present invention,
A semiconductor substrate;
A multilayer wiring structure formed on the semiconductor substrate;
Flip-chip mounting terminals disposed on the surface of the multilayer wiring structure;
In a plan view, the spiral inductor formed so as to surround the flip chip mounting terminal and not electrically connected to the flip chip mounting terminal;
A semiconductor device is provided.
本発明によれば、
基材と、
前記基材の表面に配置されたフリップチップ実装用端子と、
平面視において、前記フリップチップ実装用端子を囲むように形成されるとともに、当該フリップチップ実装用端子と電気的に接続されていないスパイラルインダクタと、
を含む回路基板が提供される。
According to the present invention,
A substrate;
Flip-chip mounting terminals disposed on the surface of the substrate;
In a plan view, the spiral inductor formed so as to surround the flip chip mounting terminal and not electrically connected to the flip chip mounting terminal;
A circuit board is provided.
このような構成とすることにより、スパイラルインダクタ内部のデッドスペースにフリップチップ実装用端子が形成された構成とすることができ、省スペース化することができる。 With such a configuration, a flip chip mounting terminal can be formed in a dead space inside the spiral inductor, and space can be saved.
また、本発明の半導体装置または回路基板において、スパイラルインダクタは、高周波における利得低下を補償するピーキング用に導入される。そのため、本発明のスパイラルインダクタは、インピーダンス整合を目的としたモノリシックマイクロ波集積回路(MMIC)の共振回路のインダクタ程高いQ値が必要とされない。従って、スパイラルインダクタをフリップチップ実装用端子を取り囲むように配置しても、スパイラルインダクタにより、半導体装置または回路基板の利得低下を補償することができる。 Further, in the semiconductor device or circuit board of the present invention, the spiral inductor is introduced for peaking that compensates for gain reduction at high frequencies. Therefore, the spiral inductor of the present invention does not require a Q value as high as that of the inductor of the resonance circuit of the monolithic microwave integrated circuit (MMIC) for impedance matching. Therefore, even when the spiral inductor is disposed so as to surround the flip chip mounting terminal, the gain reduction of the semiconductor device or the circuit board can be compensated for by the spiral inductor.
本発明の半導体装置または回路基板は、前記スパイラルインダクタに囲まれた前記フリップチップ実装用端子を含む複数のフリップチップ実用端子をさらに含むことができ、前記複数のフリップチップ実用端子は、前記基材の表面に平面配置された構成とすることができる。 The semiconductor device or the circuit board according to the present invention may further include a plurality of flip chip practical terminals including the flip chip mounting terminals surrounded by the spiral inductor, and the plurality of flip chip practical terminals include the base material. It can be set as the structure planarly arranged on the surface of this.
本発明の半導体装置または回路基板によれば、多数のスパイラルインダクタを設けた場合でも、そのためのスペース増加を抑えることができ、回路基板のサイズを小さく保つことができる。 According to the semiconductor device or the circuit board of the present invention, even when a large number of spiral inductors are provided, an increase in space for that purpose can be suppressed, and the size of the circuit board can be kept small.
本発明の半導体装置または回路基板において、前記基材は、半導体基板と、当該半導体基板上に形成された多層配線構造とを含むことができる。ここで、半導体基板と多層配線構造を含む半導体装置は、たとえば差動増幅回路として機能するように構成することができる。 In the semiconductor device or the circuit board of the present invention, the base material can include a semiconductor substrate and a multilayer wiring structure formed on the semiconductor substrate. Here, the semiconductor device including the semiconductor substrate and the multilayer wiring structure can be configured to function as a differential amplifier circuit, for example.
本発明において、スパイラルインダクタは、高周波における半導体装置の利得低下を補償するピーキング用に導入される。そのため、スパイラルインダクタをフリップチップ実装用端子を取り囲むように配置しても、スパイラルインダクタにより、半導体装置の利得低下を補償することができる。 In the present invention, a spiral inductor is introduced for peaking that compensates for a gain reduction of a semiconductor device at a high frequency. Therefore, even if the spiral inductor is disposed so as to surround the flip chip mounting terminal, the gain reduction of the semiconductor device can be compensated for by the spiral inductor.
また、本発明の回路基板において、前記基材には、それぞれその一端が前記フリップチップ実装用端子として機能する複数の貫通電極が設けられ、前記スパイラルインダクタは、前記複数の貫通電極の少なくとも一つと接続された構成とすることができる。 Further, in the circuit board of the present invention, the base material is provided with a plurality of through electrodes each having one end functioning as the flip chip mounting terminal, and the spiral inductor includes at least one of the plurality of through electrodes. It can be a connected configuration.
ここで、スペーサは、たとえばインターポーザとすることができ、その上にICチップ等をフリップチップ実装してパッケージ化することができる。このような場合に、スペーサにスパイラルインダクタが形成されているので、高周波におけるICチップの利得低下を補償することができる。 Here, the spacer can be, for example, an interposer, and an IC chip or the like can be flip-chip mounted thereon for packaging. In such a case, since the spiral inductor is formed in the spacer, it is possible to compensate for the gain reduction of the IC chip at a high frequency.
本発明によれば、インダクタを含む回路基板および半導体装置を省スペース化することができる。 According to the present invention, a circuit board and a semiconductor device including an inductor can be saved.
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
(第一の実施の形態)
本実施の形態において、回路基板は、半導体装置である。本実施の形態において、基材は、半導体基板および当該半導体基板上に形成された多層配線構造を含む。また、フリップチップ実装用端子は、フリップチップ実装用パッドである。本実施の形態における、半導体装置100は、上記図14に示したような差動増幅回路として機能する構成とすることができる。
(First embodiment)
In the present embodiment, the circuit board is a semiconductor device. In the present embodiment, the base material includes a semiconductor substrate and a multilayer wiring structure formed on the semiconductor substrate. The flip chip mounting terminal is a flip chip mounting pad. The
図1は、本実施の形態における半導体装置の構成を示す上面図である。
半導体装置100は、基材101と、基材101の表面に平面配置された複数のフリップチップ実装用パッド102と、平面視において、一のフリップチップ実装用パッド102を囲むように形成されたスパイラルインダクタ104と、を含む。ここで、複数のフリップチップ実装用パッド102は、マトリクス状に配置される。スパイラルインダクタ104に囲まれたフリップチップ実装用パッド102は、当該スパイラルインダクタ104と電気的に接続されていない。
FIG. 1 is a top view illustrating a configuration of a semiconductor device according to the present embodiment.
The
図2は、図1のA−A断面図である。
基材101は、半導体基板110と、その上に形成された多層配線構造とを含む。ここで、多層配線構造は、層間絶縁膜112と拡散防止膜114との積層構造である。層間絶縁膜112には、配線120とビアプラグ134とが交互に形成される。配線120は、たとえば銅を含む配線金属膜116およびバリアメタル膜118を含む。また、最上層の配線120上には、フリップチップ実装用パッド102が形成される。フリップチップ実装用パッド102は、バリアメタル膜124、たとえば銅を含む金属膜126、および拡散防止膜128により構成される。また、最上層の配線120が形成されたのと同じ層中に、スパイラルインダクタ104が形成される。スパイラルインダクタ104は、たとえば銅を含む金属膜130およびバリアメタル膜132により構成される。
2 is a cross-sectional view taken along the line AA in FIG.
The
また、多層配線構造の下層部には、抵抗144が形成される。抵抗144は、たとえばポリシリコンにより構成することができる。スパイラルインダクタ104と抵抗144は、配線140およびビアプラグ142により電気的に接続される。なお、ここでは、抵抗144が多層配線構造の下層部に形成される例を示したが、抵抗144は、多層配線構造中のどの箇所に形成されてもよい。
A
ここで、一例として、スパイラルインダクタ104は図14の負荷インダクタ11aまたは11b、抵抗144は図14の負荷抵抗1aまたは1bに対応する。図2には図示していないが、半導体基板110上には、トランジスタが形成されており、当該トランジスタは抵抗144に接続される。本実施の形態において、スパイラルインダクタ104は、高周波における半導体装置100の利得低下を補償するピーキング用に導入される。そのため、スパイラルインダクタ104は、インピーダンス整合を目的とする共振回路のインダクタ程高いQ値が必要とされない。従って、本実施の形態において、スパイラルインダクタ104の直下に配線140、ビアプラグ142、抵抗144等の回路素子を配置することができる。また、スパイラルインダクタ104をフリップチップ実装用パッド102を取り囲むように配置しても、スパイラルインダクタ104により、装置100の利得低下を補償することができる。
Here, as an example, the
図3は、本実施の形態における半導体装置100の他の例を示す上面図である。
ここでは、半導体装置100は、平面視において、複数のフリップチップ実装用パッド102をそれぞれ囲むように形成された複数のスパイラルインダクタ104を含む。この場合も、基材101は、図2に示したのと同様に、半導体基板110と、その上に形成された多層配線構造とを含む。
FIG. 3 is a top view illustrating another example of the
Here, the
本実施の形態における半導体装置100によれば、平面視において、スパイラルインダクタ104が、フリップチップ実装用パッド102を囲むように形成されるため、省スペース化を図ることができる。そのため、図3に示したように、多数のスパイラルインダクタ104を設けた場合でも、そのためのスペース増加を低く抑えることができ、半導体装置100のサイズを小さく保ったまま、多数のスパイラルインダクタ104を含む構成とすることができる。本実施の形態における半導体装置において、スパイラルインダクタは、高周波における利得低下を補償するピーキング用に導入される。そのため、スパイラルインダクタを電気的に接続されていないフリップチップ実装用端子を取り囲むように配置しても、スパイラルインダクタにより、半導体装置または回路基板の利得低下を補償することができる。
According to
以下、半導体装置100の種々の変形例を説明する。図4は、本実施の形態における半導体装置100の他の例を示す上面図である。
ここでは、複数のフリップチップ実装用パッド102が千鳥状に配置されている。この構成においても、図3に示したように、複数のスパイラルインダクタ104を含む構成とすることもできる。このように、複数のフリップチップ実装用パッド102は、どのようなパターンに配置されていてもよい。
Hereinafter, various modifications of the
Here, a plurality of flip
図5は、図1のA−A断面図の他の例を示す。ここでは、スパイラルインダクタ104が形成される層が、最上層の配線120と同層ではないという点で、図2に示したものと異なる。このように、スパイラルインダクタ104は、多層配線構造のどの層に形成されてもよい。
FIG. 5 shows another example of the AA sectional view of FIG. Here, the layer in which the
図6は、図1のA−A断面図の他の例を示す。ここでは、スパイラルインダクタ104が、複数の層にわたって形成される点で、図2や図5に示した構成と異なる。ここで、スパイラルインダクタ104は、二層にわたって形成されており、それぞれの層に形成されたスパイラルインダクタ104aおよび104bが接続される。これにより、スパイラルインダクタ104の抵抗を下げることができる。なお、図6においては、スパイラルインダクタ104が二層に形成された例を示したが、スパイラルインダクタ104は、三層以上にわたって形成することもできる。
FIG. 6 shows another example of the AA cross-sectional view of FIG. Here, the
図7は、スパイラルインダクタ104が三層にわたって形成された場合の、各層のスパイラルインダクタ104a、104b、および104cの接続状態を示す図である。ここでは、第一層のスパイラルインダクタ104a、第二層のスパイラルインダクタ104b、および第三のスパイラルインダクタ104cが、それぞれ上下の層に形成されたスパイラルインダクタ104a、104b、または104cと2カ所で接続される。このように、複数層に形成されたスパイラルインダクタ104a〜104cを並列に接続することにより、スパイラルインダクタ104の抵抗を下げることができる。
FIG. 7 is a diagram illustrating a connection state of
図8は、スパイラルインダクタ104が三層にわたって形成された場合の、各層のスパイラルインダクタ104a、104b、および104cの接続状態の他の例を示す図である。ここでは、第一層のスパイラルインダクタ104aの一端aと第二層のスパイラルインダクタ104bの他端bとが接続され、第二層のスパイラルインダクタ104bの一端cと第三のスパイラルインダクタ104cの一端dとがそれぞれ接続される。これにより、スパイラルインダクタ104は、渦巻き状のコイルを形成する。このように、異なる層に形成された複数のスパイラルインダクタ104a〜104cを渦巻き状に直列に接続することにより、スパイラルインダクタ104のインダクタ値を適宜変更することができる。この構成により、インダクタ値の大きいスパイラルインダクタ104を省スペースに配置することができる。
FIG. 8 is a diagram illustrating another example of the connection state of the
図9、図10、および図11は、本実施の形態における半導体装置100の他の例を示す上面図である。ここで、スパイラルインダクタ104は、平面視において、複数のスパイラルインダクタ104を囲むように形成される。このように、スパイラルインダクタ104は、種々の形状とすることができ、平面視において、所望の数のフリップチップ実装用パッド102を囲むように形成することができる。ここでは各例において、一つのスパイラルインダクタ104しか示していないが、いずれの例においても、半導体装置100は、複数のスパイラルインダクタ104を有する構成とすることもできる。
9, FIG. 10 and FIG. 11 are top views showing other examples of the
なお、以上の実施の形態において、複数のフリップチップ実装用パッド102の中には、信号が伝達される信号線に接続されるもの、あるいは電源線またはアース線に接続されるものがある。スパイラルインダクタ104は、自己が取り囲んでおらず、電源線またはアース線に接続されたフリップチップ実装用パッド102と、基材101の多層配線構造中で、電気的に接続されてよい。
In the above embodiment, some of the plurality of flip-
本実施の形態における半導体装置100によれば、スパイラルインダクタ104内部のデッドスペースにフリップチップ実装用パッド102が形成された構成とすることができ、省スペース化することができる。
According to the
(第二の実施の形態)
本実施の形態において、回路基板は、複数の貫通電極が形成されたスペーサである。本実施の形態において、フリップチップ実装用端子は、貫通電極の一端である。
(Second embodiment)
In the present embodiment, the circuit board is a spacer in which a plurality of through electrodes are formed. In the present embodiment, the flip chip mounting terminal is one end of the through electrode.
図12は、本実施の形態におけるスペーサの構成を示す図である。図12(a)は、スペーサの上面図、図12(b)は、図12(a)のB−B断面図である。
スペーサ200は、基材201と、基材201の表面にその一端がそれぞれ平面配置された複数の貫通電極202aおよび202bと、複数の貫通電極202aをそれぞれ囲むように形成された複数のスパイラルインダクタ204とを含む。基材201は、たとえばガラス基板やシリコン基板とすることができる。本実施の形態において、各スパイラルインダクタ204の一端および他端は、いずれかの貫通電極202bと接続される。スパイラルインダクタ204に内包された貫通電極202aは、スパイラルインダクタ204とは接続されない。スパイラルインダクタ204は、このスパイラルインダクタ204が内包しているのとは異なる貫通電極202bと一端および他端が接続される。
FIG. 12 is a diagram showing the configuration of the spacer in the present embodiment. 12A is a top view of the spacer, and FIG. 12B is a cross-sectional view taken along the line BB in FIG. 12A.
The
基材201は、たとえばガラス等の非導電性材料により構成することができる。本実施の形態において、スパイラルインダクタ204は、貫通電極202bに接続されているため、貫通電極202bを介して、他の回路素子に電気的に接続することができる。また、基材201は、シリコン基板とすることもできる。
The
本実施の形態におけるスペーサ200をたとえばインターポーザとして用い、その上にICチップ等をフリップチップ実装することができる。このような場合に、スペーサ200にスパイラルインダクタ204が形成されているので、高周波におけるICチップの利得低下を補償することができる。
The
図13は、本実施の形態におけるスペーサ200の他の例を示す上面図である。
ここでは、スパイラルインダクタ204が複数の貫通電極202を囲むように形成される。ここで、スパイラルインダクタ204は、自己に接続されていない貫通電極202を内包する。また、本例でも、スパイラルインダクタ204の一端および他端は、いずれかの貫通電極202と接続される。ここでは、スパイラルインダクタ204の一端および他端のいずれも、それぞれ、スパイラルインダクタ204に内包された貫通電極202と接続される。
FIG. 13 is a top view showing another example of the
Here, the
なお、本実施の形態においても、貫通電極202の配置やスパイラルインダクタ204の配置、またはスパイラルインダクタ204の形状は、種々の構成とすることができる。
Also in this embodiment, the arrangement of the through
以上、図面を参照して本発明の実施の形態および実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 The embodiments and examples of the present invention have been described above with reference to the drawings. However, these are examples of the present invention, and various configurations other than the above can be adopted.
100 半導体装置
101 基材
102 フリップチップ実装用パッド
104 スパイラルインダクタ
110 半導体基板
112 層間絶縁膜
114 拡散防止膜
116 配線金属膜
118 バリアメタル膜
120 配線
122 ポリイミド膜
124 バリアメタル膜
126 金属膜
128 拡散防止膜
130 金属膜
132 バリアメタル膜
134 ビアプラグ
140 配線
142 ビアプラグ
144 抵抗
200 スペーサ
201 基材
202 貫通電極
202a 貫通電極
202b 貫通電極
204 スパイラルインダクタ
DESCRIPTION OF
Claims (11)
前記半導体基板上に形成された多層配線構造と、
前記多層配線構造の表面に配置されたフリップチップ実装用端子と、
平面視において、前記フリップチップ実装用端子を囲むように形成されるとともに、当該フリップチップ実装用端子と電気的に接続されていないスパイラルインダクタと、
を含む半導体装置。 A semiconductor substrate;
A multilayer wiring structure formed on the semiconductor substrate;
Flip-chip mounting terminals disposed on the surface of the multilayer wiring structure;
In a plan view, the spiral inductor formed so as to surround the flip chip mounting terminal and not electrically connected to the flip chip mounting terminal;
A semiconductor device including:
前記スパイラルインダクタは、前記フリップチップ実装用端子が形成された層とは異なる、前記多層配線構造のいずれかの層に形成された半導体装置。 The semiconductor device according to claim 1,
The spiral inductor is a semiconductor device formed in any layer of the multilayer wiring structure different from the layer in which the flip chip mounting terminal is formed.
前記スパイラルインダクタは、前記多層配線構造の複数層にわたって形成された半導体装置。 The semiconductor device according to claim 1 or 2,
The spiral inductor is a semiconductor device formed over a plurality of layers of the multilayer wiring structure.
前記スパイラルインダクタは、抵抗と接続された半導体装置。 The semiconductor device according to claim 1,
The spiral inductor is a semiconductor device connected to a resistor.
前記スパイラルインダクタは、高周波における利得低下を補償するピーキング用である半導体装置。 The semiconductor device according to claim 1,
The spiral inductor is a semiconductor device for peaking that compensates for gain reduction at high frequencies.
前記フリップチップ実装用端子は、前記多層配線構造の複数層にわたって形成された複数の配線とビアとの接続構造に接続された半導体装置。 The semiconductor device according to claim 1,
The flip chip mounting terminal is a semiconductor device connected to a connection structure of a plurality of wirings and vias formed over a plurality of layers of the multilayer wiring structure.
前記基材の表面に配置されたフリップチップ実装用端子と、
平面視において、前記フリップチップ実装用端子を囲むように形成されるとともに、当該フリップチップ実装用端子と電気的に接続されていないスパイラルインダクタと、
を含む回路基板。 A substrate;
Flip-chip mounting terminals disposed on the surface of the substrate;
In a plan view, the spiral inductor formed so as to surround the flip chip mounting terminal and not electrically connected to the flip chip mounting terminal;
Circuit board containing.
前記スパイラルインダクタに囲まれた前記フリップチップ実装用端子を含む複数のフリップチップ実用端子をさらに含み、前記複数のフリップチップ実用端子は、前記基材の表面に平面配置された回路基板。 The circuit board according to claim 7,
The circuit board further comprising a plurality of flip chip practical terminals including the flip chip mounting terminals surrounded by the spiral inductor, wherein the plurality of flip chip practical terminals are arranged in a plane on the surface of the substrate.
平面視において、それぞれ少なくとも一の前記フリップチップ実装用端子を囲むように形成された複数のスパイラルインダクタを含む回路基板。 The circuit board according to claim 8,
A circuit board including a plurality of spiral inductors formed so as to surround at least one of the flip chip mounting terminals in plan view.
前記スパイラルインダクタは、高周波における利得低下を補償するピーキング用である回路基板。 The circuit board according to any one of claims 7 to 9,
The spiral inductor is a circuit board for peaking that compensates for gain reduction at high frequencies.
前記基材には、それぞれその一端が前記フリップチップ実装用端子として機能する複数の貫通電極が設けられ、前記スパイラルインダクタは、前記複数の貫通電極の少なくとも一つと接続された回路基板。
The circuit board according to any one of claims 7 to 10,
The substrate is provided with a plurality of through electrodes each having one end functioning as the flip chip mounting terminal, and the spiral inductor is connected to at least one of the plurality of through electrodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011471A JP4812440B2 (en) | 2005-02-03 | 2006-01-19 | Circuit board and semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005027298 | 2005-02-03 | ||
JP2005027298 | 2005-02-03 | ||
JP2006011471A JP4812440B2 (en) | 2005-02-03 | 2006-01-19 | Circuit board and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245545A true JP2006245545A (en) | 2006-09-14 |
JP4812440B2 JP4812440B2 (en) | 2011-11-09 |
Family
ID=37051570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006011471A Expired - Fee Related JP4812440B2 (en) | 2005-02-03 | 2006-01-19 | Circuit board and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4812440B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111668193A (en) * | 2020-05-12 | 2020-09-15 | 成都华微电子科技有限公司 | Integrated circuit chip with inductance coil |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275780A (en) * | 1993-03-22 | 1994-09-30 | Toshiba Corp | Semiconductor device |
JPH10233469A (en) * | 1997-02-18 | 1998-09-02 | Taiyo Yuden Co Ltd | Semiconductor device |
JP2003243570A (en) * | 2001-12-14 | 2003-08-29 | Fujitsu Ltd | Electronic device |
JP2004014645A (en) * | 2002-06-04 | 2004-01-15 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2004022906A (en) * | 2002-06-18 | 2004-01-22 | Nec Electronics Corp | Inductor for semiconductor integrated circuit and its manufacturing method |
JP2004165415A (en) * | 2002-11-13 | 2004-06-10 | Casio Comput Co Ltd | Semiconductor device and its manufacturing device |
JP2004186497A (en) * | 2002-12-04 | 2004-07-02 | Sony Corp | Semiconductor device and method for manufacturing the semiconductor device |
JP2004320049A (en) * | 2004-06-21 | 2004-11-11 | Oki Electric Ind Co Ltd | Semiconductor device |
JP2004356119A (en) * | 2003-05-26 | 2004-12-16 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
-
2006
- 2006-01-19 JP JP2006011471A patent/JP4812440B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275780A (en) * | 1993-03-22 | 1994-09-30 | Toshiba Corp | Semiconductor device |
JPH10233469A (en) * | 1997-02-18 | 1998-09-02 | Taiyo Yuden Co Ltd | Semiconductor device |
JP2003243570A (en) * | 2001-12-14 | 2003-08-29 | Fujitsu Ltd | Electronic device |
JP2004014645A (en) * | 2002-06-04 | 2004-01-15 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2004022906A (en) * | 2002-06-18 | 2004-01-22 | Nec Electronics Corp | Inductor for semiconductor integrated circuit and its manufacturing method |
JP2004165415A (en) * | 2002-11-13 | 2004-06-10 | Casio Comput Co Ltd | Semiconductor device and its manufacturing device |
JP2004186497A (en) * | 2002-12-04 | 2004-07-02 | Sony Corp | Semiconductor device and method for manufacturing the semiconductor device |
JP2004356119A (en) * | 2003-05-26 | 2004-12-16 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2004320049A (en) * | 2004-06-21 | 2004-11-11 | Oki Electric Ind Co Ltd | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111668193A (en) * | 2020-05-12 | 2020-09-15 | 成都华微电子科技有限公司 | Integrated circuit chip with inductance coil |
Also Published As
Publication number | Publication date |
---|---|
JP4812440B2 (en) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7619296B2 (en) | Circuit board and semiconductor device | |
KR100364009B1 (en) | Multi-layer Capacitor, Wiring Substrate, Decoupling Circuit and High Frequency Circuit | |
KR102494655B1 (en) | Semiconductor package | |
EP3042394B1 (en) | Low package parasitic inductance using a through-substrate interposer | |
US9648794B2 (en) | Wiring board and electronic apparatus | |
US10109576B2 (en) | Capacitor mounting structure | |
US20050231889A1 (en) | Capacitor-embedded substrate | |
TW200522288A (en) | High-frequency device | |
KR100722243B1 (en) | Method for implementing resistance, capacitance and/or inductance in an integrated circuit | |
US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
JP2007250760A (en) | Semiconductor device | |
KR20010049422A (en) | High Frequency Module | |
JP5511119B2 (en) | Interposer and semiconductor device | |
KR101648113B1 (en) | Semiconductor device | |
JP4812440B2 (en) | Circuit board and semiconductor device | |
US6300677B1 (en) | Electronic assembly having improved power supply bus voltage integrity | |
JP4124618B2 (en) | Semiconductor device | |
JP2007335842A (en) | Chip type electronic component | |
US6624703B1 (en) | Terminal arrangement for an electrical device | |
WO2023181803A1 (en) | Electronic component and circuit device | |
JP2006059955A (en) | Semiconductor device | |
JP4547655B2 (en) | Semiconductor device | |
JP2001118948A (en) | Substrate for mounting semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4812440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |