JP2006237405A - Electronic component - Google Patents
Electronic component Download PDFInfo
- Publication number
- JP2006237405A JP2006237405A JP2005052099A JP2005052099A JP2006237405A JP 2006237405 A JP2006237405 A JP 2006237405A JP 2005052099 A JP2005052099 A JP 2005052099A JP 2005052099 A JP2005052099 A JP 2005052099A JP 2006237405 A JP2006237405 A JP 2006237405A
- Authority
- JP
- Japan
- Prior art keywords
- dam
- element substrate
- substrate
- electronic component
- function unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
本発明は、例えばFBARフィルタ等を気密的に封止することが可能な電子部品装置に関する。 The present invention relates to an electronic component device capable of hermetically sealing, for example, an FBAR filter.
SAWフィルタやFBARフィルタにおいては、通常の半導体装置と同様に、外界の影響から素子機能部を保護するために封止構造が採用されている。ただし、SAWフィルタやFBARフィルタはその動作特性から、素子機能部を取り囲むようにして所定の空間を形成しなければならない。このような点に対して従来の封止構造としては、以下に示す構造が挙げられる。例えば、特許文献1には、図5に示すように、パッケージ51にSAWチップ52をダイボンド材53により載置固定し、SAWチップ52の入出力信号端子(電極パッド)54とワイヤパッド55をAuまたはAl等の細線からなるボンディングワイヤ56により電気的に接続し、さらにキャップ57でパッケージ51の上から気密封止する構造が記載されている。
しかしながら、上述したような従来の封止構造は、キャップとボンディングワイヤとのショート不良を避けるためにワイヤスペースを確保する必要があり、SAWチップに比べて大型のパッケージが必要となる。このため、パッケージの面積及び体積が大きくなり、近年のパッケージサイズの小型化要求に対応できないという問題があった。 However, the conventional sealing structure as described above needs to secure a wire space in order to avoid a short-circuit failure between the cap and the bonding wire, and requires a larger package than the SAW chip. For this reason, there has been a problem that the area and volume of the package are increased, and it is impossible to meet the recent demands for reducing the package size.
本発明は、このような課題に対処するためになされたもので、素子機能部を取り囲むようにして所定の空間を形成した封止構造を適用した上で、パッケージサイズを縮小することを可能にした電子部品装置を提供することを目的としている。 The present invention has been made to cope with such a problem, and it is possible to reduce the package size after applying a sealing structure in which a predetermined space is formed so as to surround the element function unit. It is an object of the present invention to provide an electronic component device.
本発明の一態様に係る電子部品装置は、素子機能部を有する素子基板と、前記素子機能部を取り囲むようにして形成されたダムと、前記ダムと接合され、その内側に空隙を形成するキャップと、前記素子基板が搭載され、且つ前記素子基板と電気的に接続された回路基板と、前記素子基板を封止する封止樹脂とを具備することを特徴とする。 An electronic component device according to an aspect of the present invention includes an element substrate having an element function part, a dam formed so as to surround the element function part, and a cap that is joined to the dam and forms a gap inside the dam. And a circuit board on which the element substrate is mounted and electrically connected to the element substrate, and a sealing resin for sealing the element substrate.
本発明の一態様に係る電子部品装置は、素子機能部が形成された素子基板に所定の高さに調整可能なダムを設け、このダムにキャップを接合し素子機能部を取り囲むように封止しているので、素子機能部の動作特性に必要な所定の空間を形成した上で、パッケージサイズを縮小することができる。 In an electronic component device according to an aspect of the present invention, a dam that can be adjusted to a predetermined height is provided on an element substrate on which an element function unit is formed, and a cap is joined to the dam so as to surround the element function unit. Thus, the package size can be reduced after forming a predetermined space necessary for the operating characteristics of the element function unit.
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下で本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. In addition, although embodiment of this invention is described based on drawing below, those drawings are provided for illustration and this invention is not limited to those drawings.
図1は、本発明の第1の実施形態に係る電子部品装置の断面を示す断面図である。 FIG. 1 is a cross-sectional view showing a cross section of the electronic component device according to the first embodiment of the present invention.
同図に示す電子部品装置において、素子機能部1と、この素子機能部1と配線を介して接続された電極パッド2が、Si基板からなる素子基板3に形成されている。素子基板3はキャビティ構造を有し、素子機能部1の裏側には中空部4が設けられている。この中空部4を下から封止するようにして、回路基板5がエポキシ系のダイボンド材6で素子基板3と機械的(構造的に)接合されており、さらにボンディングワイヤ7を介して回路基板5と素子基板3とが電気的にも接続されている。一方、素子機能部1は、その周囲をダム8で取り囲まれている。このダム8にはキャップ9が接合されており、素子機能部1の上方に空隙10が形成されるように素子機能部1を封止している。そして、封止樹脂11によって、被覆されている。なお、回路基板5の裏面には、外部電極12が設けられており、ボンディングワイヤ7を介して素子機能部1と外部との電気信号の入出力が行われる。このような電子部品装置において、ダム8は、素子基板3とキャップ9とを構造的(機械的)に接合し、さらには封止樹脂11の進入を防止する。
In the electronic component device shown in the figure, an
素子機能部1は、圧電体膜の上下を電極で挟んだFBARフィルタである。上下の電極間に電気信号を印加することにより、圧電体膜内にバルク波を発生させて共振する。具体的には、素子機能部1の一方の電極に電気信号を印加し、これをバルク波に変換して圧電体膜内を伝達させる。さらに、素子機能部1のもう一方の電極に到達したバルク波は再度電気信号に変換されて外部に取り出すことができる。素子機能部1における上下の電極の材料となる金属は、Al(アルミニウム)あるいはAlを主成分とする合金からなる。後者の場合、銅又はシリコン等を添加することができる。
The
素子基板3は、キャビティ構造を有し、素子機能部1の裏側には中空部4が形成されている。この中空部4は、素子機能部1と反対側の面からRIE法等により素子基板3に設けられる。この中空部4を設けることで素子機能部1の動作特性が確保される。中空部4は、素子基板3の厚さと同一であり、150μm程度である。さらに、素子機能部1には、その上方をダム8で取り囲むようにして封止された空隙10が形成されている。
The
ダム8は、素子機能部1を取り囲むようにして空隙10を形成し、封止樹脂11の進入を防止する機能を有する。ダム8は、例えば、エポキシ樹脂、ポリイミド樹脂又はフェノール樹脂等の熱硬化性樹脂で形成することができる。なお、ダム8の構成材料としては、はんだ、金錫等の低融点金属、又は低融点金属と熱硬化性樹脂との組み合わせ等も適用することが可能である。さらに、空隙10は、ダム8の高さによって決定される。ダム8の高さとしては、2〜10μmの範囲が好ましい。このような所定の高さにするために、ダム8は、例えば、熱硬化性樹脂に、スペーサとして例えばシリカ、アルミナ等の球状微粒子を混合して作製されることが好ましい。熱硬化性樹脂としては、キャップ9を接合する際に樹脂がキャップ9に密着し、その後の加熱工程により両者が容易に接着することができることからBステージ可能な樹脂が好ましい。一方、スペーサの平均粒径としては、2〜30μmの範囲が好ましい。粒径が2μm未満であると、ダム8に接合したキャップ9に加圧を施した場合に、ダム8が潰れてしまい所定の高さを維持することができない。粒径が30μmを越えると、例えば、スクリーン印刷で素子基板3上に塗布してロ字状のダムを形成する場合にマスクの目詰まりの原因となる。このようにして熱硬化性樹脂にスペーサを加えることで、製造工程において圧力を加えて加熱する際に、ダム8に接合されたキャップ9を加圧してもダム8が潰れることなく形状を維持することが可能であり、素子機能部1上方に素子機能部1から高さ2μm程度の空隙10を形成することができる。
The
ボンディングワイヤ7は、AuまたはAl等の細線からなり、素子基板3上の電極パッド2と回路基板5上のワイヤパッド13とを結線する。このボンディングワイヤ7を介して、電極パッド2と配線で接続された素子機能部1と外部との電気信号の入出力がされる。
The
回路基板5は、電気信号を外部と入出力する役割をもつ基板であって、外部からの力、湿気、水等から素子機能部1を保護し、更に形体を形作るための基礎をなすものである。回路基板5には銅張り積層板を使用し、銅箔上には配線パターンが形成されている。また、回路基板5裏面には、金属メッキによりNi膜及びAu膜を積層して形成された外部電極12が設けられており、この外部電極12は、回路基板を貫通して設けた導体を介してワイヤパッド13と接続されている。ワイヤパッド13は、外部電極12と同じNi膜及びAu膜からなる積層膜である。
The
封止樹脂11は、素子基板3、キャップ9及び回路基板5で構成される複合体を環境ストレス及び機械的ストレスから保護する機能を有する保護膜である。封止樹脂11として、例えば、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂を使用することができる。
The sealing
上述したような電子部品装置は、例えば以下のようにして作製される。 The electronic component device as described above is manufactured as follows, for example.
まず、素子機能部1が形成された素子基板3(厚さ150μm)上に、電極パッド2、及び素子機能部1と電極パッド2とを接続する配線をスパッタ法で形成する。具体的には、マグネトロン型スパッタリング装置を用いて、素子基板3上に膜厚数百nm程度のAl膜を成膜する。このAl膜上にレジスト膜を形成し、ホトリソグラフィ法でレジスト膜を露光・現像する。そして、このレジスト膜をマスクとしてAl膜を反応性イオンエッチング(RIE)法で選択的にエッチングする。次いで、素子機能部1と反対側の面からRIE法により素子基板3に開口を設ける。
First, the
次に、素子機能部1の周囲を取り囲むようにして、素子基板3上のダム8形成位置にスクリーン印刷法を用いてダム材料をロ字状に塗布する。ダム材料は、粒径5±1μmのシリカからなるスペーサをエポキシ樹脂に加えて作製する。塗布されるダム8の高さとしては、4〜6μmが好ましい。
Next, a dam material is applied in a square shape at a position where the
100℃以下の低温で乾燥後、Bステージ状態のダム8にSi基板からなるキャップ9(厚さ100μm前後)を当接して仮付けする。
After drying at a low temperature of 100 ° C. or lower, a cap 9 (thickness of about 100 μm) made of a Si substrate is brought into contact with the
一方、配線パターンが形成された銅張積層板(銅箔0.028mm)からなる回路基板5において、ワイヤパッド13を形成する。具体的には、配線パターンを有する回路基板5に、金属メッキによりNi膜及びAu膜を積層してワイヤパッド13を形成する。次いで、ワイヤパッド13が形成された所定位置を貫通させて、スルーホールを形成し導体を設ける。なお、回路基板5裏面には、ワイヤパッド13と同様にして外部電極12が形成されており、この導体と接続する。
On the other hand, the
続いて、キャップ9を仮付けした素子基板3を、素子基板3に設けられた開口を封止するようにしてエポキシ系のダイボンド材6で回路基板5に仮付けする。なお、ここでは、ダイボンド材6にエポキシ樹脂を用いたが、はんだ、金錫等の低融点金属、又は低融点金属と熱硬化性樹脂の組み合わせ等を適用することも可能である。
Subsequently, the
この後、素子基板3、キャップ9及び回路基板5で構成される複合体を加熱して、キャップ9及び回路基板5を素子基板3にそれぞれ接合する。熱硬化性樹脂を有するダム8の熱硬化成分が硬化温度まで加熱されることにより、厚さ5μm、幅10μmの枠体のダム8が形成される。ダム8は、空隙10への封止樹脂11の進入を防止するとともに、素子基板3とキャップ9とを構造的(機械的)に接続する。上記した複合体の加熱は、プレス設備を用いて適度な圧力を加えながら実施してもよいし、また恒温炉やホットプレート等を用いて、必要に応じておもり等で加圧しながら実施してもよい。
Thereafter, the composite composed of the
このようにしてキャップ9及び回路基板5を素子基板3にそれぞれ接合した後、電極パッド2とワイヤパッド13とをボンディングワイヤ7(Au線)で結線する。このワイヤボンディングを行うことにより、素子基板3と回路基板5とが電気的に接続される。すなわち、電極パッド2と配線を介して接続された素子機能部1と、ワイヤパッド13と接続された外部電極12とが電気的に接続される。
After the
ワイヤボンディングを行った後、熱硬化性樹脂(封止樹脂)を用いて回路基板5の外部電極12が形成された裏面を露出させるようにして封止する。具体的には、エポキシ樹脂を塗布し、所定の熱処理を加えて塗布した樹脂を硬化させることで、素子基板3は樹脂によって被覆される。その際、キャップ9と素子基板3との間にはダム8が形成され、素子機能部1の周囲がダム8で囲われているため、封止樹脂11はキャップ9と素子基板3との隙間に入り込むことはなく、素子機能部1の動作特性は保護される。
After wire bonding, sealing is performed using a thermosetting resin (sealing resin) so that the back surface of the
このようにして、素子機能部1上方をキャップ9で封止するとともに、素子機能部1の下方を回路基板5で封止した構造を得る。このような封止構造によれば、素子機能部1の上下が所定の空間によって保護され、その動作特性が損なわれることがない。
In this manner, a structure is obtained in which the upper side of the
すなわち、第1の実施形態に示すように、素子機能部1にFBARフィルタを適用した場合には、素子機能部1を振動させるための空間が必要となるが、この実施形態によれば、その上下に封止された空間を形成することができる。
That is, as shown in the first embodiment, when an FBAR filter is applied to the
さらに、ダム8として、熱硬化性樹脂にスペーサを加えて、その高さを2〜10μmの範囲に調整することによって、素子機能部1上方に2μm程度の空隙10を形成し、素子機能部1に限りなく近いサイズでパッケージすることが可能である。すなわち、パッケージを小型化することができる。
Further, as the
上述した素子基板3と回路基板5との接合については、エポキシ樹脂等の容易に入手可能なダイボンド材を用いて比較的低温の装置で行うことができる。従って、高価で特殊な設備等は必要としない。
The above-described bonding between the
また、キャップ9にSi基板を適用しているため、温度変化に対して熱膨張係数を揃えることができ、反り等の変形に強い構造を得ることが可能となる。
Further, since the Si substrate is applied to the
ここで、図1は、素子機能部1を有する素子基板3の裏面全体にダイボンド材6を塗布して回路基板5と接合する構造を示したが、図2に示すように、素子機能部1の裏側に設けられた開口を、素子基板3の裏面に形成されたダム21にSi基板からなる半導体基板22(厚さ100μm)で封止して中空部23を形成する構造を用いてもよい。このようにして素子機能部1の裏側に中空部23を形成することで、製造工程においてダイボンド材6が素子機能部1に付着することがなく、素子機能部1を保護することができる。なお、素子基板3の裏面に形成されるダム21は、上述したダム8と同様のものを用いる。
Here, FIG. 1 shows a structure in which the
次に、本発明の第2の実施形態について、図3を参照して説明する。図1に示した電子部品装置と同一の要素については、同一の符号を付して示す。 Next, a second embodiment of the present invention will be described with reference to FIG. The same elements as those in the electronic component device shown in FIG.
図3に示す第2の実施形態の電子部品装置は、第1の実施形態と同様に、素子機能部1と、この素子機能部1と配線を介して接続された電極パッド2がSi基板等からなる素子基板3上に形成されている。この素子基板3はキャビティ構造を有し、半導体基板3で開口を封止するように中空部31が形成されている。素子基板3に設けられた電極パッド2には、金属バンプ33が形成されている。一方、回路基板5には、配線パターンが形成されており、金属バンプ33を介して素子基板3の電極パッド2と対向するように配置されている。そして、封止樹脂11によって素子基板3が封止されている。なお、回路基板5の裏面には、外部電極12が設けられており、金属バンプ33を介して素子機能部1と電気信号の入出力がされる。このように素子基板3と回路基板5との接合に、フリップチップボンディングを適用することにより、金属バンプ33を介して素子基板3と回路基板5とが電気的、且つ機械的(構造的)に接続される。
As in the first embodiment, the electronic component device of the second embodiment shown in FIG. 3 includes an
図4(a)〜(c)は、図3に示した電子部品装置の製造方法を示す主な工程断面図である。図1に示した電子部品装置と同様な要素については、詳細な説明を省略する。 4A to 4C are main process cross-sectional views illustrating a method of manufacturing the electronic component device shown in FIG. Detailed description of elements similar to those of the electronic component device shown in FIG. 1 is omitted.
まず、素子機能部1が形成された素子基板3上に電極パッド2、及び素子機能部1と電極パッド2とを接続する配線をスパッタ法で形成する。次いで、素子機能部1と反対側の面からRIE法により素子基板3に開口を設け、この開口を、エポキシ系ダイボンド材34を介して半導体基板32(Si基板)で封止して中空部31を形成する。
First, the
次に、素子機能部1の周囲を取り囲むようにして、素子基板3上のダム8形成位置にスクリーン印刷でダム材料をロ字状に塗布する。
このダム8上にSi基板からなるキャップ9(厚さ100μm前後)を当接して仮付けする。
Next, a dam material is applied in a square shape by screen printing at a position where the
A cap 9 (having a thickness of about 100 μm) made of a Si substrate is brought into contact with the
図4(a)に示すように、素子基板3上の電極パッド2(Au膜)に金属バンプ33を形成する。具体的には、フラックスを用いて、はんだ製の金属バンプ33を電極パッド2に搭載する。この際、電極パッド2付近を加熱することにより、金属バンプ33と電極パッド2との接着性を向上させることができる。金属バンプ33の高さは100〜150μm程度が好ましい。
As shown in FIG. 4A, metal bumps 33 are formed on the electrode pads 2 (Au film) on the
一方、配線パターンが形成された銅張積層板(銅箔0.028mm)からなる回路基板5上において、金属メッキによりNi膜及びAu膜を積層して電極パッド35を形成する。次いで、電極パッド35が形成された所定位置を貫通させて、スルーホールを形成し導体を設ける。回路基板5裏面には、この導体と接続され、且つ電極パッド35と同様にして形成された外部電極12が設けられている。
On the other hand, on the
続いて、図4(b)に示すように、素子基板3と回路基板5とを金属バンプ33を介して対向配置して仮付けする。すなわち、素子機能部1と配線を介して接続された素子基板3上の電極パッド2と、回路基板5上の電極パッド35とを金属バンプ33を介して当接する。
Subsequently, as shown in FIG. 4B, the
この後、素子基板3及び回路基板5で構成される複合体を、圧力を加えながら加熱して、金属バンプ33を溶融させて素子基板3と回路基板5とを接合する。複合体の加熱は、プレス設備を用いて適度な加圧力を加えながら実施してもよいし、また恒温炉やホットプレート等を用いて、必要に応じておもり等で加圧しながら実施してもよい。このようにして素子基板3と回路基板5との間の金属バンプ33が加熱されて溶融し、素子基板3と回路基板5が強固に接続される。なお、金属バンプ33を電極パッド2に形成した際に、位置ずれや厚み等の局所的なバラツキがある場合でも、金属バンプ33が溶融した際の表面張力によって球状化するセルフアライメント機能により、適切な形状(高さ)に変形することができる。
After that, the composite composed of the
回路基板5と素子基板3を接合した後、素子基板3及び回路基板5で構成される複合体について、熱硬化性樹脂を用いて回路基板5の外部電極12が形成された裏面を露出させるようにして樹脂封止し、図4(c)に示す電子部品装置が形成される。なお、ここでは、個々の電子部品装置の製造方法を示したが、本発明の電子部品装置を効率よく量産する場合には、封止樹脂の上からダイシング装置によって所定箇所で切断して個片化し、図1の構造をもつ電子部品装置を形成する。
After the
このような封止構造を有する電子部品装置によれば、素子機能部1の上下が所定の空間によって保護され、その動作特性が損なわれることがない。すなわち、ダム8が素子機能部1の周囲を囲むように形成されているため、封止樹脂11が素子機能部1を被覆することがない。
According to the electronic component device having such a sealing structure, the upper and lower sides of the
さらには、スペーサを有する高さ調整可能なダム8で素子機能部1の動作特性に必要な空隙10を形成することで、キャップ9と垂直な方向のサイズ縮小が実現できる。
Furthermore, by forming the
本発明の電子部品装置によれば、2×1.5×0.5mmまで小型、薄型化することが可能であった。 According to the electronic component device of the present invention, it has been possible to reduce the size and thickness to 2 × 1.5 × 0.5 mm.
本発明の第1及び第2の実施形態における製造方法において、素子機能部1を有する素子基板3にダム8を形成したが、キャップ9にダム8を形成しても構わない。
In the manufacturing method according to the first and second embodiments of the present invention, the
以上、素子機能部1にFBARフィルタを適用した場合について説明したが、その上方に空隙10を必要とするSAWフィルタ等を適用することも可能である。
As described above, the case where the FBAR filter is applied to the
1…素子機能部、2…電極パッド、3…素子基板、4…中空部、5…回路基板、6…ダイボンド材、7…ボンディングワイヤ、8…ダム、9…キャップ、10…空隙、11…封止樹脂、12…外部電極、13…ワイヤパッド、21…ダム、22…半導体基板、23…中空部、31…中空部、32…半導体基板、33…金属バンプ、34…ダイボンド材、35…電極パッド、51・・・パッケージ、52・・・SAWチップ、53・・・ダイボンド材、54・・・電極パッド、55・・・ワイヤパッド、56・・・ボンディングワイヤ、57・・・キャップ
DESCRIPTION OF
Claims (5)
前記素子機能部を取り囲むようにして形成されたダムと、
前記ダムと接合され、その内側に空隙を形成するキャップと、
前記素子基板が搭載され、且つ前記素子基板と電気的に接続された回路基板と、
前記素子基板を封止する封止樹脂と
を具備することを特徴とする電子部品装置。 An element substrate having an element function part;
A dam formed so as to surround the element function part;
A cap joined to the dam and forming a void inside thereof;
A circuit board on which the element substrate is mounted and electrically connected to the element substrate;
An electronic component device comprising: a sealing resin for sealing the element substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052099A JP2006237405A (en) | 2005-02-25 | 2005-02-25 | Electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052099A JP2006237405A (en) | 2005-02-25 | 2005-02-25 | Electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237405A true JP2006237405A (en) | 2006-09-07 |
Family
ID=37044704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005052099A Withdrawn JP2006237405A (en) | 2005-02-25 | 2005-02-25 | Electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237405A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015151514A1 (en) * | 2014-03-31 | 2017-04-13 | ナガセケムテックス株式会社 | CIRCUIT MEMBER HAVING HOLLOW PART, MOUNTING STRUCTURE, AND METHOD FOR PRODUCING MOUNTING STRUCTURE |
KR20190052098A (en) | 2016-10-24 | 2019-05-15 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
-
2005
- 2005-02-25 JP JP2005052099A patent/JP2006237405A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015151514A1 (en) * | 2014-03-31 | 2017-04-13 | ナガセケムテックス株式会社 | CIRCUIT MEMBER HAVING HOLLOW PART, MOUNTING STRUCTURE, AND METHOD FOR PRODUCING MOUNTING STRUCTURE |
KR20190052098A (en) | 2016-10-24 | 2019-05-15 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
DE112016007369T5 (en) | 2016-10-24 | 2019-07-11 | Mitsubishi Electric Corporation | Semiconductor device |
US10854523B2 (en) | 2016-10-24 | 2020-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
KR102221892B1 (en) | 2016-10-24 | 2021-03-02 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
DE112016007369B4 (en) | 2016-10-24 | 2022-09-29 | Mitsubishi Electric Corporation | semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7192801B2 (en) | Printed circuit board and fabrication method thereof | |
JP4304163B2 (en) | Imaging module and manufacturing method thereof | |
US7486160B2 (en) | Electronic component and manufacturing method thereof | |
US6838762B2 (en) | Water-level package with bump ring | |
JP4386039B2 (en) | Manufacturing method of electronic parts | |
US20040159960A1 (en) | Electronic device and method of manufacturing the same | |
WO2001026155A1 (en) | Semiconductor device, method and device for producing the same, circuit board, and electronic equipment | |
JP2002261190A (en) | Semiconductor device, method for manufacturing the same and electronic equipment | |
JP2000133672A (en) | Semiconductor device, its manufacture, circuit board, and electronic apparatus | |
WO2001018864A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP2000036518A (en) | Wafer scale package structure and circuit board used for the same | |
KR20110054710A (en) | Devices packages and methods of fabricating the same | |
JP4923486B2 (en) | Electronic device and method for manufacturing electronic device | |
JP4447143B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006237406A (en) | Resin sealed electronic component | |
US6815830B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
JP2006237405A (en) | Electronic component | |
JP3702062B2 (en) | Pressure sensor device | |
JP2000150560A (en) | Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine | |
JP2002158307A (en) | Semiconductor device and its manufacturing method | |
JP4316623B2 (en) | Manufacturing method of semiconductor device | |
US8860285B2 (en) | Electronic component and method for producing electronic component | |
JP4310631B2 (en) | Semiconductor device, circuit board and electronic equipment | |
JP4561079B2 (en) | Manufacturing method of semiconductor device | |
US20030205793A1 (en) | Wire-bonded chip on board package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |