JP2006229161A - Multiple surface mounting board - Google Patents

Multiple surface mounting board Download PDF

Info

Publication number
JP2006229161A
JP2006229161A JP2005044593A JP2005044593A JP2006229161A JP 2006229161 A JP2006229161 A JP 2006229161A JP 2005044593 A JP2005044593 A JP 2005044593A JP 2005044593 A JP2005044593 A JP 2005044593A JP 2006229161 A JP2006229161 A JP 2006229161A
Authority
JP
Japan
Prior art keywords
test
mounting
substrate
board
circuit boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005044593A
Other languages
Japanese (ja)
Inventor
Takamoto Yonemura
隆元 米村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005044593A priority Critical patent/JP2006229161A/en
Publication of JP2006229161A publication Critical patent/JP2006229161A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board that allows performing a mounting-strength test at low cost. <P>SOLUTION: A multiple surface mounting board 10 is provided with a plurality of circuit boards 12 and substrates 14 for a chip mounting strength test. Each of the plurality of circuit boards 12 has on a major surface a chip mounting region on which on-board components are mounted. The substrates 14 for the test are provided in spaces between neighboring circuit boards 12. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、多面付け基板に関するものである。   The present invention relates to a multi-sided substrate.

プリント基板といった回路基板には、ダイパッド及びボンディングパッドを備えるものがある。ダイパッドには、ＩＣチップ等の実装部品が搭載され、ボンディングパッドには実装部品との電気的接続用のボンディングワイヤが接続される。   Some circuit boards such as a printed circuit board include a die pad and a bonding pad. A mounting component such as an IC chip is mounted on the die pad, and a bonding wire for electrical connection with the mounting component is connected to the bonding pad.

このような回路基板として、例えば、回路基板自体の絶縁性能を試験するために、実装部品の実装に影響されないテストパターンを設けた回路基板が知られている。このテストパターンによれば、不良が、実装部品の実装に関するものか、回路基板自体に関するものかを判断することが可能である。
特開平８−７０１６５号公報 As such a circuit board, for example, in order to test the insulation performance of the circuit board itself, a circuit board provided with a test pattern that is not affected by mounting of mounting components is known. According to this test pattern, it is possible to determine whether the defect is related to mounting of the mounting component or the circuit board itself.
JP-A-8-70165

ところで、上述した回路基板の製造においては、ボンディングワイヤの接合及び実装部品のダイボンドの接合の強度（例えば、ダイシェア強度及びプルシェア強度）の確認が行なわれる。このような接合の強度、即ち搭載強度は、従来、各ロットからの製品基板（即ち、実装部品を接合した製品基板）の抜き取り検査によって確認されていた。しかしながら、抜き取り検査では、試験に用いられた製品基板を廃棄する必要があるので、廃棄される基板のコストが問題となっている。   By the way, in the manufacture of the circuit board described above, the bonding strength of the bonding wires and the bonding strength of the die bonding of the mounted components (for example, die shear strength and pull shear strength) are confirmed. Conventionally, such bonding strength, that is, mounting strength, has been confirmed by sampling inspection of a product substrate from each lot (that is, a product substrate to which mounted components are bonded). However, in the sampling inspection, since it is necessary to discard the product substrate used in the test, the cost of the discarded substrate is a problem.

そこで、本発明は、低コストに搭載強度試験を行うことが可能な回路基板を提供することを目的とする。   Therefore, an object of the present invention is to provide a circuit board capable of performing a mounting strength test at low cost.

本発明は多面付け基板に関するものであり、この多面付け基板は、複数の回路基板と、チップ搭載強度試験用基板（以下、「試験用基板」と称する）とを備える。複数の回路基板はそれぞれ、実装部品が搭載されるチップ搭載領域を主面に有する。試験用基板は、隣り合う回路基板間のスペースに設けられている。   The present invention relates to a multi-sided board, and the multi-sided board includes a plurality of circuit boards and a chip mounting strength test board (hereinafter referred to as “test board”). Each of the plurality of circuit boards has a chip mounting area on which a mounting component is mounted on the main surface. The test board is provided in a space between adjacent circuit boards.

本発明の多面付け基板によれば、製品用の回路基板間の空きスペースに、試験用基板が設けられている。この試験用基板を用いて搭載強度試験を行うことが可能であるので、正常な回路基板を破壊試験に用いることによる無駄を削減できる。特に、近年は、多品種少量生産の傾向にあり、抜き取り検査では、ロットにおける回路基板数に対して試験に用いられる回路基板の占める割合が大きい。これに対して、本発明の多面付け基板によれば、製品用の回路基板のロスを削減できる。   According to the multi-sided substrate of the present invention, the test substrate is provided in the empty space between the product circuit boards. Since it is possible to perform a mounting strength test using this test substrate, waste due to the use of a normal circuit substrate for a destructive test can be reduced. In particular, in recent years, there has been a tendency for high-mix low-volume production, and in the sampling inspection, the ratio of circuit boards used for testing is large with respect to the number of circuit boards in a lot. On the other hand, according to the multi-sided substrate of the present invention, the loss of the circuit board for products can be reduced.

また、本発明の多面付け基板において、チップ搭載領域には、実装部品を搭載するためのダイパッド及びボンディングパッドが設けられており、試験用基板には上記ダイパッド及びボンディングパッドを含むパターンが設けられていることが好ましい。   In the multi-sided substrate of the present invention, the chip mounting region is provided with die pads and bonding pads for mounting mounting components, and the test substrate is provided with a pattern including the die pads and bonding pads. Preferably it is.

本発明の多面付け基板によれば、回路基板間のスペースに設けた試験用基板を用いて搭載強度試験を行うことが可能である。したがって、低コストに搭載強度試験を行うことが可能な回路基板が提供される。   According to the multi-sided substrate of the present invention, it is possible to perform a mounting strength test using a test substrate provided in a space between circuit boards. Therefore, a circuit board capable of performing a mounting strength test at low cost is provided.

以下、図面を参照して本発明の好適な実施の形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals.

図１は、本発明の実施の形態に係る多面付け基板を示す平面図である。図１に示す多面付け基板１０は、複数の回路基板１２と、試験用基板１４とを備える。複数の回路基板１２はそれぞれ、製品用として用いられる回路基板である。回路基板１２としては、プリント回路基板（ＰＣＢ）、又はセラミック製のハイブリッドＩＣ（ＨＢ−ＩＣ）用基板が例示される。   FIG. 1 is a plan view showing a multi-sided substrate according to an embodiment of the present invention. The multi-sided substrate 10 shown in FIG. 1 includes a plurality of circuit boards 12 and a test board 14. Each of the plurality of circuit boards 12 is a circuit board used for a product. Examples of the circuit board 12 include a printed circuit board (PCB) or a ceramic hybrid IC (HB-IC) board.

複数の回路基板１２はそれぞれ、隣り合う回路基板１２との間に所定のスペースを隔てて設けられており、隣り合う回路基板１２又はサポート１６と、リブ１８によって接続されている。   Each of the plurality of circuit boards 12 is provided with a predetermined space between the adjacent circuit boards 12, and is connected to the adjacent circuit board 12 or the support 16 by a rib 18.

試験用基板１４は、実装部品の搭載試験用に用いられる基板である。試験用基板１４は、回路基板１２間のスペースに設けられており、リブ１８を介して周囲の回路基板１２に支持されている。   The test board 14 is a board used for mounting test of mounted components. The test board 14 is provided in a space between the circuit boards 12 and is supported by the surrounding circuit boards 12 via ribs 18.

図２は、回路基板の平面図である。図３は、実装部品が実装された状態の回路基板を示す平面図である。回路基板１２は、その主面に、実装部品が搭載されるチップ搭載領域を有している。図２及び図３に示す回路基板１２には、二つのチップ搭載領域１２ａ及び１２ｂが設けられている。   FIG. 2 is a plan view of the circuit board. FIG. 3 is a plan view showing the circuit board on which the mounting components are mounted. The circuit board 12 has a chip mounting area on the main surface where mounting components are mounted. The circuit board 12 shown in FIGS. 2 and 3 is provided with two chip mounting regions 12a and 12b.

チップ搭載領域１２ａ及び１２ｂにはそれぞれ、ダイパッド２０及び複数のボンディングパッド２２が設けられている。   A die pad 20 and a plurality of bonding pads 22 are provided in the chip mounting regions 12a and 12b, respectively.

ダイパッド２０は、例えばＡｕ膜からなるパターンである。ダイパッド２０には、半田等の接合材料によってＩＣチップといった実装部品２４が搭載される。ボンディングパッド２２も、例えばＡｕ膜からなるパターンであり、実装部品２４の端子に接続されたボンディングワイヤの一端が接続される。   The die pad 20 is a pattern made of, for example, an Au film. A mounting component 24 such as an IC chip is mounted on the die pad 20 using a bonding material such as solder. The bonding pad 22 is also a pattern made of, for example, an Au film, and one end of a bonding wire connected to the terminal of the mounting component 24 is connected.

試験用基板１４には、チップ搭載領域に設けられたダイパッド２０及びボンディングパッド２２を含むパターンが設けられている。図４は、試験用基板の平面図である。図４に示す試験用基板１４には、チップ搭載領域１２ａと同じパターンのダイパッド２０及びボンディングパッド２２が設けられている。   The test substrate 14 is provided with a pattern including a die pad 20 and a bonding pad 22 provided in the chip mounting area. FIG. 4 is a plan view of the test substrate. The test substrate 14 shown in FIG. 4 is provided with a die pad 20 and a bonding pad 22 having the same pattern as the chip mounting region 12a.

かかる多面付け基板１０によれば、製品用の回路基板１２間のスペースに試験用基板１４が設けられており、試験用基板１４に設けられたダイパッド２０及びボンディングパッド２２に実装部品２４を搭載することができる。   According to the multi-sided substrate 10, the test substrate 14 is provided in the space between the product circuit boards 12, and the mounting component 24 is mounted on the die pad 20 and the bonding pad 22 provided on the test substrate 14. be able to.

そして、試験用基板１４に搭載された実装部品２４に対してダイシェア強度又はプルシェア強度を計測するための破壊試験を行うことができる。したがって、製品用の回路基板１２の破壊試験が不要になり、正常な製品基板の廃棄という無駄を削減することが可能となる。   A destructive test for measuring die shear strength or pull shear strength can be performed on the mounting component 24 mounted on the test substrate 14. Therefore, a destructive test of the product circuit board 12 is not necessary, and waste of normal product board disposal can be reduced.

また、試験用基板１４に設けられたダイパッド２０及びボンディングパッド２２は、回路基板１２のチップ搭載領域に設けられたダイパッド２０及びボンディングパッド２２と同じパターンであるので、試験用基板１４に対する破壊試験によって回路基板１２に対する破壊試験と同様の試験結果を得ることができる。なお、試験用基板１４には、チップ搭載領域に設けられたダイパッド２０及びボンディングパッド２２と同じパターンの他、チップ搭載領域が設けられた部分の基板の内層も含めたパターンが設けられていることが好ましい。これによって、試験用基板１４に対する破壊試験によって、回路基板１２に対する試験により近い試験結果を得ることができる。   Further, since the die pad 20 and the bonding pad 22 provided on the test substrate 14 have the same pattern as the die pad 20 and the bonding pad 22 provided in the chip mounting region of the circuit board 12, a destructive test is performed on the test substrate 14. A test result similar to the destructive test for the circuit board 12 can be obtained. In addition to the same pattern as the die pad 20 and the bonding pad 22 provided in the chip mounting area, the test substrate 14 is provided with a pattern including the inner layer of the substrate in the part where the chip mounting area is provided. Is preferred. Accordingly, a test result closer to the test on the circuit board 12 can be obtained by the destructive test on the test board 14.

図１は、本発明の実施の形態に係る多面付け基板を示す平面図である。FIG. 1 is a plan view showing a multi-sided substrate according to an embodiment of the present invention. 図２は、回路基板の平面図である。FIG. 2 is a plan view of the circuit board. 図３は、実装部品が実装された状態の回路基板を示す平面図である。FIG. 3 is a plan view showing the circuit board on which the mounting components are mounted. 図４は、試験用基板の平面図である。FIG. 4 is a plan view of the test substrate.

符号の説明Explanation of symbols

１０…多面付け基板、１２…回路基板、１２ａ，１２ｂ…チップ搭載領域、１４…チップ搭載強度試験用基板、２０…ダイパッド、２２…ボンディングパッド、２４…実装部品。   DESCRIPTION OF SYMBOLS 10 ... Multi-sided board | substrate, 12 ... Circuit board, 12a, 12b ... Chip mounting area | region, 14 ... Board | substrate for chip mounting strength test, 20 ... Die pad, 22 ... Bonding pad, 24 ... Mounting component.

Claims (2)

実装部品が搭載されるチップ搭載領域を主面に有する複数の回路基板と、
前記複数の回路基板のうち隣り合う回路基板間に設けられたチップ搭載強度試験用基板と、
を備える、多面付け基板。 A plurality of circuit boards each having a chip mounting area on which a mounting component is mounted;
A chip mounting strength test board provided between adjacent circuit boards among the plurality of circuit boards;
A multi-sided board comprising: 前記チップ搭載領域には、前記実装部品を搭載するためのダイパッド及びボンディングパッドが設けられており、
前記試験用基板には、前記ダイパッド及びボンディングパッドを含むパターンが設けられている、
請求項１記載の多面付け基板。
In the chip mounting area, a die pad and a bonding pad for mounting the mounting component are provided,
The test substrate is provided with a pattern including the die pad and bonding pad.
The multi-sided substrate according to claim 1.
JP2005044593A 2005-02-21 2005-02-21 Multiple surface mounting board Pending JP2006229161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005044593A JP2006229161A (en) 2005-02-21 2005-02-21 Multiple surface mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005044593A JP2006229161A (en) 2005-02-21 2005-02-21 Multiple surface mounting board

Publications (1)

Publication Number Publication Date
JP2006229161A true JP2006229161A (en) 2006-08-31

Family

ID=36990216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005044593A Pending JP2006229161A (en) 2005-02-21 2005-02-21 Multiple surface mounting board

Country Status (1)

Country Link
JP (1) JP2006229161A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101321435B (en) * 2007-05-21 2012-02-08 汤姆森特许公司 Offset footprint of a connector on a printed board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01155381A (en) * 1987-11-20 1989-06-19 Lipatec Ets Recording preparation
JPH0617239U (en) * 1992-01-08 1994-03-04 ニチコン株式会社 Assembly board for hybrid IC
JPH09275274A (en) * 1996-04-02 1997-10-21 Murata Mfg Co Ltd Multi-layer aggregate board
JP2002151805A (en) * 2000-11-10 2002-05-24 Kyocera Corp Ceramic wiring board of multiple allocation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01155381A (en) * 1987-11-20 1989-06-19 Lipatec Ets Recording preparation
JPH0617239U (en) * 1992-01-08 1994-03-04 ニチコン株式会社 Assembly board for hybrid IC
JPH09275274A (en) * 1996-04-02 1997-10-21 Murata Mfg Co Ltd Multi-layer aggregate board
JP2002151805A (en) * 2000-11-10 2002-05-24 Kyocera Corp Ceramic wiring board of multiple allocation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101321435B (en) * 2007-05-21 2012-02-08 汤姆森特许公司 Offset footprint of a connector on a printed board
TWI406606B (en) * 2007-05-21 2013-08-21 Thomson Licensing Improvement in the offset footprint of a connector on a printed board

Similar Documents

Publication Publication Date Title
JP2008166403A (en) Printed wiring board, printed circuit board, and connecting part inspecting method of printed circuit board
JP2011059021A (en) Substrate inspection apparatus and alignment method for the same
JP2006351588A (en) Semiconductor device and its manufacturing method
JP2009283959A (en) Assembled printed circuit board
JP2007158233A (en) Wiring structure, method of manufacturing same, and jig
JP2006229161A (en) Multiple surface mounting board
KR20100112451A (en) A repair structure of pattern parts and a repair method of the pattern parts
JP2008235434A (en) Semiconductor package
JP2008135574A (en) Wiring board, semiconductor device using the same and probe card
US20150016069A1 (en) Printed circuit board
JP2008028213A (en) Circuit board and inspection method therefor
JP2007207868A (en) Wiring board
JP2011141263A (en) Probe card
US8330049B2 (en) Circuit board module and method of manufacturing the same
JP5164543B2 (en) Probe card manufacturing method
US8193530B2 (en) Semiconductor device having pairs of pads
JP2007116039A (en) Circuit board
JP2007150187A (en) Aggregate substrate for manufacturing electronic module
US20090189628A1 (en) Reworkable bonding pad layout and debug method thereof
JP2007048803A (en) Inspection circuit and inspection method for semiconductor device
JP2004022907A (en) Semiconductor device and its manufacturing method
JP2007214454A (en) Unit for substrate connection test
JP2009277698A (en) Electronic component and method of manufacturing the same
JP2009301859A (en) Ic pin frame and probe card using the same
JP2010192774A (en) Electronic component module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A02 Decision of refusal

Effective date: 20100518

Free format text: JAPANESE INTERMEDIATE CODE: A02