JP2006203795A - Video signal processing circuit and imaging apparatus - Google Patents

Video signal processing circuit and imaging apparatus Download PDF

Info

Publication number
JP2006203795A
JP2006203795A JP2005015733A JP2005015733A JP2006203795A JP 2006203795 A JP2006203795 A JP 2006203795A JP 2005015733 A JP2005015733 A JP 2005015733A JP 2005015733 A JP2005015733 A JP 2005015733A JP 2006203795 A JP2006203795 A JP 2006203795A
Authority
JP
Japan
Prior art keywords
signal
video signal
signal processing
video
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005015733A
Other languages
Japanese (ja)
Inventor
Yuichiro Takahashi
雄一郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005015733A priority Critical patent/JP2006203795A/en
Publication of JP2006203795A publication Critical patent/JP2006203795A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Studio Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a video signal processing circuit and an imaging apparatus capable of flexibly dealing with a configuration change and preventing the expansion of circuit scale, development period and development costs by reducing redundant circuits required for a test design. <P>SOLUTION: There are provided an imaging unit 10 for picking up an image to generate a video signal and a video signal processing circuit 20 for performing signal processing on an inputted video signal, the imaging unit 10 includes an imaging device 11, an AFE 12 for making a signal outputted from the imaging device 11 into video signal, an SSG 13 for generating a synchronizing signal and a TG 14 for generating a driving signal for driving the imaging device 11, and the video signal processing circuit 20 includes a plurality of signal processing generating units 221-224 each for performing predetermined signal processing on an inputted video signal, a signal control unit 21 for distributing the inputted video signal and a synchronizing signal synchronized therewith and outputting them to corresponding signal processing generating units 221-224, and a clock generating unit 23 for generating a clock that becomes a criterion of a system. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、映像信号を対象に信号処理する映像信号処理回路および映像信号処理回路を備えた撮像装置に関する。   The present invention relates to a video signal processing circuit that performs signal processing on a video signal and an imaging apparatus including the video signal processing circuit.

従来、撮像装置においては、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子から出力されてデジタル信号に変換された映像信号を信号処理するための、γ補正回路、色信号補間回路、垂直補間回路（電子ズーム用）、水平補間回路（電子ズーム用）等からなる映像信号処理回路が用いられる（例えば、特許文献１参照）。この様な映像信号処理回路は、カメラの性能を向上させるために設けられる。   2. Description of the Related Art Conventionally, in an imaging apparatus, a γ correction circuit, a color signal interpolation circuit, a vertical interpolation circuit (electronic) for processing a video signal output from an imaging device such as a CCD (Charge Coupled Device) and converted into a digital signal. For example, a video signal processing circuit including a horizontal interpolation circuit (for electronic zoom) and the like is used (see, for example, Patent Document 1). Such a video signal processing circuit is provided in order to improve the performance of the camera.

撮像装置等において用いられる映像信号処理回路には予め決められた規格がないため、自由に回路を構成することができる。カメラの性能向上の傾向は、現在もなお続いており、従来構成の回路に新たな回路を付加するのみならず、必ずしも最適とはいえない従来構成の回路の一部を別の回路に置き換えたり変更したりすること等が行われている。   Since there is no predetermined standard for a video signal processing circuit used in an imaging apparatus or the like, the circuit can be freely configured. The trend of improving camera performance is still continuing, not only adding new circuits to the conventional circuit, but also replacing a part of the conventional circuit that is not necessarily optimal with another circuit. It has been changed.

また、映像信号処理回路等のデータパス構造の回路にテスト信号を入力してテストを行うテスト回路において、長いテストパターンを用いることが必要となり選別テストに時間がかかってしまうためにコストアップを招くという問題を解決すべく、テストパターンを短縮して選別テストのコストを削減する技術が開発され開示された（例えば、特許文献２参照）。
特開平７−２２４５０００号公報 特開平７−２９４６０４号公報 In addition, in a test circuit that performs a test by inputting a test signal to a circuit having a data path structure such as a video signal processing circuit, it is necessary to use a long test pattern, and it takes time for a selection test, resulting in an increase in cost. In order to solve this problem, a technique for shortening the test pattern and reducing the cost of the screening test has been developed and disclosed (see, for example, Patent Document 2).
JP-A-7-2245000 JP-A-7-294604

しかし、このような特許文献１に開示された従来の技術では、一旦ＬＳＩ化すると、機能ブロック間の入出力関係が固定されているため、すなわち、データパスを介して接続される機能ブロックの順番が固定されることによって信号処理の内容や順番が固定されているため、回路構成を変更するためには設計変更が必要となり、開発期間および開発コストが大幅に増大するという問題があった。   However, in the conventional technique disclosed in Patent Document 1, once the LSI is formed, the input / output relationship between the functional blocks is fixed, that is, the order of the functional blocks connected via the data path. Since the contents and order of signal processing are fixed by fixing the number of signals, a design change is required to change the circuit configuration, resulting in a problem that the development period and development cost increase significantly.

また、特許文献２に開示された従来の技術では、データパス回路を複数段従属接続した場合、途中の段のデータパス回路でビット精度を向上させるためにビット数を増やしたり、センサ信号からＲＧＢコンポーネント信号への変換等の信号変換のためにバス数が増したりすると、その増加した分のデータパスを後段に伝播させるような回路構成にしなくてはならない。そのため、後段のデータパス回路において、必要とするビット数以上にテスト用の切替回路を設けることが必要となり、従属接続された段数が多いほど無駄な回路が発生し、回路規模が増大するという問題もあった。   Further, in the conventional technique disclosed in Patent Document 2, when a plurality of stages of data path circuits are cascade-connected, the number of bits is increased in order to improve the bit accuracy in the data path circuit in the middle stage, or RGB signals are detected from the sensor signals. If the number of buses increases for signal conversion such as conversion to component signals, the circuit configuration must be such that the increased data path is propagated to the subsequent stage. For this reason, it is necessary to provide a test switching circuit in the subsequent data path circuit in excess of the required number of bits. As the number of cascade-connected stages increases, a wasteful circuit is generated and the circuit scale increases. There was also.

さらに、上記の特許文献１、２に開示された従来技術では、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＰＬＤ（Ｐｒｏｇｒａｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等に回路を実現する場合、複数のデバイスに分割して機能を搭載しようとするときや顧客の要望に応じて回路構成を変更して搭載しようとするときに、具体的な回路設計の指針がないため、設計能力に応じて開発期間が左右されたり開発コストが増大したりするという問題もあった。   Furthermore, in the prior art disclosed in Patent Documents 1 and 2 above, when a circuit is realized in an FPGA (Field Programmable Gate Array), a PLD (Programmable Logic Device), etc., the function should be divided into a plurality of devices and mounted. When there is no specific circuit design guideline when trying to change the circuit configuration according to the customer's request or mounting, the development period depends on the design ability and the development cost increases. There was also a problem that.

本発明はこのような問題を解決するためになされたもので、映像信号処理回路の構成変更に柔軟に対応でき、テスト設計に要する冗長な回路を削減し、回路規模、開発期間および開発コストの増大を防止することが可能な映像信号処理回路および撮像装置を提供するものである。   The present invention has been made to solve such problems, and can flexibly cope with a change in the configuration of the video signal processing circuit, reduce redundant circuits required for test design, and reduce the circuit scale, development period, and development cost. The present invention provides a video signal processing circuit and an imaging apparatus capable of preventing an increase.

本発明の映像信号処理回路は、少なくとも映像信号および前記映像信号に同期した同期信号を入力とし、前記映像信号に対して所定の信号処理を行って出力映像信号を生成すると共に前記出力映像信号に同期した出力同期信号を生成し、前記出力映像信号および前記出力同期信号を映像信号および同期信号として出力する１つ以上の信号処理生成部と、複数の映像信号および各前記映像信号に同期した同期信号を入力とし、前記信号処理生成部毎に、入力された複数の前記映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した前記映像信号と選択した前記映像信号に同期した同期信号とを、対応する前記信号処理生成部に出力する信号制御部とを備え、いずれか１つ以上の前記信号処理生成部から出力された前記映像信号および前記同期信号が、前記信号制御部に入力される複数の前記映像信号および各前記映像信号に同期した同期信号に含まれる構成を有している。   The video signal processing circuit of the present invention receives at least a video signal and a synchronization signal synchronized with the video signal, performs predetermined signal processing on the video signal to generate an output video signal, and generates the output video signal. One or more signal processing generation units that generate synchronized output synchronization signals and output the output video signal and the output synchronization signal as video signals and synchronization signals, and a plurality of video signals and synchronization synchronized with each of the video signals A signal is input, and for each of the signal processing generation units, one or more video signals are selected from the plurality of input video signals, and the selected video signal and the selected video signal are synchronized. And a signal control unit that outputs a synchronization signal to the corresponding signal processing generation unit, and the video signal output from any one or more of the signal processing generation units and The synchronization signal has a structure included in synchronous with synchronization signal to a plurality of said video signal and each of the image signal inputted to the signal controller.

この構成により、信号制御部が、入力された複数の映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した映像信号と選択した映像信号に同期した同期信号とを対応する信号処理生成部に出力するため、映像信号処理回路の構成変更に柔軟に対応でき、テスト設計に要する冗長な回路を削減し、回路規模、開発期間および開発コストの増大を防止することが可能な映像信号処理回路を実現することができる。   With this configuration, the signal control unit selects any one or more series of video signals from the plurality of input video signals, and a signal corresponding to the selected video signal and a synchronization signal synchronized with the selected video signal. Since it is output to the processing generator, it can flexibly respond to changes in the configuration of the video signal processing circuit, reduce redundant circuits required for test design, and prevent an increase in circuit scale, development period, and development cost A signal processing circuit can be realized.

また、本発明の映像信号処理回路は、前記信号制御部が、選択した前記映像信号のうちの所定の映像信号に対してビットシフトを行い、ビットシフトを行って得られた前記映像信号を対応する前記信号処理生成部に出力する構成を有している。   In the video signal processing circuit of the present invention, the signal control unit performs bit shift on a predetermined video signal among the selected video signals, and corresponds to the video signal obtained by performing the bit shift. Output to the signal processing generator.

この構成により、信号制御部が、所定の映像信号に対してビットシフトを行って対応する信号処理生成部に出力するため、ビット幅の異なる信号処理生成部間の接続が可能となり、映像信号処理回路の構成変更や機能追加を容易にすることが可能な映像信号処理回路を実現することができる。   With this configuration, the signal control unit performs bit shift on a predetermined video signal and outputs it to the corresponding signal processing generation unit, so that connection between signal processing generation units with different bit widths is possible, and video signal processing is possible. It is possible to realize a video signal processing circuit that can easily change the configuration of the circuit and add functions.

また、本発明の映像信号処理回路は、いずれか１つ以上の前記信号処理生成部が、入力された前記映像信号および前記同期信号を所定時間遅延させることができるようになっている構成を有している。   Also, the video signal processing circuit of the present invention has a configuration in which any one or more of the signal processing generation units can delay the input video signal and the synchronization signal for a predetermined time. is doing.

この構成により、いずれか１つ以上の信号処理生成部が入力された映像信号および同期信号を所定時間遅延させることができるようになっているため、遅延時間が異なる映像信号等の統合が可能となり、映像信号処理回路の構成変更や並列処理等の機能追加を容易にすることが可能な映像信号処理回路を実現することができる。   With this configuration, any one or more signal processing generation units can delay the input video signal and synchronization signal for a predetermined time, so that it is possible to integrate video signals with different delay times. Thus, it is possible to realize a video signal processing circuit capable of facilitating addition of functions such as a configuration change of the video signal processing circuit and parallel processing.

また、本発明の映像信号処理回路は、いずれか１つ以上の前記信号処理生成部が、入力された前記映像信号のフォーマットを所定のフォーマットに変換することができるようになっている構成を有している。   The video signal processing circuit according to the present invention has a configuration in which any one or more of the signal processing generation units can convert the format of the input video signal into a predetermined format. is doing.

この構成により、いずれか１つ以上の信号処理生成部が入力された映像信号のフォーマットを所定のフォーマットに変換できるようになっているため、信号処理生成部が処理可能なフォーマットの映像信号と異なるフォーマットの映像信号をも処理可能となり、映像信号処理回路の構成変更や機能追加を容易にすることが可能な映像信号処理回路を実現することができる。   With this configuration, any one or more of the signal processing generation units can convert the format of the input video signal into a predetermined format, which is different from the format of the video signal that can be processed by the signal processing generation unit. A video signal processing circuit that can process a format video signal and can easily change the configuration of the video signal processing circuit and add functions can be realized.

また、本発明の映像信号処理回路は、前記信号制御部が、１つ以上の前記信号処理生成部のうち、前記出力映像信号および前記出力同期信号の出力が不要な前記信号処理生成部に、前記信号制御部に入力された前記映像信号と前記映像信号に同期した同期信号とを選択して出力することを停止する構成を有している。   Further, in the video signal processing circuit of the present invention, the signal control unit may include the one or more signal processing generation units, the signal processing generation unit that does not require output of the output video signal and the output synchronization signal, The video signal input to the signal control unit and the synchronization signal synchronized with the video signal are selected and stopped from being output.

この構成により、信号制御部が、出力映像信号等の出力が不要な信号処理生成部に映像信号等を出力することを停止するため、構成変更によって使用しなくなった信号処理生成部の動作を停止させることができ、無駄な消費電力を抑制することおよびシミュレータによる検証時間を抑制することが可能な映像信号処理回路を実現することができる。   With this configuration, the signal control unit stops outputting the video signal etc. to the signal processing generation unit that does not need to output the output video signal etc., so the operation of the signal processing generation unit that is no longer used due to the configuration change is stopped Therefore, it is possible to realize a video signal processing circuit capable of suppressing wasteful power consumption and suppressing verification time by a simulator.

また、本発明の映像信号処理回路は、前記信号制御部が、１つ以上の前記信号処理生成部のうち、テスト対象外の前記信号処理生成部に、前記信号制御部に入力された前記映像信号と前記映像信号に同期した同期信号とを選択して出力することを停止する構成を有している。   In the video signal processing circuit according to the present invention, the video signal input to the signal control unit may be input to the signal processing generation unit that is not a test target among the one or more signal processing generation units. It has the structure which stops selecting and outputting a signal and the synchronizing signal synchronized with the said video signal.

この構成により、信号制御部がテスト対象外の信号処理生成部に映像信号等を出力することを停止するため、テスト中に使用しない信号処理生成部の動作を停止させることができ、無駄な消費電力を抑制することおよびシミュレータによる検証時間を抑制することが可能な映像信号処理回路を実現することができる。   With this configuration, since the signal control unit stops outputting the video signal or the like to the signal processing generation unit that is not the test target, it is possible to stop the operation of the signal processing generation unit that is not used during the test. A video signal processing circuit capable of suppressing power and suppressing the verification time by the simulator can be realized.

また、本発明の撮像装置は、撮像して映像信号を生成すると共に前記映像信号に同期した同期信号を生成する撮像部と、少なくとも映像信号および前記映像信号に同期した同期信号を入力とし、前記映像信号に対して所定の信号処理を行って出力映像信号を生成する共に前記出力映像信号に同期した出力同期信号を生成し、前記出力映像信号および前記出力同期信号を映像信号および同期信号として出力する１つ以上の信号処理生成部と、複数の映像信号および各前記映像信号に同期した同期信号を入力とし、前記信号処理生成部毎に、入力された複数の前記映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した前記映像信号と選択した前記映像信号に同期した同期信号とを、対応する前記信号処理生成部に出力する信号制御部とを備え、前記撮像部が生成した映像信号および同期信号、ならびに、いずれか１つ以上の前記信号処理生成部から出力された前記映像信号および前記同期信号が、前記信号制御部に入力される複数の前記映像信号および各前記映像信号に同期した同期信号に含まれる構成を有している。   The image pickup apparatus of the present invention receives an image pickup unit that picks up an image to generate a video signal and generates a synchronization signal synchronized with the video signal, and at least the video signal and the synchronization signal synchronized with the video signal, A predetermined signal processing is performed on the video signal to generate an output video signal, and an output synchronization signal synchronized with the output video signal is generated, and the output video signal and the output synchronization signal are output as the video signal and the synchronization signal. One or more signal processing generation units, a plurality of video signals and a synchronization signal synchronized with each of the video signals as inputs, and any one of the plurality of input video signals for each signal processing generation unit Signal control for selecting one or more video signals and outputting the selected video signal and a synchronization signal synchronized with the selected video signal to the corresponding signal processing generation unit The video signal and the synchronization signal generated by the imaging unit, and the video signal and the synchronization signal output from any one or more of the signal processing generation units are input to the signal control unit A plurality of the video signals and a synchronization signal synchronized with each of the video signals are included.

この構成により、信号制御部が、入力された複数の映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した映像信号と選択した映像信号に同期した同期信号とを対応する信号処理生成部に出力するため、映像信号処理回路の構成変更に柔軟に対応でき、テスト設計に要する冗長な回路を削減し、回路規模、開発期間および開発コストの増大を防止することが可能な撮像装置を実現することができる。   With this configuration, the signal control unit selects any one or more series of video signals from the plurality of input video signals, and a signal corresponding to the selected video signal and a synchronization signal synchronized with the selected video signal. Since it is output to the processing generator, it can flexibly respond to changes in the configuration of the video signal processing circuit, reduces redundant circuits required for test design, and prevents an increase in circuit scale, development period, and development cost An apparatus can be realized.

また、本発明の撮像装置は、前記信号制御部が、選択した前記映像信号のうちの所定の映像信号に対してビットシフトを行い、ビットシフトを行って得られた前記映像信号を対応する前記信号処理生成部に出力する構成を有している。   Further, in the imaging apparatus of the present invention, the signal control unit performs bit shift on a predetermined video signal among the selected video signals, and corresponds to the video signal obtained by performing the bit shift. It has the structure which outputs to a signal processing production | generation part.

この構成により、信号制御部が、所定の映像信号に対してビットシフトを行って対応する信号処理生成部に出力するため、ビット幅の異なる信号処理生成部間の接続が可能となり、映像信号処理回路の構成変更や機能追加を容易にすることが可能な撮像装置を実現することができる。   With this configuration, the signal control unit performs bit shift on a predetermined video signal and outputs it to the corresponding signal processing generation unit, so that connection between signal processing generation units with different bit widths is possible, and video signal processing is possible. An imaging apparatus capable of facilitating circuit configuration change and function addition can be realized.

また、本発明の撮像装置は、いずれか１つ以上の前記信号処理生成部が、入力された前記映像信号および前記同期信号を所定時間遅延させることができるようになっている構成を有している。   In addition, the imaging apparatus of the present invention has a configuration in which any one or more of the signal processing generation units can delay the input video signal and the synchronization signal for a predetermined time. Yes.

この構成により、いずれか１つ以上の信号処理生成部が入力された映像信号および同期信号を所定時間遅延させることができるようになっているため、出力する映像信号等の遅延時間が異なる信号処理生成部間の接続が可能となり、映像信号処理回路の構成変更や機能追加を容易にすることが可能な撮像装置を実現することができる。   With this configuration, any one or more of the signal processing generation units can delay the input video signal and the synchronization signal for a predetermined time. It is possible to realize an imaging apparatus that can connect between the generation units and can easily change the configuration of the video signal processing circuit and add functions.

また、本発明の撮像装置は、いずれか１つ以上の前記信号処理生成部が、入力された前記映像信号のフォーマットを所定のフォーマットに変換することができるようになっている構成を有している。   In addition, the imaging apparatus according to the present invention has a configuration in which any one or more of the signal processing generation units can convert the format of the input video signal into a predetermined format. Yes.

この構成により、いずれか１つ以上の信号処理生成部が入力された映像信号のフォーマットを所定のフォーマットに変換できるようになっているため、信号処理生成部が処理可能なフォーマットの映像信号と異なるフォーマットの映像信号をも処理可能となり、映像信号処理回路の構成変更や機能追加を容易にすることが可能な撮像装置を実現することができる。   With this configuration, any one or more of the signal processing generation units can convert the format of the input video signal into a predetermined format, which is different from the format of the video signal that can be processed by the signal processing generation unit. A video signal in a format can be processed, and an imaging apparatus capable of easily changing the configuration of a video signal processing circuit and adding functions can be realized.

また、本発明の撮像装置は、前記信号制御部が、１つ以上の前記信号処理生成部のうち、前記出力映像信号および前記出力同期信号の出力が不要な前記信号処理生成部に、前記信号制御部に入力された前記映像信号と前記映像信号に同期した同期信号とを選択して出力することを停止する構成を有している。   In the imaging apparatus according to the aspect of the invention, the signal control unit may include the signal processing generation unit that does not need to output the output video signal and the output synchronization signal among the one or more signal processing generation units. The video signal input to the control unit and the synchronization signal synchronized with the video signal are selected and stopped from being output.

この構成により、信号制御部が、出力映像信号等の出力が不要な信号処理生成部に映像信号等を出力することを停止するため、構成変更によって使用しなくなった信号処理生成部の動作を停止させることができ、無駄な消費電力を抑制することおよびシミュレータによる検証時間を抑制することが可能な撮像装置を実現することができる。   With this configuration, the signal control unit stops outputting the video signal etc. to the signal processing generation unit that does not need to output the output video signal etc., so the operation of the signal processing generation unit that is no longer used due to the configuration change is stopped Therefore, it is possible to realize an imaging apparatus capable of suppressing wasteful power consumption and suppressing the verification time by the simulator.

また、本発明の撮像装置は、前記信号制御部が、１つ以上の前記信号処理生成部のうち、テスト対象外の前記信号処理生成部に、前記信号制御部に入力された前記映像信号と前記映像信号に同期した同期信号とを選択して出力することを停止する構成を有している。   In the imaging apparatus of the present invention, the signal control unit may include the video signal input to the signal control unit and the signal processing generation unit that is not a test target among the one or more signal processing generation units. It has the structure which stops selecting and outputting the synchronizing signal synchronized with the said video signal.

この構成により、信号制御部がテスト対象外の信号処理生成部に映像信号等を出力することを停止するため、テスト中に使用しない信号処理生成部の動作を停止させることができ、無駄な消費電力を抑制することおよびシミュレータによる検証時間を抑制することが可能な撮像装置を実現することができる。   With this configuration, since the signal control unit stops outputting the video signal or the like to the signal processing generation unit that is not the test target, it is possible to stop the operation of the signal processing generation unit that is not used during the test. An imaging apparatus capable of suppressing power and suppressing verification time by a simulator can be realized.

本発明は、信号制御部が、入力された複数の映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した映像信号と選択した映像信号に同期した同期信号とを対応する信号処理生成部に出力するため、映像信号処理回路の構成変更に柔軟に対応でき、テスト設計に要する冗長な回路を削減し、回路規模、開発期間および開発コストの増大を防止することができるという効果を有する映像信号処理回路および撮像装置を提供することができるものである。   In the present invention, the signal control unit selects one or more video signals from a plurality of input video signals, and a signal corresponding to the selected video signal and a synchronization signal synchronized with the selected video signal Since it is output to the processing generator, it is possible to flexibly respond to changes in the configuration of the video signal processing circuit, reduce redundant circuits required for test design, and prevent an increase in circuit scale, development period, and development cost It is possible to provide a video signal processing circuit and an imaging apparatus having the above.

以下、本発明の実施の形態について、図面を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る撮像装置のブロック構成を示す図である。図１において、撮像装置１００は、撮像して映像信号を生成すると共に映像信号に同期した同期信号を生成する撮像部１０と、入力された映像信号に対して所定の信号処理を行う映像信号処理回路２０とを備える。 (First embodiment)
FIG. 1 is a diagram showing a block configuration of an imaging apparatus according to the first embodiment of the present invention. In FIG. 1, an imaging apparatus 100 captures an image to generate a video signal and generates a synchronization signal synchronized with the video signal, and video signal processing to perform predetermined signal processing on the input video signal. Circuit 20.

撮像部１０は、さらに、ＣＣＤセンサ、ＣＭＯＳセンサ等の受光した光を電気信号に変える光電変換を行う撮像素子１１と、撮像素子１１から出力される信号のゲイン調整、ノイズ除去等のアナログ信号処理とＡＤ変換とを行い、デジタル化された映像信号（以下、単に映像信号という。）を出力するＡＦＥ１２と、システムの基準となる同期信号を生成するＳＳＧ１３と、ＳＳＧ１３が生成した同期信号に基づいて撮像素子１１を駆動するための駆動信号を生成するＴＧ１４とを有する。   The imaging unit 10 further includes an imaging element 11 that performs photoelectric conversion to convert light received by a CCD sensor, a CMOS sensor, or the like into an electrical signal, and analog signal processing such as gain adjustment of a signal output from the imaging element 11 and noise removal. AFE 12 that performs A / D conversion and outputs a digitized video signal (hereinafter simply referred to as a video signal), SSG 13 that generates a synchronization signal serving as a system reference, and a synchronization signal generated by SSG 13 And a TG 14 that generates a drive signal for driving the image sensor 11.

ここで、ＳＳＧ１３には、映像信号処理回路２０からクロックが入力され、ＳＳＧ１３は、入力されたクロックに基づいて予め決められた同期信号を生成し、ＴＧ１４および映像信号処理回路２０に出力する。ＴＧ１４からは撮像素子１１を駆動するための駆動信号が撮像素子１１に出力される。撮像素子１１は、ＴＧ１４から入力された駆動信号に応じて撮像動作を繰り返してアナログの映像信号を生成し、ＡＦＥ１２に出力する。ＡＦＥ１２からは、デジタル化された映像信号が映像信号処理回路２０に出力される。   Here, a clock is input to the SSG 13 from the video signal processing circuit 20, and the SSG 13 generates a predetermined synchronization signal based on the input clock and outputs it to the TG 14 and the video signal processing circuit 20. A drive signal for driving the image sensor 11 is output from the TG 14 to the image sensor 11. The imaging element 11 repeats the imaging operation according to the drive signal input from the TG 14 to generate an analog video signal and outputs it to the AFE 12. From the AFE 12, the digitized video signal is output to the video signal processing circuit 20.

映像信号処理回路２０は、さらに、入力された映像信号に対して所定の信号処理を行う複数の信号処理生成部２２１〜２２４と、入力された映像信号とこの映像信号に同期した同期信号とを振り分けて対応する信号処理生成部２２１〜２２４に出力する信号制御部２１と、システムの基準となるクロックを生成するクロック生成部２３とを有する。ここで、信号処理生成部２２１〜２２４は、上記で信号処理を行って得られた出力映像信号と同期する出力同期信号を生成し、出力映像信号および出力同期信号を映像信号および同期信号として出力するようになっている。   The video signal processing circuit 20 further includes a plurality of signal processing generation units 221 to 224 that perform predetermined signal processing on the input video signal, an input video signal, and a synchronization signal synchronized with the video signal. It has the signal control part 21 which distributes and outputs to the corresponding signal processing generation part 221-224, and the clock generation part 23 which produces | generates the clock used as a reference | standard of a system. Here, the signal processing generation units 221 to 224 generate an output synchronization signal synchronized with the output video signal obtained by performing the signal processing as described above, and output the output video signal and the output synchronization signal as the video signal and the synchronization signal. It is supposed to be.

信号制御部２１には、撮像部１０から出力された映像信号および同期信号、ならびに、信号処理生成部２２１〜２２４から出力された映像信号および同期信号が入力され、信号制御部２１は、信号処理生成部２２１〜２２４毎に、入力された複数の映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した映像信号と選択した映像信号に同期した同期信号とを、対応する信号処理生成部２２１〜２２４に出力するようになっている。   The video signal and synchronization signal output from the imaging unit 10 and the video signal and synchronization signal output from the signal processing generation units 221 to 224 are input to the signal control unit 21, and the signal control unit 21 performs signal processing. For each of the generation units 221 to 224, one or more video signals of a plurality of input video signals are selected, and the selected video signal and a synchronization signal synchronized with the selected video signal are associated with the corresponding signals. It outputs to the process production | generation parts 221-224.

以下、上記の信号処理生成部２２１〜２２４について説明する。まず、信号処理生成部２２１には、映像信号Ｖｉｄｅｏ１ｉｎとこの映像信号Ｖｉｄｅｏ１ｉｎに同期した同期信号（水平同期信号ＨＤ１ｉｎ、垂直同期信号ＶＤ１ｉｎ）とが入力され、信号処理生成部２２１は、映像信号Ｖｉｄｅｏ１ｉｎに信号処理を施して出力映像信号Ｖｉｄｅｏ１ｏｕｔを生成すると共に、信号処理によって遅延した出力映像信号Ｖｉｄｅｏ１ｏｕｔに同期した出力同期信号（水平同期信号ＨＤ１ｏｕｔ、垂直同期信号ＶＤ１ｏｕｔ）を生成し、出力映像信号Ｖｉｄｅｏ１ｏｕｔと出力同期信号（水平同期信号ＨＤ１ｏｕｔ、垂直同期信号ＶＤ１ｏｕｔ）を信号制御部２１に出力するようになっている。   Hereinafter, the signal processing generation units 221 to 224 will be described. First, the video signal Video1in and a synchronization signal (horizontal synchronization signal HD1in, vertical synchronization signal VD1in) synchronized with the video signal Video1in are input to the signal processing generation unit 221, and the signal processing generation unit 221 receives the video signal Video1in. Signal processing is performed to generate an output video signal Video1out, and output synchronization signals (horizontal synchronization signal HD1out and vertical synchronization signal VD1out) synchronized with the output video signal Video1out delayed by the signal processing are generated, and output video signal Video1out and output Synchronization signals (horizontal synchronization signal HD1out, vertical synchronization signal VD1out) are output to the signal control unit 21.

同様に、信号処理生成部２２２には、映像信号Ｖｉｄｅｏ２ｉｎとこの映像信号Ｖｉｄｅｏ２ｉｎに同期した同期信号（水平同期信号ＨＤ２ｉｎ、垂直同期信号ＶＤ２ｉｎ）とが入力され、信号処理生成部２２１は、映像信号Ｖｉｄｅｏ２ｉｎに信号処理を施して出力映像信号Ｖｉｄｅｏ２ｏｕｔを生成すると共に、信号処理によって遅延した出力映像信号Ｖｉｄｅｏ２ｏｕｔに同期した出力同期信号（水平同期信号ＨＤ２ｏｕｔ、垂直同期信号ＶＤ２ｏｕｔ）を生成し、出力映像信号Ｖｉｄｅｏ２ｏｕｔと出力同期信号（水平同期信号ＨＤ２ｏｕｔ、垂直同期信号ＶＤ２ｏｕｔ）を信号制御部２１に出力するようになっている。   Similarly, the video signal Video2in and a synchronization signal (horizontal synchronization signal HD2in and vertical synchronization signal VD2in) synchronized with the video signal Video2in are input to the signal processing generation unit 222, and the signal processing generation unit 221 receives the video signal Video2in. Are subjected to signal processing to generate an output video signal Video2out, and output synchronization signals (horizontal synchronization signal HD2out and vertical synchronization signal VD2out) synchronized with the output video signal Video2out delayed by the signal processing are generated, and the output video signal Video2out and Output synchronization signals (horizontal synchronization signal HD2out, vertical synchronization signal VD2out) are output to the signal control unit 21.

同様に、信号処理生成部２２３には、映像信号Ｖｉｄｅｏ３ｉｎとこの映像信号Ｖｉｄｅｏ３ｉｎに同期した同期信号（水平同期信号ＨＤ３ｉｎ、垂直同期信号ＶＤ３ｉｎ）とが入力され、信号処理生成部２２１は、映像信号Ｖｉｄｅｏ３ｉｎに信号処理を施して出力映像信号Ｖｉｄｅｏ３ｏｕｔを生成すると共に、信号処理によって遅延した出力映像信号Ｖｉｄｅｏ３ｏｕｔに同期した出力同期信号（水平同期信号ＨＤ３ｏｕｔ、垂直同期信号ＶＤ３ｏｕｔ）を生成し、出力映像信号Ｖｉｄｅｏ３ｏｕｔと出力同期信号（水平同期信号ＨＤ３ｏｕｔ、垂直同期信号ＶＤ３ｏｕｔ）を信号制御部２１に出力するようになっている。   Similarly, the video signal Video3in and a synchronization signal (horizontal synchronization signal HD3in and vertical synchronization signal VD3in) synchronized with the video signal Video3in are input to the signal processing generation unit 223, and the signal processing generation unit 221 receives the video signal Video3in. Are subjected to signal processing to generate an output video signal Video3out, and output synchronization signals (horizontal synchronization signal HD3out and vertical synchronization signal VD3out) synchronized with the output video signal Video3out delayed by the signal processing are generated, and the output video signal Video3out and Output synchronization signals (horizontal synchronization signal HD3out, vertical synchronization signal VD3out) are output to the signal control unit 21.

同様に、信号処理生成部２２４には、映像信号Ｖｉｄｅｏ４ｉｎとこの映像信号Ｖｉｄｅｏ４ｉｎに同期した同期信号（水平同期信号ＨＤ４ｉｎ、垂直同期信号ＶＤ４ｉｎ）とが入力され、信号処理生成部２２１は、映像信号Ｖｉｄｅｏ４ｉｎに信号処理を施して出力映像信号Ｖｉｄｅｏ４ｏｕｔを生成すると共に、信号処理によって遅延した出力映像信号Ｖｉｄｅｏ４ｏｕｔに同期した出力同期信号（水平同期信号ＨＤ４ｏｕｔ、垂直同期信号ＶＤ４ｏｕｔ）を生成し、出力映像信号Ｖｉｄｅｏ４ｏｕｔと出力同期信号（水平同期信号ＨＤ４ｏｕｔ、垂直同期信号ＶＤ４ｏｕｔ）を信号制御部２１に出力するようになっている。   Similarly, the video signal Video4in and a synchronization signal (horizontal synchronization signal HD4in, vertical synchronization signal VD4in) synchronized with the video signal Video4in are input to the signal processing generation unit 224, and the signal processing generation unit 221 receives the video signal Video4in. Are subjected to signal processing to generate an output video signal Video4out, and output synchronization signals (horizontal synchronization signal HD4out, vertical synchronization signal VD4out) synchronized with the output video signal Video4out delayed by the signal processing are generated, and the output video signal Video4out and Output synchronization signals (horizontal synchronization signal HD4out, vertical synchronization signal VD4out) are output to the signal control unit 21.

以下、上記の信号制御部２１について説明する。信号制御部２１には、クロック生成部２３から出力されたクロックが入力されるほか、ＡＦＥ１２から出力された映像信号Ｖｉｄｅｏｉｎおよび同期信号（水平同期信号ＨＤｉｎ、垂直同期信号ＶＤｉｎ）、ならびに、各信号処理生成部２２１〜２２４から出力された出力映像信号および出力同期信号が、それぞれ、映像信号および同期信号として入力される。   Hereinafter, the signal control unit 21 will be described. In addition to the clock output from the clock generation unit 23 being input to the signal control unit 21, the video signal Videoin and the synchronization signal (horizontal synchronization signal HDin, vertical synchronization signal VDin) output from the AFE 12, and each signal processing The output video signal and the output synchronization signal output from the generation units 221 to 224 are input as the video signal and the synchronization signal, respectively.

信号制御部２１は、入力された複数（上記の構成では５種類）の映像信号および同期信号の中から、各信号処理生成部２２１〜２２４に出力する映像信号および同期信号を選択し、対応する信号処理生成部２２１〜２２４に出力する信号選択手段２１１〜２１５を有する。ここで、上記の対応する信号処理生成部２２１〜２２４とは、選択した映像信号および同期信号に信号処理をさせるように予め設定されている信号処理生成部２２１〜２２４をいう。なお、上記では、信号処理生成部が４つ設けられ、信号選択手段が５つ設けられている例が示されているが、本発明の適用は、上記の個数に限定されるものではなく、いくつでもよい。   The signal control unit 21 selects a video signal and a synchronization signal to be output to each of the signal processing generation units 221 to 224 from a plurality of input (five types in the above configuration) video signal and a synchronization signal, and responds accordingly. Signal selection means 211 to 215 for outputting to the signal processing generation units 221 to 224 are provided. Here, the corresponding signal processing generation units 221 to 224 are signal processing generation units 221 to 224 that are set in advance to perform signal processing on the selected video signal and synchronization signal. In the above, an example in which four signal processing generation units are provided and five signal selection units are provided is shown, but the application of the present invention is not limited to the above number, Any number is acceptable.

信号選択手段２１１〜２１５に選択させる映像信号および同期信号を外部から設定または切り替える方法として、映像信号処理回路２０が有するレジスタにＣＰＵから設定するが、このレジスタに設定された内容に応じて映像信号等を選択する方法がある。   As a method of setting or switching the video signal and the synchronization signal to be selected by the signal selection means 211 to 215 from the outside, the CPU sets the register in the video signal processing circuit 20. The video signal is set according to the contents set in the register. There is a way to select etc.

以下、信号選択手段２１１〜２１５に選択させる映像信号および同期信号の入力信号選択設定情報は上記のレジスタ等に設定されるものとし、入力信号選択設定情報の内容は以下のようになっているものとする。まず、信号選択手段２１１は、ＡＦＥ１２から出力された映像信号とＳＳＧ１３から出力された同期信号とを選択して出力する。   Hereinafter, the input signal selection setting information of the video signal and the synchronization signal to be selected by the signal selection means 211 to 215 is set in the above-described register, and the contents of the input signal selection setting information are as follows: And First, the signal selection unit 211 selects and outputs the video signal output from the AFE 12 and the synchronization signal output from the SSG 13.

次に、信号選択手段２１２は、信号処理生成部２２１から出力された映像信号Ｖｉｄｅｏ１ｏｕｔとこの映像信号Ｖｉｄｅｏ１ｏｕｔに同期した同期信号（水平同期信号ＨＤ１ｏｕｔ、垂直同期信号ＶＤ１ｏｕｔ）とを選択して出力する。信号選択手段２１３は、信号処理生成部２２２から出力された出力映像信号Ｖｉｄｅｏ２ｏｕｔとこの出力映像信号Ｖｉｄｅｏ２ｏｕｔに同期した同期信号（水平同期信号ＨＤ２ｏｕｔ、垂直同期信号ＶＤ２ｏｕｔ）とを選択して出力する。   Next, the signal selection unit 212 selects and outputs the video signal Video1out output from the signal processing generation unit 221 and a synchronization signal (horizontal synchronization signal HD1out and vertical synchronization signal VD1out) synchronized with the video signal Video1out. The signal selection unit 213 selects and outputs the output video signal Video2out output from the signal processing generator 222 and a synchronization signal (horizontal synchronization signal HD2out and vertical synchronization signal VD2out) synchronized with the output video signal Video2out.

信号選択手段２１４は、信号処理生成部２２３から出力された出力映像信号Ｖｉｄｅｏ３ｏｕｔとこの出力映像信号Ｖｉｄｅｏ３ｏｕｔに同期した同期信号（水平同期信号ＨＤ３ｏｕｔ、垂直同期信号ＶＤ３ｏｕｔ）とを選択して出力する。そして、信号選択手段２１５は、信号処理生成部２２４から出力された出力映像信号Ｖｉｄｅｏ４ｏｕｔとこの出力映像信号Ｖｉｄｅｏ４ｏｕｔに同期した同期信号（水平同期信号ＨＤ３ｏｕｔ、垂直同期信号ＶＤ３ｏｕｔ）とを選択して出力する。   The signal selection unit 214 selects and outputs the output video signal Video3out output from the signal processing generation unit 223 and a synchronization signal (horizontal synchronization signal HD3out, vertical synchronization signal VD3out) synchronized with the output video signal Video3out. Then, the signal selection unit 215 selects and outputs the output video signal Video4out output from the signal processing generation unit 224 and a synchronization signal (horizontal synchronization signal HD3out, vertical synchronization signal VD3out) synchronized with the output video signal Video4out. .

信号選択手段２１１〜２１５に選択させる映像信号および同期信号の入力信号選択設定情報の内容を上記のようにすることによって、映像信号を、順次、信号処理生成部２２１、信号処理生成部２２２、信号処理生成部２２３、信号処理生成部２２４の順番で処理する映像信号処理回路を実現することができる。   By setting the contents of the input signal selection setting information of the video signal and the synchronization signal to be selected by the signal selection units 211 to 215 as described above, the video signal is sequentially converted into the signal processing generation unit 221, the signal processing generation unit 222, and the signal. A video signal processing circuit that performs processing in the order of the processing generation unit 223 and the signal processing generation unit 224 can be realized.

用途や要望等に応じて、信号処理を信号処理生成部２２１、信号処理生成部２２３、信号処理生成部２２２、信号処理生成部２２４の順番で行わせる場合は、上記の入力信号選択設定情報を、信号選択手段２１３が信号処理生成部２２３から出力された映像信号Ｖｉｄｅｏ３ｏｕｔとこの映像信号Ｖｉｄｅｏ３ｏｕｔに同期した同期信号（水平同期信号ＨＤ３ｏｕｔ、垂直同期信号ＶＤ３ｏｕｔ）を選択して出力し、信号選択手段２１４が信号処理生成部２２２から出力された出力映像信号Ｖｉｄｅｏ２ｏｕｔとその出力映像信号Ｖｉｄｅｏ２ｏｕｔに同期した同期信号（水平同期信号ＨＤ２ｏｕｔ、垂直同期信号ＶＤ２ｏｕｔ）とを選択し出力するように切り替えることによって実現できる。   When the signal processing is performed in the order of the signal processing generation unit 221, the signal processing generation unit 223, the signal processing generation unit 222, and the signal processing generation unit 224 according to the use or request, the input signal selection setting information described above is used. The signal selection unit 213 selects and outputs the video signal Video3out output from the signal processing generation unit 223 and a synchronization signal (horizontal synchronization signal HD3out and vertical synchronization signal VD3out) synchronized with the video signal Video3out. Can be realized by selecting and outputting an output video signal Video2out output from the signal processing generator 222 and a synchronization signal (horizontal synchronization signal HD2out, vertical synchronization signal VD2out) synchronized with the output video signal Video2out.

なお、映像信号処理回路２０は、信号制御部２１が、１つ以上の信号処理生成部２１〜２４のうち、出力映像信号および出力同期信号の出力が不要な信号処理生成部に、信号制御部２１に入力された映像信号と映像信号に同期した同期信号とを選択して出力することを停止するのでもよい。   Note that the video signal processing circuit 20 includes a signal control unit 21 in which the signal control unit 21 does not need to output the output video signal and the output synchronization signal among the one or more signal processing generation units 21 to 24. The selection and output of the video signal input to 21 and the synchronization signal synchronized with the video signal may be stopped.

以上説明したように、本発明の第１の実施の形態に係る映像信号処理回路および撮像装置は、信号制御部が、入力された複数の映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した映像信号と選択した映像信号に同期した同期信号とを対応する信号処理生成部に出力するため、映像信号処理回路の構成変更に柔軟に対応でき、テスト設計に要する冗長な回路を削減し、回路規模、開発期間および開発コストの増大を防止することができる。   As described above, in the video signal processing circuit and the imaging device according to the first embodiment of the present invention, the signal control unit receives one or more video signals from a plurality of input video signals. Since the selected video signal and the synchronizing signal synchronized with the selected video signal are output to the corresponding signal processing generation unit, the redundant circuit required for test design can be flexibly adapted to the configuration change of the video signal processing circuit. And an increase in circuit scale, development period and development cost can be prevented.

また、信号制御部が、出力映像信号等の出力が不要な信号処理生成部に映像信号等を出力することを停止するため、構成変更によって使用しなくなった信号処理生成部の動作を停止させることができ、無駄な消費電力を抑制することおよびシミュレータによる検証時間を抑制することができる。   Also, the signal control unit stops the operation of the signal processing generation unit that is no longer used due to the configuration change in order to stop outputting the video signal etc. to the signal processing generation unit that does not need to output the output video signal or the like. It is possible to suppress wasteful power consumption and the verification time by the simulator.

（第２の実施の形態）
図２は、本発明の第２の実施の形態に係る映像信号処理回路を有する撮像装置のブロック構成を示す図である。図２において、本発明の第２の実施の形態に撮像装置２００は、本発明の第１の実施の形態に係る映像信号処理回路２０を構成する信号処理生成部２２４として、テスト用のモニタ回路（以下、テストモニタという。）２２５が設けられた構成の映像信号処理回路３０を有する。 (Second Embodiment)
FIG. 2 is a diagram showing a block configuration of an imaging apparatus having a video signal processing circuit according to the second embodiment of the present invention. In FIG. 2, the imaging apparatus 200 according to the second embodiment of the present invention includes a test monitor circuit as the signal processing generation unit 224 constituting the video signal processing circuit 20 according to the first embodiment of the present invention. (Hereinafter referred to as a test monitor) 225 includes a video signal processing circuit 30 having a configuration provided with 225.

本発明の第２の実施の形態に係る撮像装置２００の構成手段のうち、本発明の第１の実施の形態に係る撮像装置１００の構成手段と同様の構成手段には同一の符号を付し、その説明を省略する。上記のテストモニタ２２５は、信号選択手段２１４から出力された信号の波形等をモニタするための回路であり、信号選択手段２１４が外部から入力された信号に応じて信号処理生成部２２１〜２２３から出力された信号を選択し、テストモニタ２２５に出力するようになっている。   Of the constituent means of the image pickup apparatus 200 according to the second embodiment of the present invention, the same reference numerals are assigned to the same constituent means as those of the image pickup apparatus 100 according to the first embodiment of the present invention. The description is omitted. The test monitor 225 is a circuit for monitoring the waveform or the like of the signal output from the signal selection unit 214, and the signal selection unit 214 outputs from the signal processing generation units 221 to 223 according to the signal input from the outside. The output signal is selected and output to the test monitor 225.

以上説明したように、本発明の第２の実施の形態に係る映像信号処理回路および撮像装置は、本発明の第１の実施の形態の効果に加え、信号処理生成部２２４としてテストモニタ２２５を設けたため、信号選択手段２１４に選択させる映像信号等を切り替えることによって所望の信号をモニタすることができ、各信号処理生成部２２１〜２２３を個別にテストすることが可能になり、テストパターンを削減することができる。   As described above, the video signal processing circuit and the imaging apparatus according to the second embodiment of the present invention include the test monitor 225 as the signal processing generation unit 224 in addition to the effects of the first embodiment of the present invention. Since it is provided, a desired signal can be monitored by switching the video signal to be selected by the signal selection unit 214, each signal processing generation unit 221 to 223 can be individually tested, and the test pattern is reduced. can do.

（第３の実施の形態）
図３は、本発明の第３の実施の形態に係る映像信号処理回路を有する撮像装置のブロック構成を示す図である。図３において、本発明の第３の実施の形態に撮像装置３００は、本発明の第２の実施の形態に係る撮像装置２００を構成する映像信号処理回路３０のうちの所定の構成部間を接続するバスのバス幅を、他の構成部間を接続するバスのバス幅より低減した構成の映像信号処理回路４０を有する。 (Third embodiment)
FIG. 3 is a diagram showing a block configuration of an imaging apparatus having a video signal processing circuit according to the third embodiment of the present invention. In FIG. 3, an imaging apparatus 300 according to the third embodiment of the present invention is provided between predetermined components of the video signal processing circuit 30 constituting the imaging apparatus 200 according to the second embodiment of the present invention. The video signal processing circuit 40 has a configuration in which the bus width of the bus to be connected is smaller than the bus width of the bus connecting the other components.

図３において、信号処理生成部２２１からの出力信号は２０ビットのバス幅のバスを介して出力され、信号処理生成部２２２と信号処理生成部２２３からの出力信号は１０ビットのバス幅のバスを介して出力される。ここで、信号処理生成部２２２と信号処理生成部２２３は、予め２０ビットのバス幅のバスを用いて接続する必要のない構成部とする。   In FIG. 3, the output signal from the signal processing generation unit 221 is output via a 20-bit bus width bus, and the output signals from the signal processing generation unit 222 and the signal processing generation unit 223 are 10-bit bus width buses. Is output via. Here, the signal processing generation unit 222 and the signal processing generation unit 223 are configured as components that do not need to be connected in advance using a bus having a 20-bit bus width.

以上説明したように、本発明の第３の実施の形態に係る映像信号処理回路および撮像装置は、本発明の第１の実施の形態および本発明の第２の実施の形態の効果に加え、バス幅の異なる信号処理生成部を縦続接続した場合でも、回路数の増加を防ぐように最適化を行うことができる。   As described above, the video signal processing circuit and the imaging device according to the third embodiment of the present invention have the effects of the first embodiment and the second embodiment of the present invention, Even when signal processing generators having different bus widths are connected in cascade, optimization can be performed so as to prevent an increase in the number of circuits.

（第４の実施の形態）
ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のプログラミング可能なデジタル回路を開発する場合、要望等に応じて機能毎に回路を分割する必要が生じることが多い。本発明の第４の実施の形態では、係る要望等に応じて機能毎に映像信号処理回路を分割する場合の一例について説明する。 (Fourth embodiment)
When developing programmable digital circuits such as FPGA (Field Programmable Gate Array) and PLD (Programmable Logic Device), it is often necessary to divide the circuit for each function according to demands. In the fourth embodiment of the present invention, an example in which a video signal processing circuit is divided for each function according to such a request will be described.

図４は、本発明の第４の実施の形態に係る映像信号処理回路のブロック構成を示す図である。本発明の第４の実施の形態に係る映像信号処理回路５０の構成手段のうち、本発明の第１の実施の形態に係る映像信号処理回路２０の構成手段と同様の構成手段には同一の符号を付し、その説明を省略する。図４には、映像信号処理回路５０を第１の映像信号処理分割回路５１および第２の映像信号処理分割回路５２の２つに分割した場合の構成の一例が示されている。   FIG. 4 is a diagram showing a block configuration of a video signal processing circuit according to the fourth embodiment of the present invention. Of the constituent means of the video signal processing circuit 50 according to the fourth embodiment of the present invention, the same constituent means as the constituent means of the video signal processing circuit 20 according to the first embodiment of the present invention are the same. Reference numerals are assigned and explanations thereof are omitted. FIG. 4 shows an example of the configuration when the video signal processing circuit 50 is divided into two parts, a first video signal processing division circuit 51 and a second video signal processing division circuit 52.

本発明の第４の実施の形態に係る映像信号処理回路５０は、第２の映像信号処理分割回路５２から出力された出力映像信号Ｖｉｄｅｏｄｅｖｏｕｔおよび出力同期信号（ＶＤｄｅｖｏｕｔ、ＨＤｄｅｖｏｕｔ）からなる１組の入力信号が第１の映像信号処理分割回路５１に追加して入力され、第１の映像信号処理分割回路５１から出力された出力映像信号Ｖｉｄｅｏｄｅｖｏｕｔおよび出力同期信号（ＶＤｄｅｖｏｕｔ、ＨＤｄｅｖｏｕｔ）からなる１組の入力信号が第２の映像信号処理分割回路５２に追加して入力されることによって、映像信号処理回路２０と同様に動作する。   The video signal processing circuit 50 according to the fourth embodiment of the present invention has a set of inputs consisting of an output video signal Videodevout and an output synchronization signal (VDdevout, HDdevout) output from the second video signal processing division circuit 52. A signal is additionally input to the first video signal processing division circuit 51, and a set of inputs including an output video signal Videodevout and an output synchronization signal (VDdevout, HDdevout) output from the first video signal processing division circuit 51 When the signal is additionally input to the second video signal processing dividing circuit 52, the operation is the same as that of the video signal processing circuit 20.

第１の映像信号処理分割回路５１を構成する信号制御部５１１は、クロック生成部２３から出力されたクロックが入力されるほか、ＡＦＥ１２から出力された映像信号Ｖｉｄｅｏｉｎおよび同期信号（水平同期信号ＨＤｉｎ、垂直同期信号ＶＤｉｎ）、各信号処理生成部２２１、２２２から出力された出力映像信号および出力同期信号、ならびに、第２の映像信号処理分割回路５２から出力された出力映像信号Ｖｉｄｅｏｄｅｖｏｕｔおよび出力同期信号（ＶＤｄｅｖｏｕｔ、ＨＤｄｅｖｏｕｔ）が、それぞれ、映像信号および同期信号として入力される。これらの入力された映像信号等が、各信号処理生成部２２１、２２２に出力される選択対象の信号となる。   The signal control unit 511 constituting the first video signal processing division circuit 51 receives the clock output from the clock generation unit 23, the video signal Videoin output from the AFE 12, and the synchronization signal (horizontal synchronization signal HDin, Vertical synchronization signal VDin), output video signals and output synchronization signals output from the signal processing generators 221 and 222, and output video signal Videodevout and output synchronization signals output from the second video signal processing division circuit 52. VDdevout, HDdevout) are input as a video signal and a synchronization signal, respectively. These input video signals and the like become signals to be selected that are output to the signal processing generation units 221 and 222.

同様に、第２の映像信号処理分割回路５２を構成する信号制御部５１２は、クロック生成部２３から出力されたクロックが入力されるほか、ＡＦＥ１２から出力された映像信号Ｖｉｄｅｏｉｎおよび同期信号（水平同期信号ＨＤｉｎ、垂直同期信号ＶＤｉｎ）、各信号処理生成部２２３、２２４から出力された出力映像信号および出力同期信号、ならびに、第１の映像信号処理分割回路５１から出力された出力映像信号Ｖｉｄｅｏｄｅｖｏｕｔおよび出力同期信号（ＶＤｄｅｖｏｕｔ、ＨＤｄｅｖｏｕｔ）が、それぞれ、映像信号および同期信号として入力される。これらの入力された映像信号等が、各信号処理生成部２２３、２２４に出力される選択対象の信号となる。   Similarly, the signal control unit 512 constituting the second video signal processing division circuit 52 receives the clock output from the clock generation unit 23, and also outputs the video signal Videoin and the synchronization signal (horizontal synchronization) output from the AFE 12. Signal HDin, vertical synchronization signal VDin), output video signals and output synchronization signals output from the signal processing generators 223 and 224, and output video signal Videodevout and output from the first video signal processing division circuit 51. Synchronization signals (VDdevout, HDdevout) are input as a video signal and a synchronization signal, respectively. These input video signals and the like become signals to be selected that are output to the signal processing generation units 223 and 224.

図５は、本発明の第４の実施の形態に係る信号制御部５１１のブロック構成の一例を示す図である。本発明の第４の実施の形態に係る信号制御部５１１は、入力される映像信号等の入力信号の数は異なるが、本発明の第１の実施の形態に係る信号制御部２１と同様に動作する。本発明の第４の実施の形態に係る信号制御部５１２も上記の信号制御部５１１と同様である。第１の映像信号処理分割回路５１および第２の映像信号処理分割回路５２に入力された映像信号等が、信号処理生成部２２１〜２２４に出力される選択対象の信号となる。   FIG. 5 is a diagram illustrating an example of a block configuration of a signal control unit 511 according to the fourth embodiment of the present invention. Similar to the signal control unit 21 according to the first embodiment of the present invention, the signal control unit 511 according to the fourth embodiment of the present invention differs in the number of input signals such as video signals to be input. Operate. The signal control unit 512 according to the fourth embodiment of the present invention is the same as the signal control unit 511 described above. The video signals and the like input to the first video signal processing / dividing circuit 51 and the second video signal processing / dividing circuit 52 are signals to be selected that are output to the signal processing generation units 221 to 224.

以上説明したように、本発明の第４の実施の形態に係る映像信号処理回路および撮像装置は、本発明の第１の実施の形態の効果に加え、信号制御部２１を共通化して所望の信号処理生成部を接続できるようにしたことにより、容易に機能分割が可能となるだけでなく、回路構成の追加や変更も容易になるため、複数デバイスに分割して機能を搭載する場合や顧客の要望によって回路構成を変更して搭載する際に、設計者のスキルによって開発期間が左右されることなく、開発コストの増大を防止することができる。   As described above, in the video signal processing circuit and the imaging apparatus according to the fourth embodiment of the present invention, in addition to the effects of the first embodiment of the present invention, the signal control unit 21 is shared and desired. The ability to connect the signal processing generator not only makes it easy to divide functions, but also makes it easy to add and change circuit configurations. When the circuit configuration is changed and installed according to the demand of the customer, the development period is not affected by the skill of the designer, and an increase in development cost can be prevented.

（第５の実施の形態）
図６は、本発明の第５の実施の形態に係る信号選択手段のブロック構成を示す図である。本発明の第５の実施の形態では、映像信号処理回路２０がビット幅の異なる信号処理部を含む場合に、ビット幅の異なる信号処理部間を接続する信号選択手段の構成について説明する。 (Fifth embodiment)
FIG. 6 is a diagram showing a block configuration of a signal selection unit according to the fifth embodiment of the present invention. In the fifth embodiment of the present invention, the configuration of signal selection means for connecting signal processing units having different bit widths when the video signal processing circuit 20 includes signal processing units having different bit widths will be described.

信号選択手段２１１は、入力された映像信号Ｖｉｄｅｏｉｎ、Ｖｉｄｅｏ１ｏｕｔ、Ｖｉｄｅｏ２ｏｕｔ、Ｖｉｄｅｏ３ｏｕｔ、Ｖｉｄｅｏ４ｏｕｔのうちから入力信号選択設定情報に基づいて特定される映像信号を選択するセレクタ６１と、セレクタ６１が選択した映像信号をビット制御設定情報に基づいてビットシフトさせるビット制御手段６２とを有する。信号選択手段２１２、２１３、２１４、２１５も上記の信号選択手段２１１と同様である。   The signal selection means 211 includes a selector 61 that selects a video signal specified based on input signal selection setting information from among the input video signals Videoin, Video1out, Video2out, Video3out, and Video4out, and the video signal selected by the selector 61 Bit control means 62 for shifting the bit based on the bit control setting information. The signal selection means 212, 213, 214, and 215 are the same as the signal selection means 211 described above.

ここで、ビット制御設定情報は、ビットシフトに関する情報であり、入力信号選択設定情報等と同様に映像信号処理回路２０のレジスタ等に記憶され、ビット制御手段６２がビットシフトを行うときに参照されるものである。図６は、セレクタ６１が映像信号Ｖｉｄｅｏｉｎ（８ビット）を選択し、ビット制御手段６２が、４ビット上位ビット方向にビットシフトする構成が示されている。   Here, the bit control setting information is information relating to the bit shift, and is stored in the register of the video signal processing circuit 20 in the same manner as the input signal selection setting information, and is referred to when the bit control means 62 performs the bit shift. Is. FIG. 6 shows a configuration in which the selector 61 selects the video signal Videoin (8 bits) and the bit control means 62 performs a bit shift in the direction of the upper 4 bits.

図６では、ビット制御手段６２が、入力された映像信号の最下位ビット（第１ビット）から８ビットまでの信号を第５ビットから最上位ビット（第１２ビット）までの信号に４ビット、ビットシフトし、信号処理生成部２２１に入力する映像信号Ｖｉｄｅｏ１ｉｎに変換する例が示されている。   In FIG. 6, the bit control means 62 converts the signal from the least significant bit (first bit) to the 8 bit of the input video signal to 4 bits from the fifth bit to the most significant bit (the 12th bit), An example is shown in which bit-shifting is performed and conversion into a video signal Video1in input to the signal processing generation unit 221 is shown.

以上説明したように、本発明の第５の実施の形態に係る映像信号処理回路および撮像装置は、本発明の第１の実施の形態の効果に加え、信号制御部が、所定の映像信号に対してビットシフトを行って対応する信号処理生成部に出力するため、ビット幅の異なる信号処理生成部間の接続が可能となり、映像信号処理回路の構成変更や機能追加を容易にすることができる。   As described above, in the video signal processing circuit and the imaging apparatus according to the fifth embodiment of the present invention, in addition to the effects of the first embodiment of the present invention, the signal control unit converts the predetermined video signal. On the other hand, since bit shift is performed and output to the corresponding signal processing generation unit, connection between signal processing generation units having different bit widths is possible, and the configuration change and function addition of the video signal processing circuit can be facilitated. .

（第６の実施の形態）
図７は、本発明の第６の実施の形態に係る映像信号処理回路のブロック構成を示す図である。図７において、本発明の第７の実施の形態に映像信号処理回路２０は、本発明の第１の実施の形態に係る映像信号処理回路２０を構成する信号処理生成部２２４として、入力された映像信号および同期信号を所定時間遅延させる任意遅延回路２２６が設けられた構成の映像信号処理回路６０を有する。 (Sixth embodiment)
FIG. 7 is a diagram showing a block configuration of a video signal processing circuit according to the sixth embodiment of the present invention. In FIG. 7, the video signal processing circuit 20 is input as the signal processing generation unit 224 constituting the video signal processing circuit 20 according to the first embodiment of the present invention in the seventh embodiment of the present invention. A video signal processing circuit 60 having a configuration in which an arbitrary delay circuit 226 for delaying the video signal and the synchronization signal for a predetermined time is provided.

図７において、映像信号処理回路６０は、映像信号Ｖｉｄｅｏｉｎを並列処理する構成を有する。具体的には、映像信号処理回路６０は、信号処理生成部２２１、２２２が入力された映像信号Ｖｉｄｅｏｉｎを並列処理し、任意遅延回路２２６が並列処理によって生じた遅延時間の差を解消する処理を行う構成を有する。   In FIG. 7, a video signal processing circuit 60 has a configuration for processing video signals Videoin in parallel. Specifically, the video signal processing circuit 60 performs parallel processing on the video signals Videoin input by the signal processing generation units 221 and 222, and the arbitrary delay circuit 226 performs processing for eliminating the difference in delay time caused by the parallel processing. It has a configuration to perform.

一般に、信号処理生成部２２１から出力される並列処理後の映像信号Ｖｉｄｅｏ１ｏｕｔと、信号処理生成部２２２から出力される並列処理後の映像信号Ｖｉｄｅｏ２ｏｕｔとは、遅延時間が異なる。そのため、並列処理後の各映像信号Ｖｉｄｅｏ１ｏｕｔ、Ｖｉｄｅｏ２ｏｕｔを統合する際、並列処理によって生じた各遅延時間の差を解消する必要がある。信号処理生成部２２４は、信号処理生成部２２１、２２２から出力された並列処理後の各映像信号Ｖｉｄｅｏ１ｏｕｔ、Ｖｉｄｅｏ２ｏｕｔのうちの遅延が少ない映像信号を遅延させ、遅延時間の差を解消するようになっている。   Generally, the delay time is different between the parallel-processed video signal Video1out output from the signal processing generator 221 and the parallel-processed video signal Video2out output from the signal processing generator 222. Therefore, when integrating the video signals Video1out and Video2out after the parallel processing, it is necessary to eliminate the delay time difference caused by the parallel processing. The signal processing generation unit 224 delays the video signal with a small delay among the video signals Video1out and Video2out after the parallel processing output from the signal processing generation units 221 and 222, and eliminates the difference in delay time. ing.

図８は、並列処理による遅延時間の差を解消する機能について説明するためのタイミングチャートである。図８において、信号処理生成部２２１、２２２が映像信号処理回路２０に入力されたＶｉｄｅｏｉｎを並列処理し、信号処理生成部２２４が、並列処理後の各映像信号Ｖｉｄｅｏ１ｏｕｔ、Ｖｉｄｅｏ２ｏｕｔのうちの遅延の少ない映像信号Ｖｉｄｅｏ１ｏｕｔに対して遅延時間の差の分、遅延処理を施すことによって、遅延時間の差が解消している。   FIG. 8 is a timing chart for explaining a function for eliminating a difference in delay time due to parallel processing. In FIG. 8, the signal processing generation units 221 and 222 perform parallel processing on the Videoin input to the video signal processing circuit 20, and the signal processing generation unit 224 has a small delay among the video signals Video1out and Video2out after the parallel processing. By applying a delay process to the video signal Video1out by the difference in delay time, the difference in delay time is eliminated.

以上説明したように、本発明の第６の実施の形態に係る映像信号処理回路および撮像装置は、本発明の第１の実施の形態の効果に加え、いずれか１つ以上の信号処理生成部が入力された映像信号および同期信号を所定時間遅延させることができるようになっているため、遅延時間が異なる映像信号等の統合が可能となり、映像信号処理回路の構成変更や並列処理等の機能追加を容易にすることができる。   As described above, in the video signal processing circuit and the imaging apparatus according to the sixth embodiment of the present invention, in addition to the effects of the first embodiment of the present invention, any one or more signal processing generation units Can be delayed for a predetermined time, so video signals with different delay times can be integrated, and functions such as changing the configuration of the video signal processing circuit and parallel processing Addition can be facilitated.

（第７の実施の形態）
図９は、本発明の第７の実施の形態に係る映像信号処理回路のブロック構成を示す図である。図９において、本発明の第７の実施の形態に映像信号処理回路２０は、本発明の第１の実施の形態に係る映像信号処理回路２０を構成する信号処理生成部２２４として、入力された映像信号のフォーマットを所定のフォーマットに変換するフォーマット変換回路２２７が設けられた構成の映像信号処理回路７０を有する。 (Seventh embodiment)
FIG. 9 is a diagram showing a block configuration of a video signal processing circuit according to the seventh embodiment of the present invention. In FIG. 9, the video signal processing circuit 20 is input as the signal processing generation unit 224 constituting the video signal processing circuit 20 according to the first embodiment of the present invention in the seventh embodiment of the present invention. It has a video signal processing circuit 70 having a configuration provided with a format conversion circuit 227 for converting the format of the video signal into a predetermined format.

ＹＵＶ方式、ＲＧＢ方式等の色空間方式の入力された映像信号Ｖｉｄｅｏｉｎが、映像信号処理回路で処理可能な色空間方式と異なるとき信号処理できないことを回避するため、予め所定の信号処理系路上にフォーマット変換回路を設けていた。そして、フォーマット変換回路と、所定の個数の信号処理生成部とが、接続が固定され変更できないようになっていた。そのため、機能を変更する場合は回路構成の変更が必要となっていた。ここで、フォーマット変換は、例えば、ＹＵＶ方式からＲＧＢ方式に、または、その逆の方向に行われる。   In order to avoid signal processing when the input video signal Videoin of the color space system such as YUV system or RGB system is different from the color space system that can be processed by the video signal processing circuit, it is preliminarily placed on a predetermined signal processing path. A format conversion circuit was provided. The format conversion circuit and a predetermined number of signal processing generation units are fixed in connection and cannot be changed. Therefore, when changing the function, it is necessary to change the circuit configuration. Here, the format conversion is performed, for example, from the YUV method to the RGB method or vice versa.

図９において、映像信号処理回路７０は、入力された映像信号Ｖｉｄｅｏｉｎの色空間方式が処理可能な色空間方式と異なるとき、映像信号Ｖｉｄｅｏｉｎを一旦、フォーマット変換回路２２７を介してフォーマット変換することによって、入力された映像信号Ｖｉｄｅｏｉｎを処理可能な色空間方式にフォーマット変換することができる。ここで、フォーマット変換回路２２７は、信号制御部２１を介して他の構成部との接続を切り替えられるため、従来のように接続が固定される必要はなく、機能変更に柔軟に対応することができる。   In FIG. 9, the video signal processing circuit 70 once converts the format of the video signal Videoin via the format conversion circuit 227 when the color space system of the input video signal Videoin is different from the processable color space system. The format of the input video signal Videoin can be converted into a color space method that can be processed. Here, since the format conversion circuit 227 can switch the connection with other components via the signal control unit 21, it is not necessary to fix the connection as in the conventional case, and it can flexibly cope with a function change. it can.

以上説明したように、本発明の第７の実施の形態に係る映像信号処理回路および撮像装置は、本発明の第１の実施の形態の効果に加え、いずれか１つ以上の信号処理生成部が入力された映像信号のフォーマットを所定のフォーマットに変換できるようになっているため、信号処理生成部が処理可能なフォーマットの映像信号と異なるフォーマットの映像信号をも処理可能となり、映像信号処理回路の構成変更や機能追加を容易にすることができる。   As described above, in the video signal processing circuit and the imaging apparatus according to the seventh embodiment of the present invention, in addition to the effects of the first embodiment of the present invention, any one or more signal processing generation units Since the format of the input video signal can be converted into a predetermined format, it is possible to process a video signal of a format different from the video signal of a format that can be processed by the signal processing generation unit. It is easy to change the configuration and add functions.

本発明に係る映像信号処理回路および撮像装置は、映像信号処理回路の構成変更に柔軟に対応でき、テスト設計に要する冗長な回路を削減し、回路規模、開発期間および開発コストの増大を防止することができるという効果を有し、映像信号処理回路および撮像装置等として有用である。   The video signal processing circuit and the imaging apparatus according to the present invention can flexibly cope with a change in the configuration of the video signal processing circuit, reduce redundant circuits required for test design, and prevent an increase in circuit scale, development period, and development cost. And is useful as a video signal processing circuit and an imaging device.

本発明の第１の実施の形態に係る映像信号処理回路を有する撮像装置のブロック構成を示す図1 is a diagram showing a block configuration of an imaging apparatus having a video signal processing circuit according to a first embodiment of the present invention. 本発明の第２の実施の形態に係る映像信号処理回路を有する撮像装置のブロック構成を示す図The figure which shows the block configuration of the imaging device which has a video signal processing circuit which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係る映像信号処理回路を有する撮像装置のブロック構成を示す図The figure which shows the block configuration of the imaging device which has a video signal processing circuit which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施の形態に係る映像信号処理回路のブロック構成を示す図The figure which shows the block configuration of the video signal processing circuit which concerns on the 4th Embodiment of this invention. 本発明の第４の実施の形態に係る信号制御部のブロック構成の一例を示す図The figure which shows an example of the block configuration of the signal control part which concerns on the 4th Embodiment of this invention. 本発明の第５の実施の形態に係る信号選択手段のブロック構成を示す図The figure which shows the block configuration of the signal selection means which concerns on the 5th Embodiment of this invention. 本発明の第６の実施の形態に係る映像信号処理回路のブロック構成を示す図The figure which shows the block configuration of the video signal processing circuit which concerns on the 6th Embodiment of this invention. 並列処理による遅延時間の差を解消する機能について説明するためのタイミングチャートTiming chart for explaining the function to eliminate the delay time difference caused by parallel processing 本発明の第７の実施の形態に係る映像信号処理回路のブロック構成を示す図The figure which shows the block configuration of the video signal processing circuit which concerns on the 7th Embodiment of this invention

符号の説明Explanation of symbols

１０ 撮像部
１１ 撮像素子
１２ ＡＦＥ
１３ ＳＳＧ
１４ ＴＧ
２０、３０、４０、５０、６０、７０ 映像信号処理回路
２１、５１１、５１２ 信号制御部
２３ クロック生成部
５１、５２ 映像信号処理分割回路
６１ セレクタ
６２ ビット制御手段
１００、２００、３００ 撮像装置
２１１〜２１５ 信号選択手段
２２１〜２２４ 信号処理生成部
２２５ テストモニタ
２２６ 任意遅延回路
２２７ フォーマット変換回路 DESCRIPTION OF SYMBOLS 10 Imaging part 11 Image sensor 12 AFE
13 SSG
14 TG
20, 30, 40, 50, 60, 70 Video signal processing circuit 21, 511, 512 Signal control unit 23 Clock generation unit 51, 52 Video signal processing division circuit 61 Selector 62 Bit control means 100, 200, 300 Imaging device 211- 215 Signal selection means 221 to 224 Signal processing generation unit 225 Test monitor 226 Arbitrary delay circuit 227 Format conversion circuit

Claims (12)

少なくとも映像信号および前記映像信号に同期した同期信号を入力とし、前記映像信号に対して所定の信号処理を行って出力映像信号を生成すると共に前記出力映像信号に同期した出力同期信号を生成し、前記出力映像信号および前記出力同期信号を映像信号および同期信号として出力する１つ以上の信号処理生成部と、
複数の映像信号および前記各映像信号に同期した同期信号を入力とし、前記信号処理生成部毎に、入力された複数の前記映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した前記映像信号と選択した前記映像信号に同期した同期信号とを、対応する前記信号処理生成部に出力する信号制御部とを備え、
いずれか１つ以上の前記信号処理生成部から出力された前記映像信号および前記同期信号が、前記信号制御部に入力される複数の前記映像信号および各前記映像信号に同期した同期信号に含まれることを特徴とする映像信号処理回路。 At least a video signal and a synchronization signal synchronized with the video signal are input, and a predetermined signal processing is performed on the video signal to generate an output video signal and an output synchronization signal synchronized with the output video signal is generated, One or more signal processing generators for outputting the output video signal and the output synchronization signal as a video signal and a synchronization signal;
A plurality of video signals and a synchronization signal synchronized with each video signal are input, and for each signal processing generation unit, one or more video signals selected from the plurality of input video signals are selected and selected. A signal control unit that outputs the video signal and a synchronization signal synchronized with the selected video signal to the corresponding signal processing generation unit,
The video signal and the synchronization signal output from any one or more of the signal processing generation units are included in a plurality of the video signals input to the signal control unit and a synchronization signal synchronized with each of the video signals. A video signal processing circuit. 前記信号制御部が、選択した前記映像信号のうちの所定の映像信号に対してビットシフトを行い、ビットシフトを行って得られた前記映像信号を対応する前記信号処理生成部に出力することを特徴とする請求項１に記載の映像信号処理回路。 The signal control unit performs bit shift on a predetermined video signal among the selected video signals, and outputs the video signal obtained by performing the bit shift to the corresponding signal processing generation unit. The video signal processing circuit according to claim 1, wherein: いずれか１つ以上の前記信号処理生成部が、入力された前記映像信号および前記同期信号を所定時間遅延させることができるようになっていることを特徴とする請求項１に記載の映像信号処理回路。 2. The video signal processing according to claim 1, wherein any one or more of the signal processing generation units can delay the input video signal and the synchronization signal for a predetermined time. circuit. いずれか１つ以上の前記信号処理生成部が、入力された前記映像信号のフォーマットを所定のフォーマットに変換することができるようになっていることを特徴とする請求項１に記載の映像信号処理回路。 The video signal processing according to claim 1, wherein any one or more of the signal processing generation units can convert a format of the input video signal into a predetermined format. circuit. 前記信号制御部が、１つ以上の前記信号処理生成部のうち、前記出力映像信号および前記出力同期信号の出力が不要な前記信号処理生成部に、前記信号制御部に入力された前記映像信号と前記映像信号に同期した同期信号とを選択して出力することを停止することを特徴とする請求項１に記載の映像信号処理回路。 The video signal input to the signal control unit by the signal control unit to the signal processing generation unit that does not need to output the output video signal and the output synchronization signal among the one or more signal processing generation units. 2. The video signal processing circuit according to claim 1, wherein the video signal processing circuit stops selecting and outputting a synchronization signal synchronized with the video signal. 前記信号制御部が、１つ以上の前記信号処理生成部のうち、テスト対象外の前記信号処理生成部に、前記信号制御部に入力された前記映像信号と前記映像信号に同期した同期信号とを選択して出力することを停止することを特徴とする請求項１に記載の映像信号処理回路。 The signal control unit includes, in the one or more signal processing generation units, the signal processing generation unit that is not a test target, the video signal input to the signal control unit, and a synchronization signal synchronized with the video signal, The video signal processing circuit according to claim 1, wherein the video signal processing circuit stops selecting and outputting the video signal. 撮像して映像信号を生成すると共に前記映像信号に同期した同期信号を生成する撮像部と、
少なくとも映像信号および前記映像信号に同期した同期信号を入力とし、前記映像信号に対して所定の信号処理を行って出力映像信号を生成する共に前記出力映像信号に同期した出力同期信号を生成し、前記出力映像信号および前記出力同期信号を映像信号および同期信号として出力する１つ以上の信号処理生成部と、
複数の映像信号および各前記映像信号に同期した同期信号を入力とし、前記信号処理生成部毎に、入力された複数の前記映像信号のうちのいずれか一系列以上の映像信号を選択し、選択した前記映像信号と選択した前記映像信号に同期した同期信号とを、対応する前記信号処理生成部に出力する信号制御部とを備え、
前記撮像部が生成した映像信号および同期信号、ならびに、いずれか１つ以上の前記信号処理生成部から出力された前記映像信号および前記同期信号が、前記信号制御部に入力される複数の前記映像信号および各前記映像信号に同期した同期信号に含まれることを特徴とする撮像装置。 An imaging unit that captures an image to generate a video signal and generates a synchronization signal synchronized with the video signal;
At least a video signal and a synchronization signal synchronized with the video signal are input, a predetermined signal processing is performed on the video signal to generate an output video signal, and an output synchronization signal synchronized with the output video signal is generated, One or more signal processing generators for outputting the output video signal and the output synchronization signal as a video signal and a synchronization signal;
A plurality of video signals and a synchronization signal synchronized with each video signal are input, and for each signal processing generation unit, one or more video signals selected from the plurality of input video signals are selected and selected. A signal control unit that outputs the video signal and a synchronization signal synchronized with the selected video signal to the corresponding signal processing generation unit,
The video signal and synchronization signal generated by the imaging unit, and the video signal and synchronization signal output from any one or more of the signal processing generation units are input to the signal control unit. An imaging apparatus comprising: a signal and a synchronization signal synchronized with each of the video signals. 前記信号制御部が、選択した前記映像信号のうちの所定の映像信号に対してビットシフトを行い、ビットシフトを行って得られた前記映像信号を対応する前記信号処理生成部に出力することを特徴とする請求項７に記載の撮像装置。 The signal control unit performs bit shift on a predetermined video signal among the selected video signals, and outputs the video signal obtained by performing the bit shift to the corresponding signal processing generation unit. The imaging apparatus according to claim 7, wherein the imaging apparatus is characterized. いずれか１つ以上の前記信号処理生成部が、入力された前記映像信号および前記同期信号を所定時間遅延させることができるようになっていることを特徴とする請求項７に記載の撮像装置。 The image pickup apparatus according to claim 7, wherein any one or more of the signal processing generation units can delay the input video signal and the synchronization signal for a predetermined time. いずれか１つ以上の前記信号処理生成部が、入力された前記映像信号のフォーマットを所定のフォーマットに変換することができるようになっていることを特徴とする請求項７に記載の撮像装置。 The imaging apparatus according to claim 7, wherein any one or more of the signal processing generation units can convert a format of the input video signal into a predetermined format. 前記信号制御部が、１つ以上の前記信号処理生成部のうち、前記出力映像信号および前記出力同期信号の出力が不要な前記信号処理生成部に、前記信号制御部に入力された前記映像信号と前記映像信号に同期した同期信号とを選択して出力することを停止することを特徴とする請求項７に記載の撮像装置。 The video signal input to the signal control unit by the signal control unit to the signal processing generation unit that does not need to output the output video signal and the output synchronization signal among the one or more signal processing generation units. The imaging apparatus according to claim 7, wherein selection and output of a synchronization signal synchronized with the video signal is stopped. 前記信号制御部が、１つ以上の前記信号処理生成部のうち、テスト対象外の前記信号処理生成部に、前記信号制御部に入力された前記映像信号と前記映像信号に同期した同期信号とを選択して出力することを停止することを特徴とする請求項７に記載の撮像装置。 The signal control unit includes, in the one or more signal processing generation units, the signal processing generation unit that is not a test target, the video signal input to the signal control unit, and a synchronization signal synchronized with the video signal, The imaging apparatus according to claim 7, wherein the output of the selected image is stopped.
JP2005015733A 2005-01-24 2005-01-24 Video signal processing circuit and imaging apparatus Pending JP2006203795A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005015733A JP2006203795A (en) 2005-01-24 2005-01-24 Video signal processing circuit and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005015733A JP2006203795A (en) 2005-01-24 2005-01-24 Video signal processing circuit and imaging apparatus

Publications (1)

Publication Number Publication Date
JP2006203795A true JP2006203795A (en) 2006-08-03

Family

ID=36961369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015733A Pending JP2006203795A (en) 2005-01-24 2005-01-24 Video signal processing circuit and imaging apparatus

Country Status (1)

Country Link
JP (1) JP2006203795A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008107969A1 (en) * 2007-03-06 2008-09-12 Fujitsu Microelectronics Limited Arithmetic device
JP2012182674A (en) * 2011-03-01 2012-09-20 Toshiba Corp Video display device and video display method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008107969A1 (en) * 2007-03-06 2008-09-12 Fujitsu Microelectronics Limited Arithmetic device
US8150949B2 (en) 2007-03-06 2012-04-03 Fujitsu Semiconductor Limited Computing apparatus
JP2012182674A (en) * 2011-03-01 2012-09-20 Toshiba Corp Video display device and video display method

Similar Documents

Publication Publication Date Title
JP4891308B2 (en) Solid-state imaging device and imaging system using solid-state imaging device
JP2006203795A (en) Video signal processing circuit and imaging apparatus
JP2010096785A (en) Display driving circuit and test method
US20100322646A1 (en) Information processing apparatus, image forming apparatus, and image processing method
KR20030091804A (en) Video signal processing device
JP2006333150A (en) Integrated circuit device
JP2007266872A (en) Multiplexing system
JP2008219332A (en) Imaging element defective pixel correction device
JP5011970B2 (en) Signal processing circuit and image processing apparatus
US20040212742A1 (en) Video signal processor and video signal processing method
JP2000152030A (en) Video signal processing circuit
JP5215695B2 (en) Imaging device
JP5499799B2 (en) Selector circuit
JP5286686B2 (en) Clock transfer circuit
JPH09200454A (en) Image reader
JP2006208492A (en) Video processing apparatus
JPWO2007096974A1 (en) Image processing apparatus and image processing method
JP2015192217A (en) analog signal circuit
JP4703779B2 (en) Head separation type camera device
JP2005176187A (en) Scanning device control signal generating circuit
JP2005065161A (en) Format conversion apparatus and imaging apparatus
JP2005346491A (en) Image processor
JP5340373B2 (en) Solid-state imaging device and imaging system using solid-state imaging device
JP2008227746A (en) Delay adjusting apparatus
JP2000102023A (en) Color image pickup device