JP2006173299A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2006173299A JP2006173299A JP2004362582A JP2004362582A JP2006173299A JP 2006173299 A JP2006173299 A JP 2006173299A JP 2004362582 A JP2004362582 A JP 2004362582A JP 2004362582 A JP2004362582 A JP 2004362582A JP 2006173299 A JP2006173299 A JP 2006173299A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reactor
- supplying
- reactant containing
- purging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、特に、原子層気相成長法において、基板表面の前処理を工夫した半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which pretreatment of a substrate surface is devised in an atomic layer vapor deposition method.
半導体装置の製造に際しては、配線溝の側壁のような部分に、薄膜を均一な膜厚で堆積する必要がある場合が多い。以下、この具体例について説明する。 In manufacturing a semiconductor device, it is often necessary to deposit a thin film with a uniform thickness on a portion such as a side wall of a wiring groove. This specific example will be described below.
すなわち、近年、半導体装置の配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は配線抵抗と配線間容量の積で表される。従って、配線抵抗を下げることによって素子動作を高速化するために、配線層間膜と材料には従来のSiO2よりも比誘電率の小さい材料が用いられ、配線材料には比抵抗値の小さいCuが用いられる。Cu配線の形成に当たっては、CuのSi中への拡散による素子特性の劣化、絶縁膜との密着性が乏しいことによる加工性の劣化、不動態酸化膜を形成せずに酸化が内部まで進行する事による配線特性の劣化、などの課題を解決する必要がある。これらの課題を解決するための一手段として、バリアメタルがCuと配線層間膜との界面に設けられる。具体的には、W、Al、Cu、Ta、TaN、SiO2、SiOC、SiN、HfOx、HfAlOなどの様々な材料の薄膜を、被覆性よく堆積することが要求される。 That is, in recent years, the delay of signal propagation in the wiring of the semiconductor device has limited the element operation. The delay constant in wiring is represented by the product of wiring resistance and wiring capacitance. Therefore, in order to speed up the element operation by lowering the wiring resistance, a material having a relative dielectric constant smaller than that of conventional SiO 2 is used for the wiring interlayer film and material, and Cu having a small specific resistance value is used for the wiring material. Is used. In forming the Cu wiring, deterioration of element characteristics due to diffusion of Cu into Si, deterioration of workability due to poor adhesion to the insulating film, and oxidation proceeds to the inside without forming a passive oxide film. It is necessary to solve problems such as deterioration of the wiring characteristics due to things. As one means for solving these problems, a barrier metal is provided at the interface between Cu and the wiring interlayer film. Specifically, it is required to deposit thin films of various materials such as W, Al, Cu, Ta, TaN, SiO 2 , SiOC, SiN, HfOx, and HfAlO with good coverage.
原子層気相成長(以下、Atomic Layer Deposition:「ALD」と表記する)法は、このような目的に適した方法として知られている。ALDは、少なくとも二種類の原料を基板に交互に供給して行う。このとき、基板温度、原料流量、原料供給時間などの成膜条件を、それらの原料が基板上に飽和吸着する条件に設定する。成膜量や組成は飽和吸着量で定まるが、理想的なALDでは飽和吸着量はウェハ面内やパターン上で一定であり、ウェハ面内やパターン上で均一な成膜が可能となる。また、一回の供給で飽和量の分子しか吸着しないため、原子オーダーでの膜厚制御が可能である。 An atomic layer vapor deposition (hereinafter referred to as atomic layer deposition: “ALD”) method is known as a method suitable for such a purpose. ALD is performed by alternately supplying at least two kinds of raw materials to the substrate. At this time, the film forming conditions such as the substrate temperature, the raw material flow rate, and the raw material supply time are set to conditions under which these raw materials are saturated and adsorbed on the substrate. The film formation amount and composition are determined by the saturated adsorption amount, but in the ideal ALD, the saturated adsorption amount is constant on the wafer surface and the pattern, and uniform film formation on the wafer surface and the pattern is possible. Further, since only a saturated amount of molecules is adsorbed by a single supply, the film thickness can be controlled on the atomic order.
この特徴を生かして、二種類の原料を基板に交互に供給する工程の間に、水(H2O)を導入して酸化物の薄膜を形成する方法も提案されている(例えば、特許文献1参照)。
しかしながら、ALD法は、基板の表面反応を利用するため、基板の表面状態によって、成膜速度や膜厚が左右される。そのため、例えば、配線溝の側壁のように、他種類の膜が露出している部分に成膜する場合、材料の異なるそれぞれの部分で吸着量すなわち成長速度が異なり、安定した成膜ができないという問題があった。 However, since the ALD method uses the surface reaction of the substrate, the film formation speed and the film thickness depend on the surface state of the substrate. Therefore, for example, when a film is formed on a part where another type of film is exposed, such as the side wall of a wiring groove, the amount of adsorption, that is, the growth rate is different in each part of different materials, and stable film formation is not possible There was a problem.
図7は、従来のALD法において、配線溝の側壁に成膜する様子をあらわす模式断面図である。
図7(a)は、ALD法において、配線溝の側壁に原料を供給した状態を表している。同図に表すように、Cuなどの配線層200上に、SiNなどのライナー膜210と、low−k膜220と、SiO2などのハードマスク230とがこの順に形成されていて、SiNなどのライナー膜210と、low−k膜220と、SiO2などのハードマスク230との中央に、Cuなどの配線層200を埋め込むためのトレンチ240が設けられている。同図は、SiO2などのハードマスク230の表面と、トレンチ240の底面及び側面とに、TaN膜を形成する断面図である。
FIG. 7 is a schematic cross-sectional view showing a state in which a film is formed on the side wall of the wiring trench in the conventional ALD method.
FIG. 7A shows a state in which the raw material is supplied to the sidewall of the wiring trench in the ALD method. As shown in the figure, a
ここで、TaN膜を形成するための原料のうちの一つであるPDMAT(PentakisDiMethylAminoTantalum)250を、Arキャリアガスに含有させて反応炉内に100〜3000sccm供給する。このとき、同図に表すように、low−k膜220の表面には、PDMAT250が、吸着しにくい。この原因としては、low−k膜220内のCH3基がPDMAT250の吸着を阻害していることや、low−k膜220の表面上ではPDMAT250がマイグレートしにくいことが考えられる。
Here, PDMAT (Pentakis DiMethylAminoTantalum) 250, which is one of the raw materials for forming the TaN film, is contained in an Ar carrier gas and supplied to the reactor at 100 to 3000 sccm. At this time, as shown in the figure, PDMAT 250 is difficult to adsorb on the surface of the low-
図7(b)は、ALD法において、配線溝の側壁に薄膜が形成された状態を表す模式断面図である。同図に表すように、膜厚の不均一な膜260が形成されている。
FIG. 7B is a schematic cross-sectional view showing a state in which a thin film is formed on the side wall of the wiring groove in the ALD method. As shown in the figure, a
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、ALD法において、多種類の材料が露出した基体に表面処理を施すことにより、均一な安定した膜を形成する方法を提供することにある。 The present invention has been made on the basis of recognition of such problems, and an object of the present invention is to provide a method for forming a uniform and stable film by performing surface treatment on a substrate on which various types of materials are exposed in the ALD method. It is to provide.
上記目的を達成するために、本発明の一態様によれば、
金属元素を含む第二反応物と、第三反応物と、を反応炉内に交互に供給することにより基体の上に薄膜を形成する工程を備え、
前記第二反応物を前記反応炉内に供給する前に、水酸基を含む第一反応物を少なくとも一度前記反応炉内に供給することを特徴とする半導体装置の製造方法が提供される。
In order to achieve the above object, according to one aspect of the present invention,
A step of forming a thin film on a substrate by alternately supplying a second reactant containing a metal element and a third reactant into a reaction furnace;
A method of manufacturing a semiconductor device is provided, wherein a first reactant containing a hydroxyl group is supplied into the reaction furnace at least once before supplying the second reactant into the reaction furnace.
また、本発明の他の一態様によれば、
水酸基を含む第一反応物を反応炉内に供給する第一の工程と、
前記反応炉内に不活性ガスを流してパージする第二の工程と、
金属元素を含む第二反応物を前記反応炉内に供給する第三の工程と、
前記反応炉内に前記不活性ガスを流してパージする第四の工程と、
窒素を含む第三反応物を前記反応炉内に供給する第五の工程と、
前記反応炉内に前記不活性ガスを流してパージする第六の工程と、
を有し、
前記第一の工程〜前記第六の工程を一サイクル行った後、前記第三の工程〜前記第六の工程を複数サイクル繰り返すことにより基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法が提供される。
According to another aspect of the present invention,
A first step of supplying a first reactant containing a hydroxyl group into the reaction furnace;
A second step of purging by flowing an inert gas into the reactor;
A third step of supplying a second reactant containing a metal element into the reactor;
A fourth step of purging by flowing the inert gas into the reactor;
A fifth step of supplying a third reactant containing nitrogen into the reactor;
A sixth step of purging by flowing the inert gas into the reactor;
Have
The method includes a step of forming a thin film on a substrate by repeating the third step to the sixth step for a plurality of cycles after performing the first step to the sixth step for one cycle. A method for manufacturing a semiconductor device is provided.
また、本発明のさらに他の一態様によれば、
水酸基を含む第一反応物を反応炉内に供給する第一の工程と、
前記反応炉内に不活性ガスを流してパージする第二の工程と、
金属元素を含む第二反応物を前記反応炉内に供給する第三の工程と、
前記反応炉内に前記不活性ガスを流してパージする第四の工程と、
窒素を含む第三反応物を前記反応炉内に供給する第五の工程と、
前記反応炉内に前記不活性ガスを流してパージする第六の工程と、
を有し、
前記第一の工程〜前記第六の工程を複数サイクル繰り返すことにより基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法が提供される。
According to yet another aspect of the present invention,
A first step of supplying a first reactant containing a hydroxyl group into the reaction furnace;
A second step of purging by flowing an inert gas into the reactor;
A third step of supplying a second reactant containing a metal element into the reactor;
A fourth step of purging by flowing the inert gas into the reactor;
A fifth step of supplying a third reactant containing nitrogen into the reactor;
A sixth step of purging by flowing the inert gas into the reactor;
Have
There is provided a method for manufacturing a semiconductor device, comprising a step of forming a thin film on a substrate by repeating the first to sixth steps a plurality of cycles.
また、本発明のさらに他の一態様によれば、
水酸基を含む第一反応物を反応炉内に供給する第一の工程と、
前記反応炉内に不活性ガスを流してパージする第二の工程と、
金属元素を含む第二反応物を前記反応炉内に供給する第三の工程と、
前記反応炉内に前記不活性ガスを流してパージする第四の工程と、
窒素を含む第三反応物を前記反応炉内に供給する第五の工程と、
前記反応炉内に前記不活性ガスを流してパージする第六の工程と、
を有し、
前記第一の工程〜前記第六の工程を5サイクル繰り返した後、前記第三の工程〜前記第六の工程を複数サイクル繰り返すことにより基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法が提供される。
According to yet another aspect of the present invention,
A first step of supplying a first reactant containing a hydroxyl group into the reaction furnace;
A second step of purging by flowing an inert gas into the reactor;
A third step of supplying a second reactant containing a metal element into the reactor;
A fourth step of purging by flowing the inert gas into the reactor;
A fifth step of supplying a third reactant containing nitrogen into the reactor;
A sixth step of purging by flowing the inert gas into the reactor;
Have
The method includes a step of forming a thin film on a substrate by repeating the first step to the sixth step for 5 cycles and then repeating the third step to the sixth step for a plurality of cycles. A method for manufacturing a semiconductor device is provided.
ここで、前記水酸基を含む第一反応物は、H2Oであるものとすることができる。
または、前記水酸基を含む第一反応物は、アルコールであるものとすることができる。
Here, the first reactant containing the hydroxyl group may be H 2 O.
Alternatively, the first reactant containing the hydroxyl group may be an alcohol.
本発明によれば、ALD法において、多種類の材料が露出した基体に表面処理を施すことにより、均一な安定した膜を形成する方法を提供できる。 According to the present invention, it is possible to provide a method for forming a uniform and stable film by performing surface treatment on a substrate on which many types of materials are exposed in the ALD method.
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、本発明の実施の形態にかかる半導体装置の製造方法を説明するためのフローチャートである。すなわち、図1は、原子層気相成長法(ALD)を用いて、薄膜を形成する方法を表すフローチャートである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a flowchart for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. That is, FIG. 1 is a flowchart showing a method of forming a thin film using atomic layer vapor deposition (ALD).
まず、被処理基体を反応炉内に入炉する。被処理基体としては、様々な種類の基体を用いることができる。その後、反応炉内をパージする。反応炉のパージには、例えばArガスなどの、不活性ガスを用いる。
次に、第一の工程11として、反応炉内に配置された基体上に、水酸基(OH基)を含む第一反応物を供給する。水酸基(OH基)を含む第一反応物として例えば、H2Oや、メタノール(CH3OH)、エタノール(C2H5OH)などのアルコール類を挙げることができる。第一反応物を例えば、Arキャリアガスなどの不活性ガスに含有させて反応炉内に100〜1000sccm供給する。ガスの流量は、被処理基体やガスの種類によって適宜変更可能である。
First, the substrate to be treated is placed in a reaction furnace. Various types of substrates can be used as the substrate to be processed. Thereafter, the inside of the reaction furnace is purged. For purging the reactor, an inert gas such as Ar gas is used.
Next, as the first step 11, a first reactant containing a hydroxyl group (OH group) is supplied onto a substrate disposed in the reaction furnace. Examples of the first reactant containing a hydroxyl group (OH group) include alcohols such as H 2 O, methanol (CH 3 OH), and ethanol (C 2 H 5 OH). For example, the first reactant is contained in an inert gas such as an Ar carrier gas and supplied to the reaction furnace at 100 to 1000 sccm. The gas flow rate can be appropriately changed depending on the substrate to be processed and the type of gas.
次に、第二の工程12として、反応炉内をパージする。Arガスなどの、不活性ガスを反応炉内に導入し、未反応物を除去する。
次に、第三の工程13として、金属元素を含む第二反応物を供給する。金属元素を含む第二反応物として例えば、TaN膜を形成する場合には、PDMAT(PentakisDiMethylAminoTantalum)を挙げることができる。しかしPDMATには限定されず、その他、W、Al、Cu、Ta、TaN、SiO2、SiOC、SiN、HfOx、HfAlOなどの様々な膜に応じて、適宜変更することができる。第二反応物を例えば、Arキャリアガスなどの不活性ガスに含有させて反応炉内に100〜3000sccm供給する。
Next, as the
Next, as the third step 13, a second reactant containing a metal element is supplied. As a second reactant containing a metal element, for example, when a TaN film is formed, PDMAT (Pentakis DiMethylAminoTantalum) can be cited. However, the present invention is not limited to PDMAT, and can be appropriately changed according to various films such as W, Al, Cu, Ta, TaN, SiO 2 , SiOC, SiN, HfOx, and HfAlO. The second reactant is contained in, for example, an inert gas such as an Ar carrier gas and supplied to the reaction furnace at 100 to 3000 sccm.
次に、第四の工程14として、反応炉内をパージする。すなわち、Arガスなどの不活性ガスを反応炉内に導入し、未反応物を除去する。
次に、第五の工程15として、窒素を含む第三反応物を供給する。窒素を含む第三反応物としては、例えば、NH3を挙げることができる。第三反応物を例えば、Arキャリアガスなどの不活性ガスに含有させて反応炉内に100〜5000sccm供給する。
最後に、第六の工程16として、反応炉内をパージする。すなわち、Arガスなどの不活性ガスを反応炉内に導入し、未反応物を除去する。
Next, as the
Next, as a
Finally, as the
第一〜第六の工程を一周期行った後は、第三〜第六の工程を一周期とし、形成している薄膜が所望の厚さに達するまで、この周期を繰り返す。
次に、前述した第一の工程11において、水酸基(OH基)を含む第一反応物を供給することの効果について説明する。
After performing the first to sixth steps for one cycle, the third to sixth steps are set to one cycle, and this cycle is repeated until the formed thin film reaches a desired thickness.
Next, the effect of supplying the first reactant containing a hydroxyl group (OH group) in the first step 11 described above will be described.
図2は、本発明の実施の形態にかかる半導体装置の製造方法の要部を表す工程断面図である。同図では、一例として、低誘電率材料からなる層間絶縁膜(low−k膜)上に、TaN膜を形成する場合の工程断面図を例示する。特に、CH3基を含有する低誘電率材料からなるlow−k膜上に、形成する場合を例示する。 FIG. 2 is a process cross-sectional view illustrating the main part of the method of manufacturing a semiconductor device according to the embodiment of the present invention. In the figure, as an example, a process sectional view in the case where a TaN film is formed on an interlayer insulating film (low-k film) made of a low dielectric constant material is illustrated. In particular, the case of forming on a low-k film made of a low dielectric constant material containing a CH 3 group is illustrated.
図2(a)は、前述した第一の工程11における、トレンチ24の開口部の断面構造を例示する模式図である。同図に表すように、Cuなどの配線層20上に、SiNなどのライナー膜21と、low−k膜22と、SiO2などのハードマスク23と、がこの順に積層され、Cuなどの配線層20を埋め込むために、これらを貫通するトレンチ24が設けられている。そして、ハードマスク23の表面と、トレンチ24の底面及び側面とに、TaN膜を形成する。
FIG. 2A is a schematic view illustrating the cross-sectional structure of the opening of the
第一の工程11において、水酸基(OH基)を含む第一反応物を供給したので、トレンチ24の表面には、OH基が吸着する。すなわち、Cuなどの配線層20と、SiNなどのライナー膜21と、low−k膜22と、SiO2などのハードマスク23との表面に、OH基が吸着する。
In the first step 11, since the first reactant containing the hydroxyl group (OH group) is supplied, the OH group is adsorbed on the surface of the
図2(b)は、前述した第三の工程13における、トレンチ24の開口部の断面構造を例示する模式図である。同図に表すように、前述した第三の工程13において、金属元素を含む第二反応物25を供給する。例えば、金属元素を含む第二反応物25として、PDMAT(PentakisDiMethylAminoTantalum)を、Arキャリアガスに含有させて反応炉内に100〜3000sccm供給することができる。
FIG. 2B is a schematic view illustrating the cross-sectional structure of the opening of the
ここで、トレンチ24の開口部は、その表面がOH基によって終端されているので、PDMATは、長距離にわたってマイグレート(migrate)できる。その結果、low−k膜22の表面にも、SiNなどのライナー膜21やSiO2などのハードマスク23の表面と同様にPDMATが吸着しやすくなるので、均一な膜厚の薄膜を形成できる。また、薄膜の段差被覆性も改善される。
Here, since the surface of the opening of the
図2(c)は、前述した第一〜第六の工程を5〜6サイクル繰り返した後の、トレンチ24の開口部の断面構造を例示する模式図である。同図に表すように、本発明の実施の形態にかかる半導体装置の製造方法によると、均一な膜厚の、被覆性のよい薄膜26を形成できる。
FIG. 2C is a schematic view illustrating the cross-sectional structure of the opening of the
次に、前述した第一の工程11において、水酸基(OH基)を含む第一反応物を供給することの、もう一つの効果について説明する。 Next, another effect of supplying the first reactant containing a hydroxyl group (OH group) in the first step 11 described above will be described.
図3は、本発明の実施の形態にかかる半導体装置の製造方法の要部を表す工程断面図である。同図では、一例として、低誘電率材料からなる層間絶縁膜(low−k膜)上に、TaN膜を形成する場合の工程断面図を例示する。特に、CH3基を含有する低誘電率材料からなるlow−k膜上に、形成する場合を例示する。 FIG. 3 is a process cross-sectional view illustrating the main part of the method of manufacturing a semiconductor device according to the embodiment of the present invention. In the figure, as an example, a process sectional view in the case where a TaN film is formed on an interlayer insulating film (low-k film) made of a low dielectric constant material is illustrated. In particular, the case of forming on a low-k film made of a low dielectric constant material containing a CH 3 group is illustrated.
図3(a)は、low−k膜31を入炉した直後の、low−k膜31の断面構造を例示する模式図である。low−k膜31は、CH3基を含有する低誘電率材料からなる。
FIG. 3A is a schematic view illustrating the cross-sectional structure of the low-
図3(b)は、前述した第一の工程11における、low−k膜31の断面構造を例示する模式図である。すなわち、反応炉内に、H2Oを供給した状態を表す。同図に表すようにH2Oを供給すると、H2OのOH基がlow−k膜31内のCH3基を脱離させ、low−k膜31の表面にOH基が吸着する。low−k膜31内のCH3基は、PDMATなどがlow−k膜31の表面に吸着するのを阻害しやすい。従って、本実施形態のように、PDMATなどを供給する前にH2Oを供給すると、その後供給されるPDMATがlow−k膜31の表面に吸着しやすくなる。
FIG. 3B is a schematic view illustrating the cross-sectional structure of the low-
図4は、本実施形態において用いることができるALD装置の要部構成を例示する模式図である。
図4に表したALD装置について説明すると、この装置は、基板ステージ46が収容されたチャンバ41を有する。基板ステージ46には、製造途中の半導体装置の基板35が載置される。また、チャンバ41には、ガス導入口42〜44が設けられ、所定のガスが導入される。また、チャンバ41には、ガス排出口47が設けられ、導入されたガスを排出するとともに、図示しない真空ポンプなどの排気手段によってチャンバ41の内部を排気可能としている。
FIG. 4 is a schematic view illustrating the main configuration of an ALD apparatus that can be used in this embodiment.
The ALD apparatus shown in FIG. 4 will be described. The apparatus has a
ALDによる堆積の際には、ガス導入口42〜44からそれぞれ原料ガスや搬送ガス、パージガスなどが適宜導入され、被処理基体45の表面あるいはその近傍で、熱分解やプラズマなどを利用した分解により所定の堆積種が形成され、被処理基体45の上に薄膜が形成される。
During deposition by ALD, source gas, carrier gas, purge gas, and the like are appropriately introduced from the
図1から図4において説明したように、金属元素を含む第二反応物を供給する工程の前に、水酸基(OH基)を含む第一反応物を供給することによって、被処理基体の表面にOH基を吸着させる。そうすることによって、その後供給される、金属元素を含む第二反応物の被処理基体の表面でのマイグレートと、被処理基体の表面への吸着を促進することができる。特に、被処理基体が他種類の材料から形成される場合や、被処理基体がCH3基を含有する材料からなる場合には、より大きな効果が得られる。 As described with reference to FIGS. 1 to 4, before the step of supplying the second reactant containing the metal element, the first reactant containing the hydroxyl group (OH group) is supplied to the surface of the substrate to be processed. Adsorb OH groups. By doing so, it is possible to promote the migration of the second reactant containing the metal element, which is supplied thereafter, on the surface of the substrate to be processed and the adsorption to the surface of the substrate to be processed. In particular, when the substrate to be processed is formed from another type of material, or when the substrate to be processed is made of a material containing a CH 3 group, a greater effect can be obtained.
その結果、ALD法において、早い成膜速度で、被覆性のよい均一な膜を形成することができる。特に、多種材料が露出したCu配線溝内に、ALD法によりTaN膜を形成することが可能となる。 As a result, in the ALD method, a uniform film with good coverage can be formed at a high film formation rate. In particular, it becomes possible to form a TaN film by the ALD method in the Cu wiring groove where various materials are exposed.
次に、本発明の第一の実施例について説明する。
図5は、本発明の第一の実施例にかかる半導体装置の製造方法を表すフローチャートである。
同図に表すように、本実施例における製造方法では、水酸基(OH基)を含む第一反応物を供給する第一の工程11から窒素を含む第三反応物を供給後にパージする第六の工程16までを1サイクルとして、所望の膜厚に達するまで、このサイクルを繰り返す。
Next, a first embodiment of the present invention will be described.
FIG. 5 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
As shown in the figure, in the production method in the present example, the sixth step of purging after the supply of the third reactant containing nitrogen from the first step 11 of supplying the first reactant containing the hydroxyl group (OH group) is performed. The cycle up to step 16 is set as one cycle, and this cycle is repeated until a desired film thickness is reached.
前述した実施の形態では、水酸基(OH基)を含む第一反応物を供給する第一の工程11を一度しか行わなかった。しかし、原子層気相成長法では、原料供給を数サイクル繰り返すことによって一層形成できる。したがって、水酸基(OH基)を含む第一反応物を供給する第一の工程11を一度行った直後にはまだ、水酸基(OH基)が吸着していないlow−k膜の表面が露出している。それゆえ、本実施例では、水酸基(OH基)を含む第一反応物を供給する第一の工程11から窒素を含む第三反応物を供給後にパージする第六の工程16までを1サイクルとして、金属を含む第二反応物を供給する前に毎回、水酸基(OH基)を含む第一反応物を供給する。
In the embodiment described above, the first step 11 for supplying the first reactant containing a hydroxyl group (OH group) was performed only once. However, in the atomic layer vapor deposition method, it can be formed further by repeating the raw material supply for several cycles. Therefore, immediately after the first step 11 for supplying the first reactant containing the hydroxyl group (OH group) is performed once, the surface of the low-k film to which the hydroxyl group (OH group) is not adsorbed is exposed. Yes. Therefore, in this example, one cycle is from the first step 11 for supplying the first reactant containing a hydroxyl group (OH group) to the
このように本実施例によると、水酸基(OH基)を含む第一反応物を供給することによる効果を、2サイクル目以降も得ることができる。 Thus, according to the present Example, the effect by supplying the 1st reactant containing a hydroxyl group (OH group) can be acquired after the 2nd cycle.
次に、本発明の第二の実施例について説明する。
図6は、本発明の第二の実施例にかかる半導体装置の製造方法を表すフローチャートである。
同図に表すように、本実施例における製造方法では、水酸基(OH基)を含む第一反応物を供給する第一の工程11から窒素を含む第三反応物を供給後にパージする第六の工程16までを1サイクルとして、これを5サイクル繰り返す。その後、所望の膜厚に達するまで、金属元素を含む第二反応物を供給する工程13から窒素を含む第三反応物を供給後にパージする第六の工程16までのサイクルを繰り返す。
Next, a second embodiment of the present invention will be described.
FIG. 6 is a flowchart showing a method of manufacturing a semiconductor device according to the second embodiment of the present invention.
As shown in the figure, in the production method in the present example, the sixth reactant purged after the supply of the third reactant containing nitrogen from the first step 11 of supplying the first reactant containing the hydroxyl group (OH group). The process up to step 16 is defined as one cycle, and this is repeated for five cycles. Thereafter, the cycle from the step 13 for supplying the second reactant containing the metal element to the
第一の工程〜第六の工程を約5サイクル繰り返すと、薄膜が一層形成される。すなわち、5サイクルまでは、low−k膜の表面のうち、PDMATが吸着していない領域が露出している可能性があるので、金属元素を含む第二反応物の吸着を促進するために水酸基(OH基)を含む第一反応物の供給を繰り返す。
そして、5サイクル以降、TaN膜が一層形成された後は、水酸基(OH基)を含む第一反応物を供給する工程は省き、PDMATとNH3とを供給する工程を繰り返す。
When the first to sixth steps are repeated for about 5 cycles, a thin film is formed. That is, up to 5 cycles, there is a possibility that a region where PDMAT is not adsorbed is exposed on the surface of the low-k film. Therefore, the hydroxyl group is used to promote the adsorption of the second reactant containing the metal element. The supply of the first reactant containing (OH group) is repeated.
After the TaN film is formed after 5 cycles, the step of supplying the first reactant containing a hydroxyl group (OH group) is omitted, and the step of supplying PDMAT and NH 3 is repeated.
このように本実施例によると、H2Oを供給することによる効果を、TaN膜が一層形成されるまで継続させ、TaN膜が一層形成されたあとは余分な工程を省く。こうすることによって、前述した実施形態で得られる効果と同様の効果を、更に倍増し、効率的に得ることができる。 As described above, according to the present embodiment, the effect of supplying H 2 O is continued until one TaN film is formed, and an extra step is omitted after one TaN film is formed. By doing so, the same effect as that obtained in the above-described embodiment can be further doubled and efficiently obtained.
以上、具体例を参照しつつ本発明の実施の形態について説明した。
しかし、本発明は、これらの具体例に限定されるものではない。例えば、本発明にかかる半導体装置の具体的な構造、材料、供給原料の種類などについては、当業者が公知の範囲から適宜選択したものも本発明の範囲に包含される。
The embodiments of the present invention have been described above with reference to specific examples.
However, the present invention is not limited to these specific examples. For example, specific structures, materials, types of supply raw materials, and the like of the semiconductor device according to the present invention are appropriately selected from those known by those skilled in the art within the scope of the present invention.
11 第一の工程
12 第二の工程
13 第三の工程
14 第四の工程
15 第五の工程
16 第六の工程
20 配線層
21 ライナー膜
22、31 low−k膜
23 ハードマスク
24 トレンチ
25 第二反応物
200 配線層
210 ライナー膜
220 low−k膜
230 ハードマスク
240 トレンチ
11
Claims (6)
前記第二反応物を前記反応炉内に供給する前に、水酸基を含む第一反応物を少なくとも一度前記反応炉内に供給することを特徴とする半導体装置の製造方法。 A step of forming a thin film on a substrate by alternately supplying a second reactant containing a metal element and a third reactant into a reaction furnace;
A method of manufacturing a semiconductor device, comprising: supplying a first reactant containing a hydroxyl group into the reaction furnace at least once before supplying the second reactant into the reaction furnace.
前記反応炉内に不活性ガスを流してパージする第二の工程と、
金属元素を含む第二反応物を前記反応炉内に供給する第三の工程と、
前記反応炉内に前記不活性ガスを流してパージする第四の工程と、
窒素を含む第三反応物を前記反応炉内に供給する第五の工程と、
前記反応炉内に前記不活性ガスを流してパージする第六の工程と、
を有し、
前記第一の工程〜前記第六の工程を一サイクル行った後、前記第三の工程〜前記第六の工程を複数サイクル繰り返すことにより基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。 A first step of supplying a first reactant containing a hydroxyl group into the reaction furnace;
A second step of purging by flowing an inert gas into the reactor;
A third step of supplying a second reactant containing a metal element into the reactor;
A fourth step of purging by flowing the inert gas into the reactor;
A fifth step of supplying a third reactant containing nitrogen into the reactor;
A sixth step of purging by flowing the inert gas into the reactor;
Have
The method includes a step of forming a thin film on a substrate by repeating the third step to the sixth step for a plurality of cycles after performing the first step to the sixth step for one cycle. A method for manufacturing a semiconductor device.
前記反応炉内に不活性ガスを流してパージする第二の工程と、
金属元素を含む第二反応物を前記反応炉内に供給する第三の工程と、
前記反応炉内に前記不活性ガスを流してパージする第四の工程と、
窒素を含む第三反応物を前記反応炉内に供給する第五の工程と、
前記反応炉内に前記不活性ガスを流してパージする第六の工程と、
を有し、
前記第一の工程〜前記第六の工程を複数サイクル繰り返すことにより基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。 A first step of supplying a first reactant containing a hydroxyl group into the reaction furnace;
A second step of purging by flowing an inert gas into the reactor;
A third step of supplying a second reactant containing a metal element into the reactor;
A fourth step of purging by flowing the inert gas into the reactor;
A fifth step of supplying a third reactant containing nitrogen into the reactor;
A sixth step of purging by flowing the inert gas into the reactor;
Have
A method of manufacturing a semiconductor device, comprising: forming a thin film on a substrate by repeating the first to sixth steps a plurality of cycles.
前記反応炉内に不活性ガスを流してパージする第二の工程と、
金属元素を含む第二反応物を前記反応炉内に供給する第三の工程と、
前記反応炉内に前記不活性ガスを流してパージする第四の工程と、
窒素を含む第三反応物を前記反応炉内に供給する第五の工程と、
前記反応炉内に前記不活性ガスを流してパージする第六の工程と、
を有し、
前記第一の工程〜前記第六の工程を5サイクル繰り返した後、前記第三の工程〜前記第六の工程を複数サイクル繰り返すことにより基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。 A first step of supplying a first reactant containing a hydroxyl group into the reaction furnace;
A second step of purging by flowing an inert gas into the reactor;
A third step of supplying a second reactant containing a metal element into the reactor;
A fourth step of purging by flowing the inert gas into the reactor;
A fifth step of supplying a third reactant containing nitrogen into the reactor;
A sixth step of purging by flowing the inert gas into the reactor;
Have
The method includes a step of forming a thin film on a substrate by repeating the first step to the sixth step for 5 cycles and then repeating the third step to the sixth step for a plurality of cycles. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362582A JP2006173299A (en) | 2004-12-15 | 2004-12-15 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362582A JP2006173299A (en) | 2004-12-15 | 2004-12-15 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173299A true JP2006173299A (en) | 2006-06-29 |
Family
ID=36673724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004362582A Pending JP2006173299A (en) | 2004-12-15 | 2004-12-15 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173299A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011190499A (en) * | 2010-03-15 | 2011-09-29 | Hitachi Kokusai Electric Inc | Method for manufacturing semiconductor device, and substrate treatment system |
KR20180076303A (en) * | 2016-12-27 | 2018-07-05 | 도쿄엘렉트론가부시키가이샤 | Purging method |
JP2020025079A (en) * | 2018-07-26 | 2020-02-13 | 東京エレクトロン株式会社 | Plasma processing method and plasma processing apparatus |
-
2004
- 2004-12-15 JP JP2004362582A patent/JP2006173299A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011190499A (en) * | 2010-03-15 | 2011-09-29 | Hitachi Kokusai Electric Inc | Method for manufacturing semiconductor device, and substrate treatment system |
KR20180076303A (en) * | 2016-12-27 | 2018-07-05 | 도쿄엘렉트론가부시키가이샤 | Purging method |
US10519542B2 (en) | 2016-12-27 | 2019-12-31 | Tokyo Electron Limited | Purging method |
KR102072280B1 (en) * | 2016-12-27 | 2020-01-31 | 도쿄엘렉트론가부시키가이샤 | Purging method |
JP2020025079A (en) * | 2018-07-26 | 2020-02-13 | 東京エレクトロン株式会社 | Plasma processing method and plasma processing apparatus |
JP7345283B2 (en) | 2018-07-26 | 2023-09-15 | 東京エレクトロン株式会社 | Plasma treatment method and plasma treatment device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI713551B (en) | Method for forming aluminum nitride-based film by peald | |
JP6813983B2 (en) | Selective deposition of materials containing aluminum and nitrogen | |
US10886172B2 (en) | Methods for wordline separation in 3D-NAND devices | |
TWI394858B (en) | Method of depositing tungsten film with reduced resistivity and improved surface morphology | |
JP2021511672A (en) | Treatment method for thin films of silicon nitride | |
TWI507560B (en) | Oxygen-doping for non-carbon radical-component cvd films | |
TWI534290B (en) | Conformal layers by radical-component cvd | |
TWI479044B (en) | Boron film interface engineering | |
TWI535882B (en) | Formation of silicon oxide using non-carbon flowable cvd processes | |
US6867152B1 (en) | Properties of a silica thin film produced by a rapid vapor deposition (RVD) process | |
US7972977B2 (en) | ALD of metal silicate films | |
US11515170B2 (en) | 3D NAND etch | |
KR20090033482A (en) | Ald of metal silicate films | |
KR20090092728A (en) | Doping with ALD technology | |
CN112740397A (en) | Gap-filling with aluminum film | |
US10559578B2 (en) | Deposition of cobalt films with high deposition rate | |
JP2006173299A (en) | Method of manufacturing semiconductor device | |
JP5054890B2 (en) | Manufacturing method of semiconductor device | |
US7947597B2 (en) | Methods of titanium deposition | |
KR102597990B1 (en) | Method for selective deposition of aluminum and nitrogen containing material | |
US20230178371A1 (en) | Method and apparatus for hard mask deposition | |
JP5372075B2 (en) | Manufacturing method of semiconductor device | |
KR100503965B1 (en) | Method of forming a diffusion barrier layer in a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071116 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090324 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |