JP2006128679A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2006128679A
JP2006128679A JP2005308636A JP2005308636A JP2006128679A JP 2006128679 A JP2006128679 A JP 2006128679A JP 2005308636 A JP2005308636 A JP 2005308636A JP 2005308636 A JP2005308636 A JP 2005308636A JP 2006128679 A JP2006128679 A JP 2006128679A
Authority
JP
Japan
Prior art keywords
substrate
layer
peeled
film
organic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005308636A
Other languages
Japanese (ja)
Other versions
JP4781082B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Toru Takayama
徹 高山
Junya Maruyama
純矢 丸山
Yumiko Fukumoto
由美子 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005308636A priority Critical patent/JP4781082B2/en
Publication of JP2006128679A publication Critical patent/JP2006128679A/en
Application granted granted Critical
Publication of JP4781082B2 publication Critical patent/JP4781082B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device in which deterioration caused by the permeation of moisture or oxygen can be suppressed, e.g. a light emitting device having an organic light emitting element formed on a plastic substrate or a liquid crystal display employing a plastic substrate. <P>SOLUTION: A strip layer 12 including an element (a TFT, a light emitting element containing an organic compound, an element having liquid crystal, a memory element, a thin film diode, a photoelectric conversion element composed of the PIN junction of silicon, a silicon resistive element or the like) formed on a glass substrate or a quartz substrate is stripped from the substrate and then transferred to a plastic substrate 10 having high thermal conductivity. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、剥離した被剥離層を基材に貼りつけて転写させた薄膜トランジスタ(以下、TFTという)で代表される素子によって構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶モジュールに代表される電気光学装置やELモジュールに代表される発光装置、およびその様な装置を部品として搭載した電子機器に関する。また、素子の剥離方法およびプラスチック基板への素子の転写方法に関する。     The present invention relates to a semiconductor device having a circuit constituted by an element typified by a thin film transistor (hereinafter referred to as TFT) in which a peeled layer to be peeled is attached to a substrate and transferred, and a manufacturing method thereof. For example, the present invention relates to an electro-optical device typified by a liquid crystal module, a light-emitting device typified by an EL module, and an electronic apparatus in which such a device is mounted as a component. The present invention also relates to an element peeling method and an element transfer method onto a plastic substrate.

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。   Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a light-emitting device, a semiconductor circuit, and an electronic device are all semiconductor devices.

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。   In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and development of switching devices for image display devices is urgently required.

このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられている。   Various applications using such an image display device are expected, but the use for portable devices is attracting attention. Currently, many glass substrates and quartz substrates are used, but they have the disadvantage of being easily broken and heavy. Further, in mass production, it is difficult to increase the size of a glass substrate or a quartz substrate, which is not suitable. Therefore, attempts have been made to form TFT elements on a flexible substrate, typically a flexible plastic film.

しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な発光素子や液晶表示装置は実現されていない。   However, since the heat resistance of the plastic film is low, the maximum temperature of the process has to be lowered, and as a result, TFTs having better electrical characteristics cannot be formed when formed on a glass substrate. Therefore, a high-performance light-emitting element or liquid crystal display device using a plastic film has not been realized.

もし、プラスチックフィルム等の可撓性を有する基板の上に有機発光素子(OLED:Organic Light Emitting Device)が形成された発光装置や、液晶表示装置を作製することができれば、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は非常に広い。   If a light emitting device in which an organic light emitting device (OLED) is formed on a flexible substrate such as a plastic film or a liquid crystal display device can be manufactured, the thickness is thin and light. In addition, it can be used for a display having a curved surface, a show window, and the like. Therefore, the application is not limited to portable devices, and the application range is very wide.

しかし、プラスチックからなる基板は、一般的に水分や酸素を透過しやすく、有機発光層はこれらのものによって劣化が促進されるので、特に発光装置の寿命が短くなりやすい。そこで従来では、プラスチック基板と有機発光素子の間に窒化珪素や窒化酸化珪素などの絶縁膜を設け、水分や酸素の有機発光層への混入を防いでいた。   However, a substrate made of plastic is generally easy to transmit moisture and oxygen, and deterioration of the organic light emitting layer is promoted by these materials. Therefore, the lifetime of the light emitting device is particularly likely to be shortened. Therefore, conventionally, an insulating film such as silicon nitride or silicon nitride oxide is provided between the plastic substrate and the organic light emitting element to prevent moisture and oxygen from being mixed into the organic light emitting layer.

加えて、プラスチックフィルム等の基板は一般的に熱に弱く、窒化珪素や窒化酸化珪素などの絶縁膜の成膜温度を高くしすぎると、基板が変形しやすくなる。また、成膜温度が低すぎると膜質の低下につながり、水分や酸素の透過を十分防ぐことが難しくなる。また、プラスチックフィルム等の基板上に設けた素子を駆動する際、局所的に発熱が生じて基板の一部が変形、変質してしまうことも問題になっている。   In addition, a substrate such as a plastic film is generally vulnerable to heat, and if the film formation temperature of an insulating film such as silicon nitride or silicon nitride oxide is too high, the substrate is likely to be deformed. On the other hand, if the film formation temperature is too low, the film quality is deteriorated and it is difficult to sufficiently prevent the permeation of moisture and oxygen. Another problem is that when a device provided on a substrate such as a plastic film is driven, heat is locally generated and a part of the substrate is deformed or deteriorated.

本発明は上記問題に鑑み、水分や酸素の透過による劣化を抑えることが可能な半導体装置、例えば、プラスチック基板上に形成された有機発光素子を有する発光装置、プラスチック基板を用いた液晶表示装置の提供を課題とする。 In view of the above problems, the present invention provides a semiconductor device capable of suppressing deterioration due to permeation of moisture and oxygen, for example, a light emitting device having an organic light emitting element formed on a plastic substrate, and a liquid crystal display device using the plastic substrate. Offering is an issue.

本発明は、ガラス基板または石英基板上に形成した素子(TFTや、有機化合物を含む発光素子や、液晶を有する素子や、メモリー素子や、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子や、シリコン抵抗素子など)を基板から剥離した後、熱伝導性の高いプラスチック基板に転写する。本発明は、素子からの発熱を熱伝導性の高いプラスチック基板で放熱させることにより素子の長寿命化を図るものである。   The present invention relates to an element formed on a glass substrate or a quartz substrate (TFT, a light emitting element containing an organic compound, an element having a liquid crystal, a memory element, a thin film diode, a photoelectric conversion element composed of a silicon PIN junction, , Silicon resistance element, etc.) are peeled off from the substrate, and then transferred to a plastic substrate having high thermal conductivity. The present invention extends the life of an element by dissipating heat generated from the element with a plastic substrate having high thermal conductivity.

熱伝導性の高いプラスチック基板は、高熱伝導性樹脂からなり、高熱伝導性樹脂とは、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂に銅、鉄、アルミニウム等の金属粉末や、金属繊維や、低融点金属(鉛フリーハンダ:スズ、ビスマス、亜鉛)や、窒化ボロン、窒化アルミニウム、酸化マグネシウム、酸化ベリリウム等のセラミックスを混入させることにより、2〜30W/mKの高い熱伝導率を有する合成樹脂のことである。 A plastic substrate with high thermal conductivity is made of a highly thermally conductive resin, which is a synthetic resin made of polypropylene, polypropylene sulfide, polycarbonate, polyetherimide, polyphenylene sulfide, polyphenylene oxide, polysulfone, or polyphthalamide. Mixed with metal powders such as copper, iron and aluminum, metal fibers, low melting point metals (lead-free solder: tin, bismuth, zinc), ceramics such as boron nitride, aluminum nitride, magnesium oxide and beryllium oxide Is a synthetic resin having a high thermal conductivity of 2 to 30 W / mK.

また、合成樹脂にセラミックスと鉛フリーハンダとを混合させると、射出成形時の熱によってハンダが溶け出し、冷えて固まると、散らばったセラミックスの粒子間をネットワークのようにつなぎ、熱を伝える効果がさらに増大する。 In addition, when ceramic and lead-free solder are mixed in a synthetic resin, the solder melts by the heat during injection molding, and when it cools and hardens, the dispersed ceramic particles are connected like a network, which has the effect of transferring heat. Further increase.

上記高熱伝導性樹脂に所定量配合して混練、造粒し、得られたペレットを射出成形法により平板に造形することによって基板を形成する。また、平板に限らず、様々な形状の基材を形成することもできる。 A substrate is formed by blending a predetermined amount with the high thermal conductive resin, kneading and granulating, and shaping the obtained pellets into a flat plate by an injection molding method. Moreover, not only a flat plate but a base material of various shapes can also be formed.

熱伝導性の高いプラスチック基板は、金属(チタンやアルミニウム合金やマグネシウム合金)と同程度の熱伝導性を持たせることができ、プラスチック基板であるので金属基板と比較して安価、且つ、軽量なものである。 A plastic substrate with high thermal conductivity can have the same thermal conductivity as a metal (titanium, aluminum alloy, or magnesium alloy), and since it is a plastic substrate, it is cheaper and lighter than a metal substrate. Is.

また、熱伝導性の高いプラスチック基板の透光性が低い場合には、発光装置や液晶表示装置(反射型)に適用する際、表示される側には透光性を有する基板を用いる必要があるため、もう一方の側に熱伝導性の高いプラスチック基板を用いる。特に発熱する素子と間隔が近い側に熱伝導性の高いプラスチック基板を設けることが望ましい。   In the case where a plastic substrate having high thermal conductivity is low in translucency, it is necessary to use a translucent substrate on the display side when applied to a light emitting device or a liquid crystal display device (reflection type). For this reason, a plastic substrate with high thermal conductivity is used on the other side. In particular, it is desirable to provide a plastic substrate having high thermal conductivity on the side close to the element that generates heat.

本明細書で開示する発明の構成は、熱伝導性を有するプラスチック基板またはプラスチック基材を支持体とし、前記プラスチック基板に接する接着材と、該接着材に接する絶縁膜上に素子とを備えたことを特徴とする半導体装置である。 The configuration of the invention disclosed in this specification includes a plastic substrate or a plastic base material having thermal conductivity as a support, and includes an adhesive in contact with the plastic substrate, and an element on an insulating film in contact with the adhesive. This is a semiconductor device.

上記構成において、前記素子は、薄膜トランジスタ、有機化合物を含む層を有する発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのPIN接合からなる光電変換素子、またはシリコン抵抗素子であることを特徴としている。   In the above structure, the element is a thin film transistor, a light emitting element having a layer containing an organic compound, an element having a liquid crystal, a memory element, a thin film diode, a photoelectric conversion element composed of a silicon PIN junction, or a silicon resistance element. It is said.

また、上記各構成において、前記接着材は、熱伝導性を有することを特徴としている。熱伝導性の高いプラスチック基板を接着するための接着材は熱伝導性の高い材料であることが好ましく、さらに厚さを薄いものとすることが好ましい。例えば、銀、ニッケル、アルミニウム、窒化アルミニウムなどからなるフィラーまたは粉末を含む接着材(絶縁熱伝導性接着剤)を用いる。 In each of the above structures, the adhesive material has thermal conductivity. The adhesive for adhering the plastic substrate having high thermal conductivity is preferably a material having high thermal conductivity, and the thickness is preferably thin. For example, an adhesive (insulating thermally conductive adhesive) containing a filler or powder made of silver, nickel, aluminum, aluminum nitride, or the like is used.

また、上記各構成において、前記熱伝導性を有するプラスチック基板またはプラスチック基材は、前記接着材よりも熱伝導率が高いことを特徴としている。前記熱伝導性を有するプラスチック基板またはプラスチック基材は、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂中に低融点金属とセラミックスとが混合されたものである。 In each of the above structures, the plastic substrate or plastic base material having thermal conductivity has a higher thermal conductivity than the adhesive. The plastic substrate or plastic substrate having thermal conductivity is made of a low melting point metal and ceramics in a synthetic resin made of polypropylene, polypropylene sulfide, polycarbonate, polyetherimide, polyphenylene sulfide, polyphenylene oxide, polysulfone, or polyphthalamide. It is a mixed one.

また、剥離方法または転写方法は特に限定されず、被剥離層と基板との間に分離層を設け、該分離層を薬液(エッチャント)で除去して被剥離層と基板とを分離する方法や、被剥離層と基板との間に非晶質シリコン(またはポリシリコン)からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて被剥離層と基板を分離させる方法などを用いることが可能である。なお、レーザー光を用いて剥離する場合においては、剥離前に水素が放出しないように熱処理温度を410℃以下として被剥離層に含まれる素子を形成することが望ましい。   Further, the peeling method or the transfer method is not particularly limited, and a separation layer is provided between the layer to be peeled and the substrate, and the separation layer is removed with a chemical solution (etchant) to separate the layer to be peeled from the substrate. A separation layer made of amorphous silicon (or polysilicon) is provided between the layer to be peeled and the substrate, and hydrogen contained in the amorphous silicon is released by irradiating the substrate with a laser beam. A method of separating the layer to be peeled from the substrate by generating voids can be used. Note that in the case of peeling using laser light, it is preferable to form an element included in the layer to be peeled at a heat treatment temperature of 410 ° C. or lower so that hydrogen is not released before peeling.

また、他の剥離方法として、2層間の膜応力を利用して剥離を行う剥離方法(ストレスピールオフ法)を用いてもよい。この剥離方法は、基板上に設けた金属層、好ましくは窒化金属層を設け、さらに前記窒化金属層に接して酸化層を設け、該酸化層の上に素子を形成し、成膜処理または500℃以上の熱処理を行っても、膜剥がれ(ピーリング)が生じずに、物理的手段で容易に酸化層の層内または界面において、きれいに分離できるものである。さらに剥離を助長させるため、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を行ってもよい。   As another peeling method, a peeling method (stress peel-off method) in which peeling is performed using film stress between two layers may be used. In this peeling method, a metal layer provided on a substrate, preferably a metal nitride layer is provided, an oxide layer is provided in contact with the metal nitride layer, an element is formed on the oxide layer, and a film formation process or 500 Even if heat treatment at a temperature of 0 ° C. or higher is performed, film separation (peeling) does not occur, and it can be easily separated by physical means in the oxide layer or at the interface. Further, in order to promote peeling, a heat treatment or a laser beam irradiation treatment may be performed before peeling by the physical means.

また、本発明は、新規な剥離法および転写法を用いた作製方法も提供する。   The present invention also provides a manufacturing method using a novel peeling method and a transfer method.

本明細書で開示する作製方法に関する発明の構成1は、 第1の基板上に半導体素子を含む被剥離層を形成する第1工程と、前記被剥離層上に溶媒に溶ける有機樹脂膜を塗布する第2工程と、前記有機樹脂膜に第2の基板を第1の両面テープで接着させ、前記被剥離層および有機樹脂膜を前記第1の基板と前記第2の基板とで挟む第3工程と、第2の両面テープで第3の基板を前記第1の基板と接着する第4工程と、前記第3の基板が接着された前記第1の基板と、前記被剥離層とを物理的手段で分離する第5工程と、前記被剥離層に第4の基板を第1の接着材で接着させ、前記被剥離層を前記第2の基板と前記第4の基板とで挟む第6工程と、前記被剥離層および第1の両面テープと前記第2の基板とを分離する第7工程と、前記被剥離層と前記第1の両面テープとを分離する第8工程と、前記有機樹脂膜を溶媒で除去する第9工程と、を有することを特徴とする半導体装置の作製方法である。 Configuration 1 of the invention relating to the manufacturing method disclosed in this specification includes: a first step of forming a layer to be peeled including a semiconductor element on a first substrate; and applying an organic resin film soluble in a solvent to the layer to be peeled And a second step of bonding a second substrate to the organic resin film with a first double-sided tape, and sandwiching the peeled layer and the organic resin film between the first substrate and the second substrate. A step, a fourth step of bonding a third substrate to the first substrate with a second double-sided tape, the first substrate to which the third substrate is bonded, and the layer to be peeled off. A fifth step of separating by a special means, and a sixth substrate that is bonded to the layer to be peeled by a first adhesive, and the layer to be peeled is sandwiched between the second substrate and the fourth substrate. A seventh step of separating the layer to be peeled and the first double-sided tape from the second substrate, and the layer to be peeled An eighth step of separating the first double-sided tape, a method for manufacturing a semiconductor device characterized by having: a ninth step of removing the organic resin film in a solvent.

溶媒に溶ける有機樹脂膜を成膜することにより、第1の電極(発光素子の陽極または陰極)面を保護するとともに平坦化する。平坦化することによって、基板と被剥離層とを貼りあわせる際に密着性を上げることができる。平坦な有機樹脂膜を形成した後に基板と貼りあわせた場合、有機樹脂膜で覆われているため、被剥離層に接着する際に配線などによる凹凸が反映されず、密着性が向上する。さらに被剥離層のもう一方の側に基板を貼り合わせる際にも配線などによる凹凸が反映されず、密着性が向上する。 By forming an organic resin film that is soluble in a solvent, the surface of the first electrode (anode or cathode of the light-emitting element) is protected and planarized. By planarization, adhesion can be improved when the substrate and the layer to be peeled are bonded to each other. When a flat organic resin film is formed and then bonded to the substrate, since it is covered with the organic resin film, unevenness due to wiring or the like is not reflected when adhering to the layer to be peeled, and adhesion is improved. Further, when the substrate is bonded to the other side of the layer to be peeled, unevenness due to wiring or the like is not reflected and adhesion is improved.

また、作製方法に関する発明の構成2は、第1の基板上に半導体素子を含む被剥離層を形成する第1工程と、前記被剥離層上に溶媒に溶ける有機樹脂膜を塗布する第2工程と、
前記有機樹脂膜に第2の基板を第1の両面テープで接着させ、前記被剥離層および有機樹脂膜を前記第1の基板と前記第2の基板とで挟む第3工程と、第2の両面テープで第3の基板を前記第1の基板と接着する第4工程と、前記第3の基板が接着された前記第1の基板と、前記被剥離層とを物理的手段で分離する第5工程と、前記被剥離層に第4の基板を第1の接着材で接着させ、前記被剥離層を前記第2の基板と前記第4の基板とで挟む第6工程と、前記被剥離層および第1の両面テープと前記第2の基板とを分離する第7工程と
、前記被剥離層と前記第1の両面テープとを分離する第8工程と、前記有機樹脂膜を溶媒で除去する第9工程と、第5の基板を第2の接着材で前記被剥離層に接着させ、前記被剥離層を前記第4の基板と前記第5の基板とで挟む第10工程と、を有することを特徴とする半導体装置の作製方法である。
In addition, the second aspect of the invention relating to the manufacturing method includes a first step of forming a layer to be peeled including a semiconductor element on a first substrate, and a second step of applying an organic resin film soluble in a solvent to the layer to be peeled. When,
A second step of adhering a second substrate to the organic resin film with a first double-sided tape, and sandwiching the peeled layer and the organic resin film between the first substrate and the second substrate; A fourth step of bonding a third substrate to the first substrate with a double-sided tape, a first substrate to which the third substrate is bonded, and a layer to be peeled are separated by physical means. A sixth step of bonding a fourth substrate to the layer to be peeled with a first adhesive and sandwiching the layer to be peeled between the second substrate and the fourth substrate; and A seventh step of separating the layer and the first double-sided tape from the second substrate, an eighth step of separating the layer to be peeled off and the first double-sided tape, and removing the organic resin film with a solvent And a ninth step of bonding a fifth substrate to the layer to be peeled with a second adhesive, and attaching the layer to be peeled to the fourth substrate and the A tenth step of sandwiching between 5 substrate, a method for manufacturing a semiconductor device characterized by having a.

また、作製方法に関する発明の他の構成3は、第1の基板上にTFTを含む被剥離層を形成する第1工程と、前記被剥離層上に溶媒に溶ける有機樹脂膜を塗布する第2工程と、
前記有機樹脂膜に第2の基板を第1の両面テープで接着させ、前記被剥離層および有機樹脂膜を前記第1の基板と前記第2の基板とで挟む第3工程と、第2の両面テープで第3の基板を前記第1の基板と接着する第4工程と、前記第3の基板が接着された前記第1の基板と、前記被剥離層とを物理的手段で分離する第5工程と、前記被剥離層に第4の基板を第1の接着材で接着させ、前記被剥離層を前記第2の基板と前記第4の基板とで挟む第6工程と、前記被剥離層および第1の両面テープと前記第2の基板とを分離する第7工程と
、前記被剥離層と前記第1の両面テープとを分離する第8工程と、前記有機樹脂膜を溶媒で除去する第9工程と、前記被剥離層上に有機化合物を含む発光素子を形成する第10工程と、前記発光素子を封止する第5の基板を第2の接着材で貼り合わせ、前記被剥離層を前記第4の基板と前記第5の基板とで挟む第11工程と、を有することを特徴とする半導体装置の作製方法である。
According to another configuration 3 of the invention relating to the manufacturing method, a first step of forming a layer to be peeled including a TFT on a first substrate, and a second step of applying an organic resin film soluble in a solvent to the layer to be peeled are provided. Process,
A second step of adhering a second substrate to the organic resin film with a first double-sided tape, and sandwiching the peeled layer and the organic resin film between the first substrate and the second substrate; A fourth step of bonding a third substrate to the first substrate with a double-sided tape, a first substrate to which the third substrate is bonded, and a layer to be peeled are separated by physical means. A sixth step of bonding a fourth substrate to the layer to be peeled with a first adhesive and sandwiching the layer to be peeled between the second substrate and the fourth substrate; and A seventh step of separating the layer and the first double-sided tape from the second substrate, an eighth step of separating the layer to be peeled off and the first double-sided tape, and removing the organic resin film with a solvent A ninth step of forming, a tenth step of forming a light emitting element containing an organic compound on the layer to be peeled, and sealing the light emitting element. A method for manufacturing a semiconductor device, comprising: an eleventh step of bonding a fifth substrate with a second adhesive and sandwiching the layer to be peeled between the fourth substrate and the fifth substrate. It is.

上記各作製方法に関する構成において、前記溶媒は、水またはアルコール類であることを特徴としている。   In the configuration related to each of the above production methods, the solvent is water or alcohols.

また、上記各作製方法に関する構成において、前記第7工程における前記第1の両面テープと前記第2の基板との密着性よりも前記被剥離層と前記第4の基板との密着性が高いことを特徴としている。   Further, in the configuration relating to each of the above manufacturing methods, the adhesion between the peeled layer and the fourth substrate is higher than the adhesion between the first double-sided tape and the second substrate in the seventh step. It is characterized by.

また、被剥離層を転写する基板は転写される基板よりも剛性の大きい基板であることが好ましく、上記作製方法に関する構成2、構成3において、前記第1の基板は、ガラス基板であり、前記第2の基板および前記第3の基板は、石英基板、または金属基板であり、前記第4の基板及び前記第5の基板は、プラスチック基板であることを特徴としている。 Further, the substrate to which the layer to be peeled is transferred is preferably a substrate having a rigidity higher than that of the substrate to be transferred. In the configurations 2 and 3 related to the manufacturing method, the first substrate is a glass substrate, The second substrate and the third substrate are quartz substrates or metal substrates, and the fourth substrate and the fifth substrate are plastic substrates.

また、上記作製方法に関する構成2、構成3において、熱伝導性を有するプラスチック基板を貼り付けて放熱効果を持たせてもよく、前記第1の基板は、ガラス基板であり、前記第2の基板および前記第3の基板は、石英基板、または金属基板であり、前記第4の基板と前記第5の基板は、一方が透光性を有するプラスチック基板であり、もう一方が熱伝導性を有するプラスチック基板であることを特徴としている。   Further, in configurations 2 and 3 related to the manufacturing method, a plastic substrate having thermal conductivity may be attached to give a heat dissipation effect, and the first substrate is a glass substrate, and the second substrate In addition, the third substrate is a quartz substrate or a metal substrate, one of the fourth substrate and the fifth substrate is a light-transmitting plastic substrate, and the other is thermally conductive. It is characterized by being a plastic substrate.

また、上記各作製方法に関する構成において、前記第4の基板または前記第5の基板は、表面にSiNX膜、SiNXY膜、AlNX膜、またはAlNXY膜が形成されたプラスチック基板であることを特徴としている。プラスチック基板にSiNX膜、SiNXY膜、AlNX膜、またはAlNXY膜を形成することによってバリア性を持たせ、半導体装置の信頼性を向上させることができる。 Further, in the configuration related to each manufacturing method, the fourth substrate or the fifth substrate is a plastic having a SiN x film, a SiN x O y film, an AlN x film, or an AlN x O y film formed on a surface thereof. It is characterized by being a substrate. By forming a SiN x film, a SiN x O y film, an AlN x film, or an AlN x O y film on a plastic substrate, it is possible to provide a barrier property and improve the reliability of the semiconductor device.

また、第2の基板を両面テープで接着する工程と、第3の基板を両面テープで接着する工程は、どちらが先でもよく、上記各作製方法に関する構成において、前記有機樹脂膜に第2の基板を第1の両面テープで接着させ、前記被剥離層および有機樹脂膜を前記第1の基板と前記第2の基板とで挟む第3工程と、第2の両面テープで第3の基板を前記第1の基板と接着する第4工程と、は順序が逆でも問題ない。   Further, either the step of adhering the second substrate with the double-sided tape or the step of adhering the third substrate with the double-sided tape may be performed first. In the configuration relating to each manufacturing method, the second substrate is attached to the organic resin film. Is bonded with a first double-sided tape, the third step of sandwiching the peeled layer and the organic resin film between the first substrate and the second substrate, and the third substrate with the second double-sided tape There is no problem even if the order of the fourth step of bonding to the first substrate is reversed.

なお、本明細書において、陰極と陽極との間に設けられる全ての層を総称してEL層という。したがって、上述した正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層は、全てEL層に含まれる。   Note that in this specification, all layers provided between a cathode and an anode are collectively referred to as an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, and electron injection layer are all included in the EL layer.

また、本明細書において、EL素子とはEL材料ならびにこのEL材料にキャリアを注入するための有機材料もしくは無機材料を含む層(以下、EL層という)を二つの電極(陽極および陰極)で挟んだ構造からなる発光素子であり、陽極、陰極およびEL層からなるダイオードを指す。   In this specification, an EL element refers to an EL material and a layer containing an organic material or an inorganic material for injecting carriers into the EL material (hereinafter referred to as an EL layer) between two electrodes (an anode and a cathode). A light-emitting element having a structure, and a diode composed of an anode, a cathode and an EL layer.

本発明により、素子からの発熱を熱伝導性の高いプラスチック基板で放熱させることで素子の長寿命化、即ち半導体装置の信頼性を向上することができる。   According to the present invention, heat generation from an element is radiated by a plastic substrate having high thermal conductivity, so that the lifetime of the element, that is, the reliability of the semiconductor device can be improved.

また、熱伝導性の高いプラスチック基板は、プラスチック基板であるので金属基板と比較して安価、且つ、フレキシブル、且つ、軽量なものとすることができる。 In addition, since the plastic substrate having high thermal conductivity is a plastic substrate, it can be made cheaper, more flexible, and lighter than a metal substrate.

本発明の実施形態について、以下に説明する。   Embodiments of the present invention will be described below.

(実施の形態1)
ここでは、剥離法によって剥離した被剥離層(素子を含む)に高い熱伝導性を有する絶縁基材または基板を貼り付ける例を示す。
(Embodiment 1)
Here, an example in which an insulating base material or substrate having high thermal conductivity is attached to a layer to be peeled (including an element) peeled by a peeling method is shown.

図1(A)中、10は熱伝導性を有する絶縁基材、11は接着材、12は被剥離層(素子を含む層)である。被剥離層12は、予め基板(図示しない)に形成された半導体素子を含む層であって、剥離法によって基板から剥離させ、基材10に接着材11で貼り付けられたものである。   In FIG. 1A, 10 is an insulating base material having thermal conductivity, 11 is an adhesive, and 12 is a layer to be peeled (a layer including an element). The layer to be peeled 12 is a layer including a semiconductor element formed in advance on a substrate (not shown), and is peeled off from the substrate by a peeling method and attached to the base material 10 with the adhesive 11.

熱可塑性樹脂としてポリフェニレンサルファイドなどを用い、AlやMgやセラミックスなどの粉末と、低融点金属(鉛フリーハンダ)の粉末とを所定量配合して混練、造粒し、得られたペレットを射出形成法または圧締成形方法により曲面を有する基材10を成形すればよい。射出形成時の熱によって低融点金属が溶け出し、冷やされて固まると散らばったセラミックスの粒子間を繊維状になった金属がネットワークのようにつながって熱伝導の道筋が形成される。こうして得られた基材10は、5〜30W/mKの高い熱伝導率を有する。なお、樹脂組成物を溶融混練する製造装置としては、樹脂やゴム、セラミックス用の一般的な混練装置を用いればよい。混練装置を用いることによって、比重が極端に異なる樹脂と低融点金属の粉末を分散させる。混練装置で溶融、混練された混練体は塊状で取り出される。この塊状の組成物を再度溶融させて、ペレットと呼ばれる粒状の組成物を作製する造粒工程を行う。射出形成法によりペレットを任意の形状に形成する。   Polyphenylene sulfide is used as a thermoplastic resin, and a predetermined amount of powders of Al, Mg, ceramics, and low melting point metal (lead-free solder) are mixed and kneaded and granulated, and the resulting pellets are injection-molded. The substrate 10 having a curved surface may be formed by a method or a pressure forming method. The low melting point metal is melted by the heat at the time of injection molding, and when cooled and solidified, the metal in the form of fibers is connected like a network between the dispersed ceramic particles to form a heat conduction path. The base material 10 thus obtained has a high thermal conductivity of 5 to 30 W / mK. In addition, as a manufacturing apparatus for melt-kneading the resin composition, a general kneading apparatus for resin, rubber, or ceramics may be used. By using a kneading apparatus, resin and low melting point metal powder having extremely different specific gravity are dispersed. The kneaded body melted and kneaded by the kneading apparatus is taken out as a lump. This lump composition is melted again to perform a granulation step for producing a granular composition called pellets. A pellet is formed into an arbitrary shape by an injection molding method.

被剥離層12に設けられた素子(TFTや、有機化合物を含む発光素子や、液晶を有する素子や、メモリー素子や、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子や、シリコン抵抗素子など)を組み込み、半導体装置として完成させ、駆動させた際、素子からの発熱を基材10によって速やかに拡散することができる。さらに、接着材11の厚さを薄くすることによって、より放熱効果を高めることができる。   Elements provided on the layer to be peeled 12 (TFTs, light emitting elements including organic compounds, elements having liquid crystals, memory elements, thin film diodes, photoelectric conversion elements made of silicon PIN junctions, silicon resistance elements, etc. ), The heat generated from the element can be quickly diffused by the substrate 10 when the semiconductor device is completed and driven. Furthermore, by reducing the thickness of the adhesive 11, the heat dissipation effect can be further enhanced.

また、図1(B)は、平板状に成形した熱伝導性を有する絶縁基板を用いた例である。なお、基板20以外は、図1(A)と同一であるため、詳細な説明は省略する。図1(B)中、20は熱伝導性を有する絶縁基板、11は接着材、12は被剥離層(素子を含む層)である。被剥離層12は、予め基板(図示しない)に形成された半導体素子を含む層であって、剥離法によって基板から剥離させ、基板10に接着材11で貼り付けられたものである。なお、図1(B)では、フレキシブルであることを示すために基板20を湾曲させた状態の断面図を示している。   FIG. 1B shows an example in which an insulating substrate having thermal conductivity formed into a flat plate shape is used. Note that portions other than the substrate 20 are the same as those in FIG. In FIG. 1B, 20 is an insulating substrate having thermal conductivity, 11 is an adhesive, and 12 is a layer to be peeled (a layer including an element). The layer to be peeled 12 is a layer including a semiconductor element formed in advance on a substrate (not shown), and is peeled off from the substrate by a peeling method and attached to the substrate 10 with an adhesive 11. Note that FIG. 1B shows a cross-sectional view of the substrate 20 in a curved state in order to show flexibility.

また、図1(C)は、被剥離層を一対の基板20、24で挟みこんだ例である。被剥離層22が外部からの不純物拡散や外部からの物理的な力から保護するために基板24が第2の接着材23で貼り付けられ、封止されている。基板24は、フレキシブルなプラスチック基板、または曲面を有する薄いガラス基板であり、バリア性を高めるため、基板24表面にSiNX膜、SiNXY膜、AlNX膜、またはAlNXY膜の単層またはこれらの積層を形成してもよい。さらに、バリア性を高めるため、基板20表面にSiNX膜、SiNXY膜、AlNX膜、またはAlNXY膜の単層またはこれらの積層を形成してもよい。 FIG. 1C shows an example in which a layer to be peeled is sandwiched between a pair of substrates 20 and 24. In order to protect the peeled layer 22 from impurity diffusion from the outside and physical force from the outside, the substrate 24 is attached and sealed with the second adhesive 23. The substrate 24 is a flexible plastic substrate or a thin glass substrate having a curved surface. In order to improve the barrier property, the substrate 24 has a SiN x film, a SiN x O y film, an AlN x film, or an AlN x O y film on the surface. A single layer or a stacked layer thereof may be formed. Furthermore, in order to improve the barrier property, a single layer of SiN x film, SiN x O y film, AlN x film, or AlN x O y film or a laminate thereof may be formed on the surface of the substrate 20.

図1(C)中、20は熱伝導性を有する絶縁基材、21は第1の接着材、22は被剥離層(素子を含む層)、23は第2の接着材、24は基板である。被剥離層22は、予め基板(図示しない)に形成された半導体素子を含む層であって、剥離法によって基板から剥離させ、基板20に第1の接着材21で貼り付けられたもの、或いは第2の接着材23で基板24を貼り合わせた後、剥離し、その後、基板20に第1の接着材21で貼り付けられたものである。   In FIG. 1 (C), 20 is an insulating base material having thermal conductivity, 21 is a first adhesive material, 22 is a layer to be peeled (a layer including an element), 23 is a second adhesive material, and 24 is a substrate. is there. The layer to be peeled 22 is a layer including a semiconductor element formed in advance on a substrate (not shown), peeled off from the substrate by a peeling method, and attached to the substrate 20 with the first adhesive material 21 or After the substrate 24 is bonded with the second adhesive 23, the substrate 24 is peeled off and then bonded to the substrate 20 with the first adhesive 21.

また、図1(D)は、接着材31として熱伝導性を持たせた材料を用い、被剥離層を一対の基板30、34で挟みこんだ例である。   FIG. 1D shows an example in which a material having thermal conductivity is used as the adhesive 31 and a layer to be peeled is sandwiched between a pair of substrates 30 and 34.

図1(D)中、30は熱伝導性を有する絶縁基板、31は高熱伝導性を有する接着材、32は被剥離層(素子を含む層)、33は接着材、34は基板である。 In FIG. 1D, 30 is an insulating substrate having thermal conductivity, 31 is an adhesive having high thermal conductivity, 32 is a layer to be peeled (a layer including an element), 33 is an adhesive, and 34 is a substrate.

高熱伝導性を有する接着材31としては、銀、ニッケル、アルミニウム、窒化アルミニウムなどからなるフィラーまたは粉末を含む接着材(絶縁熱伝導性接着剤)を用いればよい。高熱伝導性を有する接着材31を用いることによって、さらに放熱効果を高めることができる。 As the adhesive 31 having high thermal conductivity, an adhesive (insulating thermally conductive adhesive) containing a filler or powder made of silver, nickel, aluminum, aluminum nitride, or the like may be used. By using the adhesive 31 having high thermal conductivity, the heat dissipation effect can be further enhanced.

(実施の形態2)
ここでは、アクティブマトリクス型の発光装置を作製する例を挙げて図3に説明することとする。
(Embodiment 2)
Here, an example of manufacturing an active matrix light-emitting device will be described with reference to FIGS.

なお、本発明は、有機化合物を含む層を有する発光デバイスであれば、アクティブマトリクス型の発光装置に限定されず、カラー表示パネルとなるパッシブマトリクス型の発光装置や、面光源または電飾用装置となるエリアカラーの発光装置に適用することができる。   Note that the present invention is not limited to an active matrix light-emitting device as long as it is a light-emitting device having a layer containing an organic compound, and is a passive matrix light-emitting device serving as a color display panel, a surface light source, or an illumination device. It can be applied to an area color light emitting device.

まず、ガラス基板(第1の基板300)上に素子を形成する。スパッタ法でガラス基板上に金属膜301、ここではタングステン膜(膜厚10nm〜200nm、好ましくは50nm〜75nm)を形成し、さらに大気にふれることなく、酸化物膜302、ここでは酸化シリコン膜(膜厚150nm〜200nm)を積層形成する。なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜と酸化シリコン膜とをO2アッシングなどで選択的に除去することが好ましい。後の工程で剥離する際、タングステン膜と酸化シリコン膜との界面または酸化シリコン膜中で分離が生じる。 First, an element is formed over a glass substrate (first substrate 300). A metal film 301, here a tungsten film (thickness 10 nm to 200 nm, preferably 50 nm to 75 nm) is formed over a glass substrate by sputtering, and the oxide film 302, here a silicon oxide film (here, without exposure to the atmosphere) A film thickness of 150 nm to 200 nm is stacked. Note that since the sputtering method forms a film on the end surface of the substrate, it is preferable to selectively remove the tungsten film and the silicon oxide film formed on the end surface of the substrate by O 2 ashing or the like. When peeling in a later process, separation occurs in the interface between the tungsten film and the silicon oxide film or in the silicon oxide film.

次いで、PCVD法で下地絶縁膜となる酸化窒化シリコン膜(膜厚100nm)を形成し、さらに大気にふれることなく、アモルファスシリコン膜(膜厚54nm)を積層形成する。 Next, a silicon oxynitride film (film thickness: 100 nm) serving as a base insulating film is formed by a PCVD method, and an amorphous silicon film (film thickness: 54 nm) is stacked without being exposed to the air.

アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、結晶化させるため500℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。得られたポリシリコン膜を用いて、TFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子やセンサ素子(代表的にはポリシリコンを用いた感圧式指紋センサー)を形成することができる。また、本発明は、アモルファスシリコン膜を活性層とするTFTを用いる素子にも適用することができる。   The amorphous silicon film contains hydrogen. When a polysilicon film is formed by heating, if a heat treatment at 500 ° C. or higher is performed for crystallization, hydrogen can be diffused simultaneously with the formation of the polysilicon film. Using the obtained polysilicon film, various elements typified by TFTs (thin film diodes, photoelectric conversion elements consisting of PIN junctions of silicon, silicon resistance elements, and sensor elements (typically pressure sensitive type using polysilicon) The present invention can also be applied to an element using a TFT having an amorphous silicon film as an active layer.

ここでは、公知の技術(固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など)を用いてポリシリコン膜を形成した後、パターニングを行って島状の半導体領域を形成し、それを活性層とするトップゲート型TFT303を作製する。適宜、ゲート絶縁膜の形成、ゲート電極の形成、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形成、活性化処理などを行う。   Here, after forming a polysilicon film using a known technique (solid phase growth method, laser crystallization method, crystallization method using a catalytic metal, etc.), patterning is performed to form an island-shaped semiconductor region. Then, a top gate type TFT 303 having the active layer as an active layer is manufactured. As appropriate, formation of a gate insulating film, formation of a gate electrode, formation of a source region or a drain region by doping into an active layer, formation of an interlayer insulating film, formation of a source electrode or drain electrode, activation treatment, and the like are performed.

次いで、一対の電極(陽極、陰極)間に有機化合物を含む膜(以下、「有機化合物層」と記す)を設け、一対の電極間に電界を加えることで、蛍光又は燐光が得られる発光素子を形成するための第1の電極を形成する。まず、陽極または陰極となる第1の電極304を形成する。ここでは第1の電極304として仕事関数の大きい金属膜(Cr、Pt、Wなど)、または透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等)を用い、陽極として機能させる例を示す。 Next, a film containing an organic compound (hereinafter referred to as an “organic compound layer”) is provided between a pair of electrodes (anode and cathode), and an electric field is applied between the pair of electrodes, whereby a light emitting element capable of obtaining fluorescence or phosphorescence. Forming a first electrode for forming First, the first electrode 304 that serves as an anode or a cathode is formed. Here, a metal film having a high work function (Cr, Pt, W, or the like) or a transparent conductive film (ITO (indium tin oxide alloy), indium oxide zinc oxide alloy (In 2 O 3 —ZnO) is used as the first electrode 304. In this example, zinc oxide (ZnO) or the like is used to function as an anode.

なお、TFTのソース電極またはドレイン電極をそのまま第1電極とする場合、またはソース領域またはドレイン領域に接して第1電極を別途形成する場合には、TFTとは第1電極を含める。 Note that when the source electrode or the drain electrode of the TFT is used as the first electrode as it is, or when the first electrode is separately formed in contact with the source region or the drain region, the TFT includes the first electrode.

次いで、第1電極(陽極)の両端には、第1電極の周縁を囲むように隔壁(バンク、障壁、土手などと呼ばれる)305aを形成する。カバレッジを良好なものとするため、隔壁の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、隔壁の材料としてポジ型の感光性アクリルを用いた場合、隔壁の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、隔壁305aとして、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。 Next, partition walls (called banks, barriers, banks, or the like) 305a are formed at both ends of the first electrode (anode) so as to surround the periphery of the first electrode. In order to improve the coverage, a curved surface having a curvature is formed at the upper end or the lower end of the partition wall. For example, when positive photosensitive acrylic is used as the partition wall material, it is preferable that only the upper end portion of the partition wall has a curved surface having a curvature radius (0.2 μm to 3 μm). As the partition 305a, either a negative type that becomes insoluble in an etchant by photosensitive light or a positive type that becomes soluble in an etchant by light can be used.

また、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎる恐れがある。従って、隔壁の材料として有機樹脂を用いた場合、後の工程で水溶性樹脂を塗布した後に除去しやすくなるように隔壁305aを無機絶縁膜(SiNX膜、SiNXY膜、AlNX膜、またはAlNXY膜)で覆うことが好ましい。この無機絶縁膜は、隔壁の一部305bとして機能する。(図3(A)) Moreover, when laminating | stacking several organic resin, there exists a possibility that it may melt | dissolve partially at the time of application | coating or baking with the solvent currently used between organic resins, or adhesiveness may become high too much. Therefore, when an organic resin is used as a material for the partition, the partition 305a is formed of an inorganic insulating film (SiN x film, SiN x O y film, AlN x film) so that it can be easily removed after applying a water-soluble resin in a later step. Or an AlN x O y film). This inorganic insulating film functions as a part 305b of the partition wall. (Fig. 3 (A))

次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。ここではスピンコートで水溶性樹脂(東亜合成製:VL−WSHL10)からなる膜(膜厚30μm)306を塗布し、仮硬化させるために2分間の露光を行ったあと、UV光を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させる。(図3(B))   Next, an adhesive material soluble in water or alcohols is applied to the entire surface and baked. The composition of the adhesive may be any one such as epoxy, acrylate, or silicone. Here, a film (thickness 30 μm) 306 made of a water-soluble resin (manufactured by Toagosei Co., Ltd .: VL-WSHL10) is applied by spin coating, exposure is performed for 2 minutes for temporary curing, and then UV light is applied from the back surface 2 Exposure is performed for 5 minutes, 10 minutes from the surface, and a total of 12.5 minutes for the main curing. (Fig. 3 (B))

次いで、後の剥離を行いやすくするために、金属膜301と酸化物膜302との密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って金属膜301または酸化物膜302にレーザー光を部分的に照射する処理、或いは、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて酸化物膜302の層内または界面の一部分に損傷を与える処理である。具体的にはダイヤモンドペンなどで硬い針を垂直に押しつけて荷重をかけて動かせばよい。好ましくは、スクライバー装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかけて動かせばよい。このように、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、きっかけをつくることが重要であり、密着性を選択的(部分的)に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。   Next, in order to facilitate subsequent peeling, treatment for partially reducing the adhesion between the metal film 301 and the oxide film 302 is performed. The treatment for partially reducing the adhesion is performed by partially irradiating the metal film 301 or the oxide film 302 with laser light along the periphery of the region to be peeled, or on the periphery of the region to be peeled. In this process, a pressure is locally applied from the outside along the surface to damage a part of the oxide film 302 or a part of the interface. Specifically, a hard needle may be pressed vertically with a diamond pen or the like to move under a load. Preferably, a scriber device is used, the pushing amount is 0.1 mm to 2 mm, and the pressure is applied. In this way, it is important to create a part where peeling phenomenon is likely to occur before peeling, that is, a trigger, and by performing a pretreatment that selectively (partially) decreases adhesion, peeling is performed. Defects are eliminated and the yield is improved.

次いで、両面テープ307を用い、水溶性樹脂からなる膜306に第2の基板308を貼り付ける。さらに、両面テープ309を用い、第1の基板300に第3の基板310を貼り付ける。(図3(C))第3の基板310は、後の剥離工程で第1の基板300が破損することを防ぐ。第2の基板308および第3の基板310としては、第1の基板300よりも剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。   Next, the second substrate 308 is attached to the film 306 made of a water-soluble resin by using a double-sided tape 307. Further, the third substrate 310 is attached to the first substrate 300 using the double-sided tape 309. (FIG. 3C) The third substrate 310 prevents the first substrate 300 from being damaged in a subsequent peeling step. As the second substrate 308 and the third substrate 310, it is preferable to use a substrate having higher rigidity than the first substrate 300, such as a quartz substrate or a semiconductor substrate.

次いで、上記密着性を部分的に低下させた領域側から剥離させ、金属膜301が設けられている第1の基板300を物理的手段により引き剥がす。比較的小さな力(例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)で引き剥がすことができる。こうして、酸化物層302上に形成された被剥離層を第1の基板300から分離することができる。剥離後の状態を図3(D)に示す。   Next, the first substrate 300 provided with the metal film 301 is peeled off by physical means from the region side where the adhesion is partially reduced. It can be peeled off with a relatively small force (for example, a human hand, wind pressure of a gas blown from a nozzle, ultrasonic waves, etc.). Thus, the layer to be peeled formed over the oxide layer 302 can be separated from the first substrate 300. The state after peeling is shown in FIG.

次いで、接着材311で第4の基板312と酸化物層302(及び被剥離層)とを接着する。(図3(E))接着材311は、両面テープ307による第2の基板308と被剥離層との密着性よりも酸化物層302(及び被剥離層)と第4の基板との密着性のほうが高いことが重要である。   Next, the fourth substrate 312 and the oxide layer 302 (and the layer to be peeled) are bonded to each other with the adhesive 311. (FIG. 3E) The adhesive 311 is more adhesive between the oxide layer 302 (and the layer to be peeled) and the fourth substrate than the adhesion between the second substrate 308 and the layer to be peeled by the double-sided tape 307. It is important that it is higher.

第4の基板312としては、2〜30W/mKの高い熱伝導率を有するプラスチック基板を用いる。ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂にセラミックスと鉛フリーハンダとを混合させ、セラミックスの粒子間をネットワークのようにつながれたプラスチック基板を用いることが好ましい。   As the fourth substrate 312, a plastic substrate having a high thermal conductivity of 2 to 30 W / mK is used. Plastic in which ceramics and lead-free solder are mixed in a synthetic resin made of polypropylene, polypropylene sulfide, polycarbonate, polyetherimide, polyphenylene sulfide, polyphenylene oxide, polysulfone, or polyphthalamide, and the ceramic particles are connected like a network It is preferable to use a substrate.

接着材311としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。さらに好ましくは、銀、ニッケル、アルミニウム、窒化アルミニウムからなる粉末、またはフィラーを含ませて接着材311も高い熱伝導性を備えていることが好ましい。 Examples of the adhesive 311 include various curable adhesives such as a reactive curable adhesive, a thermosetting adhesive, a photocurable adhesive such as an ultraviolet curable adhesive, and an anaerobic adhesive. More preferably, the adhesive 311 is also provided with high thermal conductivity by including powder or filler made of silver, nickel, aluminum, and aluminum nitride.

次いで、両面テープ307から第2の基板308を分離させる。(図3(F))   Next, the second substrate 308 is separated from the double-sided tape 307. (Fig. 3 (F))

次いで、両面テープ307を剥がす。(図3(G))   Next, the double-sided tape 307 is peeled off. (Fig. 3 (G))

次いで、水を用いて水溶性樹脂306を溶かして除去する。(図3(H))ここで水溶性樹脂が残っていると不良の原因となるため、第1の電極304の表面を洗浄処理やO2プラズマ処理で清浄な表面とすることが好ましい。 Next, the water-soluble resin 306 is dissolved and removed using water. (FIG. 3 (H)) If the water-soluble resin remains, it causes a defect. Therefore, it is preferable to make the surface of the first electrode 304 a clean surface by cleaning treatment or O 2 plasma treatment.

次いで、必要であれば、多孔質なスポンジ(代表的にはPVA(ポリビニルアルコール)製、ナイロン製)に界面活性剤(弱アルカリ性)を含ませ、第1の電極304表面を擦って洗浄する。   Next, if necessary, a surface active agent (weak alkali) is included in a porous sponge (typically made of PVA (polyvinyl alcohol) or nylon), and the surface of the first electrode 304 is rubbed and washed.

次いで、有機化合物を含む層313を形成する直前に、TFT及び隔壁が設けられた基板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成する直前に、第1電極に対して紫外線照射を行ってもよい。   Next, immediately before the formation of the layer 313 containing an organic compound, vacuum heating is performed to remove adsorbed moisture on the entire substrate provided with the TFT and the partition. Furthermore, ultraviolet irradiation may be performed on the first electrode immediately before forming the layer containing an organic compound.

次いで、第1電極(陽極)上に、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層313を選択的に形成する。有機化合物を含む層313としては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれらを分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。   Next, a layer 313 containing an organic compound is selectively formed over the first electrode (anode) by an evaporation method using an evaporation mask or an inkjet method. The layer 313 containing an organic compound may be a high molecular material, a low molecular material, an inorganic material, a layer in which these are mixed, a layer in which these are dispersed, or a stack in which these layers are appropriately combined.

さらに、有機化合物を含む層上には第2電極(陰極)314を形成する。(図3(I))陰極314としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)の薄膜(発光を透過する膜厚)と透明導電膜との積層を用いればよい。また、必要であれば、第2電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。保護層としてはスパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜(SiNO膜(組成比N>O)またはSiON膜(組成比N<O))、炭素を主成分とする薄膜(例えばDLC膜、CN膜)を用いることができる。 Further, a second electrode (cathode) 314 is formed on the layer containing an organic compound. (FIG. 3 (I)) As the cathode 314, a thin film (film that transmits light) of a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof MgAg, MgIn, AlLi, CaF 2 , or CaN) (Thickness) and a transparent conductive film may be used. Further, if necessary, a protective layer is formed by sputtering or vapor deposition so as to cover the second electrode. As a protective layer, a silicon nitride film, a silicon oxide film, a silicon oxynitride film (SiNO film (composition ratio N> O) or SiON film (composition ratio N <O)) obtained by sputtering or CVD, and carbon as a main component A thin film (for example, a DLC film or a CN film) can be used.

次いで、封止材となる第5の基板314に一対の基板間隔を保持するギャップ材が含まれたシール材(図示しない)を所望のパターンに描画する。発光素子の発光を第5の基板314に透過させる例であるので、第5の基板314としては透光性を有する基板であればよい。ここでは軽量化を図るため、表面にバリア膜(SiNX膜、SiNXY膜、AlNX膜、またはAlNXY膜など)が形成されたプラスチック基板を用いる。次いで、シールが描画された封止基板とアクティブマトリクス基板とを貼り合わせ、封止基板に設けられたシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるように封止する。また、シール材に囲まれた空間には透明な有機樹脂からなる接着材314が充填されるように封止する。(図3(J)) Next, a sealant (not shown) including a gap material that holds a pair of substrate gaps is drawn in a desired pattern on the fifth substrate 314 serving as a sealing material. Since the light-emitting element emits light through the fifth substrate 314, the fifth substrate 314 may be a light-transmitting substrate. Here, in order to reduce the weight, a plastic substrate having a barrier film (SiN x film, SiN x O y film, AlN x film, or AlN x O y film) formed on the surface is used. Next, the sealing substrate on which the seal is drawn and the active matrix substrate are bonded together, and sealing is performed so that the sealing pattern provided on the sealing substrate is positioned to surround the light emitting region provided on the active matrix substrate. Further, the space surrounded by the sealing material is sealed so as to be filled with an adhesive 314 made of a transparent organic resin. (Fig. 3 (J))

以上の工程で高い熱伝導性を有するプラスチック基板312と、第5の基板314とを支持体とし、TFTと発光素子とを備えた発光装置を作製することができる。こうして得られる発光装置はプラスチック基板が高い熱伝導性を有しているため、駆動時における素子の発熱を放熱することができ、さらに支持体をプラスチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる。   Through the above steps, a light-emitting device including a TFT and a light-emitting element can be manufactured using the plastic substrate 312 having high thermal conductivity and the fifth substrate 314 as a support. In the light-emitting device thus obtained, the plastic substrate has high thermal conductivity, so that the heat generated by the element during driving can be dissipated, and since the support is a plastic substrate, it is thin, lightweight, and flexible. Can be.

なお、ここではタングステン膜と酸化シリコン膜との界面付近で剥離する方法を用いたが、特に限定されず、例えば、第1の基板に水素を含むアモルファスシリコン膜を成膜した後にレーザー光を照射して分離する方法を用いてもよいし、第1の基板を溶液やガスを用いてエッチングまたは機械的に削る方法を用いてもよい。 Note that although a method of peeling near the interface between the tungsten film and the silicon oxide film is used here, the method is not particularly limited. For example, after the amorphous silicon film containing hydrogen is formed on the first substrate, laser light irradiation is performed. A method of separating the first substrate may be used, or a method of etching or mechanically cutting the first substrate using a solution or a gas may be used.

また、本実施の形態は実施の形態1と自由に組み合わせることができる。   Further, this embodiment mode can be freely combined with Embodiment Mode 1.

(実施の形態3)
ここでは、発光素子の発光を第1の電極に通過させて光を取り出す発光装置の作製例を図4に示す。なお、途中までは実施の形態2と同一であるため、詳細な説明は省略するとともに同一である部分には同じ符号を用いる。
(Embodiment 3)
Here, FIG. 4 illustrates an example of manufacturing a light-emitting device in which light emitted from a light-emitting element is transmitted through a first electrode and light is extracted. In addition, since it is the same as Embodiment 2 to the middle, detailed description is abbreviate | omitted and the same code | symbol is used for the same part.

まず、第1の基板を剥離する工程までは、実施の形態2と同一である。ただし、発光を通過させるために第1の電極304としては透明導電膜を用いる。   First, the steps up to the step of peeling the first substrate are the same as those in the second embodiment. Note that a transparent conductive film is used as the first electrode 304 in order to transmit light emission.

実施の形態2に従って、図4(D)の状態を得たら、その後、接着材411で透明なプラスチック基板412を貼り付ける。(図4(E))   After obtaining the state shown in FIG. 4D according to Embodiment Mode 2, a transparent plastic substrate 412 is attached with an adhesive 411. (Fig. 4 (E))

次いで、両面テープ307から第2の基板308を分離させる。(図4(F))   Next, the second substrate 308 is separated from the double-sided tape 307. (Fig. 4 (F))

次いで、両面テープ307を剥がす。(図4(G))   Next, the double-sided tape 307 is peeled off. (Fig. 4 (G))

次いで、水を用いて水溶性樹脂306を溶かして除去する。(図4(H))ここで水溶性樹脂が残っていると不良の原因となるため、第1の電極304の表面を洗浄処理やO2プラズマ処理で清浄な表面とすることが好ましい。 Next, the water-soluble resin 306 is dissolved and removed using water. (FIG. 4 (H)) If the water-soluble resin remains, it causes a defect. Therefore, it is preferable that the surface of the first electrode 304 is cleaned by a cleaning process or an O 2 plasma process.

次いで、必要であれば、多孔質なスポンジ(代表的にはPVA(ポリビニルアルコール)製、ナイロン製)に界面活性剤(弱アルカリ性)を含ませ、第1の電極304表面を擦って洗浄する。   Next, if necessary, a surface active agent (weak alkali) is included in a porous sponge (typically made of PVA (polyvinyl alcohol) or nylon), and the surface of the first electrode 304 is rubbed and washed.

次いで、有機化合物を含む層413を形成する直前に、TFT及び隔壁が設けられた基板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成する直前に、第1電極に対して紫外線照射を行ってもよい。   Next, immediately before the formation of the layer 413 containing an organic compound, vacuum heating is performed to remove adsorbed moisture on the entire substrate provided with TFTs and partition walls. Furthermore, ultraviolet irradiation may be performed on the first electrode immediately before forming the layer containing an organic compound.

次いで、第1電極(陽極)上に、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層413を選択的に形成する。有機化合物を含む層413としては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれらを分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。   Next, a layer 413 containing an organic compound is selectively formed over the first electrode (anode) by an evaporation method using an evaporation mask or an inkjet method. The layer 413 containing an organic compound may be a high molecular material, a low molecular material, an inorganic material, a layer in which these are mixed, a layer in which these are dispersed, or a stack in which these layers are combined as appropriate.

さらに、有機化合物を含む層上には第2電極(陰極)414を形成する。(図4(I))陰極414としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。また、必要であれば、第2電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。保護層としてはスパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜(SiNO膜(組成比N>O)またはSiON膜(組成比N<O))、炭素を主成分とする薄膜(例えばDLC膜、CN膜)を用いることができる。 Further, a second electrode (cathode) 414 is formed on the layer containing an organic compound. (FIG. 4I) As the cathode 414, a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or CaN) may be used. Further, if necessary, a protective layer is formed by sputtering or vapor deposition so as to cover the second electrode. As a protective layer, a silicon nitride film, a silicon oxide film, a silicon oxynitride film (SiNO film (composition ratio N> O) or SiON film (composition ratio N <O)) obtained by sputtering or CVD, and carbon as a main component A thin film (for example, a DLC film or a CN film) can be used.

次いで、高い熱伝導性を有する第5の基板416に一対の基板間隔を保持するギャップ材が含まれたシール材(図示しない)を所望のパターンに描画する。発光素子の発光を第3の基板412に透過させる例であるので、第5の基板416としては不透明または半透明な基板であっても構わない。次いで、シールが描画された第5の基板416とアクティブマトリクス基板とを貼り合わせ、第5の基板416に設けられたシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるように封止する。また、シール材に囲まれた空間には有機樹脂からなる接着材415が充填されるように封止する。(図4(J))   Next, a sealant (not shown) including a gap material that holds a pair of substrates is drawn on a fifth substrate 416 having high thermal conductivity in a desired pattern. Since the light-emitting element emits light through the third substrate 412, the fifth substrate 416 may be an opaque or translucent substrate. Next, the fifth substrate 416 on which the seal is drawn is bonded to the active matrix substrate, and the seal pattern provided on the fifth substrate 416 is sealed so as to surround the light emitting region provided on the active matrix substrate. Stop. Further, the space surrounded by the sealing material is sealed so as to be filled with an adhesive 415 made of an organic resin. (Fig. 4 (J))

以上の工程で高い熱伝導性を有するプラスチック基板416と、第4の基板412とを支持体とし、TFTと発光素子とを備えた発光装置を作製することができる。こうして得られる発光装置はプラスチック基板が高い熱伝導性を有しているため、駆動時における素子の発熱を放熱することができ、さらに支持体をプラスチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる。   Through the above process, a light-emitting device including a TFT and a light-emitting element can be manufactured using the plastic substrate 416 having high thermal conductivity and the fourth substrate 412 as a support. In the light-emitting device thus obtained, the plastic substrate has high thermal conductivity, so that the heat generated by the element during driving can be dissipated, and since the support is a plastic substrate, it is thin, lightweight, and flexible. Can be.

また、本実施の形態は実施の形態1、または実施の形態2と自由に組み合わせることができる。   Further, this embodiment mode can be freely combined with Embodiment Mode 1 or Embodiment Mode 2.

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。   The present invention having the above-described configuration will be described in more detail with the following examples.

ここでは、基板上にTFT(nチャネル型TFTまたはpチャネル型TFT)を作製する方法について詳細に説明する。なお、ここではTFTまでが設けられたアクティブマトリクス基板を作製する例を示すが、特に限定されず、適宜、TFTの配置や画素電極の材料を適宜変更し、さらに発光素子を形成すれば、有機化合物を含む発光層を有する発光装置も作製することもできることは言うまでもないことである。 Here, a method for manufacturing a TFT (n-channel TFT or p-channel TFT) over a substrate will be described in detail. Although an example of manufacturing an active matrix substrate provided with up to TFTs is shown here, the present invention is not particularly limited. If the arrangement of the TFTs and the material of the pixel electrodes are appropriately changed and a light emitting element is further formed, the organic matrix substrate is formed. It goes without saying that a light-emitting device having a light-emitting layer containing a compound can also be manufactured.

基板としては、ガラス基板(#1737)を用いた。まず、基板上には、PCVD法により酸化窒化シリコン層を100nmの膜厚で成膜した。 A glass substrate (# 1737) was used as the substrate. First, a silicon oxynitride layer was formed to a thickness of 100 nm on the substrate by PCVD.

次いで、スパッタ法により金属層としてタングステン層を50nmの膜厚で成膜し、大気解放せず連続的にスパッタ法により酸化物層として酸化シリコン層を200nmの膜厚で成膜した。酸化シリコン層の成膜条件は、RF方式のスパッタ装置を用い、酸化シリコンターゲット(直径30.5cm)を用い、基板を加熱するために加熱したアルゴンガスを流量30sccmとして流し、基板温度300℃、成膜圧力0.4Pa、成膜電力3kW、アルゴン流量/酸素流量=10sccm/30sccmとした。   Next, a tungsten layer was formed as a metal layer with a thickness of 50 nm by a sputtering method, and a silicon oxide layer was formed as an oxide layer with a thickness of 200 nm by a sputtering method continuously without being released to the atmosphere. The silicon oxide layer was formed by using an RF sputtering apparatus, using a silicon oxide target (diameter 30.5 cm), flowing argon gas heated to heat the substrate at a flow rate of 30 sccm, a substrate temperature of 300 ° C., The film forming pressure was 0.4 Pa, the film forming power was 3 kW, and the argon flow rate / oxygen flow rate was 10 sccm / 30 sccm.

次いで、基板周縁部または端面をO2アッシングによってタングステン層を除去する。   Next, the tungsten layer is removed from the peripheral edge or the end surface of the substrate by O 2 ashing.

次いでプラズマCVD法で成膜温度300℃、原料ガスSiH4、N2Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を100nmの厚さに積層形成し、さらに大気解放せず連続的にプラズマCVD法で成膜温度300℃、成膜ガスSiH4で非晶質構造を有する半導体層(ここでは非晶質シリコン層)を54nmの厚さで形成した。この非晶質シリコン層は水素を含んでおり、後の熱処理によって水素を拡散させ、物理的手段で酸化物層の層内、あるいは界面において剥離することができる。 Next, a silicon oxynitride film produced from a plasma CVD method using a film formation temperature of 300 ° C. and source gases SiH 4 and N 2 O (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%) A semiconductor layer (here, an amorphous silicon layer having an amorphous structure with a film-forming temperature of 300 ° C. and a film-forming gas of SiH 4 continuously by a plasma CVD method without being released to the atmosphere. ) With a thickness of 54 nm. This amorphous silicon layer contains hydrogen, and can be peeled off in the oxide layer or at the interface by physical means by diffusing hydrogen by a subsequent heat treatment.

次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層)を形成する。ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。また、この脱水素化のための熱処理(500℃、1時間)は、非晶質シリコン層に含まれる水素をW膜と酸化シリコン層との界面に拡散する熱処理を兼ねている。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。   Next, a nickel acetate salt solution containing 10 ppm of nickel by weight is applied by a spinner. Instead of coating, a method of spreading nickel element over the entire surface by sputtering may be used. Next, heat treatment is performed for crystallization, so that a semiconductor film having a crystal structure (here, a polysilicon layer) is formed. Here, after heat treatment for dehydrogenation (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a silicon film having a crystal structure. The heat treatment for dehydrogenation (500 ° C., 1 hour) also serves as heat treatment for diffusing hydrogen contained in the amorphous silicon layer to the interface between the W film and the silicon oxide layer. Although a crystallization technique using nickel as a metal element for promoting crystallization of silicon is used here, other known crystallization techniques such as a solid phase growth method and a laser crystallization method may be used.

次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数30Hz、エネルギー密度470mJ/cm2でレーザー光の照射を大気中で行なった。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。 Next, after removing the oxide film on the surface of the silicon film having a crystal structure with dilute hydrofluoric acid or the like, irradiation with laser light (XeCl: wavelength 308 nm) for increasing the crystallization rate and repairing defects left in the crystal grains In the air or in an oxygen atmosphere. As the laser light, excimer laser light having a wavelength of 400 nm or less, and second harmonic and third harmonic of a YAG laser are used. Here, a pulsed laser beam having a repetition frequency of about 10 to 1000 Hz is used, and the laser beam is condensed to 100 to 500 mJ / cm 2 by an optical system, and irradiated with an overlap rate of 90 to 95%. May be scanned. Here, laser light irradiation was performed in the air at a repetition frequency of 30 Hz and an energy density of 470 mJ / cm 2 . Note that since the reaction is performed in the air or in an oxygen atmosphere, an oxide film is formed on the surface by laser light irradiation. Although an example using a pulsed laser is shown here, a continuous wave laser may be used, and in order to obtain a crystal with a large grain size when crystallizing an amorphous semiconductor film, continuous wave is possible. It is preferable to use a solid-state laser and apply the second to fourth harmonics of the fundamental wave. Typically, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) may be applied. In the case of using a continuous wave laser, laser light emitted from a continuous wave YVO 4 laser having an output of 10 W is converted into a harmonic by a non-linear optical element. There is also a method of emitting harmonics by putting a YVO 4 crystal and a nonlinear optical element in a resonator. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and irradiated to the object to be processed. At this time, the energy density of approximately 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation may be performed by moving the semiconductor film relative to the laser light at a speed of about 10 to 2000 cm / s.

次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。本実施例ではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。 Next, in addition to the oxide film formed by the laser light irradiation, the surface is treated with ozone water for 120 seconds to form a barrier layer made of an oxide film having a total thickness of 1 to 5 nm. In this embodiment, ozone water is used to form the barrier layer. However, the surface of the semiconductor film having a crystal structure is oxidized by a method of oxidizing the surface of the semiconductor film having a crystal structure by irradiation with ultraviolet rays in an oxygen atmosphere or the surface of the semiconductor film having a crystal structure by oxygen plasma treatment. The barrier layer may be formed by depositing an oxide film of about 1 to 10 nm by an oxidation method, a plasma CVD method, a sputtering method, an evaporation method, or the like. Further, the oxide film formed by laser light irradiation may be removed before forming the barrier layer.

次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を10nm〜400nm、ここでは膜厚100nmで成膜する。本実施例では、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質シリコン膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH4:Ar)を1:99とし、成膜圧力を6.665Pa(0.05Torr)とし、RFパワー密度を0.087W/cm2とし、成膜温度を350℃とする。 Next, an amorphous silicon film containing an argon element serving as a gettering site is formed with a thickness of 10 nm to 400 nm, here 100 nm, over the barrier layer by a sputtering method. In this embodiment, the amorphous silicon film containing an argon element is formed in an atmosphere containing argon using a silicon target. In the case where an amorphous silicon film containing an argon element is formed using a plasma CVD method, the film formation conditions are a monosilane / argon flow rate ratio (SiH 4 : Ar) of 1:99 and a film formation pressure of 6.665 Pa. (0.05 Torr), RF power density is 0.087 W / cm 2, and film forming temperature is 350 ° C.

その後、650℃に加熱された炉に入れて3分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。 After that, heat treatment is performed for 3 minutes in a furnace heated to 650 ° C., and gettering is performed to reduce the nickel concentration in the semiconductor film having a crystal structure. A lamp annealing apparatus may be used instead of the furnace.

次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。 Next, the amorphous silicon film containing an argon element as a gettering site is selectively removed using the barrier layer as an etching stopper, and then the barrier layer is selectively removed with dilute hydrofluoric acid. Note that during gettering, nickel tends to move to a region with a high oxygen concentration, and thus it is desirable to remove the barrier layer made of an oxide film after gettering.

次いで、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。   Next, after forming a thin oxide film with ozone water on the surface of the obtained silicon film having a crystal structure (also called a polysilicon film), a mask made of resist is formed and etched into a desired shape to form islands. A separated semiconductor layer is formed. After the semiconductor layer is formed, the resist mask is removed.

以上の工程で第1の基板上に窒化物層(または金属層)、酸化物層、下地絶縁膜を形成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層を形成することができる。こうして得られた半導体層を活性層とするTFTを作製する。   Through the above steps, a nitride layer (or metal layer), an oxide layer, and a base insulating film are formed over the first substrate to obtain a semiconductor film having a crystal structure, and then etched into a desired shape. A semiconductor layer separated into a shape can be formed. A TFT having the semiconductor layer thus obtained as an active layer is manufactured.

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。   Next, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surface of the silicon film is washed, and then an insulating film containing silicon as a main component and serving as a gate insulating film is formed. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) is formed to a thickness of 115 nm by plasma CVD.

次いで、ゲート絶縁膜上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層形成する。本実施例では、ゲート絶縁膜上に膜厚50nmの窒化タンタル膜、膜厚370nmのタングステン膜を順次積層する。   Next, a first conductive film with a thickness of 20 to 100 nm and a second conductive film with a thickness of 100 to 400 nm are stacked over the gate insulating film. In this embodiment, a tantalum nitride film with a thickness of 50 nm and a tungsten film with a thickness of 370 nm are sequentially stacked on the gate insulating film.

第1の導電膜及び第2の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いて
もよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
The conductive material for forming the first conductive film and the second conductive film is an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy material or a compound material containing the element as a main component. Form. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used as the first conductive film and the second conductive film. Further, the present invention is not limited to the two-layer structure. For example, a three-layer structure in which a 50 nm-thickness tungsten film, a 500 nm-thickness aluminum and silicon alloy (Al-Si) film, and a 30 nm-thickness titanium nitride film are sequentially stacked. Also good. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, or aluminum instead of the aluminum and silicon alloy (Al-Si) film of the second conductive film. A titanium alloy film (Al—Ti) may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film. Moreover, a single layer structure may be sufficient.

次に、光露光工程によりレジストからなるマスクを形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4、CCl4などを代表とする塩素系ガスまたはCF4、SF6、NF3などを代表とするフッ素系ガス、またはO2を適宜用いることができる。 Next, a resist mask is formed by a light exposure process, and a first etching process is performed to form a gate electrode and a wiring. The first etching process is performed under the first and second etching conditions. For etching, an ICP (Inductively Coupled Plasma) etching method may be used. Using the ICP etching method, the film is formed into a desired taper shape by appropriately adjusting the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) Can be etched. As an etching gas, Cl 2, BCl 3, SiCl 4, CCl 4 chlorine gas or CF 4 to the typified like, SF 6, fluorine-based gas NF 3 and the like typified, or O 2 as appropriate Can be used.

上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°とすればよい。   In the first etching process, the shape of the mask made of resist is made suitable, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. It becomes. The angle of the tapered portion may be 15 to 45 °.

こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層(第1の導電層と第2の導電層)を形成する。ゲート絶縁膜となる絶縁膜は、10〜20nm程度エッチングされ、第1の形状の導電層で覆われない領域が薄くなったゲート絶縁膜となる。   In this manner, a first shape conductive layer (first conductive layer and second conductive layer) including the first conductive layer and the second conductive layer is formed by the first etching process. The insulating film to be the gate insulating film is etched by about 10 to 20 nm and becomes a gate insulating film in which the region not covered with the first shape conductive layer is thinned.

次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。   Next, a second etching process is performed without removing the resist mask.

この第2のエッチング処理によりWのテーパー角は70°となった。この第2のエッチング処理により第2の導電層を形成する。一方、第1の導電層は、ほとんどエッチングされない。実際には、第1の導電層の幅は、第2のエッチング処理前に比べて約0.3μm程度、即ち線幅全体で0.6μm程度後退する場合もあるがほとんどサイズに変化がない。   By this second etching process, the taper angle of W became 70 °. A second conductive layer is formed by this second etching process. On the other hand, the first conductive layer is hardly etched. Actually, the width of the first conductive layer may be about 0.3 μm, that is, the entire line width may be receded by about 0.6 μm as compared with that before the second etching process, but the size is hardly changed.

次いで、レジストからなるマスクを除去した後、第1のドーピング処理を行う。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1.5×1014atoms/cm2とし、加速電圧を60〜100keVとして行う。n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いる。この場合、第1の導電層及び第2の導電層がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域が形成される。第1の不純物領域には1×1016〜1×1017/cm3の濃度範囲でn型を付与する不純物元素を添加する。ここでは、第1の不純物領域と同じ濃度範囲の領域をn--領域とも呼ぶ。 Next, after removing the resist mask, a first doping process is performed. The doping process may be performed by ion doping or ion implantation. The conditions of the ion doping method are a dose amount of 1.5 × 10 14 atoms / cm 2 and an acceleration voltage of 60 to 100 keV. Typically, phosphorus (P) or arsenic (As) is used as the impurity element imparting n-type conductivity. In this case, the first conductive layer and the second conductive layer serve as a mask for the impurity element imparting n-type conductivity, and the first impurity region is formed in a self-aligning manner. An impurity element imparting n-type conductivity is added to the first impurity region in a concentration range of 1 × 10 16 to 1 × 10 17 / cm 3 . Here, a region having the same concentration range as the first impurity region is also referred to as an n region.

なお、本実施例ではレジストからなるマスクを除去した後、第1のドーピング処理を行ったが、レジストからなるマスクを除去せずに第1のドーピング処理を行ってもよい。   In this embodiment, the first doping process is performed after removing the resist mask, but the first doping process may be performed without removing the resist mask.

次いで、レジストからなるマスク(駆動回路のpチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスク、駆動回路のnチャネル型TFTの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスク、画素部のTFTを形成する半導体層のチャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスク)を形成し第2のドーピング処理を行う。第2のドーピング処理におけるイオンドープ法の条件はドーズ量を1.5×1015atoms/cm2とし、加速電圧を60〜100keVとしてリン(P)をドーピングする。ここでは、第2の導電層をマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスクで覆われた領域には添加されない。こうして、第2の不純物領域と、第3の不純物領域が形成され
る。第2の不純物領域には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素を添加されている。ここでは、第2の不純物領域と同じ濃度範囲の領域をn+領域とも呼ぶ。
Next, a resist mask (a mask for protecting the channel formation region of the semiconductor layer forming the p-channel TFT of the driver circuit and its surrounding region, and the channel of the semiconductor layer forming one of the n-channel TFTs of the driver circuit) Forming a mask for protecting the formation region and its peripheral region, a channel formation region of the semiconductor layer for forming the TFT of the pixel portion, and a mask for protecting the peripheral region and the region serving as the storage capacitor), and performing a second doping process I do. The condition of the ion doping method in the second doping process is that the dose is 1.5 × 10 15 atoms / cm 2 , the acceleration voltage is 60 to 100 keV, and phosphorus (P) is doped. Here, impurity regions are formed in each semiconductor layer in a self-aligned manner using the second conductive layer as a mask. Of course, it is not added to the region covered with the mask. Thus, the second impurity region and the third impurity region are formed. An impurity element imparting n-type conductivity is added to the second impurity region in a concentration range of 1 × 10 20 to 1 × 10 21 / cm 3 . Here, a region having the same concentration range as the second impurity region is also referred to as an n + region.

また、第3の不純物領域は第1の導電層により第2の不純物領域よりも低濃度に形成され、1×1018〜1×1019/cm3の濃度範囲でn型を付与する不純物元素を添加されることになる。なお、第3の不純物領域は、テーパー形状である第1の導電層の部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第3の不純物領域と同じ濃度範囲の領域をn-領域とも呼ぶ。 The third impurity region is formed by the first conductive layer at a lower concentration than the second impurity region and imparts n-type in a concentration range of 1 × 10 18 to 1 × 10 19 / cm 3. Will be added. Note that the third impurity region has a concentration gradient in which the impurity concentration increases toward the end portion of the tapered portion because doping is performed by passing the portion of the first conductive layer having a tapered shape. . Here, a region having the same concentration range as the third impurity region is also referred to as an n region.

次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク(nチャネル型TFTを覆うマスク)を形成して第3のドーピング処理を行う。   Next, after removing the resist mask, a new resist mask (a mask covering the n-channel TFT) is formed, and a third doping process is performed.

駆動回路において、上記第3のドーピング処理により、pチャネル型TFTを形成する半導体層および保持容量を形成する半導体層にp型の導電型を付与する不純物元素が添加された第4の不純物領域及び第5の不純物領域を形成する。 In the driver circuit, a fourth impurity region in which an impurity element imparting p-type conductivity is added to the semiconductor layer forming the p-channel TFT and the semiconductor layer forming the storage capacitor by the third doping process; A fifth impurity region is formed.

また、第4の不純物領域には1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。尚、第4の不純物領域には先の工程でリン(P)が添加された領域(n--領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されていて導電型はp型となっている。ここでは、第4の不純物領域と同じ濃度範囲の領域をp+領域とも呼ぶ。 Further, an impurity element imparting p-type conductivity is added to the fourth impurity region in a concentration range of 1 × 10 20 to 1 × 10 21 / cm 3 . Incidentally, in the fourth impurity region region in the preceding step phosphorus (P) has been added - is a (n region), the concentration thereof 1.5-3 times the addition of the impurity element imparting p-type The conductivity type is p-type. Here, a region having the same concentration range as the fourth impurity region is also referred to as a p + region.

また、第5の不純物領域は第2の導電層のテーパー部と重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。ここでは、第5の不純物領域と同じ濃度範囲の領域をp-領域とも呼ぶ。 The fifth impurity region is formed in a region overlapping with the tapered portion of the second conductive layer, and is an impurity element imparting p-type in a concentration range of 1 × 10 18 to 1 × 10 20 / cm 3. To be added. Here, a region having the same concentration range as the fifth impurity region is also referred to as a p region.

以上までの工程でそれぞれの半導体層にn型またはp型の導電型を有する不純物領域が形成される。   Through the above steps, impurity regions having n-type or p-type conductivity are formed in each semiconductor layer.

次いで、ほぼ全面を覆う絶縁膜を形成する。本実施例では、プラズマCVD法により膜厚50nmの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。   Next, an insulating film covering almost the entire surface is formed. In this example, a 50 nm-thickness silicon oxide film was formed by plasma CVD. Of course, this insulating film is not limited to the silicon oxide film, and another insulating film containing silicon may be used as a single layer or a laminated structure.

次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。   Next, a step of activating the impurity element added to each semiconductor layer is performed. This activation step may be a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating a YAG laser or an excimer laser from the back surface, a heat treatment using a furnace, or a combination thereof. By different methods.

また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。   Further, in this embodiment, an example in which an insulating film is formed before the activation is shown, but an insulating film may be formed after the activation.

次いで、窒化シリコン膜からなる第1の層間絶縁膜を形成して熱処理(300〜550℃で1〜12時間の熱処理)を行い、半導体層を水素化する工程を行う。この工程は第1の層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第2の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第2の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。   Next, a first interlayer insulating film made of a silicon nitride film is formed and subjected to a heat treatment (heat treatment at 300 to 550 ° C. for 1 to 12 hours) to hydrogenate the semiconductor layer. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the first interlayer insulating film. The semiconductor layer can be hydrogenated regardless of the presence of an insulating film made of a silicon oxide film. However, in this embodiment, since the material containing aluminum as a main component is used as the second conductive layer, it is important to set the heat treatment conditions that the second conductive layer can withstand in the hydrogenation step. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

次いで、第1の層間絶縁膜上に有機絶縁物材料から成る第2の層間絶縁膜を形成する。本実施例では膜厚1.6μmのアクリル樹脂膜を形成する。次いで、窒化シリコン膜からなる第3の層間絶縁膜を形成する。次いで、適宜、配線や各不純物領域に達するコンタクトホールを形成する。   Next, a second interlayer insulating film made of an organic insulating material is formed on the first interlayer insulating film. In this embodiment, an acrylic resin film having a thickness of 1.6 μm is formed. Next, a third interlayer insulating film made of a silicon nitride film is formed. Next, a contact hole reaching the wiring and each impurity region is formed as appropriate.

その後、Al、Ti、Mo、Wなどを用いてソース電極、またはドレイン電極を形成する。 Thereafter, a source electrode or a drain electrode is formed using Al, Ti, Mo, W, or the like.

以上の様にして、nチャネル型TFT、pチャネル型TFTを形成することができる。   As described above, an n-channel TFT and a p-channel TFT can be formed.

最後に、プラスチック基板を貼りつけ、基板からTFTを含む層とを分離する。このプラスチック基板として高い熱伝導性を有する材料を用いれば、放熱性が優れた信頼性の高い半導体装置を作製することができる。   Finally, a plastic substrate is attached, and the layer including the TFT is separated from the substrate. If a material having high thermal conductivity is used as the plastic substrate, a highly reliable semiconductor device with excellent heat dissipation can be manufactured.

熱伝導性を有する基板は、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂に低融点金属(鉛フリーハンダ:スズ、ビスマス、亜鉛)と、窒化ボロン、窒化アルミニウム、酸化マグネシウム、酸化ベリリウム等のセラミックスとを混入させ、2〜30W/mKの高い熱伝導率を有する樹脂からなる基板である。   The substrate having thermal conductivity is a low melting point metal (lead-free solder: tin, bismuth, zinc) on a synthetic resin made of polypropylene, polypropylene sulfide, polycarbonate, polyetherimide, polyphenylene sulfide, polyphenylene oxide, polysulfone, or polyphthalamide. And a substrate made of a resin having a high thermal conductivity of 2 to 30 W / mK, mixed with boron nitride, aluminum nitride, magnesium oxide, beryllium oxide, or other ceramics.

なお、酸化物層上に設けたTFTを含む層(被剥離層)の機械的強度が十分であれば、基板を引き剥がしてもよい。 Note that the substrate may be peeled off if the layer including the TFT provided on the oxide layer (the layer to be peeled) has sufficient mechanical strength.

また、剥離の前後でTFTの特性は変化しない。pチャネル型TFTの電気特性を図6に示す。   Further, the TFT characteristics do not change before and after peeling. The electrical characteristics of the p-channel TFT are shown in FIG.

本実施例ではTFTを作製した段階で基板を剥離し、プラスチック基板に転写した例を示したが、さらに隔壁や有機化合物を含む層を発光層とする発光素子を形成した後に基板を剥離し、プラスチック基板に転写して発光装置を作製してもよいし、TFTの電極を反射電極として対向基板を貼り合わせ、その間に液晶を充填した後で基板を剥離し、プラスチック基板を貼り合わせて反射型の液晶表示装置を作製してもよい。   In this example, the substrate was peeled off at the stage of manufacturing the TFT and transferred to a plastic substrate. However, after the light emitting element having a light emitting layer as a partition or a layer containing an organic compound was formed, the substrate was peeled off, A light emitting device may be manufactured by transferring to a plastic substrate, or a counter substrate is bonded using a TFT electrode as a reflective electrode, a liquid crystal is filled between them, the substrate is peeled off, a plastic substrate is bonded, and a reflective type A liquid crystal display device may be manufactured.

また、本実施例は、実施の形態1乃至3のいずれか一と自由に組み合わせることができる。   In addition, this embodiment can be freely combined with any one of Embodiment Modes 1 to 3.

本実施例では、絶縁表面を有する基板上に、有機化合物層を発光層とする発光素子を備えた発光装置(上面出射構造)を作製する例を図2に示す。   In this embodiment, an example in which a light-emitting device (a top emission structure) including a light-emitting element having an organic compound layer as a light-emitting layer over a substrate having an insulating surface is shown in FIG.

なお、図2(A)は、発光装置を示す上面図、図2(B)は図2(A)をA−A’で切断した断面図である。点線で示された1101はソース信号線駆動回路、1102は画素部、1103はゲート信号線駆動回路である。また、1104は透明な封止基板、1105は第1のシール材であり、第1のシール材1105で囲まれた内側は、透明な第2のシール材1107で充填されている。なお、第1のシール材1105には基板間隔を保持するためのギャップ材が含有されている。 2A is a top view illustrating the light-emitting device, and FIG. 2B is a cross-sectional view taken along line A-A ′ in FIG. 2A. Reference numeral 1101 indicated by a dotted line denotes a source signal line driver circuit, 1102 denotes a pixel portion, and 1103 denotes a gate signal line driver circuit. Reference numeral 1104 denotes a transparent sealing substrate, 1105 denotes a first sealing material, and the inside surrounded by the first sealing material 1105 is filled with a transparent second sealing material 1107. Note that the first sealing material 1105 contains a gap material for maintaining the distance between the substrates.

なお、1108はソース信号線駆動回路1101及びゲート信号線駆動回路1103に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1109からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。   Reference numeral 1108 denotes a wiring for transmitting signals input to the source signal line driver circuit 1101 and the gate signal line driver circuit 1103. A video signal or a clock signal is received from an FPC (flexible printed circuit) 1109 serving as an external input terminal. receive. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC.

次に、断面構造について図2(B)を用いて説明する。高い熱伝導性を有する基板1110上には接着材1140を介して駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路1101と画素部1102が示されている。高い熱伝導性を有する基板1110により駆動回路や画素部で発生する熱を放熱させる。熱伝導性を有する基板1110は、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂に低融点金属(鉛フリーハンダ:スズ、ビスマス、亜鉛)と、窒化ボロン、窒化アルミニウム、酸化マグネシウム、酸化ベリリウム等のセラミックスとを混入させ、2〜30W/mKの高い熱伝導率を有する樹脂からなる基板である。なお、本実施例は、実施の形態1に示した図1(
C)の構造に対応している。
Next, a cross-sectional structure will be described with reference to FIG. A driver circuit and a pixel portion are formed over a substrate 1110 having high thermal conductivity through an adhesive 1140. Here, a source signal line driver circuit 1101 and a pixel portion 1102 are shown as driver circuits. . Heat generated in the driver circuit and the pixel portion is radiated by the substrate 1110 having high thermal conductivity. A substrate 1110 having thermal conductivity is made of a synthetic resin made of polypropylene, polypropylene sulfide, polycarbonate, polyetherimide, polyphenylene sulfide, polyphenylene oxide, polysulfone, or polyphthalamide, a low melting point metal (lead-free solder: tin, bismuth, zinc). ) And ceramics such as boron nitride, aluminum nitride, magnesium oxide, and beryllium oxide, and a substrate made of a resin having a high thermal conductivity of 2 to 30 W / mK. Note that this example is the same as that shown in FIG.
This corresponds to the structure C).

なお、ソース信号線駆動回路1101はnチャネル型TFT1123とpチャネル型TFT1124とを組み合わせたCMOS回路が形成される。なお、実施例1に従って、これらのTFTを得ることもできる。また、駆動回路を形成するTFTは、公知のCMOS回路、PMOS回路もしくはNMOS回路で形成しても良い。また、本実施例では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。また、ポリシリコン膜を活性層とするTFTの構造は特に限定されず、トップゲート型TFTであってもよいし、ボトムゲート型TFTであってもよい。   Note that as the source signal line driver circuit 1101, a CMOS circuit in which an n-channel TFT 1123 and a p-channel TFT 1124 are combined is formed. These TFTs can also be obtained in accordance with Embodiment 1. The TFT forming the driving circuit may be formed by a known CMOS circuit, PMOS circuit or NMOS circuit. Further, in this embodiment, a driver integrated type in which a drive circuit is formed on a substrate is shown, but this is not always necessary, and it can be formed outside the substrate. Further, the structure of a TFT having a polysilicon film as an active layer is not particularly limited, and may be a top gate type TFT or a bottom gate type TFT.

また、画素部1102はスイッチング用TFT1111と、電流制御用TFT1112とそのドレインに電気的に接続された第1の電極(陽極)1113を含む複数の画素により形成される。電流制御用TFT1112としてはnチャネル型TFTであってもよいし、pチャネル型TFTであってもよいが、陽極と接続させる場合、pチャネル型TFTとすることが好ましい。また、保持容量(図示しない)を適宜設けることが好ましい。なお、ここでは無数に配置された画素のうち、一つの画素の断面構造のみを示し、その一つの画素に2つのTFTを用いた例を示したが、3つ、またはそれ以上のTFTを適宜、用いてもよい。   The pixel portion 1102 is formed by a plurality of pixels including a switching TFT 1111, a current control TFT 1112, and a first electrode (anode) 1113 electrically connected to the drain thereof. The current control TFT 1112 may be an n-channel TFT or a p-channel TFT, but when connected to the anode, it is preferably a p-channel TFT. In addition, it is preferable to appropriately provide a storage capacitor (not shown). Note that here, only a cross-sectional structure of one pixel among the infinitely arranged pixels is shown, and an example in which two TFTs are used for the one pixel is shown. However, three or more TFTs are appropriately used. , May be used.

ここでは第1の電極1113がTFTのドレインと直接接している構成となっているため、第1の電極1113の下層はシリコンからなるドレインとオーミックコンタクトのとれる材料層とし、有機化合物を含む層と接する最上層を仕事関数の大きい材料層とすることが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、陽極として機能させることができる。また、第1の電極1113は、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層としてもよいし、3層以上の積層を用いてもよい。   Here, since the first electrode 1113 is in direct contact with the drain of the TFT, the lower layer of the first electrode 1113 is a material layer that can be in ohmic contact with the drain made of silicon, and a layer containing an organic compound. It is desirable that the uppermost layer in contact is a material layer having a large work function. For example, when a three-layer structure of a titanium nitride film, a film containing aluminum as a main component, and a titanium nitride film is used, the resistance as a wiring is low, a good ohmic contact can be obtained, and the film can function as an anode. . The first electrode 1113 may be a single layer such as a titanium nitride film, a chromium film, a tungsten film, a Zn film, or a Pt film, or a stack of three or more layers may be used.

また、第1の電極(陽極)1113の両端には絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)1114が形成される。絶縁物1114は有機樹脂膜もしくは珪素を含む絶縁膜で形成すれば良い。ここでは、絶縁物1114として、ポジ型の感光性アクリル樹脂膜を用いて図2に示す形状の絶縁物を形成する。 In addition, insulators (referred to as banks, partition walls, barriers, banks, or the like) 1114 are formed on both ends of the first electrode (anode) 1113. The insulator 1114 may be formed using an organic resin film or an insulating film containing silicon. Here, as the insulator 1114, a positive-type photosensitive acrylic resin film is used to form the insulator having the shape shown in FIG.

カバレッジを良好なものとするため、絶縁物1114の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物1114の材料としてポジ型の感光性アクリルを用いた場合、絶縁物1114の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物1114として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。 In order to improve the coverage, a curved surface having a curvature is formed at the upper end portion or the lower end portion of the insulator 1114. For example, when positive photosensitive acrylic is used as a material for the insulator 1114, it is preferable that only the upper end portion of the insulator 1114 have a curved surface with a curvature radius (0.2 μm to 3 μm). As the insulator 1114, either a negative type that becomes insoluble in an etchant by photosensitive light or a positive type that becomes soluble in an etchant by light can be used.

また、絶縁物1114を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。   Alternatively, the insulator 1114 may be covered with a protective film formed of an aluminum nitride film, an aluminum nitride oxide film, a thin film containing carbon as its main component, or a silicon nitride film.

また、第1の電極(陽極)1113上には、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層1115を選択的に形成する。さらに、有機化合物を含む層1115上には第2の電極(陰極)1116が形成される。陰極としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。ここでは、発光が透過するように、第2の電極(陰極)1116として、膜厚を薄くした金属薄膜と、透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等)との積層を用いる。こうして、第1の電極(陽極)1113、有機化合物を含む層1115、及び第2の電極(陰極)1116からなる発光素子1118が形成される。ここでは発光素子1118は白色発光とする例であるので着色層1131と遮光層(BM)1132からなるカラーフィルター(簡略化のため、ここではオーバーコート層は図示しない)を設けている。 Further, a layer 1115 containing an organic compound is selectively formed over the first electrode (anode) 1113 by an evaporation method using an evaporation mask or an inkjet method. Further, a second electrode (cathode) 1116 is formed over the layer 1115 containing an organic compound. As the cathode, a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or CaN) may be used. Here, as the second electrode (cathode) 1116 so as to transmit light, a thin metal film, a transparent conductive film (ITO (indium tin oxide alloy), indium oxide zinc oxide alloy (In 2 O 3 —ZnO), zinc oxide (ZnO), or the like) is used. In this manner, a light-emitting element 1118 including the first electrode (anode) 1113, the layer 1115 containing an organic compound, and the second electrode (cathode) 1116 is formed. Here, since the light-emitting element 1118 emits white light, a color filter including a colored layer 1131 and a light-blocking layer (BM) 1132 (for the sake of simplicity, an overcoat layer is not shown here) is provided.

また、R、G、Bの発光が得られる有機化合物を含む層をそれぞれ選択的に形成すれば、カラーフィルターを用いなくともフルカラーの表示を得ることができる。   Further, if each layer containing an organic compound capable of emitting R, G, and B is selectively formed, a full color display can be obtained without using a color filter.

また、発光素子1118を封止するために透明保護層1117を形成する。この透明保護層1117としてはスパッタ法(DC方式やRF方式)やPCVD法により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、炭素を主成分とする薄膜(DLC膜、CN膜など)、またはこれらの積層を用いることが好ましい。シリコンターゲットを用い、窒素とアルゴンを含む雰囲気で形成すれば、水分やアルカリ金属などの不純物に対してブロッキング効果の高い窒化珪素膜が得られる。また、窒化シリコンターゲットを用いてもよい。また、透明保護層は、リモートプラズマを用いた成膜装置を用いて形成してもよい。また、透明保護層に発光を通過させるため、透明保護層の膜厚は、可能な限り薄くすることが好ましい。 In addition, a transparent protective layer 1117 is formed to seal the light emitting element 1118. As this transparent protective layer 1117, an insulating film mainly composed of silicon nitride or silicon nitride oxide obtained by sputtering (DC method or RF method) or PCVD method, a thin film mainly composed of carbon (DLC film, CN film, etc.) ) Or a laminate of these. If a silicon target is used and formed in an atmosphere containing nitrogen and argon, a silicon nitride film having a high blocking effect against impurities such as moisture and alkali metals can be obtained. A silicon nitride target may be used. The transparent protective layer may be formed using a film forming apparatus using remote plasma. Moreover, in order to allow light emission to pass through the transparent protective layer, it is preferable to make the film thickness of the transparent protective layer as thin as possible.

また、発光素子1118を封止するために不活性気体雰囲気下で第1シール材
1105、第2シール材1107により封止基板1104を貼り合わせる。なお、第1シール材1105、第2シール材1107としてはエポキシ系樹脂を用いるのが好ましい。また、第1シール材1105、第2シール材1107はできるだけ水分や酸素を透過しない材料であることが望ましい。
In addition, in order to seal the light emitting element 1118, the sealing substrate 1104 is attached to the first sealing material 1105 and the second sealing material 1107 in an inert gas atmosphere. Note that an epoxy resin is preferably used as the first sealing material 1105 and the second sealing material 1107. The first sealing material 1105 and the second sealing material 1107 are preferably materials that do not transmit moisture and oxygen as much as possible.

また、本実施例では封止基板1104を構成する材料としてガラス基板や石英基板の他、FRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。また、第1シール材1105、第2シール材1107を用いて封止基板1104を接着した後、さらに側面(露呈面)を覆うように第3のシール材で封止することも可能である。   Further, in this embodiment, a plastic substrate made of FRP (Fiberglass-Reinforced Plastics), PVF (polyvinyl fluoride), Mylar, polyester, acrylic, or the like is used as a material constituting the sealing substrate 1104 in addition to a glass substrate or a quartz substrate. be able to. Further, after the sealing substrate 1104 is bonded using the first sealing material 1105 and the second sealing material 1107, it is also possible to seal with a third sealing material so as to cover the side surface (exposed surface).

以上のようにして発光素子を第1シール材1105、第2シール材1107に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。   By enclosing the light emitting element in the first sealing material 1105 and the second sealing material 1107 as described above, the light emitting element can be completely blocked from the outside, and deterioration of the organic compound layer such as moisture and oxygen from the outside can be performed. It can prevent the urging substance from entering. Therefore, a highly reliable light-emitting device can be obtained.

また、第1の電極1113として透明導電膜を用いれば両面発光型の発光装置を作製することができる。   In addition, when a transparent conductive film is used for the first electrode 1113, a double-sided light-emitting device can be manufactured.

また、本実施例は、実施の形態1乃至3、実施例1のいずれか一と自由に組み合わせることができる。   In addition, this embodiment can be freely combined with any one of Embodiment Modes 1 to 3 and Embodiment 1.

実施例2では陽極上に有機化合物を含む層を形成し、有機化合物を含む層上に透明電極である陰極を形成するという構造(以下、上面出射構造とよぶ)とした例を示したが、本実施例では、陽極上に有機化合物を含む層が形成され、有機化合物層上に陰極が形成される発光素子を有し、有機化合物を含む層において生じた発光を透明電極である陽極からTFTの方へ取り出す(以下、下面出射構造とよぶ)という構造とした例を示す。 In Example 2, an example in which a layer containing an organic compound is formed on the anode and a cathode that is a transparent electrode is formed on the layer containing the organic compound (hereinafter referred to as a top emission structure) is shown. In this embodiment, a layer including an organic compound is formed on an anode, and a light emitting element in which a cathode is formed on the organic compound layer is provided. Light emission generated in the layer including the organic compound is transmitted from the anode which is a transparent electrode to the TFT. An example of a structure of taking out toward the side (hereinafter referred to as a bottom emission structure) is shown.

ここで、下面出射構造の発光装置の一例を図5に示す。   Here, an example of a light emitting device having a bottom emission structure is shown in FIG.

なお、図5(A)は、発光装置を示す上面図、図5(B)は図5(A)をA−A’で切断した断面図である。点線で示された1201はソース信号線駆動回路、1202は画素部、1203はゲート信号線駆動回路である。また、1204は高い熱伝導性を有する基板、1205aは一対の基板間隔を保持するためのギャップ材が含有されているシール材であり、シール材1205aで囲まれた内側は、シール材1205bで充填されている。シール材1205b中に乾燥剤を配置してもよい。 5A is a top view illustrating the light-emitting device, and FIG. 5B is a cross-sectional view taken along line A-A ′ in FIG. 5A. Reference numeral 1201 indicated by a dotted line denotes a source signal line driver circuit, 1202 denotes a pixel portion, and 1203 denotes a gate signal line driver circuit. Further, 1204 is a substrate having high thermal conductivity, 1205a is a sealing material containing a gap material for keeping a pair of substrates, and the inside surrounded by the sealing material 1205a is filled with the sealing material 1205b. Has been. You may arrange | position a desiccant in the sealing material 1205b.

なお、1208はソース信号線駆動回路1201及びゲート信号線駆動回路1203に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1209からビデオ信号やクロック信号を受け取る。   Reference numeral 1208 denotes a wiring for transmitting signals input to the source signal line driver circuit 1201 and the gate signal line driver circuit 1203, and a video signal and a clock signal are received from an FPC (flexible printed circuit) 1209 which is an external input terminal. receive.

次に、断面構造について図5(B)を用いて説明する。透光性を有する基板1210上には接着材1240を介して駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路1201と画素部1202が示されている。なお、ソース信号線駆動回路1201はnチャネル型TFT1223とpチャネル型TFT1224とを組み合わせたCMOS回路が形成される。なお、実施例1に従って、これらのTFTを得ることもできる。   Next, a cross-sectional structure is described with reference to FIG. A driver circuit and a pixel portion are formed over a light-transmitting substrate 1210 with an adhesive 1240. Here, a source signal line driver circuit 1201 and a pixel portion 1202 are shown as driver circuits. Note that as the source signal line driver circuit 1201, a CMOS circuit in which an n-channel TFT 1223 and a p-channel TFT 1224 are combined is formed. These TFTs can also be obtained in accordance with Embodiment 1.

また、画素部1202はスイッチング用TFT1211と、電流制御用TFT1212とそのドレインに電気的に接続された透明な導電膜からなる第1の電極(陽極)1213を含む複数の画素により形成される。   The pixel portion 1202 is formed by a plurality of pixels including a switching TFT 1211, a current control TFT 1212, and a first electrode (anode) 1213 made of a transparent conductive film electrically connected to the drain thereof.

ここでは第1の電極1213が接続電極と一部重なるように形成され、第1の電極1213はTFTのドレイン領域と接続電極を介して電気的に接続している構成となっている。第1の電極1213は透明性を有し、且つ、仕事関数の大きい導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等)を用いることが望ましい。 Here, the first electrode 1213 is formed so as to partially overlap with the connection electrode, and the first electrode 1213 is electrically connected to the drain region of the TFT through the connection electrode. The first electrode 1213 is a transparent conductive film having a large work function (ITO (indium tin oxide alloy), indium oxide zinc oxide alloy (In 2 O 3 —ZnO), zinc oxide (ZnO), or the like. ) Is desirable.

また、第1の電極(陽極)1213の両端には絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)1214が形成される。カバレッジを良好なものとするため、絶縁物1214の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物1214を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。 In addition, insulators (referred to as banks, partition walls, barriers, banks, or the like) 1214 are formed at both ends of the first electrode (anode) 1213. In order to improve the coverage, a curved surface having a curvature is formed at the upper end portion or the lower end portion of the insulator 1214. Alternatively, the insulator 1214 may be covered with a protective film made of an aluminum nitride film, an aluminum nitride oxide film, a thin film containing carbon as its main component, or a silicon nitride film.

また、第1の電極(陽極)1213上には、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層1215を選択的に形成する。さらに、有機化合物を含む層1215上には第2の電極(陰極)1216が形成される。陰極としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。こうして、第1の電極(陽極)1213、有機化合物を含む層1215、及び第2の電極(陰極)1216からなる発光素子1218が形成される。発光素子1218は、図5中に示した矢印方向に発光する。ここでは発光素子1218はR、G、或いはBの単色発光が得られる発光素子の一つであり、R、G、Bの発光が得られる有機化合物を含む層をそれぞれ選択的に形成した3つの発光素子でフルカラーとする。 A layer 1215 containing an organic compound is selectively formed over the first electrode (anode) 1213 by an evaporation method using an evaporation mask or an inkjet method. Further, a second electrode (cathode) 1216 is formed over the layer 1215 containing an organic compound. As the cathode, a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or CaN) may be used. In this manner, a light-emitting element 1218 including the first electrode (anode) 1213, the layer 1215 containing an organic compound, and the second electrode (cathode) 1216 is formed. The light emitting element 1218 emits light in the arrow direction shown in FIG. Here, the light-emitting element 1218 is one of light-emitting elements that can obtain R, G, or B monochromatic light emission, and includes three layers each including an organic compound that selectively emits R, G, and B light-emitting elements. Full color with light emitting elements.

また、発光素子1218を封止するために保護層1217を形成する。この透明保護層1217としてはスパッタ法(DC方式やRF方式)やPCVD法により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または炭素を主成分とする薄膜(DLC膜、CN膜など)、またはこれらの積層を用いることが好ましい。シリコンターゲットを用い、窒素とアルゴンを含む雰囲気で形成すれば、水分やアルカリ金属などの不純物に対してブロッキング効果の高い窒化珪素膜が得られる。また、窒化シリコンターゲットを用いてもよい。また、保護層は、リモートプラズマを用いた成膜装置を用いて形成してもよい。 In addition, a protective layer 1217 is formed to seal the light emitting element 1218. As this transparent protective layer 1217, an insulating film mainly composed of silicon nitride or silicon nitride oxide obtained by sputtering (DC method or RF method) or PCVD method, or a thin film mainly composed of carbon (DLC film, CN film) Etc.) or a laminate of these. If a silicon target is used and formed in an atmosphere containing nitrogen and argon, a silicon nitride film having a high blocking effect against impurities such as moisture and alkali metals can be obtained. A silicon nitride target may be used. Further, the protective layer may be formed using a film forming apparatus using remote plasma.

また、発光素子1218を封止するために不活性気体雰囲気下でシール材1205a、1205bにより封止基板1204を貼り合わせる。なお、シール材1205a、1205bとしてはエポキシ系樹脂を用いるのが好ましい。また、1205a、1205bはできるだけ水分や酸素を透過しない材料であることが望ましい。   In addition, in order to seal the light emitting element 1218, a sealing substrate 1204 is attached with a sealant 1205a and 1205b in an inert gas atmosphere. Note that an epoxy-based resin is preferably used as the sealing materials 1205a and 1205b. 1205a and 1205b are preferably made of a material that does not transmit moisture and oxygen as much as possible.

また、本実施例では基板1210としてプラスチック基板、ガラス基板や石英基板の他、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。   In this embodiment, a plastic substrate made of polyester or acrylic can be used as the substrate 1210 in addition to a plastic substrate, a glass substrate, or a quartz substrate.

また、本実施例は実施の形態1乃至3、実施例1または実施例2と自由に組み合わせることができる。   Further, this embodiment can be freely combined with Embodiment Modes 1 to 3, Embodiment 1 or Embodiment 2.

本実施例では、一つの画素の断面構造、特に発光素子およびTFTの接続、画素間に配置する隔壁の形状について説明する。 In this embodiment, a cross-sectional structure of one pixel, particularly a connection between a light emitting element and a TFT and a shape of a partition wall arranged between the pixels will be described.

図7(A)中、40は基板、41は隔壁(土手とも呼ばれる)、42は絶縁膜、43は第1の電極(陽極)、44は有機化合物を含む層、45は第2の電極(陰極)46はTFTである。   In FIG. 7A, 40 is a substrate, 41 is a partition wall (also called bank), 42 is an insulating film, 43 is a first electrode (anode), 44 is a layer containing an organic compound, and 45 is a second electrode ( A cathode 46 is a TFT.

TFT46において、46aはチャネル形成領域、46b、46cはソース領域またはドレイン領域、46dはゲート電極、46e、46fはソース電極またはドレイン電極である。ここではトップゲート型TFTを示しているが、特に限定されず、逆スタガ型TFTであってもよいし、順スタガ型TFTであってもよい。なお、46fは第1の電極43と一部接して重なることによりTFT46とを接続する電極である。   In the TFT 46, 46a is a channel formation region, 46b and 46c are source regions or drain regions, 46d is a gate electrode, and 46e and 46f are source or drain electrodes. Although a top gate type TFT is shown here, it is not particularly limited, and may be an inverted stagger type TFT or a forward stagger type TFT. Note that 46 f is an electrode for connecting the TFT 46 by partially overlapping with the first electrode 43.

また、図7(A)とは一部異なる断面構造を図7(B)に示す。   FIG. 7B illustrates a cross-sectional structure which is partly different from that in FIG.

図7(B)においては、第1の電極と電極との重なり方が図7(A)の構造と異なっており、第1の電極をパターニングした後、電極を一部重なるように形成することでTFTと接続させている。 In FIG. 7B, the way of overlapping the first electrode with the electrode is different from the structure of FIG. 7A, and after patterning the first electrode, the electrode is formed so as to partially overlap. It is connected with TFT.

また、図7(A)とは一部異なる断面構造を図7(C)に示す。   FIG. 7C illustrates a cross-sectional structure which is partly different from that in FIG.

図7(C)においては、層間絶縁膜がさらに1層設けられており、第1の電極がコンタクトホールを介してTFTの電極と接続されている。 In FIG. 7C, an additional interlayer insulating film is provided, and the first electrode is connected to the electrode of the TFT through a contact hole.

また、隔壁41の断面形状としては、図7(D)に示すようにテーパー形状としてもよい。フォトリソグラフィ法を用いてレジストを露光した後、非感光性の有機樹脂や無機絶縁膜をエッチングすることによって得られる。 Moreover, as a cross-sectional shape of the partition 41, it is good also as a taper shape as shown in FIG.7 (D). After the resist is exposed using a photolithography method, it is obtained by etching a non-photosensitive organic resin or an inorganic insulating film.

また、ポジ型の感光性有機樹脂を用いれば、図7(E)に示すような形状、上端部に曲面を有する形状とすることができる。   If a positive photosensitive organic resin is used, the shape shown in FIG. 7E and the shape having a curved surface at the upper end can be obtained.

また、ネガ型の感光性樹脂を用いれば、図7(F)に示すような形状、上端部および下端部に曲面を有する形状とすることができる。 If a negative photosensitive resin is used, the shape as shown in FIG. 7F and the shape having curved surfaces at the upper end and the lower end can be obtained.

また、本実施例は実施の形態1乃至3、実施例1乃至3のいずれか一と自由に組み合わせることができる。   In addition, this embodiment can be freely combined with any one of Embodiment Modes 1 to 3 and Embodiments 1 to 3.

本発明を実施して様々なモジュール(アクティブマトリクス型ELモジュール、、反射型液晶表示装置、アクティブマトリクス型ECモジュール)を完成させることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。 By implementing the present invention, various modules (active matrix EL module, reflective liquid crystal display device, active matrix EC module) can be completed. That is, by implementing the present invention, all electronic devices incorporating them are completed.

その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図8、図9に示す。   Such electronic devices include video cameras, digital cameras, head mounted displays (goggles type displays), car navigation systems, projectors, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.), etc. Can be mentioned. Examples of these are shown in FIGS.

図8(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明により熱伝導性を有するプラスチック基板を用いることによって信頼性を向上させ、軽量化を図ることができる。 FIG. 8A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a keyboard 2004, and the like. By using a plastic substrate having thermal conductivity according to the present invention, the reliability can be improved and the weight can be reduced.

図8(B)はビデオカメラであり、本体2101、表示部2102、音声入力部
2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明により熱伝導性を有するプラスチック基板を用いることによって信頼性を向上させ、軽量化を図ることができる。
FIG. 8B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106, and the like. By using a plastic substrate having thermal conductivity according to the present invention, the reliability can be improved and the weight can be reduced.

図8(C)はゲーム機器であり、本体2201、表示部2205等を含む。 FIG. 8C shows a game machine, which includes a main body 2201, a display portion 2205, and the like.

図8(D)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。 FIG. 8D shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display portion 2402, a speaker portion 2403, a recording medium 2404, an operation switch 2405, and the like. This player uses a DVD (Digital Versatile Disc), CD, or the like as a recording medium, and can perform music appreciation, movie appreciation, games, and the Internet.

図8(E)はデジタルカメラであり、本体2501、表示部2502、接眼部
2503、操作スイッチ2504、受像部(図示しない)等を含む。本発明により熱伝導性を有するプラスチック基板を用いることによって信頼性を向上させ、軽量化を図ることができる。
FIG. 8E shows a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, operation switches 2504, an image receiving portion (not shown), and the like. By using a plastic substrate having thermal conductivity according to the present invention, the reliability can be improved and the weight can be reduced.

図9(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906、画像入力部(CCD、イメージセンサ等)2907等を含む。   FIG. 9A shows a mobile phone, which includes a main body 2901, an audio output portion 2902, an audio input portion 2903, a display portion 2904, operation switches 2905, an antenna 2906, an image input portion (CCD, image sensor, etc.) 2907, and the like.

図9(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、
3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明により熱伝導性を有するプラスチック基板を用いることによって信頼性を向上させ、軽量化を図ることができる。
FIG. 9B illustrates a portable book (electronic book), which includes a main body 3001, a display portion 3002,
3003, a storage medium 3004, an operation switch 3005, an antenna 3006, and the like. By using a plastic substrate having thermal conductivity according to the present invention, the reliability can be improved and the weight can be reduced.

図9(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明により熱伝導性を有するプラスチック基板を用いることによって信頼性を向上させることができる。   FIG. 9C illustrates a display, which includes a main body 3101, a support base 3102, a display portion 3103, and the like. Reliability can be improved by using a plastic substrate having thermal conductivity according to the present invention.

ちなみに図9(C)に示すディスプレイは中小型または大型のもの、例えば5〜20インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。   Incidentally, the display shown in FIG. 9C is a medium or small size display, for example, a screen size of 5 to 20 inches. Further, in order to form a display portion having such a size, it is preferable to use a substrate having a side of 1 m and perform mass production by performing multiple chamfering.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態1乃至3、実施例1乃至4のどのような組み合わせからなる構成を用いても実現することができる。   As described above, the applicable range of the present invention is so wide that the present invention can be applied to methods for manufacturing electronic devices in various fields. In addition, the electronic device of this example can be realized by using any combination of Embodiment Modes 1 to 3 and Examples 1 to 4.

実施例5において示した電子機器には、発光素子が封止された状態にあるパネルに、コントローラ、電源回路等を含むICが実装された状態にあるモジュールが搭載されている。モジュールとパネルは、共に発光装置の一形態に相当する。本実施例では、モジュールの具体的な構成について説明する。 In the electronic device shown in Embodiment 5, a module in which an IC including a controller, a power supply circuit, and the like is mounted on a panel in which a light emitting element is sealed is mounted. Both the module and the panel correspond to one form of the light emitting device. In this embodiment, a specific configuration of the module will be described.

図10(A)に、コントローラ1801及び電源回路1802がパネル1800に実装されたモジュールの外観図を示す。パネル1800には、発光素子が各画素に設けられた画素部1803と、前記画素部1803が有する画素を選択する走査線駆動回路1804と、選択された画素にビデオ信号を供給する信号線駆動回路1805とが設けられている。   FIG. 10A shows an external view of a module in which a controller 1801 and a power supply circuit 1802 are mounted on a panel 1800. The panel 1800 includes a pixel portion 1803 in which a light-emitting element is provided for each pixel, a scanning line driver circuit 1804 for selecting pixels included in the pixel portion 1803, and a signal line driver circuit for supplying video signals to the selected pixels. 1805 are provided.

またプリント基板1806にはコントローラ1801、電源回路1802が設けられており、コントローラ1801または電源回路1802から出力された各種信号及び電源電圧は、FPC1807を介してパネル1800の画素部1803、走査線駆動回路1804、信号線駆動回路1805に供給される。   A printed circuit board 1806 is provided with a controller 1801 and a power supply circuit 1802, and various signals and power supply voltages output from the controller 1801 or the power supply circuit 1802 are connected to the pixel portion 1803 of the panel 1800 and the scanning line driving circuit via the FPC 1807. 1804, supplied to the signal line driver circuit 1805.

プリント基板1806への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース(I/F)部1808を介して供給される。   The power supply voltage and various signals to the printed circuit board 1806 are supplied via an interface (I / F) unit 1808 in which a plurality of input terminals are arranged.

なお、本実施例ではパネル1800にプリント基板1806がFPCを用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ1801、電源回路1802をパネル1800に直接実装させるようにしても良い。   Note that in this embodiment, the printed board 1806 is mounted on the panel 1800 using FPC, but the present invention is not necessarily limited to this configuration. The controller 1801 and the power supply circuit 1802 may be directly mounted on the panel 1800 using a COG (Chip on Glass) method.

また、プリント基板1806において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板1806にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。   Further, in the printed board 1806, noise may occur in the power supply voltage or the signal, or the rise of the signal may become dull, due to the capacitance formed between the drawn wirings or the resistance of the wiring itself. Therefore, various elements such as a capacitor and a buffer may be provided on the printed circuit board 1806 to prevent noise from being applied to the power supply voltage and the signal and the rise of the signal from being slowed down.

図10(B)に、プリント基板1806の構成をブロック図で示す。インターフェース1808に供給された各種信号と電源電圧は、コントローラ1801と、電源電圧1802に供給される。   FIG. 10B is a block diagram illustrating a structure of the printed board 1806. Various signals and the power supply voltage supplied to the interface 1808 are supplied to the controller 1801 and the power supply voltage 1802.

コントローラ1801は、A/Dコンバータ1809と、位相ロックドループ(PLL:Phase Locked Loop)1810と、制御信号生成部1811と、SRAM(Static Random Access Memory)1812、1813とを有している。なお本実施例ではSRAMを用いているが、SRAMの代わりに、SDRAMや、高速でデータの書き込みや読み出しが可能であるならばDRAM(Dynamic Random Access Memory)も用いることが可能である。   The controller 1801 includes an A / D converter 1809, a phase locked loop (PLL) 1810, a control signal generator 1811, and SRAMs (Static Random Access Memory) 1812 and 1813. In this embodiment, an SRAM is used. However, an SDRAM or a dynamic random access memory (DRAM) can be used instead of the SRAM if data can be written or read at high speed.

インターフェース1808を介して供給されたビデオ信号は、A/Dコンバータ1809においてパラレル−シリアル変換され、R、G、Bの各色に対応するビデオ信号として制御信号生成部1811に入力される。また、インターフェース1808を介して供給された各種信号をもとに、A/Dコンバータ1809においてHsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)が生成され、制御信号生成部1811に入力される   A video signal supplied via the interface 1808 is parallel-serial converted by an A / D converter 1809 and input to the control signal generation unit 1811 as a video signal corresponding to each color of R, G, and B. The A / D converter 1809 generates an Hsync signal, a Vsync signal, a clock signal CLK, and an AC voltage (AC Cont) based on various signals supplied via the interface 1808, and inputs them to the control signal generator 1811. Be done

位相ロックドループ1810では、インターフェース1808を介して供給される各種信号の周波数と、制御信号生成部1811の動作周波数の位相とを合わせる機能を有している。制御信号生成部1811の動作周波数は、インターフェース1808を介して供給された各種信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成部1811の動作周波数を位相ロックドループ1810において調整する。   The phase locked loop 1810 has a function of matching the frequency of various signals supplied via the interface 1808 with the phase of the operating frequency of the control signal generator 1811. The operating frequency of the control signal generator 1811 is not necessarily the same as the frequency of various signals supplied via the interface 1808, but the operating frequency of the control signal generator 1811 is adjusted in the phase locked loop 1810 so as to be synchronized with each other. .

制御信号生成部1811に入力されたビデオ信号は、一旦SRAM1812、1813に書き込まれ、保持される。制御信号生成部1811では、SRAM1812に保持されている全ビットのビデオ信号のうち、全画素に対応するビデオ信号を1ビット分づつ読み出し、パネル1800の信号線駆動回路1805に供給する。   The video signal input to the control signal generation unit 1811 is temporarily written and held in the SRAMs 1812 and 1813. The control signal generation unit 1811 reads out video signals corresponding to all the pixels bit by bit from among all the video signals held in the SRAM 1812, and supplies them to the signal line driver circuit 1805 of the panel 1800.

また制御信号生成部1811では、各ビット毎の、発光素子が発光する期間に関する情報を、パネル1800の走査線駆動回路1804に供給する。   In addition, the control signal generation unit 1811 supplies information regarding a period during which the light emitting element emits light for each bit to the scanning line driving circuit 1804 of the panel 1800.

また電源回路1802は所定の電源電圧を、パネル1800の信号線駆動回路
1805、走査線駆動回路1804及び画素部1803に供給する。
The power supply circuit 1802 supplies a predetermined power supply voltage to the signal line driver circuit 1805, the scan line driver circuit 1804, and the pixel portion 1803 of the panel 1800.

次に電源回路1802の詳しい構成について、図11を用いて説明する。本実施例の電源回路1802は、4つのスイッチングレギュレータコントロール1860を用いたスイッチングレギュレータ1854と、シリーズレギュレータ1855とからなる。   Next, a detailed configuration of the power supply circuit 1802 will be described with reference to FIG. The power supply circuit 1802 of this embodiment includes a switching regulator 1854 using four switching regulator controls 1860 and a series regulator 1855.

一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であり、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは、降圧のみに用いられるが、スイッチングレギュレータに比べて出力電圧の精度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路1802では、両者を組み合わせて用いる。   In general, a switching regulator is smaller and lighter than a series regulator, and can perform step-up and positive / negative inversion as well as step-down. On the other hand, series regulators are used only for step-down, but output voltage accuracy is better than switching regulators, and almost no ripple or noise occurs. In the power supply circuit 1802 of this embodiment, both are used in combination.

図11に示すスイッチングレギュレータ1854は、スイッチングレギュレータコントロール(SWR)1860と、アテニュエイター(減衰器:ATT)1861と、トランス(T)1862と、インダクター(L)1863と、基準電源(Vref)1864と、発振回路(OSC)1865、ダイオード1866と、バイポーラトランジスタ1867と、可変抵抗1868と、容量1869とを有している。   A switching regulator 1854 shown in FIG. 11 includes a switching regulator control (SWR) 1860, an attenuator (ATT) 1861, a transformer (T) 1862, an inductor (L) 1863, and a reference power supply (Vref) 1864. An oscillation circuit (OSC) 1865, a diode 1866, a bipolar transistor 1867, a variable resistor 1868, and a capacitor 1869.

スイッチングレギュレータ1854において外部のLiイオン電池(3.6V)等の電圧が変換されることで、陰極に与えられる電源電圧と、スイッチングレギュレータ1854に供給される電源電圧が生成される。   The switching regulator 1854 converts a voltage of an external Li ion battery (3.6 V) or the like, so that a power supply voltage supplied to the cathode and a power supply voltage supplied to the switching regulator 1854 are generated.

またシリーズレギュレータ1855は、バンドギャップ回路(BG)1870と、アンプ1871と、オペアンプ1872と、電流源1873と、可変抵抗1874と、バイポーラトランジスタ1875とを有し、スイッチングレギュレータ1854において生成された電源電圧が供給されている。   The series regulator 1855 includes a band gap circuit (BG) 1870, an amplifier 1871, an operational amplifier 1872, a current source 1873, a variable resistor 1874, and a bipolar transistor 1875. The power supply voltage generated in the switching regulator 1854 Is supplied.

シリーズレギュレータ1855では、スイッチングレギュレータ1854において生成された電源電圧を用い、バンドギャップ回路1870において生成された一定の電圧に基づいて、各色の発光素子の陽極に電流を供給するための配線(電流供給線)に与える直流の電源電圧を、生成する。   The series regulator 1855 uses the power supply voltage generated in the switching regulator 1854 and, based on the constant voltage generated in the band gap circuit 1870, a wiring (current supply line) for supplying current to the anode of each color light emitting element. ) To generate a DC power supply voltage.

なお電流源1873は、ビデオ信号の電流が画素に書き込まれる駆動方式の場合に用いる。この場合、電流源1873において生成された電流は、パネル1800の信号線駆動回路1805に供給される。なお、ビデオ信号の電圧が画素に書き込まれる駆動方式の場合には、電流源1873は必ずしも設ける必要はない。   Note that the current source 1873 is used in the case of a driving method in which a current of a video signal is written to a pixel. In this case, the current generated in the current source 1873 is supplied to the signal line driver circuit 1805 of the panel 1800. Note that the current source 1873 is not necessarily provided in the case of a driving method in which a voltage of a video signal is written to a pixel.

なお、スイッチングレギュレータ、OSC、アンプ、オペアンプは、TFTを用いて形成することが可能である。   Note that the switching regulator, the OSC, the amplifier, and the operational amplifier can be formed using TFTs.

また、本実施例は実施の形態1乃至3、実施例1乃至5のいずれか一と自由に組みあわせることができる。   This embodiment can be freely combined with any one of Embodiment Modes 1 to 3 and Embodiments 1 to 5.

本実施例ではパッシブマトリクス型の発光装置(単純マトリクス型の発光装置とも呼ぶ)を作製する例を示す。   In this embodiment, an example of manufacturing a passive matrix light-emitting device (also referred to as a simple matrix light-emitting device) is described.

まず、ガラス基板上に金属膜(代表的にはタングステン膜)と酸化物層(代表的には酸化シリコン膜)とを積層し、その上にストライプ状に複数の第1配線をITOなどの材料(陽極となる材料)で形成する。次いで、レジストまたは感光性樹脂からなる隔壁を発光領域となる領域を囲んで形成する。次いで、蒸着法またはインクジェット法により、隔壁で囲まれた領域に有機化合物を含む層を形成する。フルカラー表示とする場合には、適宜、材料を選択して有機化合物を含む層を形成する。次いで、隔壁および有機化合物を含む層上に、ITOからなる複数の第1配線と交差するようにストライプ状の複数の第2配線をAlまたはAl合金などの金属材料(陰極となる材料)で形成する。以上の工程で有機化合物を含む層を発光層とした発光素子を形成することができる。   First, a metal film (typically a tungsten film) and an oxide layer (typically a silicon oxide film) are stacked on a glass substrate, and a plurality of first wirings are formed on the glass substrate by using a material such as ITO. (Material used as anode) Next, a partition made of a resist or a photosensitive resin is formed so as to surround the light emitting region. Next, a layer containing an organic compound is formed in a region surrounded by the partition wall by an evaporation method or an inkjet method. In the case of full color display, a layer containing an organic compound is formed by appropriately selecting materials. Next, a plurality of stripe-shaped second wirings are formed of a metal material (a material serving as a cathode) such as Al or an Al alloy on the partition and the layer containing the organic compound so as to cross the plurality of first wirings made of ITO. To do. Through the above steps, a light-emitting element using the layer containing an organic compound as a light-emitting layer can be formed.

次いで、シール材で封止基板を貼り付ける、或いは第2配線上に保護膜を設けて封止する。封止基板としては、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂に低融点金属(鉛フリーハンダ:スズ、ビスマス、亜鉛)と、窒化ボロン、窒化アルミニウム、酸化マグネシウム、酸化ベリリウム等のセラミックスとを混入させ、2〜30W/mKの高い熱伝導率を有する樹脂からなる熱伝導性を有する基板を用いる。   Next, a sealing substrate is attached with a sealing material, or a protective film is provided over the second wiring and sealed. As a sealing substrate, a low melting point metal (lead-free solder: tin, bismuth, zinc) and a synthetic resin made of polypropylene, polypropylene sulfide, polycarbonate, polyetherimide, polyphenylene sulfide, polyphenylene oxide, polysulfone, or polyphthalamide, A substrate having thermal conductivity made of a resin having a high thermal conductivity of 2 to 30 W / mK mixed with ceramics such as boron nitride, aluminum nitride, magnesium oxide, and beryllium oxide is used.

次いで、ガラス基板を剥離する。物理的手段で酸化物層の層内、あるいは界面において剥離することができる。その後、接着材で透光性を有するプラスチック基板を貼り合わせる。   Next, the glass substrate is peeled off. It can be peeled off in the oxide layer or at the interface by physical means. Then, a plastic substrate having translucency is bonded with an adhesive.

図12(A)に本実施例の表示装置の断面図の一例を示す。 FIG. 12A shows an example of a cross-sectional view of the display device of this embodiment.

高い熱伝導性を有するプラスチック基板100の主表面上に接着材152を介して第1電極と第2電極とが交差してその交差部に発光素子が形成された画素部201が設けられている。すなわち、発光性の画素がマトリクス状に配列した画素部201が形成されている。画素数はVGA仕様であれば640×480ドット、XGA仕様であれば1024×768ドット、SXGA仕様であれば1365×1024ドット、またUXGA仕様となれば1600×1200ドットであり、第1電極及び第2電極の本数はそれに応じて設けられている。さらに、基板101の端部であり、画素部201の周辺部には、外部回路と接続する端子パットが形成された入力端子部が設けられている。 On the main surface of the plastic substrate 100 having high thermal conductivity, there is provided a pixel portion 201 in which a first electrode and a second electrode intersect with each other through an adhesive 152 and a light emitting element is formed at the intersection. . That is, a pixel portion 201 in which light-emitting pixels are arranged in a matrix is formed. The number of pixels is 640 × 480 dots for VGA specifications, 1024 × 768 dots for XGA specifications, 1365 × 1024 dots for SXGA specifications, and 1600 × 1200 dots for UXGA specifications. The number of second electrodes is provided accordingly. Further, an input terminal portion in which a terminal pad connected to an external circuit is formed is provided at an end portion of the substrate 101 and in a peripheral portion of the pixel portion 201.

図12(A)で示す表示装置において、画素部には接着材152を介して基板100の主表面上に、左右方向に延びる第1電極102と、その上層に形成されている発光体を含む薄膜105(エレクトロルミネセンスで発光する媒体を含むので、以下の説明において便宜上EL層と呼ぶ)と、その上層に形成され上下方向に延びる第2電極106とが形成され、その交差部に画素が形成されている。すなわち、第1電極102と第2電極106とを、行方向と列方向に形成することによりマトリクス状に画素を配設している。入力端子は、第1電極又は第2電極と同じ材料で形成している。この入力端子の数は、行方向と列方向に配設した第1電極及び第2電極の本数と同じ数が設けられている。   In the display device illustrated in FIG. 12A, the pixel portion includes a first electrode 102 extending in the left-right direction on the main surface of the substrate 100 with an adhesive 152 interposed therebetween, and a light-emitting body formed thereon. A thin film 105 (which includes a medium that emits light by electroluminescence, and is referred to as an EL layer for convenience in the following description) and a second electrode 106 formed on the upper layer and extending in the vertical direction are formed. Is formed. That is, pixels are arranged in a matrix by forming the first electrode 102 and the second electrode 106 in the row direction and the column direction. The input terminal is formed of the same material as the first electrode or the second electrode. The number of input terminals is the same as the number of first electrodes and second electrodes arranged in the row direction and the column direction.

隔壁104の断面形状は、第1電極102と接する下端部から上端部にかけて曲面形状を有している。その曲面形状は、隔壁又はその下層側に中心がある少なくとも一つの曲率半径を有する形状、又は、第1電極102と接する下端部で隔壁104の外側に中心がある少なくとも一つの第1の曲率半径と、隔壁104の上端部で隔壁又はその下層側に中心がある少なくとも一つの第2の曲率半径を有する形状である。その断面形状は、隔壁104の下端部から上端部にかけて曲率が連続して変化するものであって良い。EL層はその曲面形状に沿って形成され、その曲面形状により応力が緩和される。すなわち、異なる部材を積層した発光素子において、その熱ストレスによる歪みを緩和する作用がある。   The cross-sectional shape of the partition wall 104 has a curved surface shape from the lower end portion in contact with the first electrode 102 to the upper end portion. The curved surface shape is a shape having at least one radius of curvature centered on the partition wall or the lower layer side, or at least one first curvature radius centered outside the partition wall 104 at the lower end contacting the first electrode 102. And at least one second radius of curvature centered on the partition wall or the lower layer side at the upper end of the partition wall 104. The cross-sectional shape may be such that the curvature continuously changes from the lower end portion to the upper end portion of the partition wall 104. The EL layer is formed along the curved surface shape, and stress is relieved by the curved surface shape. That is, the light-emitting element in which different members are stacked has an effect of alleviating distortion due to thermal stress.

画素部201を封止する対向基板150がシール材141で固着されている形態を示している。基板101と対向基板150との間の空間には、不活性気体が充填されていても良いし、有機樹脂材料140を封入しても良い。いずれにしても、画素部201における発光素子は、バリア性の絶縁膜107で被覆されているので、乾燥材などを特段設けなくても外因性の不純物による劣化を防ぐことができる。 A mode in which a counter substrate 150 that seals the pixel portion 201 is fixed with a sealant 141 is shown. The space between the substrate 101 and the counter substrate 150 may be filled with an inert gas, or the organic resin material 140 may be enclosed. In any case, since the light-emitting element in the pixel portion 201 is covered with the barrier insulating film 107, deterioration due to exogenous impurities can be prevented without providing a desiccant or the like.

また、図12(A)は、画素部201の各画素に対応して、対向基板150側に着色層142〜144が形成されている。平坦化層145は着色層による段差を防いでいる。一方、図12(B)は、基板101側に着色層142〜144を設けた構成であり、平坦化膜145の上に第1電極102が形成されている。基板101は接着材153で接着されている。対向基板151は高い熱伝導性を有する基板を用いている。また、図12(B)は、図12(A)と発光方向が異なっている。なお、同一の部分には同一の符号を用いる。   In FIG. 12A, colored layers 142 to 144 are formed on the counter substrate 150 side corresponding to each pixel of the pixel portion 201. The planarization layer 145 prevents a step due to the colored layer. On the other hand, FIG. 12B illustrates a structure in which colored layers 142 to 144 are provided on the substrate 101 side, and the first electrode 102 is formed over the planarization film 145. The substrate 101 is bonded with an adhesive 153. The counter substrate 151 is a substrate having high thermal conductivity. Further, FIG. 12B is different from FIG. 12A in the light emission direction. In addition, the same code | symbol is used for the same part.

また、フルカラーの表示装置に限らず、単色カラーの発光装置、例えば、面光源、電飾用装置にも本発明を実施することができる。   In addition, the present invention can be implemented not only in a full-color display device but also in a single-color light emitting device such as a surface light source and an electrical decoration device.

また、本実施例は実施の形態1乃至3、実施例5のいずれか一と自由に組みあわせることができる。   Further, this embodiment can be freely combined with any one of Embodiment Modes 1 to 3 and Embodiment 5.

実施の形態1を示す図である。1 is a diagram illustrating a first embodiment. FIG. 実施例2を示す図である。FIG. 6 is a diagram showing Example 2. 実施の形態2を示す図である。FIG. 6 is a diagram showing a second embodiment. 実施の形態3を示す図である。FIG. 10 is a diagram showing a third embodiment. 実施例3を示す図である。FIG. 6 is a diagram showing Example 3. TFTの電気特性を示す図である。(実施例1)It is a figure which shows the electrical property of TFT. (Example 1) TFTと第1の電極との接続、隔壁形状を説明する図である。(実施例4)It is a figure explaining the connection of a TFT and a 1st electrode, and a partition shape. Example 4 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. モジュールを示す図である。(実施例6)It is a figure which shows a module. (Example 6) ブロック図を示す図である。(実施例6)It is a figure which shows a block diagram. (Example 6) パッシブ型の発光装置を示す図である。(実施例7)It is a figure which shows a passive type light-emitting device. (Example 7)

Claims (14)

第1の基板上に半導体素子を含む被剥離層を形成し、
前記被剥離層上に有機樹脂膜を形成し、
前記有機樹脂膜上に両面テープを用いて第2の基板を接着させ、前記被剥離層及び前記有機樹脂膜を前記第1の基板と前記第2の基板とで挟み、
前記第1の基板から前記被剥離層を剥離し、
前記被剥離層に第3の基板を接着させ、前記被剥離層及び前記有機樹脂膜を前記第2の基板と前記第3の基板とで挟み、
前記両面テープから前記第2の基板を分離し、
前記有機樹脂膜から前記両面テープを分離し、
前記有機樹脂膜を溶媒で除去することを特徴とする半導体装置の作製方法。
Forming a layer to be peeled including a semiconductor element on the first substrate;
Forming an organic resin film on the layer to be peeled;
Adhering the second substrate on the organic resin film using a double-sided tape, sandwiching the peeled layer and the organic resin film between the first substrate and the second substrate,
Peeling off the layer to be peeled from the first substrate;
Adhering a third substrate to the layer to be peeled, sandwiching the layer to be peeled and the organic resin film between the second substrate and the third substrate,
Separating the second substrate from the double-sided tape;
Separating the double-sided tape from the organic resin film,
A method for manufacturing a semiconductor device, wherein the organic resin film is removed with a solvent.
第1の基板上に半導体素子を含む被剥離層を形成し、
前記被剥離層上に有機樹脂膜を形成し、
前記有機樹脂膜上に両面テープを用いて第2の基板を接着させ、前記被剥離層及び前記有機樹脂膜を前記第1の基板と前記第2の基板とで挟み、
前記第1の基板に前記第1の基板よりも剛性の高い第3の基板を接着させ、
前記被剥離層を前記第1の基板及び前記第3の基板から剥離し、
前記被剥離層に第4の基板を接着させ、前記被剥離層及び前記有機樹脂膜を前記第2の基板と前記第4の基板とで挟み、
前記両面テープから前記第2の基板を分離し、
前記有機樹脂膜から前記両面テープを分離し、
前記有機樹脂膜を溶媒で除去することを特徴とする半導体装置の作製方法。
Forming a layer to be peeled including a semiconductor element on the first substrate;
Forming an organic resin film on the layer to be peeled;
Adhering the second substrate on the organic resin film using a double-sided tape, sandwiching the peeled layer and the organic resin film between the first substrate and the second substrate,
A third substrate having a higher rigidity than the first substrate is bonded to the first substrate;
Peeling off the layer to be peeled from the first substrate and the third substrate;
Adhering a fourth substrate to the layer to be peeled, sandwiching the layer to be peeled and the organic resin film between the second substrate and the fourth substrate,
Separating the second substrate from the double-sided tape;
Separating the double-sided tape from the organic resin film,
A method for manufacturing a semiconductor device, wherein the organic resin film is removed with a solvent.
第1の基板上に半導体素子を含む被剥離層を形成し、
前記被剥離層上に有機樹脂膜を形成し、
前記有機樹脂膜上に両面テープを用いて第2の基板を接着させ、前記被剥離層及び前記有機樹脂膜を前記第1の基板と前記第2の基板とで挟み、
前記第1の基板から前記被剥離層を剥離し、
前記被剥離層に第3の基板を接着させ、前記被剥離層及び前記有機樹脂膜を前記第2の基板と前記第3の基板とで挟み、
前記両面テープから前記第2の基板を分離し、
前記有機樹脂膜から前記両面テープを分離し、
前記有機樹脂膜を溶媒で除去し、
前記被剥離層上に有機化合物を含む層を形成し、
前記有機化合物を含む層上に電極を形成し、
前記被剥離層上に第4の基板を接着させ、前記被剥離層、前記有機化合物を含む層及び前記電極を前記第3の基板と前記第4の基板とで挟むことを特徴とする半導体装置の作製方法。
Forming a layer to be peeled including a semiconductor element on the first substrate;
Forming an organic resin film on the layer to be peeled;
Adhering the second substrate on the organic resin film using a double-sided tape, sandwiching the peeled layer and the organic resin film between the first substrate and the second substrate,
Peeling off the layer to be peeled from the first substrate;
Adhering a third substrate to the layer to be peeled, sandwiching the layer to be peeled and the organic resin film between the second substrate and the third substrate,
Separating the second substrate from the double-sided tape;
Separating the double-sided tape from the organic resin film,
Removing the organic resin film with a solvent;
Forming a layer containing an organic compound on the layer to be peeled;
Forming an electrode on the layer containing the organic compound;
4. A semiconductor device, wherein a fourth substrate is bonded onto the layer to be peeled, and the layer to be peeled, the layer containing an organic compound, and the electrode are sandwiched between the third substrate and the fourth substrate. Manufacturing method.
第1の基板上に半導体素子を含む被剥離層を形成し、
前記被剥離層上に有機樹脂膜を形成し、
前記有機樹脂膜上に両面テープを用いて第2の基板を接着させ、前記被剥離層及び前記有機樹脂膜を前記第1の基板と前記第2の基板とで挟み、
前記第1の基板に前記第1の基板よりも剛性の高い第3の基板を接着させ、
前記被剥離層を前記第1の基板及び前記第3の基板から剥離し、
前記被剥離層に第4の基板を接着させ、前記被剥離層及び前記有機樹脂膜を前記第2の基板と前記第4の基板とで挟み、
前記両面テープから前記第2の基板を分離し、
前記有機樹脂膜から前記両面テープを分離し、
前記有機樹脂膜を溶媒で除去し、
前記被剥離層上に有機化合物を含む層を形成し、
前記有機化合物を含む層上に電極を形成し、
前記被剥離層上に第5の基板を接着させ、前記被剥離層、前記有機化合物を含む層及び前記電極を前記第4の基板と前記第5の基板とで挟むことを特徴とする半導体装置の作製方法。
Forming a layer to be peeled including a semiconductor element on the first substrate;
Forming an organic resin film on the layer to be peeled;
Adhering the second substrate on the organic resin film using a double-sided tape, sandwiching the peeled layer and the organic resin film between the first substrate and the second substrate,
A third substrate having a higher rigidity than the first substrate is bonded to the first substrate;
Peeling off the layer to be peeled from the first substrate and the third substrate;
Adhering a fourth substrate to the layer to be peeled, sandwiching the layer to be peeled and the organic resin film between the second substrate and the fourth substrate,
Separating the second substrate from the double-sided tape;
Separating the double-sided tape from the organic resin film,
Removing the organic resin film with a solvent;
Forming a layer containing an organic compound on the layer to be peeled;
Forming an electrode on the layer containing the organic compound;
A semiconductor device, wherein a fifth substrate is bonded onto the layer to be peeled, and the layer to be peeled, the layer containing an organic compound, and the electrode are sandwiched between the fourth substrate and the fifth substrate. Manufacturing method.
請求項1または2において、前記被剥離層は薄膜トランジスタと、前記薄膜トランジスタに電気的に接続する電極と、前記薄膜トランジスタに電気的に接続する前記電極の周縁を囲む隔壁と、前記隔壁を覆う無機絶縁膜を有することを特徴とする半導体装置の作製方法。   3. The inorganic insulating film according to claim 1, wherein the layer to be peeled includes a thin film transistor, an electrode electrically connected to the thin film transistor, a partition wall surrounding the periphery of the electrode electrically connected to the thin film transistor, and the partition wall. A method for manufacturing a semiconductor device, comprising: 請求項3において、前記第3の基板及び前記第4の基板はプラスチック基板であることを特徴とする半導体装置の作製方法。   4. The method for manufacturing a semiconductor device according to claim 3, wherein the third substrate and the fourth substrate are plastic substrates. 請求項3において、前記第3の基板と前記第4の基板は、一方が透光性を有するプラスチック基板であり、もう一方が熱伝導性を有するプラスチック基板であることを特徴とする半導体装置の作製方法。   4. The semiconductor device according to claim 3, wherein one of the third substrate and the fourth substrate is a light-transmitting plastic substrate and the other is a heat-conductive plastic substrate. Manufacturing method. 請求項7において、前記熱伝導性を有するプラスチック基板は、表面にSiN膜、SiN膜、AlN膜、またはAlN膜が形成されているプラスチック基板であることを特徴とする半導体装置の作製方法。 8. The plastic substrate according to claim 7, wherein the plastic substrate having thermal conductivity is a plastic substrate having a SiN X film, a SiN X O Y film, an AlN X film, or an AlN X O Y film formed on a surface thereof. A method for manufacturing a semiconductor device. 請求項6乃至8のいずれか一において、前記プラスチック基板はプラスチックフィルムであることを特徴とする半導体装置の作製方法。   9. The method for manufacturing a semiconductor device according to claim 6, wherein the plastic substrate is a plastic film. 請求項1、3、6、7、8または9において、前記両面テープによる前記被剥離層と前記第2の基板との密着性よりも前記被剥離層と前記第3の基板との密着性が高いことを特徴とする半導体装置の作製方法。   The adhesiveness between the layer to be peeled and the third substrate is higher than the adhesiveness between the layer to be peeled and the second substrate by the double-sided tape according to claim 1, 3, 6, 7, 8 or 9. A method for manufacturing a semiconductor device, which is expensive. 請求項3、4、6、7、8または9において、
前記被剥離層は薄膜トランジスタと、前記薄膜トランジスタに電気的に接続する電極と、前記薄膜トランジスタに電気的に接続する前記電極の周縁を囲む隔壁と、前記隔壁を覆う無機絶縁膜を有し、
前記有機化合物を含む層は、前記薄膜トランジスタに電気的に接続する前記電極上に接して形成されることを特徴とする半導体装置の作製方法。
In claim 3, 4, 6, 7, 8 or 9,
The layer to be peeled includes a thin film transistor, an electrode electrically connected to the thin film transistor, a partition wall surrounding the periphery of the electrode electrically connected to the thin film transistor, and an inorganic insulating film covering the partition wall,
The method for manufacturing a semiconductor device is characterized in that the layer containing an organic compound is formed in contact with the electrode that is electrically connected to the thin film transistor.
請求項2または4において、前記両面テープによる前記被剥離層と前記第2の基板との密着性よりも前記被剥離層と前記第4の基板との密着性が高いことを特徴とする半導体装置の作製方法。   5. The semiconductor device according to claim 2, wherein the adhesion between the layer to be peeled and the fourth substrate is higher than the adhesion between the layer to be peeled by the double-sided tape and the second substrate. Manufacturing method. 請求項2、4または12において、前記第1の基板に前記第3の基板を両面テープを用いて接着させることを特徴とする半導体装置の作製方法。   The method for manufacturing a semiconductor device according to claim 2, wherein the third substrate is bonded to the first substrate using a double-sided tape. 請求項1乃至13のいずれか一において、前記溶媒は、水またはアルコール類であることを特徴とする半導体装置の作製方法。   14. The method for manufacturing a semiconductor device according to claim 1, wherein the solvent is water or alcohol.
JP2005308636A 2005-10-24 2005-10-24 Method for manufacturing semiconductor device Expired - Fee Related JP4781082B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005308636A JP4781082B2 (en) 2005-10-24 2005-10-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005308636A JP4781082B2 (en) 2005-10-24 2005-10-24 Method for manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002305084A Division JP2004140267A (en) 2002-10-18 2002-10-18 Semiconductor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
JP2006128679A true JP2006128679A (en) 2006-05-18
JP4781082B2 JP4781082B2 (en) 2011-09-28

Family

ID=36722965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005308636A Expired - Fee Related JP4781082B2 (en) 2005-10-24 2005-10-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4781082B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040522A (en) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd Light-emitting device, electronic equipment, and lighting device
JP2011085923A (en) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd Light-emitting device and manufacturing method thereof
JP2013168478A (en) * 2012-02-15 2013-08-29 Panasonic Corp Organic el element and method for manufacturing the same
KR101305876B1 (en) 2007-08-09 2013-09-09 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20140087830A (en) * 2012-12-31 2014-07-09 삼성전자주식회사 Method for forming insulator film and manufacturing method of thin film transistor by applied the same
KR101562285B1 (en) 2009-12-28 2015-10-21 엘지디스플레이 주식회사 3 3D images organic electro-luminescence device
US11997859B2 (en) 2009-09-16 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06504139A (en) * 1990-12-31 1994-05-12 コピン・コーポレーシヨン Single crystal silicon array element for display panels
JPH09199278A (en) * 1996-01-18 1997-07-31 Toray Ind Inc Luminescence element
JPH1120360A (en) * 1997-07-03 1999-01-26 Seiko Epson Corp Ic card, film integrated circuit device, and manufacture thereof
JPH1124106A (en) * 1997-07-03 1999-01-29 Seiko Epson Corp Substrate for liquid crystal panel, liquid crystal panel, and their manufacture
JP2001085715A (en) * 1999-09-09 2001-03-30 Canon Inc Isolation method of semiconductor layer and manufacturing method of solar battery
JP2001133761A (en) * 1999-11-04 2001-05-18 Toshiba Corp Liquid crystal display device and organic led device
JP2001189460A (en) * 1999-12-28 2001-07-10 Seiko Epson Corp Method of transferring and manufacturing thin-film device
JP2001249626A (en) * 2000-03-03 2001-09-14 Sharp Corp Display device and method of manufacturing display device
JP2001290439A (en) * 2000-02-01 2001-10-19 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2001331120A (en) * 2000-03-15 2001-11-30 Semiconductor Energy Lab Co Ltd Method for manufacturing display device
WO2002005344A1 (en) * 2000-07-12 2002-01-17 Commissariat A L'energie Atomique Method for cutting a block of material and for forming a thin film
JP2002206163A (en) * 2000-10-26 2002-07-26 Semiconductor Energy Lab Co Ltd Film deposition apparatus and film deposition method
JP2004140267A (en) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd Semiconductor device and fabrication method thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06504139A (en) * 1990-12-31 1994-05-12 コピン・コーポレーシヨン Single crystal silicon array element for display panels
JPH09199278A (en) * 1996-01-18 1997-07-31 Toray Ind Inc Luminescence element
JPH1120360A (en) * 1997-07-03 1999-01-26 Seiko Epson Corp Ic card, film integrated circuit device, and manufacture thereof
JPH1124106A (en) * 1997-07-03 1999-01-29 Seiko Epson Corp Substrate for liquid crystal panel, liquid crystal panel, and their manufacture
JP2001085715A (en) * 1999-09-09 2001-03-30 Canon Inc Isolation method of semiconductor layer and manufacturing method of solar battery
JP2001133761A (en) * 1999-11-04 2001-05-18 Toshiba Corp Liquid crystal display device and organic led device
JP2001189460A (en) * 1999-12-28 2001-07-10 Seiko Epson Corp Method of transferring and manufacturing thin-film device
JP2001290439A (en) * 2000-02-01 2001-10-19 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2001249626A (en) * 2000-03-03 2001-09-14 Sharp Corp Display device and method of manufacturing display device
JP2001331120A (en) * 2000-03-15 2001-11-30 Semiconductor Energy Lab Co Ltd Method for manufacturing display device
WO2002005344A1 (en) * 2000-07-12 2002-01-17 Commissariat A L'energie Atomique Method for cutting a block of material and for forming a thin film
JP2002206163A (en) * 2000-10-26 2002-07-26 Semiconductor Energy Lab Co Ltd Film deposition apparatus and film deposition method
JP2004140267A (en) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd Semiconductor device and fabrication method thereof

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101305876B1 (en) 2007-08-09 2013-09-09 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
JP2010040522A (en) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd Light-emitting device, electronic equipment, and lighting device
US11908976B2 (en) 2008-07-10 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US11557697B2 (en) 2008-07-10 2023-01-17 Semiconductor Energy Laboratory Co., Ltd. Flexible light emitting device comprising a polyimide resin
US11101407B2 (en) 2008-07-10 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device sealed in a fibrous body to improve manufacturability and electronic device including the light emitting device
US8860306B2 (en) 2008-07-10 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Display device having a fibrous encapsulating structure
US10205062B2 (en) 2008-07-10 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device that is highly reliable, thin and is not damaged by external local pressure and electronic device
US10079330B2 (en) 2008-07-10 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device having an embedded pixel electrode
KR20170131713A (en) * 2009-09-16 2017-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and manufacturing method thereof
US11469387B2 (en) 2009-09-16 2022-10-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US9666820B2 (en) 2009-09-16 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR101882887B1 (en) * 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and manufacturing method thereof
US11997859B2 (en) 2009-09-16 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP2015038616A (en) * 2009-09-16 2015-02-26 株式会社半導体エネルギー研究所 Manufacturing method of light-emitting device
JP2011085923A (en) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd Light-emitting device and manufacturing method thereof
US10374184B2 (en) 2009-09-16 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR101801956B1 (en) * 2009-09-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and manufacturing method thereof
US11171298B2 (en) 2009-09-16 2021-11-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR101562285B1 (en) 2009-12-28 2015-10-21 엘지디스플레이 주식회사 3 3D images organic electro-luminescence device
JP2013168478A (en) * 2012-02-15 2013-08-29 Panasonic Corp Organic el element and method for manufacturing the same
KR20140087830A (en) * 2012-12-31 2014-07-09 삼성전자주식회사 Method for forming insulator film and manufacturing method of thin film transistor by applied the same
KR101993383B1 (en) * 2012-12-31 2019-06-26 삼성전자주식회사 Method for forming insulator film and manufacturing method of thin film transistor by applied the same

Also Published As

Publication number Publication date
JP4781082B2 (en) 2011-09-28

Similar Documents

Publication Publication Date Title
KR101101338B1 (en) Fabrication method of the semiconductor apparatus
JP6253617B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
KR101032337B1 (en) Light emitting device and manufacturing method thereof
JP4781082B2 (en) Method for manufacturing semiconductor device
JP4712298B2 (en) Method for manufacturing light emitting device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees