JP2006108491A - Static capacitance sensor and manufacturing method thereof - Google Patents

Static capacitance sensor and manufacturing method thereof Download PDF

Info

Publication number
JP2006108491A
JP2006108491A JP2004294923A JP2004294923A JP2006108491A JP 2006108491 A JP2006108491 A JP 2006108491A JP 2004294923 A JP2004294923 A JP 2004294923A JP 2004294923 A JP2004294923 A JP 2004294923A JP 2006108491 A JP2006108491 A JP 2006108491A
Authority
JP
Japan
Prior art keywords
substrate
layer
electrode plate
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004294923A
Other languages
Japanese (ja)
Other versions
JP4355273B2 (en
Inventor
Yoshinori Iguchi
義則 井口
Masahide Goto
正英 後藤
Toshifumi Tajima
利文 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2004294923A priority Critical patent/JP4355273B2/en
Publication of JP2006108491A publication Critical patent/JP2006108491A/en
Application granted granted Critical
Publication of JP4355273B2 publication Critical patent/JP4355273B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Sensors (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a static capacitance sensor at a low cost with enhanced sensing sensitivity. <P>SOLUTION: A silicon microphone element 20 includes a silicon support substrate 21, a silicon oxide layer 22 formed on the silicon support substrate 21, a moving electrode plate 23 formed on the silicon oxide layer 22, a back plate 25 supported by a support provided on the silicon support substrate 21, a first electrode 26 provided to the moving electrode plate 23, and a second electrode 27 provided to the back plate 25. The moving electrode plate 23 includes a diaphragm 23a arranged opposite to the back plate 25 via a sacrificing layer 24 and vibrated in response to the strength of a sound wave. The support includes the silicon oxide layer 22, a polishing stopper 36, and the sacrificing layer 24. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、静電容量の変化量を検知して動作する静電容量型センサ及びその製造方法に関する。   The present invention relates to a capacitance type sensor that operates by detecting a change in capacitance, and a method for manufacturing the same.

従来、シリコンを主材料として半導体微細加工技術により製造される静電容量型センサが知られている。この静電容量型センサには、静電容量の変化量を検知して動作する静電容量型マイクロホン、静電容量型圧力センサ、静電容量型加速度センサ等がある。これらのセンサは、音波や圧力、加速度等を受けて変形する可動電極板と、この可動電極板に対向配置されたバックプレートとを備えている。なお、可動電極板には、ダイアフラム（ｄｉａｐｈｒａｇｍ：振動膜）、カンチレバー（ｃａｎｔｉｌｅｖｅｒ：片持ち梁）又はバネにより支持された可動板等があり、以下の説明ではダイアフラムを例に挙げる。   2. Description of the Related Art Conventionally, a capacitance type sensor manufactured using semiconductor micromachining technology with silicon as a main material is known. Examples of the capacitive sensor include a capacitive microphone that operates by detecting a change in capacitance, a capacitive pressure sensor, a capacitive acceleration sensor, and the like. These sensors include a movable electrode plate that is deformed by receiving sound waves, pressure, acceleration, or the like, and a back plate that is disposed to face the movable electrode plate. The movable electrode plate includes a diaphragm (diaphragm), a cantilever (cantilever), a movable plate supported by a spring, and the like. In the following description, a diaphragm is given as an example.

具体的には、図４に示すように、従来の静電容量型センサ１は、シリコン基板２を母材として形成された、音波によって振動するダイアフラム３と、このダイアフラム３に対向配置されたバックプレート４とを備えている。ダイアフラム３及びバックプレート４は、絶縁層５をはさんでコンデンサを形成している。また、バックプレート４には、ダイアフラム３の振動のダンピングを制御するためのアコースティックホール４ａが形成されている。従来の静電容量型センサ１は、音波を受けてダイアフラム３が振動することにより生じるコンデンサの静電容量の変化に基づいて、音を電気信号に変換するようになっている。   Specifically, as shown in FIG. 4, the conventional capacitive sensor 1 includes a diaphragm 3 that is formed using a silicon substrate 2 as a base material and vibrates by sound waves, and a back surface that is opposed to the diaphragm 3. Plate 4. The diaphragm 3 and the back plate 4 form a capacitor with the insulating layer 5 interposed therebetween. The back plate 4 is formed with an acoustic hole 4a for controlling damping of vibration of the diaphragm 3. The conventional capacitance type sensor 1 converts sound into an electrical signal based on a change in capacitance of the capacitor caused by vibration of the diaphragm 3 in response to sound waves.

次に、従来の静電容量型センサ１の製造方法について図５を参照して説明する。なお、通常は材料のシリコン基板から複数の静電容量型センサが一括して製造されるが、ここでは説明を簡略化するためシリコン基板から１個の静電容量型センサを製造する例を挙げて説明する。   Next, a method for manufacturing the conventional capacitive sensor 1 will be described with reference to FIG. Normally, a plurality of capacitive sensors are manufactured collectively from a silicon substrate of material, but here, in order to simplify the description, an example of manufacturing one capacitive sensor from a silicon substrate is given. I will explain.

はじめに、不純物濃度が１０１８ｃｍ−３以下のシリコン基板２の一方の面に固体拡散法やイオン注入法等により１０１９ｃｍ−３以上の高濃度ボロンドープ層１１を形成する。高濃度ボロンドープ層１１の厚さは、数μｍ以下であり、後にダイアフラムとなる（図５（ａ））。 First, a high-concentration boron doped layer 11 having a concentration of 10 19 cm −3 or more is formed on one surface of the silicon substrate 2 having an impurity concentration of 10 18 cm −3 or less by a solid diffusion method, an ion implantation method, or the like. The thickness of the high-concentration boron-doped layer 11 is several μm or less, and later becomes a diaphragm (FIG. 5A).

次に、高濃度ボロンドープ層１１の上に、火炎加水分解反応により犠牲層となるＳｉ-Ｂ-Ｏガラス層１２を堆積し、その上に不純物濃度が１０１８ｃｍ−３以下の別のシリコン基板１３を重ねて高温下で貼り合わせる（図５（ｂ））。この方法は、ＳＯＤＩＣ(Ｓｏｏｔ Ｄｅｐｏｓｉｔｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)法として公知の技術である。 Next, a Si—B—O glass layer 12 serving as a sacrificial layer is deposited on the high-concentration boron doped layer 11 by a flame hydrolysis reaction, and another silicon substrate having an impurity concentration of 10 18 cm −3 or less is deposited thereon. 13 are stacked and bonded together at a high temperature (FIG. 5B). This method is a technique known as a SODIC (Soot Deposited Integrated Circuit) method.

次いで、シリコン基板１３を１０μｍ〜数十μｍ程度の厚さに研磨した後、貼り合わせた基板両面に熱酸化法やＣＶＤ（化学気相成長）法等でエッチングマスクとなるシリコン酸化膜１４及び１５を形成し、公知のフォトリソグラフィ法とエッチング法を用いて開口部１４ａ及び１５ａを形成する（図５（ｃ））。   Next, after the silicon substrate 13 is polished to a thickness of about 10 μm to several tens of μm, silicon oxide films 14 and 15 that serve as etching masks on both surfaces of the bonded substrates by a thermal oxidation method, a CVD (chemical vapor deposition) method, or the like. And openings 14a and 15a are formed using a known photolithography method and etching method (FIG. 5C).

引き続き、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液やＥＤＰ（エチレンジアミンピロカテコール）水溶液、水酸化カリウム水溶液等のシリコン異方性エッチング液を用いて開口部１４ａ及び１５ａからシリコン基板２及び１３をそれぞれエッチングする。シリコンの異方性エッチング液は、Ｓｉ-Ｂ-Ｏガラス層１２をエッチングしないため、シリコン基板１３のエッチングはＳｉ-Ｂ-Ｏガラス層１２で停止する。これにより、バックプレート４及びアコースティックホール４ａが形成される。   Subsequently, the silicon substrates 2 and 13 are etched from the openings 14a and 15a using a silicon anisotropic etching solution such as a TMAH (tetramethylammonium hydroxide) aqueous solution, an EDP (ethylenediamine pyrocatechol) aqueous solution, or a potassium hydroxide aqueous solution, respectively. . Since the silicon anisotropic etching solution does not etch the Si—B—O glass layer 12, the etching of the silicon substrate 13 stops at the Si—B—O glass layer 12. Thereby, the back plate 4 and the acoustic hole 4a are formed.

一方、シリコンの異方性エッチング液が高濃度ボロンドープ層１１をエッチングする速度は、高濃度にボロンをドープしていないシリコンをエッチングする速度より十分遅いため、シリコン基板２のエッチングは高濃度ボロンドープ層１１で停止する。この技術はボロンエッチストップ法として知られている（例えば、非特許文献１参照。）。これにより、ダイアフラム３が形成される（図５（ｄ））。   On the other hand, the rate at which the anisotropic etching solution for silicon etches the high-concentration boron doped layer 11 is sufficiently slower than the rate at which silicon that is not doped with boron at a high concentration is etched. Stop at 11. This technique is known as a boron etch stop method (see, for example, Non-Patent Document 1). As a result, the diaphragm 3 is formed (FIG. 5D).

次に、フッ酸を主体とする水溶液等のエッチング液を用いてアコースティックホール４ａから犠牲層であるＳｉ-Ｂ-Ｏガラス層１２をエッチングして除去する。エッチング時間を制御することにより、バックプレートの支持部としての絶縁層５を残してエッチングを終了する。これにより、ダイアフラム３及びバックプレート４が空間的に分離される。また、この工程で同時にエッチングマスクであるシリコン酸化膜１４及び１５もエッチングされて除去される（図５（ｅ））。   Next, the Si—B—O glass layer 12, which is a sacrificial layer, is etched away from the acoustic hole 4 a using an etching solution such as an aqueous solution mainly containing hydrofluoric acid. By controlling the etching time, the etching is finished while leaving the insulating layer 5 as the support portion of the back plate. Thereby, the diaphragm 3 and the back plate 4 are spatially separated. At the same time, the silicon oxide films 14 and 15 which are etching masks are also etched away in this step (FIG. 5E).

さらに、例えば真空蒸着法により、バックプレート４及びダイアフラム３に、例えばアルミニウム膜で形成された電極膜６及び７をそれぞれ形成する（図５（ｆ））。   Further, electrode films 6 and 7 made of, for example, an aluminum film are formed on the back plate 4 and the diaphragm 3 by, for example, a vacuum deposition method (FIG. 5F).

以上の工程で製造された従来の静電容量型センサ１は、引っ張り強度が極めて高く、弾性係数が大きい単結晶シリコンをダイアフラム３に用いているため、高い信頼性、広いダイナミックレンジ、広い周波数帯域等の優れた特徴を持っている。   Since the conventional capacitive sensor 1 manufactured by the above process uses single crystal silicon having a very high tensile strength and a large elastic coefficient for the diaphragm 3, it has high reliability, a wide dynamic range, and a wide frequency band. It has excellent features such as.

また、静電容量型センサには、寄生容量が大きくなると検知感度が低下するという問題があり、寄生容量を小さくして感度の向上を図る提案がなされている（例えば、特許文献１参照。）。図６（ａ）に示すように、ダイアフラム３とバックプレート４との間の容量Ｃに対して、絶縁層５の容量Ｃｐが寄生容量となる。静電容量型センサの検知感度を向上させるには、Ｃの値に対するＣｐの値を小さくすることが効果的であり、特許文献１においては、図６（ｂ）に示すような構造が提案されている。すなわち、特許文献１に示された従来の静電容量型センサは、シリコン基板２に段差Ｈを形成し、検出部の容量Ｃを確保したまま絶縁層５の寄生容量Ｃｐを小さくすることによって、マイクロホンの感度の向上を図っている。   In addition, the capacitive sensor has a problem that the detection sensitivity decreases when the parasitic capacitance increases, and a proposal has been made to improve the sensitivity by reducing the parasitic capacitance (see, for example, Patent Document 1). . As shown in FIG. 6A, the capacitance Cp of the insulating layer 5 becomes a parasitic capacitance with respect to the capacitance C between the diaphragm 3 and the back plate 4. In order to improve the detection sensitivity of the capacitance type sensor, it is effective to reduce the value of Cp with respect to the value of C. In Patent Document 1, a structure as shown in FIG. 6B is proposed. ing. That is, the conventional capacitive sensor disclosed in Patent Document 1 forms a step H on the silicon substrate 2 and reduces the parasitic capacitance Cp of the insulating layer 5 while ensuring the capacitance C of the detection unit. The microphone sensitivity is improved.

また、ダイアフラム３にスリットを設けることによって、検知感度の向上を図ることもできる（例えば、非特許文献２参照。）。また、ダイアフラム３で隔てられる空間の静圧を等しくする目的でダイアフラム３に気孔を設けることもある（例えば、非特許文献３参照。）。
特開２００２−２７５９５号公報（第４−５頁、第５図） Ｅ.Ｓｔｅｉｎｓｌａｎｄ他著「Ｂｏｒｏｎ Ｅｔｃｈ−ｓｔｏｐ ｉｎ ＴＭＡＨ ｓｏｌｕｔｉｏｎｓ」（Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ、５４巻、１９９６年発行、Ｐ７２８） Ｍｉａｏ他著「Ｄｅｓｉｇｎ ｃｏｎｓｉｄｅｒａｔｉｏｎ ｉｎ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｓｉｌｉｃｏｎ ｍｉｃｒｏｐｈｏｎｅ」（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｊｏｕｒｎａｌ、３３巻、２００２年発行、Ｐ２１） Ｒｏｍｂａｃｈ他著「Ｔｈｅ ｆｉｒｓｔ ｌｏｗ ｖｏｌｔａｇｅ，ｌｏｗ ｎｏｉｓｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｌｉｃｏｎ ｍｉｃｒｏｐｈｏｎｅ，ｔｅｃｈｎｏｌｏｇｙ ｄｅｖｅｌｏｐｍｅｎｔ ａｎｄ ｍｅａｓｕｒｅｍｅｎｔ ｒｅｓｕｌｔｓ」（Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ、９５巻、２００２年発行、Ｐ１９６） In addition, the detection sensitivity can be improved by providing a slit in the diaphragm 3 (see, for example, Non-Patent Document 2). In addition, pores may be provided in the diaphragm 3 for the purpose of equalizing the static pressure of the spaces separated by the diaphragm 3 (see, for example, Non-Patent Document 3).
JP 2002-27595 A (page 4-5, FIG. 5) E. Steinsland et al., “Boron Etch-stop in TMAH solutions” (Sensors and Actuators A, 54, 1996, P728) Miao et al., “Design considation in micromachined silicon microphone” (Microelectronics Journal, 33, 2002, P21) Rombach et al., “The first low voltage, low noise differential silicon microphone, technology development and measurement results, 19th Act, 19th Act, Act 2”.

しかしながら、図４に示された従来の静電容量型センサ１は、ボロンが高濃度にドープされたシリコンでダイアフラム３を形成しているので、ダイアフラム３の内部に非常に強い引っ張り応力が生じ、検知感度が低下するという問題があった。   However, in the conventional capacitive sensor 1 shown in FIG. 4, since the diaphragm 3 is formed of silicon in which boron is highly doped, a very strong tensile stress is generated inside the diaphragm 3, There was a problem that the detection sensitivity was lowered.

また、特許文献１に示された従来の静電容量型センサでは、寄生容量を小さくするための段差をシリコン基板に形成する工程を追加する必要があるので工数が増加し、また、この工程は難度が比較的高いので製造歩留が低下して製造コストが高くなるという問題があった。   Further, in the conventional capacitance type sensor shown in Patent Document 1, since it is necessary to add a step for forming a step in the silicon substrate to reduce the parasitic capacitance, man-hours are increased, and this step is performed. Since the degree of difficulty is relatively high, there is a problem in that the manufacturing yield decreases and the manufacturing cost increases.

また、ダイアフラムに気孔やスリットを形成する場合は、例えばダイアフラム上にレジストパターンを形成し、ドライエッチング法を用いて穿孔するという特別な工程を必要とするので、製造コストが高くなるという問題があり、さらに、ダイアフラムはシリコン基板の凹部に作られているので、レジストを塗布するために例えばスプレーコータのような特殊な設備を必要とするという問題があった。   In addition, when pores or slits are formed in the diaphragm, for example, a special process of forming a resist pattern on the diaphragm and drilling using a dry etching method is required, which increases the manufacturing cost. Further, since the diaphragm is formed in the concave portion of the silicon substrate, there is a problem that special equipment such as a spray coater is required to apply the resist.

本発明は、このような問題を解決するためになされたものであり、低コストで検知感度の向上を図ることができる静電容量型センサ及びその製造方法を提供するものである。   The present invention has been made to solve such problems, and provides a capacitive sensor capable of improving detection sensitivity at low cost and a method for manufacturing the same.

本発明の静電容量型センサは、基板と、前記基板上に形成された第１絶縁層と、前記第１絶縁層上に形成された可動電極板と、前記可動電極板から所定の間隔をおいて対向配置された固定電極板と、前記基板上に設けられ前記固定電極板を支持する支持部とを備え、前記支持部は、前記第１絶縁層と、前記所定の間隔を設定する第２絶縁層と、前記可動電極板と同一の厚さで前記第１絶縁層上に形成された第３絶縁層とを含む構成を有している。   The capacitance type sensor of the present invention includes a substrate, a first insulating layer formed on the substrate, a movable electrode plate formed on the first insulating layer, and a predetermined distance from the movable electrode plate. A fixed electrode plate disposed opposite to the substrate, and a support portion provided on the substrate and supporting the fixed electrode plate, wherein the support portion sets the predetermined distance from the first insulating layer. And a third insulating layer formed on the first insulating layer with the same thickness as the movable electrode plate.

この構成により、本発明の静電容量型センサは、固定電極板が、第１絶縁層、第２絶縁層及び第３絶縁層で構成された支持部によって支持されるので、第２絶縁層のみで支持部が構成される従来の静電容量型センサに比べ、寄生容量を小さくすることができ、寄生容量を小さくするための従来の特別な工程を追加することなく、低コストで検知感度の向上を図ることができる。   With this configuration, in the capacitive sensor of the present invention, since the fixed electrode plate is supported by the support portion configured by the first insulating layer, the second insulating layer, and the third insulating layer, only the second insulating layer is provided. Compared to a conventional capacitive sensor with a supporting part, the parasitic capacitance can be reduced, and the detection sensitivity can be reduced at low cost without adding a conventional special process to reduce the parasitic capacitance. Improvements can be made.

また、本発明の静電容量型センサは、前記可動電極板、前記第１絶縁層及び前記基板が、それぞれ、ＳＯＩ基板のシリコン活性層、絶縁層及びシリコン支持基板によって形成される構成を有している。   The capacitive sensor of the present invention has a configuration in which the movable electrode plate, the first insulating layer, and the substrate are formed by a silicon active layer, an insulating layer, and a silicon support substrate of an SOI substrate, respectively. ing.

この構成により、本発明の静電容量型センサは、汎用のＳＯＩ基板を材料として用いることができるので、シリコン活性層や絶縁層等を別途形成する工程が不要となり、低コスト化を図ることができる。   With this configuration, the capacitive sensor according to the present invention can use a general-purpose SOI substrate as a material, so that a step of separately forming a silicon active layer, an insulating layer, or the like is not required, and the cost can be reduced. it can.

さらに、本発明の静電容量型センサは、前記シリコン活性層の不純物濃度が、１０１８ｃｍ−３以下である構成を有している。 Furthermore, the capacitive sensor of the present invention has a configuration in which the impurity concentration of the silicon active layer is 10 18 cm −3 or less.

この構成により、本発明の静電容量型センサは、可動電極板を形成するＳＯＩ基板のシリコン活性層が、不純物濃度１０１８ｃｍ-３以下の低濃度のシリコンであるので、可動電極板の内部応力を従来のものよりも小さくすることができ、検知感度の向上を図ることができる。 With this configuration, the capacitive sensor according to the present invention has a silicon active layer of the SOI substrate that forms the movable electrode plate made of silicon having a low concentration of an impurity concentration of 10 18 cm −3 or less. The stress can be made smaller than the conventional one, and the detection sensitivity can be improved.

さらに、本発明の静電容量型センサは、前記可動電極板が、ダイアフラム、カンチレバー及びバネにより支持された可動板のうちの少なくとも一つである構成を有している。   Furthermore, the capacitive sensor of the present invention has a configuration in which the movable electrode plate is at least one of a movable plate supported by a diaphragm, a cantilever, and a spring.

この構成により、本発明の静電容量型センサは、可動電極板が、ダイアフラム、カンチレバー及びバネにより支持された可動板のうちの少なくとも一つである場合でも、固定電極板が、第１絶縁層、第２絶縁層及び第３絶縁層で構成された支持部によって支持されるので、第２絶縁層のみで支持部が構成される従来の静電容量型センサに比べ、寄生容量を小さくすることができ、寄生容量を小さくするための従来の特別な工程を追加することなく、低コストで検知感度の向上を図ることができる。   With this configuration, the capacitance type sensor of the present invention is such that, even when the movable electrode plate is at least one of the movable plate supported by the diaphragm, the cantilever, and the spring, the fixed electrode plate is the first insulating layer. Since the second insulating layer and the third insulating layer are supported by the support portion, the parasitic capacitance is reduced as compared with the conventional capacitive sensor in which the support portion is configured only by the second insulating layer. Therefore, the detection sensitivity can be improved at low cost without adding a conventional special process for reducing the parasitic capacitance.

本発明のマイクロホン装置は、静電容量型センサを備え、入力された音波の強度に応じて前記可動電極板を振動させ、前記可動電極板と前記固定電極板との間の静電容量の変化に基づいて前記音波を電気信号に変換する構成を有している。   The microphone device of the present invention includes a capacitance type sensor, vibrates the movable electrode plate according to the intensity of the input sound wave, and changes the capacitance between the movable electrode plate and the fixed electrode plate. The sound wave is converted into an electric signal based on the above.

この構成により、本発明のマイクロホン装置は、寄生容量を小さくするための従来の特別な工程を追加することなく、低コストで検知感度の向上が図られた静電容量型センサを用いるので、低コストで入力感度の向上を図ることができる。   With this configuration, the microphone device of the present invention uses a capacitance type sensor that is improved in detection sensitivity at low cost without adding a conventional special process for reducing parasitic capacitance. The input sensitivity can be improved at a low cost.

本発明の静電容量型センサの製造方法は、基板上に絶縁層と半導体層とが順次積層された積層基板の前記半導体層に開口部を有する絶縁膜を形成する工程と、前記開口部内の前記半導体層を除去し前記半導体層の研磨寸法を設定するための研磨ストッパ層を前記絶縁層上に形成する工程と、前記半導体層の厚さが前記研磨ストッパ層の厚さと一致するまで前記半導体層を研磨して可動電極板を形成する工程とを含む構成を有している。   The method of manufacturing a capacitive sensor according to the present invention includes a step of forming an insulating film having an opening in the semiconductor layer of a laminated substrate in which an insulating layer and a semiconductor layer are sequentially stacked on the substrate; Forming a polishing stopper layer on the insulating layer for removing the semiconductor layer and setting a polishing dimension of the semiconductor layer, and the semiconductor until the thickness of the semiconductor layer matches the thickness of the polishing stopper layer. And a step of polishing the layer to form a movable electrode plate.

この構成により、本発明の静電容量型センサの製造方法は、可動電極板が研磨ストッパ層の厚さを基準として形成される工程を含むので、従来の静電容量型センサの製造に用いられていたボロンエッチストップ法を廃止することができる。その結果、本発明の静電容量型センサの製造方法は、可動電極板の内部応力を従来のものよりも小さくすることができ、低コストで検知感度の向上を図ることができる。   With this configuration, the method for manufacturing a capacitive sensor according to the present invention includes a process in which the movable electrode plate is formed on the basis of the thickness of the polishing stopper layer, and thus is used for manufacturing a conventional capacitive sensor. The existing boron etch stop method can be abolished. As a result, the capacitance type sensor manufacturing method of the present invention can make the internal stress of the movable electrode plate smaller than the conventional one, and can improve the detection sensitivity at low cost.

また、本発明の静電容量型センサの製造方法は、第１基板上に絶縁層と半導体層とが順次積層された積層基板の前記半導体層に第１開口部を有する第１絶縁膜を形成する工程と、前記第１開口部内の前記半導体層を除去し前記半導体層の研磨寸法を設定するための研磨ストッパ層を前記絶縁層上に形成する工程と、前記半導体層の厚さが前記研磨ストッパ層の厚さと一致するまで前記半導体層を研磨して可動電極板を形成する工程と、前記可動電極板上に犠牲層を形成する工程と、前記犠牲層上に第２基板を貼り合わせる工程と、前記第１基板上に第２開口部を有する第２絶縁膜を形成する工程と、前記第２基板上に第３開口部を有する第３絶縁膜を形成する工程と、前記第２開口部内の前記第１基板を除去する工程と、前記第３開口部内の前記第２基板を除去して固定電極板を形成する工程と、前記固定電極板を支持する支持部を前記第１基板上に形成する工程とを含む構成を有している。   In the method of manufacturing a capacitive sensor according to the present invention, the first insulating film having the first opening is formed in the semiconductor layer of the laminated substrate in which the insulating layer and the semiconductor layer are sequentially laminated on the first substrate. Forming a polishing stopper layer on the insulating layer for removing the semiconductor layer in the first opening and setting a polishing dimension of the semiconductor layer; and a thickness of the semiconductor layer Polishing the semiconductor layer until it matches the thickness of the stopper layer, forming a movable electrode plate, forming a sacrificial layer on the movable electrode plate, and bonding a second substrate on the sacrificial layer Forming a second insulating film having a second opening on the first substrate; forming a third insulating film having a third opening on the second substrate; and the second opening. Removing the first substrate in the part, and in the third opening Forming a fixed electrode plate by removing the serial second substrate, a support portion for supporting the fixed electrode plate has a configuration and a step of forming on the first substrate.

この構成により、本発明の静電容量型センサの製造方法は、第１基板上の絶縁層、犠牲層及び研磨ストッパ層で構成された支持部を形成する工程を含むので、犠牲層のみで支持部が構成される従来の静電容量型センサに比べ、寄生容量を小さくすることができ、寄生容量を小さくするための従来の特別な工程を追加することなく、低コストで検知感度の向上を図ることができる。   With this configuration, the method for manufacturing a capacitive sensor according to the present invention includes a step of forming a support portion composed of an insulating layer, a sacrificial layer, and a polishing stopper layer on the first substrate. Compared to the conventional capacitive sensor with a built-in part, the parasitic capacitance can be reduced, and the detection sensitivity can be improved at low cost without adding the conventional special process to reduce the parasitic capacitance. Can be planned.

さらに、本発明の静電容量型センサの製造方法は、前記支持部を形成する工程において、前記支持部を形成する範囲とは異なる範囲に存在する前記犠牲層、前記第２絶縁膜、前記第３絶縁膜及び前記第１基板上の絶縁層を同時に除去する構成を有している。   Furthermore, in the method for manufacturing a capacitive sensor according to the present invention, in the step of forming the support portion, the sacrificial layer, the second insulating film, and the first layer that exist in a range different from the range in which the support portion is formed. 3 has a configuration in which the insulating film and the insulating layer on the first substrate are simultaneously removed.

この構成により、本発明の静電容量型センサの製造方法は、支持部を形成する工程において、支持部を構成する範囲の外部に存在する犠牲層、第２絶縁膜、第１基板上の絶縁層及び第３絶縁膜を同時に除去するので、犠牲層、第２絶縁膜、第３絶縁膜及び第１基板上の絶縁層をそれぞれ別個に除去するものよりも工数を削減することができ、低コストで検知感度の向上を図ることができる。   With this configuration, the method for manufacturing a capacitive sensor according to the present invention enables the sacrificial layer, the second insulating film, and the insulation on the first substrate existing outside the range constituting the support portion in the step of forming the support portion. Since the layer and the third insulating film are removed at the same time, man-hours can be reduced as compared with the case where the sacrificial layer, the second insulating film, the third insulating film, and the insulating layer on the first substrate are separately removed. The detection sensitivity can be improved at a low cost.

さらに、本発明の静電容量型センサの製造方法は、前記支持部を形成する工程において、気孔及びスリットのいずれかを前記可動電極板に形成する構成を有している。   Furthermore, the method for manufacturing a capacitive sensor of the present invention has a configuration in which any one of pores and slits is formed in the movable electrode plate in the step of forming the support portion.

この構成により、本発明の静電容量型センサの製造方法は、支持部を形成する工程において、気孔及びスリットのいずれかを可動電極板に形成するので、気孔及びスリットのいずれかを別個に形成するものよりも工数を削減することができ、低コストで検知感度の向上を図ることができる。   With this configuration, the capacitance sensor manufacturing method of the present invention forms either the pores or the slits in the movable electrode plate in the step of forming the support portion, so that either the pores or the slits are formed separately. The number of man-hours can be reduced compared to what is done, and the detection sensitivity can be improved at low cost.

さらに、本発明の静電容量型センサの製造方法は、前記支持部を形成する工程において、スクライブラインを前記第１基板上に形成する構成を有している。   Furthermore, the manufacturing method of the capacitive sensor of the present invention has a configuration in which a scribe line is formed on the first substrate in the step of forming the support portion.

この構成により、本発明の静電容量型センサの製造方法は、支持部を形成する工程において、スクライブラインを第１基板上に形成するので、スクライブラインを別個に形成するものよりも工数を削減することができ、低コスト化が図れる。
ことができる。 With this configuration, the manufacturing method of the capacitive sensor according to the present invention forms a scribe line on the first substrate in the step of forming the support portion, so that the man-hour is reduced as compared with the case where the scribe line is formed separately. This can reduce the cost.
be able to.

本発明は、低コストで検知感度の向上を図ることができるという静電容量型センサ及びその製造方法を提供することができるものである。   The present invention can provide a capacitive sensor and a method for manufacturing the same that can improve detection sensitivity at low cost.

以下、本発明の実施の形態について図面を用いて説明する。なお、本発明の静電容量型センサをシリコンマイク素子に適用する例を挙げて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. An example in which the capacitive sensor of the present invention is applied to a silicon microphone element will be described.

まず、本実施の形態のシリコンマイク素子の構成について、図１を参照して説明する。   First, the configuration of the silicon microphone element of the present embodiment will be described with reference to FIG.

図１に示すように、本実施の形態のシリコンマイク素子２０は、例えばシリコン半導体で構成されるシリコン支持基板２１と、シリコン支持基板２１上に形成された酸化シリコン層２２と、酸化シリコン層２２上に形成された可動電極板２３と、可動電極板２３から所定の間隔をおいて対向配置されたバックプレート２５と、可動電極板２３に設けられた第１電極２６と、バックプレート２５に設けられた第２電極２７とを備えている。   As shown in FIG. 1, the silicon microphone element 20 of the present embodiment includes a silicon support substrate 21 made of, for example, a silicon semiconductor, a silicon oxide layer 22 formed on the silicon support substrate 21, and a silicon oxide layer 22. The movable electrode plate 23 formed thereon, the back plate 25 disposed opposite to the movable electrode plate 23 at a predetermined interval, the first electrode 26 provided on the movable electrode plate 23, and the back plate 25 The second electrode 27 is provided.

可動電極板２３は、犠牲層２４を介してバックプレート２５と対向配置され、音波の強さに応じて振動するダイアフラム２３ａを備えている。可動電極板２３は、例えばシリコン半導体で構成され、犠牲層２４は、例えばＳｉ-Ｂ-Ｏガラス層で構成されている。   The movable electrode plate 23 is disposed to face the back plate 25 through the sacrificial layer 24, and includes a diaphragm 23a that vibrates according to the intensity of sound waves. The movable electrode plate 23 is made of, for example, a silicon semiconductor, and the sacrificial layer 24 is made of, for example, a Si—B—O glass layer.

バックプレート２５は、例えばシリコン半導体で構成され、酸化シリコン層２２、研磨ストッパ３６及び犠牲層２４とに支えられてシリコン支持基板２１上に設けられている。   The back plate 25 is made of, for example, a silicon semiconductor, and is provided on the silicon support substrate 21 while being supported by the silicon oxide layer 22, the polishing stopper 36, and the sacrificial layer 24.

なお、酸化シリコン層２２、研磨ストッパ３６及び犠牲層２４は、本発明の支持部を構成し、以下「支持部」という。また、酸化シリコン層２２、犠牲層２４及び研磨ストッパ３６は、それぞれ、本発明の第１絶縁層、第２絶縁層及び第３絶縁層を構成している。また、バックプレート２５は、本発明の固定電極板を構成している。   The silicon oxide layer 22, the polishing stopper 36, and the sacrificial layer 24 constitute a support part of the present invention, and are hereinafter referred to as “support part”. The silicon oxide layer 22, the sacrificial layer 24, and the polishing stopper 36 constitute a first insulating layer, a second insulating layer, and a third insulating layer of the present invention, respectively. Further, the back plate 25 constitutes the fixed electrode plate of the present invention.

次に、本実施の形態のシリコンマイク素子２０の製造方法について、図２及び図３を参照して説明する。なお、材料として、シリコン活性層、酸化シリコン層及びシリコン支持基板からなるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使用する例を挙げて説明する。   Next, a method for manufacturing the silicon microphone element 20 of the present embodiment will be described with reference to FIGS. An example in which an SOI (Silicon On Insulator) substrate including a silicon active layer, a silicon oxide layer, and a silicon support substrate is used as a material will be described.

まず、熱酸化法やＣＶＤ法によって、ＳＯＩ基板３０のシリコン活性層３３上にシリコン酸化膜３４を形成し、公知のフォトリソグラフィ法及びエッチング法を用いて、開口部３４ａを形成する（図２（ａ））。開口部３４ａは、バックプレート２５の支持部や、後述の気孔、スリット、スクライブライン等が形成される箇所に形成する。   First, a silicon oxide film 34 is formed on the silicon active layer 33 of the SOI substrate 30 by a thermal oxidation method or a CVD method, and an opening 34a is formed by using a known photolithography method and etching method (FIG. 2 ( a)). The opening 34a is formed at a portion where a support portion of the back plate 25 and pores, slits, scribe lines and the like described later are formed.

ここで、ＳＯＩ基板３０は、シリコン支持基板２１と、酸化シリコン層２２と、シリコン活性層３３とから構成され、本発明の積層基板を構成している。シリコン支持基板２１は、厚さが例えば３００μｍ程度で、不純物濃度が１０１８ｃｍ-３以下の低濃度シリコンで形成されている。また、酸化シリコン層２２は、厚さが例えば１μｍ程度の酸化シリコンで形成されている。また、シリコン活性層３３は、厚さが５〜１０μｍ程度で、不純物濃度が１０１８ｃｍ-３以下の低濃度シリコンで形成されている。 Here, the SOI substrate 30 includes a silicon support substrate 21, a silicon oxide layer 22, and a silicon active layer 33, and constitutes a multilayer substrate of the present invention. The silicon support substrate 21 is formed of low-concentration silicon having a thickness of, for example, about 300 μm and an impurity concentration of 10 18 cm −3 or less. The silicon oxide layer 22 is formed of silicon oxide having a thickness of about 1 μm, for example. The silicon active layer 33 is formed of low-concentration silicon having a thickness of about 5 to 10 μm and an impurity concentration of 10 18 cm −3 or less.

次いで、公知のエッチング法によって、開口部３４ａからシリコン活性層３３をエッチングする。エッチングは、酸化シリコン層２２で停止する。続いて、例えばＣＶＤ法によって、シリコン酸化膜３５をシリコン活性層３３側に堆積する（図２（ｂ））。シリコン酸化膜３５は、後述するように可動電極板２３の厚さを設定するための研磨ストッパとなるので、可動電極板２３の所望の厚さ、例えば１〜５μｍ程度となるようシリコン酸化膜３５を堆積する。ＣＶＤ法では、堆積時間を管理することにより、容易かつ正確にシリコン酸化膜３５を所望の厚さで形成することができる。   Next, the silicon active layer 33 is etched from the opening 34a by a known etching method. Etching stops at the silicon oxide layer 22. Subsequently, a silicon oxide film 35 is deposited on the silicon active layer 33 side by, eg, CVD (FIG. 2B). Since the silicon oxide film 35 serves as a polishing stopper for setting the thickness of the movable electrode plate 23 as will be described later, the silicon oxide film 35 has a desired thickness of the movable electrode plate 23, for example, about 1 to 5 μm. To deposit. In the CVD method, the silicon oxide film 35 can be formed with a desired thickness easily and accurately by managing the deposition time.

引き続き、公知のフォトリソグラフィ法及びエッチング法を用いて、開口部３４ａの底部を残してシリコン酸化膜３４及び３５をエッチングして除去する。開口部３４ａに残ったシリコン酸化膜３５は、シリコン活性層３３を研磨して可動電極板２３を形成する際の研磨ストッパ３６となる（図２（ｃ））。   Subsequently, the silicon oxide films 34 and 35 are removed by etching using a known photolithography method and etching method, leaving the bottom of the opening 34a. The silicon oxide film 35 remaining in the opening 34a serves as a polishing stopper 36 when the silicon active layer 33 is polished to form the movable electrode plate 23 (FIG. 2C).

次いで、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、シリコン活性層３３の表面から研磨を行う。研磨ストッパ３６を構成するシリコン酸化膜は、シリコン活性層３３のシリコンに比べて研磨される速度が遅いので、シリコン活性層３３の厚さが研磨ストッパ３６の厚さと一致した時点で研磨を停止することができる。その結果、可動電極板２３及びダイアフラム２３ａが、所望の厚さで正確に形成されることになる（図２（ｄ））。なお、シリコン活性層３３の厚さと研磨ストッパ３６の厚さとの一致は、完全な一致に限定されるものではない。   Next, polishing is performed from the surface of the silicon active layer 33 by, for example, a CMP (Chemical Mechanical Polishing) method. Since the silicon oxide film constituting the polishing stopper 36 is polished at a slower rate than the silicon of the silicon active layer 33, the polishing is stopped when the thickness of the silicon active layer 33 matches the thickness of the polishing stopper 36. be able to. As a result, the movable electrode plate 23 and the diaphragm 23a are accurately formed with a desired thickness (FIG. 2D). The coincidence between the thickness of the silicon active layer 33 and the thickness of the polishing stopper 36 is not limited to perfect coincidence.

続いて、シリコン活性層３３上に、火炎加水分解反応等により、犠牲層２４となるＳｉ-Ｂ-Ｏガラス層３７等を堆積し、さらに、ＳＯＤＩＣ法等により、不純物濃度が１０１８ｃｍ-３以下のシリコン基板３８を重ねて高温下で貼り合わせる（図２（ｅ））。 Subsequently, on the silicon active layer 33, a Si—B—O glass layer 37 or the like serving as the sacrificial layer 24 is deposited by a flame hydrolysis reaction or the like, and further an impurity concentration of 10 18 cm −3 by a SODIC method or the like. The following silicon substrates 38 are stacked and bonded together at a high temperature (FIG. 2E).

次いで、シリコン基板３８を１０μｍ〜数十μｍの厚さに研磨した後、基板両面に熱酸化法やＣＶＤ法等でエッチングマスクとなるシリコン酸化膜３９及び４０を形成し、公知のフォトリソグラフィ法及びエッチング法を用いて、開口部３９ａ及び４０ａを形成する（図３（ｆ））。   Next, after polishing the silicon substrate 38 to a thickness of 10 μm to several tens of μm, silicon oxide films 39 and 40 serving as an etching mask are formed on both surfaces of the substrate by a thermal oxidation method, a CVD method, or the like. Using the etching method, the openings 39a and 40a are formed (FIG. 3F).

さらに、公知のエッチング法を用いて、開口部４０ａ及び３９ａからシリコン基板３８及びシリコン支持基板２１をそれぞれエッチングする。シリコン基板３８はＳｉ-Ｂ-Ｏガラス層３７でエッチングが停止し、シリコン基板３８にアコースティックホールが形成される。また、シリコン支持基板２１は酸化シリコン層２２でエッチングが停止する（図３（ｇ））。   Further, the silicon substrate 38 and the silicon support substrate 21 are etched from the openings 40a and 39a using a known etching method. Etching of the silicon substrate 38 stops at the Si—B—O glass layer 37, and an acoustic hole is formed in the silicon substrate 38. Further, the etching of the silicon support substrate 21 is stopped at the silicon oxide layer 22 (FIG. 3G).

次いで、公知のエッチング法を用いて、シリコン基板３８側及びシリコン支持基板２１側から、Ｓｉ-Ｂ-Ｏガラス層３７、研磨ストッパ３６、酸化シリコン層２２、シリコン酸化膜３９及び４０をエッチングする。これらは全てシリコンの酸化物なので、一度のエッチング工程でエッチングすることができる。その際、エッチング時間を管理することにより、ダイアフラム２３ａの支持部及びシリコン基板３８の支持部を残してエッチングを終了する。この結果、ダイアフラム２３ａ及びバックプレート２５が空間的に分離して形成され、同時に、気孔２３ｂ及びスクライブライン４１が形成される（図３（ｈ））。   Next, the Si—B—O glass layer 37, the polishing stopper 36, the silicon oxide layer 22, and the silicon oxide films 39 and 40 are etched from the silicon substrate 38 side and the silicon support substrate 21 side using a known etching method. Since these are all silicon oxides, they can be etched in a single etching step. At this time, the etching is completed by managing the etching time, leaving the support portion of the diaphragm 23a and the support portion of the silicon substrate 38. As a result, the diaphragm 23a and the back plate 25 are spatially separated, and at the same time, the pores 23b and the scribe lines 41 are formed (FIG. 3 (h)).

そして、例えば真空蒸着法により、電極２６及び２７が、ぞれぞれ、可動電極板２３及びバックプレート２５に形成される。電極２６及び２７は、例えばアルミニウム膜で形成される。その後、例えばダイシングブレードでスクライブライン４１を切断して、シリコンマイク素子２０を得る（図３（ｉ））。   Then, the electrodes 26 and 27 are formed on the movable electrode plate 23 and the back plate 25, for example, by a vacuum deposition method. The electrodes 26 and 27 are made of, for example, an aluminum film. Thereafter, the scribe line 41 is cut with, for example, a dicing blade to obtain the silicon microphone element 20 (FIG. 3I).

以上のように、本実施の形態のシリコンマイク素子２０によれば、シリコン活性層３３、酸化シリコン層２２及びシリコン支持基板２１からなるＳＯＩ基板３０を使用し、研磨ストッパ３６を併用する研磨法により、ダイアフラム２３ａの厚さを精度よく設定することができる構成としたので、従来のシリコンマイク素子の製造に用いられていたボロンエッチストップ法が不要となり、しかも、ダイアフラム２３ａを形成するＳＯＩ基板３０のシリコン活性層３３は、不純物濃度が１０１８ｃｍ-３以下の低濃度のシリコンであるため、ダイアフラム２３ａの内部応力を従来のものよりも小さくすることができ、低コストで検知感度の向上を図ることができる。 As described above, according to the silicon microphone element 20 of the present embodiment, the SOI substrate 30 including the silicon active layer 33, the silicon oxide layer 22, and the silicon support substrate 21 is used, and the polishing method using the polishing stopper 36 is used. Since the thickness of the diaphragm 23a can be set with high accuracy, the boron etch stop method used in the manufacture of the conventional silicon microphone element is not required, and the SOI substrate 30 that forms the diaphragm 23a is formed. Since the silicon active layer 33 is low-concentration silicon having an impurity concentration of 10 18 cm −3 or less, the internal stress of the diaphragm 23a can be made smaller than that of the conventional one, and the detection sensitivity can be improved at low cost. be able to.

また、本実施の形態のシリコンマイク素子２０によれば、支持部以外の研磨ストッパ３６やシリコン酸化膜３９及び４０等をエッチングする工程（図３（ｈ）参照）で同時に気孔２３ｂ及びスクライブライン４１を形成するようにしたので、気孔２３ｂ及びスクライブライン４１を形成するための従来の特別な工程を追加することなく、従来のものよりも製造コストを低減することができる。   Further, according to the silicon microphone element 20 of the present embodiment, the pores 23b and the scribe line 41 are simultaneously formed in the step of etching the polishing stopper 36 other than the support portion, the silicon oxide films 39 and 40, and the like (see FIG. 3H). Therefore, the manufacturing cost can be reduced as compared with the conventional one without adding the conventional special process for forming the pores 23b and the scribe line 41.

さらに、本実施の形態のシリコンマイク素子２０によれば、従来のシリコンマイク素子に比べ、バックプレート２５の支持部に研磨ストッパ３６及び酸化シリコン層２２を付加する構成としたので、寄生容量を小さくするための従来の特別な工程を追加することなく、寄生容量を小さくして検知感度を従来のものよりも高くすることができる。   Furthermore, according to the silicon microphone element 20 of the present embodiment, since the polishing stopper 36 and the silicon oxide layer 22 are added to the support portion of the back plate 25 as compared with the conventional silicon microphone element, the parasitic capacitance is reduced. Without adding a conventional special process for the purpose, the parasitic capacitance can be reduced and the detection sensitivity can be made higher than the conventional one.

例えば、図１において、犠牲層２４の厚さを５μｍ、ダイアフラム２３ａの厚さ（研磨ストッパ３６の厚さに同じ）を４μｍ、酸化シリコン層２２の厚さを１μｍとすると、従来のもののバックプレート２５の支持部の高さは犠牲層２４の厚さの５μｍであるが、本実施の形態のシリコンマイク素子２０では、バックプレート２５の支持部の高さは１０μｍとなり、従来のものよりも寄生容量を半分にすることができる。   For example, in FIG. 1, when the thickness of the sacrificial layer 24 is 5 μm, the thickness of the diaphragm 23a (same as the thickness of the polishing stopper 36) is 4 μm, and the thickness of the silicon oxide layer 22 is 1 μm, a conventional back plate is used. The height of the support portion 25 is 5 μm, which is the thickness of the sacrificial layer 24, but in the silicon microphone element 20 of the present embodiment, the height of the support portion of the back plate 25 is 10 μm, which is more parasitic than the conventional one. The capacity can be halved.

なお、本実施の形態のシリコンマイク素子２０をマイクロホン装置に適用すれば、従来のものよりも低コストで入力感度の優れたマイクロホン装置を得ることができる。   In addition, if the silicon microphone element 20 of the present embodiment is applied to a microphone device, a microphone device with lower input cost and superior input sensitivity can be obtained.

また、前述の実施の形態において、ダイアフラムを有するシリコンマイク素子を例に挙げて説明したが、本発明はこれに限定されるものではなく、ダイアフラムやカンチレバー又はバネにより支持された可動板等を有し、静電容量の変化量を検知して動作する圧力センサや加速度センサ等においても同様の効果を得ることができる。   In the above-described embodiment, the silicon microphone element having a diaphragm has been described as an example. However, the present invention is not limited to this, and includes a movable plate supported by a diaphragm, a cantilever, or a spring. The same effect can also be obtained in a pressure sensor, an acceleration sensor, or the like that operates by detecting the amount of change in capacitance.

また、前述の実施の形態において、シリコン活性層、酸化シリコン層及びシリコン支持基板からなるＳＯＩ基板を用いる例を挙げて説明したが、本発明はこれに限定されるものではなく、例えばサファイア支持基板とシリコン活性層とで構成されたＳＯＩ基板を用いても同様の効果を得ることができる。   Further, in the above-described embodiment, the example using the SOI substrate including the silicon active layer, the silicon oxide layer, and the silicon support substrate has been described. However, the present invention is not limited to this, for example, a sapphire support substrate. Similar effects can be obtained even if an SOI substrate composed of silicon and a silicon active layer is used.

本実施の形態のシリコンマイク素子の構成図Configuration diagram of silicon microphone element of the present embodiment （ａ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、ＳＯＩ基板のシリコン活性層上にシリコン酸化膜及び開口部を形成した後のシリコンマイクの断面図 （ｂ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、シリコン酸化膜を堆積した後のシリコンマイクの断面図 （ｃ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、研磨ストッパを形成した後のシリコンマイクの断面図 （ｄ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、シリコン活性層を研磨した後のシリコンマイクの断面図 （ｅ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、犠牲層を堆積し、さらにシリコン基板を重ねて貼り合わせた後のシリコンマイクの断面図(A) Cross-sectional view of silicon microphone after silicon oxide film and opening are formed on silicon active layer of SOI substrate in steps of manufacturing method of silicon microphone element of this embodiment (b) Embodiment Sectional view of silicon microphone after deposition of silicon oxide film in process of manufacturing method of silicon microphone element in (c) After forming polishing stopper in process of manufacturing method of silicon microphone element of this embodiment (D) Cross-sectional view of the silicon microphone after polishing the silicon active layer in the steps of the method of manufacturing the silicon microphone element of the present embodiment. (E) The silicon microphone element of the present embodiment. Cross-sectional view of a silicon microphone after a sacrificial layer is deposited and a silicon substrate is stacked and bonded in the manufacturing method steps （ｆ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、シリコン酸化膜及び開口部を基板両面に形成した後のシリコンマイクの断面図 （ｇ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、バックプレートを形成した後のシリコンマイクの断面図 （ｈ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、支持部以外の研磨ストッパやシリコン酸化膜等を除去した後のシリコンマイクの断面図 （ｉ）本実施の形態のシリコンマイク素子の製造方法の工程のうち、スクライブラインを切断して基板からシリコンマイク素子を分割した後のシリコンマイクの断面図(F) Cross-sectional view of silicon microphone after silicon oxide film and opening are formed on both sides of substrate in steps of manufacturing method of silicon microphone element of this embodiment (g) Silicon microphone element of this embodiment Cross-sectional view of the silicon microphone after the back plate is formed in the steps of the manufacturing method. (H) Of the steps of the method of manufacturing the silicon microphone element of the present embodiment, the polishing stopper, the silicon oxide film, etc. Cross-sectional view of the silicon microphone after removal (i) Cross-sectional view of the silicon microphone after dividing the silicon microphone element from the substrate by cutting the scribe line in the steps of the method of manufacturing the silicon microphone element of the present embodiment 従来のシリコンマイク素子の構成図Configuration diagram of conventional silicon microphone element 従来のシリコンマイク素子の製造工程の説明図Explanatory drawing of the manufacturing process of the conventional silicon microphone element （ａ）従来のシリコンマイク素子における寄生容量の説明図 （ｂ）従来のシリコンマイク素子における寄生容量の低減構造を示す図(A) Explanatory drawing of the parasitic capacitance in the conventional silicon microphone element (b) The figure which shows the reduction structure of the parasitic capacitance in the conventional silicon microphone element

符号の説明Explanation of symbols

２０ シリコンマイク素子
２１ シリコン支持基板（第１基板）
２２ 酸化シリコン層（第１絶縁層）
２３ 可動電極板
２３ａ ダイアフラム
２３ｂ 気孔
２４ 犠牲層（第２絶縁層）
２５ バックプレート
２６、２７ 電極
３０ ＳＯＩ基板（積層基板）
３３ シリコン活性層
３４ シリコン酸化膜（第１絶縁膜）
３４ａ 開口部（第１開口部）
３５ シリコン酸化膜
３６ 研磨ストッパ（第３絶縁層）
３７ Ｓｉ-Ｂ-Ｏガラス層
３８ シリコン基板（第２基板）
３９ シリコン酸化膜（第２絶縁膜）
３９ａ 開口部（第２開口部）
４０ シリコン酸化膜（第３絶縁膜）
４０ａ 開口部（第３開口部）
４１ スクライブライン 20 Silicon microphone element 21 Silicon support substrate (first substrate)
22 Silicon oxide layer (first insulating layer)
23 Movable electrode plate 23a Diaphragm 23b Pore 24 Sacrificial layer (second insulating layer)
25 Back plate 26, 27 Electrode 30 SOI substrate (laminated substrate)
33 Silicon active layer 34 Silicon oxide film (first insulating film)
34a opening (first opening)
35 Silicon oxide film 36 Polishing stopper (third insulating layer)
37 Si-B-O glass layer 38 Silicon substrate (second substrate)
39 Silicon oxide film (second insulating film)
39a Opening (second opening)
40 Silicon oxide film (third insulating film)
40a opening (third opening)
41 Scribe Line

Claims (10)

基板と、前記基板上に形成された第１絶縁層と、前記第１絶縁層上に形成された可動電極板と、前記可動電極板から所定の間隔をおいて対向配置された固定電極板と、前記基板上に設けられ前記固定電極板を支持する支持部とを備え、
前記支持部は、前記第１絶縁層と、前記所定の間隔を設定する第２絶縁層と、前記可動電極板と同一の厚さで前記第１絶縁層上に形成された第３絶縁層とを含むことを特徴とする静電容量型センサ。 A substrate, a first insulating layer formed on the substrate, a movable electrode plate formed on the first insulating layer, and a fixed electrode plate disposed opposite to the movable electrode plate at a predetermined interval A support portion provided on the substrate and supporting the fixed electrode plate,
The support portion includes the first insulating layer, a second insulating layer that sets the predetermined interval, and a third insulating layer that is formed on the first insulating layer with the same thickness as the movable electrode plate. A capacitance type sensor comprising: 前記可動電極板、前記第１絶縁層及び前記基板は、それぞれ、ＳＯＩ基板のシリコン活性層、絶縁層及びシリコン支持基板によって形成されることを特徴とする請求項１に記載の静電容量型センサ。 2. The capacitive sensor according to claim 1, wherein the movable electrode plate, the first insulating layer, and the substrate are formed of a silicon active layer, an insulating layer, and a silicon support substrate of an SOI substrate, respectively. . 前記シリコン活性層の不純物濃度は、１０１８ｃｍ−３以下であることを特徴とする請求項２に記載の静電容量型センサ。 The capacitance type sensor according to claim 2, wherein an impurity concentration of the silicon active layer is 10 18 cm −3 or less. 前記可動電極板は、ダイアフラム、カンチレバー及びバネにより支持された可動板のうちの少なくとも一つであることを特徴とする請求項１から請求項３までのいずれか１項に記載の静電容量型センサ。 4. The capacitance type according to claim 1, wherein the movable electrode plate is at least one of a movable plate supported by a diaphragm, a cantilever, and a spring. 5. Sensor. 請求項１から請求項４までのいずれか１項に記載の静電容量型センサを備え、入力された音波の強度に応じて前記可動電極板を振動させ、前記可動電極板と前記固定電極板との間の静電容量の変化に基づいて前記音波を電気信号に変換することを特徴とするマイクロホン装置。 5. The capacitive sensor according to claim 1, wherein the movable electrode plate is vibrated according to the intensity of an input sound wave, and the movable electrode plate and the fixed electrode plate are oscillated. A microphone device that converts the sound wave into an electric signal based on a change in capacitance between 基板上に絶縁層と半導体層とが順次積層された積層基板の前記半導体層に開口部を有する絶縁膜を形成する工程と、前記開口部内の前記半導体層を除去し前記半導体層の研磨寸法を設定するための研磨ストッパ層を前記絶縁層上に形成する工程と、前記半導体層の厚さが前記研磨ストッパ層の厚さと一致するまで前記半導体層を研磨して可動電極板を形成する工程とを含むことを特徴とする静電容量型センサの製造方法。 Forming an insulating film having an opening in the semiconductor layer of the stacked substrate in which an insulating layer and a semiconductor layer are sequentially stacked on the substrate; and removing the semiconductor layer in the opening to reduce a polishing dimension of the semiconductor layer A step of forming a polishing stopper layer on the insulating layer for setting, a step of polishing the semiconductor layer until the thickness of the semiconductor layer matches the thickness of the polishing stopper layer, and forming a movable electrode plate A method of manufacturing a capacitive sensor, comprising: 第１基板上に絶縁層と半導体層とが順次積層された積層基板の前記半導体層に第１開口部を有する第１絶縁膜を形成する工程と、前記第１開口部内の前記半導体層を除去し前記半導体層の研磨寸法を設定するための研磨ストッパ層を前記絶縁層上に形成する工程と、前記半導体層の厚さが前記研磨ストッパ層の厚さと一致するまで前記半導体層を研磨して可動電極板を形成する工程と、前記可動電極板上に犠牲層を形成する工程と、前記犠牲層上に第２基板を貼り合わせる工程と、前記第１基板上に第２開口部を有する第２絶縁膜を形成する工程と、前記第２基板上に第３開口部を有する第３絶縁膜を形成する工程と、前記第２開口部内の前記第１基板を除去する工程と、前記第３開口部内の前記第２基板を除去して固定電極板を形成する工程と、前記固定電極板を支持する支持部を前記第１基板上に形成する工程とを含むことを特徴とする静電容量型センサの製造方法。 Forming a first insulating film having a first opening in the semiconductor layer of the stacked substrate in which an insulating layer and a semiconductor layer are sequentially stacked on the first substrate; and removing the semiconductor layer in the first opening Forming a polishing stopper layer on the insulating layer for setting the polishing dimension of the semiconductor layer, and polishing the semiconductor layer until the thickness of the semiconductor layer matches the thickness of the polishing stopper layer. A step of forming a movable electrode plate; a step of forming a sacrificial layer on the movable electrode plate; a step of bonding a second substrate on the sacrificial layer; and a second opening having a second opening on the first substrate. A step of forming a second insulating film, a step of forming a third insulating film having a third opening on the second substrate, a step of removing the first substrate in the second opening, and the third A process for forming the fixed electrode plate by removing the second substrate in the opening. When, method of manufacturing the capacitance-type sensor which comprises a step of forming a support portion for supporting the fixed electrode plate on the first substrate. 前記支持部を形成する工程において、前記支持部を形成する範囲とは異なる範囲に存在する前記犠牲層、前記第２絶縁膜、前記第３絶縁膜及び前記第１基板上の絶縁層を同時に除去することを特徴とする請求項７に記載の静電容量型センサの製造方法。 In the step of forming the support portion, the sacrificial layer, the second insulating film, the third insulating film, and the insulating layer on the first substrate that are present in a range different from the range in which the support portion is formed are simultaneously removed. The method of manufacturing a capacitive sensor according to claim 7. 前記支持部を形成する工程において、気孔及びスリットのいずれかを前記可動電極板に形成することを特徴とする請求項７又は請求項８に記載の静電容量型センサの製造方法。 9. The method of manufacturing a capacitive sensor according to claim 7, wherein in the step of forming the support portion, any one of pores and slits is formed in the movable electrode plate. 前記支持部を形成する工程において、スクライブラインを前記第１基板上に形成することを特徴とする請求項７から請求項９までのいずれか１項に記載の静電容量型センサの製造方法。 10. The method of manufacturing a capacitive sensor according to claim 7, wherein, in the step of forming the support portion, a scribe line is formed on the first substrate. 11.
JP2004294923A 2004-10-07 2004-10-07 Capacitance type sensor and manufacturing method thereof Expired - Fee Related JP4355273B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004294923A JP4355273B2 (en) 2004-10-07 2004-10-07 Capacitance type sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004294923A JP4355273B2 (en) 2004-10-07 2004-10-07 Capacitance type sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006108491A true JP2006108491A (en) 2006-04-20
JP4355273B2 JP4355273B2 (en) 2009-10-28

Family

ID=36377836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004294923A Expired - Fee Related JP4355273B2 (en) 2004-10-07 2004-10-07 Capacitance type sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4355273B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028512A (en) * 2006-07-19 2008-02-07 Yamaha Corp Pressure sensor and manufacturing method therefor
JP2008148283A (en) * 2006-12-06 2008-06-26 Korea Electronics Telecommun Condenser microphone having flexure hinge diaphragm, and method of manufacturing the same
JP2009038732A (en) * 2007-08-03 2009-02-19 Panasonic Corp Electronic component and manufacturing method thereof, and electronic device provided with electronic component
KR101033701B1 (en) 2007-06-04 2011-05-09 오므론 가부시키가이샤 Acoustic sensor
US8080835B2 (en) 2007-08-23 2011-12-20 Rohm Co., Ltd. Semiconductor device including a capacitance type sensor and method of manufacturing the same
US8735948B2 (en) 2007-11-13 2014-05-27 Rohm Co., Ltd. Semiconductor device
CN101742389B (en) * 2008-11-12 2014-08-06 台湾积体电路制造股份有限公司 Integrated circuit structure
WO2016129111A1 (en) * 2015-02-13 2016-08-18 株式会社日立製作所 Membrane device and method for manufacturing same
CN106211015A (en) * 2014-10-17 2016-12-07 现代自动车株式会社 Mike and manufacture method thereof
KR20180090133A (en) * 2017-02-02 2018-08-10 현대자동차주식회사 Microphone and manufacturing method thereof
CN111170265A (en) * 2018-11-13 2020-05-19 中芯国际集成电路制造(上海)有限公司 MEMS device and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101550636B1 (en) 2014-09-23 2015-09-07 현대자동차 주식회사 Micro phone and method manufacturing the same
KR101601219B1 (en) 2014-10-17 2016-03-08 현대자동차주식회사 Micro phone and method manufacturing the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028512A (en) * 2006-07-19 2008-02-07 Yamaha Corp Pressure sensor and manufacturing method therefor
JP2008148283A (en) * 2006-12-06 2008-06-26 Korea Electronics Telecommun Condenser microphone having flexure hinge diaphragm, and method of manufacturing the same
US8422702B2 (en) 2006-12-06 2013-04-16 Electronics And Telecommunications Research Institute Condenser microphone having flexure hinge diaphragm and method of manufacturing the same
US8605920B2 (en) 2006-12-06 2013-12-10 Electronics And Telecommunications Research Institute Condenser microphone having flexure hinge diaphragm and method of manufacturing the same
KR101033701B1 (en) 2007-06-04 2011-05-09 오므론 가부시키가이샤 Acoustic sensor
JP2009038732A (en) * 2007-08-03 2009-02-19 Panasonic Corp Electronic component and manufacturing method thereof, and electronic device provided with electronic component
US8080835B2 (en) 2007-08-23 2011-12-20 Rohm Co., Ltd. Semiconductor device including a capacitance type sensor and method of manufacturing the same
US8735948B2 (en) 2007-11-13 2014-05-27 Rohm Co., Ltd. Semiconductor device
CN101742389B (en) * 2008-11-12 2014-08-06 台湾积体电路制造股份有限公司 Integrated circuit structure
CN106211015A (en) * 2014-10-17 2016-12-07 现代自动车株式会社 Mike and manufacture method thereof
CN106211015B (en) * 2014-10-17 2020-05-15 现代自动车株式会社 Microphone and method for manufacturing the same
WO2016129111A1 (en) * 2015-02-13 2016-08-18 株式会社日立製作所 Membrane device and method for manufacturing same
JPWO2016129111A1 (en) * 2015-02-13 2017-10-26 株式会社日立製作所 Membrane device and manufacturing method thereof
US10761057B2 (en) 2015-02-13 2020-09-01 Hitachi, Ltd. Membrane device and method for manufacturing same
KR20180090133A (en) * 2017-02-02 2018-08-10 현대자동차주식회사 Microphone and manufacturing method thereof
KR102212575B1 (en) * 2017-02-02 2021-02-04 현대자동차 주식회사 Microphone and manufacturing method thereof
CN111170265A (en) * 2018-11-13 2020-05-19 中芯国际集成电路制造(上海)有限公司 MEMS device and method of manufacturing the same

Also Published As

Publication number Publication date
JP4355273B2 (en) 2009-10-28

Similar Documents

Publication Publication Date Title
US9938133B2 (en) System and method for a comb-drive MEMS device
US9266716B2 (en) MEMS acoustic transducer with silicon nitride backplate and silicon sacrificial layer
US7834409B2 (en) Micromechanical component and corresponding method for its manufacture
JP4144640B2 (en) Method for manufacturing vibration sensor
US7134179B2 (en) Process of forming a capacitative audio transducer
JP2009060600A (en) Condenser microphone
JP4355273B2 (en) Capacitance type sensor and manufacturing method thereof
JP2007067893A (en) Acoustical sensor
JP2008517523A (en) Silicon microphone
WO2014159552A1 (en) Mems acoustic transducer with silicon nitride backplate and silicon sacrificial layer
JP2010155306A (en) Microelectromechanical systems (mems) device and method of manufacturing the same
JP2000065665A (en) Micro-machine sensor and its manufacture
JP2010103701A (en) Mems sensor
JP4609363B2 (en) Condenser microphone and manufacturing method thereof
US20240158224A1 (en) Membrane support for dual backplate transducers
JP2002223499A (en) Condenser microphone and its manufacturing method and sound input device
JP2000155030A (en) Manufacture of angular velocity sensor
JP4944494B2 (en) Capacitive sensor
US11546711B2 (en) Process of fabricating lateral mode capacitive microphone
JP2009065606A (en) Vibration transducer
JP4396975B2 (en) Capacitor-type acoustic transducer and manufacturing method thereof
JP2005020411A (en) Manufacturing method of silicon microphone
JP5022198B2 (en) Method for manufacturing transducer substrate
JPH06163940A (en) Semiconductor pressure sensor
JP2008022332A (en) Diaphragm unit, silicon microphone having the same and method of manufacturing diaphragm unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140807

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees