JP2006066722A - EPITAXIAL SiC FILM, MANUFACTURING METHOD THEREFOR AND SiC SEMICONDUCTOR DEVICE - Google Patents

EPITAXIAL SiC FILM, MANUFACTURING METHOD THEREFOR AND SiC SEMICONDUCTOR DEVICE Download PDF

Info

Publication number
JP2006066722A
JP2006066722A JP2004248897A JP2004248897A JP2006066722A JP 2006066722 A JP2006066722 A JP 2006066722A JP 2004248897 A JP2004248897 A JP 2004248897A JP 2004248897 A JP2004248897 A JP 2004248897A JP 2006066722 A JP2006066722 A JP 2006066722A
Authority
JP
Japan
Prior art keywords
sic
epitaxial
substrate
buffer layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004248897A
Other languages
Japanese (ja)
Other versions
JP4442366B2 (en
Inventor
Hiroshi Shiomi
弘 塩見
Tsunenobu Kimoto
恒暢 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Corp
Kansai Electric Power Co Inc
Sixon Inc
Sumitomo Electric Industries Ltd
Original Assignee
Mitsubishi Corp
Kansai Electric Power Co Inc
Sixon Inc
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Corp, Kansai Electric Power Co Inc, Sixon Inc, Sumitomo Electric Industries Ltd filed Critical Mitsubishi Corp
Priority to JP2004248897A priority Critical patent/JP4442366B2/en
Publication of JP2006066722A publication Critical patent/JP2006066722A/en
Application granted granted Critical
Publication of JP4442366B2 publication Critical patent/JP4442366B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an epitaxial SiC film having no step bunching at its surface, and to provide a device that uses the film wherein a leak current is low and mobility of an MOS interface is high. <P>SOLUTION: In the epitaxial SiC film grown on the off-cut plane of an SiC substrate in a hexagonal crystal structure, the off-cut plane of the SiC substrate has an off-cut angle of ≥0.5° and ≤10°, from a face (0001); and the crystal direction of the off-cut plane is one direction of ≤±7.5°, from any one among 12 kinds of equivalent <21-30> directions ([21-30], [-2-130], [2-310], [-23-10], [12-30], [-1-230], [1-320], [-13-20], [-3120], [3-1-20], [-3210] and [3-2-10]) of the SiC substrate. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はSiCの単結晶エピタキシャル基板、その製造方法およびその上に作製された半導体デバイスに関する。   The present invention relates to a single crystal epitaxial substrate of SiC, a manufacturing method thereof, and a semiconductor device manufactured thereon.

近年、炭化珪素(SiC、シリコンカーバイト)あるいは窒化ガリウム(GaN)等の軽元素の化合物からなる半導体(化合物半導体)の研究が盛んである。化合物半導体は、N,C等の軽元素の化合物であるため、Si半導体に比較して結合エネルギーが大変強い。そのため、エネルギーの禁制帯幅(バンドギャップ)、絶縁破壊電界、熱伝導度が大きいという長所、特徴を有している。特に、大きな禁制帯幅(ワイドバンドギャップ)を活かして、高効率・高耐圧の電子機器やその素子(パワーデバイス)、高周波パワーデバイス、高温動作デバイス、あるいは青色から紫外発光をするデバイス用の材料として注目を集めている。   In recent years, research on semiconductors (compound semiconductors) made of light element compounds such as silicon carbide (SiC, silicon carbide) or gallium nitride (GaN) has been actively conducted. Since compound semiconductors are compounds of light elements such as N and C, their binding energy is very strong compared to Si semiconductors. Therefore, it has the advantages and characteristics of a large energy forbidden band (band gap), dielectric breakdown electric field, and thermal conductivity. In particular, taking advantage of the large forbidden bandwidth (wide band gap), materials for high-efficiency and high-voltage electronic devices and their elements (power devices), high-frequency power devices, high-temperature operating devices, or devices emitting blue to ultraviolet light Has attracted attention as.

かかる化合物半導体、例えばSiCを半導体デバイス(素子)として使用するためには、ある程度の大きさを有する高品質な単結晶を得る必要がある。しかしながら、前記のごとくSiC等の多くの化合物半導体は結合エネルギーが強い(Si−C間で、約4.5eV)ため、大気圧では高温でも融解せず、2000℃以上で昇華する。このため、シリコン(Si)等他の半導体材料で用いられるエキシマレーザで照射して溶融させ、融液が固化する際の再結晶化時に大きな単結晶を得る方法、即ち溶融液の再結晶化よるバルク結晶の育成が困難である。そこで従来は、SiC単結晶は、アチソン法と呼ばれる化学反応を利用する方法、レーリー法と呼ばれる昇華再結晶法を利用する方法により小片が得られていた。   In order to use such a compound semiconductor, for example, SiC as a semiconductor device (element), it is necessary to obtain a high-quality single crystal having a certain size. However, as described above, many compound semiconductors such as SiC have a strong binding energy (about 4.5 eV between Si and C), and therefore do not melt even at high temperature at atmospheric pressure and sublimate at 2000 ° C. or higher. For this reason, a method of obtaining a large single crystal upon recrystallization when the melt is solidified by irradiation with an excimer laser used in other semiconductor materials such as silicon (Si), that is, by recrystallization of the melt. Growth of bulk crystals is difficult. Therefore, conventionally, a single piece of SiC single crystal has been obtained by a method using a chemical reaction called the Atchison method and a method using a sublimation recrystallization method called the Rayleigh method.

最近は、これらの方法によって作製された炭化珪素の単結晶を基板として用い、この上に昇華再結晶化させる改良レーリー法によってSiCインゴットが育成され、この育成されたSiCインゴットをスライスし、スライス片を鏡面研磨してウエハ(ダイオード等を含む各種の半導体素子の基板)が製造されるようになった。さらにこのウエハ上に気相エピタキシャル成長法または液相エピタキシャル成長法によって目的規模のSiC単結晶を成長させ、この際に不純物密度と膜厚を制御した活性層を形成することが可能となっている。そして、このような方法で製造されたSiCを用いて、pn接合ダイオード、ショットキーダイオードや各種のトランジスタ等のSiC半導体デバイス(半導体素子)が作製されていた(非特許文献1)。   Recently, a SiC ingot was grown by a modified Rayleigh method in which a silicon carbide single crystal produced by these methods was used as a substrate and sublimated and recrystallized thereon, and the grown SiC ingot was sliced and sliced. The wafers (substrates of various semiconductor elements including diodes) have been manufactured by mirror polishing. Furthermore, it is possible to grow a SiC single crystal of a target scale on this wafer by vapor phase epitaxial growth or liquid phase epitaxial growth, and to form an active layer with controlled impurity density and film thickness. And SiC semiconductor devices (semiconductor element), such as a pn junction diode, a Schottky diode, and various transistors, were produced using SiC manufactured by such a method (nonpatent literature 1).

しかしながら、上記方法の内、アチソン法は珪石とコークスの混合物を電気炉で熱し、自然発生的な核形成によって結晶を析出させるので、不純物が多く、得られる結晶の形および結晶面の制御が困難である。またレーリー法では自然核発生的な核形成によって結晶が成長するので、結晶の形および結晶面の制御が困難である。
改良レーリー法では、例えば特公昭第59−48792号(特許文献1)の発明では、単一の結晶多形で成る大型のSiCインゴットが得られている。しかしマイクロパイプという大型の欠陥(<0001>軸方向に貫通する小孔)が、通常1〜50個cm−2(以下慣用に従って個の表示を省略する。)程度の密度で結晶に含まれている。また、C軸方向にバーガースベクトルを持つらせん転位が、10〜10cm−2程度存在する。
However, among the above methods, the Atchison method heats a mixture of silica and coke in an electric furnace and precipitates crystals by spontaneous nucleation, so there are many impurities and it is difficult to control the shape and crystal plane of the crystals obtained. It is. In the Rayleigh method, crystals grow due to spontaneous nucleation, making it difficult to control the crystal shape and crystal plane.
In the modified Rayleigh method, for example, in the invention of Japanese Patent Publication No. 59-48792 (Patent Document 1), a large SiC ingot composed of a single crystal polymorph is obtained. However, large defects called micropipes (small holes penetrating in the <0001> axial direction) are usually included in the crystal at a density of about 1 to 50 cm −2 (hereinafter, the display is omitted according to common usage). Yes. Further, there are about 10 3 to 10 4 cm −2 of screw dislocations having Burgers vectors in the C-axis direction.

通常はSiC{0001}面、あるいはこの面から<11−20>方向、あるいは<1−100>方向に3〜8度のオフ角度を設けた基板がエピタキシャル成長に使われる。この時、基板に存在するマイクロパイプ欠陥やらせん転位の大半がSiCエピタキシャル成長層に貫通すること、およびエピタキシャル成長層を用いて作製したSiCデバイスがマイクロパイプ欠陥を含むとデバイス特性が著しく悪化することが知られている。
したがって、マイクロパイプ欠陥は、大容量(大電流、高耐圧)のSiC半導体デバイスを高い歩留まりで製造するときの最大の障壁となっている。
Usually, a SiC {0001} plane or a substrate having an off angle of 3 to 8 degrees in the <11-20> direction or the <1-100> direction from this plane is used for epitaxial growth. At this time, it is known that most of the micropipe defects and screw dislocations existing in the substrate penetrate the SiC epitaxial growth layer, and that the device characteristics are remarkably deteriorated if the SiC device manufactured using the epitaxial growth layer contains micropipe defects. It has been.
Therefore, the micropipe defect is the greatest barrier when manufacturing a large capacity (large current, high breakdown voltage) SiC semiconductor device with a high yield.

また、通常用いられるSiC{0001}面、あるいはこの面から<11−20>方向、あるいは<1−100>方向に数度のオフ角度(成長平面と基底面の軸との傾き角度)を有するSiCウエハを用いてSiCのホモエピタキシャル成長を行うと、結晶表面における原子ステップの集合合体(ステップバンチング)現象が起こり易い。   Further, the SiC {0001} plane that is usually used, or an off-angle of several degrees (tilt angle between the growth plane and the axis of the basal plane) in the <11-20> direction or the <1-100> direction from this plane When SiC homoepitaxial growth is performed using a SiC wafer, an atomic step aggregation (step bunching) phenomenon easily occurs on the crystal surface.

すなわち、このオフカットの<11−20>あるいは<1−100>方向は、六方晶系結晶の2つの代表的な劈開面に垂直な方向であり、これらの方向は結晶の結合が切断されやすい。このような結晶構造の特性を反映して、これらの方向にオフした基板上のエピタキシャル層は、オフ方向と垂直方向に表面の原子ステップが平行に整然とならぶ。そのため、ステップのスピードのばらつきが生じるとこれらのステップ同士がお互い合体して、高い段差のステップが発生しやすい。   That is, the <11-20> or <1-100> direction of this off-cut is a direction perpendicular to two typical cleavage planes of the hexagonal crystal, and these directions tend to break the crystal bond. . Reflecting such characteristics of the crystal structure, the epitaxial layer on the substrate turned off in these directions has the atomic steps on the surface arranged in order in parallel to the off direction. For this reason, when variations in step speed occur, these steps are combined with each other, and a step with a high step is likely to occur.

このステップバンチングの度合いが大きくなるとSiCエピタキシャル成長層の表面粗さが増大し、金属−酸化膜−半導体(MOS)界面の平坦性が悪化するので、MOS型電界効果トランジスタ(MOSFET)の反転層チャネル移動度が低下する。
また、pn接合、ショットキー障壁界面の平坦性が悪化して接合界面における電界集中が発生し、耐圧の低下、漏れ電流の増大などの問題を引き起こす。
As the degree of step bunching increases, the surface roughness of the SiC epitaxial growth layer increases and the flatness of the metal-oxide-semiconductor (MOS) interface deteriorates. Therefore, the channel movement of the inversion layer of the MOS field effect transistor (MOSFET) The degree decreases.
In addition, the flatness of the pn junction and the Schottky barrier interface deteriorates, and electric field concentration occurs at the junction interface, causing problems such as a decrease in breakdown voltage and an increase in leakage current.

SiCには多数の結晶多形(ポリタイプ)が存在するが、この中で4H型ポリタイプ(Ramsdellの表記法で「4H−SiC」と表記されるもの。Hは、六方晶であることを示し、数字は原子積層が記載された数字の数の層、例えば前記の場合は4層で、一周期となる結晶構造を示す。本発明の出願書類では、原則としてこの表記法を使用する)が高い移動度を有し、ドナーやアクセプタのイオン化エネルギーも小さいことから、SiC半導体デバイス作製に最適なSiCポリタイプであると考えられている。   Many crystal polymorphs (polytypes) exist in SiC. Among them, 4H type polytype (Ramsdell notation "4H-SiC". H is a hexagonal crystal. The number indicates the number of layers in which the atomic stacking is described, for example, in the above case, the number of layers, for example, four layers, and indicates a crystal structure that constitutes one period. Has a high mobility, and the ionization energy of donors and acceptors is small, it is considered to be an SiC polytype that is optimal for the production of SiC semiconductor devices.

しかしながら、4H−SiC{0001}面、あるいはこの面から<11−20>方向数度のオフ角度を設けた基板上のエピタキシャル成長層(特許文献2)、あるいは<1−100>方向に数度のオフ角度を設けた基板上のエピタキシャル成長層(特許文献3)を用いて反転型MOSFETを作製すると、チャネル移動度が1〜20cm/Vs程度と非常に小さく、高性能トランジスタを実現できない。 However, the 4H-SiC {0001} plane, or an epitaxial growth layer on the substrate provided with an off angle of several degrees in the <11-20> direction from this plane (Patent Document 2), or several degrees in the <1-100> direction When an inversion MOSFET is manufactured using an epitaxially grown layer (Patent Document 3) on a substrate provided with an off angle, the channel mobility is as very low as about 1 to 20 cm 2 / Vs, and a high-performance transistor cannot be realized.

これらの問題を解決するために、特許文献4ではSiCの(0001)面以外の面、例えば(1−100)面等を持った種結晶を用いて改良レーリー法による成長を行うことで、マイクロパイプ数の少ないSiCインゴットを得ている。   In order to solve these problems, in Patent Document 4, growth is performed by an improved Rayleigh method using a seed crystal having a surface other than the (0001) plane of SiC, for example, a (1-100) plane. An SiC ingot with a small number of pipes is obtained.

しかしながら、SiC(1−100)面上にエピタキシャル成長を行うと、成長時に積層欠陥が発生しやすく、半導体デバイス作製に十分な高品質SiC単結晶を得るのが困難である。一方、SiC(11−20)基板を用いることでもマイクロパイプ欠陥が低減されることが知られているが、SiC(11−20)基板上に高品質のSiCエピタキシャル成長層を作製することは容易ではなく、エピタキシャル成長と基板の界面に不純物密度の差に起因する歪みが発生し、エピタキシャル成長層の結晶性に悪影響を与える。   However, when epitaxial growth is performed on the SiC (1-100) plane, stacking faults are likely to occur during growth, and it is difficult to obtain a high-quality SiC single crystal sufficient for semiconductor device fabrication. On the other hand, it is known that micropipe defects are also reduced by using a SiC (11-20) substrate, but it is not easy to produce a high-quality SiC epitaxial growth layer on a SiC (11-20) substrate. However, distortion due to the difference in impurity density occurs at the interface between the epitaxial growth and the substrate, which adversely affects the crystallinity of the epitaxial growth layer.

また、従来は6H型ポリタイプの6H−SiC(11−20)面が研究されてきたが、この面の上にデバイスを作製すると、電子移動度の異方性が問題となる。すなわち、6H−SiC結晶中では、<0001>軸方向の電子移動度が<1−100>、<11−20>方向の移動度の20〜30%程度と小さい。このため、6H−SiC(11−20)面上のデバイスでは、面内の電気伝導に3〜5倍の異方性が生じてしまう。
特公昭59−48792号公報 米国特許第4912064号公報 特表2003−502857号公報 特許第2804860号公報 松波弘之 編著「半導体SiC技術と応用」日刊工業新聞社 2003年3月出版。第4章。
Conventionally, the 6H-polytype 6H—SiC (11-20) surface has been studied. However, when a device is fabricated on this surface, anisotropy of electron mobility becomes a problem. That is, in the 6H—SiC crystal, the electron mobility in the <0001> axis direction is as small as about 20 to 30% of the mobility in the <1-100> and <11-20> directions. For this reason, in the device on the 6H—SiC (11-20) plane, anisotropy of 3 to 5 times occurs in the in-plane electrical conduction.
Japanese Examined Patent Publication No.59-48792 U.S. Pat. No. 4,912,064 Japanese translation of PCT publication No. 2003-502857 Japanese Patent No. 2804860 Edited by Hiroyuki Matsunami, "Semiconductor SiC Technology and Applications" published by Nikkan Kogyo Shimbun in March 2003. Chapter 4.

このため、ステップフロー成長が促進され、しかも基板にマイクロパイプやらせん転移が存在する場合でも、作製あるいは形成された成長膜ではそのような欠陥が消滅するSiC膜のエピタキシャル成長による製造方法の開発が望まれていた。
また、エピタキシャル成長表面の平坦性が著しく改善され、異種ポリタイプの混入が完全に抑制され、ステップバンチングが抑制され、さらに平坦なエピタキシャル成面の得られるSiC膜のエピタキシャル成長による製造方法の開発が望まれていた。
For this reason, it is hoped to develop a manufacturing method by epitaxial growth of an SiC film in which step defects are promoted and such a defect disappears in a grown film formed or formed even when a micropipe or a spiral transition exists in the substrate. It was rare.
Also, it is desired to develop a manufacturing method by epitaxial growth of a SiC film in which the flatness of the epitaxially grown surface is remarkably improved, mixing of different polytypes is completely suppressed, step bunching is suppressed, and a flat epitaxial surface is obtained. It was.

また、以上の結果、高品質かつ表面平坦性のよいエピタキシャルSiC膜やSiC膜の基板の実現が望まれていた。
また、さらに以上のSiC膜を使用した、異方性がなく、大電流に使用でき、高耐圧性に優れたウエハ(基板)やデバイスの実現が望まれていた。
In addition, as a result of the above, it has been desired to realize an epitaxial SiC film or SiC film substrate having high quality and good surface flatness.
Further, it has been desired to realize a wafer (substrate) or device that uses the above SiC film, has no anisotropy, can be used for a large current, and has excellent high pressure resistance.

本発明は、以上の課題を解決するためになされたものであり、SiC基板として基板の<21−30>結晶方向に(0001)面から0.5°以上10°以下のオフカット角度を有する六方晶系SiC結晶基板のオフカット面上で成長させたエピタキシャルSiC(炭化珪素)膜を用いるものである。   The present invention has been made to solve the above problems, and has an off-cut angle of 0.5 ° or more and 10 ° or less from the (0001) plane in the <21-30> crystal direction of the substrate as a SiC substrate. An epitaxial SiC (silicon carbide) film grown on an offcut surface of a hexagonal SiC crystal substrate is used.

また、基板とエピタキシャル層の不純物密度差に起因する格子不整合による歪みを緩和するために、バッファ層を形成するものである。
また、このバッファ層や、その上に形成するデバイス作製用の活性層の成長には、膜厚や不純物ドーピングの制御性、成長層の表面平坦性に優れた化学気相堆積法を用いるものである。
以下、各請求項の内容と効果等を示す。
In addition, a buffer layer is formed in order to alleviate distortion due to lattice mismatch caused by a difference in impurity density between the substrate and the epitaxial layer.
The buffer layer and the active layer for device fabrication formed thereon are grown using a chemical vapor deposition method with excellent controllability of film thickness and impurity doping and surface flatness of the growth layer. is there.
The contents and effects of each claim will be described below.

請求項1に記載の発明は、六方晶系結晶構造を有するSiC基板のオフカット面上で成長させたエピタキシャルSiC膜であって、
前記SiC基板のオフカット面が、(0001)面から0.5°以上10°以下のオフカット角度を有し、
前記オフカット面の結晶方向が、前記SiC基板の12種の等価な<21−30>方向([21−30]、[−2−130]、[2−310]、[−23−10]、[12−30]、[−1−230]、[1−320]、[−13−20]、[−3120]、[3−1−20]、[−3210]および[3−2−10]方向)のいずれかの方向から±7.5°以下のうちの1方向を向いていることを特徴とするエピタキシャルSiC膜である。
The invention according to claim 1 is an epitaxial SiC film grown on an off-cut surface of a SiC substrate having a hexagonal crystal structure,
The off-cut surface of the SiC substrate has an off-cut angle of 0.5 ° to 10 ° from the (0001) plane;
The crystal direction of the off-cut surface is 12 equivalent <21-30> directions of the SiC substrate ([21-30], [-2-130], [2-310], [-23-10] , [12-30], [-1-230], [1-320], [-13-20], [-3120], [3-1-20], [-3210] and [3-2-2] The epitaxial SiC film is oriented in one direction of ± 7.5 ° or less from any direction of [10] direction).

本請求項の発明においては、SiC基板のオフカット面が(0001)面から0.5°以上10°以下のオフカット角度を有し、前記オフカット面の結晶方向が前記基板の12種の等価な<21−30>方向のいずれかから±7.5°以内に構成されているため、2次元のオフセット角の方向となり、ステップバンチングがなくなる。   In the invention of this claim, the off-cut surface of the SiC substrate has an off-cut angle of 0.5 ° or more and 10 ° or less from the (0001) plane, and the crystal direction of the off-cut surface is 12 kinds of the substrate. Since it is configured within ± 7.5 ° from any one of the equivalent <21-30> directions, it becomes a two-dimensional offset angle direction and step bunching is eliminated.

また、このようなオフカット面上で成長させたエピタキシャルSiC膜を利用した半導体デバイスは、リーク電流が抑制され、またMOS界面の移動度が高くなる。
また、ステップフロー成長が促進されるため、SiC基板にマイクロパイプやらせん転移が存在していても、成長膜ではかかる欠陥が消滅する。
In addition, in a semiconductor device using an epitaxial SiC film grown on such an off-cut surface, leakage current is suppressed and the mobility at the MOS interface is increased.
In addition, since step flow growth is promoted, such defects disappear in the growth film even if micropipe or spiral transition exists in the SiC substrate.

請求項2に記載の発明は、前記のSiC膜であって、前記SiC基板が、4H−SiCであることを特徴とする請求項1に記載のエピタキシャルSiC膜である。   The invention according to claim 2 is the epitaxial SiC film according to claim 1, wherein the SiC substrate is 4H—SiC.

前記SiC基板が4H−SiCであるため、エピタキシャル成長膜も4H−SiCとなる。このため、電子移動度、禁制帯幅や絶縁破壊電界が大きく、電気伝導の異方性が少なく、ドナーやアクセプタ準位が比較的浅い良質の単結晶ウエハが製造可能になり、優れた半導体デバイスの製造が可能となる。   Since the SiC substrate is 4H—SiC, the epitaxial growth film is also 4H—SiC. This makes it possible to manufacture high-quality single crystal wafers with high electron mobility, forbidden band width, dielectric breakdown electric field, low electrical conduction anisotropy, and relatively shallow donor and acceptor levels. Can be manufactured.

請求項3に記載の発明は、前記のSiC膜であって、前記SiC基板が、6H−SiCであることを特徴とする請求項1に記載のエピタキシャルSiC膜である。   A third aspect of the present invention is the epitaxial SiC film according to the first aspect, wherein the SiC film is 6H—SiC.

前記基板が6H−SiCであるため、エピタキシャル成長膜も6H−SiCとなる。
6H−SiCは、4H−SiCに比べてMOS界面の移動度(酸化膜−半導体界面での電子の移動度)が高いため、高性能MOS型トランジスタに優れている。
Since the substrate is 6H—SiC, the epitaxial growth film is also 6H—SiC.
6H-SiC is superior in high-performance MOS transistors because it has higher mobility at the MOS interface (electron mobility at the oxide film-semiconductor interface) than 4H-SiC.

請求項4に記載の発明は、前記のSiC膜であって、前記オフカット面の結晶方向が、前記12種の等価な<21−30>方向のいずれかの方向から±5°以下のうちの1方向を向いていることを特徴とする請求項1ないし請求項3のいずれかに記載のエピタキシャルSiC膜である。   The invention according to claim 4 is the SiC film, wherein a crystal direction of the off-cut surface is ± 5 ° or less from any one of the 12 kinds of equivalent <21-30> directions. The epitaxial SiC film according to any one of claims 1 to 3, wherein the epitaxial SiC film is directed in one direction.

オフカット面の結晶方向が、狭く選定されているため、高品質のエピタキシャルSiC膜を得ることができる。   Since the crystal direction of the off-cut surface is selected to be narrow, a high quality epitaxial SiC film can be obtained.

請求項5に記載は、前記のSiC膜であって、前記オフカット面の結晶方向が、前記12種の等価な<21−30>方向のいずれかの方向から±2.5°以下のうちの1方向を向いていることを特徴とする請求項1ないし請求項4のいずれかに記載のエピタキシャルSiC膜である。   The SiC film according to claim 5, wherein a crystal direction of the off-cut surface is ± 2.5 ° or less from any one of the 12 kinds of equivalent <21-30> directions. 5. The epitaxial SiC film according to claim 1, wherein the epitaxial SiC film is directed in one direction.

オフカット面の結晶方向がより狭く選定されているため、より高品質のエピタキシャルSiC膜を得ることができる。   Since the crystal direction of the off-cut surface is selected to be narrower, a higher quality epitaxial SiC film can be obtained.

請求項6に記載の発明は、前記のSiC膜であって、前記オフカット面の結晶方向が、前記12種の等価な<21−30>方向のいずれかの方向から±1.5°以下のうちの1方向を向いていることを特徴とする請求項1ないし請求項5のいずれかに記載のエピタキシャルSiC膜である。   The invention according to claim 6 is the SiC film, wherein a crystal direction of the off-cut surface is ± 1.5 ° or less from any one of the 12 kinds of equivalent <21-30> directions. 6. The epitaxial SiC film according to claim 1, wherein the epitaxial SiC film is oriented in one direction.

前記よりさらに高品質のエピタキシャルSiC膜を得ることができる。   An even higher quality epitaxial SiC film can be obtained.

請求項7に記載の発明は、前記のSiC膜であって、前記SiC基板が、マイクロパイプ欠陥、あるいはらせん転位を10cm−2以上有し、さらにエピタキシャルSiC膜が、バッファ層と前記バッファ層の上に設けられた活性層を有し、
さらに前記バッファ層は、化学気相堆積法で成長させた、厚さが0.3〜15μmであり、内部でマイクロパイプ欠陥が前記SiC基板に比較して80%以下に減少させたバッファ層であることを特徴とするエピタキシャルSiC膜である。
The invention according to claim 7 is the SiC film, wherein the SiC substrate has a micropipe defect or a screw dislocation of 10 cm −2 or more, and the epitaxial SiC film includes a buffer layer and a buffer layer. Having an active layer provided thereon,
Further, the buffer layer is a buffer layer grown by chemical vapor deposition, having a thickness of 0.3 to 15 μm and having micropipe defects reduced to 80% or less compared to the SiC substrate. It is an epitaxial SiC film characterized by being.

前記バッファ層により、基板とエピタキシャル層の不純物密度の差に起因する格子不整合による歪みを緩和させることができる。
このことは、SiC基板に多少の欠陥があっても使用できるため、基板の入手の自由度が増すことにつながる。
また、エピタキシャル成長で形成されたSiC膜には、ステップバンチングがないため、リーク電流が抑制され、またMOS界面の移動度が高い半導体デバイスを提供することができる。
なお、バッファ層の厚さは、形成に要する時間、エネルギーとバッファ層の機能発揮を参酌して厚さを決めている。
The buffer layer can alleviate distortion due to lattice mismatch caused by the difference in impurity density between the substrate and the epitaxial layer.
This can be used even if the SiC substrate has some defects, leading to an increase in the degree of freedom in obtaining the substrate.
In addition, since the SiC film formed by epitaxial growth does not have step bunching, it is possible to provide a semiconductor device in which leakage current is suppressed and the mobility at the MOS interface is high.
The thickness of the buffer layer is determined in consideration of the time required for formation, energy, and the function of the buffer layer.

請求項8に記載の発明は、前記のSiC膜であって、前記バッファ層は、窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子を含むバッファ層であることを特徴とする請求項1ないし請求項7のいずれかに記載のエピタキシャルSiC膜である。   The invention according to claim 8 is the SiC film, wherein the buffer layer is a buffer layer containing at least one impurity atom of nitrogen, phosphorus, aluminum, and boron. The epitaxial SiC film according to claim 7.

バッファ層に不純物原子を含ませることにより、不純物濃度の高い基板との格子整合性を高めて、エピタキシャル膜と、基板との界面の歪みを少なくすることができるとともに、不純物添加により、基板のマイクロパイプの閉塞を促進することで、高品質のエピタキシャルSiC膜を得ることができる。このような不純物原子としては、窒素、リン、アルミニウム、ボロンが特に効果的である。   By including impurity atoms in the buffer layer, lattice matching with a substrate having a high impurity concentration can be improved, and distortion at the interface between the epitaxial film and the substrate can be reduced. By promoting the blockage of the pipe, a high quality epitaxial SiC film can be obtained. Nitrogen, phosphorus, aluminum, and boron are particularly effective as such impurity atoms.

請求項9に記載の発明は、前記のSiC膜であって、前記バッファ層は、窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子を、2×1015〜3×1019cm−3の密度で含むバッファ層であることを特徴とする請求項8に記載のエピタキシャルSiC膜である。 The invention according to claim 9 is the SiC film, wherein the buffer layer contains at least one impurity atom of nitrogen, phosphorus, aluminum, and boron at 2 × 10 15 to 3 × 10 19 cm −3. The epitaxial SiC film according to claim 8, wherein the epitaxial SiC film has a density of

前記バッファ層に、前記不純物原子を前記範囲の密度で含ませることにより、不純物濃度の高い基板との格子整合性を高めて、エピタキシャル膜と、基板との界面の歪みを少なくすることができるとともに、不純物添加により、基板のマイクロパイプの閉塞を促進することで、高品質のエピタキシャルSiC膜を得ることができる。不純物濃度が低いと上記の効果は発現せず、また濃度が高すぎると、結晶性が悪化するという問題が発生する。   By including the impurity atoms in the buffer layer at a density in the above range, lattice matching with a substrate having a high impurity concentration can be improved, and distortion at the interface between the epitaxial film and the substrate can be reduced. The high-quality epitaxial SiC film can be obtained by promoting the blockage of the micropipe of the substrate by adding impurities. If the impurity concentration is low, the above effect is not exhibited, and if the impurity concentration is too high, there is a problem that crystallinity is deteriorated.

請求項10に記載の発明は、前記のSiC膜であって、前記バッファ層は、その内部の窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子の密度が、前記SiC基板中の不純物原子の密度より低いバッファ層であることを特徴とする請求項8または請求項9に記載のSiCエピタキシャルウエハである。   The invention according to claim 10 is the SiC film, wherein the buffer layer has an impurity atom density of at least one of nitrogen, phosphorus, aluminum, and boron inside the SiC substrate. The SiC epitaxial wafer according to claim 8 or 9, wherein the buffer layer has a density lower than that of the SiC epitaxial wafer.

これにより、SiC基板と、不純物濃度が低い活性層との間の格子不整合を緩和することができ高品質のエピタキシャルSiC膜を得ることができる。   Thereby, the lattice mismatch between the SiC substrate and the active layer having a low impurity concentration can be relaxed, and a high-quality epitaxial SiC film can be obtained.

請求項11に記載の発明は、前記のSiC膜であって、前記バッファ層は、その内部の窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子の密度が、前記SiC基板から前記活性層に向かって徐々に減少させたバッファ層であることを特徴とする請求項8ないし請求項10のいずれかに記載のエピタキシャルSiC膜である。   The invention according to claim 11 is the SiC film, wherein the buffer layer has a density of at least one impurity atom of nitrogen, phosphorus, aluminum and boron in the active layer from the SiC substrate. 11. The epitaxial SiC film according to claim 8, wherein the epitaxial SiC film is a buffer layer that is gradually decreased toward the surface.

これにより、歪みが少なく、原子レベルで平坦な高品質のエピタキシャルSiC膜を得ることができる。
なお、エピタキシャル成長時に添加する不純物ガスの量を徐々に減少させることにより、不純物密度をSiC基板から活性層に向かって徐々に減少させることができる。
Thereby, it is possible to obtain a high-quality epitaxial SiC film with little distortion and flat at the atomic level.
The impurity density can be gradually decreased from the SiC substrate toward the active layer by gradually decreasing the amount of impurity gas added during epitaxial growth.

請求項12に記載の発明は、前記SiC基板および前記バッファ層が、4H−SiCであることを特徴とする請求項2、請求項4ないし請求項11のいずれかに記載のエピタキシャルSiC膜である。   The invention according to claim 12 is the epitaxial SiC film according to claim 2, wherein the SiC substrate and the buffer layer are 4H—SiC. .

これにより、移動度に異方性がなく、高いドリフト移動度が得られる4H型のエピタキシャルSiC膜を得ることができる。   As a result, a 4H type epitaxial SiC film that has no anisotropy in mobility and high drift mobility can be obtained.

請求項13に記載の発明は、前記活性層が、化学気相堆積法で成長させた厚さ2μm以上の活性層であることを特徴とする請求項1ないし請求項12のいずれかに記載のエピタキシャルSiC膜である。   The invention according to claim 13 is characterized in that the active layer is an active layer having a thickness of 2 μm or more grown by chemical vapor deposition. It is an epitaxial SiC film.

これによりSi半導体デバイスを凌駕する耐圧と動作速度を有する高効率の半導体デバイスを実現することができるエピタキシャルSiC膜を得ることができる。   Thereby, an epitaxial SiC film capable of realizing a highly efficient semiconductor device having a breakdown voltage and an operating speed that surpasses that of a Si semiconductor device can be obtained.

請求項14に記載の発明は、請求項1ないし請求項13のいずれかに記載のエピタキシャルSiC膜を有することを特徴とするSiCエピタキシャルウエハである。   A fourteenth aspect of the present invention is a SiC epitaxial wafer comprising the epitaxial SiC film according to any one of the first to thirteenth aspects.

このSiCエピタキシャルウエハを用いることにより、Si半導体デバイスを凌駕する耐圧と動作速度を有する高効率の半導体デバイスを提供することができる。   By using this SiC epitaxial wafer, it is possible to provide a high-efficiency semiconductor device having a breakdown voltage and operating speed that surpasses that of a Si semiconductor device.

請求項15に記載の発明は、請求項1ないし請求項13のいずれかに記載のエピタキシャルSiC膜を用いて作製されたことを特徴とするSiC半導体デバイスである。   A fifteenth aspect of the present invention is a SiC semiconductor device manufactured using the epitaxial SiC film according to any one of the first to thirteenth aspects.

このようにして得られたSiC半導体デバイスは、耐圧特性と省エネ特性に優れたSiC半導体デバイスであり、高品質の半導体電子部品を提供することができる。   The SiC semiconductor device obtained in this way is a SiC semiconductor device excellent in breakdown voltage characteristics and energy saving characteristics, and can provide a high-quality semiconductor electronic component.

請求項16に記載の発明は、請求項14に記載のSiCエピタキシャルウエハを用いて作製されたことを特徴とするSiC半導体デバイスである。   A sixteenth aspect of the present invention is an SiC semiconductor device manufactured using the SiC epitaxial wafer according to the fourteenth aspect.

請求項17に記載の発明は、前記のSiC半導体デバイスにおいて、前記SiC半導体デバイスが、表面に金属/SiCのショットキー障壁を有することを特徴とする請求項15または請求項16に記載のSiC半導体デバイスである。   The invention according to claim 17 is the SiC semiconductor according to claim 15 or 16, wherein the SiC semiconductor device has a metal / SiC Schottky barrier on a surface thereof. It is a device.

これにより、優れたショットキーダイオードが得られる。   Thereby, an excellent Schottky diode can be obtained.

請求項18に記載の発明は、前記SiC半導体デバイスが、エピタキシャル成長時に不純物原子を混入する、または不純物原子をイオン注入することによって形成されたpn接合部を有することを特徴とする請求項15ないし請求項17のいずれかに記載のSiC半導体デバイスである。   According to an eighteenth aspect of the present invention, the SiC semiconductor device has a pn junction formed by mixing impurity atoms at the time of epitaxial growth or ion implantation of impurity atoms. Item 18. The SiC semiconductor device according to Item 17.

これにより、優れたSiC半導体デバイスが得られる。
なお、イオン注入は、電圧で加速して打ち込むイオンドーピング等が適している。
Thereby, an excellent SiC semiconductor device can be obtained.
For ion implantation, ion doping that is accelerated by voltage and implanted is suitable.

請求項19に記載の発明は、前記のSiC半導体デバイスにおいて、前記SiC半導体デバイスが、熱酸化または化学気相堆積法で形成された酸化膜をゲート絶縁膜として有するMOS型SiC半導体デバイスであることを特徴とする請求項15ないし請求項18のいずれかに記載のSiC半導体デバイスである。   The invention according to claim 19 is the MOS semiconductor device according to claim 19, wherein the SiC semiconductor device has an oxide film formed by thermal oxidation or chemical vapor deposition as a gate insulating film. The SiC semiconductor device according to any one of claims 15 to 18, characterized by:

これにより、優れたSiC半導体デバイスが得られる。
また、酸化膜であるため、コスト、対電圧性、耐腐食性、耐熱性等が優れ、製造の際しての廃棄物も問題が少ない。
Thereby, an excellent SiC semiconductor device can be obtained.
Further, since it is an oxide film, it has excellent cost, voltage resistance, corrosion resistance, heat resistance, etc., and there are few problems with waste during production.

請求項20に記載の発明は、前記のSiC半導体デバイスにおいて、前記SiC半導体デバイスが、熱酸化あるいは化学気相堆積法で形成された酸化膜を、表面保護膜またはその一部として有するものであることを特徴とする請求項15ないし請求項19のいずれかに記載のSiC半導体デバイスである。   The invention according to claim 20 is the SiC semiconductor device, wherein the SiC semiconductor device has an oxide film formed by thermal oxidation or chemical vapor deposition as a surface protective film or a part thereof. 20. The SiC semiconductor device according to claim 15, wherein the SiC semiconductor device is a semiconductor device.

これにより、素子が外力等から保護され、一層優れたSiC半導体デバイスとなる。   Thereby, an element is protected from external force etc., and it becomes a more excellent SiC semiconductor device.

請求項21に記載の発明は、六方晶系結晶構造を有するSiC基板のオフカット面上で、エピタキシャルSiC膜を成長させることによりエピタキシャルSiC膜を製造するエピタキシャルSiC膜の製造方法であって、
前記SiC基板のオフカット面が、(0001)面から0.5°以上10°以下のオフカット角度を有するように選定し、
さらに前記オフカット面の結晶方向が、前記SiC基板の12種の等価な<21−30>方向([21−30]、[−2−130]、[2−310]、[−23−10]、[12−30]、[−1−230]、[1−320]、[−13−20]、[−3120]、[3−1−20]、[−3210]および[3−2−10]方向)のいずれかの方向から±7.5°以下のうちの1方向を向いているように選定する
オフカット面選定ステップを有することを特徴とするエピタキシャルSiC膜の製造方法である。
The invention described in claim 21 is an epitaxial SiC film manufacturing method for manufacturing an epitaxial SiC film by growing an epitaxial SiC film on an off-cut surface of a SiC substrate having a hexagonal crystal structure,
The SiC substrate off-cut surface is selected to have an off-cut angle of 0.5 ° or more and 10 ° or less from the (0001) plane,
Further, the crystal orientation of the off-cut surface is the 12 equivalent <21-30> directions ([21-30], [-2-130], [2-310], [-23-10] of the SiC substrate. ], [12-30], [-1-230], [1-320], [-13-20], [-3120], [3-1-20], [-3210] and [3-2] −10] direction), and an off-cut surface selection step for selecting the direction so as to face one direction of ± 7.5 ° or less. .

これにより、前記方向のオフ基板でステップフロー成長が促進され、このため基板にマイクロパイプやらせん転位が存在していても、これらの欠陥が消滅していく。
また、(0001)面の二つの代表的な劈開面の法線方向、例えば具体的な方向として[11−20]方向および[10−10]のその両ベクトルの合成ベクトルの[21−30]方向(等価的な表示では<21−30>方向)にオフするため、ステップのマクロなうねりが発生し、お互いが整然と平行に並ばないようになり、ステップバンチングが抑制され、平坦なエピタキシャル面が得られる。
また、各種の欠陥のない、そして優れた性質のエピタキシャルSiC膜が効率よく製造可能になる。
As a result, step flow growth is promoted by the off-substrate in the above-described direction, so that these defects disappear even if micropipes and screw dislocations are present on the substrate.
In addition, the normal direction of two typical cleavage planes of the (0001) plane, for example, [21-30] of the combined vector of the [11-20] direction and [10-10] vector as specific directions. Since it is turned off in the direction (<21-30> direction in equivalent display), macro undulations of steps occur, and they do not line up in order and in parallel, step bunching is suppressed, and a flat epitaxial surface is formed. can get.
In addition, an epitaxial SiC film having various defects and excellent properties can be efficiently manufactured.

請求項22に記載の発明は、前記のSiC膜の製造方法であって、前記SiC基板として、マイクロパイプ欠陥、またはらせん転位を10cm−2以上有する基板を選定するSiC基板選定ステップと、
前記SiC基板の上に、厚さが0.3〜15μm、かつ前記SiC基板に比較してその内部でマイクロパイプ欠陥が80%以下に減少させたバッファ層を化学気相堆積法で成長させるバッファ層形成ステップと、
前記バッファ層の上に活性層を形成する活性層形成ステップとを有していることを特徴とする請求項21に記載のエピタキシャルSiC膜の製造方法である。
The invention according to claim 22 is the method for manufacturing the SiC film, wherein the SiC substrate selection step is to select a substrate having a micropipe defect or a screw dislocation of 10 cm −2 or more as the SiC substrate;
A buffer on which a buffer layer having a thickness of 0.3 to 15 μm and having micropipe defects reduced to 80% or less compared to the SiC substrate is grown by chemical vapor deposition on the SiC substrate. A layer forming step;
The method for producing an epitaxial SiC film according to claim 21, further comprising an active layer forming step of forming an active layer on the buffer layer.

これにより、基板とエピタキシャル層の不純物密度の差に起因する格子不整合による歪みが緩和され、優れたエピタキシャルSiC膜が製造可能になる。   Thereby, distortion due to lattice mismatch caused by the difference in impurity density between the substrate and the epitaxial layer is alleviated, and an excellent epitaxial SiC film can be manufactured.

請求項23に記載の発明は、前記のSiC膜の製造方法であって、前記バッファ層に、窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子を含ませるドナー添加ステップを有することを特徴とする請求項21または請求項22に記載のエピタキシャルSiC膜の製造方法である。   The invention according to claim 23 is the method for manufacturing the SiC film, comprising a donor addition step in which the buffer layer contains at least one impurity atom of nitrogen, phosphorus, aluminum, and boron. A method for producing an epitaxial SiC film according to claim 21 or claim 22.

請求項24に記載の発明は、前記のSiC膜の製造方法であって、前記ドナー添加ステップにより不純物原子を2×1015〜3×1019cm−3の密度で含ませることを特徴とする請求項23に記載のエピタキシャルSiC膜の製造方法である。 The invention according to claim 24 is the method for producing the SiC film, wherein impurity atoms are included at a density of 2 × 10 15 to 3 × 10 19 cm −3 by the donor addition step. 24. A method for producing an epitaxial SiC film according to claim 23.

請求項25に記載の発明は、前記のSiC膜の製造方法であって、前記ドナー添加ステップは、前記バッファ層中の窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子の密度が、前記SiC基板中の不純物密度より低くなるように制御して行う濃度制御型ドナー添加ステップであることを特徴とする請求項23または請求項24に記載のエピタキシャルSiC膜の製造方法である。   The invention according to claim 25 is the method of manufacturing the SiC film, wherein the donor addition step is performed such that a density of at least one impurity atom of nitrogen, phosphorus, aluminum, and boron in the buffer layer is 25. The method for producing an epitaxial SiC film according to claim 23 or 24, which is a concentration-controlled donor addition step controlled so as to be lower than an impurity density in the SiC substrate.

請求項26に記載の発明は、前記のSiC膜の製造方法であって、前記ドナー添加ステップは、前記バッファ層中の窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子の密度が、前記SiC基板から前記活性層に向かって徐々に減少するように制御して行う濃度勾配制御型ドナー添加ステップであることを特徴とする請求項23ないし請求項25のいずれかに記載のエピタキシャルSiC膜の製造方法である。   The invention according to claim 26 is the method for manufacturing the SiC film, wherein the donor addition step is performed such that a density of at least one impurity atom of nitrogen, phosphorus, aluminum, and boron in the buffer layer is 26. The epitaxial SiC film according to claim 23, which is a concentration gradient control type donor addition step that is controlled so as to be gradually decreased from the SiC substrate toward the active layer. It is a manufacturing method.

本発明によれば、従来の<11−20>方向及び<1−100>方向のオフ、即ち1次元(例えばX軸方向)のオフの方向のステップフローと異なり、これらの中間の方位であるためいわば2次元のオフの方向となり、ステップに沿って多数のキンクが形成され、2次元(すなわちX軸のみならず、Y軸方向)にもマイグレイションが促進され、低いオフ角においてもステップフロー成長を実現でき、平坦なエピタキシャル膜が得られる。   According to the present invention, unlike the conventional step flow in the <11-20> direction and the <1-100> direction off, that is, in the one-dimensional (eg, X-axis direction) off direction, the direction is between these directions. Therefore, it becomes a two-dimensional off direction, and many kinks are formed along the step, migration is promoted in two dimensions (that is, not only in the X axis but also in the Y axis), and the step flow is performed even at a low off angle. Growth can be realized and a flat epitaxial film can be obtained.

また、エピタキシャル成長表面にはステップバンチングがなく、成長表面の平坦性が著しく改善され、異種ポリタイプの混入も完全に抑制されるので、このSiC膜を使用して形成したデバイスは、pn接合やショットキー障壁界面での電界集中が大幅に低減され、デバイスの高耐圧化が容易となる。   Further, since there is no step bunching on the epitaxial growth surface, the flatness of the growth surface is remarkably improved, and mixing of different polytypes is completely suppressed. Therefore, a device formed using this SiC film has a pn junction or a shot. Concentration of the electric field at the key barrier interface is greatly reduced, and it becomes easy to increase the breakdown voltage of the device.

また、リーク電流が抑制され、またMOS界面の移動度が高くなるので、高品質のSiC半導体デバイスとなる。
また、酸化膜/SiCのMOS界面における界面準位が低減されるので、高品質なMOS界面を作製でき、高性能MOS型トランジスタを実現できる。
即ち、高品質かつ表面平坦性のよいエピタキシャルSiC膜が作製でき、さらにこのSiC膜を用いることにより高性能パワーデバイス、高周波デバイス、高温デバイス等を作製することができる。
Further, since leakage current is suppressed and mobility at the MOS interface is increased, a high-quality SiC semiconductor device is obtained.
Further, since the interface state at the oxide film / SiC MOS interface is reduced, a high-quality MOS interface can be produced, and a high-performance MOS transistor can be realized.
That is, an epitaxial SiC film having high quality and good surface flatness can be produced, and a high-performance power device, a high-frequency device, a high-temperature device, etc. can be produced by using this SiC film.

以下、本発明をその最良の実施の形態に基づいて説明する。なお、本発明は、以下の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、以下の実施の形態に対して種々の変更を加えることが可能である。   Hereinafter, the present invention will be described based on the best mode. Note that the present invention is not limited to the following embodiments. Various modifications can be made to the following embodiments within the same and equivalent scope as the present invention.

実施例1は、SiC基板からSiCエピタキシャル成長層へのマイクロパイプの貫通、および成長表面の平坦性を調べるために、<21−30>結晶方向に(0001)面から8°のオフカット角度を有する4H−SiC基板上に化学気相堆積(CVD)法によりn型SiC層を成長させたものである。   Example 1 has an off-cut angle of 8 ° from the (0001) plane in the <21-30> crystal direction in order to investigate the penetration of the micropipe from the SiC substrate to the SiC epitaxial growth layer and the flatness of the growth surface. An n-type SiC layer is grown on a 4H—SiC substrate by a chemical vapor deposition (CVD) method.

また、比較のために、4H−SiCの(0001)面から8°のオフカット角度を有する<11−20>方向および<1−100>方向のSiC基板にも同時にSiC層を成長させて評価した。   For comparison, evaluation is also performed by simultaneously growing SiC layers on SiC substrates in the <11-20> direction and the <1-100> direction having an off-cut angle of 8 ° from the (0001) plane of 4H—SiC. did.

SiC基板は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。SiC基板は全てn型であり、ショットキー障壁の容量−電圧特性から求めた実効ドナー密度は1〜3×1018cm−3であり、厚さは400μmである。これらのSiC基板を溶融水酸化カリウム(KOH)で500℃、10分の条件でエッチングした結果、いずれもマイクロパイプ密度10〜100cm−2、らせん転位密度5×10〜2×10cm−2程度の欠陥が存在することが判った。 The SiC substrate was prepared by slicing and mirror polishing an ingot grown by the modified Rayleigh method. The SiC substrates are all n-type, the effective donor density determined from the capacitance-voltage characteristics of the Schottky barrier is 1 to 3 × 10 18 cm −3 , and the thickness is 400 μm. As a result of etching these SiC substrates with molten potassium hydroxide (KOH) at 500 ° C. for 10 minutes, the micropipe density was 10 to 100 cm −2 and the screw dislocation density was 5 × 10 3 to 2 × 10 4 cm −. It was found that there were about 2 defects.

次に、KOHエッチングを行ったSiC基板を再研磨し、鏡面仕上げをし、その表面にCVD成長を行った。これらの基板を有機溶媒、王水、フッ酸で洗浄した後、脱イオン水でリンスしてSiC膜で被覆されたグラファイト製サセプタに設置し、CVD成長装置にセットした。   Next, the SiC substrate subjected to KOH etching was repolished, mirror-finished, and subjected to CVD growth on the surface. These substrates were washed with an organic solvent, aqua regia, and hydrofluoric acid, then rinsed with deionized water, placed on a graphite susceptor covered with a SiC film, and set in a CVD growth apparatus.

CVD成長には水素(H)をキャリヤガスとする常圧の横形CVD装置を用い、サセプタの加熱は高周波誘導加熱により行った。SiC基板を反応炉内に設置した後、ガス置換と高真空排気を数回繰り返した後、Hキャリヤガスを導入してCVD成長プログラムに入った。 For CVD growth, a normal pressure horizontal CVD apparatus using hydrogen (H 2 ) as a carrier gas was used, and the susceptor was heated by high frequency induction heating. After placing the SiC substrate in the reactor, gas replacement and high vacuum evacuation were repeated several times, and then a H 2 carrier gas was introduced to enter the CVD growth program.

まず、1300℃でHCl/Hガスによる気相エッチングを行った後、1500℃に昇温し、原料ガス(シラン:SiH、プロパン:C 等)を導入して成長を開始した。CVD成長では、まず実効ドナー密度3〜4×1017cm−3のn型SiCバッファ層を2.6μm成長させた後、実効ドナー密度1〜2×1016cm−3のn型活性層を12μm成長させた。なお、成長中には、窒素ガスを添加してn型伝導性制御を行った。
このときのバッファ層と活性層の成長条件は、以下の通りであった。
First, vapor phase etching with HCl / H 2 gas was performed at 1300 ° C., then the temperature was raised to 1500 ° C. and growth was started by introducing source gases (silane: SiH 4 , propane: C 3 H 8, etc.). . In CVD growth, an n-type SiC buffer layer having an effective donor density of 3 to 4 × 10 17 cm −3 is first grown by 2.6 μm, and then an n-type active layer having an effective donor density of 1 to 2 × 10 16 cm −3 is formed. Grow 12 μm. During growth, nitrogen gas was added to control n-type conductivity.
The growth conditions of the buffer layer and the active layer at this time were as follows.

バッファ層については、SiH流量は0.30sccm、C流量は0.20sccm、N流量は6×10−2sccm、H流量は3.0slm、基板温度は1500℃、成長時間は60分とした。 For the buffer layer, the SiH 4 flow rate is 0.30 sccm, the C 3 H 8 flow rate is 0.20 sccm, the N 2 flow rate is 6 × 10 −2 sccm, the H 2 flow rate is 3.0 slm, the substrate temperature is 1500 ° C., and the growth time. Was 60 minutes.

活性層については、SiH流量は0.50sccm、C流量は0.50sccm、N流量は2×10−2sccm、H流量は3.0slm、基板温度は1500℃、成長時間は180分とした。 For the active layer, the SiH 4 flow rate is 0.50 sccm, the C 3 H 8 flow rate is 0.50 sccm, the N 2 flow rate is 2 × 10 −2 sccm, the H 2 flow rate is 3.0 slm, the substrate temperature is 1500 ° C., and the growth time. Was 180 minutes.

以上の条件でエピタキシャル成長を行った試料表面を、微分干渉光学顕微鏡で観察した結果、いずれの面でも鏡面が得られているのが判った。しかし、<1−100>方向オフ基板では、部分的に<11−20>方向に走る筋状の凹凸や溝が観察された。この筋状の欠陥は、成長前の基板表面処理法の最適化や過飽和度の低い成長条件、例えば低い原料ガス流量でCVD成長を行えば、低減される。それでも、最適条件の範囲は狭かった。   As a result of observing the sample surface epitaxially grown under the above conditions with a differential interference optical microscope, it was found that a mirror surface was obtained on any surface. However, in the <1-100> direction off substrate, streaky irregularities and grooves partially running in the <11-20> direction were observed. This streak defect can be reduced by optimizing the substrate surface treatment method before the growth or by performing the CVD growth under a low supersaturation growth condition, for example, a low raw material gas flow rate. Still, the range of optimum conditions was narrow.

次に、原子間力顕微鏡(AFM)によりその表面形状プロファイルを測定した結果を、図1に示す。左側の写真は、各試料の原子像である。右下は、表面粗さの基準濃度を示し、色の濃淡がない程、平坦性がよいことを示す。
<11−20>方向8°オフ面上では、原子ステップの集合合体(ステップバンチング)に起因する階段状の凹凸が存在することが判る。<1−100>方向8°オフ面上においても、鏡面が得られた部分においても、同じくステップバンチングが観察されたが、凹凸の程度は小さかった。
一方、<21−30>結晶方向に(0001)面から8°のオフカット角度を有する基板上では溝、ヒロック、ステップ等が全く観測されず、非常に平坦性のよい表面が得られた。
Next, the result of measuring the surface profile with an atomic force microscope (AFM) is shown in FIG. The photograph on the left is an atomic image of each sample. The lower right indicates the reference density of the surface roughness, and the flatness is better as there is no color shading.
It can be seen that there are stepped irregularities due to atomic step aggregation (step bunching) on the 8 ° off-plane in the <11-20> direction. Step bunching was also observed on the <1-100> direction 8 ° off-plane, and also on the part where the mirror surface was obtained, but the degree of unevenness was small.
On the other hand, on the substrate having an off-cut angle of 8 ° from the (0001) plane in the <21-30> crystal direction, no grooves, hillocks, steps, etc. were observed, and a very flat surface was obtained.

2μm×2μmの範囲をAFM観察したときの表面粗さの二乗平均(Rms)は、<11−20>方向8°オフ面では、0.24nmであり、<1−100>方向8°オフ面では、0.19nmであり、<21−30>方向8°オフ面では、0.17nmであった。このため、<21−30>方向8°オフの基板が、最も優れていた。   The root mean square (Rms) of the surface roughness when the range of 2 μm × 2 μm is observed by AFM is 0.24 nm in the <11-20> direction 8 ° off plane, and the <1-100> direction 8 ° off plane. Then, it was 0.19 nm, and it was 0.17 nm in the <21-30> direction 8 ° off-plane. For this reason, the substrate which is 8 ° off in the <21-30> direction was the most excellent.

成長した試料を溶融KOHでエッチングして、成長層中の構造欠陥を調べた。
<11−20>方向8°オフ面上成長層では、マイクロパイプ密度が18cm−2、らせん転位密度8×10cm−2となり、成長前の基板の値とほぼ同じであり、エッチングにより生じたピットの位置も成長前とよく一致していた。
<1−100>方向8°オフ基板では、筋状の欠陥が見えた部分は筋状の欠陥がさらに深くなった。この筋状の溝は必ず<11−20>方向に伸びていることから、積層欠陥に起因すると考えられる。
The grown sample was etched with molten KOH to examine structural defects in the growth layer.
In the growth layer on the 8 ° off-plane in the <11-20> direction, the micropipe density is 18 cm −2 and the screw dislocation density is 8 × 10 3 cm −2 , which is almost the same as the value of the substrate before growth and is generated by etching. The positions of the pits were in good agreement with those before the growth.
In the <1-100> direction 8 ° off substrate, the streak defect was further deepened in the portion where the streak defect was seen. Since these streak-like grooves always extend in the <11-20> direction, it is considered to be caused by stacking faults.

一方、<21−30>結晶方向に(0001)面から8°のオフカット面上に成長した試料を溶融KOHでエッチングすると、転位を反映する多角形状ピットの密度が2×10cm−2程度、積層欠陥密度は10cm−1以下と小さかった。
また、この試料を斜め研磨した面をエッチングして見積もったマイクロパイプ密度は10cm−2未満であり、らせん転位密度も500cm−2未満であることが分かった。
On the other hand, when a sample grown on an off-cut surface of 8 ° from the (0001) plane in the <21-30> crystal direction is etched with molten KOH, the density of polygonal pits reflecting dislocations is 2 × 10 3 cm −2. The stacking fault density was as small as 10 cm −1 or less.
Moreover, it turned out that the micropipe density estimated by etching the surface which carried out the diagonal grinding | polishing of this sample is less than 10 cm <-2 >, and a screw dislocation density is also less than 500 cm <-2 >.

すなわち、<21−30>結晶方向オフ基板に用いることによって、基板からのマイクロパイプ、らせん転位の貫通を抑制し、積層欠陥も極めて少ない高品質SiCエピタキシャル結晶の成長が可能となる。これは、<21−30>結晶方向は、ステップに沿って多数のキンクが形成され、2次元(すなわちX軸のみならず、Y軸方向)にもマイグレイションが促進され、安定したステップフロー成長を実現できるためである。   That is, by using the <21-30> crystal direction off substrate, it is possible to grow a high quality SiC epitaxial crystal that suppresses the penetration of micropipes and screw dislocations from the substrate and has very few stacking faults. This is because, in the <21-30> crystal direction, a number of kinks are formed along the steps, migration is promoted in two dimensions (that is, not only in the X axis but also in the Y axis), and stable step flow growth is achieved. It is because it is realizable.

次に、等価的な方向でも同じ効果が得られるか否かを確認するため、<3−1−20>方向8°オフの基板を用いたこと以外は、実施例1と同様の方法で実施した。その結果、AFM観察した場合の表面粗さの二乗平均(Rms)は、0.18nmであった。この値は、<21−30>方向8°オフの時の表面粗さの二乗平均0.17nmと実質的に同じ平面粗さであり、<3−1−20>方向8°オフの基板でも本明細書記載の効果を有することが確認できた。   Next, in order to confirm whether or not the same effect can be obtained even in an equivalent direction, the same method as in Example 1 was used except that a substrate that was 8 ° off in the <3-1-20> direction was used. did. As a result, the root mean square (Rms) of the surface roughness when observed with AFM was 0.18 nm. This value is substantially the same plane roughness as the root mean square of 0.17 nm when the <21-30> direction is 8 ° off, and even in the <3-1-20> direction 8 ° off substrate. It was confirmed that the effects described in the present specification were obtained.

実施例2は、オフカット角度を除き、実施例1と同じ条件である。
オフカット角度を、8°から0.5°まで段階的に小さくしてエピタキシャル成長を行い、オフカット角度の変化によりどのように変化するかを調べた。
まず、(0001)面からいずれの方向にオフした場合もオフカット角度が4°程度までは肉眼レベルでは鏡面が得られていることを確認した。次に、オフカット角度を0.5°まで小さくして評価を行った。
具体的には、<21−30>結晶方向に(0001)面から0.5°のオフカット角度を有する基板上に化学気相堆積(CVD)法によりn型SiC層を成長させた。この結果、実施例1と同様、鏡面が得られた。
Example 2 has the same conditions as Example 1 except for the off-cut angle.
Epitaxial growth was performed by gradually reducing the off-cut angle from 8 ° to 0.5 °, and it was examined how the off-cut angle changed with a change in the off-cut angle.
First, it was confirmed that a mirror surface was obtained at the naked eye level when the off-cut angle was about 4 °, even when turned off in any direction from the (0001) plane. Next, evaluation was performed by reducing the off-cut angle to 0.5 °.
Specifically, an n-type SiC layer was grown by chemical vapor deposition (CVD) on a substrate having an off-cut angle of 0.5 ° from the (0001) plane in the <21-30> crystal direction. As a result, as in Example 1, a mirror surface was obtained.

一方、比較のために、4H−SiC (0001)面<11−20>方向0.5°オフカット面および4H−SiC (0001)面<1−100>方向0.5°オフカット面にも同時に成長させた。しかし、鏡面は得られなかった。
これは、比較例では、オフカット方向が小さいとステップフロー成長が十分に実現できないことを示している。
On the other hand, for comparison, the 4H-SiC (0001) plane <11-20> direction 0.5 ° offcut plane and the 4H-SiC (0001) plane <1-100> direction 0.5 ° offcut plane are also used. Grown at the same time. However, no mirror surface was obtained.
This indicates that in the comparative example, step flow growth cannot be sufficiently realized if the off-cut direction is small.

実施例3は、オフカット面の方向が<21−30>結晶方向と等価方向から7.5°、5°、2.5°、及び1.5°ずれた方位にオフして実施例1と同様のエピタキシャル成長を行ったものである。   In Example 3, the direction of the off-cut surface is turned off in the directions deviated by 7.5 °, 5 °, 2.5 °, and 1.5 ° from the equivalent direction to the <21-30> crystal direction. The same epitaxial growth was performed.

その結果、2μm×2μmの範囲をAFM観察したときの表面粗さの二乗平均(Rms)は、7.5°、5°、2.5°および1.5°で、それぞれ、0.23nm、0.20nm、0.18nm 及び0.17nmであり、<21−30>結晶方向からのずれが小さいほど表面が平坦であった。   As a result, the root mean square (Rms) of the surface roughness when AFM observation of the 2 μm × 2 μm range was 7.5 °, 5 °, 2.5 °, and 1.5 °, respectively, 0.23 nm, It was 0.20 nm, 0.18 nm, and 0.17 nm, and the smaller the deviation from the <21-30> crystal direction, the flatter the surface.

実施例1のSiC膜について、原子間力顕微鏡(AFM)によりその表面形状プロファイルを測定した結果を示す図である。It is a figure which shows the result of having measured the surface shape profile about the SiC film of Example 1 with an atomic force microscope (AFM).

Claims (26)

六方晶系結晶構造を有するSiC基板のオフカット面上で成長させたエピタキシャルSiC膜であって、
前記SiC基板のオフカット面が、(0001)面から0.5°以上10°以下のオフカット角度を有し、
前記オフカット面の結晶方向が、前記SiC基板の12種の等価な<21−30>方向([21−30]、[−2−130]、[2−310]、[−23−10]、[12−30]、[−1−230]、[1−320]、[−13−20]、[−3120]、[3−1−20]、[−3210]および[3−2−10]方向)のいずれかの方向から±7.5°以下のうちの1方向を向いていることを特徴とするエピタキシャルSiC膜。
An epitaxial SiC film grown on an off-cut surface of a SiC substrate having a hexagonal crystal structure,
The off-cut surface of the SiC substrate has an off-cut angle of 0.5 ° to 10 ° from the (0001) plane;
The crystal direction of the off-cut surface is 12 equivalent <21-30> directions of the SiC substrate ([21-30], [-2-130], [2-310], [-23-10] , [12-30], [-1-230], [1-320], [-13-20], [-3120], [3-1-20], [-3210] and [3-2-2] The epitaxial SiC film is oriented in one direction of ± 7.5 ° or less from any direction of [10] direction).
前記SiC基板が、4H−SiCであることを特徴とする請求項1に記載のエピタキシャルSiC膜。   The epitaxial SiC film according to claim 1, wherein the SiC substrate is 4H—SiC. 前記SiC基板が、6H−SiCであることを特徴とする請求項1に記載のエピタキシャルSiC膜。   The epitaxial SiC film according to claim 1, wherein the SiC substrate is 6H—SiC. 前記オフカット面の結晶方向が、前記12種の等価な<21−30>方向のいずれかの方向から±5°以下のうちの1方向を向いていることを特徴とする請求項1ないし請求項3のいずれかに記載のエピタキシャルSiC膜。   The crystallographic direction of the off-cut surface is oriented in one direction of ± 5 ° or less from any one of the 12 types of equivalent <21-30> directions. Item 4. The epitaxial SiC film according to any one of Items 3. 前記オフカット面の結晶方向が、前記12種の等価な<21−30>方向のいずれかの方向から±2.5°以下のうちの1方向を向いていることを特徴とする請求項1ないし請求項4のいずれかに記載のエピタキシャルSiC膜。   2. The crystal direction of the off-cut surface is directed to one direction of ± 2.5 ° or less from any one of the 12 types of equivalent <21-30> directions. The epitaxial SiC film according to claim 4. 前記オフカット面の結晶方向が、前記12種の等価な<21−30>方向のいずれかの方向から±1.5°以下のうちの1方向を向いていることを特徴とする請求項1ないし請求項5のいずれかに記載のエピタキシャルSiC膜。   2. The crystal direction of the off-cut surface is directed to one direction of ± 1.5 ° or less from any one of the 12 types of equivalent <21-30> directions. The epitaxial SiC film according to claim 5. 前記SiC基板が、マイクロパイプ欠陥、あるいはらせん転位を10cm−2以上有し、
さらにエピタキシャルSiC膜が、バッファ層と前記バッファ層の上に設けられた活性層を有し、
さらに前記バッファ層は、化学気相堆積法で成長させた、厚さが0.3〜15μmであり、内部でマイクロパイプ欠陥が前記SiC基板に比較して80%以下に減少させたバッファ層であることを特徴とするエピタキシャルSiC膜。
The SiC substrate has a micropipe defect or a screw dislocation of 10 cm −2 or more,
Further, the epitaxial SiC film has a buffer layer and an active layer provided on the buffer layer,
Further, the buffer layer is a buffer layer grown by chemical vapor deposition, having a thickness of 0.3 to 15 μm and having micropipe defects reduced to 80% or less compared to the SiC substrate. An epitaxial SiC film characterized by being.
前記バッファ層は、窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子を含むバッファ層であることを特徴とする請求項1ないし請求項7のいずれかに記載のエピタキシャルSiC膜。   8. The epitaxial SiC film according to claim 1, wherein the buffer layer is a buffer layer containing at least one impurity atom of nitrogen, phosphorus, aluminum, and boron. 前記バッファ層は、窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子を、2×1015〜3×1019cm−3の密度で含むバッファ層であることを特徴とする請求項8に記載のエピタキシャルSiC膜。 9. The buffer layer according to claim 8, wherein the buffer layer includes at least one impurity atom of nitrogen, phosphorus, aluminum, and boron at a density of 2 × 10 15 to 3 × 10 19 cm −3. The epitaxial SiC film described. 前記バッファ層は、その内部の窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子の密度が、前記SiC基板中の不純物原子の密度より低いバッファ層であることを特徴とする請求項8または請求項9に記載のSiCエピタキシャルウエハ。   9. The buffer layer according to claim 8, wherein the density of at least one impurity atom of nitrogen, phosphorus, aluminum, and boron in the buffer layer is lower than the density of impurity atoms in the SiC substrate. The SiC epitaxial wafer according to claim 9. 前記バッファ層は、その内部の窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子の密度が、前記SiC基板から前記活性層に向かって徐々に減少させたバッファ層であることを特徴とする請求項8ないし請求項10のいずれかに記載のエピタキシャルSiC膜。   The buffer layer is a buffer layer in which the density of at least one impurity atom of nitrogen, phosphorus, aluminum, and boron therein is gradually decreased from the SiC substrate toward the active layer. The epitaxial SiC film according to claim 8. 前記SiC基板および前記バッファ層が、4H−SiCであることを特徴とする請求項2、請求項4ないし請求項11のいずれかに記載のエピタキシャルSiC膜。   12. The epitaxial SiC film according to claim 2, wherein the SiC substrate and the buffer layer are 4H—SiC. 13. 前記活性層が、化学気相堆積法で成長させた厚さ2μm以上の活性層であることを特徴とする請求項1ないし請求項12のいずれかに記載のエピタキシャルSiC膜。   The epitaxial SiC film according to any one of claims 1 to 12, wherein the active layer is an active layer having a thickness of 2 µm or more grown by a chemical vapor deposition method. 請求項1ないし請求項13のいずれかに記載のエピタキシャルSiC膜を有することを特徴とするSiCエピタキシャルウエハ。   An SiC epitaxial wafer comprising the epitaxial SiC film according to claim 1. 請求項1ないし請求項13のいずれかに記載のエピタキシャルSiC膜を用いて作製されたことを特徴とするSiC半導体デバイス。   A SiC semiconductor device manufactured using the epitaxial SiC film according to any one of claims 1 to 13. 請求項14に記載のSiCエピタキシャルウエハを用いて作製されたことを特徴とするSiC半導体デバイス。   A SiC semiconductor device manufactured using the SiC epitaxial wafer according to claim 14. 前記SiC半導体デバイスが、表面に金属/SiCのショットキー障壁を有することを特徴とする請求項15または請求項16に記載のSiC半導体デバイス。   The SiC semiconductor device according to claim 15 or 16, wherein the SiC semiconductor device has a metal / SiC Schottky barrier on a surface thereof. 前記SiC半導体デバイスが、エピタキシャル成長時に不純物原子を混入する、または不純物原子をイオン注入することによって形成されたpn接合部を有することを特徴とする請求項15ないし請求項17のいずれかに記載のSiC半導体デバイス。   18. The SiC semiconductor device according to claim 15, wherein the SiC semiconductor device has a pn junction formed by mixing impurity atoms during epitaxial growth or ion implantation of impurity atoms. Semiconductor device. 前記SiC半導体デバイスが、熱酸化または化学気相堆積法で形成された酸化膜をゲート絶縁膜として有するMOS型SiC半導体デバイスであることを特徴とする請求項15ないし請求項18のいずれかに記載のSiC半導体デバイス。   The SiC semiconductor device according to any one of claims 15 to 18, wherein the SiC semiconductor device is a MOS type SiC semiconductor device having an oxide film formed by thermal oxidation or chemical vapor deposition as a gate insulating film. SiC semiconductor device. 前記SiC半導体デバイスが、熱酸化あるいは化学気相堆積法で形成された酸化膜を、表面保護膜またはその一部として有するものであることを特徴とする請求項15ないし請求項19のいずれかに記載のSiC半導体デバイス。   20. The SiC semiconductor device according to any one of claims 15 to 19, wherein the SiC semiconductor device has an oxide film formed by thermal oxidation or chemical vapor deposition as a surface protective film or a part thereof. The SiC semiconductor device as described. 六方晶系結晶構造を有するSiC基板のオフカット面上で、エピタキシャルSiC膜を成長させることによりエピタキシャルSiC膜を製造するエピタキシャルSiC膜の製造方法であって、
前記SiC基板のオフカット面が、(0001)面から0.5°以上10°以下のオフカット角度を有するように選定し、
さらに前記オフカット面の結晶方向が、前記SiC基板の12種の等価な<21−30>方向([21−30]、[−2−130]、[2−310]、[−23−10]、[12−30]、[−1−230]、[1−320]、[−13−20]、[−3120]、[3−1−20]、[−3210]および[3−2−10]方向)のいずれかの方向から±7.5°以下のうちの1方向を向いているように選定する
オフカット面選定ステップを有することを特徴とするエピタキシャルSiC膜の製造方法。
An epitaxial SiC film manufacturing method for manufacturing an epitaxial SiC film by growing an epitaxial SiC film on an off-cut surface of a SiC substrate having a hexagonal crystal structure,
The SiC substrate off-cut surface is selected to have an off-cut angle of 0.5 ° or more and 10 ° or less from the (0001) plane,
Further, the crystal orientation of the off-cut surface is the 12 equivalent <21-30> directions ([21-30], [-2-130], [2-310], [-23-10] of the SiC substrate. ], [12-30], [-1-230], [1-320], [-13-20], [-3120], [3-1-20], [-3210] and [3-2] The method for producing an epitaxial SiC film, comprising an off-cut surface selection step of selecting the direction so as to face one direction of ± 7.5 ° or less from any direction of [−10] direction).
前記SiC基板として、マイクロパイプ欠陥、またはらせん転位を10cm−2以上有する基板を選定するSiC基板選定ステップと、
前記SiC基板の上に、厚さが0.3〜15μm、かつ前記SiC基板に比較してその内部でマイクロパイプ欠陥が80%以下に減少させたバッファ層を化学気相堆積法で成長させるバッファ層形成ステップと、
前記バッファ層の上に活性層を形成する活性層形成ステップとを有していることを特徴とする請求項21に記載のエピタキシャルSiC膜の製造方法。
A SiC substrate selection step of selecting a substrate having a micropipe defect or a screw dislocation of 10 cm −2 or more as the SiC substrate;
A buffer on which a buffer layer having a thickness of 0.3 to 15 μm and having micropipe defects reduced to 80% or less compared to the SiC substrate is grown by chemical vapor deposition on the SiC substrate. A layer forming step;
The method for producing an epitaxial SiC film according to claim 21, further comprising an active layer forming step of forming an active layer on the buffer layer.
前記バッファ層に、窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子を含ませるドナー添加ステップを有することを特徴とする請求項21または請求項22に記載のエピタキシャルSiC膜の製造方法。   23. The method of manufacturing an epitaxial SiC film according to claim 21, further comprising a donor addition step of including at least one impurity atom of nitrogen, phosphorus, aluminum, and boron in the buffer layer. 前記ドナー添加ステップにより不純物原子を2×1015〜3×1019cm−3の密度で含ませることを特徴とする請求項23に記載のエピタキシャルSiC膜の製造方法。 24. The method of manufacturing an epitaxial SiC film according to claim 23, wherein impurity atoms are included in the donor addition step at a density of 2 × 10 15 to 3 × 10 19 cm −3 . 前記ドナー添加ステップは、前記バッファ層中の窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子の密度が、前記SiC基板中の不純物密度より低くなるように制御して行う濃度制御型ドナー添加ステップであることを特徴とする請求項23または請求項24に記載のエピタキシャルSiC膜の製造方法。   The donor addition step is a concentration-controlled donor addition performed by controlling the density of at least one impurity atom of nitrogen, phosphorus, aluminum, or boron in the buffer layer to be lower than the impurity density in the SiC substrate. The method of manufacturing an epitaxial SiC film according to claim 23 or 24, wherein the method is a step. 前記ドナー添加ステップは、前記バッファ層中の窒素、リン、アルミニウム、ボロンの少なくとも1種の不純物原子の密度が、前記SiC基板から前記活性層に向かって徐々に減少するように制御して行う濃度勾配制御型ドナー添加ステップであることを特徴とする請求項23ないし請求項25のいずれかに記載のエピタキシャルSiC膜の製造方法。
The donor addition step is performed by controlling the density of at least one impurity atom of nitrogen, phosphorus, aluminum, and boron in the buffer layer so as to gradually decrease from the SiC substrate toward the active layer. 26. The method for producing an epitaxial SiC film according to claim 23, wherein the step is a gradient-controlled donor addition step.
JP2004248897A 2004-08-27 2004-08-27 Epitaxial SiC film, manufacturing method thereof, and SiC semiconductor device Expired - Fee Related JP4442366B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004248897A JP4442366B2 (en) 2004-08-27 2004-08-27 Epitaxial SiC film, manufacturing method thereof, and SiC semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004248897A JP4442366B2 (en) 2004-08-27 2004-08-27 Epitaxial SiC film, manufacturing method thereof, and SiC semiconductor device

Publications (2)

Publication Number Publication Date
JP2006066722A true JP2006066722A (en) 2006-03-09
JP4442366B2 JP4442366B2 (en) 2010-03-31

Family

ID=36112907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004248897A Expired - Fee Related JP4442366B2 (en) 2004-08-27 2004-08-27 Epitaxial SiC film, manufacturing method thereof, and SiC semiconductor device

Country Status (1)

Country Link
JP (1) JP4442366B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008094700A (en) * 2006-09-13 2008-04-24 Nippon Steel Corp Silicon carbide single-crystal epitaxial wafer and method for producing the same
WO2009063844A1 (en) 2007-11-12 2009-05-22 Hoya Corporation Semiconductor device and semiconductor device manufacturing method
JP2009164571A (en) * 2007-12-11 2009-07-23 Sumitomo Electric Ind Ltd Silicon carbide semiconductor device and method of manufacturing the same
WO2010131571A1 (en) * 2009-05-11 2010-11-18 住友電気工業株式会社 Semiconductor device
JP2011220757A (en) * 2010-04-07 2011-11-04 Lasertec Corp Inspection device and defect inspection method
US8168515B2 (en) 2009-05-11 2012-05-01 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate
CN103295884A (en) * 2012-03-02 2013-09-11 株式会社东芝 Method of manufacturing semiconductor device
JP2014033220A (en) * 2013-10-01 2014-02-20 Showa Denko Kk SiC EPITAXIAL WAFER
JP2014043369A (en) * 2012-08-26 2014-03-13 Nagoya Univ METHOD FOR MAKING SiC SINGLE CRYSTAL AND SiC SINGLE CRYSTAL
WO2014129103A1 (en) * 2013-02-20 2014-08-28 株式会社デンソー Silicon carbide single crystal, and method for producing silicon carbide single crystal
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
WO2016051975A1 (en) * 2014-10-01 2016-04-07 住友電気工業株式会社 Silicon carbide epitaxial substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008094700A (en) * 2006-09-13 2008-04-24 Nippon Steel Corp Silicon carbide single-crystal epitaxial wafer and method for producing the same
WO2009063844A1 (en) 2007-11-12 2009-05-22 Hoya Corporation Semiconductor device and semiconductor device manufacturing method
JP2009164571A (en) * 2007-12-11 2009-07-23 Sumitomo Electric Ind Ltd Silicon carbide semiconductor device and method of manufacturing the same
WO2010131571A1 (en) * 2009-05-11 2010-11-18 住友電気工業株式会社 Semiconductor device
US8168515B2 (en) 2009-05-11 2012-05-01 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate
JP2011220757A (en) * 2010-04-07 2011-11-04 Lasertec Corp Inspection device and defect inspection method
US8679957B2 (en) 2012-03-02 2014-03-25 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
CN103295884A (en) * 2012-03-02 2013-09-11 株式会社东芝 Method of manufacturing semiconductor device
JP2013183064A (en) * 2012-03-02 2013-09-12 Toshiba Corp Method of manufacturing semiconductor device
JP2014043369A (en) * 2012-08-26 2014-03-13 Nagoya Univ METHOD FOR MAKING SiC SINGLE CRYSTAL AND SiC SINGLE CRYSTAL
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9337277B2 (en) 2012-09-11 2016-05-10 Dow Corning Corporation High voltage power semiconductor device on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9165779B2 (en) 2012-10-26 2015-10-20 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
WO2014129103A1 (en) * 2013-02-20 2014-08-28 株式会社デンソー Silicon carbide single crystal, and method for producing silicon carbide single crystal
US10253431B2 (en) 2013-02-20 2019-04-09 Denso Corporation Silicon carbide single crystal and method for producing silicon carbide single crystal
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP2014033220A (en) * 2013-10-01 2014-02-20 Showa Denko Kk SiC EPITAXIAL WAFER
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US10002760B2 (en) 2014-07-29 2018-06-19 Dow Silicones Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN106715767A (en) * 2014-10-01 2017-05-24 住友电气工业株式会社 Silicon carbide epitaxial substrate
WO2016051975A1 (en) * 2014-10-01 2016-04-07 住友電気工業株式会社 Silicon carbide epitaxial substrate

Also Published As

Publication number Publication date
JP4442366B2 (en) 2010-03-31

Similar Documents

Publication Publication Date Title
Kimoto Bulk and epitaxial growth of silicon carbide
JP3854508B2 (en) SiC wafer, SiC semiconductor device, and method of manufacturing SiC wafer
JP4185215B2 (en) SiC wafer, SiC semiconductor device, and method of manufacturing SiC wafer
JP4442366B2 (en) Epitaxial SiC film, manufacturing method thereof, and SiC semiconductor device
JP5268354B2 (en) Single crystal epitaxial silicon carbide layer structure having reduced carrot-like defects and method for manufacturing the same
US9691607B2 (en) Process for producing epitaxial silicon carbide single crystal substrate and epitaxial silicon carbide single crystal substrate obtained by the same
JP4937685B2 (en) Epitaxial silicon carbide single crystal substrate and manufacturing method thereof
JP5706823B2 (en) SiC single crystal wafer and manufacturing method thereof
WO2010044484A1 (en) Silicon carbide single crystal and silicon carbide single crystal wafer
JP2007131504A (en) SiC EPITAXIAL WAFER AND SEMICONDUCTOR DEVICE USING THE SAME
JP3692076B2 (en) SiC single crystal and growth method thereof
JP4694144B2 (en) Method for growing SiC single crystal and SiC single crystal grown thereby
JP2009088223A (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device using the same
WO2005093796A1 (en) Bipolar semiconductor device and process for producing the same
JP2008290938A (en) Low bottom face dislocation bulk growth sic wafer
JPWO2009035095A1 (en) Epitaxial SiC single crystal substrate and method of manufacturing epitaxial SiC single crystal substrate
JP2008290898A (en) Low-resistivity silicon carbide single crystal substrate
JP2005311348A (en) Bipolar semiconductor device and process for producing the same
JP2008091656A (en) Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
WO2007032214A1 (en) Process for producing silicon carbide semiconductor device
JP2006295061A (en) Bipolar semiconductor device, method for recovering forward voltage thereof, and method for reducing stacking fault
WO2015170500A1 (en) Sic epitaxial wafer and method for manufacturing silicon carbide semiconductor device
JP2005286038A (en) Silicon carbide substrate and its manufacturing method
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP4157326B2 (en) 4H type silicon carbide single crystal ingot and wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees