JP2006059941A - Manufacturing method of semiconductor chip - Google Patents
Manufacturing method of semiconductor chip Download PDFInfo
- Publication number
- JP2006059941A JP2006059941A JP2004239037A JP2004239037A JP2006059941A JP 2006059941 A JP2006059941 A JP 2006059941A JP 2004239037 A JP2004239037 A JP 2004239037A JP 2004239037 A JP2004239037 A JP 2004239037A JP 2006059941 A JP2006059941 A JP 2006059941A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive film
- semiconductor wafer
- wafer
- along
- dicing tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 178
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000002313 adhesive film Substances 0.000 claims abstract description 128
- 230000001678 irradiating effect Effects 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 abstract description 48
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000005498 polishing Methods 0.000 description 14
- 238000005520 cutting process Methods 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Abstract
Description
本発明は、裏面にダイボンディング用の接着フィルムが貼着された半導体チップの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor chip in which an adhesive film for die bonding is attached to the back surface.
例えば、半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に形成されたストリート(切断予定ライン)によって区画された複数の領域にIC、LSI等の回路を形成し、該回路が形成された各領域を切断予定ラインに沿って分割することにより個々の半導体チップを製造している。半導体ウエーハを分割する分割装置としては一般にダイシング装置と呼ばれる切削装置が用いられており、この切削装置は厚さが20μm程度の切削ブレードによって半導体ウエーハを切断予定ラインに沿って切削する。このようにして分割された半導体チップは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。 For example, in the semiconductor device manufacturing process, circuits such as IC and LSI are formed in a plurality of regions partitioned by streets (planned cutting lines) formed in a lattice shape on the surface of a semiconductor wafer having a substantially disk shape, Each semiconductor chip is manufactured by dividing each region in which the circuit is formed along a line to be cut. As a dividing device for dividing the semiconductor wafer, a cutting device called a dicing device is generally used, and this cutting device cuts the semiconductor wafer along a planned cutting line with a cutting blade having a thickness of about 20 μm. The semiconductor chip thus divided is packaged and widely used in electric devices such as mobile phones and personal computers.
個々に分割された半導体チップは、その裏面にエポキシ樹脂等で形成された厚さ20〜40μmのダイアタッチフィルムと称するダイボンディング用の接着フィルムが装着され、この接着フィルムを介して半導体チップを支持するダイボンディングフレームに加熱することによりボンディングされる。半導体チップの裏面にダイボンディング用の接着フィルムを装着する方法としては、半導体ウエーハの裏面に接着フィルムを貼着し、この接着フィルムを介して半導体ウエーハをダイシングテープに貼着した後、半導体ウエーハの表面に形成された切断予定ラインに沿って切削ブレードにより接着フィルムと共に切削することにより、裏面に接着フィルムが装着された半導体チップを形成している。(例えば、特許文献1参照。)
しかるに、半導体ウエーハを切削ブレードで切削すると、切削ブレードは20μm程度の厚さを有するため、各回路を区画する分割予定ラインとしては幅が50μm程度必要となる。このため、個別半導体のようにサイズが小さいチップの場合には、分割予定ラインの占める面積比率が大きくなり、生産性が悪いという問題がある。 However, when the semiconductor wafer is cut with a cutting blade, the cutting blade has a thickness of about 20 μm, so that the division lines to partition each circuit require a width of about 50 μm. For this reason, in the case of a chip having a small size such as an individual semiconductor, there is a problem that the area ratio occupied by the line to be divided becomes large and the productivity is poor.
一方、近年被加工物に対して透過性を有するパルスレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法も試みられている。このレーザー加工方法を用いた分割方法は、被加工物の一方の面から内部に集光点を合わせてウエーハに対して透過性を有する例えば波長が1064nmのパルスレーザー光線を照射し、被加工物の内部に切断予定ラインに沿って変質層を連続的に形成し、この変質層が形成されることによって強度が低下した分割予定ラインに沿って外力を加えることにより、被加工物を切断予定ラインに沿って分割するものである。(例えば、特許文献2参照。)
また、レーザー加工方法を用いた分割方法によって分割されたチップの裏面に接着フィルムを貼着する方法も提案されている。例えば、特許文献3参照。)
上記特開2003−338467号公報に開示された技術は、ウエーハの裏面に接着フィルムを貼着し、この接着フィルム側をダイシングテープに貼着した後、ウエーハの表面側からパルスレーザー光線を分割予定ラインに沿って照射することにより、ウエーハの内部に分割予定ラインに沿って変質層を形成する。そして、分割予定ラインに沿って変質層が形成されたウエーハが貼着されているダイシングテープを拡張することにより、ウエーハを分割予定ラインに沿って分割するとともに、接着フィルムを分割予定ラインに沿って破断する。 The technique disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 2003-338467 is a line in which a pulse laser beam is divided from the front side of the wafer after an adhesive film is attached to the back surface of the wafer and the adhesive film side is attached to a dicing tape. , The deteriorated layer is formed along the line to be divided inside the wafer. Then, by expanding the dicing tape to which the wafer having the altered layer formed is attached along the planned division line, the wafer is divided along the planned division line, and the adhesive film is divided along the planned division line. Break.
而して、半導体ウエーハの表面の分割予定ライン上には、回路の機能をテストするためのテスト エレメント グループ(Teg)と称するテスト用の金属パターンや絶縁膜が積層されている場合が多い。このように分割予定ライン上に金属パターンや絶縁膜が積層されている半導体ウエーハにおいては、表面側から分割予定ラインに沿ってレーザー光線を照射しても、金属パターンや絶縁膜によってレーザー光線が遮断され、内部に所定の変質層を形成することができない。従って、ウエーハの内部に分割予定ラインに沿って変質層を形成するためには半導体ウエーハの裏面側からレーザー光線を照射する必要があり、このためレーザー光線を照射する前に半導体ウエーハの裏面に接着フィルムを予め貼着しておくことはできない。
また、ウエーハが貼着されているダイシングテープを拡張することにより、ウエーハおよび該ウエーハに貼着された接着フィルムを分割予定ラインに沿って破断する方法を用いた場合、接着フィルムは通常の状態では粘りがあり、張力が作用すると伸びてしまって確実に破断することが困難であるという問題がある。
Thus, a test metal pattern called a test element group (Teg) for testing the function of a circuit or an insulating film is often laminated on the planned division line on the surface of the semiconductor wafer. In the semiconductor wafer in which the metal pattern and the insulating film are laminated on the planned division line in this way, even if the laser beam is irradiated along the planned division line from the surface side, the laser beam is blocked by the metal pattern or the insulating film, A predetermined altered layer cannot be formed inside. Therefore, it is necessary to irradiate a laser beam from the back side of the semiconductor wafer in order to form a deteriorated layer along the planned dividing line inside the wafer. For this reason, an adhesive film is applied to the back surface of the semiconductor wafer before irradiating the laser beam. It cannot be pasted in advance.
In addition, by using a method of breaking the wafer and the adhesive film attached to the wafer along the planned dividing line by expanding the dicing tape to which the wafer is attached, the adhesive film is in a normal state. There is a problem that it is sticky and stretches when applied with tension, making it difficult to reliably break.
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、半導体ウエーハの分割予定ラインに沿ってレーザー光線を照射して内部に変質層を形成し、この変質層が形成された分割予定ラインに沿って個々の半導体チップに分割する技術を用いて、裏面にダイボンディング用の接着フィルムが貼着された半導体チップを製造する方法を提供することにある。 The present invention has been made in view of the above-mentioned facts, and its main technical problem is to form a deteriorated layer inside by irradiating a laser beam along a planned division line of a semiconductor wafer, and the division in which this deteriorated layer is formed. An object of the present invention is to provide a method of manufacturing a semiconductor chip in which a die bonding adhesive film is attached to the back surface using a technique of dividing into individual semiconductor chips along a predetermined line.
上記主たる技術課題を解決するため、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域に回路が形成された半導体ウエーハを、該分割予定ラインに沿って個々の半導体チップに分割する半導体チップの製造方法であって、
該半導体ウエーハに対して透過性を有するレーザー光線を該半導体ウエーハの裏面側から該分割予定ラインに沿って照射し、該ウエーハの内部に該分割予定ラインに沿って変質層を形成する変質層形成工程と、
該変質層形成工程が実施された該半導体ウエーハの裏面に紫外線を照射することにより硬化する接着フィルムを貼着する接着フィルム貼着工程と、
該接着フィルム貼着工程が実施された該半導体ウエーハの該接着フィルム側を、環状のフレームに装着されたダイシングテープに貼着するウエーハ支持工程と、
該ウエーハ支持工程が実施され該ダイシングテープに該半導体ウエーハの該接着フィルム側が貼着された状態で、該ダイシングテープ側から紫外線を照射して該接着フィルムを硬化せしめる接着フィルム硬化工程と、
該接着フィルム硬化工程が実施された後に、該ダイシングテープを拡張することにより該半導体ウエーハおよび該接着フィルムを該分割予定ラインに沿って破断するテープ拡張工程と、を含む、
ことを特徴とする半導体チップの製造方法が提供される。
In order to solve the above-mentioned main technical problem, according to the present invention, a plurality of division lines are formed in a lattice shape on the surface, and a circuit is formed in a plurality of regions partitioned by the plurality of division lines. A semiconductor chip manufacturing method for dividing a semiconductor wafer into individual semiconductor chips along the planned division line,
A deteriorated layer forming step of irradiating a laser beam having transparency to the semiconductor wafer from the back surface side of the semiconductor wafer along the planned dividing line, and forming a deteriorated layer along the planned dividing line inside the wafer. When,
An adhesive film sticking step of sticking an adhesive film that is cured by irradiating ultraviolet rays on the back surface of the semiconductor wafer on which the deteriorated layer forming step has been performed;
A wafer supporting step of adhering the adhesive film side of the semiconductor wafer on which the adhesive film adhering step has been performed to a dicing tape attached to an annular frame;
An adhesive film curing step in which the wafer supporting step is performed and the adhesive film side of the semiconductor wafer is adhered to the dicing tape, and the adhesive film is cured by irradiating ultraviolet rays from the dicing tape side;
A tape expansion step of breaking the semiconductor wafer and the adhesive film along the predetermined dividing line by expanding the dicing tape after the adhesive film curing step is performed.
A method of manufacturing a semiconductor chip is provided.
また、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域に回路が形成された半導体ウエーハを、該分割予定ラインに沿って個々の半導体チップに分割する半導体チップの製造方法であって、
該半導体ウエーハに対して透過性を有するレーザー光線を該半導体ウエーハの裏面側から該分割予定ラインに沿って照射し、該ウエーハの内部に該分割予定ラインに沿って変質層を形成する変質層形成工程と、
該変質層形成工程が実施された該半導体ウエーハの裏面に紫外線を照射することにより硬化する接着フィルムを貼着する接着フィルム貼着工程と、
該半導体ウエーハの裏面に貼着された接着フィルムに紫外線を照射して該接着フィルムを硬化せしめる接着フィルム硬化工程と、
該接着フィルム硬化工程が実施された後に、該半導体ウエーハの該接着フィルム側を環状のフレームに装着されたダイシングテープに貼着するウエーハ支持工程と、
該ウエーハ支持工程が実施された後に、該ダイシングテープを拡張することにより該半導体ウエーハおよび該接着フィルムを該分割予定ラインに沿って破断するテープ拡張工程と、を含む、
ことを特徴とする半導体チップの製造方法が提供される。
According to the present invention, a semiconductor wafer in which a plurality of division lines are formed in a lattice shape on the surface and a circuit is formed in a plurality of regions partitioned by the plurality of division lines is provided. A method of manufacturing a semiconductor chip, which is divided into individual semiconductor chips along a line,
A deteriorated layer forming step of irradiating a laser beam having transparency to the semiconductor wafer from the back surface side of the semiconductor wafer along the planned dividing line, and forming a deteriorated layer along the planned dividing line inside the wafer. When,
An adhesive film sticking step of sticking an adhesive film that is cured by irradiating ultraviolet rays on the back surface of the semiconductor wafer on which the deteriorated layer forming step has been performed;
An adhesive film curing step of curing the adhesive film by irradiating the adhesive film adhered to the back surface of the semiconductor wafer with ultraviolet rays;
After the adhesive film curing step is performed, a wafer support step of sticking the adhesive film side of the semiconductor wafer to a dicing tape attached to an annular frame;
A tape expansion step of breaking the semiconductor wafer and the adhesive film along the predetermined dividing line by expanding the dicing tape after the wafer support step is performed.
A method of manufacturing a semiconductor chip is provided.
更に、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域に回路が形成された半導体ウエーハを、該分割予定ラインに沿って個々の半導体チップに分割する半導体チップの製造方法であって、
該半導体ウエーハに対して透過性を有するレーザー光線を該半導体ウエーハの裏面側から該分割予定ラインに沿って照射し、該ウエーハの内部に該分割予定ラインに沿って変質層を形成する変質層形成工程と、
該変質層形成工程が実施された該半導体ウエーハの裏面を、環状のフレームに装着されたダイシングテープに配設され紫外線を照射することにより硬化する接着フィルムに貼着するウエーハ支持工程と、
該ウエーハ支持工程が実施され該ダイシングテープに配設された該接着フィルムに該半導体ウエーハが貼着された状態で、該ダイシングテープ側から紫外線を照射して該接着フィルムを硬化せしめる接着フィルム硬化工程と、
該接着フィルム硬化工程が実施された後に、該ダイシングテープを拡張することにより該半導体ウエーハおよび該接着フィルムを該分割予定ラインに沿って破断するテープ拡張工程と、を含む、
ことを特徴とする半導体チップの製造方法が提供される。
Furthermore, according to the present invention, a semiconductor wafer in which a plurality of division lines are formed on the surface in a lattice pattern and a circuit is formed in a plurality of regions partitioned by the plurality of division lines is provided. A method of manufacturing a semiconductor chip, which is divided into individual semiconductor chips along a line,
A deteriorated layer forming step of irradiating a laser beam having transparency to the semiconductor wafer from the back surface side of the semiconductor wafer along the planned dividing line, and forming a deteriorated layer along the planned dividing line inside the wafer. When,
A wafer support step in which the rear surface of the semiconductor wafer subjected to the altered layer forming step is attached to an adhesive film that is disposed on a dicing tape attached to an annular frame and cured by irradiating ultraviolet rays;
An adhesive film curing step in which the wafer supporting step is performed and the semiconductor wafer is adhered to the adhesive film disposed on the dicing tape, and the adhesive film is cured by irradiating ultraviolet rays from the dicing tape side. When,
A tape expansion step of breaking the semiconductor wafer and the adhesive film along the predetermined dividing line by expanding the dicing tape after the adhesive film curing step is performed.
A method of manufacturing a semiconductor chip is provided.
本発明によれば、変質層形成工程は半導体ウエーハの裏面側からレーザー光線を照射するので、半導体ウエーハの分割予定ラインに沿って内部の所定位置に変質層を形成することができる。そして、変質層形成工程を実施することにより分割予定ラインに沿って変質層が形成された半導体ウエーハの裏面に貼着される接着フィルムは紫外線を照射することにより硬化する樹脂が用いられ、この接着フィルムに紫外線を照射して接着フィルムを硬化せしめた後に、テープ拡張工程を実施してダイシングテープを拡張することにより半導体ウエーハおよび接着フィルムを該分割予定ラインに沿って破断するので、接着フィルムは硬化され伸縮性が低下せしめられているため、半導体ウエーハの破断と同時に分割予定ラインに沿って確実に破断することができる。 According to the present invention, since the deteriorated layer forming step irradiates the laser beam from the back side of the semiconductor wafer, the deteriorated layer can be formed at a predetermined position along the planned division line of the semiconductor wafer. The adhesive film to be attached to the back surface of the semiconductor wafer on which the altered layer is formed along the planned dividing line by carrying out the altered layer forming step uses a resin that is cured by irradiating ultraviolet rays. After curing the adhesive film by irradiating the film with ultraviolet rays, the tape expansion process is performed to expand the dicing tape, thereby breaking the semiconductor wafer and the adhesive film along the planned dividing line. Since the stretchability is reduced, the semiconductor wafer can be reliably broken along the planned dividing line simultaneously with the breaking of the semiconductor wafer.
以下、本発明による半導体チップの製造方法の好適な実施形態について、添付図面を参照して詳細に説明する。 Hereinafter, a preferred embodiment of a semiconductor chip manufacturing method according to the present invention will be described in detail with reference to the accompanying drawings.
図1には、本発明に従って個々の半導体チップに分割される半導体ウエーハの斜視図が示されている。図1に示す半導体ウエーハ2は、例えば厚さが300μmのシリコンウエーハからなっており、表面2aには複数の分割予定ライン21が格子状に形成されている。そして、半導体ウエーハ2の表面2aには、複数の分割予定ライン21によって区画された複数の領域に機能素子としての回路22が形成されている。以下、この半導体ウエーハ2を個々の半導体チップに分割する半導体チップの製造方法の第1の実施形態について説明する。
FIG. 1 shows a perspective view of a semiconductor wafer divided into individual semiconductor chips according to the present invention. A
上述した半導体ウエーハ2の表面2aには、図2に示すように保護部材3を貼着する(保護部材貼着工程)。
As shown in FIG. 2, the
保護部材貼着工程を実施することにより半導体ウエーハ2の表面2aに保護部材3を貼着したならば、半導体ウエーハ2の裏面2bを研磨して鏡面に加工する裏面研磨工程を実施する。この裏面研磨工程は、半導体ウエーハ2の裏面2b側から照射される赤外光レーザー光線が乱反射することを防ぐために実施する。即ち、シリコン等で形成されたウエーハにおいては、内部に集光点を合わせて赤外光レーザー光線を照射した場合、赤外光レーザー光線を照射する面の表面粗さが粗いと表面で乱反射して所定の集光点にレーザー光線が達せず、内部に所定の変質層を形成することが困難となるからである。この裏面研磨工程は、図3に示す実施形態においては研磨装置4によって実施する。即ち、裏面研磨工程は、先ず図3に示すように研磨装置4のチャックテーブル41上に半導体ウエーハ2の保護部材3側を載置し(従って、半導体ウエーハ2は裏面2bが上側となる)、図示しない吸引手段によってチャックテーブル41上に半導体ウエーハ2を吸着保持する。そして、チャックテーブル41を例えば300rpmで回転しつつ、フエルト等の柔軟部材に酸化ジルコニア等の砥粒を分散させ適宜のボンド剤で固定した研磨砥石42を備えた研磨工具43を例えば6000rpmで回転せしめて半導体ウエーハ2の裏面2bに接触することにより、半導体ウエーハ2の裏面2bを鏡面加工する。この裏面研磨工程において、加工面である半導体ウエーハ2の裏面2bは、JIS B0601 で規定する表面粗さ(Ra)を0.05μm以下(Ra≦0.05μm)、好ましくは0.02μm以下(Ra≦0.02μm)に鏡面加工される。
If the
次に、裏面が研磨加工された半導体ウエーハ2に対して透過性を有するパルスレーザー光線を半導体ウエーハ2の裏面側から分割予定ライン21に沿って照射し、半導体ウエーハ2の内部に分割予定ライン21に沿って変質層を形成することにより分割予定ラインに沿って強度を低下せしめる変質層形成工程を実施する。この変質層形成工程は、図4乃至6に示すレーザー加工装置5を用いて実施する。図4乃至図6に示すレーザー加工装置5は、被加工物を保持するチャックテーブル51と、該チャックテーブル51上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段52と、チャックテーブル51上に保持された被加工物を撮像する撮像手段53を具備している。チャックテーブル51は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図4において矢印Xで示す加工送り方向および矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
Next, a pulsed laser beam having transparency with respect to the
上記レーザー光線照射手段52は、実質上水平に配置された円筒形状のケーシング521を含んでいる。ケーシング521内には図5に示すようにパルスレーザー光線発振手段522と伝送光学系523とが配設されている。パルスレーザー光線発振手段522は、YAGレーザー発振器或いはYVO4レーザー発振器からなるパルスレーザー光線発振器522aと、これに付設された繰り返し周波数設定手段522bとから構成されている。伝送光学系523は、ビームスプリッタの如き適宜の光学要素を含んでいる。上記ケーシング521の先端部には、それ自体は周知の形態でよい組レンズから構成される集光レンズ(図示せず)を収容した集光器524が装着されている。上記パルスレーザー光線発振手段522から発振されたレーザー光線は、伝送光学系523を介して集光器524に至り、集光器524から上記チャックテーブル51に保持される被加工物に所定の集光スポット径Dで照射される。この集光スポット径Dは、図6に示すようにガウス分布を示すパルスレーザー光線が集光器524の対物集光レンズ524aを通して照射される場合、D(μm)=4×λ×f/(π×W)、ここでλはパルスレーザー光線の波長(μm)、Wは対物レンズ524aに入射されるパルスレーザー光線の直径(mm)、fは対物レンズ524aの焦点距離(mm)、で規定される。
The laser beam irradiation means 52 includes a
上記レーザー光線照射手段52を構成するケーシング521の先端部に装着された撮像手段53は、図示の実施形態においては可視光線によって撮像する通常の撮像素子(CCD)の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成されており、撮像した画像信号を図示しない制御手段に送る。
In the illustrated embodiment, the image pickup means 53 mounted on the tip of the
上述したレーザー加工装置5を用いて実施する変質層形成工程について、図4、図7および図8を参照して説明する。
この変質層形成行程は、先ず上述した図4に示すレーザー加工装置5のチャックテーブル51上に裏面2bが研磨加工された半導体ウエーハ2の保護部材3側を載置し(従って、半導体ウエーハ2は研磨加工された裏面2bが上側となる)、図示しない吸引手段によってチャックテーブル51上に半導体ウエーハ2を吸着保持する。半導体ウエーハ2を吸引保持したチャックテーブル51は、図示しない移動機構によって撮像手段53の直下に位置付けられる。
The deteriorated layer forming step performed using the
In this deteriorated layer forming step, first, the
チャックテーブル51が撮像手段53の直下に位置付けられると、撮像手段53および図示しない制御手段によって半導体ウエーハ2のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段53および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されている分割予定ライン21と、分割予定ライン21に沿ってレーザー光線を照射するレーザー光線照射手段52の集光器524との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ2に形成されている上記所定方向に対して直角に延びる分割予定ライン21に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ2の分割予定ライン21が形成されている表面2aは下側に位置しているが、撮像手段53が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成された撮像手段を備えているので、裏面2bから透かして分割予定ライン21を撮像することができる。
When the chuck table 51 is positioned immediately below the image pickup means 53, an alignment operation for detecting a processing region to be laser processed of the
以上のようにしてチャックテーブル51上に保持されている半導体ウエーハ2に形成されている分割予定ライン21を検出し、レーザー光線照射位置のアライメントが行われたならば、図7の(a)で示すようにチャックテーブル51をレーザー光線を照射するレーザー光線照射手段52の集光器524が位置するレーザー光線照射領域に移動し、所定の分割予定ライン21の一端(図7の(a)において左端)をレーザー光線照射手段52の集光器524の直下に位置付ける。そして、集光器524から透過性を有するパルスレーザー光線を照射しつつチャックテーブル51即ち半導体ウエーハ2を図7の(a)において矢印X1で示す方向に所定の送り速度で移動せしめる。そして、図8の(b)で示すようにレーザー光線照射手段52の集光器524の照射位置が分割予定ライン21の他端の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル51即ち半導体ウエーハ2の移動を停止する。この変質層形成工程においては、パルスレーザー光線の集光点Pを半導体ウエーハ2の表面2a(下面)付近に合わせることにより、表面2a(下面)に露出するとともに表面2aから内部に向けて変質層210が形成される。この変質層210は、溶融再固化層として形成される。このように、変質層形成工程は半導体ウエーは2の裏面側からパルスレーザー光線の照射を分割予定ライン21に沿って照射するので、分割予定ライン上にテスト用の金属パターンや絶縁膜が積層されていても、これらに影響されることなく所定位置に変質層を形成することができる。
If the
上記変質層形成工程における加工条件は、例えば次のように設定されている。
光源 :LD励起QスイッチNd:YVO4スレーザー
波長 :1064nmのパルスレーザー
パルス出力 :10μJ
集光スポット径 :φ1μm
集光点のピークパワー密度:3.2×1010W/cm2
繰り返し周波数 :100kHz
加工送り速度 :100mm/秒
The processing conditions in the deteriorated layer forming step are set as follows, for example.
Light source: LD excitation Q switch Nd: YVO4 laser Laser wavelength: 1064 nm pulse laser Pulse output: 10 μJ
Condensing spot diameter: φ1μm
Peak power density at the focal point: 3.2 × 10 10 W / cm 2
Repetition frequency: 100 kHz
Processing feed rate: 100 mm / sec
なお、半導体ウエーハ10の厚さが厚い場合には、図8に示すように集光点Pを段階的に変えて上述した変質層形成工程を複数回実行することにより、複数の変質層210を形成する。例えば、上述した加工条件においては1回に形成される変質層の厚さは約50μmであるため、上記変質層形成工程を例えば3回実施して150μmの変質層210を形成する。また、厚さが300μmのウエーハ2に対して6層の変質層を形成し、半導体ウエーハ2の内部に分割予定ライン21に沿って表面2aから裏面2bに渡って変質層を形成してもよい。また、変質層210は、表面10aおよび裏面10bに露出しないように内部だけに形成してもよい。
When the thickness of the semiconductor wafer 10 is large, the plurality of deteriorated
次に、上述した変質層形成工程が実施された半導体ウエーハの裏面に、紫外線を照射することにより硬化する接着フィルムを貼着する接着フィルム貼着工程を実施する。即ち、図9に示すように上記変質層形成工程において分割予定ラインに沿って変質層210が形成された半導体ウエーハ2の裏面2bに、紫外線を照射することにより硬化するダイボンディング用の接着フィルム6を貼着する。このとき、接着フィルム6を80〜200℃の温度で加熱しつつ半導体ウエーハ2の裏面2bに押圧して貼着する。なお、接着フィルム6は、図示の実施形態においては厚さが25μm程度の紫外線硬化剤を混入したアクリル系樹脂によって形成されている。
Next, the adhesive film sticking process which sticks the adhesive film hardened | cured by irradiating an ultraviolet-ray to the back surface of the semiconductor wafer in which the deteriorated layer formation process mentioned above was implemented is implemented. That is, as shown in FIG. 9, the die
上述した接着フィルム貼着工程を実施したならば、半導体ウエーハの接着フィルム側を環状のフレームに装着されたダイシングテープに貼着するウエーハ支持工程を実施する。即ち、図10に示すように環状のフレーム7の内側開口部を覆うように外周部が装着されたダイシングテープ70の表面に半導体ウエーハ2の接着フィルム6側を貼着する。そして、半導体ウエーハ2の表面2aに貼着されている保護部材3を剥離する。なお、上記ダイシングテープ70は、図示の実施形態においては厚さが70μmのポリ塩化ビニル(PVC)からなるシート材によって形成されている。
If the adhesive film sticking process mentioned above is implemented, the wafer support process which sticks the adhesive film side of a semiconductor wafer to the dicing tape with which the cyclic | annular frame was mounted will be implemented. That is, as shown in FIG. 10, the
上述したウエーハ支持工程を実施したならば、ダイシングテープ70に半導体ウエーハ2の接着フィルム6側が貼着された状態で、ダイシングテープ70側から紫外線を照射して接着フィルム6を硬化せしめる接着フィルム硬化工程を実施する。この接着フィルム硬化工程は、図11に示すテープ拡張装置8を用いて実施する。
If the wafer support process described above is performed, the adhesive film curing process in which the
図11にはテープ拡張装置8の斜視図が示されている。図示の実施形態におけるテープ拡張装置8は、上記環状のフレーム7を保持するフレーム保持手段81と、上記環状のフレーム7に装着されたダイシングテープ70を拡張する張力付与手段82を具備している。フレーム保持手段81は、図11に示すように環状のフレーム保持部材811と、該フレーム保持部材811の外周に配設された固定手段としての4個のクランプ機構812とからなっている。フレーム保持部材811の上面は環状のフレーム7を載置する載置面811aを形成しており、この載置面811a上に環状のフレーム7が載置される。そして、フレーム保持部材811の載置面811a上に載置された環状のフレーム7は、クランプ機構812によってフレーム保持部材811に固定される。
FIG. 11 is a perspective view of the tape expansion device 8. The tape expansion device 8 in the illustrated embodiment includes a frame holding means 81 for holding the annular frame 7 and a
上記張力付与手段82は、上記環状のフレーム保持部材811の内側に配設される拡張ドラム821を具備している。この拡張ドラム821は、環状のフレーム7の内径より小さく該環状のフレーム7に装着されたダイシングテープ70に貼着される半導体ウエーハ2の外径より大きい内径および外径を有している。また、拡張ドラム821は、下端に支持フランジ822を備えている。図示の実施形態における張力付与手段82は、上記環状のフレーム保持部材811を上下方向(軸方向)に進退可能な支持手段83を具備している。この支持手段83は、上記支持フランジ822上に配設された複数(図示の実施形態においては4個)のエアシリンダ831からなっており、そのピストンロッド832が上記環状のフレーム保持部材811の下面に連結される。このように複数のエアシリンダ831からなる支持手段83は、環状のフレーム保持部材811を載置面811aが拡張ドラム821の上端と略同一高さとなる基準位置と、拡張ドラム821の上端より所定量下方の拡張位置の間を上下方向に移動せしめる。
The
図示のテープ拡張装置8は、上記拡張ドラム821内に配設された紫外線照射ランプ84を備えている。この紫外線照射ランプ84は、上記フレーム保持手段81に保持された環状のフレーム7に装着されたダイシングテープ70を通して接着フィルム6に紫外線を照射する。
The illustrated tape expansion device 8 includes an
以上のように構成されたテープ拡張装置8を用いて実施する接着フィルム硬化工程について図12を参照して説明する。即ち、上記図10に示すように半導体ウエーハ2(分割予定ライン21に沿って変質層210が形成されている)をダイシングテープ70を介して支持した環状のフレーム7を、図12の(a)に示すようにフレーム保持手段81を構成するフレーム保持部材811の載置面811a上に載置し、クランプ機構812によってフレーム保持部材811に固定する。このとき、フレーム保持部材811は図12(a)に示す基準位置に位置付けられている。
The adhesive film hardening process implemented using the tape expansion apparatus 8 comprised as mentioned above is demonstrated with reference to FIG. That is, as shown in FIG. 10, the annular frame 7 in which the semiconductor wafer 2 (the altered
次に、図12の(b)に示すように紫外線照射ランプ84を点灯する。点灯された紫外線照射ランプ84から発せられる紫外線は、ダイシングテープ70を通して接着フィルム6に照射される。このようにして接着フィルム6に紫外線が照射されると、接着フィルム6は硬化せしめられる。
Next, as shown in FIG. 12B, the
上述したように接着フィルム硬化工程を実施したならば、ダイシングテープ70を拡張することにより半導体ウエーハ2および接着フィルム6を分割予定ライン21に沿って破断するテープ拡張工程を実施する。このテープ拡張工程は、テープ拡張装置8を用いて上記接着フィルム硬化工程を実施した状態から行う。
If the adhesive film curing step is performed as described above, the tape expansion step of breaking the
即ち、図12の(b)に示す状態から、張力付与手段8を構成する支持手段83としての複数のエアシリンダ831を作動して、環状のフレーム保持部材811を図13に示す拡張位置に下降せしめる。従って、フレーム保持部材81の載置面811a上に固定されている環状のフレーム7も下降するため、環状のフレーム7に装着されたダイシングテープ70は拡張ドラム821の上端縁に当接して拡張せしめられる。この結果、ダイシングテープ70に貼着されている接着フィルム6および半導体ウエーハ2には放射状に引張力が作用するので、半導体ウエーハ2は変質層210が形成されることによって強度が低下せしめられた分割予定ライン21に沿って破断され個々の半導体チップ20に分割される。このようにして半導体ウエーハ2が分割予定ライン21に沿って破断され個々の半導体チップ20に分割されると同時に、接着フィルム6も分割予定ライン21に沿って破断される。このとき、接着フィルム6は通常の状態では粘りがあり、上記張力が作用すると伸びてしまって確実に破断することが困難である。しかるに、図示の実施形態においては、接着フィルム6は上述した接着フィルム硬化工程を実施することによって硬化され伸縮性が低下せしめられているので、分割予定ライン21に沿って確実に破断することができる。なお、半導体ウエーハ2は個々の半導体チップ20に分割されるが、半導体ウエーハ2は破断された接着フィルム6を介してダイシングテープ70に貼着されているので、バラバラにはならずウエーハの形態が維持されている。
That is, from the state shown in FIG. 12 (b), the plurality of
このようにして、半導体ウエーハ2および半導体ウエーハ2の裏面に貼着された接着フィルム6が分割予定ライン21に沿って破断されたら、ピックアップ工程において半導体チップをダイシングテープ70から剥離することにより、図14に示すように裏面に接着フィルム6が貼着された半導体チップ20をピックアップすることができる。
In this manner, when the
次に、本発明による半導体チップの製造方法の第2の実施形態について説明する。
第2の実施形態は上述した第1の実施形態におけるウエーハ支持工程と接着フィルム硬化工程の順序を逆にしたものである。
即ち、半導体チップの製造方法の第2の実施形態は、上述した第1の実施形態における保護部材貼着工程、裏面研磨工程、変質層形成工程、接着フィルム貼着工程を実施することにより、上記図9に示すように分割予定ライン21に沿って変質層210が形成された半導体ウエーハ2の裏面2bに紫外線を照射することにより硬化する接着フィルム6を貼着したならば、接着フィルム6に紫外線を照射して接着フィルム6を硬化せしめる接着フィルム硬化工程を実施する。この接着フィルム硬化工程は、図15に示す紫外線照射器9を用いて実施する。図15に示す紫外線照射器9は、上壁911に開口912を備えたハウジング91と、該ハウジング91内に配設された紫外線照射ランプ92とを具備している。このように構成された紫外線照射器9の上壁911上に導体ウエーハ2の接着フィルム6側を載置する。そして、紫外線照射ランプ92を点灯して接着フィルム6に紫外線を照射する。この結果、接着フィルム6は硬化せしめられる。このようにして、接着フィルム硬化工程を実施したならば、上述した第1の実施形態におけるウエーハ支持工程、テープ拡張工程を実施する。
Next, a second embodiment of the semiconductor chip manufacturing method according to the present invention will be described.
In the second embodiment, the order of the wafer support process and the adhesive film curing process in the first embodiment described above is reversed.
That is, the second embodiment of the semiconductor chip manufacturing method performs the protective member attaching step, the back surface polishing step, the deteriorated layer forming step, and the adhesive film attaching step in the above-described first embodiment. As shown in FIG. 9, when the
次に、本発明による半導体チップの製造方法の第3の実施形態について説明する。
第3の実施形態は上記変質層形成工程が実施された半導体ウエーハを支持する環状のフレームに装着されたダイシングテープに接着フィルムが貼着されている、所謂接着フィルム付ダイシングテープを用いた例である。即ち、図16の(a)に示すように環状のフレーム7に装着されたダイシングテープ70の表面には、接着フィルム60が貼着されている。この接着フィルム60も上記接着フィルム6と同様に、紫外線を照射することにより硬化するアクリル系樹脂によって形成されている。
Next, a third embodiment of the semiconductor chip manufacturing method according to the present invention will be described.
The third embodiment is an example using a so-called dicing tape with an adhesive film, in which an adhesive film is attached to a dicing tape attached to an annular frame that supports the semiconductor wafer on which the above-described deteriorated layer forming step has been performed. is there. That is, as shown in FIG. 16A, the
本発明による半導体チップの製造方法の第3の実施形態は、上述した第1の実施形態における保護部材貼着工程、裏面研磨工程、変質層形成工程を実施することにより分割予定ライン21に沿って変質層210が形成された半導体ウエーハ2の裏面2bを、図16の(a)に示すように環状のフレーム7に装着されたダイシングテープ70に配設された接着フィルム60の表面に貼着する。そして、図16の(a)に示すように半導体ウエーハ2の表面2aに貼着されている保護部材3を剥離する。このように第3の実施形態は、接着フィルム付ダイシングテープを用いることにより接着フィルムとウエーハ支持工程を同時に実施することができる。以上のようにして、ウエーハ支持工程を実施したならば、上述した第1の実施形態における接着フィルム硬化工程、ウエーハ支持工程、テープ拡張工程を実施する。
The third embodiment of the method for manufacturing a semiconductor chip according to the present invention is performed along the planned
2:半導体ウエーハ
20:半導体チップ
21:分割予定ライン
22:回路
210:変質層
3:保護部材
4:研磨装置
41:研磨装置のチャックテーブル
43:研磨工具
5:レーザー加工装置
51:レーザー加工装置のチャックテーブル
51:レーザー光線照射手段
53:撮像手段
6:接着フィルム
60:接着フィルム
7:環状のフレーム
70:ダイシングテープ
8:テープ拡張装置
81:フレーム保持手段
811:フレーム保持部材
812:クランプ機構
82:張力付与手段
821:拡張ドラム
83:支持手段
831:エアシリンダ
84:紫外線照射ランプ
9:紫外線照射器
2: Semiconductor wafer 20: Semiconductor chip 21: Planned division line 22: Circuit 210: Altered layer 3: Protection member 4: Polishing device 41: Chuck table of polishing device 43: Polishing tool 5: Laser processing device 51: Laser processing device Chuck table 51: Laser beam irradiation means 53: Imaging means 6: Adhesive film 60: Adhesive film 7: Ring frame 70: Dicing tape 8: Tape expansion device 81: Frame holding means 811: Frame holding member 812: Clamp mechanism 82: Tension Application means 821: Expansion drum 83: Support means 831: Air cylinder 84: Ultraviolet irradiation lamp 9: Ultraviolet irradiation device
Claims (3)
該半導体ウエーハに対して透過性を有するレーザー光線を該半導体ウエーハの裏面側から該分割予定ラインに沿って照射し、該ウエーハの内部に該分割予定ラインに沿って変質層を形成する変質層形成工程と、
該変質層形成工程が実施された該半導体ウエーハの裏面に紫外線を照射することにより硬化する接着フィルムを貼着する接着フィルム貼着工程と、
該接着フィルム貼着工程が実施された該半導体ウエーハの該接着フィルム側を、環状のフレームに装着されたダイシングテープに貼着するウエーハ支持工程と、
該ウエーハ支持工程が実施され該ダイシングテープに該半導体ウエーハの該接着フィルム側が貼着された状態で、該ダイシングテープ側から紫外線を照射して該接着フィルムを硬化せしめる接着フィルム硬化工程と、
該接着フィルム硬化工程が実施された後に、該ダイシングテープを拡張することにより該半導体ウエーハおよび該接着フィルムを該分割予定ラインに沿って破断するテープ拡張工程と、を含む、
ことを特徴とする半導体チップの製造方法。 A semiconductor wafer in which a plurality of scheduled division lines are formed in a lattice shape on the surface and a circuit is formed in a plurality of regions partitioned by the plurality of scheduled division lines is divided into individual semiconductor chips along the planned division lines. A method of manufacturing a semiconductor chip divided into
A deteriorated layer forming step of irradiating a laser beam having transparency to the semiconductor wafer from the back surface side of the semiconductor wafer along the planned dividing line, and forming a deteriorated layer along the planned dividing line inside the wafer. When,
An adhesive film sticking step of sticking an adhesive film that is cured by irradiating ultraviolet rays on the back surface of the semiconductor wafer on which the deteriorated layer forming step has been performed;
A wafer supporting step of adhering the adhesive film side of the semiconductor wafer on which the adhesive film adhering step has been performed to a dicing tape attached to an annular frame;
An adhesive film curing step in which the wafer supporting step is performed and the adhesive film side of the semiconductor wafer is adhered to the dicing tape, and the adhesive film is cured by irradiating ultraviolet rays from the dicing tape side;
A tape expansion step of breaking the semiconductor wafer and the adhesive film along the predetermined dividing line by expanding the dicing tape after the adhesive film curing step is performed.
A method of manufacturing a semiconductor chip.
該半導体ウエーハに対して透過性を有するレーザー光線を該半導体ウエーハの裏面側から該分割予定ラインに沿って照射し、該ウエーハの内部に該分割予定ラインに沿って変質層を形成する変質層形成工程と、
該変質層形成工程が実施された該半導体ウエーハの裏面に紫外線を照射することにより硬化する接着フィルムを貼着する接着フィルム貼着工程と、
該半導体ウエーハの裏面に貼着された接着フィルムに紫外線を照射して該接着フィルムを硬化せしめる接着フィルム硬化工程と、
該接着フィルム硬化工程が実施された後に、該半導体ウエーハの該接着フィルム側を環状のフレームに装着されたダイシングテープに貼着するウエーハ支持工程と、
該ウエーハ支持工程が実施された後に、該ダイシングテープを拡張することにより該半導体ウエーハおよび該接着フィルムを該分割予定ラインに沿って破断するテープ拡張工程と、を含む、
ことを特徴とする半導体チップの製造方法。 A semiconductor wafer in which a plurality of scheduled division lines are formed in a lattice shape on the surface and a circuit is formed in a plurality of regions partitioned by the plurality of scheduled division lines is divided into individual semiconductor chips along the planned division lines. A method of manufacturing a semiconductor chip divided into
A deteriorated layer forming step of irradiating a laser beam having transparency to the semiconductor wafer from the back surface side of the semiconductor wafer along the planned dividing line, and forming a deteriorated layer along the planned dividing line inside the wafer. When,
An adhesive film sticking step of sticking an adhesive film that is cured by irradiating ultraviolet rays on the back surface of the semiconductor wafer on which the deteriorated layer forming step has been performed;
An adhesive film curing step of curing the adhesive film by irradiating the adhesive film adhered to the back surface of the semiconductor wafer with ultraviolet rays;
After the adhesive film curing step is performed, a wafer support step of sticking the adhesive film side of the semiconductor wafer to a dicing tape attached to an annular frame;
A tape expansion step of breaking the semiconductor wafer and the adhesive film along the predetermined dividing line by expanding the dicing tape after the wafer support step is performed.
A method of manufacturing a semiconductor chip.
該半導体ウエーハに対して透過性を有するレーザー光線を該半導体ウエーハの裏面側から該分割予定ラインに沿って照射し、該ウエーハの内部に該分割予定ラインに沿って変質層を形成する変質層形成工程と、
該変質層形成工程が実施された該半導体ウエーハの裏面を、環状のフレームに装着されたダイシングテープに配設され紫外線を照射することにより硬化する接着フィルムに貼着するウエーハ支持工程と、
該ウエーハ支持工程が実施され該ダイシングテープに配設された該接着フィルムに該半導体ウエーハが貼着された状態で、該ダイシングテープ側から紫外線を照射して該接着フィルムを硬化せしめる接着フィルム硬化工程と、
該接着フィルム硬化工程が実施された後に、該ダイシングテープを拡張することにより該半導体ウエーハおよび該接着フィルムを該分割予定ラインに沿って破断するテープ拡張工程と、を含む、
ことを特徴とする半導体チップの製造方法。 A semiconductor wafer in which a plurality of scheduled division lines are formed in a lattice shape on the surface and a circuit is formed in a plurality of regions partitioned by the plurality of scheduled division lines is divided into individual semiconductor chips along the planned division lines. A method of manufacturing a semiconductor chip divided into
A deteriorated layer forming step of irradiating a laser beam having transparency to the semiconductor wafer from the back side of the semiconductor wafer along the division line and forming a deteriorated layer along the division line inside the wafer. When,
A wafer support step in which the rear surface of the semiconductor wafer subjected to the altered layer forming step is attached to an adhesive film that is disposed on a dicing tape attached to an annular frame and cured by irradiating ultraviolet rays;
An adhesive film curing step in which the wafer support step is performed and the adhesive film disposed on the dicing tape is bonded to the semiconductor wafer to irradiate ultraviolet rays from the dicing tape side to cure the adhesive film. When,
A tape expansion step of breaking the semiconductor wafer and the adhesive film along the predetermined dividing line by expanding the dicing tape after the adhesive film curing step is performed.
A method of manufacturing a semiconductor chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239037A JP2006059941A (en) | 2004-08-19 | 2004-08-19 | Manufacturing method of semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239037A JP2006059941A (en) | 2004-08-19 | 2004-08-19 | Manufacturing method of semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006059941A true JP2006059941A (en) | 2006-03-02 |
Family
ID=36107173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239037A Pending JP2006059941A (en) | 2004-08-19 | 2004-08-19 | Manufacturing method of semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006059941A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266557A (en) * | 2006-03-30 | 2007-10-11 | Renesas Technology Corp | Method of manufacturing semiconductor device |
WO2011089870A1 (en) * | 2010-01-19 | 2011-07-28 | ソニーケミカル&インフォメーションデバイス株式会社 | Method for manufacturing electronic component provided with adhesive film and method for manufacturing mounting body |
JP2015060928A (en) * | 2013-09-18 | 2015-03-30 | 株式会社ディスコ | Wafer processing method |
JP2015149429A (en) * | 2014-02-07 | 2015-08-20 | 株式会社ディスコ | Wafer processing method |
JP2015154029A (en) * | 2014-02-19 | 2015-08-24 | 株式会社ディスコ | Wafer unit-processing method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61112345A (en) * | 1984-11-07 | 1986-05-30 | Toshiba Corp | Manufacture of semiconductor device |
JP2002256227A (en) * | 2001-03-05 | 2002-09-11 | Hitachi Chem Co Ltd | Photosensitive adhesive film, its use and method for producing semiconductor device |
JP2003338467A (en) * | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | Method for cutting semiconductor substrate |
JP2004001076A (en) * | 2002-03-12 | 2004-01-08 | Hamamatsu Photonics Kk | The laser beam machining method |
JP2004146727A (en) * | 2002-10-28 | 2004-05-20 | Tokyo Seimitsu Co Ltd | Transferring method of wafer |
JP2004179302A (en) * | 2002-11-26 | 2004-06-24 | Disco Abrasive Syst Ltd | Method for splitting semiconductor wafer |
JP2004235474A (en) * | 2003-01-30 | 2004-08-19 | Renesas Technology Corp | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
-
2004
- 2004-08-19 JP JP2004239037A patent/JP2006059941A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61112345A (en) * | 1984-11-07 | 1986-05-30 | Toshiba Corp | Manufacture of semiconductor device |
JP2002256227A (en) * | 2001-03-05 | 2002-09-11 | Hitachi Chem Co Ltd | Photosensitive adhesive film, its use and method for producing semiconductor device |
JP2003338467A (en) * | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | Method for cutting semiconductor substrate |
JP2004001076A (en) * | 2002-03-12 | 2004-01-08 | Hamamatsu Photonics Kk | The laser beam machining method |
JP2004146727A (en) * | 2002-10-28 | 2004-05-20 | Tokyo Seimitsu Co Ltd | Transferring method of wafer |
JP2004179302A (en) * | 2002-11-26 | 2004-06-24 | Disco Abrasive Syst Ltd | Method for splitting semiconductor wafer |
JP2004235474A (en) * | 2003-01-30 | 2004-08-19 | Renesas Technology Corp | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266557A (en) * | 2006-03-30 | 2007-10-11 | Renesas Technology Corp | Method of manufacturing semiconductor device |
WO2011089870A1 (en) * | 2010-01-19 | 2011-07-28 | ソニーケミカル&インフォメーションデバイス株式会社 | Method for manufacturing electronic component provided with adhesive film and method for manufacturing mounting body |
JP2011171688A (en) * | 2010-01-19 | 2011-09-01 | Sony Chemical & Information Device Corp | Method for manufacturing electronic component provided with adhesive film and method for manufacturing mounting body |
JP2015060928A (en) * | 2013-09-18 | 2015-03-30 | 株式会社ディスコ | Wafer processing method |
TWI623030B (en) * | 2013-09-18 | 2018-05-01 | Disco Corp | Wafer processing method |
JP2015149429A (en) * | 2014-02-07 | 2015-08-20 | 株式会社ディスコ | Wafer processing method |
JP2015154029A (en) * | 2014-02-19 | 2015-08-24 | 株式会社ディスコ | Wafer unit-processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4733934B2 (en) | Wafer processing method | |
JP4769560B2 (en) | Wafer division method | |
JP4777761B2 (en) | Wafer division method | |
JP6305853B2 (en) | Wafer processing method | |
KR101418613B1 (en) | Wafer dividing method | |
JP2005129607A (en) | Method of dividing wafer | |
JP2007173475A (en) | Method for dividing wafer | |
JP2008294191A (en) | Wafer dividing method | |
JP2006229021A (en) | Wafer dividing method | |
JP2009182178A (en) | Method of manufacturing device | |
JP2008283025A (en) | Method of dividing wafer | |
JP2009200140A (en) | Method of manufacturing semiconductor chip | |
JP2006054246A (en) | Wafer separation method | |
JP2007294651A (en) | Method of fracturing adhesion film mounted on wafer | |
JP2006114691A (en) | Division method of wafer | |
JP2007242787A (en) | Splitting method of wafer | |
JP2011003757A (en) | Method of dividing wafer | |
JP2008042110A (en) | Method of dividing wafer | |
JP2006202933A (en) | Wafer dividing method | |
JP2005332841A (en) | Method of dividing wafer | |
JP2009290052A (en) | Method of dividing wafer | |
JP2011091293A (en) | Method for processing wafer | |
KR20130137534A (en) | Method for machining wafer | |
JP4833657B2 (en) | Wafer division method | |
JP2006040988A (en) | Wafer dividing method and apparatus thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070712 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Effective date: 20110210 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |