JP2006053712A - 電子回路解析装置、電子回路解析方法、電子回路解析プログラム - Google Patents

電子回路解析装置、電子回路解析方法、電子回路解析プログラム Download PDF

Info

Publication number
JP2006053712A
JP2006053712A JP2004234161A JP2004234161A JP2006053712A JP 2006053712 A JP2006053712 A JP 2006053712A JP 2004234161 A JP2004234161 A JP 2004234161A JP 2004234161 A JP2004234161 A JP 2004234161A JP 2006053712 A JP2006053712 A JP 2006053712A
Authority
JP
Japan
Prior art keywords
analysis
electronic circuit
reliability
model
analysis result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004234161A
Other languages
English (en)
Inventor
Shogo Fujimori
省吾 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004234161A priority Critical patent/JP2006053712A/ja
Priority to US10/992,731 priority patent/US7366648B2/en
Priority to DE102004057081A priority patent/DE102004057081A1/de
Publication of JP2006053712A publication Critical patent/JP2006053712A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 解析結果の信頼度を評価する電子回路解析装置、電子回路解析方法、電子回路解析プログラムを提供する。
【解決手段】 入力情報を記憶する入力情報記憶部１と、入力情報に基づいて電子回路の解析モデルを作成する解析モデル作成部１２と、解析モデルを用いて電子回路の解析結果を算出する解析部３と、解析モデルの部分毎に精度を定義し、部分モデル信頼度として記憶する部分モデル信頼度データベース２１と、解析モデルの部分毎に影響の大きさを定義し、部分モデル影響度として記憶する部分モデル影響度データベース２２と、部分モデル信頼度と部分モデル影響度に基づいて解析結果の信頼度である解析結果信頼度を算出する信頼度評価部２３と、解析結果の良否判定を行う解析結果判定部１４と、解析結果信頼度と良否判定の結果の表示を行う表示部１５とを備えた。
【選択図】 図１

Description

本発明は、電子回路の動作を確認するために使用する電子回路解析装置、電子回路解析方法、電子回路解析プログラムに関するものである。
近年の電子回路、例えばＬＳＩ（Large Scale Integration）、ＰＣＢ（Printed Circuit Board）、マルチチップモジュール等の高速化に伴い、信号波形解析に使用する解析モデルにおいて、周波数による変化で無視できないものが増えてきた。従って、どのような入力情報を用いて解析モデルを作成するかの判断が重要になってきた。
また、電子回路の低電力化に伴いノイズマージンが低下していることから、素子や基板の製造ばらつきによる信号波形の変化や、電源やグラウンドの電圧変動等も考慮した設計を行う必要が生じてきた。
次に、従来の電子回路解析装置の構成について説明する。図９は、従来の電子回路解析装置の構成の一例を示すブロック図である。この電子回路解析装置は、入力情報記憶部１、解析モデル作成部２、解析部３、解析結果判定部４、表示部５で構成される。
入力情報記憶部１は、電子回路のシミュレーションに用いる、解析条件、レイアウトデータ、素子モデルデータ、パラメータデータを入力情報として格納する。ここで、解析条件は、解析周波数や解析時間等である。レイアウトデータは、基板のレイアウト設計時のデータである。素子モデルデータは、素子の電気的特性を所定のフォーマットで記述したものである。パラメータデータは、基板の材質や形状等に対応した解析用のパラメータである。
解析モデル作成部２は、入力情報記憶部１に格納された入力情報からシミュレーションのための解析モデルを作成し、解析部３へ出力する。解析部３は、解析モデルを用いてシミュレーションを行い、電子回路の任意の測定位置に対して算出される波形を解析結果として解析結果判定部４と表示部５へ出力する。波形とは例えば、時間に伴う電圧値の変化を表すものである。解析結果判定部４は、所定の条件を用いて、解析結果の良否判定を行い、良または不良を判定結果として表示部へ出力する。所定の条件とは例えば、素子のデータシート等に記載された定格電圧の閾値である。解析結果判定部４は、解析結果が複数あれば、複数の良否判定を行う。
例えば、解析結果が電圧波形、良否判定の閾値が最大定格電圧値である場合、電圧波形のピーク値が、最大定格電圧値以下であれば判定結果を良とし、最大定格電圧値を超えていれば判定結果を不良とする。また、良否判定の閾値がVIH（Highと判定される下限の電圧値）である場合、High期待の時刻の間、解析結果における電圧波形がVIHを超えていれば判定結果を良とし、VIH以下であれば判定結果を不良とする。
表示部５は、解析結果と、判定結果である良または不良を表示する。
なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。
特開平１０−２１２６７号公報 （第６−１５頁、第１図）
しかしながら、従来の電子回路解析装置では、解析結果とその良否判定結果の通知だけをおこなっており、どのような入力情報を用いて解析モデルを作成するかの判断、また、素子や基板の製造ばらつきによる信号波形の変化や、電源やグラウンドの電圧変動等を考慮した解析を行うか否かの判断については、電子回路解析装置の使用者に委ねられていた。
また、解析結果の精度および信頼性が入力情報に大きく依存しているため、入力情報の不足や入力情報の精度の低さ等により、正しい解析結果が得られていない場合があった。
また、解析を行う際に必要な入力情報の種類や精度は、電子回路の動作条件（動作周波数、素子の出力特性、素子の内部抵抗等）に応じて変わってくるため、信頼度の高い解析を行うためには専門的な能力が必要となる。このため、解析結果の信頼度が設計者の能力に大きく依存し、解析結果に基づいて設計された製品の設計品質にばらつきが発生することとなる。
さらに、正確な入力情報の収集や測定には多くの時間がかかるため、設計期間を短縮するためには、解析結果の信頼度を保ちながら、入力情報を最低限に抑える必要がある。
本発明は上述した問題点を解決するためになされたものであり、解析結果の信頼度を評価する電子回路解析装置、電子回路解析方法、電子回路解析プログラムを提供することを目的とする。
上述した課題を解決するため、本発明は、電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析装置であって、前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部と、前記解析モデルを用いて前記電子回路の解析結果を算出する解析部と、前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価部とを備えてなる。
この電子回路解析装置において、前記部分モデル信頼度はさらに、周波数範囲毎に定義されることを特徴とする。
また、前記信頼度評価部は、前記解析モデルにおける全ての部分モデル信頼度に基づいて解析結果信頼度を算出することを特徴とする。
また、本発明は、電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析装置であって、前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部と、前記解析モデルを用いて前記電子回路の解析結果を算出する解析部と、前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価部とを備えてなる。
ここで、前記部分モデル信頼度はさらに、周波数範囲毎に定義され、前記部分モデル影響度はさらに、周波数範囲毎に定義されることを特徴とすることができる。
また、前記信頼度評価部は、前記解析モデルの部分毎に部分モデル信頼度と部分モデル影響度の乗算を行い、該乗算の結果を前記解析モデルの全ての部分にわたって加算し、部分モデル影響度の合計で除算した結果を解析結果信頼度として算出することを特徴とすることができる。
そして、前記信頼度評価部はさらに、前記部分モデル信頼度が所定の下限値を下回る部分である低信頼度部分を出力することを特徴とすることができる。
また、前記解析結果の良否判定を行う解析結果判定部を備えることができる。
また、本発明は、電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析方法であって、前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部ステップと、前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップとを備えてなる。
この電子回路解析方法において、前記部分モデル信頼度はさらに、周波数範囲毎に定義される。
また、前記信頼度評価ステップは、前記解析モデルにおける全ての部分モデル信頼度に基づいて解析結果信頼度を算出することを特徴とすることができる。
また、本発明は、電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析方法であって、前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成ステップと、前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップとを備えてなる。
また、本発明は、電子回路を記述した入力情報に基づいて前記電子回路の解析をコンピュータに実行させる電子回路解析プログラムであって、前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部ステップと、前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップとをコンピュータに実行させる。
また、本発明は、電子回路を記述した入力情報に基づいて前記電子回路の解析をコンピュータに実行させる電子回路解析プログラムであって、前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成ステップと、前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップとをコンピュータに実行させる。
なお、本発明の電子回路解析プログラムは、コンピュータにより読取り可能な記録媒体に記録されることができる。ここで、コンピュータにより読取り可能な記録媒体は、ＣＤ−ＲＯＭやフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。
本発明によれば、解析モデル作成に比べて解析にかかる時間が長いため、事前に解析結果信頼度を評価し、解析結果信頼度の高い解析モデルを作成することにより、解析を実行し直す等の時間を節約することができ、電子回路の開発期間を短縮することができる。また、電子回路の動作条件に合わせた解析結果信頼度を求めることができる。また、信頼度が低い部分とその信頼度向上方法を示すことにより、解析結果信頼度の高い解析モデルをより早く作成することができる。また、解析結果信頼度を上げることができない場合であっても、これを補うためのマージンを考慮して精度良く良否判定を行うことができる。
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本実施の形態に係る電子回路解析装置の構成について説明する。図１は、本実施の形態に係る電子回路解析装置の構成の一例を示すブロック図である。図１において、図９と同一符号は図９に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１の電子回路解析装置は、図９の構成に加えて新たに、部分モデル信頼度データベース２１、部分モデル影響度データベース２２、信頼度評価部２３を備える。また、図１の電子回路解析装置は、図９における解析モデル作成部２の代わりに解析モデル作成部１２を備え、図９における解析結果判定部４の代わりに解析結果判定部１４を備え、図９における表示部５の代わりに表示部１５を備える。
解析モデル作成部１２は、入力情報記憶部１に格納された入力情報からシミュレーションのための解析モデルを作成し、解析部３へ出力するとともに、解析モデルの作成に使用した入力情報である解析モデル情報を信頼度評価部２３へ出力する。ここで、解析モデルは、素子モデル、VIAモデル、配線モデル等の部分からなり、これらの部分を部分モデルと呼ぶことにする。
部分モデル信頼度データベース２１は、部分モデルの種類とそのモデル化方法毎に、信頼度を定義し、部分モデル信頼度として記憶したものである。図２は、本実施の形態に係る部分モデル信頼度データベースの一例を示す表である。図２において、項目は、大項目と小項目に分けられる。大項目は、部分モデルの種類を表す。例えば、素子モデル、VIAモデル、配線モデルである。小項目は、大項目の部分モデルの種類毎のモデル化方法を表す。
素子モデルのモデル化方法としては、例えば、トランジスタモデルとして記述する方法、ビヘイビアモデルとして記述する方法、素子の内部抵抗と立ち上がり時間から簡易的に折れ線グラフとして記述する方法、等がある。VIAモデルのモデル化方法としては、例えば、VIAをモデル化しないか、キャパシタンス値のみで表現するか、インダクタンス値とキャパシタンス値とレジスタンス値の組み合わせで表現するか、これらの値を算出する際にVIAの貫通層数のみから算出するか、VIAの3次元形状も考慮して算出するか、等、様々なモデル化方法が存在する。さらに、モデル化方法と周波数に対応して部分モデル信頼度が定義される。部分モデル信頼度は、０から１００までの数値で表される。
部分モデル影響度データベース２２は、部分モデルの種類毎に、解析結果に与える影響度を定義し、部分モデル影響度として記憶したものである。図３は、本実施の形態に係る部分モデル影響度データベースの一例を示す表である。図３において、項目は、部分モデルの種類を表す。例えば、素子モデル、VIAモデル、配線モデルである。さらに、モデル化方法と周波数に対応して部分モデル影響度が定義される。部分モデル影響度は、０から１００までの数値で表される。
解析モデルのモデル化方法は、解析結果の精度に影響を与える。また、モデル化方法の精度が高いほど、解析モデルの作成や解析に時間がかかる傾向がある。また、部分モデル信頼度と部分モデル影響度は、上述のように周波数に応じて変化する値だけでなく、素子の入出力特性（立ち上がり時間や立ち下がり時間）、伝送方式（差動信号やシングルエンド信号）等に応じて変化する値であってもよいよい。
信頼度評価部２３は、解析モデル情報、部分モデル信頼度、部分モデル影響度を用いて、解析結果全体の信頼度を算出し、解析結果信頼度として解析結果判定部１４へ出力する。また、部分モデル信頼度が所定の下限値を解析結果信頼度を低下させている部分である低信頼度部分がある場合は、その部分を表示部１５へ出力するとともに、解析結果信頼度を向上させるための対応方法である信頼度向上方法を表示部１５へ出力する。また、解析結果信頼度が低いものに対して、解析結果信頼度を補うためのマージン値を解析結果判定部１４へ出力する。
解析結果判定部１４は、解析結果を判定する際に、マージン値を考慮して解析結果の良否判定を行い、判定結果を表示部１５へ出力する。表示部１５は、解析結果信頼度、信頼度向上方法、解析結果、判定結果を表示する。
次に、信頼度評価部２３の動作の概要について説明する。図４は、本実施の形態に係る信頼度評価部の動作の一例を示すフローチャートである。まず、解析モデル作成部から信頼度評価部へモデル情報が入力される（Ｓ１１）。次に、信頼度評価部２３は、モデル情報と部分モデル信頼度データベース２１を用いて部分モデル信頼度の評価を行う（Ｓ１２）。部分モデル信頼度の評価の詳細については後述する。次に、モデル情報と部分モデル影響度データベース２２を用いて部分モデル影響度の評価を行う（Ｓ１３）。部分モデル影響度の評価の詳細については後述する。次に、部分モデル信頼度と部分モデル影響度を用いて解析結果信頼度の評価を行い、解析結果判定部へ出力する（Ｓ１４）。
ここで、それぞれの部分モデルについて部分モデル信頼度と部分モデル影響度を乗算し、全ての部分モデルについて乗算結果を加算した結果を、全ての部分モデル影響度を加算した結果で除算したものを、解析結果信頼度とする。ここで、解析周波数が100MHz以下、素子モデル記述形式がビヘイビアモデル、VIAモデルがキャパシタンス値のみでモデル化、配線モデルが誘電損考慮してモデル化、の例について説明する。このとき図２の部分モデル信頼度データベースによれば、素子モデルの部分モデル信頼度が90、VIAモデルの部分モデル信頼度が80、配線モデルの部分モデル信頼度が100、図３の部分モデル影響度データベースによれば、素子モデルの部分モデル影響度が100、VIAモデルの部分モデル影響度が20、配線モデルの部分モデル影響度が60となる。従って、解析結果信頼度は(90*100+80*20+100*60)/(100+20+60)=92.2となる。
次に、信頼度評価部２３は、解析結果信頼度が所定の下限値を超えたか否かの判断を行う（Ｓ１５）。下限値を超えた場合（Ｓ１５，Ｙ）、このフローを終了する。一方、下限値を超えない場合（Ｓ１５，Ｎ）、良否判定時に解析結果に加算するマージン値を算出し、解析結果判定部へ出力し（Ｓ１６）、このフローを終了する。
ここで、解析結果判定部が良否判定に用いる閾値にマージン値を加算することにより、解析結果信頼度が低い場合に、良否判定の信頼度を向上させることができる。マージン値を求める式は、例えば、電源電圧*(100-解析結果信頼度)/100*Kである。具体例として、解析結果信頼度が70、係数Kが0.3である場合、マージン値は約0.3Vとなる。
次に、信頼度評価部２３における部分モデル信頼度の評価の動作の詳細について説明する。図５は、信頼度評価部における部分モデル信頼度の評価の動作の一例を示すフローチャートである。まず、信頼度評価部２３は、部分モデル信頼度データベース２１において対象とする部分モデルを検索する（Ｓ２１）。次に、対象とする部分モデルの部分モデル信頼度が、部分モデル信頼度データベース２１に存在するか否かの判断を行う（Ｓ２２）。
入力情報に対応する部分モデル信頼度が存在しない場合（Ｓ２２，Ｎ）、処理Ｓ２６へ移行する。一方、入力情報に対応する部分モデル信頼度が存在する場合（Ｓ２２，Ｙ）、部分モデル信頼度データベースから部分モデル信頼度を取得し（Ｓ２３）、部分モデル信頼度が所定の下限値を超えたか否かの判断を行う（Ｓ２４）。下限値を下回らない場合（Ｓ２４，Ｎ）、処理Ｓ２６へ移行する。一方、下限値を下回る場合（Ｓ２４，Ｙ）、信頼度向上方法の表示を行い（Ｓ２５）、処理Ｓ２６へ移行する。信頼度向上方法の表示の詳細については後述する。
次に、信頼度評価部２３は、全ての部分モデル信頼度を検索したか否かの判断を行う（Ｓ２６）。全ての部分モデル信頼度を検索していない場合（Ｓ２６，Ｎ）、処理Ｓ２１へ戻る。一方、全ての部分モデル信頼度を検索した場合（Ｓ２６，Ｙ）、このフローを終了する。
次に、信頼度評価部２３における信頼度向上方法の表示の動作の詳細について説明する。図６は、信頼度評価部における信頼度向上方法の表示の動作の一例を示すフローチャートである。まず、信頼度評価部２３は、部分モデル信頼度データベース２１において対象とする部分モデルを検索する（Ｓ３１）。次に、対象とする部分モデルについて下限値よりも高い部分モデル信頼度を持つモデル記述方法が存在するか否かの判断を行う（Ｓ３２）。下限値よりも高い部分モデル信頼度を持つモデル記述方法が存在しない場合（Ｓ３２，Ｎ）、このフローを終了する。一方、下限値よりも高い部分モデル信頼度を持つモデル記述方法が存在する場合（Ｓ３２，Ｙ）、このモデル記述方法を表示部へ出力する（Ｓ３３）。
次に、信頼度評価部２３における部分モデル影響度の評価の動作の詳細について説明する。図７は、信頼度評価部における部分モデル影響度の評価の動作の一例を示すフローチャートである。まず、信頼度評価部２３は、部分モデル影響度データベース２２において対象とする部分モデルを検索する（Ｓ４１）。次に、対象とする部分モデルの部分モデル影響度が、部分モデル影響度データベース２２に存在するか否かの判断を行う（Ｓ４２）。
部分モデル影響度が存在しない場合（Ｓ４２，Ｎ）、処理Ｓ４３へ移行する。一方、部分モデル影響度が存在する場合（Ｓ４２，Ｙ）、部分モデル影響度データベース２２から部分モデル影響度を取得する（Ｓ４３）。次に、信頼度評価部は、全ての部分モデル影響度を検索したか否かの判断を行う（Ｓ４４）。全ての部分モデル影響度を検索していない場合（Ｓ４４，Ｎ）、処理Ｓ４１へ戻る。一方、全ての部分モデル影響度を検索した場合（Ｓ４４，Ｙ）、このフローを終了する。
次に、解析結果判定部１４の動作について説明する。図８は、本実施の形態に係る解析結果判定部の動作の一例を示すフローチャートである。まず、解析結果判定部１４は、解析部３から得られた解析結果の波形にマージン値を加算する（Ｓ６１）。次に、解析結果の波形が判定条件を満たすか否かの判断を行う（Ｓ６２）。判定条件を満たす場合（Ｓ６２，Ｙ）、判定結果を良とし（Ｓ６３）、このフローを終了する。一方、判定条件を満たさない場合（Ｓ６２，Ｎ）、判定結果を不良とし（Ｓ６４）、このフローを終了する。
通常、解析モデル作成に比べて解析にかかる時間が長いため、事前に解析結果信頼度を評価し、解析結果信頼度の高い解析モデルを作成することにより、解析を実行し直す等の時間を節約することができ、電子回路の開発期間を短縮することができる。
（付記１） 電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析装置であって、
前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部と、
前記解析モデルを用いて前記電子回路の解析結果を算出する解析部と、
前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価部と、
を備えてなる電子回路解析装置。
（付記２） 付記１に記載の電子回路解析装置において、
前記部分モデル信頼度はさらに、周波数範囲毎に定義されることを特徴とする電子回路解析装置。
（付記３） 付記１または付記２に記載の電子回路解析装置において、
前記信頼度評価部は、前記解析モデルにおける全ての部分モデル信頼度に基づいて解析結果信頼度を算出することを特徴とする電子回路解析装置。
（付記４） 電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析装置であって、
前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部と、
前記解析モデルを用いて前記電子回路の解析結果を算出する解析部と、
前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価部と、
を備えてなる電子回路解析装置。
（付記５） 付記４に記載の電子回路解析装置において、
前記部分モデル信頼度はさらに、周波数範囲毎に定義され、前記部分モデル影響度はさらに、周波数範囲毎に定義されることを特徴とする電子回路解析装置。
（付記６） 付記４または付記５に記載の電子回路解析装置において、
前記信頼度評価部は、前記解析モデルの部分毎に部分モデル信頼度と部分モデル影響度の乗算を行い、該乗算の結果を前記解析モデルの全ての部分にわたって加算し、部分モデル影響度の合計で除算した結果を解析結果信頼度として算出することを特徴とする電子回路解析装置。
（付記７） 付記１乃至付記６のいずれかに記載の電子回路解析装置において、
前記信頼度評価部はさらに、前記部分モデル信頼度が所定の下限値を下回る部分である低信頼度部分を出力することを特徴とする電子回路解析装置。
（付記８） 付記１乃至付記７のいずれかに記載の電子回路解析装置において、
前記解析結果の良否判定を行う解析結果判定部を備えてなる電子回路解析装置。
（付記９） 電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析方法であって、
前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部ステップと、
前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、
前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップと、
を備えてなる電子回路解析方法。
（付記１０） 付記９に記載の電子回路解析方法において、
前記部分モデル信頼度はさらに、周波数範囲毎に定義されることを特徴とする電子回路解析方法。
（付記１１） 付記９に記載の電子回路解析方法において、
前記信頼度評価ステップは、前記解析モデルにおける全ての部分モデル信頼度に基づいて解析結果信頼度を算出することを特徴とする電子回路解析方法。
（付記１２） 電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析方法であって、
前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成ステップと、
前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、
前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップと、
を備えてなる電子回路解析方法。
（付記１３） 電子回路を記述した入力情報に基づいて前記電子回路の解析をコンピュータに実行させる電子回路解析プログラムであって、
前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部ステップと、
前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、
前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップと、
をコンピュータに実行させる電子回路解析プログラム。
（付記１４） 付記１３に記載の電子回路解析プログラムにおいて、
前記部分モデル信頼度はさらに、周波数範囲毎に定義され、前記部分モデル信頼度記憶ステップに格納されることを特徴とする電子回路解析プログラム。
（付記１５） 付記１３に記載の電子回路解析プログラムにおいて、
前記信頼度評価ステップは、前記解析モデルにおける全ての部分モデル信頼度に基づいて解析結果信頼度を算出することを特徴とする電子回路解析プログラム。
（付記１６） 電子回路を記述した入力情報に基づいて前記電子回路の解析をコンピュータに実行させる電子回路解析プログラムであって、
前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成ステップと、
前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、
前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップと、
をコンピュータに実行させる電子回路解析プログラム。
（付記１７） 付記１６に記載の電子回路解析プログラムにおいて、
前記部分モデル信頼度はさらに、周波数範囲毎に定義され、前記部分モデル影響度はさらに、周波数範囲毎に定義されることを特徴とする電子回路解析プログラム。
（付記１８） 付記１６に記載の電子回路解析プログラムにおいて、
前記信頼度評価ステップは、前記解析モデルの部分毎に部分モデル信頼度と部分モデル影響度の乗算を行い、該乗算の結果を前記解析モデルの全ての部分にわたって加算し、部分モデル影響度の合計で除算した結果を解析結果信頼度として算出することを特徴とする電子回路解析プログラム。
本実施の形態に係る電子回路解析装置の構成の一例を示すブロック図である。 本実施の形態に係る部分モデル信頼度データベースの一例を示す表である。 本実施の形態に係る部分モデル影響度データベースの一例を示す表である。 本実施の形態に係る信頼度評価部の動作の一例を示すフローチャートである。 信頼度評価部における部分モデル信頼度の評価の動作の一例を示すフローチャートである。 信頼度評価部における信頼度向上方法の表示の動作の一例を示すフローチャートである。 信頼度評価部における部分モデル影響度の評価の動作の一例を示すフローチャートである。 本実施の形態に係る解析結果判定部の動作の一例を示すフローチャートである。 従来の電子回路解析装置の構成の一例を示すブロック図である。
符号の説明
１ 入力情報記憶部、２，１２ 解析モデル作成部、３ 解析部、４，１４ 解析結果判定部、５，１５ 表示部、２１ 部分モデル信頼度データベース、２２ 部分モデル影響度データベース、２３ 信頼度評価部。

Claims (9)

  1. 電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析装置であって、
    前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部と、
    前記解析モデルを用いて前記電子回路の解析結果を算出する解析部と、
    前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価部と、
    を備えてなる電子回路解析装置。
  2. 請求項１に記載の電子回路解析装置において、
    前記部分モデル信頼度はさらに、周波数範囲毎に定義されることを特徴とする電子回路解析装置。
  3. 請求項１または請求項２に記載の電子回路解析装置において、
    前記信頼度評価部は、前記解析モデルにおける全ての部分モデル信頼度に基づいて解析結果信頼度を算出することを特徴とする電子回路解析装置。
  4. 電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析装置であって、
    前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部と、
    前記解析モデルを用いて前記電子回路の解析結果を算出する解析部と、
    前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価部と、
    を備えてなる電子回路解析装置。
  5. 請求項４に記載の電子回路解析装置において、
    前記信頼度評価部は、前記解析モデルの部分毎に部分モデル信頼度と部分モデル影響度の乗算を行い、該乗算の結果を前記解析モデルの全ての部分にわたって加算し、部分モデル影響度の合計で除算した結果を解析結果信頼度として算出することを特徴とする電子回路解析装置。
  6. 電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析方法であって、
    前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部ステップと、
    前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、
    前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップと、
    を備えてなる電子回路解析方法。
  7. 電子回路を記述した入力情報に基づいて前記電子回路の解析を行う電子回路解析方法であって、
    前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成ステップと、
    前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、
    前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップと、
    を備えてなる電子回路解析方法。
  8. 電子回路を記述した入力情報に基づいて前記電子回路の解析をコンピュータに実行させる電子回路解析プログラムであって、
    前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成部ステップと、
    前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、
    前記解析結果における信頼度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度に基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップと、
    をコンピュータに実行させる電子回路解析プログラム。
  9. 電子回路を記述した入力情報に基づいて前記電子回路の解析をコンピュータに実行させる電子回路解析プログラムであって、
    前記入力情報に基づいて前記電子回路の解析モデルを作成する解析モデル作成ステップと、
    前記解析モデルを用いて前記電子回路の解析結果を算出する解析ステップと、
    前記解析結果における精度を前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル信頼度と、前記解析結果への影響の大きさを前記解析モデルの部分に用いるモデル化方法毎に定義してなる部分モデル影響度とに基づいて、前記解析結果の信頼度である解析結果信頼度を算出する信頼度評価ステップと、
    をコンピュータに実行させる電子回路解析プログラム。
JP2004234161A 2004-08-11 2004-08-11 電子回路解析装置、電子回路解析方法、電子回路解析プログラム Withdrawn JP2006053712A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004234161A JP2006053712A (ja) 2004-08-11 2004-08-11 電子回路解析装置、電子回路解析方法、電子回路解析プログラム
US10/992,731 US7366648B2 (en) 2004-08-11 2004-11-22 Electronic circuit analyzing apparatus, electronic circuit analyzing method, and electronic circuit analyzing program
DE102004057081A DE102004057081A1 (de) 2004-08-11 2004-11-25 Elektronikschaltungsanalysevorrichtung, Elektronikschaltungsanalyseverfahren und Elektronikschaltungsanalyseprogramm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234161A JP2006053712A (ja) 2004-08-11 2004-08-11 電子回路解析装置、電子回路解析方法、電子回路解析プログラム

Publications (1)

Publication Number Publication Date
JP2006053712A true JP2006053712A (ja) 2006-02-23

Family

ID=35721588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234161A Withdrawn JP2006053712A (ja) 2004-08-11 2004-08-11 電子回路解析装置、電子回路解析方法、電子回路解析プログラム

Country Status (3)

Country Link
US (1) US7366648B2 (ja)
JP (1) JP2006053712A (ja)
DE (1) DE102004057081A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053692A (ja) * 2006-07-28 2008-03-06 Matsushita Electric Ind Co Ltd トランジスタのｂｔ劣化のシミュレーションモデルおよびシミュレーションモデル化方法
US8131355B2 (en) * 2007-08-01 2012-03-06 James Hoyt Clark Automated skin electrical resistance measurement device and method
US8255200B2 (en) * 2008-05-29 2012-08-28 Siemens Aktiengesellschaft Circuit protection and control device simulator
CN103902770B (zh) * 2014-03-27 2016-09-14 浙江大学 一种通用的印刷电路板可靠性指标快速分析方法
JP6822100B2 (ja) * 2016-11-28 2021-01-27 富士通株式会社 ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446676A (en) * 1993-03-29 1995-08-29 Epic Design Technology Inc. Transistor-level timing and power simulator and power analyzer
JPH09330344A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp 半導体装置の設計支援装置および設計支援方法
JPH1021267A (ja) 1996-06-28 1998-01-23 Hitachi Ltd 回路設計支援方法、および、回路設計支援システム
US5822218A (en) * 1996-08-27 1998-10-13 Clemson University Systems, methods and computer program products for prediction of defect-related failures in integrated circuits
US6532439B2 (en) * 1998-06-18 2003-03-11 Sun Microsystems, Inc. Method for determining the desired decoupling components for power distribution systems
US6637018B1 (en) * 1999-10-29 2003-10-21 Cadence Design Systems, Inc. Mixed signal synthesis behavioral models and use in circuit design optimization
EP1106310A1 (en) * 1999-11-30 2001-06-13 STMicroelectronics S.r.l. Electronic circuit for controlling a movement by a Fuzzy cellular architecture
JP2001155053A (ja) * 1999-12-01 2001-06-08 Mitsubishi Electric Corp 半導体集積回路の信頼性検証方法及びセルライブラリデータベース
DE10002473A1 (de) * 2000-01-21 2001-07-26 Vb Autobatterie Gmbh Verfahren zur Bestimmung des Ladezusatandes von Akkumulatoren
JP2002032424A (ja) * 2000-07-13 2002-01-31 Mitsubishi Electric Corp 回路解析装置、回路解析方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP3722690B2 (ja) 2000-11-13 2005-11-30 Ｎｅｃマイクロシステム株式会社 信頼性検証装置
JP2002164530A (ja) * 2000-11-27 2002-06-07 Mitsubishi Electric Corp 物性モデルのパラメータ抽出方法及び記録媒体、並びに非線形素子の製造方法
WO2003044852A2 (en) * 2001-10-19 2003-05-30 Auburn University Estimating reliability of components for testing and quality optimization
US7328624B2 (en) * 2002-01-23 2008-02-12 Cidra Corporation Probe for measuring parameters of a flowing fluid and/or multiphase mixture
US7065720B2 (en) * 2002-06-19 2006-06-20 Nascentric, Inc. Apparatus and methods for current-based models for characterization of electronic circuitry
US7194716B2 (en) * 2002-06-19 2007-03-20 Nascentric, Inc. Apparatus and methods for cell models for timing and power analysis
US20040073412A1 (en) * 2002-10-04 2004-04-15 Walker John De Quincey Negative bias temperature instability effect modeling
US7133811B2 (en) * 2002-10-15 2006-11-07 Microsoft Corporation Staged mixture modeling
US7191113B2 (en) * 2002-12-17 2007-03-13 International Business Machines Corporation Method and system for short-circuit current modeling in CMOS integrated circuits
US6883153B2 (en) * 2003-01-10 2005-04-19 Intel Corporation Minimization of microelectronic interconnect thickness variations
US7089143B2 (en) * 2004-04-29 2006-08-08 International Business Machines Corporation Method and system for evaluating timing in an integrated circuit

Also Published As

Publication number Publication date
US20060036423A1 (en) 2006-02-16
US7366648B2 (en) 2008-04-29
DE102004057081A1 (de) 2006-02-23

Similar Documents

Publication Publication Date Title
JP4422179B2 (ja) 半導体集積回路のタイミング解析装置及び方法
TW575819B (en) High accuracy timing model for integrated circuit verification
US7191414B1 (en) Apparatus and methods for interconnect simulation in electronic circuitry using non-uniform time step
US20070057380A1 (en) Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package
US7451412B2 (en) Speeding up timing analysis by reusing delays computed for isomorphic subcircuits
JP2007122589A (ja) ミックスドシグナル回路シミュレータ
JP2008250630A (ja) デカップリングセル配置方法及びデカップリングセル配置装置
JP4563501B2 (ja) 回路シミュレーションモデル生成装置、回路シミュレーションモデル生成プログラム、回路シミュレーションモデル生成方法及び回路シミュレーション装置
US7194716B2 (en) Apparatus and methods for cell models for timing and power analysis
JP2006053712A (ja) 電子回路解析装置、電子回路解析方法、電子回路解析プログラム
CN1881475B (zh) 用于分析存储器元件的系统和方法
KR20020079320A (ko) Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성방법, 장치 및 프로그램
JP2006215987A (ja) 電圧降下量計算方法及び電圧降下量計算装置、回路検証方法及び回路検証装置、並びに回路設計方法及び回路設計装置
JP2008287666A (ja) 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体
JP2009199338A (ja) 電源回路の設計支援装置と設計支援方法
US7630845B2 (en) Method for calculating tolerable value for fluctuation in power supply voltage and method of testing
JP4871194B2 (ja) パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体
JPWO2010125752A1 (ja) 電源設計システム、電源設計方法、及び電源設計用プログラム
US11354477B1 (en) System and method for performance estimation for electronic designs using subcircuit matching and data-reuse
US20090240450A1 (en) System and method for evaluating a temperature rise of a printed circuit board trace
JP5332972B2 (ja) デカップリング容量決定方法、デカップリング容量決定装置およびプログラム
JP6604069B2 (ja) 半導体集積回路の遅延見積方法、プログラム、及び回路設計装置
JP2006195754A (ja) 回路動作検証方法、回路動作検証装置及びコンピュータプログラム
JP4653764B2 (ja) 半導体装置の設計方法、設計支援システム及びプログラム
JP4448738B2 (ja) 半導体装置の評価設計装置、半導体装置の評価設計方法、半導体装置の評価設計プログラムおよび記録媒体

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106