JP2006030209A - Method of manufacturing mechanical quality sensor for semiconductor - Google Patents

Method of manufacturing mechanical quality sensor for semiconductor Download PDF

Info

Publication number
JP2006030209A
JP2006030209A JP2005225642A JP2005225642A JP2006030209A JP 2006030209 A JP2006030209 A JP 2006030209A JP 2005225642 A JP2005225642 A JP 2005225642A JP 2005225642 A JP2005225642 A JP 2005225642A JP 2006030209 A JP2006030209 A JP 2006030209A
Authority
JP
Japan
Prior art keywords
movable part
filler
semiconductor
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005225642A
Other languages
Japanese (ja)
Inventor
Tetsuo Fujii
哲夫 藤井
Masato Imai
正人 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005225642A priority Critical patent/JP2006030209A/en
Publication of JP2006030209A publication Critical patent/JP2006030209A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of easily manufacturing a semiconductor mechanical quality sensor, in which its superstructure is located on a cantilever via space. <P>SOLUTION: In the sensor, while a polysilicon 119 is arranged at the bottom and the side of a cantilever 102, further a polysilicon 128 is formatively removed from surface of the cantilever 102, by using Low-Pressure Chemical Vapor Deposition (LPCVD) method or the like. After the top finishing of the polysilicon 128 is made, a Si<SB>3</SB>N<SB>4</SB>film 129, a n<SP>+</SP>polysilicon layer 130, and a BPSG film 131 as a surface protecting layer are formed to configure the superstructure. Then a window section 132 is opened, and from this window 132, both the polysilicon 119 and the polysilicon 128 are etched and removed by using tetramethylammonium hydroxide (TMAH) solution. Thus, the sensor with its superstructure (e.g., stopper) located on the cantilever via space is formed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は半導体力学量センサの製造方法に関し、特に基板上に梁構造体を有する半導体力学量センサに関するものである。   The present invention relates to a method for manufacturing a semiconductor dynamic quantity sensor, and more particularly to a semiconductor dynamic quantity sensor having a beam structure on a substrate.

本願出願人はすでに、平成4年特許願第223072号にて半導体ヨーレイトセンサを提案している。これは、図17に示すように、半導体基板の一部に当該基板と離間した梁構造を形成し、その梁の先端に形成された錘の一面と同錘面と対向する基板壁面に交流電力を加えて静電気により錘を励振させ、当該錘の励振方向に対し直交する軸方向において錘の一面と同錘面と対向する基板壁面に電極を対向配置して当該対向電極間の容量の変化を電気的に検出して同方向に働くヨーレイトを検出するようにしたものである。   The present applicant has already proposed a semiconductor yaw rate sensor in Japanese Patent Application No. 223072. As shown in FIG. 17, a beam structure separated from the substrate is formed on a part of the semiconductor substrate, and AC power is applied to one surface of the weight formed at the tip of the beam and the substrate wall facing the weight surface. In addition, the weight is excited by static electricity, and an electrode is disposed opposite to the surface of the weight and the substrate wall facing the weight surface in an axial direction orthogonal to the exciting direction of the weight, thereby changing the capacitance between the facing electrodes. The yaw rate acting in the same direction is detected electrically.

ところが、この半導体ヨーレイトセンサの如く基板上に梁構造体を有する半導体力学量センサにおいては、その具体的構造という観点からは不十分であるとともにセンサの製造方法については何ら触れられておらず今後の課題となっている。   However, a semiconductor dynamic quantity sensor having a beam structure on a substrate, such as this semiconductor yaw rate sensor, is not sufficient from the viewpoint of its specific structure and the sensor manufacturing method is not mentioned at all. It has become a challenge.

そこで、この発明の目的は、基板上に梁構造体を有する半導体力学量センサ、特に梁構造体の上方に空間を介して離間して上部構造体が配置される半導体力学量センサを容易に製造することができる半導体力学量センサの製造方法を提供することにある。   Accordingly, an object of the present invention is to easily manufacture a semiconductor dynamic quantity sensor having a beam structure on a substrate, in particular, a semiconductor dynamic quantity sensor in which an upper structure is disposed above the beam structure with a space therebetween. Another object of the present invention is to provide a method of manufacturing a semiconductor dynamic quantity sensor that can be used.

請求項1記載の本発明は、基板と、該基板上に移動可能に配置されて半導体層よりなる可動部と、少なくとも前記可動部上に空間を介して離間して配置された上部構造体と、を有する半導体力学量センサの製造方法であって、可動部を形成する可動部形成予定領域を有する半導体層が、基板上に配置された積層構造体を用意する工程と、前記可動部形成予定領域の上面に、充填材を充填する工程と、前記充填材上に、前記上部構造体を構成する層を配置させる工程と、前記上部構造体に窓部を形成する工程と、前記窓部を介して前記充填材をエッチング除去して、少なくとも前記可動部と前記上部構造体との間に空間を形成する工程とを備えることを特徴とする半導体力学量センサの製造方法をその要旨とする。   The present invention according to claim 1 is a substrate, a movable part that is movably disposed on the substrate and is made of a semiconductor layer, and an upper structure that is disposed at least on the movable part with a space therebetween. A step of preparing a laminated structure in which a semiconductor layer having a movable part formation scheduled region for forming a movable part is disposed on a substrate, and the movable part formation scheduled Filling the upper surface of the region with a filler; placing a layer constituting the upper structure on the filler; forming a window in the upper structure; and And a step of forming a space between at least the movable part and the upper structure by etching away the filler, and a gist of the method for manufacturing a semiconductor dynamic quantity sensor.

請求項5記載の本発明は、基板と、該基板上に移動可能に配置されて半導体層よりなる可動部と、少なくとも前記可動部上に空間を介して離間して配置された上部構造体と、を有する半導体力学量センサの製造方法であって、可動部が形成される半導体層の一部をエッチング除去することで、前記可動部の構造を規定する工程と、前記可動部の側面を含む前記半導体層のエッチング除去された領域に第1の充填材を充填するとともに、前記可動部の上面に第2の充填材を充填する工程と、前記第1及び第2の充填材上に、前記上部構造体を構成する層を配置させる工程と、前記可動部の側面に対応した位置に複数の窓部を形成する工程と、前記窓部を介して前記第1及び第2の充填材をエッチング除去して、前記可動部を可動状態にするとともに、前記可動部との間に空間を有して配置された前記上部構造体を形成する工程とを備えることを特徴とする半導体力学量センサの製造方法をその要旨とする。   The present invention according to claim 5 is a substrate, a movable part that is movably disposed on the substrate and is made of a semiconductor layer, and an upper structure that is disposed at least on the movable part with a space therebetween. A method of manufacturing a semiconductor mechanical quantity sensor comprising: a step of defining a structure of the movable part by etching away a part of a semiconductor layer in which the movable part is formed; and a side surface of the movable part Filling the region of the semiconductor layer that has been etched away with the first filler, filling the upper surface of the movable part with the second filler, and on the first and second fillers, A step of disposing a layer constituting the upper structure, a step of forming a plurality of windows at positions corresponding to the side surfaces of the movable part, and etching the first and second fillers through the window When removing and making the movable part movable To, as its gist the method of manufacturing the semiconductor dynamic quantity sensor, characterized in that it comprises a step of forming the upper structure which is arranged with a space between the movable portion.

(参考例)
以下、この発明を具体化した参考例を図面に従って説明する。
(Reference example)
Reference examples embodying the present invention will be described below with reference to the drawings.

図2には、本参考例における半導体ヨーレイトセンサの概略平面図を示す。つまり、本センサは単結晶シリコン基板101に片持ち梁102が形成され、その先端に錘139が形成されている。又、錘139の先端部には梁の延設方向に3つの突起103,104,105が離間して延設されている。又、片持ち梁102(錘139)の先端面に対向する単結晶シリコン基板1側には、突起103と104との間において2つの突起106,107が離間して突起103,104の延設方向に平行状態にて延設されている。同様に、片持ち梁102(錘139)の先端面に対向するシリコン基板101側には、突起104と105との間において2つの突起108,109が離間して突起104,105の延設方向に平行状態にて延設されている。   FIG. 2 is a schematic plan view of the semiconductor yaw rate sensor in this reference example. That is, in this sensor, the cantilever 102 is formed on the single crystal silicon substrate 101, and the weight 139 is formed at the tip thereof. In addition, three protrusions 103, 104, and 105 are extended from the tip of the weight 139 in the extending direction of the beam. In addition, on the single crystal silicon substrate 1 side facing the tip surface of the cantilever 102 (weight 139), two protrusions 106 and 107 are separated from each other between the protrusions 103 and 104, and the protrusions 103 and 104 are extended. It extends in a state parallel to the direction. Similarly, on the silicon substrate 101 side facing the tip surface of the cantilever 102 (weight 139), two protrusions 108 and 109 are separated between the protrusions 104 and 105, and the extending direction of the protrusions 104 and 105 is the same. It is extended in a parallel state.

又、図3には、電極を含めた半導体ヨーレイトセンサの平面図を示す。さらに、図1には、図3のA−A断面図を示す。尚、SOI回路に形成するIC回路、配線等は省略し、本センサにおける容量を取り出す電極および振動電極等のみに関して外部取り出し用のアルミ電極のみを示してある。つまり、全ての電極取り出し部が単結晶シリコン基板101の主表面上に形成されている。   FIG. 3 is a plan view of the semiconductor yaw rate sensor including the electrodes. Further, FIG. 1 shows a cross-sectional view taken along line AA of FIG. Note that the IC circuit, wiring and the like formed in the SOI circuit are omitted, and only the aluminum electrode for external extraction is shown with respect to only the electrode for extracting the capacitance and the vibration electrode in this sensor. That is, all electrode extraction portions are formed on the main surface of the single crystal silicon substrate 101.

図1に示すように、単結晶シリコン基板110上にSiO2膜111を介して単結晶シリコン基板101が接合され、この単結晶シリコン基板101に前述した梁構造が形成されている。 As shown in FIG. 1, a single crystal silicon substrate 101 is bonded to a single crystal silicon substrate 110 via a SiO 2 film 111, and the beam structure described above is formed on the single crystal silicon substrate 101.

図1,3において、片持ち梁102の錘139の表面には可動電極112が形成されている。この可動電極112は、錘139の3つの突起103,104,105を含むものである。又、錘139の下方には、2つの電極113,114が並設されている。励振用電極114は、交流電力を加えて静電気により錘139を励振させるためのものである。つまり、可動電極112と励振用電極114とにより励振用対向電極が形成されている。   1 and 3, the movable electrode 112 is formed on the surface of the weight 139 of the cantilever 102. The movable electrode 112 includes three protrusions 103, 104, and 105 of a weight 139. Two electrodes 113 and 114 are arranged in parallel below the weight 139. The excitation electrode 114 is for applying AC power to excite the weight 139 by static electricity. That is, the movable counter electrode 112 and the excitation electrode 114 form an excitation counter electrode.

一方、センス用電極113は錘139の励振を検知するためのものであり、錘139の励振に伴う出力信号に基づいてフィードバック制御により所定の錘139の励振が行われる。つまり、可動電極112とセンス用電極113とにより励振のフィードバック用対向電極が形成されている。   On the other hand, the sensing electrode 113 is for detecting the excitation of the weight 139, and the predetermined weight 139 is excited by feedback control based on the output signal accompanying the excitation of the weight 139. That is, the movable feedback electrode 112 and the sensing electrode 113 form an excitation feedback counter electrode.

又、図3に示すように、片持ち梁102の突起103を挟んで固定電極133と134(突起106)が形成されるとともに、突起104を挟んで固定電極135(突起107)と136(突起108)が形成されている。さらに、突起105を挟んで固定電極137(突起109)と138が形成されている。つまり、突起103(可動電極112)と固定電極133,134とにより対向電極が、又、突起104(可動電極112)と固定電極135,136とにより対向電極が形成されている。さらに、突起105(可動電極112)と固定電極137,138とにより対向電極が形成されている。   Further, as shown in FIG. 3, fixed electrodes 133 and 134 (projections 106) are formed with the projection 103 of the cantilever 102 interposed therebetween, and fixed electrodes 135 (projections 107) and 136 (projections) with the projection 104 interposed therebetween. 108) is formed. Further, fixed electrodes 137 (protrusions 109) and 138 are formed with the protrusion 105 interposed therebetween. That is, the protrusion 103 (movable electrode 112) and the fixed electrodes 133 and 134 form a counter electrode, and the protrusion 104 (movable electrode 112) and the fixed electrodes 135 and 136 form a counter electrode. Further, a counter electrode is formed by the protrusion 105 (movable electrode 112) and the fixed electrodes 137 and 138.

図4〜図8にはその製造工程を示す。以下、製造工程を説明する。図4に示すように、1〜20Ω・cmのn型(100)単結晶シリコン基板101を用意し、単結晶シリコン基板101の主表面にドライエッチング又はウェットエッチングにより凹部115を所定の深さ、例えば、0.1〜5μmの深さで形成する。そして、単結晶シリコン基板101の主表面にSiO2膜を形成し、フォトリソグラフィー手法によりパターンを形成する。続いて、凹部115の底部を含む単結晶シリコン基板101の主表面にドライエッチング等により0.1〜30μm程度のトレンチ116を形成する。 4 to 8 show the manufacturing process. Hereinafter, the manufacturing process will be described. As shown in FIG. 4, an n-type (100) single crystal silicon substrate 101 of 1 to 20 Ω · cm is prepared, and a recess 115 is formed at a predetermined depth on the main surface of the single crystal silicon substrate 101 by dry etching or wet etching. For example, it is formed with a depth of 0.1 to 5 μm. Then, an SiO 2 film is formed on the main surface of the single crystal silicon substrate 101, and a pattern is formed by a photolithography technique. Subsequently, a trench 116 of about 0.1 to 30 μm is formed on the main surface of the single crystal silicon substrate 101 including the bottom of the recess 115 by dry etching or the like.

本参考例では、この凹部115とトレンチ116とにより溝が構成されている。そして、トレンチ116の内壁を含む単結晶シリコン基板101の主表面に、n+拡散層117を形成するとともに、その表面に熱酸化によりSiO2膜118を形成する。 In this reference example, the recess 115 and the trench 116 form a groove. Then, an n + diffusion layer 117 is formed on the main surface of the single crystal silicon substrate 101 including the inner wall of the trench 116, and an SiO 2 film 118 is formed on the surface by thermal oxidation.

その後、図5に示すように、凹部115、トレンチ116内にLPCVD法によりポリシリコン膜119を埋め込む。引き続き、SiO2膜118をストッパーとしてポリシリコン膜119の表面を研摩し、表面を平滑にする。この時、ポリシリコン膜119とSiO2膜118の表面が平滑になることが望ましい。 Thereafter, as shown in FIG. 5, a polysilicon film 119 is buried in the recess 115 and the trench 116 by LPCVD. Subsequently, the surface of the polysilicon film 119 is polished using the SiO 2 film 118 as a stopper to smooth the surface. At this time, it is desirable that the surfaces of the polysilicon film 119 and the SiO 2 film 118 become smooth.

続いて、表面に例えばCVD法等により0.3〜2μm程度の厚さのSiO2膜120を形成し、n+拡散層117との電気的接続用の下部コンタクト121を所定の位置に形成する。 Subsequently, a SiO 2 film 120 having a thickness of about 0.3 to 2 μm is formed on the surface by, eg, CVD, and a lower contact 121 for electrical connection with the n + diffusion layer 117 is formed at a predetermined position. .

さらに、As,P(リン)を不純物としたn+ポリシリコン122を0.2〜1μmの厚さで形成して、これを所定の電極パターン及びシールド層とする。次に、表面に、例えば絶縁膜であるBGSP膜123を0.2〜1μmの厚さで形成する。そして、このBGSP膜123の表面を平坦化研摩する。 Further, n + polysilicon 122 having As and P (phosphorus) as impurities is formed to a thickness of 0.2 to 1 μm, and this is used as a predetermined electrode pattern and shield layer. Next, a BGSP film 123 as an insulating film, for example, is formed on the surface with a thickness of 0.2 to 1 μm. Then, the surface of the BGSP film 123 is flattened and polished.

一方、図6に示すように、シリコン基板110を用意し、その表面に熱酸化により0.2〜1μmのSiO2膜111を形成する。引き続き、図7に示すように、シリコン基板101及び110を、SiO2膜111を介して、例えば1000℃、N2中で接合する。そして、単結晶シリコン基板101の裏面を、SiO2膜118をストッパとして選択研摩する。この研摩によりポリシリコン119とそれにより分離されたシリコン基板101領域を表面に露出させる。 On the other hand, as shown in FIG. 6, a silicon substrate 110 is prepared, and a 0.2 to 1 μm SiO 2 film 111 is formed on the surface thereof by thermal oxidation. Subsequently, as shown in FIG. 7, the silicon substrates 101 and 110 are bonded to each other in, for example, 1000 ° C. and N 2 via the SiO 2 film 111. Then, the back surface of the single crystal silicon substrate 101 is selectively polished using the SiO 2 film 118 as a stopper. By this polishing, the polysilicon 119 and the region of the silicon substrate 101 separated thereby are exposed on the surface.

続いて、単結晶シリコン基板101領域に公知の方法でIC基板その他のデバイス(図示せず)を作製するとともに、アルミ配線,パッシベーション膜,パッド窓(いずれも図示せず)を形成する。   Subsequently, an IC substrate and other devices (not shown) are produced in a region of the single crystal silicon substrate 101 by a known method, and an aluminum wiring, a passivation film, and a pad window (none are shown) are formed.

続いて、図8に示すように、所定領域のSiO2膜118を除去し、図3に示すエッチング用孔124を用いて所定領域のポリシリコン膜119を除去する。一例として、TMAH(テトラメチルアンモニウムハイドロオキサイド)エッチング液を用いる。このエッチングにより、可動電極(梁部)が形成される。 Subsequently, as shown in FIG. 8, the SiO 2 film 118 in a predetermined region is removed, and the polysilicon film 119 in the predetermined region is removed using the etching hole 124 shown in FIG. As an example, a TMAH (tetramethylammonium hydroxide) etching solution is used. By this etching, a movable electrode (beam part) is formed.

このようにして製造された半導体ヨーレイトセンサにおいては、シリコン基板110上にSiO2膜111を介して薄膜化された単結晶シリコン基板101が接合され、単結晶シリコン基板101には先端に錘139を有する片持ち梁102が形成されている。又、錘139の一面(図1の下面)にはn+拡散層117が、又、同錘面と対向する単結晶シリコン基板101の下面にn+ポリシリコン122(励振用電極114)が形成され、n+拡散層117とn+ポリシリコン122とにより励振用対向電極が形成される。そして、この励振用対向電極に交流電力を加えて静電気により錘139が励振する。さらに、錘139の励振方向に対し直交する軸方向において、錘139の一面にはn+拡散層117が、又、同錘面と対向する単結晶シリコン基板101の壁面にn+拡散層117が形成され、錘139側のn+拡散層117と単結晶シリコン基板101の壁面側のn+拡散層117とによりヨーレイト検出用電極が形成される。このヨーレイト検出用電極により電気容量の変化を検出して同方向に働くヨーレイトが検出される。 In the semiconductor yaw rate sensor manufactured in this way, the single crystal silicon substrate 101 thinned through the SiO 2 film 111 is bonded to the silicon substrate 110, and the single crystal silicon substrate 101 has a weight 139 at the tip. A cantilever beam 102 is formed. Further, an n + diffusion layer 117 is formed on one surface of the weight 139 (the lower surface in FIG. 1), and an n + polysilicon 122 (excitation electrode 114) is formed on the lower surface of the single crystal silicon substrate 101 facing the weight surface. An excitation counter electrode is formed by the n + diffusion layer 117 and the n + polysilicon 122. Then, AC power is applied to the counter electrode for excitation, and the weight 139 is excited by static electricity. Further, in the axial direction perpendicular to the driving direction of the weight 139, n + diffusion layer 117 on one surface of the weight 139, also has n + diffusion layer 117 on the wall surface of the single crystal silicon substrate 101 facing the same weight surface is formed, the yaw rate detection electrode is formed by the n + diffusion layer 117 of the weight 139 side and the n + diffusion layer 117 of the wall surface side of the single crystal silicon substrate 101. A yaw rate acting in the same direction is detected by detecting a change in electric capacity by the yaw rate detecting electrode.

つまり、励振用対向電極(n+拡散層117とn+ポリシリコン122)に交流電力を加えて静電気により錘139を励振させる。この状態で、ヨーレイト検出用電極(錘139側のn+拡散層117と、単結晶シリコン基板101の壁面側のn+拡散層117)により錘139の励振方向に対し直交する軸方向において電気容量の変化が検出されて同方向に働くヨーレイトが検出される。 In other words, AC power is applied to the excitation counter electrode (n + diffusion layer 117 and n + polysilicon 122) to excite the weight 139 by static electricity. In this state, the capacitance (the n + diffusion layer 117 of the weight 139 side, a single wall side of the n + diffusion layer 117 of crystalline silicon substrate 101) yaw rate detecting electrodes in the axial direction perpendicular to the driving direction of the weight 139 by The yaw rate acting in the same direction is detected.

このように本参考例では、単結晶シリコン基板101の主表面に、錘139を有する片持ち梁102を形成するための所定深さの溝としての凹部115,トレンチ116を形成し(第1工程)、錘139となる基板表面領域及びこの錘139を囲む凹部115,トレンチ116の内壁において基板面方向(図4の左右方向)にトレンチ116を挟んで一対の対向電極としてのn+拡散層117を形成するとともに、錘139となる基板表面領域において基板面方向に直交する方向(図5の上下方向;シリコン基板101の厚さ方向)にn+拡散層117(第1電極)を形成する(第2工程)。そして、凹部115,トレンチ116を充填材としてのポリシリコン膜119にて充填するとともにポリシリコン膜119を挟んでn+拡散層117(第1電極)に対し対向するn+ポリシリコン膜122(電極)を形成し、さらに、単結晶シリコン基板101の主表面を平滑化し(第3工程)、単結晶シリコン基板101の主表面とシリコン基板110とを接合する(第4工程)。さらに、単結晶シリコン基板101の裏面側を所定量研摩して単結晶シリコン基板101を薄膜化し(第5工程)、単結晶シリコン基板101の裏面側からポリシリコン膜119をエッチング除去して錘139を有する片持ち梁102を形成する(第6工程)。 As described above, in this reference example, the concave portion 115 and the trench 116 having a predetermined depth for forming the cantilever 102 having the weight 139 are formed on the main surface of the single crystal silicon substrate 101 (first step). ), An n + diffusion layer 117 serving as a pair of counter electrodes across the trench 116 in the substrate surface direction (left-right direction in FIG. 4) on the substrate surface region to be the weight 139 and the recess 115 surrounding the weight 139 and the inner wall of the trench 116. And an n + diffusion layer 117 (first electrode) is formed in a direction perpendicular to the substrate surface direction (vertical direction in FIG. 5; thickness direction of the silicon substrate 101) in the substrate surface region that becomes the weight 139 ( Second step). The recesses 115, n + polysilicon layer 122 (electrode opposed to each other across the polysilicon film 119 n + diffusion layer 117 (the first electrode) to fill polysilicon film 119 of the trench 116 as a filler Further, the main surface of the single crystal silicon substrate 101 is smoothed (third step), and the main surface of the single crystal silicon substrate 101 and the silicon substrate 110 are joined (fourth step). Further, the back surface side of the single crystal silicon substrate 101 is polished by a predetermined amount to reduce the thickness of the single crystal silicon substrate 101 (fifth step), and the polysilicon film 119 is removed by etching from the back surface side of the single crystal silicon substrate 101 to thereby reduce the weight 139. The cantilever beam 102 having the above is formed (sixth step).

その結果、シリコン基板110上にSiO2膜111(絶縁膜)を介して接合され、かつ薄膜化された単結晶シリコン基板101と、単結晶シリコン基板101に形成され、錘139を有する梁102と、錘139の一面および同錘面と対応する壁面に形成された可動電極112,励振用電極114(第1の対向電極)と、錘139の可動電極112,励振用電極114に対して直交する軸方向において錘139の一面および同錘面と対向する壁面に形成された突起103〜105,固定電極133〜138(第2の対向電極)とを備えることとなる。 As a result, the single crystal silicon substrate 101 bonded to the silicon substrate 110 via the SiO 2 film 111 (insulating film) and thinned, and the beam 102 formed on the single crystal silicon substrate 101 and having the weight 139 The movable electrode 112 and the excitation electrode 114 (first counter electrode) formed on one surface of the weight 139 and the wall surface corresponding to the weight surface are orthogonal to the movable electrode 112 and the excitation electrode 114 of the weight 139. Protrusions 103 to 105 and fixed electrodes 133 to 138 (second counter electrodes) formed on one surface of the weight 139 and a wall surface facing the weight surface in the axial direction are provided.

又、対向電極のどちらか1つ、即ち、可動電極112,励振用電極114は単結晶シリコン基板101の主表面に平行に形成されている。さらに、全ての電極取り出し部を薄膜化された単結晶シリコン基板101の同一面上に形成した。   Further, one of the counter electrodes, that is, the movable electrode 112 and the excitation electrode 114 are formed in parallel to the main surface of the single crystal silicon substrate 101. Further, all electrode extraction portions were formed on the same surface of the thinned single crystal silicon substrate 101.

このように、シリコン基板110上にSiO2膜111を介して接合され、かつ、薄膜化された単結晶シリコン基板101と、単結晶シリコン基板101に形成され、先端に錘139を有する片持ち梁102と、錘139の一面および同錘面と対向する単結晶シリコン基板101の壁面に形成され、交流電力を加えて静電気により錘139を励振させる励振用対向電極と、錘139の励振方向に対し直交する軸方向において、錘139の一面および同錘面と対向する単結晶シリコン基板101の壁面に形成され、電気容量の変化を検出して同方向に働くヨーレイトを検出するためのヨーレイト検出用電極とを備えた半導体ヨーレイトセンサとなる。 As described above, the single crystal silicon substrate 101 bonded to the silicon substrate 110 via the SiO 2 film 111 and thinned, and the cantilever formed on the single crystal silicon substrate 101 and having the weight 139 at the tip. 102, a counter electrode for excitation formed on one surface of the weight 139 and the wall surface of the single crystal silicon substrate 101 opposite to the weight surface, and exciting the weight 139 with static electricity by applying AC power, and the excitation direction of the weight 139 A yaw rate detection electrode formed on one surface of the weight 139 and the wall surface of the single crystal silicon substrate 101 facing the same weight surface in the direction of the orthogonal axis and for detecting a yaw rate acting in the same direction by detecting a change in electric capacitance. And a semiconductor yaw rate sensor.

このようにして表面マイクロマシーニング技術を用いて、ウェハプロセス途中、特にIC回路作製時、ウェハ凹部、貫通孔等のある状態での熱処理、フォトリソグラフィー処理等は行わず、プロセスの安定化、コンタミネーションを防ぎデバイスの安定化、高精度化を図ることができることとなる。   In this way, surface micromachining technology is used to stabilize the process and prevent contamination during the wafer process, especially during IC circuit fabrication, without performing heat treatment or photolithographic processing in the presence of wafer recesses or through-holes. Nation can be prevented and the device can be stabilized and highly accurate.

尚、本参考例の応用としては、上記参考例では励振用電極、センス電極を基板内部に埋め込んだ構造で説明したが、コスト低減化のためセンス電極を省略してもよい。この場合、上記構造の他にシリコン基板を励振用電極としてそのまま利用することもできる。   As an application of this reference example, the above-described reference example has been described with the structure in which the excitation electrode and the sense electrode are embedded in the substrate, but the sense electrode may be omitted for cost reduction. In this case, in addition to the above structure, the silicon substrate can be used as it is as an excitation electrode.

又、本参考例ではウェハ面と平行に形成した電極をセンス用電極、励振用電極とし、垂直方向の電極をコリオリの力を検出するための固定電極として用いたが、逆に利用することもできる。即ち、シリコン基板101に垂直方向に形成した固定電極の一方を励振用電極とし、もう一方の垂直方向の電極をフィードバックをかけるためのセンス用電極として用い、ウェハ面に水平な電極をコリオリの力を検出するための電極としてもよい。   In this reference example, the electrodes formed in parallel with the wafer surface were used as sense electrodes and excitation electrodes, and the vertical electrodes were used as fixed electrodes for detecting the Coriolis force. it can. That is, one of the fixed electrodes formed in the vertical direction on the silicon substrate 101 is used as an excitation electrode, the other vertical electrode is used as a sensing electrode for applying feedback, and a horizontal electrode on the wafer surface is used as a Coriolis force. It is good also as an electrode for detecting.

さらに、凹部115とトレンチ116を充填するためのポリシリコン膜119(即ち、多結晶シリコン膜)は、非晶質又は多結晶と非晶質の混在したシリコン膜を用いてもよい。   Further, the polysilicon film 119 (that is, the polycrystalline silicon film) for filling the recess 115 and the trench 116 may be amorphous or a silicon film in which polycrystalline and amorphous are mixed.

(実施例)
次に、本発明の実施例を参考例との相違点を中心に説明する。
(Example)
Next, an embodiment of the present invention will be described focusing on differences from the reference example.

本実施例は、参考例に対し出力をさらに増大し、かつ、過剰な衝撃等に対して梁の破壊を防止しようとするものである。図9〜図15にはセンサの製造工程を示す。以下、製造工程を説明する。   In this embodiment, the output is further increased with respect to the reference example, and an attempt is made to prevent the beam from being broken due to an excessive impact or the like. 9 to 15 show the manufacturing process of the sensor. Hereinafter, the manufacturing process will be described.

参考例の図4において、図9に示すように、SiO2膜118の形成後、LPCVD法により200〜2000ÅのSi34膜125を形成する。本実施例ではSi34膜125の膜厚を500Åとしている。 In FIG. 4 of the reference example, as shown in FIG. 9, after the formation of the SiO 2 film 118, a 200 to 2000 inch Si 3 N 4 film 125 is formed by LPCVD. In this embodiment, the thickness of the Si 3 N 4 film 125 is 500 mm.

参考例と同様なプロセスで参考例の図7に示すような表面平坦化研摩を行う。続いて、フォトリソグラフィーにより図9のレジスト126で所定のパターンを形成する。そして、図10に示すように、ドライエッチング等により単結晶シリコン基板101のセンサ部になる領域を部分的に除去する。   Surface flattening polishing as shown in FIG. 7 of the reference example is performed in the same process as the reference example. Subsequently, a predetermined pattern is formed with the resist 126 of FIG. 9 by photolithography. Then, as shown in FIG. 10, a region to be a sensor portion of the single crystal silicon substrate 101 is partially removed by dry etching or the like.

次に、レジスト126をマスクとして、例えばフッ酸を主体とするウェットエッチングによりSiO2膜118を除去する。続いて、レジスト126を除去する。 Next, using the resist 126 as a mask, the SiO 2 film 118 is removed by wet etching mainly including hydrofluoric acid, for example. Subsequently, the resist 126 is removed.

以後、説明を分かりやすくするため図10のセンサ部Bの拡大図を用いて説明していく。図11はその拡大部分である。   Hereinafter, in order to make the explanation easy to understand, the explanation will be made by using an enlarged view of the sensor portion B of FIG. FIG. 11 is an enlarged portion thereof.

図12に示すように、Si34膜125を熱酸化のマスクとしてSiO2膜127を500〜10000Å形成する。本実施例では、SiO2膜127の厚さを1000Åとしている。 As shown in FIG. 12, 500 to 10,000 SiO 2 films 127 are formed using the Si 3 N 4 film 125 as a mask for thermal oxidation. In this embodiment, the thickness of the SiO 2 film 127 is 1000 mm.

続いて、図13に示すように、熱酸化時のマスクとして用いたSi34膜125をプラズマエッチングまたは熱リン酸のエッチングにて除去する。続いて、LPCVD法等によりポリシリコン128を表面に形成し、ポリシリコン128の表面を選択研摩によりSiO2膜127をストッパとして除去する。 Subsequently, as shown in FIG. 13, the Si 3 N 4 film 125 used as a mask during thermal oxidation is removed by plasma etching or hot phosphoric acid etching. Subsequently, a polysilicon 128 is formed on the surface by LPCVD or the like, and the surface of the polysilicon 128 is removed by selective polishing using the SiO 2 film 127 as a stopper.

さらに、TMAH(テトラメチルアンモニウムハイドロオキサイド)液にて表面の仕上げを行う。ここで、周辺部にIC回路等形成のプロセスを行う(図示せず)。   Further, the surface is finished with a TMAH (tetramethylammonium hydroxide) solution. Here, a process for forming an IC circuit or the like in the peripheral portion is performed (not shown).

そして、図14に示すように、表面にSi34膜129を500〜2000Å形成し、電極層およびセンサの過度の振幅に対するストッパとしてn+ポリシリコン層130を形成する。続いて、表面保護膜としてBPSG膜131を形する。尚、この膜はSi34膜等で形成することも可能である。続いて、窓部132を明ける。 Then, as shown in FIG. 14, 500 to 2000 Si 3 N 4 films 129 are formed on the surface, and an n + polysilicon layer 130 is formed as a stopper against excessive amplitude of the electrode layer and sensor. Subsequently, a BPSG film 131 is formed as a surface protective film. This film can also be formed of a Si 3 N 4 film or the like. Subsequently, the window 132 is opened.

続いて、図15に示すように、TMAH液にてポリシリコン119,ポリシリコン128をこの窓部132よりエッチング除去する。このようにして、全周を電極及びストッパで包囲された可動部(片持ち梁)を持つセンサが形成される。又、この構造においては、基板と垂直方向に錘部分を励振させた場合、図15に示すように、a>bかつaの範囲内にbがあるので励振によるヨーレイトを検出する場合の容量の変化はほとんどない。又、このようにaとbの関係は参考例に作り込むこともできる。   Subsequently, as shown in FIG. 15, the polysilicon 119 and the polysilicon 128 are etched away from the window portion 132 with a TMAH solution. In this way, a sensor having a movable part (cantilever) surrounded by electrodes and stoppers is formed. Further, in this structure, when the weight portion is excited in the direction perpendicular to the substrate, as shown in FIG. 15, since there is b in the range of a> b and a, the capacity for detecting the yaw rate due to excitation is shown. There is little change. In addition, the relationship between a and b can be incorporated in the reference example.

尚、図16は全体の様子がより詳しく分かるようにした図である。このように本実施例では、片持ち梁102の上方にストッパ部材を配置したので、参考例に対し出力をさらに増大、かつ、過剰な衝撃等に対して片持ち梁102の破壊が防止できる。   FIG. 16 is a view showing the overall state in more detail. As described above, in this embodiment, the stopper member is disposed above the cantilever beam 102. Therefore, the output can be further increased compared to the reference example, and the cantilever beam 102 can be prevented from being broken due to excessive impact or the like.

尚、この発明は上記各実施例に限定されるものではなく、例えばセンサユニットを互いに直交する方向に2組配置して2軸方向でのヨーレイトを検出するようにしてもよい。又、片持ち梁に限定されるものでもない。さらに、ヨーレイト検出に限らず、例えば、上述の実施例において励振用電極としたものを、上下方向における変位を容量検出する電極とし、2方向における変位検出を可能とした力学センサに用いることも可能である。   The present invention is not limited to the above embodiments. For example, two sensor units may be arranged in a direction orthogonal to each other to detect the yaw rate in the biaxial direction. Moreover, it is not limited to a cantilever. Furthermore, the present invention is not limited to yaw rate detection. For example, the excitation electrode in the above-described embodiment can be used as a mechanical sensor that can detect displacement in two directions by using a capacitance detection electrode for displacement in the vertical direction. It is.

以上詳述したようにこの実施例によれば、梁励振タイプの容量検出方式によるヨーレイトセンサ及びそれを容易に製造することができることは勿論、2方向さらには3方向における可動状態を検出することができる半導体力学センサ及びそれを製造することができる優れた効果を発揮する。   As described in detail above, according to this embodiment, the yaw rate sensor based on the beam excitation type capacitance detection method and the movable sensor can be easily manufactured, and of course, the movable state in two directions or three directions can be detected. The semiconductor dynamic sensor which can be produced, and the outstanding effect which can manufacture it are exhibited.

参考例における半導体ヨーレイトセンサの断面図である。It is sectional drawing of the semiconductor yaw rate sensor in a reference example. 参考例における半導体ヨーレイトセンサの概略平面図である。It is a schematic plan view of the semiconductor yaw rate sensor in the reference example. 電極を含めた半導体ヨーレイトセンサの平面図である。It is a top view of the semiconductor yaw rate sensor including an electrode. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 実施例の半導体ヨーレイトセンサの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor yaw rate sensor of an Example. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. 製造工程を示す断面図である。It is sectional drawing which shows a manufacturing process. センサの原理を説明するための説明図である。It is explanatory drawing for demonstrating the principle of a sensor.

符号の説明Explanation of symbols

101 単結晶シリコン基板
102 片持ち梁
103〜105 第2の対向電極を構成する突起
110 シリコン基板
111 絶縁膜としてのSiO2
112 第1の対向電極を構成する可動電極
114 第1の対向電極を構成する励振用電極
115 溝を構成する凹部
116 溝を構成するトレンチ
117 n+拡散層
119 充填材としてのポリシコン膜
122 n+ポリシリコン膜
133〜138 第2の対向電極を構成する固定電極
139 錘
Movable electrode 114 constituting the 101 SiO 2 film 112 first counter electrode as a protrusion 110 silicon substrate 111 insulating film of the single crystal silicon substrate 102 cantilever 103 to 105 second opposite electrodes of the first counter electrode 115 Exciting electrode to constitute 115 Recess to constitute groove 116 Trench to constitute groove 117 n + diffusion layer 119 Polysilicon film as filler 122 n + polysilicon film 133 to 138 Fixed electrode constituting second counter electrode 139 Weight

Claims (5)

基板と、該基板上に移動可能に配置されて半導体層よりなる可動部と、少なくとも前記可動部上に空間を介して離間して配置された上部構造体と、を有する半導体力学量センサの製造方法であって、
可動部を形成する可動部形成予定領域を有する半導体層が、基板上に配置された積層構造体を用意する工程と、
前記可動部形成予定領域の上面に、充填材を充填する工程と、
前記充填材上に、前記上部構造体を構成する層を配置させる工程と、
前記上部構造体に窓部を形成する工程と、
前記窓部を介して前記充填材をエッチング除去して、少なくとも前記可動部と前記上部構造体との間に空間を形成する工程と
を備えることを特徴とする半導体力学量センサの製造方法。
Manufacture of a semiconductor dynamic quantity sensor having a substrate, a movable part that is movably disposed on the substrate and is formed of a semiconductor layer, and an upper structure that is disposed at least on the movable part via a space. A method,
A step of preparing a laminated structure in which a semiconductor layer having a movable part formation scheduled region for forming a movable part is disposed on a substrate;
Filling the upper surface of the movable part formation scheduled region with a filler;
Disposing a layer constituting the upper structure on the filler;
Forming a window in the upper structure;
And a step of forming a space between at least the movable part and the upper structure by etching away the filler through the window.
前記充填材を充填する工程は、前記可動部形成予定領域の側面及び底面を含む周囲領域にも前記充填材を充填する工程を含み、
前記エッチングする工程は、前記可動部形成予定領域の周囲領域の前記充填材を更に除去して前記可動部の周囲に空間を形成することを特徴とする請求項1記載の半導体力学量センサの製造方法。
The step of filling the filler includes the step of filling the filler in the surrounding region including the side surface and the bottom surface of the movable part formation scheduled region,
The semiconductor dynamic quantity sensor manufacturing method according to claim 1, wherein the etching step further removes the filler in a peripheral region of the movable portion formation scheduled region to form a space around the movable portion. Method.
前記可動部形成予定領域の側面及び底面を含む周囲領域にも前記充填材を充填する工程は、前記可動部形成予定領域の上面に前記充填材を充填する工程より前に行われることを特徴とする請求項2記載の半導体力学量センサの製造方法。 The step of filling the filler into the surrounding region including the side surface and the bottom surface of the movable part formation scheduled region is performed before the step of filling the filler into the upper surface of the movable part formation scheduled region. A method for manufacturing a semiconductor dynamic quantity sensor according to claim 2. 前記窓部は、前記可動部形成予定領域の側面の空間形成位置に対応した位置に複数形成されることを特徴とする請求項2又は請求項3記載の半導体力学量センサの製造方法。 4. The method of manufacturing a semiconductor dynamic quantity sensor according to claim 2, wherein a plurality of the window portions are formed at positions corresponding to a space forming position on a side surface of the movable portion formation scheduled region. 基板と、該基板上に移動可能に配置されて半導体層よりなる可動部と、少なくとも前記可動部上に空間を介して離間して配置された上部構造体と、を有する半導体力学量センサの製造方法であって、
可動部が形成される半導体層の一部をエッチング除去することで、前記可動部の構造を規定する工程と、
前記可動部の側面を含む前記半導体層のエッチング除去された領域に第1の充填材を充填するとともに、前記可動部の上面に第2の充填材を充填する工程と、
前記第1及び第2の充填材上に、前記上部構造体を構成する層を配置させる工程と、
前記可動部の側面に対応した位置に複数の窓部を形成する工程と、
前記窓部を介して前記第1及び第2の充填材をエッチング除去して、前記可動部を可動状態にするとともに、前記可動部との間に空間を有して配置された前記上部構造体を形成する工程と
を備えることを特徴とする半導体力学量センサの製造方法。
Manufacture of a semiconductor dynamic quantity sensor having a substrate, a movable part that is movably disposed on the substrate and is made of a semiconductor layer, and an upper structure that is disposed at least on the movable part via a space. A method,
Etching a part of the semiconductor layer in which the movable part is formed, thereby defining the structure of the movable part;
Filling the etched region of the semiconductor layer including the side surface of the movable part with a first filler, and filling the upper surface of the movable part with a second filler;
Disposing a layer constituting the upper structure on the first and second fillers;
Forming a plurality of window portions at positions corresponding to the side surfaces of the movable portion;
The first and second fillers are removed by etching through the window to make the movable part movable, and the upper structure is disposed with a space between the movable part. A method of manufacturing a semiconductor dynamic quantity sensor, comprising: forming a semiconductor mechanical quantity sensor.
JP2005225642A 2005-08-03 2005-08-03 Method of manufacturing mechanical quality sensor for semiconductor Pending JP2006030209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225642A JP2006030209A (en) 2005-08-03 2005-08-03 Method of manufacturing mechanical quality sensor for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225642A JP2006030209A (en) 2005-08-03 2005-08-03 Method of manufacturing mechanical quality sensor for semiconductor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002010210A Division JP3725078B2 (en) 2002-01-18 2002-01-18 Manufacturing method of semiconductor dynamic quantity sensor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008007285A Division JP4530050B2 (en) 2008-01-16 2008-01-16 Semiconductor dynamic quantity sensor

Publications (1)

Publication Number Publication Date
JP2006030209A true JP2006030209A (en) 2006-02-02

Family

ID=35896695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225642A Pending JP2006030209A (en) 2005-08-03 2005-08-03 Method of manufacturing mechanical quality sensor for semiconductor

Country Status (1)

Country Link
JP (1) JP2006030209A (en)

Similar Documents

Publication Publication Date Title
JP4737276B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP2002301695A (en) Precision mechanical structural element and manufacturing method therefor
JPH05304303A (en) Acceleration sensor and manufacture thereof
US20100162823A1 (en) Mems sensor and mems sensor manufacture method
JP2007033355A (en) Method of manufacturing semiconductor sensor, and semiconductor sensor
US20110034031A1 (en) Manufacturing method of semiconductor device including etching step
JP3638290B2 (en) Semiconductor dynamic sensor
JP4530050B2 (en) Semiconductor dynamic quantity sensor
JP4063272B2 (en) Semiconductor dynamic quantity sensor
JP3725059B2 (en) Semiconductor dynamic quantity sensor
JP3725078B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP4752078B2 (en) Semiconductor dynamic quantity sensor
JP2006030209A (en) Method of manufacturing mechanical quality sensor for semiconductor
JP3633555B2 (en) Semiconductor dynamic quantity sensor
Yamamoto et al. Capacitive accelerometer with high aspect ratio single crystalline silicon microstructure using the SOI structure with polysilicon-based interconnect technique
JP4783914B2 (en) Semiconductor dynamic quantity sensor and manufacturing method of semiconductor dynamic quantity sensor
WO2003015183A1 (en) Method for manufacturing thin-film structure
JP4175309B2 (en) Semiconductor dynamic quantity sensor
JP2004245844A (en) Semiconductor dynamic-quantity sensor
TW201423073A (en) Capacitive pressure sensor and method
JP2000065583A (en) Semiconductor dynamic quantity sensor
JP2000046563A (en) Semiconductor dynamic quantity sensor
JP6091317B2 (en) Microdevice manufacturing method
JP2002181551A (en) Semiconductor dynamic-quantity sensor
JP2000065582A (en) Semiconductor dynamic sensor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120