JP2006019599A - 半導体装置およびその製造方法およびその実装方法 - Google Patents

半導体装置およびその製造方法およびその実装方法 Download PDF

Info

Publication number
JP2006019599A
JP2006019599A JP2004197505A JP2004197505A JP2006019599A JP 2006019599 A JP2006019599 A JP 2006019599A JP 2004197505 A JP2004197505 A JP 2004197505A JP 2004197505 A JP2004197505 A JP 2004197505A JP 2006019599 A JP2006019599 A JP 2006019599A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
circuit board
protrusion
thermoplastic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004197505A
Other languages
English (en)
Other versions
JP4511266B2 (ja
Inventor
Kenichi Imazu
健一 今津
Shigeji Oida
成志 老田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004197505A priority Critical patent/JP4511266B2/ja
Publication of JP2006019599A publication Critical patent/JP2006019599A/ja
Application granted granted Critical
Publication of JP4511266B2 publication Critical patent/JP4511266B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 半導体素子上、もしくは、半導体装置下面に熱可塑性樹脂層を形成する際、熱可塑性樹脂層の量と厚みを制御することができる。
【解決手段】 パッケージ回路基板7と、パッケージ回路基板7上に搭載された半導体素子8と、パッケージ回路基板7の配線と半導体素子8とを電気的に接続した接続手段と、パッケージ回路基板7上の半導体素子8の外囲を封止した樹脂10と、パッケージ回路基板7の底面に設けられた突起電極11と、パッケージ回路基板7の底面外周部に設けられた突起部12aと、突起電極11間および突起電極11と突起部12aとの間に設けられたフラックスを含有する熱可塑性樹脂13とを備えた。これにより、熱可塑性樹脂13の塗布量と厚みを制御することが容易である。また、熱可塑性樹脂13によるフィレットの形成を抑え、隣接する電子部品を横転させる可能性を減少させることができる。
【選択図】 図1

Description

この発明は、半導体装置およびその製造方法およびその実装方法に関するものである。
近年半導体装置は、電子機器の小型化、高性能化に伴い、小型、高精度化、高速化を要求されるようになり、それに伴ってたとえば、C4(Controlled Collapse Chip Connection)あるいは、SBB(Stud Bump Bonding)といったいわゆるフリップチップボンディングを用いた実装技術が開発させている。また、半導体パッケージにおいては半導体素子の大きさに限りなく近いCSP(Chip Size Package)といった小型の半導体パッケージ製品が開発されている。
前記C4、前記SBBを用いた実装や前記CSPを実装する際、半導体素子もしくは半導体装置下面と回路基板との隙間に封止樹脂を充填し、熱硬化させる工法があるが、これは、半導体素子、もしくは半導体装置と回路基板との熱線膨張係数の不一致によるバンプ、導電性接着剤や突起電極にかかる熱ストレスの緩和が目的である。
しかしながら、前記の方法では、回路基板と半導体素子もしくは半導体装置との間隔狭く、封止樹脂の注入が困難であり、また個々の半導体素子もしくは、半導体装置を個別に封止する為、生産性が悪いという課題があり、さらに、半導体素子もしくは半導体装置と回路基板との間に封止樹脂を注入する際にノズルが通るエリアが半導体装置もしくは半導体素子と隣接する電子部品との間に必要であり、高密度実装の妨げになっており、また、封止後、半導体素子もしくは半導体装置と回路基板との密着性が強固な為、故障、不良のあった半導体素子もしくは半導体装置を回路基板から取り外すのは困難であり、仮に取り外せた場合であっても、回路基板の損傷させてしまう為、その回路基板への半導体素子もしくは半導体装置の再登載は不可能であり、生産性、生産コスト上の課題があった。
そこで、半導体装置の生産性に注目し、またリペアを可能として、封止樹脂を設けず、半導体素子上もしくは半導体装置下部に熱可塑性樹脂層を設けることで、半導体素子もしくは半導体装置と回路基板との熱線膨張係数の不一致による熱ストレスを緩和できる技術が提案されている。
以下、図18を参照しながら、特開平11−297750号公報(特許文献1)に示されている、半導体素子上もしくは半導体装置下部に熱可塑性樹脂層を設けることで、半導体素子もしくは半導体装置と回路基板との熱線膨張係数の不一致による熱ストレスを緩和できる技術について説明する。
図18に示すように、パッケージ回路基板1の配線(図示せず)と半導体素子2とを金属細線3を用いて電気的に接続した接続手段と、パッケージ回路基板1上の半導体素子2の外囲を封止した樹脂4と、パッケージ回路基板1の底面に設けられた突起電極5と、パッケージ回路基板1の底面の突起電極5以外の領域に熱可塑性樹脂6が設けられている。この構造の半導体装置を用いることにより、上記実装時の課題が解決できる。
特開平11−297750号公報
しかしながら、前記従来工法では、熱可塑性樹脂の塗布量を制御する事が容易ではなく、また、半導体装置を回路基板に実装する際、半導体装置と回路基板間にある熱可塑性樹脂がフィレットを形成し、隣接する電子部品を横転させる等の影響を与える可能性がある。
したがって、この発明の目的は、上記問題点を解決するために、半導体素子上、もしくは、半導体装置下面にフラックスを含む熱可塑性樹脂層を形成する際、熱可塑性樹脂層の量と厚みを制御することが出来る半導体装置およびその製造方法およびその実装方法を提供することである。
上記課題を解決するためにこの発明の請求項1記載の半導体装置は、パッケージ回路基板と、前記パッケージ回路基板上に搭載された半導体素子と、前記パッケージ回路基板の配線と前記半導体素子とを電気的に接続した接続手段と、前記パッケージ回路基板上の前記半導体素子の外囲を封止した樹脂と、前記パッケージ回路基板の底面に設けられた突起電極と、前記パッケージ回路基板の底面外周部に設けられた突起部と、前記突起電極間および前記突起電極と前記突起部との間に設けられたフラックスを含有する熱可塑性樹脂とを備えた。
請求項2記載の半導体装置は、半導体素子と、前記半導体素子の電極上に形成された金属層と、前記半導体素子上外周部に形成された突起部と、前記金属層以外で前記突起部内側の半導体素子表面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた。
請求項3記載の半導体装置は、半導体素子と、前記半導体素子の電極上に形成された金属層と、前記金属層上に形成された突起電極と、前記半導体素子上外周部に形成された突起部と、前記突起電極以外で前記突起部内側の半導体素子表面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた。
請求項4記載の半導体装置は、リードフレームの支持部に搭載された半導体素子と、前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続した接続手段と、前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止した封止樹脂とを有する半導体装置であって、前記半導体装置下面外周部に形成された突起部と、前記突起部内側の半導体装置下面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた。
請求項5記載の半導体装置は、請求項1,2,3または4記載の半導体装置において、前記突起部は、前記パッケージ回路基板底面上、前記半導体素子上、もしくは、前記半導体装置下面上を一周する形状で、1本もしくは複数本有し、前記突起部間にフラックスを含有する熱可塑性樹脂層を有する。
請求項6記載の半導体装置は、請求項1,2,3または4記載の半導体装置において、前記突起部は、円柱、四角柱もしくは多角柱を1本もしくは複数本配置した構成である。
請求項7記載の半導体装置は、請求項1,2,3または4記載の半導体装置において、前記突起部と前記突起電極間に、フラックスを含有する熱可塑性樹脂層の代わりにフラックスを含まない熱可塑性樹脂層を有する。
請求項8記載の半導体装置の製造方法は、リードフレームの支持部に半導体素子を搭載する工程と、前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続する工程と、前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止樹脂により封止する工程と、前記封止樹脂により封止された半導体装置下面外周部に突起部を形成する工程と、前記突起部内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む。
請求項9記載の半導体装置の製造方法は、リードフレームの支持部に半導体素子を搭載する工程と、前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続する工程と、前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止樹脂により封止する工程と、前記封止樹脂により封止された半導体装置下面外周部に突起部を形成する工程と、前記突起部内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む。
請求項10記載の半導体装置の製造方法は、半導体素子電極上に金属層を形成する工程と、前記金属層上に突起電極を形成する工程と、前記半導体素子上外周部に突起部を形成する工程と、前記突起電極以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む。
請求項11記載の半導体装置の製造方法は、半導体素子電極上に金属層を形成する工程と、前記金属層上に突起電極を形成する工程と、前記半導体上外周部に突起部を形成する工程と、前記突起電極以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む。
請求項12記載の半導体装置の製造方法は、半導体素子の電極上に金属層を形成する工程と、前記半導体素子上外周部に突起部を形成する工程と、前記金属層以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む。
請求項13記載の半導体装置の製造方法は、パッケージ回路基板上に半導体素子を搭載する工程と、前記パッケージ回路基板の配線と前記半導体素子とを電気的接続する工程と、前記パッケージ回路基板上の前記半導体素子の外囲を樹脂により封止する工程と、前記パッケージ回路基板の底面に突起電極を設ける工程と、前記パッケージ回路基板の底面外周部に突起部を設ける工程と、前記突起電極間および前記突起電極と前記突起部との間にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む。
請求項14記載の半導体装置の製造方法は、パッケージ回路基板上に半導体素子を搭載する工程と、前記パッケージ回路基板の配線と前記半導体素子とを電気的接続する工程と、前記パッケージ回路基板上の前記半導体素子の外囲を樹脂により封止する工程と、前記パッケージ回路基板の底面に突起電極を設ける工程と、前記パッケージ回路基板の底面外周部に突起部を設ける工程と、前記突起電極間および前記突起電極と前記突起部との間にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む。
請求項15記載の半導体装置の製造方法は、請求項8,10,11または13記載の半導体装置の製造方法において、前記フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、斜めに傾けた四角柱状の金属もしくは樹脂の治具を突起部に接触させた後、パッケージ回路基板面、半導体素子面、もしくは、半導体装置下面と平行に移動させることによって、前記熱可塑性樹脂の量を一定にする。
請求項16記載の半導体装置の製造方法は、請求項8,10,11または13記載の半導体装置の製造方法において、前記フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、金属もしくは樹脂のローラーを突起部に接触させた後、回転させながらパッケージ回路基板面、半導体素子面、もしくは、半導体装置下面と平行に移動させることによって、前記熱可塑性樹脂の量を一定にする。
請求項17記載の半導体装置の実装方法は、請求項1,2,3または4記載の半導体装置を用い、前記半導体装置の前記熱可塑性樹脂面を基板に対向させ前記半導体装置の突起電極を前記基板上の電極とを位置合わせをして搭載し、加熱処理して前記半導体装置の突起電極を溶融させて前記基板上の前記電極と硬化接合させると共に、前記加熱処理により前記半導体装置の前記熱可塑性樹脂を溶融、硬化させて前記半導体装置と前記基板とを接続させる。
請求項18記載の半導体装置は、請求項1,2,3または4記載の半導体装置において、前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部の高さを変化させることによって、フラックスを含有する熱可塑性樹脂の量を調整可能とした。
請求項19記載の半導体装置は、請求項1,2,3または4記載の半導体装置において、前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部は、フラックスを含む熱可塑性樹脂と同等の溶融温度に設定される。
請求項20記載の半導体装置は、請求項1,2,3または4記載の半導体装置において、前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部と突起電極間に前記熱可塑性樹脂層の代わりに熱硬化性樹脂層を形成した。
請求項21記載の半導体装置は、請求項1,2,3または4記載の半導体装置において、前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部の側面、下部は凸部、もしくは凹部、もしくは凸部及び凹部共に形成されている。
この発明の請求項1記載の半導体装置によれば、パッケージ回路基板の底面に設けられた突起電極と、パッケージ回路基板の底面外周部に設けられた突起部と、突起電極間および突起電極と突起部との間に設けられたフラックスを含有する熱可塑性樹脂とを備えているので、熱可塑性樹脂の塗布量と厚みを制御することが容易である。また、半導体装置を回路基板に実装する際、半導体装置と回路基板間にある熱可塑性樹脂によるフィレットの形成を抑え、隣接する電子部品を横転させる可能性を減少させることができる。また、突起部は半導体装置の反り発生の防止にも効果がある。
この発明の請求項2記載の半導体装置によれば、半導体素子の電極上に形成された金属層と、半導体素子上外周部に形成された突起部と、金属層以外で突起部内側の半導体素子表面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えているので、請求項1と同様に熱可塑性樹脂の塗布量と厚みを制御する事が容易であり、また、半導体装置を回路基板に実装する際、半導体装置と回路基板間にある熱可塑性樹脂によるフィレットの形成を抑え、隣接する電子部品を横転させる可能性を減少させることができる。
この発明の請求項3記載の半導体装置によれば、半導体素子の電極上に形成された金属層と、金属層上に形成された突起電極と、半導体素子上外周部に形成された突起部と、突起電極以外で突起部内側の半導体素子表面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えているので、請求項1と同様に熱可塑性樹脂の塗布量と厚みを制御する事が容易であり、また、半導体装置を回路基板に実装する際、半導体装置と回路基板間にある熱可塑性樹脂によるフィレットの形成を抑え、隣接する電子部品を横転させる可能性を減少させることができる。
この発明の請求項4記載の半導体装置によれば、インナーリード部の底面側を露出させてアウターリード部が構成されるように半導体素子の外囲を封止した封止樹脂を有する半導体装置であって、半導体装置下面外周部に形成された突起部と、突起部内側の半導体装置下面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えているので、請求項1と同様に熱可塑性樹脂の塗布量と厚みを制御する事が容易であり、また、半導体装置を回路基板に実装する際、半導体装置と回路基板間にある熱可塑性樹脂によるフィレットの形成を抑え、隣接する電子部品を横転させる可能性を減少させることができる。
請求項5では、突起部は、パッケージ回路基板底面上、半導体素子上、もしくは、半導体装置下面上を一周する形状で、1本もしくは複数本有し、突起部間にフラックスを含有する熱可塑性樹脂層を有するので、突起部の数量を増加させることによって、熱可塑性樹脂と突起部との密着性を向上させることができる。
請求項6では、突起部は、円柱、四角柱もしくは多角柱を1本もしくは複数本配置する構成であるので、突起部の形状を変更することによって、熱可塑性樹脂と突起部との密着性を向上させることができる。
請求項7では、請求項1,2,3または4記載の半導体装置において、突起部と突起電極間に、フラックスを含有する熱可塑性樹脂層の代わりにフラックスを含まない熱可塑性樹脂層を有することによっても同様に実装後の半導体装置と回路基板との密着性の向上を得ることが出来る。
この発明の請求項8記載の半導体装置の製造方法によれば、インナーリード部の底面側を露出させてアウターリード部が構成されるように半導体素子の外囲を封止樹脂により封止する工程と、封止樹脂により封止された半導体装置下面外周部に突起部を形成する工程と、突起部内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含むので、請求項1と同様に熱可塑性樹脂の塗布量と厚みを制御することが容易であり、また、突起部は半導体装置の反り発生の防止にも効果がある。
この発明の請求項9記載の半導体装置の製造方法によれば、インナーリード部の底面側を露出させてアウターリード部が構成されるように半導体素子の外囲を封止樹脂により封止する工程と、封止樹脂により封止された半導体装置下面外周部に突起部を形成する工程と、突起部内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含むので、請求項8と同様の効果が得られる。
この発明の請求項10記載の半導体装置の製造方法によれば、半導体素子電極上に金属層を形成する工程と、金属層上に突起電極を形成する工程と、半導体素子上外周部に突起部を形成する工程と、突起電極以外で突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含むので、請求項8と同様の効果が得られる。
この発明の請求項11記載の半導体装置の製造方法によれば、半導体素子電極上に金属層を形成する工程と、金属層上に突起電極を形成する工程と、半導体上外周部に突起部を形成する工程と、突起電極以外で突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含むので、請求項8と同様の効果が得られる。
この発明の請求項12記載の半導体装置の製造方法によれば、半導体素子の電極上に金属層を形成する工程と、半導体素子上外周部に突起部を形成する工程と、金属層以外で突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含むので、請求項8と同様の効果が得られる。
この発明の請求項13記載の半導体装置の製造方法によれば、パッケージ回路基板の底面に突起電極を設ける工程と、パッケージ回路基板の底面外周部に突起部を設ける工程と、突起電極間および突起電極と突起部との間にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含むので、請求項8と同様の効果が得られる。
この発明の請求項14記載の半導体装置の製造方法によれば、パッケージ回路基板の底面に突起電極を設ける工程と、パッケージ回路基板の底面外周部に突起部を設ける工程と、突起電極間および突起電極と突起部との間にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含むので、請求項8と同様の効果が得られる。
請求項15では、請求項8,10,11または13記載の半導体装置の製造方法において、フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、斜めに傾けた四角柱状の金属もしくは樹脂の治具を突起部に接触させた後、パッケージ回路基板面、半導体素子面、もしくは、半導体装置下面と平行に移動させることによって、熱可塑性樹脂の量を一定にすることが望ましい。
請求項16では、請求項8,10,11または13記載の半導体装置の製造方法において、フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、金属もしくは樹脂のローラーを突起部に接触させた後、回転させながらパッケージ回路基板面、半導体素子面、もしくは、半導体装置下面と平行に移動させることによって、熱可塑性樹脂の量を一定にすることが望ましい。
この発明の請求項17記載の半導体装置の実装方法によれば、請求項1,2,3または4記載の半導体装置を用い、半導体装置の熱可塑性樹脂面を基板に対向させ半導体装置の突起電極を基板上の電極とを位置合わせをして搭載し、加熱処理して半導体装置の突起電極を溶融させて基板上の電極と硬化接合させると共に、加熱処理により半導体装置の熱可塑性樹脂を溶融、硬化させて半導体装置と基板とを接続させるので、半導体装置を回路基板に実装する際、半導体装置と回路基板間にある熱可塑性樹脂によるフィレットの形成を抑え、隣接する電子部品を横転させる可能性を減少させることができる。
請求項18では、パッケージ回路基板底面、半導体素子上、もしくは、半導体装置下面に形成された突起部の高さを変化させることによって、フラックスを含有する熱可塑性樹脂の量を調整可能としたので、突起部および熱可塑性樹脂層の高さは突起電極の高さに依存しない。
請求項19では、パッケージ回路基板底面、半導体素子上、もしくは、半導体装置下面に形成された突起部は、フラックスを含む熱可塑性樹脂と同等の溶融温度に設定されるので、フィレットを形成し、基板との密着強度を向上することが可能である。
請求項20では、パッケージ回路基板底面、半導体素子上、もしくは、半導体装置下面に形成された突起部と突起電極間に熱可塑性樹脂層の代わりに熱硬化性樹脂層を形成しても熱可塑性樹脂層をと同様に、基板と半導体装置間の密着力の向上及び半導体装置と基板との熱線膨張係数の不一致による熱ストレスを緩和することが可能である。
請求項21では、パッケージ回路基板底面、半導体素子上、もしくは、半導体装置下面に形成された突起部の側面、下部は凸部、もしくは凹部、もしくは凸部及び凹部共に形成されているので、熱可塑性樹脂層と突起部との密着性を向上することが出来る。
この発明の第1の実施の形態を図1〜図3に基づいて説明する。図1(a)は本発明の第1の実施形態の半導体装置の断面図、(b)は第1の実施形態の別の例の断面図、(c)は第1の実施形態のさらに別の例の断面図、(d)は第1の実施形態のさらに別の例の底面図である。
まず、図1(a)に示すように、パッケージ回路基板7上に搭載された半導体素子8と、パッケージ回路基板7の配線(図示せず)と半導体素子8とを金属細線9にて電気的に接続した接続手段と、パッケージ回路基板7上の半導体素子8の外囲を封止した樹脂10と、パッケージ回路基板7の底面に設けられた突起電極11と、パッケージ回路基板7の底面外周部に設けられた突起部12aを有する半導体装置であって、突起電極11間および突起電極11と突起部12aとの間にフラックスを含有する熱可塑性樹脂13が設けられているものである。
また、図1(a)において、熱可塑性樹脂13に変わり熱硬化性樹脂(図示せず)を用いてもよいものとする。
次にパッケージ回路基板7底部に設けられた突起部の位置をずらした事例について説明する。図1(b)に示すように、パッケージ回路基板7の底部に設けられた突起部12bは、パッケージ回路基板7のパッケージ内側に形成しても良い。
次にパッケージ回路基板7底部に設けられた突起部が複数ある事例について説明する。図1(c)に示すように、パッケージ回路基板7底部に設けられた突起部12aを外周部のみだけではなく、パッケージ内側にも突起部12cを形成してもよい。この場合、外周部に形成された突起部12aとパッケージ内側に形成された突起12cの間にフラックスを含有した熱可塑性樹脂層13を設けている。
このように熱可塑性樹脂層は必ずしも、パッケージ回路基板7の露出している底面一面に塗る必要は無く、このような形状を取ることにより、熱可塑性樹脂の量を低減することが可能であり、突起部の形状を変更することにより、熱可塑性樹脂の使用するエリアを自由に設定することができる。
次にパッケージ回路基板7底部に突起の一部が環状になっていない事例について説明する。図1(d)はパッケージの裏面から見た図であるが、パッケージ回路基板7底部にはパッケージ回路基板7外周部に形成された突起部12aの他に、パッケージ回路基板7内側に形成された複数の突起部12dが設けられている。
このパッケージ回路基板7内側に形成された複数の突起部12dは円柱もしくは多角柱である。
このようにパッケージ回路基板底部の突起部は必ずしも、環状の必要は無く、円柱、もしくは多角柱でも問題ないものとする。
このようにパッケージ回路基板内部に突起部を複数形成することによって、熱可塑性樹脂と突起部との密着性が向上し、また、半導体装置と回路基板との熱線膨張係数の不一致による熱ストレスを緩和できる。
次に図1(a)に示したように構成された本実施形態の半導体装置について、以下その製造方法を図2および図3を参照しながら説明する。
まず、図2(a)に示すように、パッケージ回路基板7上に半導体素子8が搭載されている。
次に、図2(b)に示すように、パッケージ回路基板7の配線(図示せず)と半導体素子8とをワイヤーボンディング工法により、Au、Cu、Alなどの金属細線9を用いて電気的接続されている。
次に、図2(c)に示すように、パッケージ回路基板7上の半導体素子8の外囲を樹脂10により封止する。
図2(d)に示すように、パッケージ回路基板7の底面にSn、Ag、Cu、Pb、Zn、Bi、In、Niなどの金属単体もしくはこれら金属の合金のボールをリフローにより加熱溶融させることにより、パッケージ回路基板7の裏面に突起電極11を設けている。
図2(e)に示すように、パッケージ回路基板7の底面外周部に突起部12aを設けている。突起部12aには樹脂もしくは金属を用いており、金属にはSn、Ag、Cu,Pb,Zn,Ni、Fe、Ti、Alなどの金属もしくは、これら金属の合金を用いている。突起部は事前に形成されているものを樹脂系の接着剤を用いて接続を行う。
図2(f)に示すように、パッケージ回路基板7の底面に設けられた突起電極11間および突起電極11とパッケージ回路基板7底部外周部に設けられた突起部12aとの間にフラックスを含有する熱可塑性樹脂13をノズル14を用いてポッティングにより塗布を行う。
また、図3(a)に示すように、ノズルを用いて熱可塑性樹脂を塗布する方法ではなく、金型を用いた熱可塑性樹脂の注入方法を用いてもよい。この場合、パッケージ回路基板7の底面に設けられた突起電極11間および突起電極11とパッケージ回路基板7底部外周部に設けられた突起部12aとの間にフラックスを含有する熱可塑性樹脂13を金型15のポット部16中に挿入し、プランジャー17を移動させることにより注入する。
また、図3(b)に示すように、ノズルを用いて熱可塑性樹脂を塗布する方法や金型を用いた熱可塑性樹脂の注入方法ではなく、フラックスを含有する熱可塑性樹脂のシートを用いて、フラックスを含有する熱可塑性層を形成してもよい。この場合、パッケージ回路基板7の底面に設けられた突起電極11とパッケージ回路基板7底部外周部に設けられた突起部12a以外のパッケージ基板裏面を覆うように穴を開けたフラックスを含有する熱可塑性樹脂シート18を挿入する。
次に、フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、その後、斜めに傾けた四角柱状の金属もしくは樹脂の治具を突起部に接触させた後、基板面と平行に移動させることによって、熱可塑性樹脂の量をより一定にすることが可能である実施形態の半導体装置の製造方法について、以下その製造方法を図4および図5を参照しながら説明する。
まず、図4(a)に示すように、パッケージ回路基板7上に半導体素子8が搭載されている。
次に、図4(b)示すように、パッケージ回路基板7の配線(図示せず)と半導体素子8とをワイヤーボンディング工法により、金属細線9を用いて電気的接続されている。
次に、図4(c)に示すように、パッケージ回路基板7上の半導体素子8の外囲を樹脂10により封止する。
図4(d)に示すように、パッケージ回路基板7の底面に金属ボールをリフローにより加熱溶融させることにより、パッケージ回路基板7の裏面に突起電極11を設けている。
図4(e)に示すように、パッケージ回路基板7の底面外周部に突起部12aを設けている。突起部12aには樹脂もしくは金属の単体もしくは合金を用いている。突起部は事前に形成されているものを樹脂系の接着剤を用いて接続を行う。
図4(f)に示すように、パッケージ回路基板7の底面に設けられた突起電極11間および突起電極11とパッケージ回路基板7底部外周部に設けられた突起部12aとの間にフラックスを含有する熱可塑性樹脂13をノズル14を用いてポッティングにより塗布を行う。
この後、図5に示すように、斜めに傾けた四角柱状の金属もしくは樹脂の治具38を突起部12aに接触させた後、パッケージ回路基板面と平行に移動させることによって、熱可塑性樹脂13の量をより一定にしている。
さらに、フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、その後、金属もしくは樹脂のローラーを突起部に接触させた後、回転させながら基板面と平行に移動させることによって、熱可塑性樹脂の量を一定にすることが可能である実施形態の半導体装置の製造方法について、以下その製造方法を図6および図7を参照しながら説明する。
まず、図6(a)に示すように、パッケージ回路基板7上に半導体素子8が搭載されている。
次に、図6(b)に示すように、パッケージ回路基板7の配線(図示せず)と半導体素子8とをワイヤーボンディング工法により、金属細線9を用いて電気的接続されている。
次に、図6(c)に示すように、パッケージ回路基板7上の半導体素子8の外囲を樹脂10により封止する。
図6(d)に示すように、パッケージ回路基板7の底面に金属ボールをリフローにより加熱溶融させることにより、パッケージ回路基板7の裏面に突起電極11を設けている。
図7(a)に示すように、パッケージ回路基板7の底面外周部に突起部12aを設けている。突起部12には樹脂もしくは金属の単体もしくは合金を用いている。突起部は事前に形成されているものを樹脂系の接着剤を用いて接続を行う。
図7(b)に示すように、パッケージ回路基板7の底面に設けられた突起電極11間と突起電極11とパッケージ回路基板7底部外周部に設けられた突起部12aとの間にフラックスを含有する熱可塑性樹脂13をノズル14を用いてポッティングにより塗布を行う。
図7(c)に示すように、金属もしくは樹脂のローラー39を突起部12aに接触させた後、回転させながら基板面と平行に移動させることによって、熱可塑性樹脂13の量をより一定にしている。
また、フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、その後、金型を半導体装置の上方から突起部に接触させることによって熱可塑性樹脂の量を一定にすることが可能である実施形態の半導体装置の製造方法について、以下その製造方法を図8および図9を参照しながら説明する。
まず、図8(a)に示すように、パッケージ回路基板7上に半導体素子8が搭載されている。
次に、図8(b)に示すように、パッケージ回路基板7の配線(図示せず)と半導体素子8とをワイヤーボンディング工法により、金属細線9を用いて電気的接続されている。
次に、図9(a)に示すように、パッケージ回路基板7上の半導体素子8の外囲を樹脂10により封止する。
図9(b)に示すように、パッケージ回路基板7の底面に金属ボールをリフローにより加熱溶融させることにより、パッケージ回路基板7の裏面に突起電極11を設けている。
図9(c)に示すように、パッケージ回路基板7の底面外周部に突起部12aを設けている。突起部12には樹脂もしくは金属の単体もしくは合金を用いている。突起部は事前に形成されているものを樹脂系の接着剤を用いて接続を行う。
図9(d)に示すように、パッケージ回路基板7の底面に設けられた突起電極11間および突起電極11とパッケージ回路基板7底部外周部に設けられた突起部12aとの間にフラックスを含有する熱可塑性樹脂13をノズル14を用いてポッティングにより塗布を行う。
図9(e)に示すように、金型40を半導体装置の上方から突起部12aに接触させることによって熱可塑性樹脂13の量を一定にしている。
さらに、熱可塑性樹脂の量をより一定にしたいが、実装時にフィレットを形成することが可能である半導体装置について、図10を参照しながら説明する。
図10に示すように、パッケージ回路基板7上に搭載された半導体素子8と、パッケージ回路基板7の配線(図示せず)と半導体素子8とを金属細線9にて電気的に接続した接続手段と、パッケージ回路基板7上の半導体素子8の外囲を封止した樹脂10と、パッケージ回路基板7の底面に設けられた突起電極11と、パッケージ回路基板7の底面外周部に設けられた突起部12eを有する半導体装置であって、パッケージ回路基板7の底面に設けられた突起電極11間および突起電極11とパッケージ回路基板7底部外周部に設けられた突起部12eとの間にフラックスを含有する熱可塑性樹脂13が設けられているものである。突起部12eはフラックスを含有する熱可塑性樹脂13と同程度の溶融温度を有しているものである。
次に、図1の半導体装置を回路基板に実装した際の状態について、図11を参照しながら説明する。
図11に示すように、パッケージ回路基板7上に搭載された半導体素子8と、パッケージ回路基板7の配線(図示せず)と半導体素子8とを金属細線9にて電気的に接続した接続手段と、パッケージ回路基板7上の半導体素子8の外囲を封止した樹脂10と、パッケージ回路基板7の底面に設けられた突起電極(図示せず)と、回路基板41上に形成されたランド42上に搭載したはんだペースト(図示せず)との間に形成された金属塊43と、パッケージ回路基板7の底面外周部に設けられた突起部12aを有する半導体装置であって、パッケージ回路基板7と回路基板41との間のうち、金属塊43とパッケージ回路基板7底部外周部に設けられた突起部12a以外の領域にフラックスを含有する熱可塑性樹脂44が設けられているものである。
このように突起部12aを半導体装置に形成することによって、実装時に発生するフィレットの発生を抑制することが可能である。
さらに、フィレットの形成を抑える為に、突起部の長さを変化させた半導体装置を実装した際の状態について、図12を参照しながら説明する。
図12に示すように、パッケージ回路基板7上に搭載された半導体素子8と、パッケージ回路基板7の配線(図示せず)と半導体素子8とを金属細線9にて電気的に接続した接続手段と、パッケージ回路基板7上の半導体素子8の外囲を封止した樹脂10と、パッケージ回路基板7の底面に設けられた突起電極(図示せず)と、回路基板41上に形成されたランド42上に搭載したはんだペースト(図示せず)との間に形成された金属塊43と、パッケージ回路基板7の底面外周部に設けられた突起部12fを有する半導体装置であって、パッケージ回路基板7と回路基板41との間のうち、金属塊43とパッケージ回路基板7底部外周部に設けられた突起部12f以外の領域にフラックスを含有する熱可塑性樹脂44が設けられているものである。
このように突起部12fの長さ(高さ)を変化させることにより、フィレットの形成を抑えることが可能である。
次に、本発明の実施形態のうち、突起部の形状を変化させて、熱可塑性樹脂との密着性を向上させることを目的とした半導体装置、図13を参照しながら説明する。
図13に示すように、パッケージ回路基板7上に搭載された半導体素子8と、パッケージ回路基板7の配線(図示せず)と半導体素子8とを金属細線9にて電気的に接続した接続手段と、パッケージ回路基板7上の半導体素子8の外囲を封止した樹脂10と、パッケージ回路基板7の底面に設けられた突起電極11と、パッケージ回路基板7の底面外周部に設けられた突起部12gを有する半導体装置であって、パッケージ回路基板7の底面に設けられた突起電極11間および突起電極11とパッケージ回路基板7底部外周部に設けられた突起部12gとの間にフラックスを含有する熱可塑性樹脂13が設けられているものである。
図13では突起部12gは側面および下部を凸部にしているが、図14の突起部12hように側面及び下面を凹部にすることも可能とする。
また、突起部(図示せず)の形状を凸部及び凹部を共に形成された構造にすることも可能とする。
また、上記第1の実施形態の半導体装置の事例はBGA(Ball Grid Array)についての説明であるが、以下の実施形態の半導体装置についても同様の構造をとることによって同様の効果を得ることが出来る。
この発明の第2の実施の形態を図15に基づいて説明する。図15は本発明の第2の実施形態の半導体装置の断面図である。
図15に示すように、この半導体装置は、半導体素子19の電極20上に形成された金属層21と、半導体素子19上外周部に形成された突起部22と、前記金属層以外で前記半導体素子上外周部に形成された前記突起部22内部の半導体素子19表面領域に形成されたフラックスを含有する熱可塑性樹脂層23が設けられているものである。
この半導体装置の製造方法は、半導体素子19の電極20上に金属層21を形成する工程と、半導体素子上外周部に突起部22を形成する工程と、金属層21以外で突起部22内側の半導体素子表面領域に、フラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する、または、フラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む。なお、第1の実施形態の図4〜図9の手法を適用してもよい。
この発明の第3の実施の形態を図16に基づいて説明する。図16は本発明の第3の実施形態の半導体装置の断面図である。
図16に示すように、この半導体装置は、半導体素子24の電極25上に形成された金属層26と、金属層26上に形成された突起電極27と、半導体素子24上外周部に形成された突起部28と、突起電極27以外で前記半導体素子上外周部に形成された突起部28内部の半導体素子24表面領域に形成されたフラックスを含有する熱可塑性樹脂層29が設けられているものである。
この半導体装置の製造方法は、半導体素子24の電極25上に金属層26を形成する工程と、金属層26上に突起電極27を形成する工程と、半導体素子上外周部に突起部28を形成する工程と、突起電極27以外で突起部28内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂29をポッティングもしくは金型を用いて塗布する、または、フラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む。なお、第1の実施形態の図4〜図9の手法を適用してもよい。
この発明の第4の実施の形態を図17に基づいて説明する。図17は本発明の第4の実施形態の半導体装置の断面図である。本実施形態は半導体装置のパッケージとして、リードフレームを用いたLGA(Land Grid Array)の例について示す。
図17に示すように、この半導体装置は、リードフレームの支持部30に搭載された半導体素子31と、半導体素子31とインナーリード部32とを電気的に接続した接続手段33と、インナーリード部32の底面側を露出させて半導体素子31の外囲を封止した封止樹脂34よりなる半導体装置であって、封止樹脂34より露出した、インナーリード部32下面はアウターリード部35を構成し、半導体装置下面外周部に形成された突起部36と、半導体装置下面外周部に形成された突起部36内部の半導体装置下面領域に形成されたフラックスを含有する熱可塑性樹脂層37が設けられているものである。
この半導体装置の製造方法は、リードフレームの支持部30に半導体素子31を搭載する工程と、半導体素子31とリードフレームのインナーリード部32とを電気的に接続する工程と、インナーリード部32の底面側を露出させてアウターリード部35が構成されるように半導体素子31の外囲を封止樹脂34により封止する工程と、封止樹脂34により封止された半導体装置下面外周部に突起部36を形成する工程と、突起部36内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する、または、フラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む。なお、第1の実施形態の図4〜図9の手法を適用してもよい。
なお、上記実施形態において、突起部と突起電極間に、フラックスを含有する熱可塑性樹脂層の代わりにフラックスを含まない熱可塑性樹脂層を有してもよい。
本発明にかかる半導体装置およびその製造方法およびその実装方法は、半導体素子上、もしくは、半導体装置下面にフラックスを含む熱可塑性樹脂層を、前記半導体素子上、もしくは、前記半導体装置下面に設けた突起部と突起電極間に形成することにより、前記熱可塑性樹脂層の量と厚みを制御することが出来、また、その半導体装置を用いることによって、基板に実装する際に前記熱可塑性樹脂により形成されるフィレットの形成を減少させることにより、隣接する他の部品の横転を防ぐことが出来る効果を有し、半導体素子の大きさに限りなく近いCSP(Chip Size Package)といった小型の半導体パッケージ製品等として有用である。
(a)は本発明の第1の実施形態の半導体装置の断面図、(b)は第1の実施形態の別の例の断面図、(c)は第1の実施形態のさらに別の例の断面図、(d)は第1の実施形態のさらに別の例の底面図である。 本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法の別の例の各工程を示す断面図である。 図4の次の工程の断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法の別の例の各工程を示す断面図である。 図6の次の工程の断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法の別の例の各工程を示す断面図である。 図8の次の工程の断面図である。 本発明の第1の実施形態に係る半導体装置の別の例の断面図である。 本発明の第1の実施形態に係る実装後の回路基板及び半導体装置の断面図である。 本発明の第1の実施形態に係る実装後の回路基板及び半導体装置の別の例の断面図である。 本発明の第1の実施形態に係る半導体装置の別の例の断面図である。 本発明の第1の実施形態に係る半導体装置の別の例の断面図である。 本発明の第2の実施形態に係る半導体装置の断面図である。 本発明の第3の実施形態に係る半導体装置の断面図である。 本発明の第4の実施形態に係る半導体装置の断面図である。 従来例の半導体装置の断面図である。
符号の説明
1 パッケージ回路基板
2 半導体素子
3 金属細線
4 樹脂
5 電極突起
6 フラックスを含む熱可塑性樹脂
7 パッケージ回路基板
8 半導体素子
9 金属細線
10 樹脂
11 突起電極
12a パッケージ回路基板底部外周部に設けられた突起部
12b 突起部(パッケージ内側に形成)
12c パッケージ内側に形成された突起
12d パッケージ回路基板内側に形成された複数の突起部
12e 突起部(熱可塑性樹脂と同程度の溶融温度を有している)
12f 突起部(側面および下部を凸部にしている)
12g 突起部(側面および下部を凹部にしている)
13 フラックスを含む熱可塑性樹脂
14 ノズル
15 金型
16 ポッド部
17 プランジャー
18 フラックスを含有する熱可塑性樹脂シート
19 半導体素子
20 電極
21 金属層
22 突起部
23 フラックスを含有する熱可塑性樹脂
24 半導体素子
25 電極
26 金属層
27 突起電極
28 突起部
29 フラックスを含有する熱可塑性樹脂
30 リードフレームの支持部
31 半導体素子
32 インナーリード部
33 封止樹脂
34 金属細線
35 アウターリード部
36 突起部
37 ラックスを含有する熱可塑性樹脂
38 治具
39 ローラー
40 金型
41 基板
42 ランド
43 金属魂
44 ラックスを含有する熱可塑性樹脂(実装後)

Claims (21)

  1. パッケージ回路基板と、
    前記パッケージ回路基板上に搭載された半導体素子と、
    前記パッケージ回路基板の配線と前記半導体素子とを電気的に接続した接続手段と、
    前記パッケージ回路基板上の前記半導体素子の外囲を封止した樹脂と、
    前記パッケージ回路基板の底面に設けられた突起電極と、
    前記パッケージ回路基板の底面外周部に設けられた突起部と、
    前記突起電極間および前記突起電極と前記突起部との間に設けられたフラックスを含有する熱可塑性樹脂とを備えた半導体装置。
  2. 半導体素子と、
    前記半導体素子の電極上に形成された金属層と、
    前記半導体素子上外周部に形成された突起部と、
    前記金属層以外で前記突起部内側の半導体素子表面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた半導体装置。
  3. 半導体素子と、
    前記半導体素子の電極上に形成された金属層と、
    前記金属層上に形成された突起電極と、
    前記半導体素子上外周部に形成された突起部と、
    前記突起電極以外で前記突起部内側の半導体素子表面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた半導体装置。
  4. リードフレームの支持部に搭載された半導体素子と、
    前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続した接続手段と、
    前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止した封止樹脂とを有する半導体装置であって、
    前記半導体装置下面外周部に形成された突起部と、
    前記突起部内側の半導体装置下面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた半導体装置。
  5. 前記突起部は、前記パッケージ回路基板底面上、前記半導体素子上、もしくは、前記半導体装置下面上を一周する形状で、1本もしくは複数本を有し、前記突起部間にフラックスを含有する熱可塑性樹脂層を有する請求項1,2,3または4記載の半導体装置。
  6. 前記突起部は、円柱、四角柱もしくは多角柱を複数本配置した構成である請求項1,2,3または4記載の半導体装置。
  7. 前記突起部と前記突起電極間に、フラックスを含有する熱可塑性樹脂層の代わりにフラックスを含まない熱可塑性樹脂層を有する請求項1,2,3または4記載の半導体装置。
  8. リードフレームの支持部に半導体素子を搭載する工程と、
    前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続する工程と、
    前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止樹脂により封止する工程と、
    前記封止樹脂により封止された半導体装置下面外周部に突起部を形成する工程と、
    前記突起部内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む半導体装置の製造方法。
  9. リードフレームの支持部に半導体素子を搭載する工程と、
    前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続する工程と、
    前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止樹脂により封止する工程と、
    前記封止樹脂により封止された半導体装置下面外周部に突起部を形成する工程と、
    前記突起部内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む半導体装置の製造方法。
  10. 半導体素子電極上に金属層を形成する工程と、
    前記金属層上に突起電極を形成する工程と、
    前記半導体素子上外周部に突起部を形成する工程と、
    前記突起電極以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む半導体装置の製造方法。
  11. 半導体素子電極上に金属層を形成する工程と、
    前記金属層上に突起電極を形成する工程と、
    前記半導体上外周部に突起部を形成する工程と、
    前記突起電極以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む半導体装置の製造方法。
  12. 半導体素子の電極上に金属層を形成する工程と、
    前記半導体素子上外周部に突起部を形成する工程と、
    前記金属層以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む半導体装置の製造方法。
  13. パッケージ回路基板上に半導体素子を搭載する工程と、
    前記パッケージ回路基板の配線と前記半導体素子とを電気的接続する工程と、
    前記パッケージ回路基板上の前記半導体素子の外囲を樹脂により封止する工程と、
    前記パッケージ回路基板の底面に突起電極を設ける工程と、
    前記パッケージ回路基板の底面外周部に突起部を設ける工程と、
    前記突起電極間および前記突起電極と前記突起部との間にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む半導体装置の製造方法。
  14. パッケージ回路基板上に半導体素子を搭載する工程と、
    前記パッケージ回路基板の配線と前記半導体素子とを電気的接続する工程と、
    前記パッケージ回路基板上の前記半導体素子の外囲を樹脂により封止する工程と、
    前記パッケージ回路基板の底面に突起電極を設ける工程と、
    前記パッケージ回路基板の底面外周部に突起部を設ける工程と、
    前記突起電極間および前記突起電極と前記突起部との間にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む半導体装置の製造方法。
  15. 前記フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、斜めに傾けた四角柱状の金属もしくは樹脂の治具を突起部に接触させた後、パッケージ回路基板面、半導体素子面、もしくは、半導体装置下面と平行に移動させることによって、前記熱可塑性樹脂の量を一定にする請求項8,10,11または13記載の半導体装置の製造方法。
  16. 前記フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、金属もしくは樹脂のローラーを突起部に接触させた後、回転させながらパッケージ回路基板面、半導体素子面、もしくは、半導体装置下面と平行に移動させることによって、前記熱可塑性樹脂の量を一定にする請求項8,10,11または13記載の半導体装置の製造方法。
  17. 請求項1,2,3または4記載の半導体装置を用い、前記半導体装置の前記熱可塑性樹脂面を基板に対向させ前記半導体装置の突起電極を前記基板上の電極とを位置合わせをして搭載し、加熱処理して前記半導体装置の突起電極を溶融させて前記基板上の前記電極と硬化接合させると共に、前記加熱処理により前記半導体装置の前記熱可塑性樹脂を溶融、硬化させて前記半導体装置と前記基板とを接続させることを特徴とする半導体装置の実装方法。
  18. 前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部の高さを変化させることによって、フラックスを含有する熱可塑性樹脂の量を調整可能とした請求項1,2,3または4記載の半導体装置。
  19. 前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部は、フラックスを含む熱可塑性樹脂と同等の溶融温度に設定される請求項1,2,3または4記載の半導体装置。
  20. 前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部と突起電極間に前記熱可塑性樹脂層の代わりに熱硬化性樹脂層を形成した請求項1,2,3または4記載の半導体装置。
  21. 前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部の側面、下部は凸部、もしくは凹部、もしくは凸部及び凹部共に形成されている請求項1,2,3または4記載の半導体装置。
JP2004197505A 2004-07-05 2004-07-05 半導体装置およびその製造方法 Expired - Fee Related JP4511266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004197505A JP4511266B2 (ja) 2004-07-05 2004-07-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004197505A JP4511266B2 (ja) 2004-07-05 2004-07-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006019599A true JP2006019599A (ja) 2006-01-19
JP4511266B2 JP4511266B2 (ja) 2010-07-28

Family

ID=35793555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004197505A Expired - Fee Related JP4511266B2 (ja) 2004-07-05 2004-07-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4511266B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123911A (ja) * 2008-10-23 2010-06-03 Panasonic Corp 半導体装置およびその製造方法
US8450848B2 (en) 2008-10-23 2013-05-28 Panasonic Corporation Semiconductor device and method for fabricating the same
US10485139B2 (en) 2015-09-01 2019-11-19 Rohm Co., Ltd. Power module, thermal dissipation structure of the power module and contact method of the power module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722450A (ja) * 1993-07-05 1995-01-24 Hitachi Ltd 半導体製造装置
JP2000012616A (ja) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP2000208535A (ja) * 1999-01-19 2000-07-28 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハの樹脂封止方法
JP2001093925A (ja) * 1999-09-27 2001-04-06 Denso Corp Lsiパッケージの実装方法
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
JP2003258036A (ja) * 2001-08-17 2003-09-12 Harima Chem Inc 封止充填剤用熱可塑性樹脂組成物
JP2003297977A (ja) * 2002-03-28 2003-10-17 Sanyu Rec Co Ltd 電子部品の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722450A (ja) * 1993-07-05 1995-01-24 Hitachi Ltd 半導体製造装置
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
JP2000012616A (ja) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP2000208535A (ja) * 1999-01-19 2000-07-28 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハの樹脂封止方法
JP2001093925A (ja) * 1999-09-27 2001-04-06 Denso Corp Lsiパッケージの実装方法
JP2003258036A (ja) * 2001-08-17 2003-09-12 Harima Chem Inc 封止充填剤用熱可塑性樹脂組成物
JP2003297977A (ja) * 2002-03-28 2003-10-17 Sanyu Rec Co Ltd 電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123911A (ja) * 2008-10-23 2010-06-03 Panasonic Corp 半導体装置およびその製造方法
US8450848B2 (en) 2008-10-23 2013-05-28 Panasonic Corporation Semiconductor device and method for fabricating the same
US10485139B2 (en) 2015-09-01 2019-11-19 Rohm Co., Ltd. Power module, thermal dissipation structure of the power module and contact method of the power module

Also Published As

Publication number Publication date
JP4511266B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
CN101996902B (zh) 半导体器件的制造方法
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
JP5893387B2 (ja) 電子装置及びその製造方法
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JP2011086705A (ja) 半導体装置及びその製造方法
US6255742B1 (en) Semiconductor package incorporating heat dispersion plate inside resin molding
JP3384359B2 (ja) 半導体装置およびその製造方法
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
US20020089836A1 (en) Injection molded underfill package and method of assembly
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US7506794B1 (en) High-temperature alloy standoffs for injection molding of solder
CN102956575A (zh) 封装结构及制造方法
JP2005039206A (ja) 半導体チップ表面実装方法
JP4511266B2 (ja) 半導体装置およびその製造方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11163204A (ja) 半導体装置及びその実装構造
JP2870533B1 (ja) 半導体装置およびその製造方法
TWI399838B (zh) 柱對柱覆晶結構
JP2007294560A (ja) 半導体装置およびその製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP4561969B2 (ja) 半導体装置
US6953711B2 (en) Flip chip on lead frame
JP4591715B2 (ja) 半導体装置の製造方法
JP2011049502A (ja) 半導体装置の実装構造および半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060713

A621 Written request for application examination

Effective date: 20061106

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080410

A131 Notification of reasons for refusal

Effective date: 20090825

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20091022

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20100119

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130514

LAPS Cancellation because of no payment of annual fees