JP2006011405A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2006011405A
JP2006011405A JP2005145895A JP2005145895A JP2006011405A JP 2006011405 A JP2006011405 A JP 2006011405A JP 2005145895 A JP2005145895 A JP 2005145895A JP 2005145895 A JP2005145895 A JP 2005145895A JP 2006011405 A JP2006011405 A JP 2006011405A
Authority
JP
Japan
Prior art keywords
level
pixel
display device
storage capacitor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005145895A
Other languages
Japanese (ja)
Inventor
Koji Hirozawa
考司 廣澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005145895A priority Critical patent/JP2006011405A/en
Publication of JP2006011405A publication Critical patent/JP2006011405A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To simplify a drive circuit for storage capacitor lines (SC-A, SC-B). <P>SOLUTION: A vertical driver 20 receives the supply of VDD, VSS and GND to set the H level and L level of a gate line GL. An SC driver receives the supply of either one of power supply voltages VDD, VSS, GND to use the received power supply voltage for setting the H levels and L levels of the capacitor lines SC-A, SC-B. By sharing the power supply voltages, a power supply circuit can be simplified. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

画素回路がマトリクス状に配置された表示装置に関する。   The present invention relates to a display device in which pixel circuits are arranged in a matrix.

従来より、薄型化、小型化が可能で低消費電力の表示装置として、液晶表示装置が知られており、様々な機器の表示器として採用されている。この液晶表示装置(以下、LCD)は、それぞれの対向面側に電極が形成された2枚の基板を、間に液晶を封入して貼り合わせた構成を備え、電極間に電圧信号を印加し、配向状態によって光学特性の変化する液晶の配向を制御して光源からの光の透過率を制御することで表示を行う。   Conventionally, a liquid crystal display device is known as a display device that can be thinned and miniaturized and has low power consumption, and is used as a display for various devices. This liquid crystal display device (hereinafter referred to as LCD) has a structure in which two substrates each having an electrode formed on the opposite surface side are sealed with liquid crystal interposed therebetween, and a voltage signal is applied between the electrodes. Display is performed by controlling the light transmittance from the light source by controlling the alignment of the liquid crystal whose optical characteristics change depending on the alignment state.

ここで、基板の対向面側に形成されている電極間に直流電圧を印加し続けると、液晶分子の配向状態が固定される、つまり、いわゆる焼き付きの問題が発生することが知られており、従来より、液晶を駆動する電圧信号としては、基準電圧に対する極性が周期的に反転する交流電圧信号が採用されている。   Here, it is known that when a DC voltage is continuously applied between the electrodes formed on the opposite surface side of the substrate, the alignment state of the liquid crystal molecules is fixed, that is, a so-called burn-in problem occurs. Conventionally, as a voltage signal for driving a liquid crystal, an AC voltage signal whose polarity with respect to a reference voltage is periodically inverted is employed.

この液晶駆動電圧信号の極性反転の方式としては、マトリクス状に複数の画素が配列されている液晶表示装置において、1フレーム毎の反転、1垂直走査(1V)単位(または1フィールド単位)毎の反転、1水平走査(1H)単位毎の反転、1画素(1ドット)単位毎の反転が知られている。なお、1フレーム単位は、例えば、NTSC信号でいう1フレーム単位であり、1フィールド単位は、1フレームを構成する複数のフィールドの各単位(例えば、奇数フィールドと偶数フィールド)に相当する。   As a method of reversing the polarity of the liquid crystal driving voltage signal, in a liquid crystal display device in which a plurality of pixels are arranged in a matrix, inversion for each frame and for each vertical scanning (1 V) unit (or for each field). Inversion is known for one horizontal scanning (1H) unit and one pixel (one dot) unit. One frame unit is, for example, one frame unit in the NTSC signal, and one field unit corresponds to each unit (for example, odd field and even field) of a plurality of fields constituting one frame.

特許文献1に示される、1画素(ドット)単位で、極性を反転するドット反転方式は、上述の方式中もっとも、反転が表示品質へ及ぼす影響が出にくい方式であり好ましい。しかし、その駆動方式が複雑になりやすいという問題があった。   The dot inversion method that inverts the polarity in units of one pixel (dot) shown in Patent Document 1 is preferable because the inversion hardly affects the display quality among the above methods. However, there is a problem that the driving method tends to be complicated.

なお、ドット反転方式において、保持容量のベースとなるラインであるSCラインの電圧を変更することについては、特許文献1に提案されている。   In the dot inversion method, Patent Document 1 proposes changing the voltage of the SC line, which is a line serving as a base of the storage capacitor.

特開2003−150127号公報JP 2003-150127 A

しかし、この特許文献1の構成では、SCラインの駆動方式が複雑になってしまうという問題があった。   However, the configuration of Patent Document 1 has a problem that the SC line driving method becomes complicated.

本発明は、画素回路がマトリクス状に配置された表示装置であって、各画素回路は、一端がデータ信号が供給されるデータラインに接続され、選択ラインの選択信号をHレベルまたはLレベルに設定することによってオンオフされる画素トランジスタと、一端が画素トランジスタの他端に接続され、他端が保持容量ラインに接続され、データラインから供給されるデータ信号を保持する保持容量と、画素毎に設けられた画素トランジスタの他端に接続された画素電極と、他の画素にも共通して設けられ共通電極電位に保持された共通電極と、両電極間に液晶が挟持された液晶とを含む液晶素子と、を備え、前記保持容量ラインは、前記画素トランジスタをオンして、データライン上のデータ信号を保持容量に書き込んだ後、第1のレベルから第2のレベルに変化し、かつ前記第1のレベルおよび第2のレベルの少なくとも一方が、前記選択ラインを駆動する垂直ドライバにおいて使用される複数の電圧レベルのうちの1つと共用されることを特徴とする。   The present invention is a display device in which pixel circuits are arranged in a matrix. Each pixel circuit has one end connected to a data line to which a data signal is supplied, and the selection signal of the selection line is set to H level or L level. A pixel transistor that is turned on and off by setting, a storage capacitor that holds one end connected to the other end of the pixel transistor, the other end connected to the storage capacitor line, and holds a data signal supplied from the data line, and A pixel electrode connected to the other end of the provided pixel transistor, a common electrode provided in common to other pixels and held at a common electrode potential, and a liquid crystal in which liquid crystal is sandwiched between both electrodes A liquid crystal element, and the storage capacitor line turns on the pixel transistor, writes a data signal on the data line to the storage capacitor, and then starts from the first level. 2 and at least one of the first level and the second level is shared with one of a plurality of voltage levels used in a vertical driver driving the selected line. And

また、 前記データラインには、前記共通電極電位に対し極性が反対の2種類のデータ信号が供給され、前記保持容量ラインは、各画素回路の行に対応して2本が設けられ、行方向に配置されている複数の画素回路は、2本の保持容量ラインのいずれか一方に接続されているとともに、前記2本の保持容量ラインは、2種類の電位を有し、前記2本の保持容量ラインの電位は、各画素回路において、供給される前記データ信号に応じて設定されることが好適である。   Further, two types of data signals having opposite polarities to the common electrode potential are supplied to the data line, and two storage capacitor lines are provided corresponding to the row of each pixel circuit. The plurality of pixel circuits arranged in the two are connected to one of the two storage capacitor lines, and the two storage capacitor lines have two kinds of potentials, and the two storage capacitor lines The potential of the capacitor line is preferably set in each pixel circuit according to the supplied data signal.

また、前記2種類の電位は、一方の電位が正から負の方向、または負から正の方向へシフトしたときに、他方の電位はその逆方向へシフトすることが好適である。   The two kinds of potentials are preferably shifted in the opposite direction when one potential is shifted from positive to negative direction or from negative to positive direction.

また、前記2本の保持容量ラインは、行方向の各画素回路に交互に接続されていることが好適である。   Further, it is preferable that the two storage capacitor lines are alternately connected to each pixel circuit in the row direction.

以上説明したように、本発明によれば、保持容量ラインのレベルに変更する場合に、その中の少なくとも1つのレベルの電位をデータラインに用いるHレベルおよびLレベルの中の少なくとも1つの電位とすることができる。従って、電源電圧の作成のための回路や、配線引き回しの効率化を図ることができる。   As described above, according to the present invention, when changing to the level of the storage capacitor line, the potential of at least one level among them is used as at least one potential among the H level and the L level used for the data line. can do. Therefore, it is possible to improve the efficiency of the circuit for generating the power supply voltage and the wiring routing.

以下、本発明の実施形態について、図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1に、本実施形態の概略構成を示す。画素回路1は表示領域全体にマトリクス配置されている。マトリクス配置は、完全な格子状ではなく、ジグザグ状でもよい。また、表示は、モノクロでもフルカラーでもよく、フルカラーの場合通常画素はRGBの3色であるが、必要に応じて白を含む特定の色の画素を追加することも好適である。   FIG. 1 shows a schematic configuration of the present embodiment. The pixel circuit 1 is arranged in a matrix over the entire display area. The matrix arrangement may be a zigzag shape instead of a perfect lattice shape. The display may be monochrome or full color. In the case of full color, the normal pixels are three colors of RGB, but it is also preferable to add pixels of specific colors including white as necessary.

1つの画素回路1は、図に示すように、データラインDLにドレインが接続されたnチャネルの画素TFT10と、この画素TFT10のソースに接続された液晶素子12および保持容量14を有している。画素TFT10のゲートには、各水平走査ライン毎に配置されるゲートラインGLが接続されている。   As shown in the figure, one pixel circuit 1 has an n-channel pixel TFT 10 whose drain is connected to the data line DL, and a liquid crystal element 12 and a storage capacitor 14 connected to the source of the pixel TFT 10. . A gate line GL disposed for each horizontal scanning line is connected to the gate of the pixel TFT 10.

液晶素子12は、画素TFT10のソースにその画素毎に個別に設けられる画素電極が接続され、この画素電極に対し、液晶を挟んで全画素共通の共通電極が対向配置されて構成されている。なお、共通電極は、共通電極電源Vcomに接続されている。   The liquid crystal element 12 is configured such that a pixel electrode provided individually for each pixel is connected to the source of the pixel TFT 10, and a common electrode common to all the pixels is opposed to the pixel electrode with a liquid crystal interposed therebetween. The common electrode is connected to the common electrode power source Vcom.

また、保持容量14は、画素TFT10のソースを構成する半導体層を延長した部分がそのまま一方の電極となり、酸化膜を介して対向形成された容量ラインSCの一部が対向電極になっている。なお、保持容量14の電極になる部分を画素TFT10の部分と切り離して別の半導体層として、両者をメタル配線で接続してもよい。   Further, in the storage capacitor 14, a portion obtained by extending the semiconductor layer constituting the source of the pixel TFT 10 is directly used as one electrode, and a part of the capacitor line SC formed so as to face the oxide film is a counter electrode. Note that the portion that becomes the electrode of the storage capacitor 14 may be separated from the portion of the pixel TFT 10 as another semiconductor layer, and both may be connected by metal wiring.

ここで、容量ラインSCは、1行(水平走査ライン)に対し、SC−A、SC−Bの2本があり、水平走査方向において、各画素回路の保持容量がSC−A、SC−Bに交互に接続されている。この図に示した画素回路では、保持容量14は、容量ラインSC−Aに接続されており、隣の画素の保持容量14が容量ラインSC−Bに接続されている。   Here, there are two capacitance lines SC, SC-A and SC-B, for one row (horizontal scanning line), and the storage capacitance of each pixel circuit is SC-A and SC-B in the horizontal scanning direction. Are connected alternately. In the pixel circuit shown in this figure, the storage capacitor 14 is connected to the capacitor line SC-A, and the storage capacitor 14 of the adjacent pixel is connected to the capacitor line SC-B.

ゲートラインGLには、垂直ドライバ20が接続されており、この垂直ドライバ20が、ゲートラインGLを1水平期間毎に順次1本ずつ選択してHレベルにする。垂直ドライバ20は、シフトレジスタを有しており、1垂直走査期間の開始を示す信号STVを受け、シフトレジスタの1段目をHレベルとし、その後例えばクロック信号によってHレベルを1つずつシフトすることで、各水平走査ラインのゲートラインGLを順次1本ずつ選択してHレベルにする。ここで、例えばゲートラインGLのHレベルはVDD電位であり、LレベルはVSS電位であり、これら電源電圧VDD、VSSが垂直ドライバ20に供給され、これによって垂直ドライバの出力であるゲートラインGLのHレベル、Lレベルが設定される。   A vertical driver 20 is connected to the gate line GL, and the vertical driver 20 sequentially selects the gate lines GL one by one every horizontal period and sets them to the H level. The vertical driver 20 has a shift register, receives a signal STV indicating the start of one vertical scanning period, sets the first stage of the shift register to the H level, and then shifts the H level one by one by a clock signal, for example. Thus, the gate lines GL of each horizontal scanning line are sequentially selected one by one and set to the H level. Here, for example, the H level of the gate line GL is the VDD potential, the L level is the VSS potential, and these power supply voltages VDD and VSS are supplied to the vertical driver 20, whereby the gate line GL that is the output of the vertical driver is output. H level and L level are set.

SCドライバ22は、2つの電圧レベルを2つの保持容量ラインSC−A、SC−Bに出力する。   The SC driver 22 outputs two voltage levels to the two storage capacitor lines SC-A and SC-B.

なお、図示は省略してあるが、表示装置には、例えば水平ドライバも設けられており、入力されてくるビデオ信号のデータラインDLへの線順次の供給を制御する。すなわち、この例では、画素毎のビデオ信号のクロックに応じ、画素毎のサンプリングクロックを水平ドライバが出力し、このサンプリングクロックによって、スイッチをオンオフして1水平走査ライン分のビデオ信号(データ信号)をラッチする。そして、ラッチした1水平走査ラインの各画素についてのデータ信号を1水平走査期間にわたって、データラインDLに出力する。   Although not shown, the display device is also provided with, for example, a horizontal driver, and controls line-sequential supply of the input video signal to the data line DL. That is, in this example, the horizontal driver outputs a sampling clock for each pixel in accordance with the clock of the video signal for each pixel, and the video signal (data signal) for one horizontal scanning line is turned on / off by this sampling clock. Latch. Then, a data signal for each pixel of one latched horizontal scanning line is output to the data line DL over one horizontal scanning period.

なお、実際にはビデオ信号は、RGBの3種類あり、垂直方向の各画素は、R、G、Bのいずれか1つの同一色の画素になっている。そこで、データラインDLには、RGBのいずれか1色のデータ信号が設定される。   Actually, there are three types of video signals, RGB, and each pixel in the vertical direction is one of the same color pixels of R, G, and B. Therefore, a data signal of any one of RGB is set in the data line DL.

そして、本実施形態の装置では、ドット反転方式のAC印加方式を採用している。すなわち、水平走査方向の各画素(ドット)では、液晶素子12の画素電極に印加する電圧が、共通電極の電圧Vcomに対し極性が反対のデータ信号として印加される。   In the apparatus of this embodiment, a dot inversion AC application method is employed. That is, in each pixel (dot) in the horizontal scanning direction, a voltage applied to the pixel electrode of the liquid crystal element 12 is applied as a data signal having a polarity opposite to that of the common electrode voltage Vcom.

図3の左側に示したのは、第1の極性によるデータ信号であり、Vvideoと書いた三角形の斜辺が、輝度に応じたデータ信号(書き込み電圧)を示している。データ信号は、黒レベルから白レベルまでVbの電位差(ダイナミックレンジ)であり、電圧シフト後に画素電極に印加される電圧は、Vcomを中心として電圧が離れた方が白、近い方が黒になっている。従って、この例では、黒レベルがVcom−Vb/2、白レベルがVcom+Vb/2となっている。また、隣接画素では、図3の右側に示したように、第1の極性とは反対の第2の極性になっており、黒レベルがVcom+Vb/2、白レベルがVcom−Vb/2となっている。   Shown on the left side of FIG. 3 is a data signal having the first polarity, and a hypotenuse of a triangle written as Vvideo indicates a data signal (write voltage) corresponding to luminance. The data signal is a potential difference (dynamic range) of Vb from the black level to the white level, and the voltage applied to the pixel electrode after the voltage shift is white when the voltage is separated from Vcom, and is black when the voltage is close. ing. Therefore, in this example, the black level is Vcom−Vb / 2, and the white level is Vcom + Vb / 2. Further, as shown on the right side of FIG. 3, the adjacent pixels have a second polarity opposite to the first polarity, and the black level is Vcom + Vb / 2 and the white level is Vcom−Vb / 2. ing.

そして、図2に示すように、画素TFT10へのオン期間が終了しデータの書き込みが終了した後、容量ラインSC−A、SC−Bが所定電圧ΔVscだけシフトする。この例では、液晶としてノーマリブラックの垂直配向(VA)タイプのものが使用されている。なお、ノーマリホワイトのTNタイプなども利用可能である。図3の左側の画素については、容量ラインSC−Aが接続されており、VscはΔVscだけ電圧を高い方向にシフトされる。また、図3の右側の画素については、容量ラインSC−Bが接続されており、VscはΔVscだけ電圧を低い方向にシフトされる。   Then, as shown in FIG. 2, after the ON period to the pixel TFT 10 ends and data writing ends, the capacitance lines SC-A and SC-B shift by a predetermined voltage ΔVsc. In this example, a normally black vertical alignment (VA) type liquid crystal is used as the liquid crystal. A normally white TN type can also be used. For the pixel on the left side of FIG. 3, the capacitor line SC-A is connected, and Vsc is shifted in the higher voltage direction by ΔVsc. In addition, for the pixel on the right side of FIG. 3, the capacitor line SC-B is connected, and Vsc is shifted in the lower direction by ΔVsc.

これによって、図3に示すように、画素電極に印加されたデータ信号は、ΔVscに応じた電圧だけシフトされ、これがVcomとの間に印加されることになる。ここで、ΔVscは、液晶の印加電圧に応じた透過率の変化が開始されるしきい値電圧Vathに対応した電圧に設定されており、シフト後の電圧によって、液晶素子12による表示が可能となる。また、データ信号のダイナミックレンジは、シフト後のダイナミックレンジが表示における黒レベルから白レベルの電位差となるように設定される。   As a result, as shown in FIG. 3, the data signal applied to the pixel electrode is shifted by a voltage corresponding to ΔVsc, and this is applied between Vcom. Here, ΔVsc is set to a voltage corresponding to the threshold voltage Vath at which the change in transmittance according to the applied voltage of the liquid crystal is started, and display by the liquid crystal element 12 is possible by the shifted voltage. Become. The dynamic range of the data signal is set so that the shifted dynamic range is a potential difference from the black level to the white level in the display.

なお、図3において、Va(W)は、白レベルのデータ信号のシフト量、Va(B)は黒レベルのデータ信号のシフト量であり、これらシフト量はΔVscによって決定される。また、Vbはデータ信号の黒レベルと白レベルの電位差(ダイナミックレンジ)、Vb’はシフト後のダイナミックレンジである。   In FIG. 3, Va (W) is the shift amount of the white level data signal, and Va (B) is the shift amount of the black level data signal, and these shift amounts are determined by ΔVsc. Vb is the potential difference (dynamic range) between the black level and the white level of the data signal, and Vb 'is the dynamic range after the shift.

また、図4には、TN液晶とVA液晶の印加電圧に対する透過率を示してある。TN液晶の場合には、液晶に印加する電圧を上昇していくと、当初透過率が一定の高レベル(白レベル)であり、液晶に印加する電圧がしきい値電圧を超えると透過率が減少し始め、その後透過率が一定の割合で減少し、一定の低レベル(黒レベル)になる。一方、VA液晶の場合には、液晶に印加する電圧を上昇していくと、当初透過率が一定の低レベル(黒レベル)であり、液晶に印加する電圧がしきい値電圧を超えると透過率が増加し始め、その後透過率が一定の割合で増加し、一定の高レベル(白レベル)になる。   FIG. 4 shows the transmittance of the TN liquid crystal and the VA liquid crystal with respect to the applied voltage. In the case of TN liquid crystal, when the voltage applied to the liquid crystal is increased, the initial transmittance is a constant high level (white level), and when the voltage applied to the liquid crystal exceeds the threshold voltage, the transmittance is increased. It begins to decrease, and then the transmittance decreases at a constant rate and reaches a certain low level (black level). On the other hand, in the case of VA liquid crystal, when the voltage applied to the liquid crystal is increased, the initial transmittance is a constant low level (black level), and when the voltage applied to the liquid crystal exceeds the threshold voltage, transmission is performed. The rate begins to increase, and then the transmittance increases at a constant rate and reaches a certain high level (white level).

また、TN液晶と、VA液晶では、表示に必要な電圧範囲(ダイナミックレンジ)が異なるが、本実施形態ではΔVscの変更により電圧範囲を調整できる。   Further, the voltage range (dynamic range) required for display is different between the TN liquid crystal and the VA liquid crystal, but in this embodiment, the voltage range can be adjusted by changing ΔVsc.

そして、本実施形態においては、SCドライバ22において、垂直ドライバ20において使用する電源電圧VDD、VSSのいずれか一方を容量ラインSC(SC−AまたはSC−B)におけるHレベル電圧(Vsc(H) )またはLレベル電圧(Vsc(L) )に利用する。なお、垂直ドライバ20には、VDD、VSSの他に、GND電位も供給されている。すなわち、垂直ドライバ20は、ゲートラインGLを駆動するためのシフトレジスタを有しているが、このシフトレジスタにおいてGND電位を利用している。そこで、このGND電位をHレベル電圧(Vsc(H) )またはLレベル電圧(Vsc(L) )のいずれか一方に利用することもできる。さらに、パネルに入力されてくる電位であれば、他の電位であっても利用可能である。従って、SCドライバ22においては、Hレベル電圧(Vsc(H) )およびLレベル電圧(Vsc(L) )の両方に、垂直ドライバ20において利用する電位を利用することも好適である。なお、以下の説明では、便宜的に、SCドライバ22のHレベル電圧(Vsc(H) )またはLレベル電圧(Vsc(L) )の一方にVDDまたはVSSを利用することを例に挙げて説明する。   In the present embodiment, the SC driver 22 uses either the power supply voltage VDD or VSS used in the vertical driver 20 as the H level voltage (Vsc (H)) in the capacitor line SC (SC-A or SC-B). ) Or L level voltage (Vsc (L)). In addition to the VDD and VSS, the GND potential is also supplied to the vertical driver 20. That is, the vertical driver 20 has a shift register for driving the gate line GL, and the GND potential is used in this shift register. Therefore, the GND potential can be used for either the H level voltage (Vsc (H)) or the L level voltage (Vsc (L)). Furthermore, other potentials can be used as long as they are potentials input to the panel. Therefore, in the SC driver 22, it is also preferable to use the potential used in the vertical driver 20 for both the H level voltage (Vsc (H)) and the L level voltage (Vsc (L)). In the following description, for the sake of convenience, the description will be given by using VDD or VSS as an example for one of the H level voltage (Vsc (H)) and the L level voltage (Vsc (L)) of the SC driver 22. To do.

すなわち、図5に示すように、容量ラインSCにHレベルを供給する期間についてHレベルとなる表示制御信号がスイッチSW1、SW2の制御端に供給される。スイッチSW1、SW2は、それぞれnチャネルTFTと、pチャネルTFTが並列接続された構成となっており、スイッチSW1のpチャネルTFTのゲートと、スイッチSW2のnチャネルTFTのゲートが接続され、ここに表示制御信号をインバータで反転した信号が供給され、スイッチSW1のnチャネルTFTのゲートと、スイッチSW2のpチャネルTFTのゲートに表示制御信号が供給されている。また、スイッチSW1の入力には、例えばVDD またはVsc(H)が入力され、スイッチSW2の入力には、Vsc(L)またはVSS が入力される。そして、スイッチSW1、SW2の出力は、容量ラインSC−AまたはSC−Bに接続されている。   That is, as shown in FIG. 5, the display control signal that is at the H level during the period during which the H level is supplied to the capacitor line SC is supplied to the control terminals of the switches SW1 and SW2. Each of the switches SW1 and SW2 has a configuration in which an n-channel TFT and a p-channel TFT are connected in parallel. The gate of the p-channel TFT of the switch SW1 and the gate of the n-channel TFT of the switch SW2 are connected to each other. A signal obtained by inverting the display control signal using an inverter is supplied, and the display control signal is supplied to the gate of the n-channel TFT of the switch SW1 and the gate of the p-channel TFT of the switch SW2. For example, VDD or Vsc (H) is input to the input of the switch SW1, and Vsc (L) or VSS is input to the input of the switch SW2. The outputs of the switches SW1 and SW2 are connected to the capacity line SC-A or SC-B.

すなわち、SCドライバ22には、容量ラインSC−A、SC−Bを駆動するために、2つの電圧が必要であるが、本実施形態ではそのうちの1つを垂直ドライバ20において利用するVDDまたはVSSとしている。例えば、LレベルにVsc(L) を利用する場合には、HレベルをVDDとし、HレベルにVsc(H) を利用する場合には、LレベルをVSSとする。従って、表示装置においては、Vsc(H) またはVsc(L) のいずれか一方を発生すればよく、電源回路を簡略化することができる。また、SCドライバ22は垂直ドライバ20に近接して設けられるため、垂直ドライバ20に入力されるVDDまたはVSSをSCドライバ22に入力する配線は短くてよい。   That is, the SC driver 22 needs two voltages to drive the capacitance lines SC-A and SC-B. In this embodiment, one of them is VDD or VSS used in the vertical driver 20. It is said. For example, when Vsc (L) is used for the L level, the H level is VDD, and when Vsc (H) is used for the H level, the L level is VSS. Therefore, in the display device, it is only necessary to generate either Vsc (H) or Vsc (L), and the power supply circuit can be simplified. Further, since the SC driver 22 is provided close to the vertical driver 20, the wiring for inputting VDD or VSS inputted to the vertical driver 20 to the SC driver 22 may be short.

なお、図5に示す回路は、1つの容量ラインSC(SC−AまたはSC−B)に対し、1つ設けられ、例えばHレベルと、Lレベルの差がΔVscとなるように、Vsc(L) がVDDに対し決定されるか、またはVsc(H) がVSSに対し決定される。   Note that one circuit shown in FIG. 5 is provided for one capacitance line SC (SC-A or SC-B). For example, Vsc (L is set so that the difference between H level and L level becomes ΔVsc. ) Is determined for VDD or Vsc (H) is determined for VSS.

そして、この図5の回路によって、表示制御信号がHレベルの時には、スイッチSW1がオンとなり、例えばVsc(H) が出力され、表示制御信号がLレベルの時には、スイッチSW2がオンとなり、例えばVssが出力される。   5, when the display control signal is at the H level, the switch SW1 is turned on, for example, Vsc (H) is output. When the display control signal is at the L level, the switch SW2 is turned on, for example, Vss. Is output.

ここで、VA液晶を用いたVAモードの表示装置における画素の構造および動作について、図6に基づいて説明する。   Here, the structure and operation of a pixel in a VA mode display device using VA liquid crystal will be described with reference to FIGS.

図6(a)、(b)は、VA液晶を用いたVAモード液晶表示装置(LCD)の概略断面、一例として図6(c)に示すような概略平面構造を有するLCDのA−A線に沿った断面構造を示している。このLCDでは、通常配向膜はラビング処理を施さないラビングレスタイプが採用される。このため、液晶の初期配向はプレチルトがなく、電圧非印加状態では、液晶分子の長軸方向が基板の法線方向に向いて配向している。垂直方向に初期配向した液晶分子60は、図6(a)及び(b)に示すように、LCDの共通電極40と画素電極30との間に電圧を印加し始めると、最初の電圧の低い状態で発生する弱電界(図中、点線で示す電気力線参照)が、画素電極30の端部などで斜めに傾き、この斜め電界によって、電圧上昇に追従して液晶分子が倒れていく方角が規定される。   6A and 6B are schematic cross sections of a VA mode liquid crystal display device (LCD) using VA liquid crystal, and an AA line of an LCD having a schematic planar structure as shown in FIG. 6C as an example. The cross-sectional structure along is shown. In this LCD, a rubbing-less type in which a rubbing treatment is not applied is usually used for the alignment film. For this reason, the initial alignment of the liquid crystal has no pretilt, and the liquid crystal molecules are aligned with the major axis direction in the normal direction of the substrate when no voltage is applied. As shown in FIGS. 6A and 6B, the liquid crystal molecules 60 initially aligned in the vertical direction have a low initial voltage when a voltage is applied between the common electrode 40 and the pixel electrode 30 of the LCD. The direction in which the weak electric field generated in the state (see the electric lines of force indicated by the dotted line in the figure) is inclined obliquely at the end of the pixel electrode 30 and the liquid crystal molecules are tilted by the oblique electric field following the voltage increase. Is defined.

なお、例えば1画素領域内でそれぞれ、図示するように、配向分割部50を設けておくことで、1画素領域内の複数領域でそれぞれ異なる方角に分割できる。図6の例では、この配向分割部50は、電極不在領域(窓)や電極上に突起部を設けることで構成でき、共通電極40と画素電極30の両方にそれぞれ画面の垂直方向に折れ線状に延びるパターンで形成されている。なお、このようなパターンに限られるものではなく、例えば1画素領域内で、長手方向の上端および下端が2股に分かれたようなパターンで、電極不在領域(窓)や突起部を設けることで構成してもよい。このような配向分割部50により、図6(a)、(b)に示すように、1画素内における液晶配向方角の境界をこの分割部50に固定でき、液晶分子の倒れていく方角の画素内での境界位置が、画素毎や、各駆動タイミング毎に異なり、表示がざらつくなどの表示品質への悪影響を防いでいる。   For example, as shown in the drawing, each of the pixel regions can be divided into different directions in a plurality of regions within one pixel region by providing an orientation dividing unit 50 as illustrated. In the example of FIG. 6, the alignment division part 50 can be configured by providing a protrusion on the electrode absence region (window) or the electrode, and both the common electrode 40 and the pixel electrode 30 are bent in the vertical direction of the screen. It is formed in a pattern extending to However, the present invention is not limited to such a pattern. For example, by providing a pattern in which the upper and lower ends in the longitudinal direction are divided into two forks in one pixel region, an electrode absence region (window) and a protrusion are provided. It may be configured. By such an alignment division unit 50, as shown in FIGS. 6A and 6B, the boundary of the liquid crystal alignment direction in one pixel can be fixed to the division unit 50, and the pixels in the direction in which the liquid crystal molecules fall down. The boundary position in the inside is different for each pixel and each driving timing, and adverse effects on display quality such as rough display are prevented.

なお、本実施形態では、パネル背後などに配置された光源からの光だけで表示を行い、画素電極及び共通電極の両方にITOなどの透明導電性電極を採用した透過型LCD、画素電極として反射金属電極を用い外光からの光を反射して表示を行う反射型LCD、さらに光源使用時には透過モードとして、光源を消灯した際には反射モードとして機能する半透過型LCDのいずれのタイプにも採用可能である。反射型LCDや半透過型LCDなどでは、一層のコントラストの向上等が求められているが本実施形態のように極性反転を行うことで、例えばECBモードの反射型や半透過型LCDであっても十分に高いコントラストで表示を行うことが可能となる。   In the present embodiment, a transmissive LCD that displays only with light from a light source arranged behind the panel and adopts a transparent conductive electrode such as ITO for both the pixel electrode and the common electrode is reflected as a pixel electrode. Reflective LCD that displays light by reflecting light from outside light using a metal electrode. Moreover, it is a transflective LCD that functions as a transmission mode when a light source is used and a reflection mode when the light source is turned off. It can be adopted. Reflective LCDs, transflective LCDs, and the like are required to further improve contrast, but by performing polarity inversion as in this embodiment, for example, in reflective or transflective LCDs in ECB mode. Display with sufficiently high contrast.

実施形態の構成を示す図である。It is a figure which shows the structure of embodiment. 容量ラインSC−A、SC−Bの信号波形を示す図である。It is a figure which shows the signal waveform of capacitive line SC-A, SC-B. 電圧のシフトの状態を示す図である。It is a figure which shows the state of the shift of a voltage. TN液晶と、VA液晶の透過率変化を示す図である。It is a figure which shows the transmittance | permeability change of TN liquid crystal and VA liquid crystal. SCドライバの構成を示す図である。It is a figure which shows the structure of SC driver. VAモードの画素の構造および動作を示す図である。It is a figure which shows the structure and operation | movement of a pixel of VA mode.

符号の説明Explanation of symbols

1 画素回路、12 液晶素子、14 保持容量、20 垂直ドライバ、22 ドライバ、30 画素電極、40 共通電極、50 配向分割部、60 液晶分子、DL データライン、GL ゲートライン、SC 容量ライン、SW1、SW2 スイッチ。   1 pixel circuit, 12 liquid crystal element, 14 holding capacitor, 20 vertical driver, 22 driver, 30 pixel electrode, 40 common electrode, 50 alignment division part, 60 liquid crystal molecule, DL data line, GL gate line, SC capacitor line, SW1, SW2 switch.

Claims (4)

画素回路がマトリクス状に配置された表示装置であって、
各画素回路は、
一端がデータ信号が供給されるデータラインに接続され、選択ラインの選択信号をHレベルまたはLレベルに設定することによってオンオフされる画素トランジスタと、
一端が画素トランジスタの他端に接続され、他端が保持容量ラインに接続され、データラインから供給されるデータ信号を保持する保持容量と、
画素毎に設けられた画素トランジスタの他端に接続された画素電極と、他の画素にも共通して設けられ共通電極電位に保持された共通電極と、両電極間に液晶が挟持された液晶とを含む液晶素子と、
を備え、
前記保持容量ラインは、前記画素トランジスタをオンして、データライン上のデータ信号を保持容量に書き込んだ後、第1のレベルから第2のレベルに変化し、
かつ前記第1のレベルおよび第2のレベルの少なくとも一方が、前記選択ラインを駆動する垂直ドライバにおいて使用される複数の電圧レベルのうちの1つと共用されることを特徴とする表示装置。
A display device in which pixel circuits are arranged in a matrix,
Each pixel circuit
A pixel transistor having one end connected to a data line to which a data signal is supplied and turned on / off by setting a selection signal of the selection line to an H level or an L level;
One end connected to the other end of the pixel transistor, the other end connected to the holding capacitor line, and a holding capacitor for holding a data signal supplied from the data line;
A pixel electrode connected to the other end of the pixel transistor provided for each pixel, a common electrode provided in common to other pixels and held at a common electrode potential, and a liquid crystal sandwiched between both electrodes A liquid crystal element comprising:
With
The storage capacitor line turns on the pixel transistor and writes a data signal on the data line to the storage capacitor, and then changes from the first level to the second level,
The display device is characterized in that at least one of the first level and the second level is shared with one of a plurality of voltage levels used in a vertical driver for driving the selection line.
請求項1に記載の表示装置において、
前記データラインには、前記共通電極電位に対し極性が反対の2種類のデータ信号が供給され、
前記保持容量ラインは、各画素回路の行に対応して2本が設けられ、行方向に配置されている複数の画素回路は、2本の保持容量ラインのいずれか一方に接続されているとともに、前記2本の保持容量ラインは、2種類の電位を有し、
前記2本の保持容量ラインの電位は、各画素回路において、供給される前記データ信号に応じて設定されることを特徴とする表示装置。
The display device according to claim 1,
Two types of data signals having opposite polarities to the common electrode potential are supplied to the data line,
Two storage capacitor lines are provided corresponding to each pixel circuit row, and a plurality of pixel circuits arranged in the row direction are connected to one of the two storage capacitor lines. The two storage capacitor lines have two kinds of potentials,
The display device, wherein the potentials of the two storage capacitor lines are set in each pixel circuit in accordance with the supplied data signal.
請求項2に記載の表示装置において、
前記2種類の電位は、一方の電位が正から負の方向、または負から正の方向へシフトしたときに、他方の電位はその逆方向へシフトすることを特徴とする表示装置。
The display device according to claim 2,
The display device according to claim 1, wherein when the potential of one of the two types is shifted from positive to negative or from negative to positive, the other potential is shifted in the opposite direction.
請求項2または3に記載の表示装置において、
前記2本の保持容量ラインは、行方向の各画素回路に交互に接続されていることを特徴とする表示装置。
The display device according to claim 2 or 3,
The display device, wherein the two storage capacitor lines are alternately connected to each pixel circuit in a row direction.
JP2005145895A 2004-05-21 2005-05-18 Display device Pending JP2006011405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005145895A JP2006011405A (en) 2004-05-21 2005-05-18 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004152485 2004-05-21
JP2005145895A JP2006011405A (en) 2004-05-21 2005-05-18 Display device

Publications (1)

Publication Number Publication Date
JP2006011405A true JP2006011405A (en) 2006-01-12

Family

ID=35778691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005145895A Pending JP2006011405A (en) 2004-05-21 2005-05-18 Display device

Country Status (1)

Country Link
JP (1) JP2006011405A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271756A (en) * 2008-05-08 2009-11-19 Seiko Epson Corp Sensing circuit, display device, and electronic equipment
JP2010026168A (en) * 2008-07-17 2010-02-04 Toshiba Mobile Display Co Ltd Liquid crystal display
JP2010055005A (en) * 2008-08-29 2010-03-11 Hitachi Displays Ltd Liquid crystal display device
WO2010071306A2 (en) * 2008-12-17 2010-06-24 엘지이노텍주식회사 Display device
KR101219043B1 (en) * 2006-01-26 2013-01-07 삼성디스플레이 주식회사 Display device and driving apparatus thereof
KR101510904B1 (en) 2008-12-22 2015-04-20 엘지디스플레이 주식회사 Liquid crystal display device
JP2016191955A (en) * 2006-06-02 2016-11-10 株式会社半導体エネルギー研究所 Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164893A (en) * 1997-06-13 1999-03-05 Matsushita Electric Ind Co Ltd Liquid crystal display panel and driving method therefor
JP2001282205A (en) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd Active matrix type liquid crystal display device and method for driving the same
JP2002014317A (en) * 1999-10-19 2002-01-18 Matsushita Electric Ind Co Ltd Driving technique for starting liquid crystal device
JP2003150127A (en) * 2001-11-15 2003-05-23 Sanyo Electric Co Ltd Method for driving active matrix type display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164893A (en) * 1997-06-13 1999-03-05 Matsushita Electric Ind Co Ltd Liquid crystal display panel and driving method therefor
JP2002014317A (en) * 1999-10-19 2002-01-18 Matsushita Electric Ind Co Ltd Driving technique for starting liquid crystal device
JP2001282205A (en) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd Active matrix type liquid crystal display device and method for driving the same
JP2003150127A (en) * 2001-11-15 2003-05-23 Sanyo Electric Co Ltd Method for driving active matrix type display device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219043B1 (en) * 2006-01-26 2013-01-07 삼성디스플레이 주식회사 Display device and driving apparatus thereof
US8384644B2 (en) 2006-01-26 2013-02-26 Samsung Display Co., Ltd. Display device and driving apparatus
JP2016191955A (en) * 2006-06-02 2016-11-10 株式会社半導体エネルギー研究所 Display device
US10013923B2 (en) 2006-06-02 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US10714024B2 (en) 2006-06-02 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US11600236B2 (en) 2006-06-02 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US11657770B2 (en) 2006-06-02 2023-05-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2009271756A (en) * 2008-05-08 2009-11-19 Seiko Epson Corp Sensing circuit, display device, and electronic equipment
JP2010026168A (en) * 2008-07-17 2010-02-04 Toshiba Mobile Display Co Ltd Liquid crystal display
US8456581B2 (en) 2008-07-17 2013-06-04 Toshiba Mobile Display Co., Ltd. Liquid crystal display
JP2010055005A (en) * 2008-08-29 2010-03-11 Hitachi Displays Ltd Liquid crystal display device
WO2010071306A2 (en) * 2008-12-17 2010-06-24 엘지이노텍주식회사 Display device
WO2010071306A3 (en) * 2008-12-17 2010-08-26 엘지이노텍주식회사 Display device
KR101510904B1 (en) 2008-12-22 2015-04-20 엘지디스플레이 주식회사 Liquid crystal display device

Similar Documents

Publication Publication Date Title
US7696960B2 (en) Display device
US8456400B2 (en) Liquid crystal device and electronic apparatus
US8248338B2 (en) Method of driving liquid crystal display device, liquid crystal display device, and portable electronic apparatus
KR100886396B1 (en) Liquid crystal display device
KR100949634B1 (en) Electro-optical device, driving circuit, and electronic apparatus
KR101136282B1 (en) Liquid Crystal Display
KR20040010372A (en) Liquid-crystal display device and driving method thereof
JP2006011405A (en) Display device
KR20020052137A (en) Liquid crystal display
US8384704B2 (en) Liquid crystal display device
CN100437731C (en) Display device
US20060192744A1 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4569367B2 (en) Electro-optical device, driving method, and electronic apparatus
JP4761828B2 (en) Display device
JP2007047350A (en) Electrooptic apparatus, driving method and electronic equipment
JP4753618B2 (en) Display device
JP2006011393A (en) Display device
JP5588958B2 (en) Liquid crystal display device and driving method of liquid crystal display device
JP2008158244A (en) Liquid crystal display device
JP2007033575A (en) Liquid crystal display device
JP4621454B2 (en) Display device drive circuit
JP2002162940A (en) Liquid crystal display device and its driving control method
KR20040057812A (en) Liquid crystal display and method of driving the same
JP2007047348A (en) Electrooptic apparatus, driving method and electronic equipment
JP2005241741A (en) Driving method for liquid crystal display apparatus, liquid crystal display apparatus and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207