JP2005354860A - Controller of step-up voltage dc-dc converter - Google Patents

Controller of step-up voltage dc-dc converter Download PDF

Info

Publication number
JP2005354860A
JP2005354860A JP2004175481A JP2004175481A JP2005354860A JP 2005354860 A JP2005354860 A JP 2005354860A JP 2004175481 A JP2004175481 A JP 2004175481A JP 2004175481 A JP2004175481 A JP 2004175481A JP 2005354860 A JP2005354860 A JP 2005354860A
Authority
JP
Japan
Prior art keywords
soft start
circuit
signal
converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004175481A
Other languages
Japanese (ja)
Other versions
JP4487649B2 (en
Inventor
Yasunori Nakabashi
保徳 中橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2004175481A priority Critical patent/JP4487649B2/en
Publication of JP2005354860A publication Critical patent/JP2005354860A/en
Application granted granted Critical
Publication of JP4487649B2 publication Critical patent/JP4487649B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide the controller of a step-up voltage DC-DC converter which can remarkably reduce a rush current without starting a switching operation at an on time ratio of about 50% in a semiconductor switch of a step-up circuit 12 in a soft starting. <P>SOLUTION: In the step-up voltage DC-DC converter, at the start-up of the case that an output voltage Vout higher than an input voltage Vin is obtained, the soft starting operation of the step-up circuit shown in an OUT1B is completed or substantially completed by the soft starting operation of a step-down circuit shown in an OUT1A. Since start is performed from when the input voltage Vin and the output voltage Vout of the DC-DC converter become substantially equal, the generation of the rush current can be remarkably reduced. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、入力直流電圧を任意の大きさの直流電圧に非反転で変換する昇降圧型ＤＣ−ＤＣコンバータの制御装置に関する。   The present invention relates to a control device for a step-up / step-down DC-DC converter that converts an input DC voltage into a DC voltage of any magnitude in a non-inverted manner.

図４は、従来の昇降圧型ＤＣ−ＤＣコンバータの一例を示す回路構成図である。本昇降圧型ＤＣ−ＤＣコンバータはコンバータ部１０と、制御ＩＣ２００およびその外付け回路部２１からなる制御装置により構成されている。コンバータ部１０は、入力端子ＩＮとの接地との間に直列接続された半導体スイッチＱ１（ＰチャネルＭＯＳＦＥＴ）と転流ダイオードＤ１およびインダクタＬからなる降圧回路１１、並びに出力端子ＯＵＴと接地との間に直列接続された半導体スイッチＱ２（ＮチャネルＭＯＳＦＥＴ）と転流ダイオードＤ２およびインダクタからなる昇圧回路１２を備えていて、これら降圧回路１１と昇圧回路１２とは、半導体スイッチＱ１と転流ダイオードＤ１の接続点と半導体スイッチＱ２と転流ダイオードＤ２の接続点とがインダクタＬを介して互いに接続されている。Ｃｉｎは入力端子ＩＮと接地の間に接続されて入力電圧を安定させるためのコンデンサである。   FIG. 4 is a circuit configuration diagram showing an example of a conventional step-up / step-down DC-DC converter. The step-up / step-down DC-DC converter includes a converter unit 10, a control device including a control IC 200 and an external circuit unit 21. The converter unit 10 includes a semiconductor switch Q1 (P channel MOSFET) connected in series between the input terminal IN and the ground, a step-down circuit 11 including a commutation diode D1 and an inductor L, and an output terminal OUT and the ground. Are connected in series to a semiconductor switch Q2 (N-channel MOSFET), a commutation diode D2, and a booster circuit 12 composed of an inductor. These step-down circuit 11 and booster circuit 12 are composed of a semiconductor switch Q1 and a commutation diode D1. The connection point, the connection point of the semiconductor switch Q2 and the commutation diode D2 are connected to each other via the inductor L. Cin is a capacitor connected between the input terminal IN and the ground to stabilize the input voltage.

入力端子ＩＮには図示しないバッテリ等の直流電源が接続されて入力電圧Ｖｉｎが供給されている。この昇降圧型ＤＣ−ＤＣコンバータは、直流入力電圧を任意の直流電圧に非反転で変換するものであって、出力コンデンサＣｏｕｔが半導体スイッチＱ２と転流ダイオードＤ２の直列回路に対して並列に設けられ、出力端子ＯＵＴから出力コンデンサＣｏｕｔの両端電圧を直流出力電圧Ｖｏｕｔとして出力するように構成されている。
抵抗Ｒ１，Ｒ２から構成される電圧検出手段は直流出力電圧Ｖｏｕｔを抵抗分圧する。抵抗Ｒ１，Ｒ２の接続部から得られる分圧信号は制御ＩＣ２００の端子ＦＢを介して演算増幅器３１の反転入力端子に入力される。演算増幅器３１の非反転入力端子には基準電圧源Ｖｒｅｆより出力される基準電圧が入力され、演算増幅器３１はこれらの入力信号を比較することにより第１のエラー信号Ｖｅｒｒ１を生成し、コンパレータ３５の非反転入力端子に入力する。エラー信号Ｖｅｒｒ１はまたレベルシフト回路３３に入力されて一定電圧△Ｖｌｓレベルシフトした第２のエラー信号Ｖｅｒｒ２が生成される。第２のエラー信号Ｖｅｒｒ２はコンパレータ３６の非反転入力端子に入力される。定電流源３２とコンデンサＣｓはソフトスタート信号を生成するためのものであり、定電流源３２から供給される定電流を端子ＣＳを介してコンデンサＣｓに積分することにより、端子ＣＳに時間と共に直線的に増加するソフトスタート信号が得られる。端子ＣＳのソフトスタート信号はコンパレータ３５，３６のもう一つの非反転入力端子に入力される。三角波発振器３４は所定の上限レベルと所定の下限レベルとの間で上昇と下降を繰り返す三角波を発生するもので、三角波発振器３４より出力される三角波Ｖｏｓｃはコンパレータ３５，３６の非反転入力端子に接続される。コンパレータ３５，３６はそれぞれ２つの非反転入力端子に入力される信号のうちレベルが小さい方の信号と反転入力端子に入力される信号の比較を行うもので、反転入力端子側の信号の方が大きければＬｏ（ローレベル）の信号を出力し、非反転入力端子側の信号の方が大きければＨｉ（ハイレベル）の信号を出力する。 A DC power source such as a battery (not shown) is connected to the input terminal IN and supplied with an input voltage Vin. This step-up / step-down DC-DC converter converts a DC input voltage into an arbitrary DC voltage in a non-inverted manner, and an output capacitor Cout is provided in parallel to the series circuit of the semiconductor switch Q2 and the commutation diode D2. The voltage across the output capacitor Cout is output from the output terminal OUT as the DC output voltage Vout.
The voltage detection means comprising resistors R1 and R2 divides the DC output voltage Vout by resistance. The divided voltage signal obtained from the connection portion of the resistors R1 and R2 is input to the inverting input terminal of the operational amplifier 31 via the terminal FB of the control IC 200. The reference voltage output from the reference voltage source Vref is input to the non-inverting input terminal of the operational amplifier 31, and the operational amplifier 31 generates a first error signal Verr 1 by comparing these input signals. Input to the non-inverting input terminal. The error signal Verr1 is also input to the level shift circuit 33 to generate a second error signal Verr2 shifted by a constant voltage ΔVls level. The second error signal Verr2 is input to the non-inverting input terminal of the comparator 36. The constant current source 32 and the capacitor Cs are for generating a soft start signal. By integrating the constant current supplied from the constant current source 32 into the capacitor Cs via the terminal CS, a straight line is generated at the terminal CS with time. A soft start signal that increases with time. The soft start signal at the terminal CS is input to another non-inverting input terminal of the comparators 35 and 36. The triangular wave oscillator 34 generates a triangular wave that repeatedly rises and falls between a predetermined upper limit level and a predetermined lower limit level. The triangular wave Vosc output from the triangular wave oscillator 34 is connected to the non-inverting input terminals of the comparators 35 and 36. Is done. Each of the comparators 35 and 36 compares a signal having a lower level of the signals input to the two non-inverting input terminals with a signal input to the inverting input terminal. If it is larger, a Lo (low level) signal is output, and if the signal on the non-inverting input terminal side is larger, a Hi (high level) signal is output.

ドライバ３７は制御ＩＣ２００の端子ＶＣＣ１を介して入力電圧Ｖｉｎをその電源として供給され、コンパレータ３５の出力の論理を反転して半導体スイッチＱ１を駆動する信号を生成し、制御ＩＣ２００の端子ＯＵＴ１Ａを介して半導体スイッチＱ１のゲートに入力する。ドライバ３７は入力電圧Ｖｉｎを電源としていることから、その出力電圧のハイレベルはＶｉｎと等しいものになる。
ドライバ３８は制御ＩＣ２００の端子ＶＣＣ２を介して出力電圧Ｖｏｕｔをその電源として供給され、コンパレータ３６の出力の論理を反転せずに半導体スイッチＱ２を駆動する信号を生成し、制御ＩＣ２００の端子ＯＵＴ１Ｂを介して半導体スイッチＱ２のゲートに入力する。ドライバ３８は出力電圧Ｖｏｕｔを電源としていることから、その出力電圧のハイレベルはＶｏｕｔと等しいものになる。 The driver 37 is supplied with the input voltage Vin as the power source via the terminal VCC1 of the control IC 200, generates a signal for inverting the logic of the output of the comparator 35 and driving the semiconductor switch Q1, and via the terminal OUT1A of the control IC 200. Input to the gate of the semiconductor switch Q1. Since the driver 37 uses the input voltage Vin as a power source, the high level of the output voltage is equal to Vin.
The driver 38 is supplied with the output voltage Vout as its power supply via the terminal VCC2 of the control IC 200, generates a signal for driving the semiconductor switch Q2 without inverting the logic of the output of the comparator 36, and via the terminal OUT1B of the control IC 200. To the gate of the semiconductor switch Q2. Since the driver 38 uses the output voltage Vout as a power source, the high level of the output voltage is equal to Vout.

以上の構成からなる昇降圧型のＤＣ−ＤＣコンバータの動作について説明する。まず、コンデンサＣｓによる積分動作が完了している定常動作時について説明する。この場合、コンパレータ３５，３６においてソフトスタート信号は最大の値となっているため比較動作に無関係となっていて、コンパレータ３５，３６は三角波Ｖｏｓｃと第１の誤差信号Ｖｅｒｒ１または第２の誤差信号Ｖｅｒｒ２との比較だけを行っている。すなわち、コンパレータ３５は第１の誤差信号Ｖｅｒｒ１と三角波Ｖｏｓｃを比較して半導体スイッチＱ１のオンオフ信号を生成することにより降圧回路１１の動作を制御し、コンパレータ３６は第２の誤差信号Ｖｅｒｒ２と三角波Ｖｏｓｃを比較して半導体スイッチＱ２のオンオフ信号を生成することにより昇圧回路１２の動作を制御して、所望の直流出力電圧Ｖｏｕｔを得るものである。   The operation of the step-up / step-down DC-DC converter having the above configuration will be described. First, a description will be given of the steady operation in which the integration operation by the capacitor Cs is completed. In this case, since the soft start signal has the maximum value in the comparators 35 and 36, it is irrelevant to the comparison operation. The comparators 35 and 36 have the triangular wave Vosc and the first error signal Verr1 or the second error signal Verr2. Only comparison with is done. That is, the comparator 35 controls the operation of the step-down circuit 11 by comparing the first error signal Verr1 and the triangular wave Vosc to generate the on / off signal of the semiconductor switch Q1, and the comparator 36 controls the second error signal Verr2 and the triangular wave Vosc. Are compared to generate an on / off signal for the semiconductor switch Q2, thereby controlling the operation of the booster circuit 12 to obtain a desired DC output voltage Vout.

以下では、半導体スイッチＱ１のオン時比率をＤ１、半導体スイッチＱ２のオン時比率をＤ２として、昇降圧型ＤＣ−ＤＣコンバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係について図５を参照しながら考察する。
まず、半導体スイッチＱ２を常時オフ（すなわち、Ｄ２＝０）とすると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（１）で表される降圧型ＤＣ−ＤＣコンバータとして動作する。これは図５（ａ）の場合に相当する。図５（ａ）に示すように、Ｖｅｒｒ１とＶｅｒｒ２のレベルが低いとＶｅｒｒ２が常に三角波Ｖｏｓｃより小さくなり、ＯＵＴ１Ｂが常にＬｏ、すなわち半導体スイッチＱ２が常時オフになる。 Hereinafter, the relationship between the input voltage Vin and the output voltage Vout of the step-up / step-down DC-DC converter will be considered with reference to FIG. 5, where the on-time ratio of the semiconductor switch Q1 is D1 and the on-time ratio of the semiconductor switch Q2 is D2. .
First, when the semiconductor switch Q2 is always off (that is, D2 = 0), the input voltage Vin and the output voltage Vout operate as a step-down DC-DC converter expressed by the following equation (1). This corresponds to the case of FIG. As shown in FIG. 5A, when the levels of Verr1 and Verr2 are low, Verr2 is always smaller than the triangular wave Vosc, and OUT1B is always Lo, that is, the semiconductor switch Q2 is always off.

（数１）
Ｖｏｕｔ＝Ｄ１×Ｖｉｎ （０≦Ｄ１≦１） ・・・（１）
また、半導体スイッチＱ１を常時オン（すなわち、Ｄ１＝１）とすると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（２）で表される昇圧型ＤＣ−ＤＣコンバータとして動作する。これは図５（ｃ）の場合に相当する。図５（ｃ）に示すように、Ｖｅｒｒ１とＶｅｒｒ２のレベルが高いとＶｅｒｒ１が常に三角波Ｖｏｓｃより大きくなり、ＯＵＴ１Ａが常にＬｏ、すなわち半導体スイッチＱ２が常時オンになる。 (Equation 1)
Vout = D1 × Vin (0 ≦ D1 ≦ 1) (1)
When the semiconductor switch Q1 is always on (that is, D1 = 1), the input voltage Vin and the output voltage Vout operate as a step-up DC-DC converter expressed by the following equation (2). This corresponds to the case of FIG. As shown in FIG. 5C, when the levels of Verr1 and Verr2 are high, Verr1 is always larger than the triangular wave Vosc, and OUT1A is always Lo, that is, the semiconductor switch Q2 is always on.

（数２）
Ｖｏｕｔ＝Ｖｉｎ／（１−Ｄ２） （０≦Ｄ２≦１） ・・・（２）
さらに、降圧回路１１と昇圧回路１２を同時に動作させた場合、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（３）で表される昇降圧型ＤＣ−ＤＣコンバータとして動作する。これは図５（ｂ）の場合に相当する。これは三角波Ｖｏｓｃの振幅△ＶｏｓｃがＶｅｒｒ１からＶｅｒｒ２へのシフト量△Ｖｌｓより大きく、かつＶｅｒｒ１とＶｅｒｒ２のレベルが三角波Ｖｏｓｃと同程度で、Ｖｅｒｒ１とＶｅｒｒ２が両方とも三角波Ｖｏｓｃとクロスする場合である。この場合は半導体スイッチＱ１，Ｑ２ともスイッチング動作を行う。 (Equation 2)
Vout = Vin / (1-D2) (0 ≦ D2 ≦ 1) (2)
Further, when the step-down circuit 11 and the step-up circuit 12 are operated simultaneously, the input voltage Vin and the output voltage Vout operate as a step-up / step-down DC-DC converter represented by the following equation (3). This corresponds to the case of FIG. This is a case where the amplitude ΔVosc of the triangular wave Vosc is larger than the shift amount ΔVls from Verr1 to Verr2, the levels of Verr1 and Verr2 are similar to the triangular wave Vosc, and both Verr1 and Verr2 cross the triangular wave Vosc. In this case, the semiconductor switches Q1 and Q2 perform the switching operation.

（数３）
Ｖｏｕｔ＝（Ｄ１／（１−Ｄ２））×Ｖｉｎ
（０≦Ｄ１≦１，０≦Ｄ２≦１） ・・・（３）
昇降圧型ＤＣ−ＤＣコンバータは、Ｖｉｎ＞Ｖｏｕｔでは（１）式で表される降圧型ＤＣ−ＤＣコンバータとして動作し、Ｖｉｎ＜Ｖｏｕｔでは（２）式で表される昇圧型ＤＣ−ＤＣコンバータとして動作する。Ｖｉｎ＝Ｖｏｕｔの近傍においては（３）式で表される昇降圧動作を行う。
次にソフトスタート機能について説明する。
ＰＷＭ型のスイッチングレギュレータでは、レギュレータが起動した直後は出力電圧が不足しているためエラー信号Ｖｅｒｒが最大値をとり、スイッチング素子（図４における半導体スイッチＱ１，Ｑ２に相当）のオン時比率が最大となる駆動パルスが出力される。しかし、起動直後では出力コンデンサ（図４のコンデンサＣｏｕｔに相当）が未充電であるため、見かけ上出力電流は短絡状態とほぼ等しくなるため、インダクタ（図４のインダクタＬに相当）に流れる電流が際限なく大きくなる、いわゆるラッシュ電流が発生する状態になる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が劣化もしくは破壊されるおそれがある。そこで起動時にレベルが時間と共に上昇または下降するソフトスタート信号を用いてスイッチング素子のオン幅を徐々に広げていくソフトスタート機能により、インダクタに流れる電流を徐々に増加させ、出力コンデンサも徐々に充電されていく方式がとられる。従来の昇降圧型ＤＣ−ＤＣコンバータに対するソフトスタートとしては、降圧回路１１と昇圧回路１２に同じソフトスタート信号を適用するものが開示されている（例えば、特許文献１参照）。このような従来の昇降圧型ＤＣ−ＤＣコンバータにおいては、定電流回路３２から供給される定電流を図４のコンデンサＣｓで積分して得られる電圧がソフトスタート信号としてコンパレータ３５，３６の非反転入力端子に共通に入力される。コンデンサＣｓの両端電圧は初期値としてゼロクリアされていて、その後上述のように定電流回路３２から供給される定電流を図４のコンデンサＣｓで積分することにより、時間と共に増加するソフトスタート信号を得ることができる。この三角波Ｖｏｓｃと比較することによりソフトスタート機能を実現する。
特開２００３−７０２３８号公報 （第５頁、図５−６） (Equation 3)
Vout = (D1 / (1-D2)) × Vin
(0 ≦ D1 ≦ 1, 0 ≦ D2 ≦ 1) (3)
The step-up / step-down DC-DC converter operates as a step-down DC-DC converter expressed by equation (1) when Vin> Vout, and operates as a step-up DC-DC converter expressed by equation (2) when Vin <Vout. To do. In the vicinity of Vin = Vout, the step-up / step-down operation expressed by the equation (3) is performed.
Next, the soft start function will be described.
In the PWM type switching regulator, since the output voltage is insufficient immediately after starting the regulator, the error signal Verr takes the maximum value, and the on-time ratio of the switching elements (corresponding to the semiconductor switches Q1 and Q2 in FIG. 4) is maximum. A drive pulse is output. However, since the output capacitor (corresponding to the capacitor Cout in FIG. 4) is uncharged immediately after starting, the output current apparently becomes almost equal to the short-circuited state, so that the current flowing through the inductor (corresponding to the inductor L in FIG. 4) A state in which a so-called rush current is generated that becomes infinitely large is generated. Therefore, a large current flows through the inductor and the switching element, and these elements may be deteriorated or destroyed. Therefore, the soft start function that gradually increases the ON width of the switching element using a soft start signal whose level rises or falls with time at startup, gradually increases the current flowing through the inductor, and the output capacitor is also charged gradually. The method to go is taken. As a soft start for a conventional step-up / step-down DC-DC converter, one that applies the same soft start signal to the step-down circuit 11 and the step-up circuit 12 is disclosed (for example, see Patent Document 1). In such a conventional step-up / step-down DC-DC converter, the voltage obtained by integrating the constant current supplied from the constant current circuit 32 by the capacitor Cs in FIG. 4 is used as the soft start signal for the non-inverting inputs of the comparators 35 and 36. Commonly input to terminals. The voltage across the capacitor Cs is zero-cleared as an initial value, and then the constant current supplied from the constant current circuit 32 is integrated by the capacitor Cs shown in FIG. 4 to obtain a soft start signal that increases with time. be able to. By comparing with this triangular wave Vosc, a soft start function is realized.
JP 2003-70238 A (5th page, FIG. 5-6)

特許文献１には、降圧回路１１と昇圧回路１２のスイッチング素子が、図６（ｃ），（ｄ）のＯＵＴ１Ａ（降圧回路１１のスイッチング素子の制御信号），ＯＵＴ１Ｂ（昇圧回路１２のスイッチング素子の制御信号）で示されるように、同じタイミングでオン・オフするソフトスタート制御が開示されている。図６は、説明の簡単化のためにＶｅｒｒ１およびＶｅｒｒ２を無視した、もしくはＶｅｒｒ１およびＶｅｒｒ２が非常に大きい場合に相当する波形図であり、図６（ｂ）に示すように三角波Ｖｏｓｃとソフトスタート信号であるＣＳ端子の電圧（以下ＣＳ電圧と略記）を比較することにより、信号ＯＵＴ１Ａ，ＯＵＴ１Ｂすなわち降圧回路１１と昇圧回路１２のスイッチング素子のオン・オフを決定している。時間と共に増加するＣＳ電圧と三角波Ｖｏｓｃの大小関係を比較して、ＣＳ電圧の方が小さければスイッチング素子をオフ、ＣＳ電圧の方が大きければスイッチング素子をオンする信号を生成することにより、徐々にオンの幅が広がっていくパルス列を作ることができる。このように、降圧回路１１，昇圧回路１２ともにオンの幅が殆どゼロの状態から始まり徐々にオンの幅が広がっていくソフトスタート動作を行えば、起動時における出力コンデンサの充電電流の急増を防止する、言い換えればラッシュ電流の発生を防止することができるため、図６（ａ）に示すように出力電圧Ｖｏｕｔが滑らかに上昇していく。   In Patent Document 1, the switching elements of the step-down circuit 11 and the step-up circuit 12 are OUT1A (control signals for the switching elements of the step-down circuit 11) and OUT1B (the switching elements of the step-up circuit 12) shown in FIGS. As shown by the control signal), soft start control that turns on and off at the same timing is disclosed. FIG. 6 is a waveform diagram corresponding to the case where Verr1 and Verr2 are ignored or Verr1 and Verr2 are very large for the sake of simplification. As shown in FIG. 6B, the triangular wave Vosc and the soft start signal are shown. By comparing the voltages at the CS terminal (hereinafter abbreviated as CS voltage), the signals OUT1A and OUT1B, that is, the switching elements of the step-down circuit 11 and the step-up circuit 12 are turned on / off. By comparing the magnitude relationship between the CS voltage increasing with time and the triangular wave Vosc, a signal is generated that turns off the switching element if the CS voltage is smaller, and turns on the switching element if the CS voltage is larger. A pulse train in which the width of ON is widened can be created. As described above, if the soft start operation in which both the step-down circuit 11 and the step-up circuit 12 start from the state where the ON width is almost zero and gradually increases the ON width is prevented, a sudden increase in the charging current of the output capacitor at the start-up is prevented. In other words, since generation of a rush current can be prevented, the output voltage Vout rises smoothly as shown in FIG.

しかしながら、昇圧回路１２のスイッチング素子をドライブする信号ＯＵＴ１Ｂが図６（ｄ）のようにオンの幅が殆どゼロの状態から始まることができるのは、ドライバ３７が図４のように出力電圧Ｖｏｕｔから電源供給を受けるのではなく、入力電圧Ｖｉｎから電源供給を受ける場合である。
図４のようにドライバ３７が出力電圧Ｖｏｕｔから電源供給を受ける場合は、出力電圧Ｖｏｕｔがドライバ３７における論理閾値（約１Ｖ）を超えるまでドライバ３７が動作せず、図７（ｄ）に示すように出力電圧Ｖｏｕｔが論理閾値を超えてから初めてドライバ３７が動作して昇圧回路１２のスイッチング素子をドライブする信号ＯＵＴ１Ｂを出力する。ドライバ３７の電源としてＶｉｎではなくＶｏｕｔを適用するのは、ＤＣ−ＤＣコンバータが昇圧動作をする場合に備えてのことである。すなわち、ドライバ３７の電源がＶｉｎであると、昇圧回路１２のスイッチング素子をドライブする信号ＯＵＴ１Ｂの最大電圧はＶｉｎまでにしかならないが、これではＶｏｕｔ＞Ｖｉｎのときに半導体スイッチＱ２の電流駆動能力が不十分なものになってしまうおそれがあるためである。 However, the signal OUT1B that drives the switching element of the booster circuit 12 can be started from a state in which the ON width is almost zero as shown in FIG. 6D. The driver 37 starts from the output voltage Vout as shown in FIG. This is a case where the power supply is received from the input voltage Vin instead of the power supply.
When the driver 37 is supplied with power from the output voltage Vout as shown in FIG. 4, the driver 37 does not operate until the output voltage Vout exceeds the logic threshold value (about 1 V) in the driver 37, as shown in FIG. The driver 37 operates for the first time after the output voltage Vout exceeds the logic threshold value to output the signal OUT1B that drives the switching element of the booster circuit 12. The reason for applying Vout instead of Vin as the power source of the driver 37 is to prepare for the case where the DC-DC converter performs a boosting operation. That is, when the power source of the driver 37 is Vin, the maximum voltage of the signal OUT1B that drives the switching element of the booster circuit 12 is only up to Vin. However, when Vout> Vin, the current drive capability of the semiconductor switch Q2 is This is because it may become insufficient.

半導体スイッチＱ２の電流駆動能力を上げるためには、オン時の半導体スイッチＱ２のゲート電圧をできるだけ高いものにしておく必要があり、そのためにドライバ３７の電源として出力電圧Ｖｏｕｔを供給する必要があるが、その場合は図７（ｄ）のＯＵＴ１Ｂに従い昇圧回路１２のスイッチング素子Ｑ２がオンの幅がゼロとはみなされない状態からスイッチング動作を開始してしまう。この場合、半導体スイッチＱ１，Ｑ２にラッシュ電流が発生してしまうという問題がある。例えば、入力電圧Ｖｉｎが小さく昇圧モードで起動する場合、昇圧回路１２の半導体スイッチＱ２が５０％程度のオン時比率でスイッチング動作を開始すると、ラッシュ電流が発生する危険がある。すなわち、ソフトスタートモードにおいて半導体スイッチＱ１，Ｑ２がともにオン・オフ動作を行っていると、インダクタＬに流れる電流はオン時に△Ｉ１＝Ｖｉｎ・Ｔｏｎ／Ｌ増加し、オフ時に△Ｉ２＝Ｖｏｕｔ・Ｔｏｆｆ／Ｌ減少するから、オン・オフ１周期では△Ｉ＝△Ｉ１−△Ｉ２増加することになり、△Ｉ＞０という条件が成り立つとインダクタＬの電流が増加を続け、ラッシュ電流が発生する危険がある（Ｔｏｎ，Ｔｏｆｆはそれぞれ図７に示すように半導体スイッチＱ１，Ｑ２のオン時間およびオフ時間）。これは、ＴｏｎとＴｏｆｆがほぼ等しくなるオン時比率５０％程度のときにＶｏｕｔが想定値より低いような場合に起こりうる現象である。   In order to increase the current drive capability of the semiconductor switch Q2, it is necessary to make the gate voltage of the semiconductor switch Q2 as high as possible when it is turned on. For this reason, it is necessary to supply the output voltage Vout as a power source for the driver 37. In this case, the switching operation is started from a state in which the switching element Q2 of the booster circuit 12 is not considered to be zero according to OUT1B in FIG. In this case, there is a problem that a rush current is generated in the semiconductor switches Q1 and Q2. For example, when the input voltage Vin is small and the circuit is started in the boost mode, if the semiconductor switch Q2 of the booster circuit 12 starts the switching operation at an on-time ratio of about 50%, there is a risk of generating a rush current. That is, when both the semiconductor switches Q1 and Q2 perform the on / off operation in the soft start mode, the current flowing through the inductor L increases by ΔI1 = Vin · Ton / L when turned on, and ΔI2 = Vout · Toff when turned off. / L decreases, and ΔI = ΔI1−ΔI2 increases in one cycle of on / off, and if the condition of ΔI> 0 holds, the current of the inductor L continues to increase and a rush current may be generated. (Ton and Toff are the on-time and off-time of the semiconductor switches Q1 and Q2, respectively, as shown in FIG. 7). This is a phenomenon that can occur when Vout is lower than the assumed value when the on-time ratio where Ton and Toff are substantially equal is about 50%.

半導体スイッチＱ１だけがオン・オフし、半導体スイッチＱ２がオフのままである図７のｔ＝ｔ０〜ｔ１の期間では、半導体スイッチＱ１のオン時に△Ｉ０１＝（Ｖｉｎ−Ｖｏｕｔ）・Ｔｏｎ／Ｌ増加し、オフ時に△Ｉ０２＝Ｖｏｕｔ・Ｔｏｆｆ／Ｌ減少することになり、半導体スイッチＱ２もオン・オフしている場合に比べ電流の増加量が抑えられることになる。Ｖｏｕｔが小さいため電流の減少量△Ｉ０２は小さく、インダクタＬに流れる電流はＴｏｎの期間で△Ｉ０１増加し、Ｔｏｆｆの期間はＴｏｎで増加した電流をほぼ維持することになる。このインダクタＬに流れる電流が出力コンデンサＣｏｕｔに積分されてＶｏｕｔが上昇していくので、Ｖｏｕｔを速く上昇させるにはＴｏｎでの電流増加を大きくすることがポイントになる。しかしながら、半導体スイッチＱ２がオフのままである図７のｔ＝ｔ０〜ｔ１の期間では、△Ｉ１＝Ｖｉｎ・Ｔｏｎ／Ｌではなく△Ｉ０１＝（Ｖｉｎ−Ｖｏｕｔ）・Ｔｏｎ／Ｌで増加するため、Ｖｏｕｔの増加が想定値（設計値）より低くなってしまうことがある。この場合に、上述の△Ｉ＞０という条件が成り立ってラッシュ電流が発生する危険がある。ラッシュ電流が発生すると、図７のｔ＝ｔ１以降に示すようにＶｏｕｔも急激に増加することになる。   In the period from t = t0 to t1 in FIG. 7 where only the semiconductor switch Q1 is turned on / off and the semiconductor switch Q2 is kept off, ΔI01 = (Vin−Vout) · Ton / L increases when the semiconductor switch Q1 is turned on. Then, ΔI02 = Vout · Toff / L decreases at the time of OFF, and the increase in current is suppressed compared to the case where the semiconductor switch Q2 is also ON / OFF. Since Vout is small, the current decrease amount ΔI02 is small, the current flowing through the inductor L increases by ΔI01 during the Ton period, and the current increased by Ton is substantially maintained during the Toff period. Since the current flowing through the inductor L is integrated into the output capacitor Cout and Vout increases, it is important to increase the current increase at Ton in order to increase Vout quickly. However, in the period of t = t0 to t1 in FIG. 7 in which the semiconductor switch Q2 remains off, ΔI01 = (Vin−Vout) · Ton / L instead of ΔI1 = Vin · Ton / L. An increase in Vout may be lower than an assumed value (design value). In this case, there is a risk that a rush current is generated by satisfying the above condition of ΔI> 0. When the rush current is generated, Vout also rapidly increases as shown after t = t1 in FIG.

本発明はこのような点に鑑みてなされたものであり、悪条件においてもソフトスタート時にラッシュ電流が発生することのない、昇降圧型ＤＣ−ＤＣコンバータの制御装置を提供することにある。   The present invention has been made in view of these points, and it is an object of the present invention to provide a control device for a step-up / step-down DC-DC converter that does not generate a rush current even at a soft start even under adverse conditions.

そこで、上記課題を解決するために、請求項１に係る発明は、第１のスイッチング素子を有する降圧回路と第２のスイッチング素子を有する昇圧回路が入力端子と出力端子の間に設けられたＤＣ−ＤＣコンバータを制御して、定常時は前記入力端子に入力される直流入力電圧を目標電圧値に等しい直流出力電圧に変換して前記出力端子から出力し、起動時は前記第１および第２のスイッチング素子のオン時比率を時間の経過と共に漸増するソフトスタート動作を前記降圧回路と昇圧回路のそれぞれで行うことにより前記直流出力電圧を前記目標電圧値より充分低いレベルから前記目標電圧値に向け緩やかに立ち上げるソフトスタートを行う昇降圧型ＤＣ−ＤＣコンバータの制御装置において、前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作より遅れて開始することを特徴とする。   In order to solve the above problem, the invention according to claim 1 is directed to a DC circuit in which a step-down circuit having a first switching element and a step-up circuit having a second switching element are provided between an input terminal and an output terminal. A DC converter is controlled to convert a DC input voltage input to the input terminal into a DC output voltage equal to a target voltage value and output from the output terminal during normal operation; The DC output voltage is changed from a level sufficiently lower than the target voltage value to the target voltage value by performing a soft start operation for gradually increasing the on-time ratio of the switching element with time in each of the step-down circuit and the step-up circuit. In a control device for a step-up / step-down DC-DC converter that performs a soft start that gradually starts up, a soft start operation of the booster circuit is performed in the step-down circuit. Characterized in that it started later than the soft-start operation.

請求項２に係る発明は、請求項１に係る発明において、前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作が完了してから開始し、前記降圧回路のソフトスタートが開始するまでは前記第２のスイッチング素子をオフに保つことを特徴とする。
請求項３に係る発明は、請求項１または２に係る発明において、前記起動時にレベルが時間と共に上昇または下降する第１および第２のソフトスタート信号を生成するソフトスタート信号生成手段、所定の上限レベルと下限レベルの間で上昇と下降を繰り返す発振信号を生成する発振手段、前記起動時に前記第１のソフトスタート信号と前記発振信号の比較結果に基づき前記降圧回路のソフトスタート動作を制御する第１の比較制御手段、前記起動時に前記第２のソフトスタート信号と前記発振信号の比較結果に基づき前記昇圧回路のソフトスタート動作を制御する第２の比較制御手段、を有し、前記第１のソフトスタート信号が所定値に達してから前記第２のソフトスタート信号のレベルの上昇または下降を開始することを特徴とする。 The invention according to claim 2 is the invention according to claim 1, wherein the soft start operation of the booster circuit is started after the soft start operation of the step-down circuit is completed and until the soft start of the step-down circuit starts. The second switching element is kept off.
The invention according to claim 3 is the invention according to claim 1 or 2, in the invention according to claim 1 or 2, soft start signal generating means for generating a first soft start signal and a second soft start signal whose level rises or falls with time at the time of starting, Oscillation means for generating an oscillation signal that repeatedly rises and falls between a level and a lower limit level, and controls a soft start operation of the step-down circuit based on a comparison result between the first soft start signal and the oscillation signal at the time of startup. 1 comparison control means, and a second comparison control means for controlling a soft start operation of the booster circuit based on a comparison result between the second soft start signal and the oscillation signal at the time of start-up. The level of the second soft start signal starts to increase or decrease after the soft start signal reaches a predetermined value.

請求項４に係る発明は、請求項３に係る発明において、前記直流出力電圧を検出する電圧検出回路と、前記電圧検出手段の出力電圧値を基準電圧値と比較して第１の誤差信号を出力する誤差増幅回路と、第１の誤差信号を一定電圧レベルシフトして第２の誤差信号を得る第１のレベルシフト回路を備え、前記第１のスイッチング素子がＰチャネルＭＯＳＦＥＴであり、前記第２のスイッチング素子がＮチャネルＭＯＳＦＥＴであり、前記第１の比較制御手段が前記第１の誤差信号および前記第１のソフトスタート信号と前記発振信号とを比較する第１のコンパレータ回路および該第１のコンパレータ回路の出力に基づき前記ＰチャネルＭＯＳＦＥＴのゲートに駆動信号を出力する第１のドライブ回路を有し、前記第２の比較制御手段が前記第２の誤差信号および前記第２のソフトスタート信号と前記発振信号とを比較する第２のコンパレータ回路および該第２のコンパレータ出力回路の出力に基づき前記ＮチャネルＭＯＳＦＥＴのゲートに駆動信号を出力する第１のドライブ回路を有することを特徴とする。   According to a fourth aspect of the present invention, in the third aspect of the present invention, the first error signal is obtained by comparing the output voltage value of the voltage detection circuit for detecting the DC output voltage with a reference voltage value. An error amplifying circuit for outputting, a first level shift circuit for obtaining a second error signal by shifting the first error signal by a constant voltage level, wherein the first switching element is a P-channel MOSFET, The first switching circuit compares the first error signal, the first soft start signal, and the oscillation signal, and the first switching circuit is an N-channel MOSFET. A first drive circuit for outputting a drive signal to the gate of the P-channel MOSFET based on the output of the comparator circuit, and the second comparison control means includes the first comparison control means. And a first comparator that outputs a drive signal to the gate of the N-channel MOSFET based on the second comparator circuit that compares the error signal and the second soft start signal with the oscillation signal and the output of the second comparator output circuit. Drive circuit.

請求項５に係る発明は、請求項３または４に係る発明において、前記ソフトスタート信号生成手段がコンデンサおよび該コンデンサを充電して前記第１のソフトスタート信号を生成する定電流回路、および第１のソフトスタート信号を一定電圧レベルシフトして第２のソフトスタート信号を得る第２のレベルシフト回路を有することを特徴とする。
請求項６に係る発明は、請求項３または４に係る発明において、前記ソフトスタート信号生成手段が、第１のソフトスタート信号生成する第１のカウンタおよび第１のＤ／Ａコンバータ、第２のソフトスタート信号生成する第２のカウンタおよび第２のＤ／Ａコンバータとを有し、前記第１のカウンタのカウント値が所定値に達してから前記第２のカウンタのカウント動作を開始することを特徴とする。 The invention according to claim 5 is the invention according to claim 3 or 4, wherein the soft start signal generating means charges a capacitor and the constant current circuit for generating the first soft start signal by charging the capacitor, And a second level shift circuit for obtaining a second soft start signal by shifting the soft start signal by a constant voltage level.
The invention according to claim 6 is the invention according to claim 3 or 4, wherein the soft start signal generating means generates a first soft start signal, a first counter and a first D / A converter, A second counter for generating a soft start signal and a second D / A converter, and the count operation of the second counter is started after the count value of the first counter reaches a predetermined value. Features.

昇降圧型ＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔを得る場合の起動時においても、降圧回路のソフトスタート動作が完了もしくはほぼ完了し、ＤＣ−ＤＣコンバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがほぼ等しくなってから昇圧回路のソフトスタート動作を開始するようにしたため、ラッシュ電流を大幅に低減することができる。   In the step-up / step-down DC-DC converter, even when the output voltage Vout higher than the input voltage Vin is started, the soft start operation of the step-down circuit is completed or almost completed, and the input voltage Vin and the output voltage Vout of the DC-DC converter are completed. Since the soft start operation of the booster circuit is started after the currents are substantially equal, the rush current can be greatly reduced.

以下、本発明の実施形態として、昇圧を行う場合でも、出力電圧Ｖｏｕｔが十分高くなってから、すなわち最初は降圧回路のみでソフトスタート動作を行い出力電圧が降圧回路で得られる上限Ｖｉｎに等しいかもしくはその近傍になってから、昇圧回路の半導体スイッチのソフトスタート動作を開始させるものについて、図面を参照して詳細に説明する。   Hereinafter, as an embodiment of the present invention, even when boosting is performed, after the output voltage Vout becomes sufficiently high, that is, whether the output voltage is equal to the upper limit Vin obtained by the first step-down circuit and the output voltage is equal to the upper limit Vin obtained by the step-down circuit. Alternatively, what starts the soft start operation of the semiconductor switch of the booster circuit after reaching the vicinity will be described in detail with reference to the drawings.

図１は、本発明の第１の実施形態を示す回路図であり、図４と共通する部分は同一符号を付して、その説明は省略する。また、図２にその波形図を示す。制御ＩＣ２０は図４の制御ＩＣ２００に対し、レベルシフト回路４０が追加され、その出力が上述のＣＳ電圧の替わりにコンパレータ３６の非反転入力端子に接続されているものになっている。すなわち、降圧回路１１に対しては、コンデンサＣｓの両端電圧であるＣＳ１がソフトスタート信号として与えられ、昇圧回路１２に対してはＣＳ１をレベルシフト回路４０によりＶＳＦＴレベルシフトしたＣＳ２がソフトスタート信号として与えられることになる。なお、ソフトスタート信号ＣＳ２のレベルは制御ＩＣ２０の基準電位（接地）以下にはなれないので、ソフトスタート信号ＣＳ２のレベルの変化はソフトスタート信号ＣＳ１がＶＳＦＴに達してから開始することになる。レベルシフト回路４０によるレベルシフト量ＶＳＦＴを三角波Ｖｏｓｃの振幅△Ｖｏｓｃと同程度の大きさにすることにより、図２に示すように時刻ｔ＝ｔ１にて降圧回路１１のソフトスタート動作を完了してから（ｔ１までは半導体スイッチＱ２がオフのままであるため、昇降圧ＤＣ−ＤＣコンバータは降圧回路１１のみが動作している）、半導体スイッチＱ２のオン・オフすなわち昇圧回路１２のソフトスタート動作が開始する。昇圧回路１２のソフトスタート動作が開始する前に降圧回路１１のソフトスタート動作が完了していて、出力電圧Ｖｏｕｔが十分高くなっているため、オンの幅が殆どゼロの状態から始まる昇圧回路１２のソフトスタート動作を開始することができ、昇圧回路１２が動作を開始してもラッシュ電流が発生することもない。   FIG. 1 is a circuit diagram showing a first embodiment of the present invention. Components common to those in FIG. FIG. 2 shows the waveform diagram. The control IC 20 is configured such that a level shift circuit 40 is added to the control IC 200 of FIG. 4 and its output is connected to the non-inverting input terminal of the comparator 36 instead of the above-described CS voltage. That is, CS1 which is the voltage across the capacitor Cs is supplied as a soft start signal to the step-down circuit 11, and CS2 obtained by shifting CS1 by the level shift circuit 40 with respect to the step-up circuit 12 as a soft start signal. Will be given. Since the level of the soft start signal CS2 cannot be lower than the reference potential (ground) of the control IC 20, the level change of the soft start signal CS2 starts after the soft start signal CS1 reaches VSFT. By making the level shift amount VSFT by the level shift circuit 40 as large as the amplitude ΔVosc of the triangular wave Vosc, the soft start operation of the step-down circuit 11 is completed at time t = t1, as shown in FIG. (Since the semiconductor switch Q2 remains off until t1, the step-up / step-down DC-DC converter operates only the step-down circuit 11), the semiconductor switch Q2 is turned on / off, that is, the step-up circuit 12 is soft-started. Start. Since the soft start operation of the step-down circuit 11 is completed before the soft start operation of the boost circuit 12 is started and the output voltage Vout is sufficiently high, the on-state width of the boost circuit 12 starts from almost zero. The soft start operation can be started, and no rush current is generated even when the booster circuit 12 starts the operation.

図３は、本発明の第２の実施形態を示す回路図であり、図１と共通する部分は同一符号を付して、その説明は省略する。また、その波形図は図２と同様であるので省略する。第２の実施の形態は、ソフトスタート信号を定電流をコンデンサに積分して得るアナログ方式ではなく、カウンタとＤ／Ａコンバータによるデジタル方式で生成するものである。そのため、外付け回路２１ａには図１，４の外付け回路２１にあったコンデンサＣｓが省かれている。さらに制御ＩＣ２０ａには図1の制御ＩＣ２０にあった定電流源３２，レベルシフト回路４０も省かれている。コンデンサＣｓ，定電流源３２，レベルシフト回路４０に替わってソフトスタート信号ＣＳ１，ＣＳ２を生成するのが、降圧用カウンタ５０，第１のＤ／Ａコンバータ５１，昇圧用カウンタ５２，第２のＤ／Ａコンバータ５３，デコーダ５４，インバータゲート５５およびＡＮＤゲート５６，５７である。また、ＣＬＫは一定周波数のクロック信号である。降圧用カウンタ５０からはｎ本の信号線からなるデータラインが第1のＤ／Ａコンバータ５１およびデコーダ５４に入力される。第1のＤ／Ａコンバータ５１は降圧用カウンタ５０から入力されるｎビットのデジタルデータをアナログ信号に変換してソフトスタート信号ＣＳ１としてコンパレータ３５の非反転入力に入力する。昇圧用カウンタ５２からはｎ本の信号線からなるデータラインが第２のＤ／Ａコンバータ５３およびに入力される。第２のＤ／Ａコンバータ５３は昇圧用カウンタ５２から入力されるｎビットのデジタルデータをアナログ信号に変換してソフトスタート信号ＣＳ２としてコンパレータ３６の非反転入力に入力する。デコーダ５４は降圧用カウンタ５０から入力されるｎビットのデジタルデータが所定値になったらＨｉを、それ以外はＬｏを出力するものである。デコーダ５４の出力はＡＮＤゲート５７に入力されるとともに、インバータゲート５５により反転されてＡＮＤゲート５６に入力される。ＡＮＤゲート５６，５７にはクロック信号ＣＬＫが共通に入力されるとともに、その出力はそれぞれ降圧用カウンタ５０および昇圧用カウンタ５２にカウントクロックとして入力される。   FIG. 3 is a circuit diagram showing a second embodiment of the present invention, and parts common to FIG. The waveform diagram is the same as FIG. In the second embodiment, the soft start signal is generated not by an analog method obtained by integrating a constant current into a capacitor but by a digital method using a counter and a D / A converter. For this reason, the external circuit 21a does not include the capacitor Cs used in the external circuit 21 shown in FIGS. Further, the constant current source 32 and the level shift circuit 40 which are the same as the control IC 20 of FIG. 1 are omitted from the control IC 20a. Instead of the capacitor Cs, the constant current source 32, and the level shift circuit 40, the soft start signals CS1 and CS2 are generated by the step-down counter 50, the first D / A converter 51, the step-up counter 52, and the second D. / A converter 53, decoder 54, inverter gate 55 and AND gates 56 and 57. CLK is a clock signal having a constant frequency. A data line composed of n signal lines is input from the step-down counter 50 to the first D / A converter 51 and the decoder 54. The first D / A converter 51 converts n-bit digital data input from the step-down counter 50 into an analog signal and inputs the analog signal to the non-inverting input of the comparator 35 as the soft start signal CS1. A data line including n signal lines is input from the boosting counter 52 to the second D / A converter 53. The second D / A converter 53 converts the n-bit digital data input from the boosting counter 52 into an analog signal and inputs the analog signal to the non-inverting input of the comparator 36 as the soft start signal CS2. The decoder 54 outputs Hi when the n-bit digital data input from the step-down counter 50 reaches a predetermined value, and outputs Lo otherwise. The output of the decoder 54 is input to the AND gate 57, inverted by the inverter gate 55, and input to the AND gate 56. The AND gates 56 and 57 receive the clock signal CLK in common, and their outputs are input to the step-down counter 50 and the step-up counter 52 as count clocks, respectively.

この回路部分の動作は以下のとおりである。まず図示しない制御回路により降圧用カウンタ５０および昇圧用カウンタ５２が初期リセットされる。リセットが解除されると、デコーダ５４の出力はＬｏであるので、降圧用カウンタ５０のカウント動作のみが開始される。降圧用カウンタのカウント値は単調に増加していくので、降圧回路１１に与えられるソフトスタート信号ＣＳ１も図２と同様に単調に増加していく。降圧用カウンタ５１のカウント値が所定値に達するまではデコーダ５４の出力がＬｏであるため昇圧用カウンタ５２はカウントクロックが入力されず、昇圧用カウンタ５２のカウント値は初期値のまま、すなわちＣＳ２が生成されない状態となっている。降圧用カウンタ５１のカウント値が所定値に達するとデコーダ５４の出力がＨｉになると、今度はカウントクロックが昇圧用カウンタのみに入力されるようになるため、図２と同様に昇圧回路１２用ソフトスタート信号ＣＳ２が降圧回路１１用ソフトスタート信号ＣＳ１に遅れて生成されることになる。ここでデコーダ５４が検出する所定値を調整することにより、実施例１と同様の動作を実現することができる。   The operation of this circuit portion is as follows. First, the step-down counter 50 and the step-up counter 52 are initially reset by a control circuit (not shown). When the reset is released, since the output of the decoder 54 is Lo, only the count operation of the step-down counter 50 is started. Since the count value of the step-down counter increases monotonously, the soft start signal CS1 given to the step-down circuit 11 also increases monotonously as in FIG. Since the output of the decoder 54 is Lo until the count value of the step-down counter 51 reaches a predetermined value, the count counter is not input to the step-up counter 52, and the count value of the step-up counter 52 remains at the initial value, that is, CS2 Is not generated. When the count value of the step-down counter 51 reaches a predetermined value, when the output of the decoder 54 becomes Hi, the count clock is now input only to the step-up counter. The start signal CS2 is generated with a delay from the soft start signal CS1 for the step-down circuit 11. Here, by adjusting the predetermined value detected by the decoder 54, the same operation as in the first embodiment can be realized.

なお、上述の説明においてソフトスタート信号を単調増加するものとして説明してきたが、電圧検出手段の出力レベルやドライバ３７，３８の論理を適宜反転させることにより、単調減少するソフトスタート信号を適用することも可能である。   In the above description, the soft start signal has been described as monotonically increasing, but a soft start signal that monotonously decreases by applying appropriate inversion of the output level of the voltage detection means and the logic of the drivers 37 and 38 is applied. Is also possible.

本発明の第１の実施形態を示す回路図である。1 is a circuit diagram showing a first embodiment of the present invention. 第１の実施形態の動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of 1st Embodiment. 本発明の第２の実施形態を示す回路図である。It is a circuit diagram which shows the 2nd Embodiment of this invention. 従来の昇降圧型ＤＣ−ＤＣコンバータの回路構成図である。It is a circuit block diagram of the conventional buck-boost type DC-DC converter. 従来の昇降圧型ＤＣ−ＤＣコンバータの動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of the conventional buck-boost type DC-DC converter. 昇圧回路１２のスイッチング素子を駆動するドライブ回路の電源が入力電圧から供給されている、従来の昇降圧型ＤＣ−ＤＣコンバータのソフトスタート動作について説明するための波形図である。It is a wave form diagram for demonstrating the soft start operation | movement of the conventional buck-boost type DC-DC converter in which the power supply of the drive circuit which drives the switching element of the booster circuit 12 is supplied from the input voltage. 昇圧回路１２のスイッチング素子を駆動するドライブ回路の電源が出力電圧から供給されている、従来の昇降圧型ＤＣ−ＤＣコンバータのソフトスタート動作について説明するための波形図である。It is a wave form diagram for demonstrating the soft start operation | movement of the conventional buck-boost type DC-DC converter in which the power supply of the drive circuit which drives the switching element of the booster circuit 12 is supplied from the output voltage.

符号の説明Explanation of symbols

１０ コンバータ部
１１ 降圧回路
１２ 昇圧回路
２０，２０ａ 制御ＩＣ
２１，２１ａ 外付け回路部
３１ 演算増幅器
３２ 定電流源
３３，４０ レベルシフト回路
３４ 三角波発振器
３５，３６ コンパレータ
３７，３８ ドライバ
５０ 降圧用カウンタ
５２ 昇圧用カウンタ
５１，５３ Ｄ／Ａコンバータ
５４ デコーダ
５５ インバータゲート
５６，５７ ＡＮＤゲート
Ｑ１ 半導体スイッチ（ＰチャネルＭＯＳＦＥＴ）
Ｑ２ 半導体スイッチ（ＮチャネルＭＯＳＦＥＴ）
Ｄ１，Ｄ２ ダイオード
Ｌ インダクタ
Ｃｏｕｔ 出力コンデンサ
Ｃｓ コンデンサ
Ｒ２，Ｒ２ 抵抗
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電圧
ＣＳ１，ＣＳ２ ソフトスタート信号
Ｖｅｒｒ１，Ｖｅｒｒ２ エラー信号 10 converter section 11 step-down circuit 12 step-up circuit 20, 20a control IC
21, 21a External circuit section 31 Operational amplifier 32 Constant current source 33, 40 Level shift circuit 34 Triangular wave oscillator 35, 36 Comparator 37, 38 Driver 50 Step-down counter 52 Step-up counter 51, 53 D / A converter 54 Decoder 55 Inverter Gate 56, 57 AND gate Q1 Semiconductor switch (P-channel MOSFET)
Q2 Semiconductor switch (N-channel MOSFET)
D1, D2 Diode L Inductor Cout Output capacitor Cs Capacitor R2, R2 Resistance Vin Input voltage Vout Output voltage Vref Reference voltage CS1, CS2 Soft start signal Verr1, Verr2 Error signal

Claims (6)

第１のスイッチング素子を有する降圧回路と第２のスイッチング素子を有する昇圧回路が入力端子と出力端子の間に設けられたＤＣ−ＤＣコンバータを制御して、定常時は前記入力端子に入力される直流入力電圧を目標電圧値に等しい直流出力電圧に変換して前記出力端子から出力し、起動時は前記第１および第２のスイッチング素子のオン時比率を時間の経過と共に漸増するソフトスタート動作を前記降圧回路と昇圧回路のそれぞれで行うことにより前記直流出力電圧を前記目標電圧値より充分低いレベルから前記目標電圧値に向け緩やかに立ち上げるソフトスタートを行う昇降圧型ＤＣ−ＤＣコンバータの制御装置において、
前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作より遅れて開始することを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御装置。 A step-down circuit having a first switching element and a step-up circuit having a second switching element control a DC-DC converter provided between an input terminal and an output terminal, and are input to the input terminal in a steady state. A soft start operation is performed in which a DC input voltage is converted into a DC output voltage equal to a target voltage value and output from the output terminal, and the on-time ratio of the first and second switching elements is gradually increased over time at the time of startup. In a control device for a step-up / step-down DC-DC converter that performs a soft start by gradually increasing the DC output voltage from a level sufficiently lower than the target voltage value toward the target voltage value by performing each of the step-down circuit and the step-up circuit. ,
A control device for a step-up / step-down DC-DC converter, wherein a soft start operation of the step-up circuit is started later than a soft start operation of the step-down circuit. 前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作が完了してから開始し、前記降圧回路のソフトスタートが開始するまでは前記第２のスイッチング素子をオフに保つことを特徴とする請求項１に記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。 The soft start operation of the booster circuit is started after the soft start operation of the step-down circuit is completed, and the second switching element is kept off until the soft start of the step-down circuit starts. Item 5. The step-up / step-down DC-DC converter control device according to Item 1. 前記起動時にレベルが時間と共に上昇または下降する第１および第２のソフトスタート信号を生成するソフトスタート信号生成手段、所定の上限レベルと下限レベルの間で上昇と下降を繰り返す発振信号を生成する発振手段、前記起動時に前記第１のソフトスタート信号と前記発振信号の比較結果に基づき前記降圧回路のソフトスタート動作を制御する第１の比較制御手段、前記起動時に前記第２のソフトスタート信号と前記発振信号の比較結果に基づき前記昇圧回路のソフトスタート動作を制御する第２の比較制御手段、を有し、
前記第１のソフトスタート信号が所定値に達してから前記第２のソフトスタート信号のレベルの上昇または下降を開始することを特徴とする請求項１または２に記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。 Soft start signal generating means for generating first and second soft start signals whose levels rise or fall with time at the time of startup, and oscillation that generates an oscillation signal that repeatedly rises and falls between a predetermined upper limit level and lower limit level Means for controlling a soft start operation of the step-down circuit based on a comparison result between the first soft start signal and the oscillation signal at the time of startup, and the second soft start signal at the time of startup Second comparison control means for controlling the soft start operation of the booster circuit based on the comparison result of the oscillation signal;
3. The step-up / step-down DC-DC converter according to claim 1, wherein the second soft start signal starts increasing or decreasing after the first soft start signal reaches a predetermined value. 4. Control device. 前記直流出力電圧を検出する電圧検出回路と、前記電圧検出手段の出力電圧値を基準電圧値と比較して第１の誤差信号を出力する誤差増幅回路と、第１の誤差信号を一定電圧レベルシフトして第２の誤差信号を得る第１のレベルシフト回路を備え、
前記第１のスイッチング素子がＰチャネルＭＯＳＦＥＴであり、前記第２のスイッチング素子がＮチャネルＭＯＳＦＥＴであり、前記第１の比較制御手段が前記第１の誤差信号および前記第１のソフトスタート信号と前記発振信号とを比較する第１のコンパレータ回路および該第１のコンパレータ回路の出力に基づき前記ＰチャネルＭＯＳＦＥＴのゲートに駆動信号を出力する第１のドライブ回路を有し、前記第２の比較制御手段が前記第２の誤差信号および前記第２のソフトスタート信号と前記発振信号とを比較する第２のコンパレータ回路および該第２のコンパレータ出力回路の出力に基づき前記ＮチャネルＭＯＳＦＥＴのゲートに駆動信号を出力する第１のドライブ回路を有することを特徴とする請求項３に記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。 A voltage detection circuit for detecting the DC output voltage; an error amplifier circuit for outputting a first error signal by comparing an output voltage value of the voltage detection means with a reference voltage value; and a first error signal at a constant voltage level. A first level shift circuit for shifting to obtain a second error signal;
The first switching element is a P-channel MOSFET, the second switching element is an N-channel MOSFET, and the first comparison control means includes the first error signal, the first soft start signal, and the A first comparator circuit for comparing the oscillation signal and a first drive circuit for outputting a drive signal to the gate of the P-channel MOSFET based on the output of the first comparator circuit; Based on the output of the second comparator circuit for comparing the second error signal, the second soft start signal and the oscillation signal, and the output of the second comparator output circuit, a drive signal is applied to the gate of the N-channel MOSFET. The step-up / step-down DC-DC according to claim 3, further comprising a first drive circuit for outputting. The control device of the converter. 前記ソフトスタート信号生成手段がコンデンサおよび該コンデンサを充電して前記第１のソフトスタート信号を生成する定電流回路、および第１のソフトスタート信号を一定電圧レベルシフトして第２のソフトスタート信号を得る第２のレベルシフト回路を有することを特徴とする請求項３または４に記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。 The soft start signal generating means charges a capacitor and a constant current circuit for generating the first soft start signal by charging the capacitor; and a second soft start signal is generated by shifting the first soft start signal by a constant voltage level. 5. The control device for a step-up / step-down DC-DC converter according to claim 3, further comprising a second level shift circuit to be obtained. 前記ソフトスタート信号生成手段が、第１のソフトスタート信号生成する第１のカウンタおよび第１のＤ／Ａコンバータ、第２のソフトスタート信号生成する第２のカウンタおよび第２のＤ／Ａコンバータとを有し、前記第１のカウンタのカウント値が所定値に達してから前記第２のカウンタのカウント動作を開始することを特徴とする請求項３または４に記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。
A first counter for generating a first soft start signal and a first D / A converter; a second counter for generating a second soft start signal; and a second D / A converter; The step-up / step-down DC-DC converter according to claim 3 or 4, wherein the count operation of the second counter is started after the count value of the first counter reaches a predetermined value. Control device.
JP2004175481A 2004-06-14 2004-06-14 Control device for step-up / step-down DC-DC converter Active JP4487649B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004175481A JP4487649B2 (en) 2004-06-14 2004-06-14 Control device for step-up / step-down DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004175481A JP4487649B2 (en) 2004-06-14 2004-06-14 Control device for step-up / step-down DC-DC converter

Publications (2)

Publication Number Publication Date
JP2005354860A true JP2005354860A (en) 2005-12-22
JP4487649B2 JP4487649B2 (en) 2010-06-23

Family

ID=35588835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175481A Active JP4487649B2 (en) 2004-06-14 2004-06-14 Control device for step-up / step-down DC-DC converter

Country Status (1)

Country Link
JP (1) JP4487649B2 (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819851B1 (en) * 2006-06-09 2008-04-08 한국과학기술원 DC/DC step-up converter and control method thereof
JP2008099503A (en) * 2006-10-16 2008-04-24 Yaskawa Electric Corp Power converter with electric double-layer capacitor applied, and charging method of the electric double-layer capacitor
KR100946795B1 (en) 2007-12-28 2010-03-11 인하대학교 산학협력단 Step-Down Digital to Digital Converter using low power buffer
JP2010279128A (en) * 2009-05-27 2010-12-09 Nec Corp Dc-dc converter and start control method thereof
JP2012090476A (en) * 2010-10-21 2012-05-10 Fujitsu Telecom Networks Ltd Power supply unit
JP2012135211A (en) * 2006-06-16 2012-07-12 Fujitsu Semiconductor Ltd Control circuit for step-up/down dc-dc converter, control method for step-up/down dc-dc converter, and step-up/down dc-dc converter
WO2012144178A1 (en) * 2011-04-22 2012-10-26 シャープ株式会社 Backlight system
JP2013013165A (en) * 2011-06-28 2013-01-17 Nichicon Corp Ac/dc conversion device
JP2014131441A (en) * 2012-12-28 2014-07-10 Auto Network Gijutsu Kenkyusho:Kk Step-up/down circuit
US9203383B2 (en) 2013-03-14 2015-12-01 Sandisk Technologies Inc. Digital soft start with continuous ramp-up
JP2016082647A (en) * 2014-10-14 2016-05-16 株式会社オートネットワーク技術研究所 Transformer
DE102015115637A1 (en) * 2015-09-16 2017-03-16 Borgwarner Ludwigsburg Gmbh Method for limiting the inrush current of a boost converter
CN108712074A (en) * 2018-05-30 2018-10-26 上海建桥学院 Step-up/step-down dc-dc converter and its control of soft method
CN109952704A (en) * 2016-11-14 2019-06-28 西门子瑞士有限公司 Amplifier circuit and method for running amplifier circuit
JP2020014346A (en) * 2018-07-19 2020-01-23 住友電気工業株式会社 Power conversion device
CN117040263A (en) * 2023-08-03 2023-11-10 北京伽略电子股份有限公司 Soft start circuit

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819851B1 (en) * 2006-06-09 2008-04-08 한국과학기술원 DC/DC step-up converter and control method thereof
JP2012135211A (en) * 2006-06-16 2012-07-12 Fujitsu Semiconductor Ltd Control circuit for step-up/down dc-dc converter, control method for step-up/down dc-dc converter, and step-up/down dc-dc converter
JP2008099503A (en) * 2006-10-16 2008-04-24 Yaskawa Electric Corp Power converter with electric double-layer capacitor applied, and charging method of the electric double-layer capacitor
KR100946795B1 (en) 2007-12-28 2010-03-11 인하대학교 산학협력단 Step-Down Digital to Digital Converter using low power buffer
JP2010279128A (en) * 2009-05-27 2010-12-09 Nec Corp Dc-dc converter and start control method thereof
JP2012090476A (en) * 2010-10-21 2012-05-10 Fujitsu Telecom Networks Ltd Power supply unit
WO2012144178A1 (en) * 2011-04-22 2012-10-26 シャープ株式会社 Backlight system
JP2013013165A (en) * 2011-06-28 2013-01-17 Nichicon Corp Ac/dc conversion device
JP2014131441A (en) * 2012-12-28 2014-07-10 Auto Network Gijutsu Kenkyusho:Kk Step-up/down circuit
US9203383B2 (en) 2013-03-14 2015-12-01 Sandisk Technologies Inc. Digital soft start with continuous ramp-up
JP2016082647A (en) * 2014-10-14 2016-05-16 株式会社オートネットワーク技術研究所 Transformer
DE102015115637A1 (en) * 2015-09-16 2017-03-16 Borgwarner Ludwigsburg Gmbh Method for limiting the inrush current of a boost converter
US9812955B2 (en) 2015-09-16 2017-11-07 Borgwarner Ludwigsburg Gmbh Method for limiting the starting current of a step-up-converter
CN109952704A (en) * 2016-11-14 2019-06-28 西门子瑞士有限公司 Amplifier circuit and method for running amplifier circuit
CN109952704B (en) * 2016-11-14 2023-07-21 西门子瑞士有限公司 Amplifier circuit and method for operating an amplifier circuit
CN108712074A (en) * 2018-05-30 2018-10-26 上海建桥学院 Step-up/step-down dc-dc converter and its control of soft method
CN108712074B (en) * 2018-05-30 2019-09-27 上海建桥学院 Step-up/step-down dc-dc converter and its control of soft method
JP2020014346A (en) * 2018-07-19 2020-01-23 住友電気工業株式会社 Power conversion device
JP7059140B2 (en) 2018-07-19 2022-04-25 住友電気工業株式会社 Power converter
CN117040263A (en) * 2023-08-03 2023-11-10 北京伽略电子股份有限公司 Soft start circuit
CN117040263B (en) * 2023-08-03 2024-04-12 北京伽略电子股份有限公司 Soft start circuit

Also Published As

Publication number Publication date
JP4487649B2 (en) 2010-06-23

Similar Documents

Publication Publication Date Title
JP5195182B2 (en) Current mode control switching regulator
JP4997891B2 (en) DC-DC converter and control method of DC-DC converter
JP5504685B2 (en) Switching regulator and operation control method thereof
JP5211959B2 (en) DC-DC converter
KR101131262B1 (en) Current mode control type switching regulator
JP5287030B2 (en) DC-DC converter and control method
US7804285B2 (en) Control of operation of switching regulator to select PWM control or PFM control based on phase comparison
JP4618339B2 (en) DC-DC converter
US8471543B2 (en) DC-DC converter with slope compensation circuit and DC voltage conversion method thereof
JP5332248B2 (en) Power supply
JP4791762B2 (en) Switching regulator control circuit, power supply device using the same, and electronic equipment
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP4857925B2 (en) Multi-output DC / DC converter
JP2008228514A (en) Switching regulator and operation control method therefor
JP2007282354A (en) Switching control circuit
JP5456495B2 (en) Buck-boost switching power supply control circuit, buck-boost switching power supply, and buck-boost switching power supply control method
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
JP5304173B2 (en) Power supply voltage control circuit and DC-DC converter
JP4938425B2 (en) Switching control circuit
JP5515390B2 (en) Switching power supply
JP4983275B2 (en) DC / DC converter
JP2006174630A (en) Method and circuit for controlling switching regulator and power supply unit
JP5071145B2 (en) Control circuit, power supply control semiconductor integrated circuit, and DC-DC converter
JP2013150550A (en) Power supply voltage control circuit and power supply voltage control method
JP2010161915A (en) Switching control circuit

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4487649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250