JP2005286282A - Method of manufacturing simox substrate and simox substrate resulting from same - Google Patents
Method of manufacturing simox substrate and simox substrate resulting from same Download PDFInfo
- Publication number
- JP2005286282A JP2005286282A JP2004127527A JP2004127527A JP2005286282A JP 2005286282 A JP2005286282 A JP 2005286282A JP 2004127527 A JP2004127527 A JP 2004127527A JP 2004127527 A JP2004127527 A JP 2004127527A JP 2005286282 A JP2005286282 A JP 2005286282A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- wafer
- heat treatment
- layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、シリコン単結晶本体に埋込み酸化層(Buried Oxide)を介して単結晶シリコン層(以下、SOI層という。)が形成されたSOI(Silicon-On-Insulator)基板のうち、SIMOX(Separation by Implanted Oxygen)技術によるSIMOX基板の製造方法及び該方法により得られるSIMOX基板に関するものである。更に詳しくは、デバイス工程での重金属汚染を基板内部に効率良く捕獲し得るSIMOX基板の製造方法及び該方法により得られるSIMOX基板に関するものである。 The present invention relates to a SIMOX (Separation) among SOI (Silicon-On-Insulator) substrates in which a single crystal silicon layer (hereinafter referred to as SOI layer) is formed in a silicon single crystal body through a buried oxide layer (Buried Oxide). by Implanted Oxygen) technology and a SIMOX substrate obtained by the method. More specifically, the present invention relates to a method for manufacturing a SIMOX substrate capable of efficiently capturing heavy metal contamination in a device process inside the substrate, and a SIMOX substrate obtained by the method.
SOI基板は、(1)素子と基板間の寄生容量を低減できるのでデバイス動作の高速化が可能であり、(2)放射線耐圧に優れており、(3)誘電体分離が容易のため高集積化が可能である、更に(4)耐ラッチアップの特性を向上できる等の非常に優れた特徴を有する。現在SOI基板の製造方法には、大きく2つに分類できる。一つの方法は、薄膜化される活性ウェーハと、支持ウェーハを貼合せて形成する貼合せ法であり、他の方法はウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域に埋込み酸化層を形成するSIMOX法である。特にSIMOX法は製造工程数が少ないため将来的に有効な手法として期待されている。
SIMOX基板の製造方法としては、シリコン単結晶基板の一方の主面を鏡面加工した後に、この鏡面加工面から酸素イオンをインプランテーションにより基板中の所定深さに注入する酸素イオン注入工程と、酸素イオンを注入した基板に酸化雰囲気下、高温熱処理を施すことにより基板内部に埋込み酸化層を形成する高温熱処理工程から構成される。具体的には、シリコン単結晶基板を500℃〜650℃の温度に保持し、基板表面から1017〜1018個/cm2程度の酸素原子イオン或いは酸素分子イオンを所定の深さに注入する。引続き酸素イオンを注入したシリコン基板を500℃〜700℃の温度に保持した熱処理炉内に投入し、スリップを発生させないように徐々に昇温を開始して1300℃〜1390℃程度の温度で10時間程度の熱処理を施す。この高温熱処理により基板内部に注入された酸素イオンがシリコンと反応して基板内部に埋込み酸化層が形成される。
The SOI substrate (1) can reduce the parasitic capacitance between the element and the substrate, so that the device operation speed can be increased, (2) it has excellent radiation withstand voltage, and (3) it is highly integrated due to easy dielectric separation. It has excellent characteristics such as (4) improved latch-up resistance characteristics. There are two main methods for manufacturing SOI substrates. One method is a bonding method in which an active wafer to be thinned and a supporting wafer are bonded to each other, and the other method is to implant oxygen ions from the wafer surface into a region of a predetermined depth from the wafer surface. This is a SIMOX method for forming a buried oxide layer. In particular, the SIMOX method is expected as an effective method in the future because the number of manufacturing steps is small.
As a method for manufacturing a SIMOX substrate, an oxygen ion implantation step in which one main surface of a silicon single crystal substrate is mirror-finished and oxygen ions are implanted from the mirror-finished surface to a predetermined depth in the substrate by implantation, The substrate includes a high temperature heat treatment process in which a buried oxide layer is formed inside the substrate by performing high temperature heat treatment in an oxidizing atmosphere on the substrate into which ions are implanted. Specifically, the silicon single crystal substrate maintained at a temperature of 500 ° C. to 650 ° C., implanting oxygen atom ion or an oxygen molecule ion 1017 about 18 / cm 2 from the substrate surface to a predetermined depth . Subsequently, the silicon substrate into which oxygen ions were implanted was put into a heat treatment furnace maintained at a temperature of 500 ° C. to 700 ° C., and the temperature was gradually raised so as not to generate slip, and a temperature of about 1300 ° C. to 1390 ° C. Apply heat treatment for about an hour. Oxygen ions implanted into the substrate by this high temperature heat treatment react with silicon to form a buried oxide layer inside the substrate.
一方、デバイス製造プロセスにおいて、デバイス特性に直接的悪影響を及ぼす金属を基板表面から除去するゲッタリング技術としては、基板裏面にサンドブラストで歪みをつける方法、基板裏面に多結晶シリコン膜を堆積する方法、基板裏面に高濃度のリンを注入する方法などの外部ゲッタリング法(External Gettering)があるが、シリコン基板内部に析出した酸素析出物に起因する結晶欠陥の歪場を利用する内部ゲッタリング法(Intrinsic Gettering)が量産性に優れ、かつクリーンなゲッタリング方法として一部では量産に用いられている。
しかしながら一般的にSIMOX基板は基板内部に埋込み酸化層を形成するために、酸素イオン注入後1300℃前後の高温熱処理が必要とされているため、この高温熱処理によってバルク層中に内部ゲッタリングシンクである酸素析出物を形成することは困難であるといわれていた。
On the other hand, in the device manufacturing process, as gettering technology for removing metal from the substrate surface that directly affects device characteristics, a method of distorting the back surface of the substrate by sandblasting, a method of depositing a polycrystalline silicon film on the back surface of the substrate, There is an external gettering method such as a method of injecting high-concentration phosphorus into the backside of the substrate, but an internal gettering method that uses the strain field of crystal defects caused by oxygen precipitates deposited inside the silicon substrate ( Intrinsic Gettering) is excellent in mass production and is partly used for mass production as a clean gettering method.
However, since a SIMOX substrate generally requires a high-temperature heat treatment at around 1300 ° C. after oxygen ion implantation in order to form a buried oxide layer inside the substrate, an internal gettering sink is formed in the bulk layer by this high-temperature heat treatment. It was said that it was difficult to form certain oxygen precipitates.
この上述した問題点を解決する方策として、シリコン単結晶基板に酸素イオンを注入したのち、基板を水素雰囲気又は酸素を少量含む窒素雰囲気中で、1200〜1300℃の温度で6〜12時間熱処理を施して埋込み酸化層を形成した後、低温から高温で段階的又は連続的に温度を上昇させて熱処理を施す半導体基板の製造方法が提案されている(例えば、特許文献1参照。)。この特許文献1に示される具体的な熱処理の条件として、段階的な熱処理方法を500℃から出発し、50〜100℃の段階で順次上昇させ、最終温度を850℃までとする方法、連続的な熱処理方法を500℃から出発し、0.2〜1.0℃/分の勾配で、最終温度を850℃とする方法が記載されている。しかし、SIMOX基板の埋込み酸化層を形成するために1300℃程度の高温熱処理を施すことで結晶引上げ時に起因する酸素析出核の縮小及び消滅が起こっているため、上記特許文献1に示される熱処理条件では酸素析出物の成長が抑制されるため最終到達温度が850℃では十分なゲッタリング効果が得られていなかった。
As a measure for solving the above-mentioned problems, after implanting oxygen ions into a silicon single crystal substrate, the substrate is subjected to heat treatment at a temperature of 1200 to 1300 ° C. for 6 to 12 hours in a hydrogen atmosphere or a nitrogen atmosphere containing a small amount of oxygen. There has been proposed a method for manufacturing a semiconductor substrate, in which a buried oxide layer is formed by applying a heat treatment stepwise or continuously from a low temperature to a high temperature (see, for example, Patent Document 1). As a specific heat treatment condition shown in
また、部分的に埋込み酸化層が形成されない領域を有し、かつシリコン単結晶基板バルクもしくはシリコン単結晶基板裏面に、結晶欠陥もしくは結晶歪みによるゲッタリング手段が付与された構造を有するSIMOX基板及びその製造方法が提案されている(例えば、特許文献2参照。)。この特許文献2では、埋込み酸化層が断片的に表層近傍に形成されており、ゲッタリングするための熱処理条件が500〜900℃の範囲で酸素析出核を形成、密度は105個/cm3〜109個/cm3の範囲であり、第2の熱処理として1000〜1150℃の範囲で上記析出核を成長させ析出物にしてもよいと記載されている。 Further, a SIMOX substrate having a region in which a buried oxide layer is not partially formed and having a structure in which gettering means due to crystal defects or crystal distortion is provided on a silicon single crystal substrate bulk or a silicon single crystal substrate back surface, and A manufacturing method has been proposed (see, for example, Patent Document 2). In Patent Document 2, the buried oxide layer is formed in the vicinity of the surface layer in a piecewise manner, and oxygen precipitation nuclei are formed in a heat treatment condition for gettering in the range of 500 to 900 ° C., and the density is 10 5 / cm 3. in the range of 10 9 / cm 3, it is described that may be the precipitation nuclei are grown precipitates in the range of 1000 to 1150 ° C. as a second heat treatment.
しかし、実施例のなかに従来技術によるSIMOX、すなわちウェーハ全面に埋込み酸化膜が成長したSIMOXを参照サンプルとして重金属の定量汚染による基板表面の結晶欠陥発生量を評価しているが、部分埋込み酸化膜の実施例では表面欠陥がほとんど観察されていないのに対して、従来SIMOXでは105〜106個/cm2のピット及び積層欠陥が観察されている。すなわち特許文献1でも完全なゲッタリング技術が確立していないことを意味している。
一方、SIMOX基板を製造する際の特徴として埋込み酸化層の直下には厚さ200nm程度の欠陥集合層が必然的に形成され、この欠陥集合層にはゲッタリング効果があることが開示されている(例えば、非特許文献1参照。)。即ち、非特許文献1に開示された内容を踏まえると、SIMOX基板の製造工程において突発的に重金属汚染が発生したとき、上記特許文献1や上記特許文献2に示されるSIMOX基板の酸素析出物では十分なゲッタリング効果を得ることができない場合、埋込み酸化層直下の欠陥集合層にも重金属が捕獲されてしまうことが考えられる。
On the other hand, it is disclosed that a defect assembly layer having a thickness of about 200 nm is inevitably formed immediately below the buried oxide layer as a feature when manufacturing a SIMOX substrate, and this defect assembly layer has a gettering effect. (For example, refer
また、近年SIMOX基板のSOI層における薄膜化が要望されていることから、埋込み酸化層直下の欠陥集合層に捕獲された重金属汚染領域がデバイス特性に影響を与える可能性があり、少なくともデバイス特性に影響を与えず、かつプロセス中での突発的な重金属汚染を効率良く捕獲できるゲッタリング源を有するSIMOX基板の設計が必要となっていた。 In recent years, there has been a demand for thinning of the SOI layer of the SIMOX substrate, so that the heavy metal contamination region trapped in the defect assembly layer immediately below the buried oxide layer may affect the device characteristics. It has been necessary to design a SIMOX substrate having a gettering source that has no influence and can efficiently capture sudden heavy metal contamination in the process.
本発明の目的は、欠陥集合層の重金属捕獲濃度を低減させ、かつバルク層内部に重金属を効率良く捕獲し得る、SIMOX基板の製造方法及び該方法により得られるSIMOX基板を提供することにある。 An object of the present invention is to provide a method for manufacturing a SIMOX substrate and a SIMOX substrate obtained by the method, which can reduce the concentration of heavy metals in a defect assembly layer and efficiently capture heavy metals inside the bulk layer.
請求項1に係る発明は、図1(a)〜図1(e)に示すように、シリコンウェーハ11の内部に酸素イオンを注入する工程と、ウェーハ11を酸素と不活性ガスとの混合ガス雰囲気中、1300〜1390℃で第1熱処理することにより、ウェーハ11表面から所定の深さの領域に埋込み酸化層12を形成するとともに埋込み酸化層12上のウェーハ表面にSOI層13を形成する工程とを含むSIMOX基板の製造方法の改良である。
その特徴ある構成は、酸素イオン注入する前のシリコンウェーハ11が8×1017〜1.8×1018atoms/cm3(旧ASTM)の酸素濃度を有し、埋込み酸化層12がウェーハ全面にわたって形成され、第1熱処理したウェーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中、400〜900℃で1〜96時間第2熱処理することにより、埋込み酸化層12の直下に形成される欠陥集合層14aより下方のバルク層14に酸素析出核14bを形成する工程と、第2熱処理したウェーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中、第2熱処理温度より高い900〜1250℃で1〜96時間第3熱処理することにより、バルク層14に形成された酸素析出核14bを酸素析出物14cに成長させる工程とを含むところにある。
請求項1に係る発明では、欠陥集合層14aより下方のバルク層14に酸素析出物14cからなるゲッタリング源を有し、酸素析出物14cの密度が1×108〜1×1012個/cm3であり、酸素析出物14cのサイズが50nm以上であるSIMOX基板を得ることができる。
As shown in FIGS. 1A to 1E, the invention according to
The characteristic structure is that the silicon wafer 11 before the oxygen ion implantation has an oxygen concentration of 8 × 10 17 to 1.8 × 10 18 atoms / cm 3 (former ASTM), and the buried
In the invention according to
請求項2に係る発明は、請求項1に係る発明であって、第2熱処理が400℃から900℃の一部範囲又は全ての範囲において0.1〜5.0℃/分の速度で昇温することにより1〜96時間の範囲内で行われ、第3熱処理が900℃から1250℃の一部範囲又は全ての範囲において0.1〜20℃/分の速度で昇温することにより1〜96時間の範囲内で行われる製造方法である。
The invention according to claim 2 is the invention according to
請求項3に係る発明は、シリコンウェーハ11の内部に酸素イオンを注入する工程と、ウェーハ11を酸素と不活性ガスとの混合ガス雰囲気中、1300〜1390℃で第1熱処理することにより、ウェーハ11表面から所定の深さの領域に埋込み酸化層12を形成するとともに埋込み酸化層12上のウェーハ表面にSOI層13を形成する工程とを含むSIMOX基板の製造方法の改良である。
その特徴ある構成は、酸素イオン注入する前のシリコンウェーハ11が8×1017〜1.8×1018atoms/cm3(旧ASTM)の酸素濃度を有し、埋込み酸化層12がウェーハ全面にわたって又は部分的に形成され、第1熱処理したウェーハを1050〜1350℃で1〜900秒間保持させた後、その後降温速度10℃/秒以上で降温する急速熱処理を施すことにより、埋込み酸化層12より下方のバルク層14に空孔を注入する工程と、急速熱処理したウェーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中、500〜1000℃で1〜96時間第2熱処理することにより、埋込み酸化層12の直下に形成される欠陥集合層14aより下方のバルク層14に酸素析出核14bを形成する工程とを含むところにある。
請求項3に係る発明では、第2熱処理までを行ったSIMOX基板を半導体デバイスメーカーのデバイス製造工程で熱処理すると、上記酸素析出核が酸素析出物に成長し、ウェーハ全面にわたってIG効果を有するようになる。
According to a third aspect of the present invention, a wafer is obtained by first implanting oxygen ions into the
The characteristic structure is that the silicon wafer 11 before the oxygen ion implantation has an oxygen concentration of 8 × 10 17 to 1.8 × 10 18 atoms / cm 3 (former ASTM), and the buried
In the invention according to claim 3, when the SIMOX substrate that has been subjected to the second heat treatment is heat-treated in the device manufacturing process of the semiconductor device manufacturer, the oxygen precipitation nuclei grow into oxygen precipitates and have an IG effect over the entire wafer surface. Become.
請求項4に係る発明は、請求項3に係る発明であって、第2熱処理したウェーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中、第2熱処理温度より高い900〜1250℃で1〜96時間第3熱処理することにより、バルク層14に形成された酸素析出核14bを酸素析出物14cに成長させる工程を更に含む製造方法である。
請求項5に係る発明は、請求項3に係る発明であって、第2熱処理が500℃から1000℃の一部範囲又は全ての範囲において0.1〜5.0℃/分の速度で昇温することにより1〜96時間の範囲内で行われる製造方法である。
請求項6に係る発明は、請求項4に係る発明であって、第3熱処理が900℃から1250℃の一部範囲又は全ての範囲において0.1〜20℃/分の速度で昇温することにより1〜96時間の範囲内で行われる製造方法である。
The invention according to claim 4 is the invention according to claim 3, wherein the second heat-treated wafer is in an atmosphere of oxygen, nitrogen, argon, hydrogen or a mixed gas thereof at 900 to 1250 ° C. higher than the second heat treatment temperature. The manufacturing method further includes the step of growing the
The invention according to claim 5 is the invention according to claim 3, wherein the second heat treatment is performed at a rate of 0.1 to 5.0 ° C./min in a partial range or all ranges of 500 ° C. to 1000 ° C. It is a manufacturing method performed within a range of 1 to 96 hours by heating.
The invention according to claim 6 is the invention according to claim 4, wherein the third heat treatment is performed at a rate of 0.1 to 20 ° C./min in a partial range or all ranges from 900 ° C. to 1250 ° C. This is a production method carried out within a range of 1 to 96 hours.
請求項7に係る発明は、図1(e)又は図2(f)に示すように、請求項1ないし6いずれか1項に記載の方法から製造されたSIMOX基板であって、ウェーハ表面から所定の深さの領域に形成された埋込み酸化層12と、埋込み酸化層上のウェーハ表面に形成されたSOI層13と、埋込み酸化層12の直下に形成された欠陥集合層14aと、埋込み酸化層12の下方のバルク層14とを備え、欠陥集合層14aより下方のバルク層14に酸素析出物14cからなるゲッタリング源を有し、酸素析出物14cの密度が1×108〜1×1012個/cm3であり、酸素析出物14cのサイズが50nm以上であることを特徴とするSIMOX基板である。
請求項7に係る発明では、欠陥集合層14aより下方のバルク層14に酸素析出物14cからなるゲッタリング源を有し、酸素析出物14cの密度が1×108〜1×1012個/cm3であり、酸素析出物14cのサイズが50nm以上であるので欠陥集合層14aよりも強いゲッタリング源となるため、従来欠陥集合層14aに捕獲されていた重金属汚染物のほとんどを欠陥集合層に捕獲させることなくバルク層14の酸素析出物14cにゲッタリングすることができる。
The invention according to claim 7 is a SIMOX substrate manufactured from the method according to any one of
In the invention according to claim 7, the
本発明のSIMOX基板では、欠陥集合層より下方のバルク層に酸素析出物からなるゲッタリング源を有し、酸素析出物の密度が1×108〜1×1012個/cm3であり、酸素析出物のサイズが50nm以上であるので欠陥集合層よりも強いゲッタリング源となるため、欠陥集合層の重金属捕獲濃度を低減させることができ、かつバルク層内部に重金属を効率良く捕獲することができる。 In the SIMOX substrate of the present invention, the bulk layer below the defect assembly layer has a gettering source made of oxygen precipitates, and the density of oxygen precipitates is 1 × 10 8 to 1 × 10 12 pieces / cm 3 , Since the size of the oxygen precipitate is 50 nm or more, it becomes a stronger gettering source than the defect assembly layer, so that the heavy metal capture concentration of the defect assembly layer can be reduced and the heavy metal can be efficiently captured inside the bulk layer. Can do.
次に本発明を実施するための第1の最良の形態を図面に基づいて説明する。
本発明はシリコンウェーハ内部に酸素イオンを注入した後、熱処理することによりウェーハ表面から所定の深さの領域に埋込み酸化層が形成され、そのウェーハ表面にSOI層が形成されたSIMOX基板に関するものである。そして、図1に示すように、本発明におけるSIMOX基板の製造方法は、酸素イオンを注入した後のウェーハ11を3段階に熱処理し、その後ウェーハ11表面に形成された酸化膜11b,11cを除去するものである。これらの各工程を以下に示す。
Next, a first best mode for carrying out the present invention will be described with reference to the drawings.
The present invention relates to a SIMOX substrate in which oxygen ions are implanted into a silicon wafer and then a heat treatment is performed to form a buried oxide layer in a region at a predetermined depth from the wafer surface, and an SOI layer is formed on the wafer surface. is there. As shown in FIG. 1, the SIMOX substrate manufacturing method according to the present invention heat-treats the
(1−1)酸素イオン注入工程
先ず図1(a)に示すように、シリコンウェーハ11を準備してこのウェーハ11に酸素イオンを注入する。準備した酸素イオン注入する前のシリコンウェーハ11は8×1017〜1.8×1018atoms/cm3(旧ASTM)の酸素濃度を有するものが準備される。この準備するシリコンウェーハはエピタキシャルウェーハもしくはアニールウェーハでも良い。
(1-1) Oxygen Ion Implantation Step First, as shown in FIG. 1A, a
そして準備されたこのようなシリコンウェーハ11の内部に酸素イオンを注入する。この酸素イオンの注入は従来から行われている手段と同一の手段により行われる。そして、最終的に得られたSIMOX基板におけるSOI層13の厚さが10〜200nm、好ましくは20〜100nmになるように、ウェーハ11表面から所定の深さの領域11aに酸素イオンが注入される。SOI層13の厚さが10nm未満であるとSOI層13の厚さを制御することが困難であり、SOI層13の厚さが200nmを越えると酸素イオン注入機の加速電圧上困難である。
Then, oxygen ions are implanted into the
(1−2)第1熱処理工程
次に図1(b)に示すように、酸素イオンが注入されたウェーハ11を酸素と不活性ガスとの混合ガス雰囲気中、1300〜1390℃の温度で第1熱処理する。不活性ガスとしてはアルゴンガスや窒素ガスが挙げられる。従って、この第1熱処理のガス雰囲気は、酸素とアルゴンの混合ガス、又は酸素と窒素の混合ガスであることが好ましい。そして、この第1熱処理の熱処理時間は1〜20時間、好ましくは10〜20時間であることが好ましい。
この第1熱処理により、ウェーハ11表面及び裏面には酸化膜11b,11cが形成され、ウェーハ11表面から所定の深さの領域11aには埋込み酸化層12がウェーハ全面にわたって形成される。更に、表側の酸化膜11bと埋込み酸化層12との間にはSOI層13が形成される。また埋込み酸化層12直下には欠陥集合層14aが必然的に形成される。
(1-2) First Heat Treatment Step Next, as shown in FIG. 1B, the
By this first heat treatment,
(1−3)第2熱処理工程
次に、図1(c)に示すように、第1熱処理したウェーハ11を酸化膜11b,11cを残した状態で又は酸化膜11b,11cを除去した状態で酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中で第2熱処理する。酸化膜11b,11cを残した状態で第2熱処理を行うと、特に非酸化性ガス雰囲気だとSOI層13の厚さが減少したり、ばらつきを生じることがないため好ましい。この理由は、第1に酸化性ガス雰囲気中で第2熱処理を行うと、酸化膜11b,11cが更に成長することにより、ウェーハ表面のシリコンが消費され、第2に水素やアルゴンガス雰囲気中で第2熱処理を行うと、SOI層13がエッチングされてしまうからである。一方、SOI層13の厚さが比較的厚い場合には、SOI層13の厚さが減少しても所定の厚さのSOI層13が得られるので、酸化膜11b,11cを除去した状態で第2熱処理を行っても良い。この第2熱処理のガス雰囲気は窒素ガス、アルゴンガスもしくは微量酸素を加えた窒素あるいはアルゴンガスが好ましい。
(1-3) Second Heat Treatment Step Next, as shown in FIG. 1C, the
また、第2熱処理条件は、400〜900℃の温度で1〜96時間行われる。第2熱処理温度を400〜900℃の範囲内に規定したのは、下限値未満では核形成温度が低すぎで長時間の熱処理が必要となり、上限値を越えると酸素析出核形成が生じないためである。また第2熱処理時間を1〜96時間の範囲内に規定したのは、下限値未満では酸素析出核を形成するのに時間が短すぎであり、上限値を越えると生産性の劣化の不具合を生じるためである。この第2熱処理は500〜800℃の温度で4〜35時間行われることが更に好ましい。また第2熱処理は400℃から900℃の一部範囲又は全ての範囲において0.1〜5.0℃/分の速度、好ましくは0.1〜1.0℃/分で昇温することにより1〜96時間、好ましくは4〜35時間の範囲内で行なっても良い。この第2熱処理を行うことにより、埋込み酸化層12の直下に形成される欠陥集合層14aより下方のバルク層14に酸素析出核14bが形成される。
Moreover, 2nd heat processing conditions are performed for 1 to 96 hours at the temperature of 400-900 degreeC. The reason why the second heat treatment temperature is specified within the range of 400 to 900 ° C. is that if it is less than the lower limit value, the nucleation temperature is too low and a long heat treatment is required, and if the upper limit value is exceeded, oxygen precipitation nucleation does not occur. It is. The second heat treatment time is defined within the range of 1 to 96 hours because if it is less than the lower limit, the time for forming oxygen precipitation nuclei is too short. This is because it occurs. The second heat treatment is more preferably performed at a temperature of 500 to 800 ° C. for 4 to 35 hours. The second heat treatment is performed by raising the temperature at a rate of 0.1 to 5.0 ° C./min, preferably 0.1 to 1.0 ° C./min in a partial range or all ranges of 400 ° C. to 900 ° C. The time may be 1 to 96 hours, preferably 4 to 35 hours. By performing this second heat treatment,
(1−4)第3熱処理工程
次に図1(d)に示すように、第2熱処理したウェーハ11を第3熱処理する。この第3熱処理は、酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中で、第2熱処理温度より高い900〜1250℃で1〜96時間行われる。この第3熱処理のガス雰囲気は窒素ガス、アルゴンガスもしくは微量酸素を加えた窒素あるいはアルゴンガスが好ましい。第3熱処理温度を900〜1250℃の範囲内に規定したのは、下限値未満では酸素析出核の成長が十分に起こりにくく、上限値を越えると酸素析出物の溶解という不具合を生じるためである。また第3熱処理時間を1〜96時間の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分でなく、上限値を越えると生産性の劣化の不具合を生じるためである。また、第3熱処理は1000〜1200℃で8〜24時間で行われることが好ましい。更に、第3熱処理は900℃から1250℃の一部範囲又は全ての範囲において0.1〜20℃/分の速度、好ましくは1〜5℃/分で昇温することにより1〜96時間、好ましくは8〜24時間の範囲内で行なっても良い。この第3熱処理を行うことにより、バルク層14に形成された酸素析出核14bを酸素析出物14cに成長させることができる。
(1-4) Third Heat Treatment Step Next, as shown in FIG. 1D, the second heat-treated
(1−5)酸化膜11b,11c除去工程
最後の図1(e)に示すように、第3熱処理したウェーハ11表面及び裏面の酸化膜11b,11cをフッ酸等により除去する。これにより、ウェーハ表面から所定の深さの領域に形成された埋込み酸化層12と、埋込み酸化層上のウェーハ表面に形成されたSOI層13と、埋込み酸化層12の直下に形成された欠陥集合層14aと、埋込み酸化層12の下方のバルク層14とを備え、欠陥集合層14aより下方のバルク層14に酸素析出物14cからなるゲッタリング源を有し、酸素析出物14cの密度が1×108〜1×1012個/cm3であり、酸素析出物14cのサイズが50nm以上であることを特徴とするSIMOX基板が得られる。
(1-5)
このSIMOX基板では、欠陥集合層14aより下方のバルク層14に密度が1×108〜1×1012個/cm3、サイズが50nm以上の酸素析出物14cを有しているため、デバイスプロセス中での突発的な重金属汚染をこの酸化析出物14cにより効率良く捕獲できる。また、この酸化析出物14cは欠陥集合層14aよりも強いゲッタリング源となるため、従来欠陥集合層14aに捕獲されていた重金属汚染物をバルク層14の酸素析出物14cにゲッタリングすることができる。この結果、例えば、重金属濃度が1×1011〜1×1012個/cm2で基板になるように重金属で強制汚染したとき、欠陥集合層14aの捕獲される重金属濃度を5×109個/cm2以下の水準にまで低減することができる。言うまでもないが、埋込み酸化層が部分的に形成されたSIMOX基板においても適用できる。
Since this SIMOX substrate has oxygen precipitates 14c having a density of 1 × 10 8 to 1 × 10 12 pieces / cm 3 and a size of 50 nm or more in the
次に本発明を実施するための第2の最良の形態を図面に基づいて説明する。
本発明はシリコンウェーハ内部に酸素イオンを注入した後、熱処理することによりウェーハ表面から所定の深さの領域に埋込み酸化層が形成され、そのウェーハ表面にSOI層が形成されたSIMOX基板に関するものである。そして、図2に示すように、本発明におけるSIMOX基板の製造方法は、酸素イオンを注入した後のウェーハ11を3段階若しくは4段階に熱処理し、その後ウェーハ11表面に形成された酸化膜11b,11cを除去するものである。これらの各工程を以下に示す。
Next, a second best mode for carrying out the present invention will be described with reference to the drawings.
The present invention relates to a SIMOX substrate in which oxygen ions are implanted into a silicon wafer and then a heat treatment is performed to form a buried oxide layer in a region at a predetermined depth from the wafer surface, and an SOI layer is formed on the wafer surface. is there. As shown in FIG. 2, the SIMOX substrate manufacturing method according to the present invention heat-treats the
(2−1)酸素イオン注入工程
先ず図2(a)に示すように、シリコンウェーハ11を準備してこのウェーハ11に酸素イオンを注入する。準備した酸素イオン注入する前のシリコンウェーハ11は8×1017〜1.8×1018atoms/cm3(旧ASTM)の酸素濃度を有するものが準備される。この準備するシリコンウェーハはエピタキシャルウェーハもしくはアニールウェーハでも良い。
(2-1) Oxygen Ion Implantation Step First, as shown in FIG. 2A, a
そして準備されたこのようなシリコンウェーハ11の内部に酸素イオンを注入する。この酸素イオンの注入は従来から行われている手段と同一の手段により行われる。そして、最終的に得られたSIMOX基板におけるSOI層13の厚さが10〜200nm、好ましくは20〜100nmになるように、ウェーハ11表面から所定の深さの領域11aに酸素イオンが注入される。SOI層13の厚さが10nm未満であるとSOI層13の厚さを制御することが困難であり、SOI層13の厚さが200nmを越えると酸素イオン注入機の加速電圧上困難である。
Then, oxygen ions are implanted into the
なお、シリコンウェーハ11表面の所望の位置に部分的にマスク等を形成してからシリコンウェーハ11の内部に酸素イオンを注入することで、マスクを形成しない箇所の下方にはウェーハ内部に酸素イオンが注入され、マスクを形成した箇所の下方にはウェーハ内部に酸素イオンが注入されないので、後に続く第1熱処理を施すことにより、マスクを形成しない箇所の下方のみに埋込み酸化層12が部分的に形成される。
It should be noted that oxygen ions are implanted into the
(2−2)第1熱処理工程
次に図2(b)に示すように、酸素イオンが注入されたウェーハ11を酸素と不活性ガスとの混合ガス雰囲気中、1300〜1390℃の温度で第1熱処理する。不活性ガスとしてはアルゴンガスや窒素ガスが挙げられる。従って、この第1熱処理のガス雰囲気は、酸素とアルゴンの混合ガス、又は酸素と窒素の混合ガスであることが好ましい。そして、この第1熱処理の熱処理時間は1〜20時間、好ましくは10〜20時間であることが好ましい。
この第1熱処理により、ウェーハ11表面及び裏面には酸化膜11b,11cが形成され、ウェーハ11表面から所定の深さの領域11aには埋込み酸化層12がウェーハ全面にわたって形成される。また、マスク等によりウェーハ11表面から所定の深さの領域に酸素イオンを部分的に注入した場合、部分的に埋込み酸化層12が形成される。更に、表側の酸化膜11bと埋込み酸化層12との間にはSOI層13が形成される。また埋込み酸化層12直下には欠陥集合層14aが必然的に形成される。
(2-2) First Heat Treatment Step Next, as shown in FIG. 2B, the
By this first heat treatment,
(2−3)急速熱処理工程
次に図2(c)に示すように、第1熱処理したウェーハを1050℃〜1350℃で1秒〜900秒間保持させた後、その後降温速度10℃/秒以上で降温する急速熱処理を施す。この急速熱処理のガス雰囲気はアルゴンガス又はアンモニア含有ガス雰囲気が好ましい。
(2-3) Rapid Heat Treatment Step Next, as shown in FIG. 2C, the first heat-treated wafer is held at 1050 ° C. to 1350 ° C. for 1 second to 900 seconds, and then the temperature lowering rate is 10 ° C./second or more. Apply rapid heat treatment to lower the temperature. The gas atmosphere for this rapid heat treatment is preferably an argon gas or ammonia-containing gas atmosphere.
また、急速熱処理条件は、1050℃〜1350℃で1秒〜900秒間保持させる。急速熱処理温度を1050℃〜1350℃の範囲内に規定したのは、下限値未満では酸素析出核の形成を促進させるのに十分な空孔量をウェーハ内に注入することができず、上限値を越えると、熱処理時にウェーハにスリップ転位が発生し、デバイス作製時に支障をきたすことになり好ましくないためである。好ましい熱処理温度は1100〜1300℃である。また保持時間を1秒〜900秒間としたのは、下限値未満ではウェーハの面内及び深さ方向において、所望とする熱処理到達温度までに要する時間が異なり、品質のバラツキを生み出す原因となることが懸念されるためである。また上限値を規定したのは、スリップ低減及び生産性を考慮したためである。好ましい保持時間は10〜60秒間である。上記急速熱処理温度で所定時間保持することにより、ウェーハ内部に空孔が注入されるが、注入された空孔をウェーハ内部に留めておくには、ウェーハを降温する際の冷却速度が重要な役割を果たすこととなる。注入された空孔はウェーハ表面に達すると消失し、最表面近くでは濃度が低下して、それによって生じる濃度差により内部から表面へ向けて空孔の外方拡散が起こると考えられる。このため、冷却速度が遅いと降温に滞在する時間が長くなり、その分、外方拡散が進行してしまい、いったん、高温のRTA熱処理によって注入された空孔が減少し、酸素析出核形成に十分なだけの量を確保することができなくなると考えられる。 The rapid heat treatment conditions are maintained at 1050 ° C. to 1350 ° C. for 1 second to 900 seconds. The reason why the rapid heat treatment temperature is defined within the range of 1050 ° C. to 1350 ° C. is that if it is less than the lower limit value, a sufficient amount of vacancies cannot be injected into the wafer to promote the formation of oxygen precipitation nuclei. This is because slip dislocations are generated in the wafer during heat treatment, causing troubles during device fabrication. A preferable heat treatment temperature is 1100 to 1300 ° C. In addition, if the holding time is set to 1 second to 900 seconds, if it is less than the lower limit value, the time required to reach the desired heat treatment temperature differs in the in-plane and depth directions of the wafer, which may cause variations in quality. This is because of concern. The reason why the upper limit is specified is that slip reduction and productivity are taken into consideration. A preferred holding time is 10 to 60 seconds. By maintaining the rapid heat treatment temperature for a predetermined time, vacancies are injected into the wafer. To keep the injected vacancies inside the wafer, the cooling rate when cooling the wafer is an important role. Will be fulfilled. It is considered that the injected vacancies disappear when reaching the wafer surface, the concentration decreases near the outermost surface, and the diffusivity of the vacancies from the inside to the surface occurs due to the concentration difference caused thereby. For this reason, if the cooling rate is slow, the time for staying at a lower temperature becomes longer, and the outward diffusion proceeds accordingly, once the vacancies injected by the high-temperature RTA heat treatment are reduced, and oxygen precipitation nuclei are formed. It is considered that a sufficient amount cannot be secured.
そのため、所定の保持を行った後、降温速度10℃/秒以上で降温する。降温速度を10℃/秒以上に規定したのは、下限値未満であると空孔消失の抑制効果が得られないためである。上限値を設定しなかった理由は、10℃/秒を越えれば、その効果はほとんど変わらないためである。しかし、降温速度を高く設定しすぎると冷却中にウェーハ面内温度均一性が悪くなりスリップが発生するため、降温速度は生産性を考慮して10〜100℃/秒に制御することが望ましい。より好ましい降温速度は15〜50℃/秒である。この急速熱処理を施すことにより、埋込み酸化層12より下方のバルク層14に空孔15が注入される。この急速熱処理により、ウェーハ面内の酸素析出物密度分布の面内均一性が確保され、低酸素濃度のシリコンウェーハであっても酸素析出物成長の確実性が向上する。なお、この急速熱処理を施さない場合、後に続く工程を施したとしてもウェーハ面内の酸素析出物密度分布が均一にできないおそれがある。
Therefore, after performing a predetermined holding, the temperature is decreased at a temperature decrease rate of 10 ° C./second or more. The reason for setting the temperature lowering rate to 10 ° C./second or more is that if it is less than the lower limit value, the effect of suppressing the disappearance of pores cannot be obtained. The reason why the upper limit was not set is that the effect is hardly changed if it exceeds 10 ° C./second. However, if the temperature lowering rate is set too high, the temperature uniformity in the wafer surface is deteriorated during cooling and slipping occurs. Therefore, it is desirable to control the temperature lowering rate to 10 to 100 ° C./second in consideration of productivity. A more preferable cooling rate is 15 to 50 ° C./second. By performing this rapid heat treatment,
(2−4)第2熱処理工程
次に、図2(d)に示すように、急速熱処理したウェーハ11を酸化膜11b,11cを残した状態で又は酸化膜11b,11cを除去した状態で酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中で第2熱処理する。酸化膜11b,11cを残した状態で第2熱処理を行うと、特に非酸化性ガス雰囲気ではSOI層13の厚さが減少したり、ばらつきを生じることがないため好ましい。この理由は、第1に酸化性ガス雰囲気中で第2熱処理を行うと、酸化膜11b,11cが更に成長することにより、ウェーハ表面のシリコンが消費され、第2に水素やアルゴンガス雰囲気中で第2熱処理を行うと、SOI層13がエッチングされてしまうからである。一方、SOI層13の厚さが比較的厚い場合には、SOI層13の厚さが減少しても所定の厚さのSOI層13が得られるので、酸化膜11b,11cを除去した状態で第2熱処理を行っても良い。この第2熱処理のガス雰囲気は窒素ガス、アルゴンガスもしくは微量酸素を加えた窒素あるいはアルゴンガスが好ましい。
(2-4) Second Heat Treatment Step Next, as shown in FIG. 2 (d), oxygen is applied to the
また、第2熱処理条件は、500〜1000℃の温度で1〜96時間行われる。第2熱処理温度を500〜1000℃の範囲内に規定したのは、下限値未満では核形成温度が低すぎで長時間の熱処理が必要となり、上限値を越えると酸素析出核形成が生じないためである。また第2熱処理時間を1〜96時間の範囲内に規定したのは、下限値未満では酸素析出核を形成するのに時間が短すぎであり、上限値を越えると生産性の劣化の不具合を生じるためである。この第2熱処理は500〜800℃の温度で4〜35時間行われることが更に好ましい。また第2熱処理は500℃から1000℃の一部範囲又は全ての範囲において0.1〜5.0℃/分の速度、好ましくは0.1〜1.0℃/分で昇温することにより1〜96時間、好ましくは4〜35時間の範囲内で行なっても良い。この第2熱処理を行うことにより、埋込み酸化層12の直下に形成される欠陥集合層14aより下方のバルク層14に酸素析出核14bが形成される。この第2熱処理まで終了したSIMOX基板は半導体デバイスメーカーのデバイス製造工程で熱処理すると、上記酸素析出核が酸素析出物に成長し、ウェーハ全面にわたってIG効果を有するようになる。
Moreover, 2nd heat processing conditions are performed for 1 to 96 hours at the temperature of 500-1000 degreeC. The reason why the second heat treatment temperature is defined within the range of 500 to 1000 ° C. is that if the temperature is less than the lower limit, the nucleation temperature is too low and a long heat treatment is required, and if the upper limit is exceeded, oxygen precipitation nucleation does not occur. It is. The second heat treatment time is defined within the range of 1 to 96 hours because if it is less than the lower limit, the time for forming oxygen precipitation nuclei is too short. This is because it occurs. The second heat treatment is more preferably performed at a temperature of 500 to 800 ° C. for 4 to 35 hours. The second heat treatment is performed by raising the temperature at a rate of 0.1 to 5.0 ° C./min, preferably 0.1 to 1.0 ° C./min in a partial range or all ranges of 500 ° C. to 1000 ° C. The time may be 1 to 96 hours, preferably 4 to 35 hours. By performing this second heat treatment,
(2−5)第3熱処理工程
次に図2(e)に示すように、第2熱処理したウェーハ11を第3熱処理する。この第3熱処理は、酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中で、第2熱処理温度より高い900〜1250℃で1〜96時間行われる。この第3熱処理のガス雰囲気は窒素ガス、アルゴンガスもしくは微量酸素を加えた窒素あるいはアルゴンガスが好ましい。第3熱処理温度を900〜1250℃の範囲内に規定したのは、下限値未満では酸素析出核の成長が十分に起こりにくく、上限値を越えると酸素析出物の溶解という不具合を生じるためである。また第3熱処理時間を1〜96時間の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分でなく、上限値を越えると生産性の劣化の不具合を生じるためである。また、第3熱処理は1000〜1200℃で8〜24時間で行われることが好ましい。更に、第3熱処理は900℃から1250℃の一部範囲又は全ての範囲において0.1〜20℃/分の速度、好ましくは1〜5℃/分で昇温することにより1〜96時間、好ましくは8〜24時間の範囲内で行なっても良い。この第3熱処理を行うことにより、バルク層14に形成された酸素析出核14bを酸素析出物14cに成長させることができる。
(2-5) Third Heat Treatment Step Next, as shown in FIG. 2E, the second heat-treated
(2−6)酸化膜11b,11c除去工程
最後の図2(f)に示すように、第3熱処理したウェーハ11表面及び裏面の酸化膜11b,11cをフッ酸等により除去する。これにより、ウェーハ表面から所定の深さの領域に形成された埋込み酸化層12と、埋込み酸化層上のウェーハ表面に形成されたSOI層13と、埋込み酸化層12の直下に形成された欠陥集合層14aと、埋込み酸化層12の下方のバルク層14とを備え、欠陥集合層14aより下方のバルク層14に酸素析出物14cからなるゲッタリング源を有し、酸素析出物14cの密度が1×108〜1×1012個/cm3であり、酸素析出物14cのサイズが50nm以上であることを特徴とするSIMOX基板が得られる。
(2-6)
このSIMOX基板では、欠陥集合層14aより下方のバルク層14に密度が1×108〜1×1012個/cm3、サイズが50nm以上の酸素析出物14cを有しているため、デバイスプロセス中での突発的な重金属汚染をこの酸化析出物14cにより効率良く捕獲できる。また、この酸化析出物14cは欠陥集合層14aよりも強いゲッタリング源となるため、従来欠陥集合層14aに捕獲されていた重金属汚染物をバルク層14の酸素析出物14cにゲッタリングすることができる。この結果、例えば、重金属濃度が1×1011〜1×1012個/cm2で基板になるように重金属で強制汚染したとき、欠陥集合層14aの捕獲される重金属濃度を5×109個/cm2以下の水準にまで低減することができる。
Since this SIMOX substrate has oxygen precipitates 14c having a density of 1 × 10 8 to 1 × 10 12 pieces / cm 3 and a size of 50 nm or more in the
次に本発明の実施例を比較例とともに詳しく説明する。
<実施例1>
先ず、図1(a)に示すように、CZ法により育成した酸素濃度1.3×1018atoms/cm3(旧ASTM)及び比抵抗20Ω・cmのシリコンインゴットから所定の厚さに切り出したCZシリコンウェーハを用意した。次いで、このウェーハを550℃の温度に加熱し、この状態でシリコンウェーハの所定の領域(例えば、基板表面から約0.4μmの領域)に次の条件で酸素イオンを注入した。
Next, examples of the present invention will be described in detail together with comparative examples.
<Example 1>
First, as shown in FIG. 1A, a silicon ingot having an oxygen concentration of 1.3 × 10 18 atoms / cm 3 (former ASTM) and a specific resistance of 20 Ω · cm grown by the CZ method was cut to a predetermined thickness. A CZ silicon wafer was prepared. Next, this wafer was heated to a temperature of 550 ° C., and in this state, oxygen ions were implanted into a predetermined region of the silicon wafer (for example, a region of about 0.4 μm from the substrate surface) under the following conditions.
加速電圧: 180keV
ビーム電流: 50mA
ドーズ量: 4×1017個/cm2
イオン注入後に、ウェーハ表面にSC−1及びSC−2洗浄を行った。続いて図1(b)に示すように、ウェーハ11を熱処理炉内に入れて酸素分圧0.5%のArガス雰囲気中、1350℃の一定温度で4時間保持した後、引続き炉内雰囲気の酸素分圧を70%まで増加させ更に4時間保持する第1熱処理を行った。この第1熱処理したウェーハを図1(c)に示すように、表面の酸化膜11b,11cを残した状態で1%酸素雰囲気中、500℃から850℃まで1.0℃/分で連続昇温した後に、850℃で1時間保持する第2熱処理を行った。この第2熱処理したウェーハ11を、図1(d)に示すように、1%酸素雰囲気中、850℃から5.0℃/分の昇温速度で1100℃まで昇温した後に、1100℃で8時間保持する第3熱処理を行った。その後この第3熱処理したウェーハを、3.0℃/分の降温速度で700℃まで降温させた。熱処理を終えたウェーハ表面及び裏面の酸化膜11b,11cをHF溶液で除去してSIMOX基板を得た。このSIMOX基板を実施例1とした。
Accelerating voltage: 180 keV
Beam current: 50 mA
Dose amount: 4 × 10 17 / cm 2
After ion implantation, SC-1 and SC-2 cleaning was performed on the wafer surface. Subsequently, as shown in FIG. 1 (b), the
<実施例2>
先ず、図1(a)に示すように、CZ法により育成した酸素濃度1.4×1018atoms/cm3(旧ASTM)、窒素濃度4.0×1014atoms/cm3(旧ASTM)及び比抵抗10Ω・cmのシリコンインゴットから所定の厚さに切り出したCZシリコンウェーハを用意した。次いで、このウェーハを550℃の温度に加熱し、この状態でシリコンウェーハの所定の領域(例えば、基板表面から約0.4μmの領域)に次の条件で酸素イオンを注入した。
<Example 2>
First, as shown in FIG. 1 (a), the oxygen concentration grown by the CZ method is 1.4 × 10 18 atoms / cm 3 (former ASTM), and the nitrogen concentration is 4.0 × 10 14 atoms / cm 3 (former ASTM). A CZ silicon wafer cut out to a predetermined thickness from a silicon ingot having a specific resistance of 10 Ω · cm was prepared. Next, this wafer was heated to a temperature of 550 ° C., and in this state, oxygen ions were implanted into a predetermined region of the silicon wafer (for example, a region of about 0.4 μm from the substrate surface) under the following conditions.
加速電圧: 180keV
ビーム電流: 50mA
ドーズ量: 4×1017個/cm2
イオン注入後に、ウェーハ表面にSC−1及びSC−2洗浄を行った。続いて図1(b)に示すように、ウェーハ11を熱処理炉内に入れて酸素分圧0.5%のArガス雰囲気中、1350℃の一定温度で4時間保持した後、引続き炉内雰囲気の酸素分圧を70%まで増加させ更に4時間保持する第1熱処理を行った。この第1熱処理したウェーハを図1(c)に示すように、表面の酸化膜11b,11cを残した状態で1%酸素(アルゴンベース)雰囲気中、600℃から700℃まで0.5℃/分で連続昇温した後に、700℃で1時間保持する第2熱処理を行った。この第2熱処理したウェーハ11を、図1(d)に示すように、1%酸素雰囲気中、700℃から5.0℃/分の昇温速度で1000℃まで昇温した後に、1000℃で16時間保持する第3熱処理を行った。その後この第3熱処理したウェーハを、3.0℃/分の降温速度で700℃まで降温させた。熱処理を終えたウェーハ表面及び裏面の酸化膜11b,11cをHF溶液で除去してSIMOX基板を得た。このSIMOX基板を実施例2とした。
Accelerating voltage: 180 keV
Beam current: 50 mA
Dose amount: 4 × 10 17 / cm 2
After ion implantation, SC-1 and SC-2 cleaning was performed on the wafer surface. Subsequently, as shown in FIG. 1 (b), the
<実施例3>
第2熱処理として700℃で4時間保持した以外は実施例2と同様にしてSIMOX基板を得た。このSIMOX基板を実施例3とした。
<実施例4>
第2熱処理として700℃で8時間保持した以外は実施例2と同様にしてSIMOX基板を得た。このSIMOX基板を実施例4とした。
<Example 3>
A SIMOX substrate was obtained in the same manner as in Example 2 except that the second heat treatment was held at 700 ° C. for 4 hours. This SIMOX substrate was designated as Example 3.
<Example 4>
A SIMOX substrate was obtained in the same manner as in Example 2 except that the second heat treatment was held at 700 ° C. for 8 hours. This SIMOX substrate was referred to as Example 4.
<実施例5>
先ず、図1(a)に示すように、CZ法により育成した酸素濃度1.4×1018atoms/cm3(旧ASTM)、炭素濃度2.02×1016atoms/cm3(旧ASTM)及び比抵抗10Ω・cmのシリコンインゴットから所定の厚さに切り出したCZシリコンウェーハを用意した。このCZシリコンウェーハ表面にシリコンエピタキシャル膜を3μm堆積させた。次いで、このウェーハを550℃の温度に加熱し、この状態でシリコンウェーハの所定の領域(例えば、基板表面から約0.4μmの領域)に次の条件で酸素イオンを注入した。
<Example 5>
First, as shown in FIG. 1A, the oxygen concentration grown by the CZ method is 1.4 × 10 18 atoms / cm 3 (former ASTM), and the carbon concentration is 2.02 × 10 16 atoms / cm 3 (former ASTM). A CZ silicon wafer cut out to a predetermined thickness from a silicon ingot having a specific resistance of 10 Ω · cm was prepared. A 3 μm silicon epitaxial film was deposited on the surface of the CZ silicon wafer. Next, this wafer was heated to a temperature of 550 ° C., and in this state, oxygen ions were implanted into a predetermined region of the silicon wafer (for example, a region of about 0.4 μm from the substrate surface) under the following conditions.
加速電圧: 180keV
ビーム電流: 50mA
ドーズ量: 4×1017個/cm2
イオン注入後に、ウェーハ表面にSC−1及びSC−2洗浄を行った。続いて図1(b)に示すように、ウェーハ11を熱処理炉内に入れて酸素分圧0.5%のArガス雰囲気中、1350℃の一定温度で4時間保持した後、引続き炉内雰囲気の酸素分圧を70%まで増加させ更に4時間保持する第1熱処理を行った。この第1熱処理したウェーハを図1(c)に示すように、表面の酸化膜11b,11cを残した状態で窒素雰囲気中、700℃で8時間保持する第2熱処理を行った。この第2熱処理したウェーハ11を、図1(d)に示すように、窒素雰囲気中、700℃から5.0℃/分の昇温速度で1000℃まで昇温した後に、1000℃で16時間保持する第3熱処理を行った。その後この第3熱処理したウェーハを、3.0℃/分の降温速度で700℃まで降温させた。熱処理を終えたウェーハ表面及び裏面の酸化膜11b,11cをHF溶液で除去してSIMOX基板を得た。このSIMOX基板を実施例5とした。
Accelerating voltage: 180 keV
Beam current: 50 mA
Dose amount: 4 × 10 17 / cm 2
After ion implantation, SC-1 and SC-2 cleaning was performed on the wafer surface. Subsequently, as shown in FIG. 1 (b), the
<比較例1>
第2熱処理及び第3熱処理を施さない以外は実施例1と同様にしてSIMOX基板を得た。このSIMOX基板を比較例1とした。
<比較例2>
第2熱処理及び第3熱処理の代わりに500℃から出発し、最終到達温度が850℃になるまで1.0℃/分で連続昇温する熱処理を施した以外は実施例1と同様にしてSIMOX基板を得た。このSIMOX基板を比較例2とした。
<Comparative Example 1>
A SIMOX substrate was obtained in the same manner as in Example 1 except that the second heat treatment and the third heat treatment were not performed. This SIMOX substrate was referred to as Comparative Example 1.
<Comparative example 2>
Instead of the second heat treatment and the third heat treatment, SIMOX was performed in the same manner as in Example 1 except that heat treatment was started at 500 ° C. and continuously heated at 1.0 ° C./min until the final temperature reached 850 ° C. A substrate was obtained. This SIMOX substrate was referred to as Comparative Example 2.
<比較試験1>
実施例1〜5及び比較例1,2の各SIMOX基板10の表面酸化膜11b,11cを除去した後、各SIMOX基板のSOI層13、埋込み酸化層12及び埋込み酸化層直下の欠陥集合層14aをフッ酸硝酸水溶液でそれぞれ溶解回収し、これら回収した溶解液にICP−MS測定(Inductively Coupled Plasma-Mass Spectrometry;誘導結合プラズマ質量分析)を行い、溶解液中に含まれる鉄、ニッケル、亜鉛及び銅についての重金属濃度を測定した。また、実施例1〜5及び比較例1,2のバルク層14をそれぞれ全溶解し、全溶解した溶解液中の重金属濃度を測定した。
<
After removing the
ニッケル以外の重金属即ち、鉄、亜鉛及び銅については実施例1〜5及び比較例1,2のSIMOX基板ともにSOI層、埋込み酸化層、欠陥集合層及びバルク層には観察されなかった。実施例1〜5及び比較例1,2のSIMOX基板の各層にそれぞれ含まれるニッケル濃度結果を表1にそれぞれ示す。 Regarding heavy metals other than nickel, that is, iron, zinc and copper, none of the SIMOX substrates of Examples 1 to 5 and Comparative Examples 1 and 2 were observed in the SOI layer, the buried oxide layer, the defect assembly layer and the bulk layer. Table 1 shows the nickel concentration results contained in each layer of the SIMOX substrates of Examples 1 to 5 and Comparative Examples 1 and 2, respectively.
表1より明らかなように、比較例1,2のSIMOX基板では、SOI層、埋込み酸化層及び欠陥集合層にそれぞれ表面濃度換算で5.0×1010atoms/cm2程度のニッケルが観察された。一方、バルク層中のニッケル濃度は、検出限界値以下であった。これに対して実施例1〜5のSIMOX基板では、SOI層、埋込み酸化層及び欠陥集合層ではニッケル濃度は検出限界値以下であった。またバルク層中のニッケル濃度は2.6×1011〜4.8×1011atoms/cm3を示し、バルク層に形成された酸素析出物によって確実に重金属不純物がゲッタリングされていることが判った。 As is clear from Table 1, in the SIMOX substrates of Comparative Examples 1 and 2 , nickel of about 5.0 × 10 10 atoms / cm 2 in terms of surface concentration was observed in the SOI layer, the buried oxide layer, and the defect assembly layer. It was. On the other hand, the nickel concentration in the bulk layer was below the detection limit value. On the other hand, in the SIMOX substrates of Examples 1 to 5, the nickel concentration was below the detection limit value in the SOI layer, the buried oxide layer, and the defect assembly layer. The nickel concentration in the bulk layer is 2.6 × 10 11 to 4.8 × 10 11 atoms / cm 3 , and heavy metal impurities are reliably gettered by the oxygen precipitates formed in the bulk layer. understood.
<比較試験2>
実施例1〜5及び比較例1,2におけるSIMOX基板をそれぞれ2分割に劈開した。この劈開した双方の基板をライト(Wright)エッチング液で選択エッチングを行った。先ず、一方の基板を光学顕微鏡による観察により、基板劈開面表面から深さ2μmにおける酸素析出物を測定しその密度を求めた。比較例1,2のSIMOX基板における酸素析出物密度は、5×107個/cm2以下であった。一方、実施例1〜5のSIMOX基板における酸素析出物密度は、1×108〜1×1012個/cm3の範囲内であった。また埋込み酸化層直下から10μmまでの領域には、酸素析出物が存在しないDZ層(Denuded Zone)が存在していた。
次に、他方の基板を電子顕微鏡により観察して、酸素析出物のサイズを求めた。比較例1,2のSIMOX基板は、酸素析出物のサイズは50nm以下であったが、実施例1〜5のSIMOX基板は、酸素析出物のサイズのほとんどが50nm以上であることが判った。
<Comparison test 2>
The SIMOX substrates in Examples 1 to 5 and Comparative Examples 1 and 2 were each cleaved into two. Both the cleaved substrates were selectively etched with a Wright etchant. First, one substrate was observed with an optical microscope, and oxygen precipitates at a depth of 2 μm were measured from the surface of the substrate cleavage plane to determine the density. The density of oxygen precipitates in the SIMOX substrates of Comparative Examples 1 and 2 was 5 × 10 7 pieces / cm 2 or less. On the other hand, the oxygen precipitate density in the SIMOX substrates of Examples 1 to 5 was in the range of 1 × 10 8 to 1 × 10 12 pieces / cm 3 . Further, a DZ layer (Denuded Zone) in which oxygen precipitates do not exist was present in the region immediately below the buried oxide layer to 10 μm.
Next, the other substrate was observed with an electron microscope to determine the size of oxygen precipitates. The SIMOX substrates of Comparative Examples 1 and 2 had an oxygen precipitate size of 50 nm or less, but the SIMOX substrates of Examples 1 to 5 were found to have most of the oxygen precipitate size of 50 nm or more.
<比較試験3>
実施例5で得られたサンプルの一部をFT−IR(Fourier transform infrared absorption spectroscopy)装置により測定して熱処理後の残存酸素濃度を測定した結果、残存酸素濃度は5×1017atoms/cm3であったが、酸素析出物成長熱処理前後での反り量の変化はなかった。
<Comparison test 3>
A part of the sample obtained in Example 5 was measured with an FT-IR (Fourier transform infrared absorption spectroscopy) apparatus and the residual oxygen concentration after the heat treatment was measured. As a result, the residual oxygen concentration was 5 × 10 17 atoms / cm 3. However, there was no change in the amount of warpage before and after the oxygen precipitate growth heat treatment.
<実施例6>
先ず、図2(a)に示すように、CZ法により育成した酸素濃度1.0×1018atoms/cm3(旧ASTM)及び比抵抗20Ω・cmのシリコンインゴットから所定の厚さに切り出したCZシリコンウェーハを用意した。次いで、このウェーハを550℃の温度に加熱し、この状態でシリコンウェーハの所定の領域に(例えば、基板表面から約0.4μmの領域)に次の条件で酸素イオンを注入した。
<Example 6>
First, as shown in FIG. 2A, a silicon ingot having an oxygen concentration of 1.0 × 10 18 atoms / cm 3 (former ASTM) and a specific resistance of 20 Ω · cm grown by the CZ method was cut to a predetermined thickness. A CZ silicon wafer was prepared. Next, this wafer was heated to a temperature of 550 ° C., and in this state, oxygen ions were implanted into a predetermined region of the silicon wafer (for example, a region of about 0.4 μm from the substrate surface) under the following conditions.
加速電圧: 180keV
ビーム電流: 50mA
ドーズ量: 4×1017個/cm2
イオン注入後に、ウェーハ表面にSC−1及びSC−2洗浄を行った。続いて図2(b)に示すように、ウェーハ11を縦型熱処理炉内に入れて酸素分圧0.5%のArガス雰囲気中、1350℃の一定温度で4時間保持した後、引続き炉内雰囲気の酸素分圧を70%まで増加させ更に4時間保持する第1熱処理を行った。この第1熱処理したウェーハを図2(c)に示すように、アンモニア含有ガス雰囲気下にて昇温速度50℃/秒で1150℃まで昇温した後、120秒間保持させ、その後降温速度50℃/秒で400℃まで降温させる急速熱処理を行った。この急速熱処理したウェーハ11を、図2(d)に示すように、表面の酸化膜11b,11cを残した状態で横型バッチ式炉内に入れてアルゴン雰囲気中、800℃の一定温度で48時間保持する第2熱処理を行った。熱処理を終えたウェーハ表面及び裏面の酸化膜をHF溶液で除去してSIMOX基板を得た。このSIMOX基板を実施例6とした。
Accelerating voltage: 180 keV
Beam current: 50 mA
Dose amount: 4 × 10 17 / cm 2
After ion implantation, SC-1 and SC-2 cleaning was performed on the wafer surface. Subsequently, as shown in FIG. 2 (b), the
<比較試験4>
実施例1及び6におけるSIMOX基板を2分割に劈開した。この劈開した基板をライト(Wright)エッチング液で選択エッチングを行った。基板を光学顕微鏡による観察により、基板劈開面表面から深さ3μmにおける酸素析出物を測定しその密度を求めた。実施例1のSIMOX基板における酸素析出物密度は、1×104個/cm2以下であった。一方、実施例6のSIMOX基板における酸素析出物密度は、8×104個/cm3の範囲内であった。
<比較試験5>
実施例6及び比較例1の各SIMOX基板10の表面酸化膜11b,11cを除去した後、各SIMOX基板のSOI層13、埋込み酸化層12及び埋込み酸化層直下の欠陥集合層14aをフッ酸硝酸水溶液でそれぞれ溶解回収し、これら回収した溶解液にICP−MS測定を行い、溶解液中に含まれるニッケル濃度を測定した。また、実施例6及び比較例1のバルク層14を、裏面から1μmを除くバルク層と裏面から1μmの領域とにそれぞれ分別して全溶解し、全溶解した各溶解液中のニッケル濃度を測定した。
実施例6のSIMOX基板には、裏面から1μmを除くバルク領域にはニッケルが検出されたが、その他の領域にはニッケルは検出されなかった。一方、比較例1のSIMOX基板では埋込み酸化層直下の欠陥集合層14aにニッケルが検出された。
<Comparison test 4>
The SIMOX substrates in Examples 1 and 6 were cleaved in two. This cleaved substrate was selectively etched with a Wright etchant. By observing the substrate with an optical microscope, oxygen precipitates at a depth of 3 μm were measured from the surface of the substrate cleavage plane, and the density was determined. The oxygen precipitate density in the SIMOX substrate of Example 1 was 1 × 10 4 pieces / cm 2 or less. On the other hand, the oxygen precipitate density in the SIMOX substrate of Example 6 was in the range of 8 × 10 4 pieces / cm 3 .
<Comparative test 5>
After removing the
In the SIMOX substrate of Example 6, nickel was detected in the bulk region except 1 μm from the back surface, but nickel was not detected in other regions. On the other hand, in the SIMOX substrate of Comparative Example 1, nickel was detected in the
10 SIMOX基板
11 シリコンウェーハ
12 埋込み酸化層
13 SOI層
14 バルク層
14a 欠陥集合層
14b 酸素析出核
14c 酸素析出物
15 空孔
DESCRIPTION OF
Claims (7)
前記ウェーハ(11)を酸素と不活性ガスとの混合ガス雰囲気中、1300〜1390℃で第1熱処理することにより、前記ウェーハ(11)表面から所定の深さの領域に埋込み酸化層(12)を形成するとともに前記埋込み酸化層(12)上のウェーハ表面にSOI層(13)を形成する工程と
を含むSIMOX基板の製造方法において、
前記酸素イオン注入する前のシリコンウェーハ(11)が8×1017〜1.8×1018atoms/cm3(旧ASTM)の酸素濃度を有し、前記埋込み酸化層(12)がウェーハ全面にわたって形成され、
前記第1熱処理したウェーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中、400〜900℃で1〜96時間第2熱処理することにより、前記埋込み酸化層(12)の直下に形成される欠陥集合層(14a)より下方のバルク層(14)に酸素析出核(14b)を形成する工程と、
前記第2熱処理したウェーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中、前記第2熱処理温度より高い900〜1250℃で1〜96時間第3熱処理することにより、前記バルク層(14)に形成された酸素析出核(14b)を酸素析出物(14c)に成長させる工程と
を含むことを特徴とするSIMOX基板の製造方法。 Implanting oxygen ions into the silicon wafer (11);
The wafer (11) is subjected to a first heat treatment at 1300 to 1390 ° C. in a mixed gas atmosphere of oxygen and an inert gas, so that a buried oxide layer (12) is embedded in a region at a predetermined depth from the surface of the wafer (11). And forming a SOI layer (13) on the wafer surface on the buried oxide layer (12), and a method of manufacturing a SIMOX substrate,
The silicon wafer (11) before the oxygen ion implantation has an oxygen concentration of 8 × 10 17 to 1.8 × 10 18 atoms / cm 3 (former ASTM), and the buried oxide layer (12) extends over the entire surface of the wafer. Formed,
The first heat-treated wafer is formed under the buried oxide layer 12 by performing a second heat treatment at 400 to 900 ° C. for 1 to 96 hours in an atmosphere of oxygen, nitrogen, argon, hydrogen, or a mixed gas thereof. Forming oxygen precipitation nuclei (14b) in the bulk layer (14) below the defect assembly layer (14a),
The bulk heat treatment is performed on the wafer subjected to the second heat treatment in an atmosphere of oxygen, nitrogen, argon, hydrogen, or a mixed gas thereof at a temperature of 900 to 1250 ° C. higher than the second heat treatment temperature for 1 to 96 hours. And a step of growing the oxygen precipitation nuclei (14b) formed on the oxygen precipitates (14c).
前記ウェーハ(11)を酸素と不活性ガスとの混合ガス雰囲気中、1300〜1390℃で第1熱処理することにより、前記ウェーハ(11)表面から所定の深さの領域に埋込み酸化層(12)を形成するとともに前記埋込み酸化層(12)上のウェーハ表面にSOI層(13)を形成する工程と
を含むSIMOX基板の製造方法において、
前記酸素イオン注入する前のシリコンウェーハ(11)が8×1017〜1.8×1018atoms/cm3(旧ASTM)の酸素濃度を有し、前記埋込み酸化層(12)がウェーハ全面にわたって又は部分的に形成され、
前記第1熱処理したウェーハを1050〜1350℃で1〜900秒間保持させた後、その後降温速度10℃/秒以上で降温する急速熱処理を施すことにより、前記埋込み酸化層(12)より下方のバルク層(14)に空孔を注入する工程と、
前記急速熱処理したウェーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中、500〜1000℃で1〜96時間第2熱処理することにより、前記埋込み酸化層(12)の直下に形成される欠陥集合層(14a)より下方のバルク層(14)に酸素析出核(14b)を形成する工程と
を含むことを特徴とするSIMOX基板の製造方法。 Implanting oxygen ions into the silicon wafer (11);
The wafer (11) is subjected to a first heat treatment at 1300 to 1390 ° C. in a mixed gas atmosphere of oxygen and an inert gas, so that a buried oxide layer (12) is embedded in a region at a predetermined depth from the surface of the wafer (11). And forming a SOI layer (13) on the wafer surface on the buried oxide layer (12), and a method of manufacturing a SIMOX substrate,
The silicon wafer (11) before the oxygen ion implantation has an oxygen concentration of 8 × 10 17 to 1.8 × 10 18 atoms / cm 3 (former ASTM), and the buried oxide layer (12) extends over the entire surface of the wafer. Or partly formed,
The first heat-treated wafer is held at 1050 to 1350 ° C. for 1 to 900 seconds, and then subjected to a rapid heat treatment for lowering the temperature at a temperature lowering rate of 10 ° C./second or more, thereby lowering the bulk below the buried oxide layer (12). Injecting holes into the layer (14);
The rapidly heat-treated wafer is formed under the buried oxide layer (12) by performing a second heat treatment at 500 to 1000 ° C. for 1 to 96 hours in an atmosphere of oxygen, nitrogen, argon, hydrogen or a mixed gas thereof. And a step of forming oxygen precipitation nuclei (14b) in the bulk layer (14) below the defect assembly layer (14a).
前記欠陥集合層(14a)より下方の前記バルク層(14)に酸素析出物(14c)からなるゲッタリング源を有し、前記酸素析出物(14c)の密度が1×108〜1×1012個/cm3であり、前記酸素析出物(14c)のサイズが50nm以上であることを特徴とするSIMOX基板。
A SIMOX substrate manufactured from the method according to any one of claims 1 to 6, wherein a buried oxide layer (12) formed in a region at a predetermined depth from the wafer surface, and on the buried oxide layer An SOI layer (13) formed on the wafer surface, a defect assembly layer (14a) formed immediately below the buried oxide layer (12), and a bulk layer (14) below the buried oxide layer (12), With
The bulk layer (14) below the defect assembly layer (14a) has a gettering source made of oxygen precipitates (14c), and the density of the oxygen precipitates (14c) is 1 × 10 8 to 1 × 10 A SIMOX substrate, wherein the number is 12 / cm 3 and the size of the oxygen precipitate (14c) is 50 nm or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004127527A JP2005286282A (en) | 2004-03-01 | 2004-04-23 | Method of manufacturing simox substrate and simox substrate resulting from same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056094 | 2004-03-01 | ||
JP2004127527A JP2005286282A (en) | 2004-03-01 | 2004-04-23 | Method of manufacturing simox substrate and simox substrate resulting from same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005286282A true JP2005286282A (en) | 2005-10-13 |
Family
ID=35184276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004127527A Pending JP2005286282A (en) | 2004-03-01 | 2004-04-23 | Method of manufacturing simox substrate and simox substrate resulting from same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005286282A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045247A (en) * | 2008-08-14 | 2010-02-25 | Shin Etsu Handotai Co Ltd | Silicon wafer and method of manufacturing silicon wafer |
JP2010087512A (en) * | 2008-09-29 | 2010-04-15 | Magnachip Semiconductor Ltd | Silicon wafer, and method of manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582525A (en) * | 1991-09-19 | 1993-04-02 | Nec Corp | Simox substrate and manufacture thereof |
JPH07193072A (en) * | 1993-12-27 | 1995-07-28 | Nec Corp | Manufacture of semiconductor device |
WO2003001583A2 (en) * | 2001-06-22 | 2003-01-03 | Memc Electronic Materials, Inc. | Process for producing silicon on insulator structure having intrinsic gettering by ion implantation |
WO2003009365A1 (en) * | 2001-07-10 | 2003-01-30 | Shin-Etsu Handotai Co.,Ltd. | Silicon wafer manufacturing method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer |
-
2004
- 2004-04-23 JP JP2004127527A patent/JP2005286282A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582525A (en) * | 1991-09-19 | 1993-04-02 | Nec Corp | Simox substrate and manufacture thereof |
JPH07193072A (en) * | 1993-12-27 | 1995-07-28 | Nec Corp | Manufacture of semiconductor device |
WO2003001583A2 (en) * | 2001-06-22 | 2003-01-03 | Memc Electronic Materials, Inc. | Process for producing silicon on insulator structure having intrinsic gettering by ion implantation |
WO2003009365A1 (en) * | 2001-07-10 | 2003-01-30 | Shin-Etsu Handotai Co.,Ltd. | Silicon wafer manufacturing method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045247A (en) * | 2008-08-14 | 2010-02-25 | Shin Etsu Handotai Co Ltd | Silicon wafer and method of manufacturing silicon wafer |
JP2010087512A (en) * | 2008-09-29 | 2010-04-15 | Magnachip Semiconductor Ltd | Silicon wafer, and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7763541B2 (en) | Process for regenerating layer transferred wafer | |
US20080044669A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method | |
US7582540B2 (en) | Method for manufacturing SOI wafer | |
JP2014508405A5 (en) | ||
JP6671436B2 (en) | Fabrication of high precipitation density wafers that activate inert oxygen precipitation nuclei by heat treatment | |
US7537657B2 (en) | Silicon wafer and process for producing it | |
KR20090081335A (en) | Method for producing bonded wafer | |
JP4419147B2 (en) | Manufacturing method of bonded wafer | |
KR100965510B1 (en) | Method of manufacturing simox substrate and simox substrate obtained by this method | |
WO2010131412A1 (en) | Silicon wafer and method for producing the same | |
JP2006040980A (en) | Silicon wafer and its manufacturing method | |
TWI549192B (en) | Method of manufacturing wafers | |
US11761118B2 (en) | Carbon-doped silicon single crystal wafer and method for manufacturing the same | |
JP2005286282A (en) | Method of manufacturing simox substrate and simox substrate resulting from same | |
JP2018064057A (en) | Silicon bonded wafer production method and silicon bonded wafer | |
JPH11283987A (en) | Silicon epitaxial wafer and manufacture thereof | |
JP5211550B2 (en) | Manufacturing method of silicon single crystal wafer | |
JP2020004989A (en) | Silicon bonded wafer | |
JP2010040638A (en) | Method of manufacturing soi substrate | |
TWI333257B (en) | Method of producing simox substrate | |
JP5434239B2 (en) | Silicon wafer manufacturing method | |
KR20070022285A (en) | Process for producing simox substrate and simox substrate produced by the process | |
JP2003100759A (en) | Method for manufacturing epitaxial silicon wafer | |
JP2010003764A (en) | Production process of silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |