JP2005266616A - Optical display device and method for manufacturing the same - Google Patents

Optical display device and method for manufacturing the same Download PDF

Info

Publication number
JP2005266616A
JP2005266616A JP2004081727A JP2004081727A JP2005266616A JP 2005266616 A JP2005266616 A JP 2005266616A JP 2004081727 A JP2004081727 A JP 2004081727A JP 2004081727 A JP2004081727 A JP 2004081727A JP 2005266616 A JP2005266616 A JP 2005266616A
Authority
JP
Japan
Prior art keywords
substrate
electronic element
electronic
emitting layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004081727A
Other languages
Japanese (ja)
Inventor
Hideki Matsumura
英樹 松村
Kenichiro Kida
健一郎 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ishikawa Seisakusho Ltd
Original Assignee
Ishikawa Seisakusho Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishikawa Seisakusho Ltd filed Critical Ishikawa Seisakusho Ltd
Priority to JP2004081727A priority Critical patent/JP2005266616A/en
Publication of JP2005266616A publication Critical patent/JP2005266616A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To easily manufacture a bright optical display device having a large aperture ratio, while adopting a bottom emission system which is allowed to be easily manufactured, and to secure sufficiently large space, without generating mutual restriction between light-emitting layers and electronic elements. <P>SOLUTION: In the optical display device D1 in which a plurality of pixels, consisting of light emitting layers 3 and electronic elements 9 for controlling the pixels are arranged on a transparent substrate 1 in a manner of layers and the light emitted from each light-emitting layer 3 is projected from the side of the lower transparent substrate 1, and the electronic elements 9 are formed on the upper layer of the light-emitting layers 3. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、発光層からなる複数の画素と画素を制御する電子素子とが透明基板上に層状に配され、発光層からの発光光線を下方透明基板側から出射する光学的表示装置に関し、例えば、有機EL、無機EL、若しくは、電子ペーパー、又は、これらが混在するものに好適な光学的表示装置及びその製造方法に関する。   The present invention relates to an optical display device in which a plurality of pixels composed of a light emitting layer and electronic elements that control the pixels are arranged in a layer on a transparent substrate, and emits light emitted from the light emitting layer from the lower transparent substrate side. The present invention relates to an optical display device suitable for organic EL, inorganic EL, electronic paper, or a mixture thereof, and a method for manufacturing the same.

アクティブ・マトリクス型の有機EL(エレクトロルミネッセンス)ディスプレイは、主にボトム・エミッション方式と、トップ・エミッション方式とに分けられる。図54(a)は、ボトム・エミッション方式の有機ELディスプレイの断面図である。ボトム・エミッション方式は、ガラス等の透明基板1上に薄膜トランジスタなどの画素制御用の電子素子9を組み込み、その横に有機EL発光層3を設置し、そこからの発光光線が透明基板1方向に出射する構造となっている。図54(b)は、トップ・エミッション方式の有機ELディスプレイの断面図である。トップ・エミッション方式は、基板1上に薄膜トランジスタなどの画素制御素子用の電子素子9を形成し、その上に有機ELからなる発光層3を形成し、そこからの発光光線を基板1の上方向に出射する構造となっている。いずれの方式も、発光層3の上下両面には下部電極2と上部電極4が形成されており、上部電極4の上層には二層構造のバリヤ層6a,6b(有機バリヤ層6a,SiNx封止膜6b)、側面には側壁保護膜5が形成されている。   Active matrix organic EL (electroluminescence) displays are mainly classified into a bottom emission system and a top emission system. FIG. 54A is a cross-sectional view of a bottom emission type organic EL display. In the bottom emission method, a pixel control electronic element 9 such as a thin film transistor is incorporated on a transparent substrate 1 such as glass, and an organic EL light emitting layer 3 is installed on the side of the electronic element 9 so that the emitted light from there is directed toward the transparent substrate 1. It has a structure that emits light. FIG. 54B is a cross-sectional view of a top emission type organic EL display. In the top emission method, an electronic element 9 for a pixel control element such as a thin film transistor is formed on a substrate 1, a light emitting layer 3 made of organic EL is formed on the electronic element 9, and light emitted therefrom is directed upward of the substrate 1. It is structured to emit light. In both methods, the lower electrode 2 and the upper electrode 4 are formed on the upper and lower surfaces of the light emitting layer 3, and the barrier layers 6a and 6b (organic barrier layer 6a and SiNx seal) having a two-layer structure are formed on the upper layer of the upper electrode 4. A side wall protective film 5 is formed on the side of the stop film 6b).

有機ELディスプレイは、上記いずれの方式においても、画素を制御する薄膜トランジスタ等の電子素子は、基板上に半導体膜、絶縁体膜を成膜し、集積回路を作る要領で複数層を積層させることにより加工して作られている。また、有機ELは発光中に電流を流し続ける必要があり、電流印加時に特性が不安定なアモルファス・シリコン薄膜トランジスタを使用する場合は、電流安定化回路を組み込むことが行われている。アモルファス・シリコンをレーザー照射してポリ・シリコンとしたもので、薄膜トランジスタを製作し、電流安定性の向上を試みる場合もある。   In any of the above-mentioned methods, an organic EL display, such as a thin film transistor for controlling a pixel, is formed by forming a semiconductor film and an insulator film on a substrate and stacking a plurality of layers in a manner to form an integrated circuit. It is made by processing. In addition, it is necessary for the organic EL to keep a current flowing during light emission. When an amorphous silicon thin film transistor whose characteristics are unstable when a current is applied is used, a current stabilization circuit is incorporated. In some cases, amorphous silicon is irradiated with laser to form poly-silicon, and a thin film transistor is manufactured to improve current stability.

ところで、有機ELディスプレイでは、有機ELにとって有害な酸素や水分が発光層に浸入を素子するのを阻止するためのバリヤ層が形成されている。上記ボトム・エミッション方式は、このバリヤ層が発光方向とは反対側方向に形成されるため、光透過度を全く問題とせず、バリヤ層の厚みを厚くして、酸素や水分の浸入防止効果を高めることが可能であり、ディスプレイの長寿命化には有利な方法である。   By the way, in the organic EL display, a barrier layer for preventing oxygen and moisture harmful to the organic EL from entering the light emitting layer is formed. In the above bottom emission method, since this barrier layer is formed in the direction opposite to the light emitting direction, there is no problem with light transmittance, and the barrier layer is thickened to prevent intrusion of oxygen and moisture. This is an advantageous method for extending the life of the display.

しかしながら、画素制御素子である薄膜トランジスタ等の電子素子を、有機ELの発光層と同じ平面基板上に形成しなければならいので、所定の領域に発光層と電子素子を配置しなければならず、有機ELの発光層の面積と電子素子の面積とが互いに制約し合うこととなる。すなわち、電子素子の機能を重視して電子素子の面積を広くすると、発光層の面積が狭くなって発光強度が下がり、他方、発光強度を考慮して発光層の面積を広くすると、電子素子のためのスペースが狭くなって電子素子の機能の低下を招く等の問題が生じる。特に、アモルファス・シリコン薄膜トランジスタの場合は、経時変化なく電流を画素表示時間だけ流し続けなければならないため、薄膜トランジスタ複数個で電流安定化回路を組み込む必要が生じ、トランジスタの占有面積が一層拡大して、発光層の占める面積(開口率)がさらに狭くなり、発光強度が低くなる傾向にある。また、発光層は熱に弱く、加熱による劣化が激しいため、画素制御用の薄膜トランジスタ等の電子素子は発光層形成前に作る必要がある。そのため、比較的に歩留まりの悪い発光層の製作が価格構成比率の高い薄膜トランジスタの後に作らなければならなくなり、この発行デバイスの総合コストを押し上げている等の問題もある。   However, since an electronic element such as a thin film transistor as a pixel control element must be formed on the same plane substrate as the organic EL light emitting layer, the light emitting layer and the electronic element must be disposed in a predetermined region, The area of the EL light-emitting layer and the area of the electronic element are mutually constrained. That is, if the area of the electronic element is widened with emphasis on the function of the electronic element, the area of the light emitting layer is reduced and the light emission intensity is reduced. On the other hand, if the area of the light emitting layer is increased in consideration of the light emission intensity, For this reason, a problem arises in that the space for this is narrowed and the function of the electronic element is reduced. In particular, in the case of an amorphous silicon thin film transistor, it is necessary to continue the current for the pixel display time without change over time, so it becomes necessary to incorporate a current stabilization circuit with a plurality of thin film transistors, and the occupied area of the transistor is further expanded. The area (aperture ratio) occupied by the light emitting layer is further narrowed, and the light emission intensity tends to be low. Further, since the light emitting layer is vulnerable to heat and is greatly deteriorated by heating, an electronic element such as a thin film transistor for pixel control needs to be formed before forming the light emitting layer. For this reason, it is necessary to manufacture a light emitting layer having a relatively low yield after a thin film transistor having a high price composition ratio, which raises the total cost of the issuing device.

一方、トップ・エミッション方式では、基板の上に薄膜トランジスタを作り、その上に絶縁体膜で絶縁してから有機EL発光層を搭載し、さらにその上にバリヤ層を形成し、上方に発光光線を照射する構成をとる。このため、電子素子と発光層との面積上の制約がなく、発光層と電子素子とは互いに充分な領域をとることができるという利点がある。しかしながら、トップ・エミッション方式では、さらに発光層の上にバリヤ層を形成し、上方に向かって発光光線を照射することによりバリヤ層を通して発光光線が出射する構成をとる。このため、バリヤ層の厚みを厚くしたりバリヤ層の層数を増加させたりする等して酸素や水分の浸入防止効果を高めると、その分視認性が低下するという問題が生じていた。   On the other hand, in the top emission method, a thin film transistor is formed on a substrate, an organic EL light emitting layer is mounted thereon after insulating with an insulator film, a barrier layer is further formed thereon, and a light emitting beam is emitted upward. Take the configuration to irradiate. Therefore, there is no restriction on the area between the electronic element and the light emitting layer, and there is an advantage that the light emitting layer and the electronic element can take a sufficient area. However, in the top emission system, a barrier layer is further formed on the light emitting layer, and the emitted light is emitted through the barrier layer by irradiating the emitted light upward. For this reason, if the effect of preventing infiltration of oxygen and moisture is increased by increasing the thickness of the barrier layer or increasing the number of barrier layers, there has been a problem that the visibility is reduced accordingly.

さらに、従来の有機ELディスプレイでは、発光層が熱により劣化し易いため、低温で形成可能なアモルファス・シリコン薄膜トランジスタを使用する必要があった。しかしながら、有機EL発光層は、電流発光型素子であるので、望みの明るさを得るためには、電流安定化回路などを形成する必要があった。そして、それを完璧なものとするためには、特性が不安定なアモルファス・シリコンを薄膜トランジスタの半導体膜として用いることに問題があった。この問題の解決のために、アモルファス・シリコンをレーザー・アニール等の手段によりポリ・シリコンに変性させてから薄膜トランジスタを作成することも行われているが、製作コストが嵩むという問題もあった。   Further, in the conventional organic EL display, since the light emitting layer is easily deteriorated by heat, it is necessary to use an amorphous silicon thin film transistor that can be formed at a low temperature. However, since the organic EL light emitting layer is a current light emitting element, it is necessary to form a current stabilizing circuit or the like in order to obtain a desired brightness. In order to make it perfect, there is a problem in using amorphous silicon having unstable characteristics as a semiconductor film of a thin film transistor. In order to solve this problem, a thin film transistor is also produced after amorphous silicon is modified into poly silicon by means of laser annealing or the like, but there is a problem that the manufacturing cost increases.

これらの問題は、アクティブマトリックス型の有機ELディスプレイに限らず、無機ELディスプレイ、電子ペーパーなどの光学的表示装置に共通する問題である。   These problems are not limited to active matrix organic EL displays, but are common to optical display devices such as inorganic EL displays and electronic paper.

そこで本発明の目的は、製造が容易なボトム・エミッション方式を採用しながら、開口率の大きな明るい光学的表示装置を容易に製造することができるとともに、発光層と電子素子とが互いに制約を受けることなく充分なスペースを確保することが可能であり、視認性に影響を与えることなく発光層内へのガスや水分の浸入防止効果を得たり、電流安定性の高い電子素子を廉価に搭載することが可能な光学的表示装置及びその製造方法を提案することにある。   Accordingly, an object of the present invention is to easily manufacture a bright optical display device having a large aperture ratio while adopting a bottom emission method that is easy to manufacture, and the light emitting layer and the electronic device are mutually restricted. Sufficient space can be secured without affecting the visibility, and gas and moisture can be prevented from entering the light emitting layer, and electronic devices with high current stability can be mounted at low cost. It is to propose an optical display device and a method for manufacturing the same.

本発明の光学的表示装置は、発光層からなる複数の画素と画素を制御する電子素子とが透明基板上に層状に配され、発光層からの発光光線を下方透明基板側から出射する光学的表示装置であり、電子素子は、発光層よりも上層に設けられていることを特徴とする。ここで、電子素子は1個で一つの画素(発光層)を制御するものであっても良いし、1個で複数の画素(発光層)を制御するものであっても良い。   The optical display device of the present invention is an optical display device in which a plurality of pixels composed of a light emitting layer and electronic elements for controlling the pixels are arranged in a layer on a transparent substrate, and light emitted from the light emitting layer is emitted from the lower transparent substrate side. In the display device, the electronic element is provided in an upper layer than the light emitting layer. Here, one electronic element may be used to control one pixel (light emitting layer), or one electronic element may be used to control a plurality of pixels (light emitting layer).

この発明によれば、発光層からの発光光線は下方透明基板側から出射され、電子素子は発光層よりも上層に設けられているため、発光層と電子素子の面積を広くして互いに重なり合う配置としても、電子素子が発光光線を遮断する等の不都合は生じない。すなわち、電子素子と発光層とは互いに制約を受けることなくスペースを確保できる。とくに、電子素子の面積に制約されることなく発光層の面積を広くすることができるため、高開口率の光学的表示装置を実現することが可能となる。   According to the present invention, the emitted light from the light emitting layer is emitted from the lower transparent substrate side, and the electronic device is provided in an upper layer than the light emitting layer. However, there is no inconvenience that the electronic element blocks the emitted light. That is, a space can be secured between the electronic element and the light emitting layer without being restricted by each other. In particular, since the area of the light emitting layer can be increased without being restricted by the area of the electronic element, an optical display device having a high aperture ratio can be realized.

前記発光層よりも上層に、発光層への酸素や水分の浸入を防止するバリヤ層が設けられていることを特徴とする。この発明によれば、発光光線の出射方向は下方透明基板側であり、発光層よりも上層にバリヤ層が設けられているため、発光光線はバリヤ層を通過することなく反対側(透明基板側)から出射する。したがって、例えばバリヤ層を厚くしたりバリヤ層の数を多くすることによって、視認性を維持したままで、ガスや水分の浸入防止効果を高めることができる。   A barrier layer for preventing oxygen or moisture from entering the light emitting layer is provided above the light emitting layer. According to this invention, since the emission direction of the emitted light is on the lower transparent substrate side and the barrier layer is provided above the light emitting layer, the emitted light does not pass through the barrier layer without passing through the barrier layer (transparent substrate side). ). Therefore, for example, by increasing the thickness of the barrier layer or increasing the number of barrier layers, it is possible to increase the effect of preventing gas and moisture from entering while maintaining the visibility.

前記電子素子は、発光層に要求される発光強度に対応した定常電流を流す回路(電流安定化回路)を備えることを特徴とする。また、前記電子素子は、チップ型の結晶シリコン集積回路であることを特徴とする。さらに、前記電子素子は、多結晶シリコン薄膜トランジスタを基本構成要素とする集積回路であることを特徴とする。従来使用されていたアモルファス・シリコン薄膜トランジスタは比較的低速であり、また、電流安定駆動性が低いものであった。この発明によれば、電子素子は、定常電流を流す回路(電流安定化回路)を備えるか、又は、チップ型の結晶シリコン集積回路か、又は、多結晶シリコン薄膜トランジスタであるため、アモルファス・シリコン薄膜トランジスタと比較して、高速処理、及び、高い電流安定駆動性を廉価にて実現することができる。   The electronic element includes a circuit (current stabilization circuit) for supplying a steady current corresponding to the light emission intensity required for the light emitting layer. Also, the electronic element is characterized in that a crystalline silicon integrated circuit chip. Further, the electronic device is an integrated circuit having a polycrystalline silicon thin film transistor as a basic component. Conventionally used amorphous silicon thin film transistors have a relatively low speed and have a low current drive stability. According to the present invention, since the electronic element is provided with a circuit (current stabilization circuit) for flowing a steady current, or is a chip-type crystalline silicon integrated circuit or a polycrystalline silicon thin film transistor, an amorphous silicon thin film transistor Compared to the above, high-speed processing and high current stable driving performance can be realized at low cost.

前記電子素子は、アモルファス・シリコン薄膜トランジスタであることを特徴とする。アモルファス・シリコン薄膜トランジスタは、特性が不安定であるため、動作時の電流安定回路を組み込む必要がある。この発明によれば、電子素子をアモルファス・シリコン薄膜トランジスタとしても、トランジスタの占有面積を充分にとることができるため、電流安定回路(定常電流を流す回路)を組み込むことが容易である。アモルファス・シリコンをポリ・シリコンに変性させてから薄膜トランジスタを制作する必要もないので、製作コストの低廉化を図ることができる。   The electronic element is an amorphous silicon thin film transistor. Amorphous silicon thin film transistor, since the characteristics are unstable, it is necessary to incorporate a current stabilization circuit during operation. According to the present invention, even if the electronic devices as an amorphous silicon thin film transistor, it is possible to take a sufficient area occupied by the transistors, it is easy to incorporate current stabilization circuit (circuit for supplying a constant current). It is not necessary to produce the thin film transistor from an amorphous silicon denatured poly-silicon can be achieved cost reduction of manufacturing cost.

前記電子素子は、前記バリヤ層に埋設されていることを特徴とする。この発明によれば、電子素子はバリヤ層に埋設されているため、光学的表示装置の厚みを薄くすることができる。   The electronic element is embedded in the barrier layer. In accordance with the present invention, the electronic device because it is embedded in the barrier layer, it is possible to reduce the thickness of the optical display device.

前記発光層は、有機ELであるか、又は、無機ELであるか、電子ペーパーであるか、又は、これらが混在するものであることを特徴とする。この発明によれば、有機ELディスプレイ、無機ELディスプレイ、又は、電子ペーパーディスプレイについて、上記同様の作用・効果が得られる。   The light-emitting layer, or an organic EL, or, or an inorganic EL, or an electronic paper, or, and characterized in that they are mixed. According to the present invention, an organic EL display, an inorganic EL display or electronic paper displays, the same effects can be obtained.

本発明の光学的表示装置の製造方法は、発光層からなる複数の画素と画素を制御する電子素子とが透明基板上に層状に配され、発光層からの発光光線を下方透明基板側から出射する光学的表示装置の製造方法において、透明基板の上面側に発光層を形成後、発光層よりも上層に電子素子を形成することを特徴とする。この発明によれば、透明基板に、発光層・電子素子を順次形成することにより、上記請求項1記載の光学的表示装置が製造される。電子素子の形成は、薄膜を積層させてアモルファス・シリコン薄膜トランジスタを形成しても良いし、チップ型の結晶性シリコントランジスタなどを埋設等しても良い。   In the method for manufacturing an optical display device of the present invention, a plurality of pixels formed of a light emitting layer and an electronic element for controlling the pixels are arranged in a layer on a transparent substrate, and emitted light from the light emitting layer is emitted from the lower transparent substrate side. in the method for manufacturing an optical display device which, after forming a luminescent layer on the upper surface side of the transparent substrate, and forming an electronic element in an upper layer than the light emitting layer. According to the present invention, a transparent substrate by sequentially forming a light emitting layer and electronic element, an optical display device according to the first aspect is produced. The electronic element may be formed by laminating thin films to form an amorphous silicon thin film transistor or embedding a chip type crystalline silicon transistor or the like.

本発明の光学的表示装置の製造方法は、発光層からなる複数の画素と画素を制御する電子素子とが透明基板上に層状に配され、発光層からの発光光線を下方透明基板側から出射する光学的表示装置の製造方法において、透明基板に発光層からなる複数の画素を形成し、透明基板と対向配置される対向基板側に画素を制御する複数の電子素子を形成し、発光層と電子素子が内側となるように両基板を重ね合わせことを特徴とする。この発明によれば、発光層と電子素子とをそれぞれ異なる基板の相対する位置に形成した後に、これらを重ね合わせることにより、上記請求項1記載の光学的表示装置が製造される。発光層と電子素子とはそれぞれ異なる基板に形成されているため、電子素子の形成時の加熱を原因として発光層の劣化を引き起こすことがなく、また、総合的に歩留まりの向上が図られる。   In the method for manufacturing an optical display device of the present invention, a plurality of pixels formed of a light emitting layer and an electronic element for controlling the pixels are arranged in a layer on a transparent substrate, and emitted light from the light emitting layer is emitted from the lower transparent substrate side. In the method for manufacturing an optical display device, a plurality of pixels made of a light emitting layer are formed on a transparent substrate, and a plurality of electronic elements for controlling the pixels are formed on the opposite substrate side arranged to face the transparent substrate. wherein the superposing two substrates so that the electronic element facing inward. According to this invention, after forming the light emitting layer and the electronic element at positions opposite to each other on the different substrates, the optical display device according to claim 1 is manufactured by superimposing them. Since the light emitting layer and the electronic device are formed on different substrates, the light emitting layer is not deteriorated due to heating during the formation of the electronic device, and the yield is improved overall.

本発明の光学的表示装置及びその製造方法によれば、発光層よりも上層に電子素子が設けることにより、発光層と電子素子とが互いに制約を受けることなく充分なスペースを確保することが可能となる。例えば、発光層に関しては、電子素子の位置や面積を考慮する必要がなく、発光層の面積を広くして、発光強度を高めることができる。また、電子素子に関しては、面積を広くとることができ、電流安定化回路の組み込みを容易としたり、機能を充実させたりすることが可能となる。すなわち、封止膜形成が困難なトップ・エミッション方式を採用することなく、製造が容易なボトム・エミッション方式を採用しながら、開口率の大きな明るい光学的表示装置を容易に製造することが可能となる。   According to the optical display device and the manufacturing method thereof of the present invention, it is possible to secure a sufficient space without being restricted by the light emitting layer and the electronic device by providing the electronic device above the light emitting layer. to become. For example, with respect to the light emitting layer, it is not necessary to consider the position and area of the electronic element, and a wide area of the light-emitting layer, it is possible to increase the luminous intensity. As for the electronic device, it is possible to widen the area, or facilitate the incorporation of the current stabilizing circuit, it becomes possible or to enhance the function. In other words, it is possible to easily manufacture a bright optical display device having a large aperture ratio while adopting a bottom emission method that is easy to manufacture, without using a top emission method in which sealing film formation is difficult. Become.

発光層へのガスや水分の浸入を阻止するバリヤ層を発光層よりも上層に設けることにより、視認性を維持しながらバリヤ層を厚く又はバリヤ層を複数としてガスや水分の浸入防止効果を高めることも可能であり、光学的表示装置の長寿命化を図ることができる。   By providing a barrier layer that prevents gas and moisture from entering the light-emitting layer above the light-emitting layer, the barrier layer is thickened while maintaining visibility, or multiple barrier layers are used to increase the effect of preventing gas and water from entering. It is also possible to extend the life of the optical display device.

発光層は熱に弱く、加熱による劣化が激しい。そのため、従来は画素制御素子用の薄膜トランジスタ等の電子素子は発光層形成前に基板上に作る必要があった。本発明の光学的表示装置の製造方法によれば、異なる基板に電子素子と発光層とを形成した後に、それぞれを貼り合わせる方法を使用すれば、電子素子の形成において高温加熱をしても他方の基板に形成された発光層に影響は及ばない。すなわち、比較的歩留まりの悪い発光層と、価格構成比率の高い電子素子とを、それぞれ独立して製作することができるため、全体としての歩留まり向上が実現される。また、電子素子として、チップ型の結晶シリコン集積回路などを使用すれば、高速処理や電流安定化が容易となる。   The light emitting layer is vulnerable to heat and is severely deteriorated by heating. Therefore, conventionally, an electronic element such as a thin film transistor for a pixel control element has to be formed on a substrate before forming a light emitting layer. According to the manufacturing method of an optical display device of the present invention, after the formation of the electronic element and the light-emitting layer on different substrates, using the method of bonding the respective other even if the high temperature heating in the formation of electronic devices The light emitting layer formed on the substrate is not affected. That is, a relatively yield poor emission layer, and a high price composition ratio electronic devices, it is possible to manufacture each independently, it is realized improvement in yield as a whole. Further, if a chip-type crystalline silicon integrated circuit or the like is used as the electronic element, high-speed processing and current stabilization are facilitated.

以下、本発明の光学的表示装置について、有機ELディスプレイ、及び、その製造方法を例として、図面を参照しながら詳細に説明する。ただし、有機ELの他、無機EL、若しくは、電子ペーパー、又は、これらが混在するものにも適用可能である。   Hereinafter, the optical display device of the present invention will be described in detail with reference to the drawings, taking an organic EL display and a method for manufacturing the same as examples. However, in addition to organic EL, the present invention can also be applied to inorganic EL, electronic paper, or a mixture of these.

(第1の実施の形態)
図8は、本実施の形態の光学的表示装置D1の断面図である。本実施の形態の光学的表示装置D1は、有機発光材料からなる発光層3から成る画素と、画素制御素子である電子素子(半導体素子)がマトリックス状に配列されたアクディブマトリックス型の光学的表示装置D1である。この光学的表示装置D1は、ボトム・エミッション方式を採用しており、発光光線が発光層3から下方の透明基板1側に向かって下方向(図8中矢印方向)に照射される。
(First embodiment)
FIG. 8 is a cross-sectional view of the optical display device D1 of the present embodiment. The optical display device D1 of the present embodiment is an active matrix type optical display in which pixels composed of a light emitting layer 3 made of an organic light emitting material and electronic elements (semiconductor elements) as pixel control elements are arranged in a matrix. Device D1. This optical display device D1 employs a bottom emission method, and emitted light is irradiated downward (in the direction of the arrow in FIG. 8) from the light emitting layer 3 toward the lower transparent substrate 1 side.

ガラス等の透明基板1の上面側には透明電極2を介して有機発光材料からなる発光層3がマトリックス状に形成されている。発光層3にはその上面を覆うように裏面電極4が積層されており、発光層3の外周を覆うように側壁保護膜5が形成されている。一つの発光層3が一つの画素に対応する。   A light emitting layer 3 made of an organic light emitting material is formed in a matrix on the upper surface side of a transparent substrate 1 such as glass via a transparent electrode 2. A back electrode 4 is laminated on the light emitting layer 3 so as to cover the upper surface thereof, and a side wall protective film 5 is formed so as to cover the outer periphery of the light emitting layer 3. One light emitting layer 3 corresponds to one pixel.

発光層(画素)3が形成された透明基板1を被覆するように二重構造のバリヤ層6a,6bが形成されている。第1のバリヤ層6aは、バリレン等の有機ガス・バリヤ膜であり、第2のバリヤ層6bはシリコン窒化膜Si34等からなるガス・バリヤ膜である。発光層3の表面に突起などがある場合はバリヤ層の厚みにムラが生じ、バリヤ層の薄い箇所や欠損箇所からガスや水分が浸入する事態が生じる。そこで、本実施の形態では、第1のバリヤ層6aにより発光層3の表面を平坦化し、第2のバリヤ層6bの厚みを均等にしてガスや水分の浸入が確実に阻止するようにしている。すなわち、バリヤ層6a,6bを二重構造とすることにより、発光層3へのガスや水分の浸入防止効果を高め、長寿命化を図っている。本光学的表示装置D1は、バリヤ層6a,6bを二重構造としてガスや水分の浸入防止を強化しているが、透明基板1側から発光光線を照射するボトム・エミッション方式を採用するため、バリヤ層6a,6bを二重構造として厚みを厚くしても、ディスプレイとしての視認性に影響を与えることはなく、視認性を維持しながらガスや水分の浸入防止効果を高めることが可能となっている。 Double barrier layers 6a and 6b are formed so as to cover the transparent substrate 1 on which the light emitting layer (pixel) 3 is formed. The first barrier layer 6a is an organic gas / barrier film such as a barrier, and the second barrier layer 6b is a gas / barrier film made of a silicon nitride film Si 3 N 4 or the like. When there are protrusions on the surface of the light emitting layer 3, the thickness of the barrier layer is uneven, and a situation in which gas or moisture enters from a thin or defective portion of the barrier layer occurs. Therefore, in the present embodiment, the surface of the light emitting layer 3 is flattened by the first barrier layer 6a, and the thickness of the second barrier layer 6b is made uniform to reliably prevent the ingress of gas and moisture. . That is, by making the barrier layers 6a and 6b have a double structure, the effect of preventing gas and moisture from entering the light emitting layer 3 is enhanced and the life is extended. This optical display device D1 has a barrier layer 6a, 6b having a double structure to enhance the prevention of gas and moisture intrusion, but adopts a bottom emission method in which emitted light is irradiated from the transparent substrate 1 side. Even if the barrier layers 6a and 6b have a double structure and are thickened, the visibility as a display is not affected, and it is possible to enhance the effect of preventing gas and moisture from entering while maintaining the visibility. ing.

バリヤ層6a,6bの上には平坦化膜7、有機フィルム8が順次積層されている。有機フィルム8には、光学的表示装置D1の厚み方向において発光層3と重なるように位置を合わせて、電子素子9が埋設されている。発光層3の上層に電子素子9が重なるように配置されても、発光層3からの発光光線は下方に向かって照射されているため遮断されることはなく、また、発光層3と電子素子9とは異なる層に形成されているため電子素子9の存在によって発光層3が圧迫されることもない。したがって、電子素子9と発光層3とは、互いに面積的な制約を受けることがなく、電子素子9と発光層3の両方について充分な占有面積を確保することができる。   A planarizing film 7 and an organic film 8 are sequentially laminated on the barrier layers 6a and 6b. An electronic element 9 is embedded in the organic film 8 so as to be aligned with the light emitting layer 3 in the thickness direction of the optical display device D1. Even if the electronic element 9 is arranged so as to overlap the upper layer of the light emitting layer 3, the emitted light from the light emitting layer 3 is not blocked because it is irradiated downward, and the light emitting layer 3 and the electronic element are not blocked. Therefore, the light emitting layer 3 is not pressed by the presence of the electronic element 9. Therefore, the electronic element 9 and the light emitting layer 3 are not subject to area restrictions, and a sufficient occupied area can be secured for both the electronic element 9 and the light emitting layer 3.

電子素子9は、予め他の場所で製造されたチップ型の結晶シリコン集積回路である。ここで、電子素子9は、所定の位置に直接成膜される薄膜トランジスタでも良いが、動作速度及び電流安定化の観点から、チップ型の発光層に要求される発光強度に対応した定常電流を流す回路であるか、又は、結晶シリコン集積回路であるか、又は、多結晶シリコン薄膜トランジスタを基本構成要素とする集積回路を搭載することが望ましい。薄膜トランジスタを搭載する場合は、半導体膜の成膜等の際に発生する熱による発光層3の劣化を防止する必要から、低温で形成可能なアモルファス・シリコン薄膜トランジスタを搭載することが必要である。このアモルファス・シリコン薄膜トランジスタは、動作時の電流安定回路を組み込む必要があるが、本実施の形態の光学的表示装置D1は、上述のようにトランジスタの占有面積を充分にとることができるため、電流安定回路が組み込みやすい。   The electronic element 9 is a chip-type crystalline silicon integrated circuit manufactured in advance elsewhere. Here, the electronic element 9 may be a thin film transistor formed directly at a predetermined position, but from the viewpoint of operating speed and current stabilization, a steady current corresponding to the light emission intensity required for the chip-type light emitting layer is passed. whether the circuit, or whether it is crystalline silicon integrated circuit, or, it is desirable to mount an integrated circuit as a basic component of the polycrystalline silicon thin film transistor. When a thin film transistor is mounted, it is necessary to mount an amorphous silicon thin film transistor that can be formed at a low temperature because it is necessary to prevent deterioration of the light emitting layer 3 due to heat generated during the formation of a semiconductor film. Although this amorphous silicon thin film transistor needs to incorporate a current stabilizing circuit during operation, the optical display device D1 of the present embodiment can sufficiently take up the area occupied by the transistor as described above. Easy to incorporate a ballast circuit.

発光層3と電子素子9との間はコンタクトホール10により導通が図られている。タクトホール10は、有機フィルム8、平坦化膜7、第1及び第2のバリヤ層6a,6bを貫通するように形成されている。コンタクトホール10には、銀ペーストなどの導電性ペーストが充填されており、コンタクトホール10と電子素子9との間に所定のパターンで配線が設けられて、発光層3の裏面電極4と電子素子9との導通が図られている。   The light emitting layer 3 and the electronic element 9 are electrically connected by a contact hole 10. The tact hole 10 is formed so as to penetrate the organic film 8, the planarizing film 7, and the first and second barrier layers 6a and 6b. The contact hole 10 is filled with a conductive paste such as silver paste, wiring is provided in a predetermined pattern between the contact hole 10 and the electronic element 9, and the back electrode 4 and the electronic element of the light emitting layer 3 are provided. 9 is established.

電子素子9が埋設された有機フィルム8の上には、これらを被覆するように所定パターンの配線12と絶縁膜13が形成されている。   On the organic film 8 in which the electronic element 9 is embedded, a predetermined pattern of wiring 12 and an insulating film 13 are formed so as to cover them.

(製造方法)
次に、図1から図8を参照しながら、本実施の形態の光学的表示装置D1について、その製造方法を説明する。
(Production method)
Next, a manufacturing method of the optical display device D1 of the present embodiment will be described with reference to FIGS.

1.発光層の形成
透明基板(ガラス基板)1に、ITO(Indium Tin Oxide)膜などの透明電極2をスパッタリング、電子ビーム(EB)、蒸着などの手法により堆積する。次に、透明電極2の上にハードマスクを用いて所定高さの発光層3をマトリックス状に形成する。発光層3の上面には、裏面電極4を形成するとともに、発光層3の側壁を覆って側壁を保護する側壁保護膜5を形成する。図1は、透明基板1に透明電極2、発光層3、裏面電極4、側壁保護膜5を形成した状態を示す図である。
1. Formation of Light-Emitting Layer A transparent electrode 2 such as an ITO (Indium Tin Oxide) film is deposited on a transparent substrate (glass substrate) 1 by a technique such as sputtering, electron beam (EB), or vapor deposition. Next, the light emitting layer 3 having a predetermined height is formed on the transparent electrode 2 in a matrix using a hard mask. On the upper surface of the light emitting layer 3, a back electrode 4 is formed, and a side wall protective film 5 that covers the side wall of the light emitting layer 3 and protects the side wall is formed. FIG. 1 is a view showing a state in which a transparent electrode 2, a light emitting layer 3, a back electrode 4, and a sidewall protective film 5 are formed on a transparent substrate 1.

2.バリヤ層の形成
次に、同一真空内で、バリレン等の有機ガス・バリヤ膜により第1のバリヤ層6aを形成する。その後、さらにバリヤ効果を高めるため、第1のバリヤ層6aを被覆するように、100℃以下の低温でシリコン窒化膜Si34を形成して第2のバリヤ層6bとし、バリヤ層6a,6bを二重構造とする。図2は、バリヤ層6a,6bを形成した状態を示す図である。
2. Formation of Barrier Layer Next, the first barrier layer 6a is formed from an organic gas / barrier film such as valylene in the same vacuum. Thereafter, in order to further enhance the barrier effect, a silicon nitride film Si 3 N 4 is formed at a low temperature of 100 ° C. or lower so as to cover the first barrier layer 6a to form the second barrier layer 6b. 6b has a double structure. FIG. 2 is a diagram showing a state in which the barrier layers 6a and 6b are formed.

3.平坦化
次に、低融点有機材料により平坦化膜7を形成する。この平坦化膜7は、低融点材料を基板表面にスピンコート、カーテンノズルによるコート、ディップコートすることにより成膜される。また、低融点材料を塗布後に、平板プレスにより平坦化を行っても良い。図3は、平坦化膜7を形成した状態を示す図である。
3. Planarization Next, the planarization film 7 is formed of a low melting point organic material. The planarizing film 7 is formed by applying a low melting point material on the substrate surface by spin coating, curtain nozzle coating, or dip coating. Further, after applying the low melting point material, planarization may be performed by a flat plate press. FIG. 3 is a view showing a state in which the planarizing film 7 is formed.

4.有機フィルムの貼り付け
平坦化膜7を被覆するように、厚さ約10μmから200μmの有機フィルム8を貼り付ける。有機フィルム8の貼り付けは熱圧着を用いて行われる。ただし、貼り付け時の熱によって発光層3を破損しないように、低融点の有機フィルムを使用し、発光層3を損傷しない程度の温度で有機フィルム8の熱圧着を行う。図4は、有機フィルム8を熱圧着により貼り付けた状態を示す図である。
4). Attaching Organic Film An organic film 8 having a thickness of about 10 μm to 200 μm is attached so as to cover the planarizing film 7. The organic film 8 is attached using thermocompression bonding. However, an organic film having a low melting point is used so that the light emitting layer 3 is not damaged by heat at the time of pasting, and the organic film 8 is thermocompression bonded at a temperature that does not damage the light emitting layer 3. FIG. 4 is a view showing a state where the organic film 8 is attached by thermocompression bonding.

5.電子素子の埋め込み
貼り付けた有機フィルム8に電子素子9を埋め込む。電子素子9は、画素制御素子が形成されたシリコン集積回路であり、加熱プレスにより有機フィルム8に埋め込まれる。図5は、電子素子9が埋め込まれた状態を示す図である。
5). Embedding the electronic element The electronic element 9 is embedded in the attached organic film 8. The electronic element 9 is a silicon integrated circuit in which a pixel control element is formed, and is embedded in the organic film 8 by a heating press. FIG. 5 is a diagram showing a state in which the electronic element 9 is embedded.

6.コンタクトホールの形成
次に、発光層3の裏面電極4と後述の電子素子9とを接続するコンタクトホール10を作成する。コンタクトホール10は、有機フィルム8、平坦化膜7、第1及び第2のバリヤ層6a,6bを貫通して裏面電極4に到達するように形成されており、BOSHエッチングなどの反応性イオンエッチングや、レーザー加工によって形成される。水分による発光層へのダメージを防止するために、コンタクトホール10は真空状態若しくは窒素雰囲気などで形成することが好ましい。図6は、コンタクトホール10が形成された状態を示す図である。
6). Formation of Contact Hole Next, a contact hole 10 for connecting the back electrode 4 of the light emitting layer 3 and an electronic element 9 described later is formed. The contact hole 10 is formed so as to penetrate the organic film 8, the planarizing film 7, the first and second barrier layers 6 a and 6 b and reach the back electrode 4, and reactive ion etching such as BOSH etching. Or it is formed by laser processing. In order to prevent damage to the light emitting layer due to moisture, the contact hole 10 is preferably formed in a vacuum state or a nitrogen atmosphere. FIG. 6 is a diagram showing a state in which the contact hole 10 is formed.

7.コンタクトホールへの導電性材料の流し込み
形成されたコンタクトホール10にペースト状の導電性材料11を流し込む。この導電性材料11は、銀ペースト等の低融点導電性を有するものが好ましい。その後、有機フィルム8上に電子素子9とコンタクトホール10とを接続するように所定パターンで接続部10aを形成し、コンタクトホール10と接続部10aを介して電子素子9と発光層3の裏面電極10とを接続する。
7). Pouring the conductive material into the contact hole A paste-like conductive material 11 is poured into the formed contact hole 10. The conductive material 11 preferably has a low melting point conductivity such as a silver paste. Thereafter, a connecting portion 10a is formed in a predetermined pattern on the organic film 8 so as to connect the electronic device 9 and the contact hole 10, and the back surface electrodes of the electronic device 9 and the light emitting layer 3 are formed through the contact hole 10 and the connecting portion 10a. 10 is connected.

8.配線形成
有機フィルム8上に所定パターンで配線12と絶縁膜13とを形成して光学的表示装置D1が完成する。図8は、本実施の形態のアクティブマトリックス型の光学的表示装置D1を示す図である。光学的表示装置D1は、ボトム・エミッション方式の有機ELディスプレイであり、発光層3から透明基板1を介して下方(図8中、矢印方向)に発光光線が照射され、映像が表示される。
8). Wiring formation Wiring 12 and insulating film 13 are formed in a predetermined pattern on organic film 8 to complete optical display device D1. FIG. 8 is a diagram showing an active matrix optical display device D1 of the present embodiment. The optical display device D1 is a bottom emission type organic EL display, and the emitted light is irradiated downward (in the direction of an arrow in FIG. 8) from the light emitting layer 3 through the transparent substrate 1, and an image is displayed.

(第2の実施の形態)
図13に第2の実施の形態の光学的表示装置D2の断面図を示す。本実施の形態の光学的表示装置D2は、図12に示すように、透明基板1側のブロックAと対向基板15側のブロックBとが貼り合わされて構成されている。
(Second Embodiment)
FIG. 13 shows a cross-sectional view of the optical display device D2 of the second embodiment. As shown in FIG. 12, the optical display device D2 of the present embodiment is configured by bonding a block A on the transparent substrate 1 side and a block B on the counter substrate 15 side.

(製造方法)
透明基板1側のブロックAは、透明基板1に、透明電極2、発光層3、裏面電極4、側壁保護膜5、二重構造のバリヤ層6a,6b、平坦化膜7、コンタクトホール10を形成する点については上記第1の実施の形態と同様である。平坦化膜7の上に所定の厚みの有機フィルム14を成膜し、有機フィルム14も含めてコンタクトホール10を形成する。図9は、有機フィルム14を成膜した後にコンタクトホール10を形成した状態を示す図である。次に、図10に示すように、コンタクトホール10にペースト状の導電性材料11を流し込み、有機フィルム14を剥離する。図11は、有機フィルム14を剥離した状態を示す図である。導電性材料11の先端は厚み分だけ平坦化膜7から突出した状態となる。コンタクトホール10に導電性材料11を充填させる際に、導電性材料11がコンタクトホール10から外に流れ出る等して不要箇所に付着する恐れがあるが、有機フィルム14を剥離させることにより、不要な導電性材料11を除去することができる。
(Production method)
The block A on the transparent substrate 1 side includes a transparent electrode 2, a light emitting layer 3, a back electrode 4, a side wall protective film 5, double barrier layers 6 a and 6 b, a planarizing film 7, and a contact hole 10. The points to be formed are the same as in the first embodiment. An organic film 14 having a predetermined thickness is formed on the planarizing film 7, and the contact hole 10 including the organic film 14 is formed. FIG. 9 is a diagram illustrating a state in which the contact hole 10 is formed after the organic film 14 is formed. Next, as shown in FIG. 10, a paste-like conductive material 11 is poured into the contact hole 10 to peel off the organic film 14. FIG. 11 is a diagram illustrating a state where the organic film 14 is peeled off. The tip of the conductive material 11 is in a state protruding from the planarizing film 7 by the thickness. When the contact hole 10 is filled with the conductive material 11, the conductive material 11 may flow out of the contact hole 10 and adhere to unnecessary portions, but it is unnecessary by peeling the organic film 14. The conductive material 11 can be removed.

対向基板15側のブロックBは、対向基板15の対向面側において、発光層3に対応する位置に画素ピッチでチップ型の電子素子9が埋設されている。具体的には、電子素子9の埋設は次の通りである。対向基板15の表面には、透明熱可塑性樹脂フィルムがラミネート加工されている。透明熱可塑性樹脂フィルムに代えて透明熱可塑性樹脂を塗布して膜形成しても、透明熱可塑性樹脂による対向基板15としても良い。このような対向基板15を、電子素子9の埋設前に予めヒーター等により加熱しておき、適度に塑性変形可能となった透明熱可塑性樹脂フィルム上に、電子素子9を埋め込むように転写する。電子素子9を透明熱可塑性樹脂フィルム上に載せた後、プレスを行って埋め込むように転写してもよい。対向基板15はヒーター等により加熱されるが、発光層3と電子素子9とはそれぞれ異なる基板1,15に形成されているため、電子素子9の埋設時の加熱を原因として発光層3の劣化を引き起こすことがない。従来は発光層3の劣化防止のために低温で形成可能なアモルファス・シリコン薄膜トランジスタの使用が必要であったが、アモルファス・シリコン薄膜トランジスタと比較して高速処理が可能であり電流安定駆動性の高い結晶シリコン集積回路を搭載することが可能となる。   In the block B on the counter substrate 15 side, chip-type electronic elements 9 are embedded at a pixel pitch at a position corresponding to the light emitting layer 3 on the counter surface side of the counter substrate 15. Specifically, the embedding of the electronic element 9 is as follows. A transparent thermoplastic resin film is laminated on the surface of the counter substrate 15. Instead of the transparent thermoplastic resin film, a transparent thermoplastic resin may be applied to form a film, or the counter substrate 15 made of a transparent thermoplastic resin may be used. Such a counter substrate 15, kept heated in advance by a heater or the like before embedding of the electronic devices 9, moderately to plastically deformable and became transparent thermoplastic resin film on, transferred to fill the electronic device 9. After the electronic element 9 is placed on the transparent thermoplastic resin film, it may be transferred so as to be embedded by pressing. Although the counter substrate 15 is heated by a heater or the like, since the light-emitting layer 3 and the electronic device 9 is formed on the different substrates 1, 15, respectively, degradation of the light emitting layer 3 causes the heating during embedding of the electronic devices 9 Will not cause. Conventionally, it has been necessary to use an amorphous silicon thin film transistor that can be formed at a low temperature in order to prevent the light emitting layer 3 from being deteriorated. A silicon integrated circuit can be mounted.

電子素子9が埋設された対向基板15の対向面には、所定パターンで配線12と絶縁膜13とが形成されている。また、上記透明基板1側のコンタクトホール10と対応する位置に、絶縁膜13を貫通して電子素子9に到達するようにコンタクトホール14が形成されている。コンタクトホール14には導電性材料が充填されており、その先端にはボールハンダ16が形成されている。   The opposing surface of the counter substrate 15 which the electronic device 9 is embedded, the wiring 12 and the insulating film 13 is formed in a predetermined pattern. Also, the position corresponding to the contact hole 10 of the transparent substrate 1 side, a contact hole 14 to reach the electronic device 9 through the insulating film 13 is formed. The conductive material in the contact hole 14 and is filled, a ball solder 16 is formed at its tip.

上記透明基板1側のブロックAと、上記対向基板15側のブロックBとを、発光層3と電子素子9とが内側となるように重ね合わせる。その後、ボールハンダ16にレーザー照射して、局部的に加熱することにより、発光層3の裏面電極4と電子素子9との接続を図り、光学的表示装置D2を完成させる(図13)。   The block A of the transparent substrate 1 side, and a block B of the counter substrate 15 side, and the light-emitting layer 3 and the electronic device 9 is superposed so that the inner. Thereafter, laser irradiation to the ball solder 16, by locally heating, achieving connection between the rear surface electrode 4 and the electronic element 9 of the light-emitting layer 3, to complete the optical display device D2 (Figure 13).

(第3の実施の形態)
図15に第3の実施の形態の光学的表示装置D3の断面図を示す。本実施の形態の光学的表示装置D3は、上記第2の実施の形態の光学的表示装置D2の結晶シリコン集積回路(電子素子)9の代わりにアモルファス・シリコン薄膜トランジスタ19が搭載されている。アモルファス・シリコンをレーザー・アニールすることで多結晶シリコンへの変性させたものを用いて薄膜トランジスタとしても良い。
(Third embodiment)
FIG. 15 is a sectional view of an optical display device D3 according to the third embodiment. In the optical display device D3 of the present embodiment, an amorphous silicon thin film transistor 19 is mounted instead of the crystalline silicon integrated circuit (electronic element) 9 of the optical display device D2 of the second embodiment. A thin film transistor may be formed using amorphous silicon that has been modified into polycrystalline silicon by laser annealing.

(製造方法)
図14は、本実施の形態の有機ELディスプレイである光学的表示装置D3の製造方法を説明する図である。透明基板1の上には、アモルファス・シリコン薄膜、又は、その多結晶化されたシリコン薄膜を半導体膜とする電子素子19から、各画素(発光層3)に相当する位置に電流安定化回路がそれぞれ形成されている。透明基板1と対向基板15とを、発光層3と電子素子9を内側にして貼り合わせる。本実施の形態の光学的表示装置D3は、電子素子19と発光層3との関係で面積的な制約がなく、電子素子19の占有面積を広くとることができるため、電流安定化回路の組み込みも容易である。なお、第1の実施の形態についても、アモルファス・シリコン薄膜トランジスタを搭載することは、必要に応じて任意である。
(Production method)
FIG. 14 is a diagram for explaining a manufacturing method of the optical display device D3 which is the organic EL display of the present embodiment. On the transparent substrate 1, a current stabilization circuit is provided at a position corresponding to each pixel (light emitting layer 3) from the electronic element 19 using the amorphous silicon thin film or the polycrystalline silicon thin film as a semiconductor film. Each is formed. The transparent substrate 1 and the counter substrate 15 are bonded together with the light emitting layer 3 and the electronic element 9 inside. In the optical display device D3 of the present embodiment, there is no area limitation due to the relationship between the electronic element 19 and the light emitting layer 3, and the area occupied by the electronic element 19 can be increased, so that a current stabilization circuit is incorporated. Is also easy. Also in the first embodiment, it is optional to mount an amorphous silicon thin film transistor as necessary.

(電子素子の転写方法)
上記電子素子9がチップ型の電子素子である場合は、マイクロ・アッセンブリング技術(MAT)により搭載される。MATとは、複数の画素を制御する電子素子9を光学的表示装置基板(透明基板1や、対向基板15)上に転写する電子素子9の転写方法の一つであり、本願発明者等が提案する方法である。本願発明者等が提案する下記の電子素子の選択転写方法MATは、特に本発明の光学的表示装置D1,2,3に好適である。本発明の光学的表示装置D1,2,3は、ボトム・エミッション方式であり、電子素子9,19や配線12が配される側に対する光透過を考慮する必要がない。このため、本発明の光学的表示装置D1,2,3は、配線設計の自由度が高く、例えば図39に示すように、電子素子9,19の位置を回避する必要がなく任意にデザイン可能である。また、配線12の幅を広くすることが可能であり、信号を安定して伝達可能である。また、電子素子9,19のサイズを大きくすることができ、多数の画素を制御可能な回路を組み込むことで、下記に示す転写方法による転写個数を少なくすることが可能である。また、電子素子9,19のサイズや配線12のピッチを大きくとっても良く、電子素子の配置の際に精密な位置精度が不要となり、高生産効率を実現可能である。また、発光層との接続用電極パッドを大きく設計することができるため、透明基板1と対向基板15との貼り合わせにおける位置合わせが容易となり、電極間の接続が安定する。したがって、かかる利点を有する本発明の光学的表示装置D1,2,3に下記の選択的転写方法を適用すると、電子素子1の転写時や両基板1,15の貼り合わせ時において高精度の位置合わせが不要となり、高生産効率を実現することが可能となる。また、配線の自由度が高いため様々なデザインで配線が可能となるが、後述するように、電子素子9,19の内部に配線を形成して基板1,15上の配線12を破線状とすれば、スクリーンマスクを使用して様々なデザインの配線が可能となる。電子素子9,19のサイズを大きくすることができるため、後述するように、電子素子9,19がi行j列の画素(発光層)3のほぼ中央に配されて、一つの電子素子9,19で複数の画素(発光層)3を制御する場合にも好適である。以下に、本願発明者等が提案する電子素子の選択転写方法MATについて説明する。
(Electronic element transfer method)
When the electronic element 9 is a chip-type electronic element, it is mounted by a micro assembly technique (MAT). MAT is one of the transfer methods of the electronic element 9 that transfers the electronic element 9 that controls a plurality of pixels onto an optical display device substrate (the transparent substrate 1 or the counter substrate 15). This is a proposed method. The following electronic element selective transfer method MAT proposed by the inventors of the present application is particularly suitable for the optical display devices D1, 2, 3 of the present invention. The optical display devices D1, 2, 3 of the present invention are bottom emission systems, and it is not necessary to consider light transmission to the side where the electronic elements 9, 19 and the wiring 12 are arranged. For this reason, the optical display devices D1, 2, 3 of the present invention have a high degree of freedom in wiring design, and can be arbitrarily designed without having to avoid the positions of the electronic elements 9, 19 as shown in FIG. 39, for example. It is. In addition, the width of the wiring 12 can be increased, and a signal can be transmitted stably. Further, the size of the electronic elements 9 and 19 can be increased, and by incorporating a circuit capable of controlling a large number of pixels, it is possible to reduce the number of transfer by the transfer method described below. Further, the size of the electronic elements 9 and 19 and the pitch of the wirings 12 may be increased, and precise positional accuracy is not required when arranging the electronic elements, and high production efficiency can be realized. In addition, since the electrode pad for connection with the light emitting layer can be designed to be large, alignment in the bonding of the transparent substrate 1 and the counter substrate 15 becomes easy, and the connection between the electrodes is stabilized. Therefore, when the following selective transfer method is applied to the optical display devices D1, 2, 3 of the present invention having such advantages, a highly accurate position can be obtained at the time of transferring the electronic element 1 or bonding the two substrates 1,15. Matching is unnecessary, and high production efficiency can be realized. In addition, since the degree of freedom of wiring is high, wiring with various designs is possible. However, as will be described later, wiring is formed inside the electronic elements 9 and 19 so that the wiring 12 on the substrates 1 and 15 has a broken line shape. Then, various designs of wiring can be performed using a screen mask. Since the size of the electronic elements 9 and 19 can be increased, as will be described later, the electronic elements 9 and 19 are arranged almost at the center of the pixel (light emitting layer) 3 in the i row and j column, so that one electronic element 9 is arranged. , 19 is also suitable for controlling a plurality of pixels (light emitting layer) 3. The electronic element selective transfer method MAT proposed by the inventors will be described below.

本発明に適用する電子素子の選択転写方法は、複数の画素を制御する電子素子をディスプレイ基板(透明基板1、対向基板15)上に転写する電子素子の転写方法において、複数画素を制御する複数の集積回路が表面に形成された電子素子用基板を保持基板に固定する工程と、電子素子用基板を集積回路ごとに切断した電子素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の電子素子を選択的にピックアップ装置に吸着保持させてディスプレイ基板に転写する工程とを備え、上記電子素子形成用基板に、その第1の方向についてはディスプレイ基板上における第1の方向での電子素子の配列ピッチpxを自然数mで除したpx/mの配列ピッチ、及び、第1の方向に直交する第2の方向についてはディスプレイ基板上における第2の方向での電子素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチとなるように電子素子を複数形成し、上記ピックアップ用基板に転写した電子素子の中から、ディスプレイ基板上での電子素子の配列ピッチpx,pyに対応する電子素子のみを選択的にピックアップ装置に吸着保持させて、ディスプレイ基板に転写することを特徴とする。   The electronic device selective transfer method applied to the present invention is an electronic device transfer method in which an electronic device for controlling a plurality of pixels is transferred onto a display substrate (transparent substrate 1, counter substrate 15). A step of fixing the electronic element substrate having the integrated circuit formed on the surface to the holding substrate, a step of fixing the electronic element obtained by cutting the electronic element substrate for each integrated circuit to the pickup substrate, and a step on the pickup substrate. A step of selectively attracting and holding an electronic element on a pickup device and transferring the electronic element to a display substrate, the electronic element forming substrate having an electronic element in a first direction on the display substrate in the first direction. array pitch px arrangement pitch of px / m obtained by dividing the natural number m, and, for a second direction perpendicular to the first direction on the display substrate contact A plurality of electronic elements are formed so as to have an arrangement pitch of py / n obtained by dividing the arrangement pitch py of the electronic elements in the second direction by a natural number n, and a display is made from among the electronic elements transferred to the pickup substrate. array pitch px of electronic elements on a substrate, by selectively attracted and held by the pick-up device only electronic devices corresponding to py, characterized by transferring the display substrate.

本発明に適用する電子素子の選択転写方法は、一つの集積回路で複数の画素を制御する電子素子をディスプレイ基板上に転写するに際して、複数画素を制御する集積回路が表面に複数形成された電子素子用基板を保持基板に固定する工程と、電子素子用基板を集積回路ごとに切断した電子素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の電子素子を選択的にピックアップ装置に吸着保持させてディスプレイ基板に転写する工程とを備え、上記電子素子用基板に、その第1の方向についてはディスプレイ基板上における第1の方向での電子素子の配列ピッチpxを自然数mで除したpx/mの配列ピッチ、及び、第1の方向に直交する第2の方向についてはディスプレイ基板上における第2の方向での電子素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチとなるように電子素子を複数形成し、ピックアップ装置には、電子素子のチャッキングを行う真空吸着穴が、前記第1の方向に対応する方向にpxの配列ピッチで形成され、かつ前記第2の方向に対応する方向にpyの配列ピッチで形成されており、上記ピックアップ用基板に転写した電子素子の中から、ディスプレイ基板上での電子素子の配列ピッチpx,pyに対応する電子素子のみを選択的にピックアップ装置に吸着保持させて、ディスプレイ基板に転写することを特徴とする。   Select transfer method for electronic devices applied to the present invention, when transferring an electronic device for controlling a plurality of pixels in a single integrated circuit on a display substrate, an integrated circuit for controlling a plurality of pixels is formed with a plurality of the surface electronic adsorption and fixing the substrate element on the holding substrate, and fixing the electronic device in the pick-up substrate obtained by cutting the substrate for an electronic device for each integrated circuit, to selectively pick-up device an electronic device on the pick-up board by holding a step of transferring the display substrate, the substrate for the electronic device, for the first direction obtained by dividing the array pitch px of the electronic device in a first direction on the display substrate by a natural number m px / M and the second direction orthogonal to the first direction, the arrangement pitch of the electronic elements in the second direction on the display substrate. py plurality forming the electronic element so that the array pitch of py / n obtained by dividing the natural number n and the direction to the pick-up device, the vacuum suction holes for performing chucking electronic device, corresponding to the first direction to be formed by the arrangement pitch of px, and the second is formed by the arrangement pitch of py in a direction corresponding to the direction, from the electronic device has been transferred to the pickup substrate, an electronic device on a display substrate Only the electronic elements corresponding to the arrangement pitches px and py are selectively attracted and held by the pickup device and transferred to the display substrate.

また、本発明に適用する電子素子の選択転写方法は、一つの集積回路で複数の画素を制御する電子素子をディスプレイ基板上に転写するに際して、前記複数画素を制御する集積回路が表面に複数形成された電子素子用基板を保持基板に固定する工程と、電子素子用基板を集積回路ごとに切断した電子素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の電子素子を選択的にピックアップ装置に吸着保持させてディスプレイ基板に転写する工程とを備え、上記電子素子用基板に、その第1の方向についてはディスプレイ基板上における第1の方向での電子素子の配列ピッチpxを自然数mで除したpx/mの配列ピッチ、及び、第1の方向に直交する第2の方向についてはディスプレイ基板上における第2の方向での電子素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチとなるように電子素子を複数形成し、前記ピックアップ用基板を載置する電子素子ステージと、ディスプレイ基板を載置する基板ステージと、真空吸着穴が形成された真空チャックを有するピックアップ装置と、ピックアップ装置を位置合わせするX軸調節機構、Y軸調節機構、及びZ軸調節機構を備え、上記電子素子ステージと基板ステージの両ステージはそれぞれ回転角度調節機構を有し、吸着穴は、前記第1の方向に対応する方向にpxの配列ピッチで形成され、かつ前記第2の方向に対応する方向にpyの配列ピッチで形成された実装装置を用いて、上記ピックアップ用基板に転写した電子素子の中から、ディスプレイ基板上での電子素子の配列ピッチpx,pyに対応する電子素子のみを選択的に前記ピックアップ装置に吸着保持させて、ディスプレイ基板に転写することを特徴とする。なお、本発明に適用する電子素子の選択転写方法は、前記電子素子は、一つの集積回路で、2行6列で配列する3色×4画素の制御を行うもので、2行6列の中央に上記電子素子が転写されることを特徴とする。   The electronic device selective transfer method applied to the present invention is such that when an electronic device for controlling a plurality of pixels is transferred onto a display substrate by a single integrated circuit, a plurality of integrated circuits for controlling the plurality of pixels are formed on the surface. Fixing the electronic device substrate to the holding substrate, fixing the electronic device obtained by cutting the electronic device substrate for each integrated circuit to the pickup substrate, and selectively picking up the electronic devices on the pickup substrate A step of adsorbing and holding the device on the display substrate and transferring it to the display substrate, wherein the electronic element substrate has a natural number m of the arrangement pitch px of the electronic elements in the first direction on the display substrate in the first direction. arrangement pitch of dividing the px / m, and a second direction perpendicular to the first direction electronic element in a second direction on the display substrate A plurality of electronic elements are formed so as to obtain an array pitch of py / n obtained by dividing the array pitch py by a natural number n, an electronic element stage for mounting the pickup substrate, a substrate stage for mounting a display substrate, and a vacuum A pickup device having a vacuum chuck with suction holes and an X-axis adjustment mechanism, a Y-axis adjustment mechanism, and a Z-axis adjustment mechanism for aligning the pickup device are provided. A mounting having a rotation angle adjusting mechanism, and the suction holes are formed at an arrangement pitch of px in a direction corresponding to the first direction and at an arrangement pitch of py in a direction corresponding to the second direction. using the apparatus, from the electronic device has been transferred to the pickup substrate, to correspond to the array pitch px, py electronic elements on a display substrate And only electronic devices selectively adsorbed and held on the pickup device, characterized by transferring the display substrate. In the electronic device selective transfer method applied to the present invention, the electronic device is a single integrated circuit that controls 3 colors × 4 pixels arranged in 2 rows and 6 columns. in the center the electronic device is characterized in that it is transcribed.

本発明に適用する電子素子の選択転写方法は、保持基板上に、ディスプレイ基板上における第1の方向での電子素子の配列ピッチpxを自然数mで除したpx/mの配列ピッチ、及び、第1の方向に直交する第2の方向での電子素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチにて電子素子を形成するため、ディスプレイ基板に選択的に転写する際、配列ピッチpx,pyに応じて、第1の方向には自然数m個ごとに(m−1個おきに)選択し、第2の方向には自然数n個ごとに(n−1個おきに)電子素子が選択されることとなる。このとき、これによれば、ピックアップ装置を使用して転写するため、選択された電子素子のみがピックアップ装置に吸着保持されることとなり、従来技術のように、未選択の電子素子の配置を誤って乱すことが防止される。   The electronic device selective transfer method applied to the present invention includes an arrangement pitch of px / m obtained by dividing the arrangement pitch px of the electronic elements in the first direction on the display substrate by a natural number m on the holding substrate, and The electronic elements are formed at an arrangement pitch of py / n obtained by dividing the arrangement pitch py of the electronic elements in the second direction orthogonal to the direction of 1 by a natural number n. Depending on the pitches px and py, electrons are selected for every m natural numbers (every m-1) in the first direction, and every n natural numbers (every n-1) in the second direction. An element will be selected. At this time, since the transfer is performed using the pickup device, only the selected electronic element is attracted and held by the pickup device, and the arrangement of the unselected electronic elements is erroneously arranged as in the prior art. Is prevented from being disturbed.

本発明に適用する電子素子の選択転写方法は、前記集積回路が複数形成された電子素子用基板を保持基板に固定する工程において、保持基板上に、電子素子の集積回路が形成された面を下向きにして電子素子用基板の保持基板と接触する面に接着させ、前記電子素子用基板を集積回路ごとに切断した電子素子をピックアップ用基板に固定する工程において、上記電子素子用基板を表裏反転するようにピックアップ用基板に転写させた後に電子素子用基板を集積回路ごとに切断することを特徴とする。   According to another aspect of the present invention, there is provided a method of selectively transferring an electronic element, wherein a surface on which an integrated circuit of an electronic element is formed is formed on a holding substrate in a step of fixing an electronic element substrate having a plurality of integrated circuits formed thereon to the holding substrate. The electronic element substrate is turned upside down in the process of fixing the electronic element to the pickup substrate by cutting down and bonding the electronic element substrate for each integrated circuit with the surface facing the holding substrate of the electronic element substrate facing downward Thus, after being transferred to the pickup substrate, the electronic element substrate is cut for each integrated circuit.

これによれば、電子素子用基板は、集積回路面を表面に向けた状態となるようにピックアップ用基板に転写してから、電子素子を形成するため、所定の大きさに切り分ける切断工程において表面側から集積回路面を確認することができ、容易に位置合わせをすることができる。また、配列ピッチpx,pyを保った状態で電子素子をピックアップ装置に吸着保持させるため、未選択の電子素子の配列を乱すことなく転写させることができる。   According to this, the electronic element substrate is transferred to the pickup substrate so that the surface of the integrated circuit is directed to the surface, and then the surface is cut in a predetermined size in order to form the electronic element. The integrated circuit surface can be confirmed from the side, and alignment can be easily performed. In addition, since the electronic elements are attracted and held by the pickup device while maintaining the arrangement pitches px and py, the arrangement of the unselected electronic elements can be transferred without being disturbed.

本発明に適用する電子素子の選択転写方法は、前記集積回路が複数形成された電子素子用基板を保持基板に固定する工程において、保持基板上に、電子素子の集積回路が形成された面を下向きにして電子素子用基板の保持基板と接触する面に接着させ、集積回路面を保持基板側に向けた状態となるように接着し、前記電子素子用基板を集積回路ごとに切断した電子素子をピックアップ用基板に固定する工程において、上記保持基板上の電子素子用基板を集積回路ごとに切断した後に、電子素子用基板を表裏反転するようにピックアップ用基板に転写させることを特徴とする。   According to another aspect of the present invention, there is provided a method for selectively transferring an electronic element, comprising: a step of fixing an electronic element substrate on which a plurality of integrated circuits are formed to a holding substrate; downward and adhered to the surface in contact with the holding substrate of the substrate for an electronic device, the bonded so that state toward the holding substrate side integrated circuit surface, an electronic device obtained by cutting the substrate for the electronic device for each integrated circuit In the step of fixing the substrate to the pickup substrate, the electronic element substrate on the holding substrate is cut for each integrated circuit, and then transferred to the pickup substrate so that the electronic element substrate is turned upside down.

これによれば、電子素子の集積回路面を保持基板側に向けた状態となるように形成されるため、電子素子を所定の厚さにするための機械研磨工程や所定の大きさに切り分ける切断工程において切りくず等が集積回路面に付着することが防止される。また、請求の範囲1記載の発明と同様、配列ピッチpx,pyを保った状態で電子素子をピックアップ装置に吸着保持させるため、未選択の電子素子の配列を乱すことなく転写させることができる。   According to this, since the integrated circuit surface of the electronic device is formed so as to face the holding substrate side, the mechanical polishing step for making the electronic device to a predetermined thickness and the cutting to be cut into a predetermined size chips or the like is prevented from adhering to the integrated circuit surface in step. Similarly to the first aspect of the invention, since the electronic elements are attracted and held by the pickup device while maintaining the arrangement pitches px and py, the arrangement of the unselected electronic elements can be transferred without being disturbed.

本発明に適用する電子素子の選択転写方法は、前記集積回路が複数形成された電子素子用基板を保持基板に固定する工程における保持基板と電子素子用基板との接着力と、前記電子素子用基板を集積回路ごとに切断した電子素子をピックアップ用基板に固定する工程におけるピックアップ用基板と電子素子用基板との接着力とが異なることが望ましい。   An electronic element selective transfer method applied to the present invention includes an adhesive force between a holding substrate and an electronic element substrate in a step of fixing an electronic element substrate on which a plurality of integrated circuits are formed to the holding substrate, and the electronic element substrate. It is desirable that the adhesive force between the pickup substrate and the electronic element substrate in the step of fixing the electronic element obtained by cutting the substrate for each integrated circuit to the pickup substrate is different.

これによれば、前記保持基板と電子素子用基板との接着力と、前記ピックアップ用基板と電子素子用基板との接着力とが、任意の異なる接着力に設定されることとなる。これは、保持基板上で行われる工程において必要な保持力と、ピックアップ用基板へ転写した後に行われる工程において必要な保持力とが異なることに対応可能とするものである。   According to this, the adhesive force between the holding substrate and the electronic element substrate and the adhesive force between the pickup substrate and the electronic element substrate are set to arbitrarily different adhesive forces. This makes it possible to cope with the difference between the holding force required in the process performed on the holding substrate and the holding force required in the process performed after the transfer to the pickup substrate.

本発明に適用する電子素子の選択転写方法は、前記集積回路が複数形成された電子素子用基板を保持基板に固定する工程における保持基板と電子素子用基板との接着手段と、前記電子素子用基板を集積回路ごとに切断した電子素子をピックアップ用基板に固定する工程におけるピックアップ用基板と電子素子用基板との接着手段とが異なることが望ましい。   The method of selecting the transfer electronic device applied to the present invention, the adhesive means between the holding substrate and the electronic device substrate in the step of fixing the electronic device substrate that said integrated circuit is formed with a plurality of the holding substrate, for the electronic element and adhesive means to the substrate for pickup board and the electronic device in the step of fixing the electronic device obtained by cutting the substrate for each integrated circuit to the pickup substrate is different it is desirable.

これによれば、前記保持基板と電子素子用基板との接着手段と、前記ピックアップ用基板と電子素子用基板との接着手段とが、任意の異なる手段に設定されることとなる。例えば、前記保持基板と電子素子あるいは電子素子用基板との接着手段に、紫外線により接着力を変化させるシートを使用し、前記ピックアップ用基板と電子素子あるいは電子素子用基板との接着手段に、熱により接着力を変化させるシートを使用することができる。   According to this, the adhesion means between the holding substrate and the electronic element substrate and the adhesion means between the pickup substrate and the electronic element substrate are set to arbitrarily different means. For example, a sheet whose adhesive force is changed by ultraviolet rays is used as an adhesion means between the holding substrate and the electronic element or the electronic element substrate, and a heat treatment is applied to the adhesion means between the pickup substrate and the electronic element or the electronic element substrate. it can be used sheets of changing the adhesion by.

本発明に適用する電子素子の選択転写方法は、前記ディスプレイ基板の表面に透明な熱可塑性樹脂膜を形成し、ピックアップ用基板上の電子素子を選択的にピックアップ装置に吸着保持させてディスプレイ基板に転写する工程において、上記ピックアップ装置の電子素子を吸着する面には、あらかじめフッ素樹脂が塗布されており、上記透明な熱可塑性樹脂膜の塑性変形によって電子素子を保持することが望ましい。   In the electronic device selective transfer method applied to the present invention, a transparent thermoplastic resin film is formed on the surface of the display substrate, and the electronic device on the pickup substrate is selectively attracted and held by the pickup device on the display substrate. In the transferring step, the surface of the pickup device that adsorbs the electronic elements is preliminarily coated with fluororesin, and it is desirable to hold the electronic elements by plastic deformation of the transparent thermoplastic resin film.

これによれば、ディスプレイ基板の表面に、透明な熱可塑性樹脂膜が形成され、透明な熱可塑性樹脂膜の塑性変形によって電子素子が保持されることとなる。塑性変形可能となった透明な熱可塑性樹脂膜は、電子素子の底面と側面とに密着し、底面のみによる密着に比べて広範囲な面積において摩擦力の効果が得られ、電子素子を強固に保持することができる。また、ピックアップ装置の電子素子を吸着する面には、あらかじめフッ素樹脂が塗布されているため、ピックアップ装置が透明な熱可塑性樹脂膜と密着することがなく、透明な熱可塑性樹脂膜の表面や電子素子の表面を汚したり、配置された電子素子の配列を誤って乱したりすることが防止される。   According to this, a transparent thermoplastic resin film is formed on the surface of the display substrate, and the electronic element is held by plastic deformation of the transparent thermoplastic resin film. The transparent thermoplastic resin film, which can be plastically deformed, is in close contact with the bottom and side surfaces of the electronic element, and provides a frictional force effect over a wide area compared to close contact with only the bottom surface, thus holding the electronic element firmly can do. In addition, since the surface of the pickup device that adsorbs the electronic elements is preliminarily coated with fluororesin, the pickup device does not adhere to the transparent thermoplastic resin film, and the surface of the transparent thermoplastic resin film It is possible to prevent the surface of the element from being soiled and the arrangement of the arranged electronic elements from being erroneously disturbed.

また、前記透明な熱可塑性樹脂膜の塑性変形による電子素子の保持は、ピックアップ装置に吸着された電子素子が透明な熱可塑性樹脂膜に接触するときに、ピックアップ装置により吸着力と逆の方向へ圧空をかけて電子素子を透明な熱可塑性樹脂膜に配置した後にプレスすることにより、透明な熱可塑性樹脂膜を塑性変形させて電子素子を保持することが望ましい。また、前記透明な熱可塑性樹脂膜は、透明熱可塑性高分子フィルムをディスプレイ基板にラミネート加工して形成することが望ましい。   The electronic element is held by plastic deformation of the transparent thermoplastic resin film in the direction opposite to the adsorption force by the pickup apparatus when the electronic element adsorbed on the pickup apparatus contacts the transparent thermoplastic resin film. It is desirable to hold the electronic element by plastically deforming the transparent thermoplastic resin film by pressing after placing the electronic element on the transparent thermoplastic resin film under pressure. The transparent thermoplastic resin film is preferably formed by laminating a transparent thermoplastic polymer film on a display substrate.

これによれば、まず、ピックアップ装置に吸着された電子素子が透明な熱可塑性樹脂膜に接触するときに、ピックアップ装置により吸着力と逆の方向へ圧空をかけて電子素子を透明な熱可塑性樹脂膜に配置することとされる。すなわち、電子素子がピックアップ装置による圧空を持って押し付けられるように透明な熱可塑性樹脂膜に配置されることとなり、電子素子と透明な熱可塑性樹脂膜とが密着することとなる。また、これによれば、電子素子を透明な熱可塑性樹脂膜に配置した後にプレスすることとされる。プレスの方法においては、透明な熱可塑性樹脂膜を加熱してからプレス装置等によりプレスしても、プレス装置等を加熱してプレスしてもよい。プレスする時期においては、全ての電子素子を配置し終えた後に一括してディスプレイ基板全体をプレスするようにしてもよいし、任意の数量だけ電子素子を配置した後にプレスするようにしてもよい。また、透明熱可塑性高分子フィルムをディスプレイ基板にラミネート加工して、透明な熱可塑性樹脂膜を形成することは、平坦な膜形成の観点からさらに望ましい。   According to this, first, when the electronic element adsorbed on the pickup device comes into contact with the transparent thermoplastic resin film, the pickup device applies pressure air in the direction opposite to the adsorption force to place the electronic element on the transparent thermoplastic resin. It is supposed to be placed on the membrane. That is, the electronic element is disposed on the transparent thermoplastic resin film so that the electronic element is pressed with the air pressure by the pickup device, and the electronic element and the transparent thermoplastic resin film are in close contact with each other. Further, according to this, the electronic device is pressed after being arranged on the transparent thermoplastic resin film. In the pressing method, the transparent thermoplastic resin film may be heated and then pressed by a pressing device or the like, or the pressing device or the like may be heated and pressed. At the time of pressing, the entire display substrate may be pressed together after all the electronic elements have been arranged, or may be pressed after arranging an arbitrary number of electronic elements. In addition, it is more desirable from the viewpoint of flat film formation to laminate a transparent thermoplastic polymer film on a display substrate to form a transparent thermoplastic resin film.

また、本発明に適用する電子素子の選択転写方法は、前記電子素子をディスプレイ基板に吸着保持させた後、電子素子の表面及びディスプレイ基板の表面に透明紫外線硬化樹脂膜を形成し、ディスプレイ基板において電子素子が保持されない側から紫外線照射を行って透明紫外線硬化樹脂膜を選択的に硬化させた後、電子素子の表面の透明紫外線硬化樹脂膜を除去することにより、電子素子を選択的にディスプレイ基板に転写することが望ましい。   Further, in the electronic device selective transfer method applied to the present invention, after the electronic device is adsorbed and held on the display substrate, a transparent ultraviolet curable resin film is formed on the surface of the electronic device and the surface of the display substrate. The transparent UV curable resin film is selectively cured by irradiating ultraviolet rays from the side where the electronic element is not held, and then the transparent UV curable resin film on the surface of the electronic element is removed to selectively display the electronic element on the display substrate. It is desirable to transfer to.

これによれば、電子素子をディスプレイ基板に保持させた後、電子素子の表面及びディスプレイ基板の表面を覆うように透明紫外線硬化樹脂膜を形成し、ディスプレイ基板の裏面側から紫外線照射を行うことにより、通常は透明であるディスプレイ基板を紫外線が透過するため、電子素子の上面(ディスプレイ基板或いは透明な熱可塑性樹脂膜に接触していない面)を除いた全ての部分にわたる透明紫外線硬化樹脂膜を硬化させることとなる。その後、電子素子の上面の硬化していない透明紫外線硬化樹脂膜を除去すると、電子素子の上面を除く周辺部分に紫外線により硬化した透明樹脂膜が均一に形成され、電子素子の上面から引き出される配線が安定的に形成されることとなる。   According to this, after holding the electronic device on the display substrate, a transparent ultraviolet curable resin film is formed so as to cover the surface of the electronic device and the surface of the display substrate, and ultraviolet irradiation is performed from the back side of the display substrate. Because UV rays are transmitted through the display substrate, which is normally transparent, the transparent UV curable resin film is cured over all parts except the upper surface of the electronic element (the surface not in contact with the display substrate or the transparent thermoplastic resin film). Will be allowed to. Thereafter, when the uncured transparent ultraviolet curable resin film on the upper surface of the electronic element is removed, a transparent resin film cured by ultraviolet rays is uniformly formed in the peripheral portion except the upper surface of the electronic element, and the wiring drawn from the upper surface of the electronic element Will be formed stably.

また、本発明に適用する電子素子の選択転写方法は、前記電子素子の表面には、信号線を接続するための電極パッドが形成され、長さ及び幅が30μm以上500μm以下であり、厚さが20μm以上100μm以下の結晶シリコンチップ或いは多結晶シリコンチップであることが、実装の容易さの面から望ましい。また、前記電子素子の表面に、シリコン窒化膜、或いは、シリコン酸化膜による保護膜が形成されていることは、電子素子やそれに形成される回路の保護の面からさらに望ましい。また、前記電子素子は、結晶シリコン基板或いは多結晶シリコン基板表面に画素制御機能を形成した後、20μm以上,100μm以下の厚さとなるようその裏面を機械研磨し、その後、サンドブラスト加工或いは、レーザー加工によって、長さ及び幅が30μm以上500μm以下となるように切断されたものであることは、生産効率及び加工精度の面からさらに望ましい。   In the electronic device selective transfer method applied to the present invention, an electrode pad for connecting a signal line is formed on the surface of the electronic device, the length and width are 30 μm or more and 500 μm or less, and the thickness is it There is 100μm or less of silicon chips or polycrystalline silicon chip than 20μm is desirable from the standpoint of ease of implementation. Further, it is more desirable that a protective film made of a silicon nitride film or a silicon oxide film is formed on the surface of the electronic element from the viewpoint of protecting the electronic element and circuits formed thereon. In addition, after forming the pixel control function on the surface of the crystalline silicon substrate or the polycrystalline silicon substrate, the electronic element is mechanically polished on the back surface so as to have a thickness of 20 μm or more and 100 μm or less, and then sandblasting or laser processing. by, that the length and width of which has been cut so as to be 30μm or more 500μm or less, further preferably from the viewpoint of production efficiency and processing accuracy.

また、上記複数の画素を制御する電子素子にその内部を通過する配線を形成する一方、ディスプレイ基板に配線を形成するに際し、電子素子の内部配線と破線状に接続されるディスプレイの配線に対応する所定パターンが形成されたスクリーンマスクを使用したスクリーン印刷によって形成することが望ましい。ここで、スクリーンマスクとしては、薄い金属箔を用いたメタルマスクが好ましい。   In addition, while the wiring that passes through the electronic elements that control the plurality of pixels is formed, the wiring corresponding to the wirings of the display that are connected to the internal wirings of the electronic elements in a broken line shape when the wiring is formed on the display substrate. It is desirable to form by screen printing using a screen mask on which a predetermined pattern is formed. Here, the screen mask is preferably a metal mask using a thin metal foil.

これによれば、複数の画素を制御する電子素子を前提とするが、この電子素子はデータライン、ゲートラインや画素ラインの間に電子素子が位置され、電子素子を中心に縦横にデータライン等の配線が必要になる。このため、電子素子にその内部を通過する配線を形成しておき、この電子素子を上記請求の範囲1乃至請求の範囲6の電子素子の選択転写方法で転写させた後、複数の画素を制御する電子素子の内部を通過する配線と接続されるディスプレイ基板に形成されるデータライン等の配線と形成するに際して、データライン等の配線は破線状になるため、データライン等の配線に対応する所定パターンが形成されたスクリーンマスクが使用でき、その結果、ディスプレイ基板に直接配線材料を印刷塗布する方法によって上記電子素子と接続するパターン配線を形成することができる。とくに、本発明の光学的表示装置D2は、配線の自由度が高いため様々なデザインで配線が可能となるが、電子素子9の内部に配線を形成して基板15上の配線12を破線状とすれば、スクリーンマスクを使用して様々なデザインの配線が可能となる。この点、従来の配線方法は、配線材料をディスプレイ基板の全面に薄膜堆積して、それをフォトリソグラフィー法によってパターン転写して、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。また、上記のようなスクリーンマスクは使用できず、スクリーン印刷はできなかった。   According to this, an electronic element that controls a plurality of pixels is assumed, but the electronic element is positioned between a data line, a gate line, and a pixel line, and the data line is vertically and horizontally centered on the electronic element. Wiring is required. For this reason, wiring that passes through the inside of the electronic element is formed, and after the electronic element is transferred by the selective transfer method of the electronic element according to claims 1 to 6, a plurality of pixels are controlled. When forming the wiring such as the data line formed on the display substrate connected to the wiring passing through the inside of the electronic element to be formed, the wiring such as the data line becomes a broken line, so that the predetermined corresponding to the wiring such as the data line A screen mask on which a pattern is formed can be used. As a result, a pattern wiring connected to the electronic element can be formed by a method of printing and applying a wiring material directly on the display substrate. In particular, since the optical display device D2 of the present invention has a high degree of freedom in wiring, it can be wired in various designs. However, the wiring 12 on the substrate 15 is formed in a broken line by forming the wiring inside the electronic element 9. Then, wiring of various designs becomes possible using a screen mask. In this regard, the conventional wiring method is expensive and complicated, such as depositing a thin film of a wiring material on the entire surface of the display substrate, transferring the pattern by photolithography, etching the wiring material thin film, removing the resist film, and the like. It was a manufacturing process. Further, the screen mask as described above could not be used, and screen printing could not be performed.

また、本発明に適用する電子素子の選択転写方法で使用する電子素子の実装装置は、上記電子素子の選択転写方法による電子素子の実装装置であって、上記実装装置は、前記ピックアップ用基板上の電子素子を選択的にピックアップ装置に吸着保持させてディスプレイ基板に転写する工程を行うもので、前記ピックアップ用基板を載置する電子素子ステージと、ディスプレイ基板を載置する基板ステージと、真空吸着穴が形成された真空チャックを有するピックアップ装置とを備え、上記電子素子ステージと基板ステージの両ステージはそれぞれ回転角度調節機構を有し、ピックアップ装置は、X軸調節機構、Y軸調節機構、及びZ軸調節機構により直交する3方向に可動自在な機能を有し、吸着穴は、前記第1の方向に対応する方向にpxの配列ピッチで形成され、かつ前記第2の方向に対応する方向にpyの配列ピッチで形成されることを特徴とする。   An electronic element mounting apparatus used in the electronic element selective transfer method applied to the present invention is an electronic element mounting apparatus according to the electronic element selective transfer method, wherein the mounting apparatus is mounted on the pickup substrate. The electronic device is selectively attracted and held by a pickup device and transferred to a display substrate. The electronic device stage for placing the pickup substrate, the substrate stage for placing the display substrate, and vacuum suction A pickup device having a vacuum chuck in which holes are formed, both the electronic element stage and the substrate stage each have a rotation angle adjustment mechanism, and the pickup device includes an X-axis adjustment mechanism, a Y-axis adjustment mechanism, and It has a function that can be moved in three directions orthogonal to each other by the Z-axis adjusting mechanism, and the suction hole is px in a direction corresponding to the first direction. It is formed by an arrangement pitch, and characterized in that it is formed by the arrangement pitch of py in a direction corresponding to the second direction.

これによれば、電子素子ピックアップ部に形成される吸着穴は、前記第1の方向に対応する方向にpxの配列ピッチで形成され、かつ前記第2の方向に対応する方向にpyの配列ピッチで形成されるため、本発明に適用する電子素子の選択転写方法により電子素子を実装することができる。   According to this, the suction holes formed in the electronic element pickup unit are formed with a px arrangement pitch in a direction corresponding to the first direction, and a py arrangement pitch in a direction corresponding to the second direction. Therefore, the electronic device can be mounted by the electronic device selective transfer method applied to the present invention.

また、電子素子転写後の配線形成方法は、上記複数の画素を制御する電子素子にその内部を通過する配線を形成する一方、ディスプレイ基板に配線を形成するに際し、電子素子の内部配線と破線状に接続されるディスプレイの配線に対応する所定パターンが形成されたスクリーンマスクを使用したスクリーン印刷によって形成することを特徴とする。ここで、スクリーンマスクとしては、薄い金属箔を用いたメタルマスクが好ましい。   In addition, the wiring forming method after transferring the electronic element forms the wiring passing through the electronic element that controls the plurality of pixels, while forming the wiring on the display substrate in a broken line shape. It is formed by screen printing using a screen mask in which a predetermined pattern corresponding to the wiring of the display connected to the screen is formed. Here, the screen mask is preferably a metal mask using a thin metal foil.

これによれば、複数の画素を制御する電子素子を前提とするが、この電子素子はデータライン、ゲートラインや画素ラインの間に電子素子が位置され、電子素子を中心に縦横にデータライン等の配線が必要になる。このため、電子素子にその内部を通過する配線を形成しておき、この電子素子を上記の電子素子の選択転写方法で転写させた後、複数の画素を制御する電子素子の内部を通過する配線と接続されるディスプレイ基板に形成されるデータライン等の配線と形成するに際して、データライン等の配線は破線状になるため、データライン等の配線に対応する所定パターンが形成されたスクリーンマスクが使用でき、その結果、ディスプレイ基板に直接配線材料を印刷塗布する方法によって上記電子素子と接続するパターン配線を形成することができる。この点、従来の配線方法は、配線材料をディスプレイ基板の全面に薄膜堆積して、それをフォトリソグラフィー法によってパターン転写して、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。また、上記のようなスクリーンマスクは使用できず、スクリーン印刷はできなかった。   According to this, an electronic element that controls a plurality of pixels is assumed, but the electronic element is positioned between a data line, a gate line, and a pixel line, and the data line is vertically and horizontally centered on the electronic element. Wiring is required. For this reason, wiring that passes through the inside of the electronic element is formed, and the electronic element is transferred by the selective transfer method of the electronic element described above, and then the wiring that passes through the inside of the electronic element that controls a plurality of pixels. When forming data lines and other wiring on the display substrate connected to the data line, the data lines and the like are broken, so a screen mask with a predetermined pattern corresponding to the data lines and the like is used. As a result, a pattern wiring connected to the electronic element can be formed by a method of printing and applying a wiring material directly on the display substrate. In this regard, the conventional wiring method is expensive and complicated, such as depositing a thin film of a wiring material on the entire surface of the display substrate, transferring the pattern by photolithography, etching the wiring material thin film, removing the resist film, and the like. It was a manufacturing process. Further, the screen mask as described above could not be used, and screen printing could not be performed.

上記ディスプレイ基板は、画素とこの画素を制御する電子素子がこれらを接続する配線と共に形成されるディスプレイ基板において、画素がi行j列で配列されており、上記電子素子は、一つの集積回路で複数の画素を制御する電子素子であり、上記i行j列のほぼ中央に配されて、上記各画素との接続を共通の領域を使用した配線を介して接続されていることを特徴とする。このディスプレイ基板において、前記電子素子は、上記電子素子の選択転写方法により転写されることを特徴とする。   In the display substrate, pixels are arranged in i rows and j columns in a display substrate in which electronic elements that control the pixels and wirings that connect the pixels are formed, and the electronic elements are formed by a single integrated circuit. An electronic element that controls a plurality of pixels, is arranged in the approximate center of the i rows and j columns, and is connected to the pixels via wiring using a common region. . In this display substrate, the electronic element is transferred by the electronic element selective transfer method.

これによれば、上記電子素子は、一つの集積回路で複数の画素(或いは発光層、裏面電極)を制御する電子素子であり、上記i行j列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なくなる(省配線化)。電子素子は、i行j列の中央に配されていることから、i×j個の画素を画素ブロックとすると、画素ブロックに含まれる各画素3を一つの電子素子で制御する上で、その中心位置となって、この位置から対称位置の画素3への配線の長さを同じくして配線することができる。本発明の光学的表示装置D2は、電子素子9のサイズを大きくすることができるため、電子素子がi行j列の画素(発光層)のほぼ中央に配されて、一つの電子素子で複数の画素(発光層)を制御する場合にも好適である。   According to this, the electronic element is an electronic element that controls a plurality of pixels (or a light emitting layer and a back electrode) with a single integrated circuit, and is arranged in the approximate center of the i rows and j columns. Since they are connected via the wiring, the number of wirings is reduced (saving of wiring). Since the electronic element is arranged at the center of i row and j column, if i × j pixels are pixel blocks, each pixel 3 included in the pixel block is controlled by one electronic element. Wiring can be performed with the same wiring length from this position to the pixel 3 at the symmetrical position. In the optical display device D2 of the present invention, since the size of the electronic element 9 can be increased, the electronic element is arranged almost at the center of the pixel (light emitting layer) of i rows and j columns, and a plurality of electronic elements are formed by one electronic element. This is also suitable for controlling the pixel (light emitting layer).

上記ディスプレイ基板は、前記i行j列はi×jが3の倍数であり、前記電子素子は、3色となる3画素を組として、一つの集積回路で複数組を制御するものであることを特徴とする。これによれば、三原色(RGB)の組み合わせから成る3個の画素3を一つの電子素子で制御可能となるため、発色及びコントラストが良好となる。具体的には、2行6列や、6行2列や、2列12行や、4列12行等が考えられる。   In the display substrate, i × j is a multiple of 3 in the i row and j column, and the electronic element is a set of three pixels of three colors, and a plurality of sets are controlled by one integrated circuit. It is characterized by. According to this, since the three pixels 3 composed of combinations of the three primary colors (RGB) can be controlled by one electronic element, the color development and the contrast are improved. Specifically, 2 rows and 6 columns, 6 rows and 2 columns, 2 columns and 12 rows, 4 columns and 12 rows, and the like are conceivable.

上記ディスプレイ基板は、前記電子素子は、一つの集積回路で、2行6列で配列する3色×4画素の制御を行うもので、2行6列の中央に上記電子素子が配されていることを特徴とする。これによれば、三原色(RGB)の組み合わせから成る3個の画素を一つの電子素子で制御しているため、発色及びコントラストが良好となる。ここで、単にi行j列で3色×4画素の制御を行う電子素子としても良い。具体的には、2列12行や、4列12行等が考えられる。好ましくは、電子素子は、一つの集積回路で、2行6列で配列する3色×4画素の制御を行うもので、2行6列の中央に上記電子素子が配されていることが望ましい。   In the display substrate, the electronic device is a single integrated circuit that controls 3 colors × 4 pixels arranged in 2 rows and 6 columns, and the electronic device is arranged in the center of 2 rows and 6 columns. It is characterized by that. According to this, since three pixels composed of combinations of the three primary colors (RGB) are controlled by one electronic element, color development and contrast are good. Here, an electronic element that simply controls three colors × four pixels in i rows and j columns may be used. Specifically, 2 columns 12 rows, 4 columns 12 rows, and the like are conceivable. Preferably, the electronic device is a single integrated circuit that controls 3 colors × 4 pixels arranged in 2 rows and 6 columns, and it is desirable that the electronic device is arranged in the center of 2 rows and 6 columns. .

上記ディスプレイ基板は、前記電子素子は、ディスプレイ基板上に転写されるもので、複数画素を制御する集積回路が表面に複数形成された電子素子用基板を保持基板に固定する工程と、電子素子用基板を集積回路ごとに切断した電子素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の電子素子を選択的にピックアップ装置に吸着保持させてディスプレイ基板に転写する工程とを備えた製造方法により、ディスプレイ基板上に転写されることを特徴とする。具体的には、上記電子素子の選択転写方法で電子素子が転写されて製造されることが望ましい。   In the display substrate, the electronic element is transferred onto the display substrate, a step of fixing an electronic element substrate on which a plurality of integrated circuits for controlling a plurality of pixels are formed on a holding substrate, and the electronic element A manufacturing method comprising a step of fixing an electronic element obtained by cutting a substrate for each integrated circuit to a pickup substrate, and a step of selectively holding the electronic element on the pickup substrate by suction and transferring it to a display substrate Thus, the image is transferred onto the display substrate. Specifically, it is desirable that the electronic element is transferred and manufactured by the electronic element selective transfer method.

以下に、本発明の実施の形態を図面を引用しながら説明する。
(ディスプレイ基板の製造方法)
(1.光学的表示装置構造)
本実施の形態は、本発明の光学的表示装置に、上記電子素子の選択転写方法を適用したものである。光学的表示装置は、例えば上記第2の実施の形態に示すように、透明基板1側のブロックAと対向基板15側のブロックBとを貼り合わせることにより製造される光学的表示装置D2である。プラスチック基板からなるディスプレイ基板である対向基板15には、樹脂フィルム101を介して電子素子9がマトリックス状に形成される電子素子9は、複数の薄膜トランジスタ(TFT;Thin Film Transistor)が形成されたものであり、透明基板1側に形成される発光層(画素)3の表面の裏面電極4を制御することにより各発光層(画素)3のオン、オフ、濃淡などを制御する。
Embodiments of the present invention will be described below with reference to the drawings.
(Display substrate manufacturing method)
(1. Optical display device structure)
In the present embodiment, the selective transfer method for electronic elements is applied to the optical display device of the present invention. The optical display device is, for example, an optical display device D2 manufactured by bonding the block A on the transparent substrate 1 side and the block B on the counter substrate 15 side, as shown in the second embodiment. . On the counter substrate 15 which is a display substrate made of a plastic substrate, the electronic elements 9 in which the electronic elements 9 are formed in a matrix through the resin film 101 are those in which a plurality of thin film transistors (TFTs) are formed. By controlling the back electrode 4 on the front surface of the light emitting layer (pixel) 3 formed on the transparent substrate 1 side, on / off, light and shade of each light emitting layer (pixel) 3 is controlled.

(2.電子素子の選択転写方法)
上記構成の光学的表示装置D2は、図40に示す製造方法により製造される。その概略は、電子素子用基板20に複数画素の制御を行う集積回路30を形成して保持基板70に固定する工程R1と、電子素子用基板20を研磨する工程R2と、電子素子用基板20をピックアップ用基板90に移す工程R3と、電子素子9に切断する工程R4と、電子素子9をピックアップ装置51によりディスプレイ基板である対向基板9に転写する工程R5と、配線を形成する工程R6と、透明基板1と対向基板15とを貼り合わせる工程R7とを備える。
(2. Electronic device selective transfer method)
The optical display device D2 having the above configuration is manufactured by the manufacturing method shown in FIG. The outline thereof is a process R1 for forming an integrated circuit 30 for controlling a plurality of pixels on the electronic element substrate 20 and fixing the integrated circuit 30 to the holding substrate 70, a process R2 for polishing the electronic element substrate 20, and an electronic element substrate 20. Is transferred to the pick-up substrate 90, R4 is cut into electronic elements 9, R5 is transferred to the counter substrate 9 as a display substrate by the pick-up device 51, and R6 is formed. Step R7 for bonding the transparent substrate 1 and the counter substrate 15 to each other.

まず、上記工程R1において、電子素子用基板20として結晶シリコン基板或いは多結晶シリコン基板(以下、シリコン基板とする)20に複数画素の制御を行う集積回路30を形成する。シリコン基板20上への集積回路30の形成は、周知の半導体製造技術によって行う。その集積回路30の一例を図16に示す。図16の集積回路30には画素制御を行う薄膜トランジスタの電子デバイス30aが12個形成されている。すなわち、1個の集積回路30によって、3色(RGBの3色)×4画素の制御を行うことができる。また、各画素の電流保持回路30b及び画素ライン107等の信号線をつなぐための電極パッド30cも形成しておく。このような集積回路30を形成後、図17に示すように、電極パッド30c以外の部分に、窒化シリコン膜、或いは酸化シリコン膜30dを堆積し、集積回路30を保護する。ここで、列方向に電子素子9から離れる画素との配線の直線性を保つために、電子素子9からの列の配線を直線状に施し(直線状に配するだけで、電子素子と各画素とが確実に接続される。)なる(図52参照)。3色×4画素の12画素は、前記配線の交わる位置に配される電子素子9から離れるに従って、その長さが長くすることも可能である(図52参照)。また、画素配列の他の例としては、前記i行j列はi×jが3の倍数であり、前記電子素子9は、3色となる3画素を組として、一つの集積回路30で複数組を制御するものであり、図48に示すように、2列12行として一つの集積回路30で8組を制御(3の整数倍の24画素を3色となる3画素を組として制御)したり、図49に示すように、4列6行として一つの集積回路30で8組を制御したりする等が考えられ、その中央に配される電子素子9は、一つの集積回路30で複数の画素を制御する電子素子9であり、上記各画素との接続を共通の領域を使用した配線を介して接続されているものでも良い。このように、画素配列は、i行j列の画素配列のパターンに適用可能である。これよれば、上記電子素子9は、一つの集積回路30で複数の画素(或いは発光層、裏面電極)3を制御する電子素子であり、上記i行j列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なくなる(省配線化)。ここで、配線の数とは、行方向又は列方向に配される配線の束からなる配線群(本実施の形態ではデータライン109の集合、又は、画素ラインとゲートライン108の集合)の数をいう。   First, in step R1, an integrated circuit 30 that controls a plurality of pixels is formed on a crystalline silicon substrate or a polycrystalline silicon substrate (hereinafter referred to as a silicon substrate) 20 as the electronic element substrate 20. The integrated circuit 30 is formed on the silicon substrate 20 by a known semiconductor manufacturing technique. An example of the integrated circuit 30 is shown in FIG. In the integrated circuit 30 of FIG. 16, twelve thin-film transistor electronic devices 30a for pixel control are formed. That is, one integrated circuit 30 can control three colors (three colors of RGB) × 4 pixels. In addition, an electrode pad 30c for connecting signal lines such as the current holding circuit 30b and the pixel line 107 of each pixel is also formed. After the integrated circuit 30 is formed, as shown in FIG. 17, a silicon nitride film or a silicon oxide film 30d is deposited on a portion other than the electrode pad 30c to protect the integrated circuit 30. Here, in order to maintain the linearity of the wiring with the pixels away from the electronic element 9 in the column direction, the wiring of the column from the electronic element 9 is linearly provided (the electronic element and each pixel are simply arranged in a straight line). Are securely connected) (see FIG. 52). The length of 12 pixels of 3 colors × 4 pixels can be increased as the distance from the electronic element 9 arranged at the position where the wiring intersects (see FIG. 52). As another example of the pixel array, i × j is a multiple of 3 in the i row and j column, and the electronic element 9 includes a plurality of three pixels of three colors in one integrated circuit 30. 48. As shown in FIG. 48, 8 sets are controlled by one integrated circuit 30 with 2 columns and 12 rows as shown in FIG. 48 (24 pixels that are integer multiples of 3 are controlled as 3 pixels of 3 colors) 49, as shown in FIG. 49, it is conceivable to control 8 sets with 4 columns and 6 rows by one integrated circuit 30, and the electronic element 9 arranged at the center is formed by one integrated circuit 30. The electronic element 9 controls a plurality of pixels, and may be connected to each of the pixels via wiring using a common region. Thus, the pixel arrangement can be applied to a pixel arrangement pattern of i rows and j columns. According to this, the electronic element 9 is an electronic element that controls a plurality of pixels (or light emitting layer, back electrode) 3 with a single integrated circuit 30, and is arranged substantially at the center of the i rows and j columns. Since the pixel is connected via the wiring, the number of wirings is reduced (saving of wiring). Here, the number of wirings refers to the number of wiring groups (a set of data lines 109 or a set of pixel lines and gate lines 108 in this embodiment) including a bundle of wirings arranged in the row direction or the column direction. Say.

図18に示されるように、シリコン基板20上には、図16に示されるような集積回路30が規則的な間隔で多数形成される。その規則的な間隔(ピッチ)5,6は、以下に説明するように、ディスプレイ基板である対向基板15上におけるピッチ105,106に対応するものである。一つの集積回路30で、3色×4画素の制御を行う場合、ディスプレイ基板である対向基板15上での電子素子9は、図19に示すように、第1の方向Xについてはピッチ105にて実装され、第2の方向Yについてはピッチ106にて実装される。そして、シリコン基板20上に多数形成された集積回路30のピッチ50,60は、図20のように、ディスプレイ基板である対向基板15上での電子素子9の間隔105,106を基準とし、その間を自然数m,n個の電子素子9で埋めるようにして決定される。すなわち、ディスプレイ基板である対向基板15における第1の方向Xについてのピッチ105をpxとし、同じく第2の方向Yについてのピッチ106をpyとした場合、シリコン基板20における第1の方向Xについてのピッチ50はpx/m、同じく第2の方向Yについてのピッチ60はpy/nとなる。そして、図21に示すように、シリコン基板20の表面すなわち集積回路30が形成されている面20aを、第1の粘着テープ80によって保持基板70に固定する。   As shown in FIG. 18, a large number of integrated circuits 30 as shown in FIG. 16 are formed on the silicon substrate 20 at regular intervals. The regular intervals (pitch) 5 and 6 correspond to the pitches 105 and 106 on the counter substrate 15 which is a display substrate, as will be described below. When one integrated circuit 30 controls three colors × 4 pixels, the electronic elements 9 on the counter substrate 15 serving as a display substrate have a pitch 105 in the first direction X as shown in FIG. The second direction Y is mounted at a pitch 106. The pitches 50 and 60 of the integrated circuits 30 formed on the silicon substrate 20 are based on the intervals 105 and 106 of the electronic elements 9 on the counter substrate 15 as a display substrate, as shown in FIG. Is filled with natural number m and n electronic elements 9. That is, when the pitch 105 in the first direction X in the counter substrate 15 that is the display substrate is px, and the pitch 106 in the second direction Y is also py, the pitch in the silicon substrate 20 in the first direction X is The pitch 50 is px / m, and the pitch 60 in the second direction Y is py / n. Then, as shown in FIG. 21, the surface of the silicon substrate 20, that is, the surface 20 a on which the integrated circuit 30 is formed is fixed to the holding substrate 70 with the first adhesive tape 80.

次に、工程R2において、シリコン基板20の裏面すなわち集積回路30が形成されない面20bを機械研磨して、シリコン基板20の厚さを20〜100μm程度に薄膜化する。第1の粘着テープ80は、所定の加熱により粘着力が低下する熱剥離テープを使用することができる。   Next, in step R2, the back surface of the silicon substrate 20, that is, the surface 20b on which the integrated circuit 30 is not formed is mechanically polished to reduce the thickness of the silicon substrate 20 to about 20 to 100 μm. As the first pressure-sensitive adhesive tape 80, a heat-release tape whose adhesive strength is reduced by predetermined heating can be used.

次に、工程R3において、ピックアップ用基板90にシリコン基板20を転写する。具体的には、図22に示すように、シリコン基板20の裏面20bとピックアップ用基板90とを第2の粘着テープ81で接着し、保持基板70を介して第1の粘着テープ80を加熱して第1の粘着テープ80及び保持基板70を剥離する。このようにしてシリコン基板20を保持基板70からピックアップ用基板90に転写する。このとき、図23に示すように、集積回路30が形成された面20aは表面側となる。ここで、第1の粘着テープ80の熱剥離温度が第2の粘着テープ81の熱剥離温度よりも低いものとなるように、それぞれの粘着テープ80,81を選択すれば、第1の粘着テープ80への加熱がシリコン基板20を介して第2の粘着テープ81へ伝導して、ピックアップ用基板90とシリコン基板20との接着力が低下して位置ズレ等の不具合を引き起こすことが防止される。   Next, in step R <b> 3, the silicon substrate 20 is transferred to the pickup substrate 90. Specifically, as shown in FIG. 22, the back surface 20 b of the silicon substrate 20 and the pickup substrate 90 are bonded with the second adhesive tape 81, and the first adhesive tape 80 is heated through the holding substrate 70. Then, the first adhesive tape 80 and the holding substrate 70 are peeled off. In this way, the silicon substrate 20 is transferred from the holding substrate 70 to the pickup substrate 90. At this time, as shown in FIG. 23, the surface 20a on which the integrated circuit 30 is formed is the front surface side. Here, if each adhesive tape 80 and 81 is selected so that the thermal peeling temperature of the first adhesive tape 80 is lower than the thermal peeling temperature of the second adhesive tape 81, the first adhesive tape Heating to 80 is conducted to the second adhesive tape 81 through the silicon substrate 20, thereby preventing the adhesive force between the pickup substrate 90 and the silicon substrate 20 from being lowered and causing problems such as misalignment. .

また、粘着テープ80,81の接着手段、すなわち粘着力を変化させる手段を異なるものとしてもよい。例えば、第1の粘着テープ80を、紫外線照射によって粘着力が弱くなるものとし、第2の粘着テープ81を熱剥離テープとすると、第1の粘着テープ80を剥離するための紫外線照射によって、第2の粘着テープ81の粘着力が低下してしまうことが防止される。   Further, the adhesive means of the adhesive tapes 80 and 81, that is, means for changing the adhesive force may be different. For example, when the first adhesive tape 80 is weakened in adhesive strength by ultraviolet irradiation and the second adhesive tape 81 is a heat release tape, the first adhesive tape 80 is exposed to ultraviolet rays for peeling the first adhesive tape 80. The adhesive strength of the second adhesive tape 81 is prevented from being reduced.

その後、工程R4において、シリコン基板20を集積回路30ごとに、チップ形状に切断し、電子素子9を形成する。切断方法は、エッチング、サンドブラスト加工、レーザー加工、ダイシング加工などにより行うことができる。生産効率の面からは、アルミナ等の粉末をノズルから高圧・高速で噴射して切削して行くサンドブラスト加工が最も適しているが、電子素子9の形状を精度良く加工したい場合は、レーザー光を移動させ切削して行くレーザー加工が適している。プラズマを用いた、いわゆるドライエッチングによっても加工は可能であるが、加工速度が他の方法に比して遅いため、生産効率は低い。また、薬液を用いたウェットエッチングでは、薬液の回り込みによって電子素子9の加工精度が劣ったり、機械的に切断を行うダイシング加工では、ダイシングの刃によって、電子素子9が飛んだりして、歩留まりの点で不利である。したがって、切断方法の選択は重要であり、本実施の形態のように、20〜100μm程度の厚さのシリコン基板20を切断する場合は、サンドブラスト加工もしくはレーザー加工が適している。本実施の形態においては、サンドブラスト加工による例を説明する。   Thereafter, in step R4, the silicon substrate 20 is cut into a chip shape for each integrated circuit 30, and the electronic element 9 is formed. The cutting method can be performed by etching, sandblasting, laser processing, dicing, or the like. From the standpoint of production efficiency, sand blasting, in which powder such as alumina is jetted from a nozzle at a high pressure and high speed, is most suitable. Laser machining that moves and cuts is suitable. Processing can also be performed by so-called dry etching using plasma, but since the processing speed is slower than other methods, the production efficiency is low. Further, in wet etching using a chemical solution, the processing accuracy of the electronic element 9 is inferior due to the chemical solution flowing around, or in the dicing process in which mechanical cutting is performed, the electronic device 9 is blown out by a dicing blade, resulting in a high yield. It is disadvantageous in terms. Therefore, the selection of the cutting method is important, and when the silicon substrate 20 having a thickness of about 20 to 100 μm is cut as in this embodiment, sandblasting or laser processing is suitable. In the present embodiment, an example by sandblasting will be described.

図24、図25は、サンドブラスト加工による切断工程を示す。上述したシリコン基板20の機械研磨による薄膜化及びピックアップ用基板90への転写の後、シリコン基板20に形成した集積回路30の間にて切断できるように、位置合わせ及び電子素子9のパターニングを行う。パターニングは、フォトリソグラフィー法などによって行う。図24は、フォトリソグラフィーによって、パターニングを行った後の状態を示したものである。次に、図25のように、パターニングによって形成したフォトレジスト110をマスクとして、サンドブラスト加工を行う。サンドブラスト加工によって、個々の電子素子9に切り分けた後、フォトレジスト110を剥離する。図26は、フォトレジスト110を剥離した後の様子を示している。   24 and 25 show a cutting process by sandblasting. After the above-described thinning of the silicon substrate 20 by mechanical polishing and transfer to the pickup substrate 90, alignment and patterning of the electronic elements 9 are performed so that the integrated circuit 30 formed on the silicon substrate 20 can be cut. . Patterning is performed by a photolithography method or the like. FIG. 24 shows a state after patterning by photolithography. Next, as shown in FIG. 25, sand blasting is performed using the photoresist 110 formed by patterning as a mask. After cutting into individual electronic elements 9 by sandblasting, the photoresist 110 is peeled off. FIG. 26 shows a state after the photoresist 110 is removed.

図26に示される段階においては、ピックアップ用基板90上に、第1の方向Xのピッチ5がpx/m、第2の方向Yについてはピッチ6がpy/nとなるように電子素子9が配列された状態にある。次の工程R5においては、ピックアップ用基板90を低温で加熱して第2の粘着テープ81の粘着力を少し低下させ、この配列された電子素子9から、所定の電子素子9のみをピックアップして、ディスプレイ基板である対向基板15上に電子素子9を配置する。このとき、ピックアップ工程が終わるまで、ピックアップ用基板90を加熱しつづけてもよいが、ピックアップする電子素子9の近辺のみを、ピックアップ時に加熱するようにしてもよい。このようにすることで、加熱時間及び熱量を少なくすることができる。また、第2の粘着テープ81として、紫外線照射により粘着力が低下するものを使用し、ピックアップ用基板90に紫外線を透過するものを使用した場合は、ピックアップする電子素子9の近辺のみに紫外線ビームを短時間照射することにより、第2の粘着テープ81の粘着力低下に必要な時間及び熱量(紫外線照射量)を少なくすることができる。   In the stage shown in FIG. 26, the electronic device 9 is placed on the pickup substrate 90 so that the pitch 5 in the first direction X is px / m and the pitch 6 in the second direction Y is py / n. It is in an arranged state. In the next step R5, the pickup substrate 90 is heated at a low temperature to slightly reduce the adhesive force of the second adhesive tape 81, and only the predetermined electronic element 9 is picked up from the arranged electronic elements 9. The electronic element 9 is arranged on the counter substrate 15 which is a display substrate. At this time, the pickup substrate 90 may be continuously heated until the pickup process is completed, but only the vicinity of the electronic element 9 to be picked up may be heated at the time of pickup. By doing in this way, heating time and calorie | heat amount can be decreased. In addition, when the second adhesive tape 81 whose adhesive strength is reduced by ultraviolet irradiation is used and the one that transmits ultraviolet rays is used for the pickup substrate 90, an ultraviolet beam is applied only to the vicinity of the electronic element 9 to be picked up. By irradiating for a short time, it is possible to reduce the time and heat amount (ultraviolet ray irradiation amount) required for reducing the adhesive strength of the second adhesive tape 81.

図27は、工程R5においてピックアップを行うピックアップ装置51の真空チャック52を示したものである。真空チャック52の吸着面には、フッ素樹脂が塗布されている。このフッ素樹脂は、後述する透明熱可塑性樹脂フィルム101等による透明な熱可塑性樹脂膜との離型剤としての役割を持つ。電子素子9のチャッキング(吸着)を行う真空吸着穴53が、第1の方向Xには、ディスプレイ基板である対向基板15上の電子素子9と同じ配列ピッチ55(すなわちpx)で自然数K列形成され、第2の方向Yにも同様に配列ピッチ50,60(すなわちpy)で自然数L行形成されている。したがって、この真空チャック52によって、ディスプレイ基板である対向基板15上における第1の方向Xのピッチ105及び第2の方向Yのピッチ106を満たす電子素子9を、一度に最大K×L個ピックアップし、ディスプレイ基板である対向基板15に転写することができる。   FIG. 27 shows the vacuum chuck 52 of the pickup device 51 that picks up in step R5. A fluororesin is applied to the suction surface of the vacuum chuck 52. This fluororesin has a role as a release agent from a transparent thermoplastic resin film such as a transparent thermoplastic resin film 101 described later. The vacuum suction holes 53 for chucking (sucking) the electronic elements 9 are, in the first direction X, a natural number K rows at the same arrangement pitch 55 (that is, px) as the electronic elements 9 on the counter substrate 15 that is the display substrate. Similarly, natural number L rows are formed in the second direction Y at the same arrangement pitch 50, 60 (ie, py). Therefore, the vacuum chuck 52 picks up a maximum of K × L electronic elements 9 that satisfy the pitch 105 in the first direction X and the pitch 106 in the second direction Y on the counter substrate 15 as a display substrate at a time. Then, it can be transferred to the counter substrate 15 which is a display substrate.

図28において斜線が付された部分は、第1の方向Xにピッチ50(すなわちpx/m)にて、第2の方向Yにピッチ60(すなわちpy/n)にて規則正しく配列されている電子素子9において、真空チャック52によってピックアップされる電子素子9の一例を示す。すなわち、第1の方向Xには自然数m個ごとに(m−1個おきに)選択し、第2の方向には自然数n個ごとに(n−1個おきに)選択することとなるため、斜線が付された箇所の電子素子9が選択的にピックアップされることとなる。そして、次回のピックアップ時は、例えば、真空チャック52をピックアップ用基板90上において幅px/mだけ第1の方向X(図28において右方向)にずらした位置に来るようにすれば、既にピックアップされた電子素子9(図28において斜線が付されたもの)の右隣に位置する電子素子9を、前回のピックアップ時と同様に選択的にピックアップすることができる。このような選択的なピックアップ操作を最大m×n回繰り返すことができる。また、図29は、真空チャック52を用いて電子素子9をピックアップする状態を示す。このようにして、電子素子9の選択転写を1回もしくは、複数回行うことによって、ディスプレイ基板である対向基板15全面に電子素子9を転写する。   In FIG. 28, the hatched portions are electrons regularly arranged at a pitch of 50 (ie, px / m) in the first direction X and at a pitch of 60 (ie, py / n) in the second direction Y. An example of the electronic element 9 picked up by the vacuum chuck 52 in the element 9 is shown. That is, since the first direction X is selected every m natural numbers (every m-1) and the second direction is selected every n natural numbers (every n-1). Thus, the electronic elements 9 at the hatched portions are selectively picked up. Then, at the next pickup, for example, if the vacuum chuck 52 is shifted to the first direction X (rightward in FIG. 28) by the width px / m on the pickup substrate 90, the pickup is already performed. The electronic element 9 located on the right side of the electronic element 9 (the hatched line in FIG. 28) can be selectively picked up as in the previous pick-up. Such a selective pickup operation can be repeated up to m × n times. FIG. 29 shows a state where the electronic element 9 is picked up using the vacuum chuck 52. In this way, the electronic device 9 is transferred onto the entire surface of the counter substrate 15 as a display substrate by performing selective transfer of the electronic device 9 once or a plurality of times.

次に、ピックアップされた電子素子9をディスプレイ基板である対向基板15へ固定する方法について説明する。図30に示すように、ディスプレイ基板である対向基板15の表面には、透明熱可塑性樹脂フィルム101がラミネート加工されている。透明熱可塑性樹脂フィルム101に代えて透明熱可塑性樹脂を塗布して膜形成しても、透明熱可塑性樹脂によるディスプレイ基板である対向基板15としても良い。このようなディスプレイ基板である対向基板15を、図31に示すように、電子素子9の転写前に予めヒーター等により加熱しておき、適度に塑性変形可能となった透明熱可塑性樹脂フィルム101上に、ピックアップされた電子素子9を埋め込むように転写する。   Next, a method for fixing the picked-up electronic element 9 to the counter substrate 15 which is a display substrate will be described. As shown in FIG. 30, a transparent thermoplastic resin film 101 is laminated on the surface of the counter substrate 15 which is a display substrate. Instead of the transparent thermoplastic resin film 101, a transparent thermoplastic resin may be applied to form a film, or the counter substrate 15 which is a display substrate made of a transparent thermoplastic resin may be used. As shown in FIG. 31, the counter substrate 15 as such a display substrate is heated by a heater or the like in advance before transfer of the electronic element 9, and on the transparent thermoplastic resin film 101 that can be appropriately plastically deformed. Then, the picked-up electronic element 9 is transferred so as to be embedded.

或いは、ピックアップされた電子素子9を透明熱可塑性樹脂フィルム101上に載せた後、プレスを行って埋め込むように転写してもよい。このとき、透明熱可塑性樹脂フィルム101は充分に加熱されていないため電子素子9との密着性が弱く、真空チャック52に吸着された電子素子9が透明熱可塑性樹脂フィルム101上に接触して真空吸着穴53から電子素子9が離れる瞬間に、電子素子9がわずかに位置ズレしてしまうことがある。そこで、電子素子9が真空吸着穴53から離れるときに、真空吸着穴53から圧空をかけて、この圧空による圧力を持って電子素子9を透明熱可塑性樹脂フィルム101に載せることにより、電子素子9と透明熱可塑性樹脂フィルム101とが密着するため、真空吸着穴53から電子素子9を確実に離すとともに、透明熱可塑性樹脂フィルム101上における位置ズレを防止することができる。   Alternatively, the picked-up electronic element 9 may be placed on the transparent thermoplastic resin film 101 and then transferred so as to be embedded by pressing. At this time, since the transparent thermoplastic resin film 101 is not sufficiently heated, the adhesion with the electronic element 9 is weak, and the electronic element 9 adsorbed by the vacuum chuck 52 comes into contact with the transparent thermoplastic resin film 101 to form a vacuum. At the moment when the electronic element 9 leaves the suction hole 53, the electronic element 9 may be slightly displaced. Therefore, when the electronic element 9 leaves the vacuum suction hole 53, pressurized air is applied from the vacuum suction hole 53, and the electronic element 9 is placed on the transparent thermoplastic resin film 101 with the pressure generated by the compressed air, whereby the electronic element 9 And the transparent thermoplastic resin film 101 are in close contact with each other, so that the electronic element 9 can be surely separated from the vacuum suction hole 53 and misalignment on the transparent thermoplastic resin film 101 can be prevented.

プレスの方法としては、電子素子9の配置後あるいは配置時に、透明熱可塑性樹脂フィルム101を加熱して塑性変形可能としてからプレス装置等(図示せず)によりプレスしてもよいし、プレス装置等を加熱してプレスしてもよい。また、プレスする時期(タイミング)においては、全ての電子素子9を配置し終えた後に、一括してディスプレイ基板である対向基板15をプレスするようにしてもよいし、任意の数量(例えば、ディスプレイ基板である対向基板15上の所定の面積に配置する数量)の電子素子9を配置し終えた後にプレスするようにしてもよい。このとき、真空チャック52の真空吸着穴53の周辺をわずかに残して、残りの部分を電子素子9の厚さと同じかそれ以上の厚さだけ削り取っておくことが望ましい。例えば、真空吸着穴53に電子素子9を吸着させたときに、吸着穴53の周辺部分で電子素子9に隠れてしまう領域を残し、残りの部分を上記のように削り取る等である。これにより、既に配置されている電子素子9が真空チャック52(特に辺縁部)に干渉して位置ズレしてしまうことが防止される。また、ピックアップ時において、ピックアップ用基板90上におけるピックアップされていない電子素子9(すなわち、未配置の電子素子9)に真空チャック52が干渉することによる位置ズレや電子素子9を損傷してしまうことが防止される。   As a pressing method, after the electronic element 9 is arranged or at the time of arrangement, the transparent thermoplastic resin film 101 may be heated and plastically deformed and then pressed by a pressing device or the like (not shown), or the pressing device or the like. May be heated and pressed. In addition, at the time of pressing (timing), after all the electronic elements 9 have been arranged, the counter substrate 15 that is a display substrate may be pressed together, or an arbitrary quantity (for example, a display) The electronic device 9 may be pressed after the placement of the electronic elements 9 in a predetermined area on the counter substrate 15 as a substrate. At this time, it is desirable that the periphery of the vacuum suction hole 53 of the vacuum chuck 52 is left slightly, and the remaining portion is scraped off by a thickness equal to or greater than the thickness of the electronic element 9. For example, when the electronic element 9 is attracted to the vacuum suction hole 53, a region hidden around the electronic element 9 is left in the peripheral portion of the suction hole 53, and the remaining part is scraped off as described above. As a result, it is possible to prevent the already disposed electronic element 9 from being displaced due to interference with the vacuum chuck 52 (particularly the edge portion). Further, at the time of pick-up, positional displacement caused by interference of the vacuum chuck 52 with the electronic elements 9 that are not picked up on the pick-up substrate 90 (that is, the non-placed electronic elements 9), or the electronic elements 9 are damaged. Is prevented.

また、電子素子9の埋め込みにおける別の方法として、レーザー光の照射等により局所的に加熱するようにしてもよい。この場合、電子素子9を転写する場所が局所的に可塑化するため、埋め込むように力を加えて転写したときに、既に転写されている電子素子9近辺の透明熱可塑性樹脂フィルム101を変形させて位置ズレを起こすことが防止される。   Further, as another method for embedding the electronic element 9, it may be locally heated by laser light irradiation or the like. In this case, since the place where the electronic element 9 is transferred is locally plasticized, the transparent thermoplastic resin film 101 in the vicinity of the electronic element 9 that has already been transferred is deformed when a force is applied so as to be embedded. To prevent misalignment.

また、上述したように、真空チャック52の電子素子9を吸着する面(吸着面)には、フッ素樹脂が塗布されているため、真空チャック52の吸着面に透明熱可塑性樹脂フィルム101等による透明な熱可塑性樹脂膜が付着してしまうことがない。これにより、本発明においては、電子素子9を透明熱可塑性樹脂フィルム101に正確かつ確実に配置することができるため、従来のように透明熱可塑性樹脂フィルム101に電子素子9を嵌め込むための凹部をあらかじめ形成する工程が不要となる。図32は、透明熱可塑性樹脂フィルム101に電子素子9を埋め込むように転写された状態を示す。   Further, as described above, since the surface (adsorption surface) for adsorbing the electronic elements 9 of the vacuum chuck 52 is coated with fluororesin, the adsorption surface of the vacuum chuck 52 is transparent with the transparent thermoplastic resin film 101 or the like. No thermoplastic resin film is attached. Accordingly, in the present invention, since the electronic element 9 can be accurately and surely disposed on the transparent thermoplastic resin film 101, the concave portion for fitting the electronic element 9 into the transparent thermoplastic resin film 101 as in the past. The step of forming the film in advance is not necessary. FIG. 32 shows a state in which the electronic element 9 is embedded in the transparent thermoplastic resin film 101.

また、図32に示されるように、透明熱可塑性樹脂フィルム101へ電子素子9を埋め込むように転写すると、特に電子素子9の周辺部に透明熱可塑性樹脂フィルム101の凹変形103が生じる場合がある。この凹変形103の平坦化及び電子素子9を確実に固定化するために、図33のように、ディスプレイ基板である対向基板15の電子素子9を転写した面に透明紫外線硬化樹脂膜104を塗布し、図34のように、電子素子9を選択転写した反対側の面から、紫外線照射を行う。ディスプレイ基板である対向基板15及び透明熱可塑性樹脂フィルム101は紫外線を透過させるので、紫外線を透過しない電子素子9表面以外の透明紫外線硬化樹脂膜104が硬化する。その後、電子素子9上の硬化しなかった透明紫外線硬化樹脂膜104を除去する。図35は、除去処理後のディスプレイ基板である対向基板15を示す。また、透明紫外線硬化樹脂膜104として、その後の光学的表示装置D2への組み立てに使用される有機系溶媒の処理に耐えうる材質のものを選択することによって、透明熱可塑性樹脂フィルム101を有機系溶媒から保護することが可能となる。   Further, as shown in FIG. 32, when the electronic element 9 is transferred to be embedded in the transparent thermoplastic resin film 101, a concave deformation 103 of the transparent thermoplastic resin film 101 may be generated particularly in the periphery of the electronic element 9. . In order to flatten the concave deformation 103 and to securely fix the electronic element 9, a transparent ultraviolet curable resin film 104 is applied to the surface of the counter substrate 15 as a display substrate to which the electronic element 9 is transferred as shown in FIG. Then, as shown in FIG. 34, ultraviolet irradiation is performed from the opposite surface to which the electronic element 9 is selectively transferred. Since the counter substrate 15 and the transparent thermoplastic resin film 101 which are display substrates transmit ultraviolet rays, the transparent ultraviolet curable resin film 104 other than the surface of the electronic element 9 which does not transmit ultraviolet rays is cured. Thereafter, the uncured transparent ultraviolet curable resin film 104 on the electronic element 9 is removed. FIG. 35 shows the counter substrate 15 which is a display substrate after the removal process. Further, the transparent thermoplastic resin film 101 is made of an organic material by selecting a material that can withstand the treatment of an organic solvent used for subsequent assembly to the optical display device D2 as the transparent ultraviolet curable resin film 104. It can be protected from the solvent.

(配線形成方法)
以上に説明した方法で電子素子9をディスプレイ基板である対向基板15上に固定化した後、工程R6において、図36に示すように、電子素子9と裏面電極4との間の配線(画素ライン)107、ゲートライン108及びデータライン109等の配線12や絶縁膜13を形成する。つぎに、図37に示すように、コンタクトホール14を形成した後に、導電性材料を充填し、先端にボールハンダ16を形成する。
(Wiring formation method)
After the electronic element 9 is fixed on the counter substrate 15 as a display substrate by the method described above, in step R6, as shown in FIG. 36, wiring (pixel line) between the electronic element 9 and the back electrode 4 is provided. ) 107, the wiring 12 such as the gate line 108 and the data line 109, and the insulating film 13 are formed. Next, as shown in FIG. 37, after the contact hole 14 is formed, the conductive material is filled and the ball solder 16 is formed at the tip.

なお、対向基板15に配される配線は、図39に示すように、透明基板1に形成される発光層3を横断するように電子素子9を中心に放射線状に配線するなど、自由に配線することが可能である。本発明の光学的表示装置D2は、ボトム・エミッション型の有機ELディスプレイであり、対向基板15とは反対側の透明基板1から発光光線が出射される。このため、たとえ配線が発光層3を横断するように形成されても、開口率に何ら影響を与えることはなく、高い自由度で配線を形成することが可能である。各画素(発光層)3の電極(図39中、画素3内の破線部分)の面積を広く形成することも可能である。   As shown in FIG. 39, the wiring arranged on the counter substrate 15 can be freely wired, for example, in a radial pattern around the electronic element 9 so as to cross the light emitting layer 3 formed on the transparent substrate 1. Is possible. The optical display device D2 of the present invention is a bottom emission type organic EL display, and emitted light is emitted from the transparent substrate 1 on the side opposite to the counter substrate 15. For this reason, even if the wiring is formed so as to cross the light emitting layer 3, the aperture ratio is not affected at all, and the wiring can be formed with a high degree of freedom. It is also possible to increase the area of the electrode (the broken line portion in FIG. 39) of each pixel (light emitting layer) 3.

本実施の形態では、複数の画素を制御する電子素子9とゲートライン108とデータライン109と画素ライン107等の配線をスクリーンマスクMMを使用したスクリーン印刷による印刷塗布方法によってパターン形成する。複数の画素を制御する電子素子9には、図47(a)に示すように、その内部を通過する配線D9,P7,G8が多層構造で形成されている(つまり、縦方向のデータライン109を直線状に維持することができる。)。すなわち、ゲートライン108とデータライン109と画素ライン107等の配線と接続することとなる配線D9,P7,G8が予め形成されている。他方、スクリーンマスクMMとしては、メタルマスクとメッシュマスクがあり、いずれでも良いが、後述する理由からメタルマスクMMを使用することが好ましい。メタルマスクMMを使用したスクリーンマスクMMの一例を示すものが図47(b)で、金属箔のスクリーンマスクMMに、画素ライン107、ゲートライン108、データライン109に対応する破線状の所定パターン(縦横にスリットが形成されたパターン)の穴MD9,MP7,MG8が形成されている。本実施の形態のスクリーン印刷は、メタルマスクMMとしては、厚さが20μm程度の金属箔のパターン部分(パターン)に穴を開けて、その部分からインク(配線材料)を塗布する。ここで、符号MD9は図47(c)の平面ディスプレイである対向基板15のデータライン109に対応するパターンであり、符号MP7は同じく画素ライン107に対応するパターンであり、符号MG8は同じくゲートライン108に対応するパターンである。なお、縦横の所定パターンMD9,MP7,MG8の中央位置MSに複数の画素を制御する電子素子9が位置することとなる。上記電子素子9がゲートライン108やデータライン109などの画像全体を制御するために画面全体に設置される配線の一部が画面全体に配置されている複数画素を制御する電子素子9の内部を通過する構造とすると、これによりデータライン108やゲートライン109などの配線を上記スクリーンマスクMMを使用してパターン配線するとき、上記スクリーンマスクMMの縦横の所定パターンのように微小区域ごとに分割したスリット穴MD9,MP7,MG8とすることができ、これらが形成された上記スクリーンマスクMMを使用すれば、ディスプレイ基板である対向基板15にゲートライン108等の配線を一度に形成することができる。この点、従来の有機ELディスプレイにおける配線は、縦横にまっすぐに伸びる配線間にTFTが一つ介在するもので、各画素に信号を送る信号線(データラインやゲートライン)は、縦横ほぼ一直線でつながってしまい、メタルマスク自体の加工は不可能であった。また、その配線方法は、配線材料をディスプレイ基板の全面に薄膜堆積して、それをフォトリソグラフィー法によるパターン転写により、そして、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。なお、本実施の形態では、基板上の配線はすべて上記電子素子9により区切れる破線パターン(断続的パターン)になるためにすべての配線を上記方法で形成することが可能である。ただし、縦横に配線されるゲートライン108等の配線の主要部分(直線部分)を従来と同様の形成方法で形成しておき、上述した上記電子素子9が中心になる接続部分のみ本実施の形態の配線接続方法により形成しても良い。   In this embodiment, the electronic elements 9 for controlling a plurality of pixels, the gate lines 108, the data lines 109, the pixel lines 107, and the like are patterned by a printing application method by screen printing using a screen mask MM. In the electronic element 9 that controls a plurality of pixels, as shown in FIG. 47A, wirings D9, P7, and G8 that pass through the inside are formed in a multilayer structure (that is, the vertical data line 109). Can be kept straight.). That is, wirings D9, P7, and G8 to be connected to the wiring such as the gate line 108, the data line 109, and the pixel line 107 are formed in advance. On the other hand, as the screen mask MM, there are a metal mask and a mesh mask, either of which may be used, but it is preferable to use the metal mask MM for the reason described later. An example of the screen mask MM using the metal mask MM is shown in FIG. 47B. A predetermined pattern (a broken line-like pattern corresponding to the pixel line 107, the gate line 108, and the data line 109) is formed on the metal foil screen mask MM. Holes MD9, MP7, and MG8 of a pattern in which slits are formed vertically and horizontally are formed. In the screen printing of this embodiment, as the metal mask MM, a hole is made in a pattern portion (pattern) of a metal foil having a thickness of about 20 μm, and ink (wiring material) is applied from that portion. Here, the symbol MD9 is a pattern corresponding to the data line 109 of the counter substrate 15 which is the flat display of FIG. 47C, the symbol MP7 is a pattern corresponding to the pixel line 107, and the symbol MG8 is also a gate line. 108 is a pattern corresponding to 108. Note that the electronic element 9 that controls a plurality of pixels is positioned at the center position MS of the predetermined vertical and horizontal patterns MD9, MP7, and MG8. In order for the electronic element 9 to control the entire image such as the gate line 108 and the data line 109, the inside of the electronic element 9 that controls a plurality of pixels in which a part of wirings arranged on the entire screen is arranged on the entire screen is arranged. As a result, when the wiring such as the data lines 108 and the gate lines 109 is patterned using the screen mask MM, the data lines 108 and the gate lines 109 are divided into minute areas like a predetermined pattern in the vertical and horizontal directions of the screen mask MM. The slit holes MD9, MP7, and MG8 can be used, and if the screen mask MM formed with these is used, wiring such as the gate lines 108 can be formed on the counter substrate 15 as a display substrate at a time. In this regard, the wiring in the conventional organic EL display is such that one TFT is interposed between the wirings extending vertically and horizontally, and the signal lines (data lines and gate lines) for sending signals to each pixel are substantially straight and horizontal. As a result, the metal mask itself could not be processed. In addition, the wiring method is an expensive and complicated manufacturing such as depositing a wiring material on the entire surface of the display substrate, transferring the pattern by photolithography, etching the wiring material thin film, removing the resist film, etc. It was a process. In the present embodiment, all the wirings on the substrate have a broken line pattern (intermittent pattern) separated by the electronic element 9, so that all the wirings can be formed by the above method. However, the main part (straight line part) of the wiring such as the gate line 108 laid vertically and horizontally is formed by the same forming method as in the prior art, and only the connecting part centering on the electronic element 9 described above is used in this embodiment. The wiring connection method may be used.

本実施の形態では、データライン108とゲートライン109等の配線の間の破線状の中央部分に上記電子素子9が入るために、メタルマスクMMによるスクリーン印刷によって一括した効率の良い配線パターンがディスプレイ基板である対向基板15に直接配線材料を印刷塗布形成できるため、生産効率が格段に向上する。ただし、メタルマスクMMを使用する理由は、スクリーンメッシュを用いた方法では、10〜20μm幅の細線の印刷が限界であり、LCD信号線は通常10μm程度であることから現状での使用が困難なことによる。これに対して、スクリーン印刷のメタルマスクMMを用いた方法では、10μm以下の細線を直接印刷することが可能であり、配線が従来技術よりも安価に実施できる利点がある。   In the present embodiment, since the electronic element 9 is placed in the center of the broken line between the data lines 108 and the gate lines 109, the efficient wiring pattern collectively displayed by screen printing using the metal mask MM is displayed. Since the wiring material can be directly printed and formed on the counter substrate 15 which is a substrate, the production efficiency is remarkably improved. However, the reason why the metal mask MM is used is that the method using a screen mesh is limited to printing a thin line with a width of 10 to 20 μm, and the LCD signal line is usually about 10 μm, so that it is difficult to use at present. It depends. On the other hand, the method using the screen-printed metal mask MM has the advantage that a fine line of 10 μm or less can be directly printed, and wiring can be implemented at a lower cost than in the prior art.

次に、工程R7において、上記工程にて電子素子9が転写された対向基板15側のブロックBと、別途製造しておいた透明基板1側のブロックAとを貼り合わせ、光学的表示装置D2が完成する。   Next, in step R7, the block B on the counter substrate 15 side to which the electronic element 9 has been transferred in the above step and the block A on the transparent substrate 1 side that have been separately manufactured are bonded together to form an optical display device D2. Is completed.

(第2の実施の形態のディスプレイ基板の製造方法)
本実施の形態は、図40のフローチャートに示されるように、電子素子9の切断工程R10の後に、ピックアップ用基板90への転写工程R11を行うものである。工程R2において、図21に示されるシリコン基板20の機械研磨の後、工程R10として、シリコン基板20に形成した集積回路30の間にて切断できるように、位置合わせ及び電子素子9のパターニングを行う。このとき、集積回路30は、シリコン基板20の表面側ではなく、保持基板70に接触する側にあるため、集積回路30の位置を上方から直接目視により確認しながら位置合わせをすることはできない。したがって、シリコン基板20の裏面20bに集積回路30の位置を示す位置合わせマークを設けたり、シリコン基板20と保持基板70とに位置合わせ用の貫通穴を設けたりすることにより、位置合わせをすることができる。また、保持基板70及び第1の粘着テープ80を透明なものとすれば、裏面側から集積回路30の位置を確認することができる。
(Method for Manufacturing Display Substrate of Second Embodiment)
In the present embodiment, as shown in the flowchart of FIG. 40, a transfer process R11 to the pickup substrate 90 is performed after the cutting process R10 of the electronic element 9. In step R2, after mechanical polishing of the silicon substrate 20 shown in FIG. 21, as step R10, alignment and patterning of the electronic element 9 are performed so that the integrated circuit 30 formed on the silicon substrate 20 can be cut. . At this time, since the integrated circuit 30 is not on the surface side of the silicon substrate 20 but on the side in contact with the holding substrate 70, it is not possible to perform alignment while confirming the position of the integrated circuit 30 directly from above. Therefore, alignment is performed by providing an alignment mark indicating the position of the integrated circuit 30 on the back surface 20b of the silicon substrate 20 or providing a through hole for alignment in the silicon substrate 20 and the holding substrate 70. Can do. If the holding substrate 70 and the first adhesive tape 80 are transparent, the position of the integrated circuit 30 can be confirmed from the back surface side.

パターニングは、フォトリソグラフィー法などによって行う。パターニング後の状態を図41に示す。次に、図42のように、パターニングによって形成したフォトレジスト110をマスクとして、サンドブラスト加工を行う。サンドブラスト加工によって、個々の電子素子9に切り分けた後、フォトレジスト110を剥離する。図43は、フォトレジスト110を剥離した後の様子を示している。   Patterning is performed by a photolithography method or the like. The state after patterning is shown in FIG. Next, as shown in FIG. 42, sandblasting is performed using the photoresist 110 formed by patterning as a mask. After cutting into individual electronic elements 9 by sandblasting, the photoresist 110 is peeled off. FIG. 43 shows a state after the photoresist 110 is removed.

次に、工程R11として、図44に示すように、電子素子9の裏面とピックアップ用基板90とを第2の粘着テープ81で接着し、保持基板70を介して第1の粘着テープ80を加熱して第1の粘着テープ80及び保持基板70を剥離する。ここで、第1の粘着テープ80を加熱している間は粘着力が低下しているため、剥離によって電子素子9が飛び散って、規則的配列が乱れる恐れがある。そのため、加熱による剥離時に、電子素子9を若干プレス固定しながら第1の粘着テープ80を加熱することにより、電子素子9が飛び散ったり位置ズレを起こしたりしないようにするなどの配慮が必要である。このようにして電子素子9を保持基板70からピックアップ用基板90に転写する。このとき、図45に示すように、集積回路30が形成された面は表面側となる。   Next, as Step R11, as shown in FIG. 44, the back surface of the electronic element 9 and the pickup substrate 90 are bonded with the second adhesive tape 81, and the first adhesive tape 80 is heated through the holding substrate 70. Then, the first adhesive tape 80 and the holding substrate 70 are peeled off. Here, since the adhesive force is reduced while the first adhesive tape 80 is heated, there is a possibility that the electronic elements 9 are scattered by peeling and the regular arrangement is disturbed. Therefore, it is necessary to consider that the electronic element 9 is not scattered or misaligned by heating the first adhesive tape 80 while the electronic element 9 is slightly pressed and fixed at the time of peeling by heating. . In this way, the electronic element 9 is transferred from the holding substrate 70 to the pickup substrate 90. At this time, as shown in FIG. 45, the surface on which the integrated circuit 30 is formed is the front surface side.

ここで、上記と同様に、第1の粘着テープ80の熱剥離温度が第2の粘着テープ81の熱剥離温度よりも低いものとなるように、それぞれの粘着テープ80,81を選択することは、位置ズレ防止の観点から望ましい。また、それぞれの粘着テープ80,81の粘着力を異なるものとしてもよい。第1の粘着テープ80として、シリコン基板20の機械研磨及び電子素子9への切り分け工程において、電子素子9及び保持基板70にかかる力に耐え得るだけの粘着力を持つものを選択し、第2の粘着テープ81として、ピックアップしやすい粘着力のものを選択した場合は、より確実に位置ズレを防止し、その後のピックアップ工程がスムーズに行われることとなる。また、第1の実施の形態と同様に、ピックアップする電子素子9の近辺のみの粘着力を低下させるようにしてもよい。   Here, similarly to the above, it is possible to select the respective adhesive tapes 80 and 81 so that the thermal peeling temperature of the first adhesive tape 80 is lower than the thermal peeling temperature of the second adhesive tape 81. From the viewpoint of preventing misalignment. Further, the adhesive forces of the adhesive tapes 80 and 81 may be different. As the first adhesive tape 80, a tape having an adhesive force sufficient to withstand the force applied to the electronic element 9 and the holding substrate 70 in the mechanical polishing of the silicon substrate 20 and the dividing process into the electronic element 9 is selected. When the adhesive tape 81 having an adhesive force that is easy to pick up is selected, the positional deviation is more reliably prevented, and the subsequent pick-up process is performed smoothly. Further, as in the first embodiment, the adhesive force only in the vicinity of the electronic element 9 to be picked up may be reduced.

(実施例)
次に、対角寸法50インチ、解像度SXGA(1280×3色×1024)、開口率80%の有機ELディスプレイを製造する場合について、特許文献1(特開平11−142878号公報)と比較しながら説明する。特許文献1においては、画素制御素子を平面ディスプレイ基板上における配列ピッチに関連付けてシリコン基板上に形成し、ディスプレイ基板の選択転写される位置に、画素制御素子(微小電子デバイス)がはまり込む凹部を形成し、ディスプレイ基板上にシリコン基板の画素制御素子群を位置合わせした後、紫外線照射を行うことにより、転写したい画素制御素子と別の基板との接着剤の接着力を選択的に弱め、ディスプレイ基板の凹部へ画素制御素子をはめ込む方法が開示されている。また、凹部に接着剤層を形成し、画素制御素子を固定する方法も合わせて開示されている。
(Example)
Next, a case of manufacturing an organic EL display having a diagonal size of 50 inches, a resolution of SXGA (1280 × 3 colors × 1024), and an aperture ratio of 80% is compared with Patent Document 1 (Japanese Patent Laid-Open No. 11-142878). explain. In Patent Document 1, a pixel control element is formed on a silicon substrate in association with an arrangement pitch on a flat display substrate, and a concave portion into which the pixel control element (microelectronic device) is fitted is selectively transferred to the display substrate. After forming and aligning the pixel control element group of the silicon substrate on the display substrate, the adhesive force of the adhesive between the pixel control element to be transferred and another substrate is selectively weakened by irradiating with ultraviolet rays. A method for fitting a pixel control element into a recess of a substrate is disclosed. In addition, a method of forming an adhesive layer in the recess and fixing the pixel control element is also disclosed.

(1)素子形状の比較
本件の方法で、1素子で12画素を制御する場合、Siチップの大きさは、200μm程度となる。それに対して、従来文献1で、1素子で1画素を制御する場合、Siチップの大きさは、60μm程度になる。
(1) Comparison of element shapes When controlling 12 pixels with one element in the method of the present case, the size of the Si chip is about 200 μm. On the other hand, in the conventional document 1, when one pixel is controlled by one element, the size of the Si chip is about 60 μm.

(2)素子ピッチの比較
本件の方法では、素子ピッチは横1.7mm、縦1.22mm程度となる。特許文献1では、素子ピッチは横0.3mm、縦0.6mm程度となる。
(2) Comparison of element pitch In this method, the element pitch is about 1.7 mm in width and 1.22 mm in length. In Patent Document 1, the element pitch is about 0.3 mm in width and about 0.6 mm in length.

以上の前提から、本件の方法と特許文献1を比較すると、(1)「素子加工での生産性」としては、本件の方法での複数画素を制御する電子素子の方が、特許文献1の方法での素子よりもはるかに大きいことから、加工による削りしろを少なくでき、材料消費量を低減可能で、加工工数もはるかに少なくなる。(2)素子の基板への転写としては、本件の方法では、電子素子をディスプレイ基板に転写するために、規則的配列で並んだ素子から、素子の配置ピッチで真空穴を加工した真空チャックによって、素子を選択的にピックアップし、基板上に転写するが、真空穴としては、直径φ100μm程度でピッチ横1.7mm、縦1.2mmで配列されたものとなる。転写される側のSiチップ基板の大きさが8インチウェハー程度の場合、一度に9000個程度のSiチップをピックアップすることが可能になる。一方、仮に特許文献1の方法によるとすると、φ40μm程度の真空穴を0.3mmピッチで加工する必要がある。また、仮に8インチウェハー基板からSiチップをピックアップする場合、約11万個の真空穴を加工する必要がある。現状の加工技術で、真空チャックとして使用可能な深い穴の加工では、φ100μmは可能で、φ40μmもの微細な穴加工は困難で、しかも、それを極めて多数加工する必要があり、特許文献1の方法は、現実では実現できない。(3)「素子の検査及び修復」についても、本件の方法が、配置する素子個数が少ないことから、素子の検査、修復も容易となる。また、特許文献1の方法(素子の規則的配列)において、「ピックアップ&埋め込み」という方法を実施したとしても、先述のように、1画素を1素子で制御する小さい素子では、ピックアップする真空チャック自体を加工することが困難となる。   Based on the above assumptions, the method of the present case and Patent Document 1 are compared. As for (1) “productivity in element processing”, the electronic element that controls a plurality of pixels in the method of the present invention is more Since it is much larger than the element in the method, the machining allowance can be reduced, the material consumption can be reduced, and the number of processing steps can be greatly reduced. (2) In order to transfer the element to the substrate, in this method, in order to transfer the electronic element to the display substrate, a vacuum chuck in which vacuum holes are processed from the elements arranged in a regular array to the arrangement pitch of the elements is used. The elements are selectively picked up and transferred onto the substrate. The vacuum holes are arranged with a diameter of about 100 μm and a pitch of 1.7 mm and a length of 1.2 mm. When the size of the Si chip substrate to be transferred is about 8 inches wafer, it is possible to pick up about 9000 Si chips at a time. On the other hand, if it is based on the method of patent document 1, it is necessary to process the vacuum hole of about (phi) 40 micrometer by 0.3 mm pitch. Further, if a Si chip is picked up from an 8-inch wafer substrate, it is necessary to process about 110,000 vacuum holes. With the current processing technology, in the drilling of deep holes that can be used as a vacuum chuck, φ100 μm is possible, and it is difficult to drill holes as small as φ40 μm, and it is necessary to process a very large number of them. Cannot be realized in reality. (3) Regarding “inspection and repair of elements”, since the method of the present invention has a small number of elements to be arranged, the inspection and repair of elements are also facilitated. Further, even if the method of “pickup & embedding” is performed in the method of Patent Document 1 (regular arrangement of elements), as described above, a vacuum chuck that picks up a small element that controls one pixel with one element. It becomes difficult to process itself.

以上、第1及び第2の実施の形態の電子素子の転写方法においては、本発明を有機ELディスプレイの製造に適用した場合を説明したが、本発明はこれに限るものではなく、無機ELディスプレイや電子ペーパー等による光学的表示装置(ディスプレイ)の製造にも広く適用可能である。また、上記実施の形態では、電子素子9を転写するディスプレイ基板が対向基板15である場合を例に説明したが、透明基板1である場合にも適用可能である。   As described above, in the electronic device transfer method according to the first and second embodiments, the case where the present invention is applied to the manufacture of an organic EL display has been described. However, the present invention is not limited thereto, and the inorganic EL display is not limited thereto. The present invention can be widely applied to the manufacture of optical display devices (displays) such as electronic paper and electronic paper. In the above-described embodiment, the case where the display substrate to which the electronic element 9 is transferred is the counter substrate 15 has been described as an example.

(電子素子の実装装置)
次に、第1及び第2の実施の形態において説明した方法により電子素子を実装するための装置について説明する。図46に、本実施の形態による電子素子9の実装装置300を示す。この実装装置300は、電子素子9のディスプレイ基板である対向基板15への選択転写時におけるピックアップ機能及び配置機能を有し、図40における工程R5を実施するものである。配置機能は、電子素子9を保持する電子素子ステージ301及びディスプレイ基板である対向基板15を保持する基板ステージ302からなる。電子素子ステージ301は、静電チャック、低粘着テープなどの手段によって電子素子9を保持し、ヒーター或いは紫外線照射装置等の剥離機構303を備えている。また、基板ステージ302は、真空チャック、静電チャック、メカニカルチャックなどによってディスプレイ基板である対向基板15を保持するものであり、ヒーター等による加熱機構309を備えている。メカニカルチャックを用いる場合は、ディスプレイ基板である対向基板15の端部を保持するものとする。また、電子素子ステージ301及び基板ステージ302は、それぞれ回転角度調節機構を有しており、コンピュータ等による制御装置308により回転角度を調節制御される。ピックアップ機能は、電子素子9を選択的に吸着するピックアップ装置51、ピックアップ装置51に付随した位置合わせ用カメラ304、X軸調節機構305、Y軸調節機構306、及びZ軸調節機構307からなる。各軸調節機構305,306,307は、それぞれの軸について、ピックアップ装置51を最適な場所に位置合わせするものであり、それぞれ制御装置308により位置合わせ制御される。また、位置合わせ用カメラ304の映像データは制御装置308に送られ、制御装置308のモニタ(図示せず)に映像が表示されるようになっている。
(Electronic device mounting equipment)
Next, an apparatus for mounting an electronic element by the method described in the first and second embodiments will be described. In FIG. 46, the mounting apparatus 300 of the electronic element 9 by this Embodiment is shown. This mounting apparatus 300 has a pickup function and an arrangement function at the time of selective transfer of the electronic element 9 to the counter substrate 15 which is a display substrate, and performs the process R5 in FIG. The arrangement function includes an electronic element stage 301 that holds the electronic elements 9 and a substrate stage 302 that holds the counter substrate 15 that is a display substrate. The electronic element stage 301 holds the electronic element 9 by means such as an electrostatic chuck or a low adhesive tape, and includes a peeling mechanism 303 such as a heater or an ultraviolet irradiation device. The substrate stage 302 holds the counter substrate 15 as a display substrate by a vacuum chuck, an electrostatic chuck, a mechanical chuck, or the like, and includes a heating mechanism 309 using a heater or the like. When a mechanical chuck is used, the end of the counter substrate 15 that is a display substrate is held. Each of the electronic element stage 301 and the substrate stage 302 has a rotation angle adjustment mechanism, and the rotation angle is adjusted and controlled by a control device 308 such as a computer. The pickup function includes a pickup device 51 that selectively attracts the electronic elements 9, an alignment camera 304 associated with the pickup device 51, an X-axis adjustment mechanism 305, a Y-axis adjustment mechanism 306, and a Z-axis adjustment mechanism 307. Each of the axis adjusting mechanisms 305, 306, and 307 aligns the pickup device 51 at an optimum place for each axis, and the position is controlled by the control device 308. The video data of the alignment camera 304 is sent to the control device 308, and the video is displayed on a monitor (not shown) of the control device 308.

以下に、実装装置300を用いた電子素子9の実装を説明する。電子素子9が保持されているピックアップ用基板90を電子素子ステージ301に載置し、ディスプレイ基板である対向基板15を基板ステージ302に載置した後、それぞれの平行調整を行う。平行調整は、ピックアップ用基板90における第1の方向Xと、ディスプレイ基板である対向基板15における第1の方向Xと、X軸調節機構305の可動方向とが平行となるようにそれぞれのステージ301,302の回転角度調節機構を調整するものである。ピックアップ用基板90と、ディスプレイ基板である対向基板15における第2の方向Y,YとY軸調節機構306の可動方向とが平行となるように平行調整してもよい。平行度の確認の基準として、予め、電子素子9を形成したシリコン基板20もしくはピックアップ用基板90及び、ディスプレイ基板である対向基板15に位置合わせマークM1を設置しておくことにより、容易に行うことができる。或いは、電子素子9の端部と、ディスプレイ基板である対向基板15の端部とを基準としても良い。そして、平行度の確認は、位置合わせ用カメラ304を使用して制御装置308のモニタを確認しながら、シリコン基板20もしくはピックアップ用基板90の位置合わせマークM2、或いは電子素子9及びディスプレイ基板である対向基板15の端部を観察して、ピックアップ用基板90の第1の方向Xが、X軸調節機構305の可動方向と平行になるように、電子素子ステージ301を回転させる。同様に、ディスプレイ基板である対向基板15の第1の方向Xが、X軸調節機構305の可動方向と平行になるように、基板ステージ302を回転させる。このとき、制御装置308において位置合わせ用カメラ304からの信号を画像処理することにより、自動平行調整をさせるようにしてもよい。   Hereinafter, mounting of the electronic element 9 using the mounting apparatus 300 will be described. After the pickup substrate 90 holding the electronic elements 9 is placed on the electronic element stage 301 and the counter substrate 15, which is a display substrate, is placed on the substrate stage 302, each parallel adjustment is performed. In the parallel adjustment, each stage 301 is set such that the first direction X on the pickup substrate 90, the first direction X on the counter substrate 15 that is the display substrate, and the movable direction of the X-axis adjusting mechanism 305 are parallel to each other. , 302 is adjusted. Parallel adjustment may be performed so that the second direction Y, Y on the pickup substrate 90 and the counter substrate 15 that is a display substrate is parallel to the movable direction of the Y-axis adjusting mechanism 306. As a reference for confirming the parallelism, the alignment mark M1 is easily set in advance on the silicon substrate 20 or the pickup substrate 90 on which the electronic elements 9 are formed and the counter substrate 15 which is a display substrate. Can do. Alternatively, the end of the electronic element 9 and the end of the counter substrate 15 that is a display substrate may be used as a reference. The parallelism is confirmed by the alignment mark M2 of the silicon substrate 20 or the pickup substrate 90 or the electronic element 9 and the display substrate while checking the monitor of the control device 308 using the alignment camera 304. By observing the end portion of the counter substrate 15, the electronic element stage 301 is rotated so that the first direction X of the pickup substrate 90 is parallel to the movable direction of the X-axis adjusting mechanism 305. Similarly, the substrate stage 302 is rotated so that the first direction X of the counter substrate 15 that is the display substrate is parallel to the movable direction of the X-axis adjusting mechanism 305. At this time, automatic parallel adjustment may be performed by performing image processing on a signal from the alignment camera 304 in the control device 308.

平行調整後、シリコン基板20或いはピックアップ用基板90の位置合わせマークM2の位置情報と、ディスプレイ基板である対向基板15の位置合わせマークM1の位置情報を制御装置308に記憶させる。これらの位置情報はそれぞれ、X軸調節機構305、Y軸調節機構306及びZ軸調節機構307の位置情報からなる。それぞれの位置合わせマークM1,M2に代えて、例えば電子素子9の左下のチップ(基準とするチップ)位置や、ディスプレイ基板である対向基板15の手前左を、基準位置として、これらの位置情報を制御装置308に記憶させてもよい。   After the parallel adjustment, the position information of the alignment mark M2 of the silicon substrate 20 or the pickup substrate 90 and the position information of the alignment mark M1 of the counter substrate 15 that is the display substrate are stored in the control device 308. These pieces of position information include position information of the X-axis adjustment mechanism 305, the Y-axis adjustment mechanism 306, and the Z-axis adjustment mechanism 307, respectively. Instead of the respective alignment marks M1 and M2, for example, the position information of the electronic device 9 is obtained by using the position of the lower left chip (reference chip) or the front left of the counter substrate 15 as the display substrate as the reference position. You may memorize | store in the control apparatus 308. FIG.

位置情報の記憶終了後、電子素子9のピックアップを行う。ピックアップ前に、予め剥離機構303のヒーターや紫外線照射装置を駆動して、ピックアップ用基板90の第2の粘着テープ81を低粘着状態にしておく。また、予め加熱機構309のヒーターを駆動し、ディスプレイ基板である対向基板15の透明熱可塑性樹脂フィルム101を塑性変形可能にしておく。ピックアップ装置51には、第1の実施の形態で述べたとおり、真空チャック52が備えられており、ディスプレイ基板である対向基板15上における電子素子9のピッチ105,106と同じピッチ55,56で、真空吸着穴53が備えられ、真空吸着穴53の位置情報は、予め制御装置308に記憶されている。そして、制御装置308によりX軸調節機構305、Y軸調節機構306及びZ軸調節機構307を駆動させて、真空チャック52を電子素子ステージ301の上方に移動させ、電子素子9をピックアップする。最初にピックアップする電子素子9を、先の基準位置に最も近い位置にある電子素子9とすると、その後の制御が効率的に行われるので好ましい。   After storing the position information, the electronic element 9 is picked up. Before the pickup, the heater of the peeling mechanism 303 and the ultraviolet irradiation device are driven in advance so that the second adhesive tape 81 of the pickup substrate 90 is in a low adhesive state. Further, the heater of the heating mechanism 309 is driven in advance so that the transparent thermoplastic resin film 101 of the counter substrate 15 that is the display substrate can be plastically deformed. As described in the first embodiment, the pickup device 51 is provided with the vacuum chuck 52, and has the same pitches 55 and 56 as the pitches 105 and 106 of the electronic elements 9 on the counter substrate 15 which is a display substrate. The vacuum suction hole 53 is provided, and the position information of the vacuum suction hole 53 is stored in the control device 308 in advance. Then, the control device 308 drives the X-axis adjustment mechanism 305, the Y-axis adjustment mechanism 306, and the Z-axis adjustment mechanism 307, moves the vacuum chuck 52 above the electronic element stage 301, and picks up the electronic element 9. It is preferable that the electronic element 9 to be picked up first is the electronic element 9 that is closest to the previous reference position, since the subsequent control is performed efficiently.

上述した通り、第2の粘着テープ81及びピックアップ用基板90の種類によっては、第2の粘着テープ81を低粘着化するとき、紫外線ビーム等のエネルギー線により行うことが可能である。このとき、剥離機構303として熱線や紫外線ビームを発生するエネルギー線発生装置を使用し、ピックアップ前にこれをスタンバイ状態にしておく。そして、ピックアップ時(或いは直前)に、ピックアップする電子素子9の近辺のみにエネルギー線を照射し、第2の粘着テープ81を部分的に低粘着化する。したがって、ピックアップ工程が終わるまで加熱状態(或いは紫外線照射状態)を保つ必要がなく、ピックアップしない電子素子9の近辺の粘着テープ81が低粘着状態とならないため、ピックアップ基板9上において電子素子9の配列を乱してしまうことがない。   As described above, depending on the types of the second adhesive tape 81 and the pick-up substrate 90, when the second adhesive tape 81 is reduced in adhesiveness, it is possible to use an energy beam such as an ultraviolet beam. At this time, an energy ray generator that generates a heat ray or an ultraviolet beam is used as the peeling mechanism 303, and this is set in a standby state before pickup. Then, at the time of picking up (or immediately before), only the vicinity of the electronic element 9 to be picked up is irradiated with energy rays, and the second pressure-sensitive adhesive tape 81 is partially made low adhesive. Therefore, it is not necessary to maintain the heating state (or the ultraviolet irradiation state) until the pickup process is completed, and the adhesive tape 81 in the vicinity of the electronic element 9 that is not picked up is not in a low adhesive state. Will not be disturbed.

電子素子9をピックアップした真空チャック52を、X軸調節機構305、Y軸調節機構306及びZ軸調節機構307を駆動してディスプレイ基板である対向基板15の上方まで搬送し、ディスプレイ基板である対向基板15上に電子素子9を実装する。これらの電子素子9のピックアップ及び実装を繰り返し行い、ディスプレイ基板である対向基板15の全面に、電子素子9を実装する。さらに、電子素子ステージ301及びピックアップ装置51を複数設置しておき、数ロットの電子素子9を並行して実装すると生産性の向上を図ることができる。   The vacuum chuck 52 picked up with the electronic element 9 is driven to the upper side of the counter substrate 15 which is the display substrate by driving the X-axis adjusting mechanism 305, the Y-axis adjusting mechanism 306 and the Z-axis adjusting mechanism 307, and is opposed to the display substrate. The electronic element 9 is mounted on the substrate 15. These electronic elements 9 are repeatedly picked up and mounted, and the electronic elements 9 are mounted on the entire surface of the counter substrate 15 that is a display substrate. Further, productivity can be improved by installing a plurality of electronic element stages 301 and pickup devices 51 and mounting several lots of electronic elements 9 in parallel.

また、予め加熱機構309により透明熱可塑性樹脂フィルム101が塑性変形可能となっているため、真空チャック52を透明熱可塑性樹脂フィルム101に押し付けるように電子素子9を実装すると、電子素子9が透明熱可塑性樹脂フィルム101に埋め込まれるように配置される。加熱機構309により予め加熱しないか、或いは基板ステージ302に加熱機構309を設けずに、電子素子9を、ディスプレイ基板である対向基板15(透明熱可塑性樹脂フィルム101)上に配置した後に、上方から加熱プレスして、透明熱可塑性樹脂フィルム101に埋め込むように実装しても良い。また、裏面側からレーザー光の照射等により透明熱可塑性樹脂フィルム101を局所的に加熱するようにしてもよい。   Further, since the transparent thermoplastic resin film 101 can be plastically deformed by the heating mechanism 309 in advance, when the electronic element 9 is mounted so as to press the vacuum chuck 52 against the transparent thermoplastic resin film 101, the electronic element 9 is transparently heated. It arrange | positions so that it may be embedded in the plastic resin film 101. FIG. After the electronic element 9 is placed on the counter substrate 15 (transparent thermoplastic resin film 101) as a display substrate without being heated in advance by the heating mechanism 309 or without providing the heating mechanism 309 on the substrate stage 302, from above. You may heat-press and mount so that it may embed in the transparent thermoplastic resin film 101. Moreover, you may make it heat the transparent thermoplastic resin film 101 locally by irradiation of a laser beam, etc. from the back side.

電子素子9の実装後に、透明紫外線硬化樹脂膜104を使用する場合は、ディスプレイ基板である対向基板15の電子素子9配置面に透明紫外線硬化樹脂膜104を塗布した後、別の紫外線照射装置(図示せず)を用いて、ディスプレイ基板である対向基板15裏面より紫外線照射を行うことによって、電子素子9の固定化を行う。このとき、基板ステージ302に紫外線照射装置を組み込んでおいても良い。   When the transparent ultraviolet curable resin film 104 is used after the electronic element 9 is mounted, after applying the transparent ultraviolet curable resin film 104 to the surface of the counter substrate 15 that is the display substrate on which the electronic element 9 is arranged, another ultraviolet irradiation device ( The electronic element 9 is fixed by irradiating with ultraviolet rays from the back surface of the counter substrate 15 which is a display substrate. At this time, an ultraviolet irradiation device may be incorporated in the substrate stage 302.

この実装装置300は、ピックアップ用基板90上の電子素子9をピックアップしてディスプレイ基板である対向基板15に実装するものであるが、第1及び第2の実施の形態におけるピックアップ及び実装工程R5以外の工程は、周知の製造装置(例えば、半導体製造装置やフォトリソグラフィー装置等)を用いて行うことができる。すなわち、電子素子9の実装に関する装置が既に導入されている場合は、本実施の形態における実装装置300のみを新規に導入するだけで、第1及び第2の実施の形態において説明した電子素子の実装方法を行うことができることとなる。   The mounting apparatus 300 picks up the electronic element 9 on the pickup substrate 90 and mounts it on the counter substrate 15 as a display substrate, except for the pickup and mounting step R5 in the first and second embodiments. This step can be performed using a known manufacturing apparatus (for example, a semiconductor manufacturing apparatus or a photolithography apparatus). That is, when an apparatus related to mounting of the electronic element 9 has already been introduced, only the mounting apparatus 300 in the present embodiment is newly introduced, and the electronic elements described in the first and second embodiments are introduced. The mounting method can be performed.

(実施例)
上記の実装装置300を用いて、実際に有機ELディスプレイのディスプレイ基板(対向基板)15に電子素子9を選択転写した例を説明する。本実施例の光学的表示装置D2は、対角寸法50インチ、解像度SXGAである。8インチ(直径200mm)のシリコン基板20に、縦200μm×横150μmの大きさの電子素子9を、第1の方向Xのピッチ5を0.215mm、第2の方向Yのピッチ6を0.244mm、厚さを0.06mmで製作した場合、1枚のシリコン基板(素子形成部分は140mm×140mm)から、37万個の電子素子9が製作される。対角寸法50インチ(1107mm×623mm)でSXGA(1280×1024×3色)の解像度の光学的表示装置D2を製造するとした場合、一画素(3色)の大きさは0.86mm×0.61mmとなる。すなわち、ディスプレイ基板である対向基板15上での電子素子9の間隔は、第1の方向Xのピッチ105は1.72mm、第2の方向Yのピッチ106は1.22mmとなる。その際に必要な電子素子9は、約33万個である。すなわち、1枚のシリコン基板20で、50インチの光学的表示装置D2に使用されるディスプレイ基板である対向基板15の1枚分の電子素子9を製作できる。
(Example)
An example in which the electronic element 9 is actually selectively transferred to the display substrate (counter substrate) 15 of the organic EL display using the mounting apparatus 300 will be described. The optical display device D2 of this embodiment has a diagonal size of 50 inches and a resolution of SXGA. On an 8-inch (200 mm diameter) silicon substrate 20, electronic elements 9 having a size of 200 μm in length × 150 μm in width, a pitch 5 in the first direction X of 0.215 mm, and a pitch 6 in the second direction Y of 0. When manufactured at 244 mm and a thickness of 0.06 mm, 370,000 electronic elements 9 are manufactured from one silicon substrate (element forming portion is 140 mm × 140 mm). When the optical display device D2 having a diagonal size of 50 inches (1107 mm × 623 mm) and a resolution of SXGA (1280 × 1024 × 3 colors) is manufactured, the size of one pixel (three colors) is 0.86 mm × 0.00 mm. 61 mm. That is, the distance between the electronic elements 9 on the counter substrate 15 that is a display substrate is 1.72 mm for the pitch 105 in the first direction X and 1.22 mm for the pitch 106 in the second direction Y. The number of electronic elements 9 required at that time is about 330,000. That is, the electronic element 9 for one counter substrate 15 which is a display substrate used for the 50-inch optical display device D2 can be manufactured with one silicon substrate 20.

このようにして製作された電子素子9をピックアップする真空チャック52には、径が100μmの真空吸着穴53が、第1の方向Xのピッチ55が1.72mm、第2の方向Yのピッチ50,60が1.22mmとなるように、第1の方向Xに80(=K)列、第2の方向Yに102(=L)行形成されているものを使用した。   The vacuum chuck 52 for picking up the electronic device 9 manufactured in this way has vacuum suction holes 53 with a diameter of 100 μm, a pitch 55 in the first direction X of 1.72 mm, and a pitch 50 in the second direction Y. , 60 is 1.22 mm, and 80 (= K) columns are formed in the first direction X and 102 (= L) rows are formed in the second direction Y.

この真空チャック52によって、電子素子9の中から、ディスプレイ基板である対向基板15の第1の方向Xのピッチ105(=1.72mm)、第2の方向Yのピッチ106(=1.22mm)で、K×L(=80×102=8160)個の電子素子9をピックアップし、ディスプレイ基板である対向基板15に転写した。これを繰り返して行い、電子素子9をディスプレイ基板である対向基板15の全面に転写した。その結果、第1の方向Xに8回、第2の方向Yに5回の計40回の選択転写によって、ディスプレイ基板である対向基板15の全面に電子素子9を転写できた。   By this vacuum chuck 52, the pitch 105 (= 1.72 mm) in the first direction X and the pitch 106 (= 1.22 mm) in the second direction Y of the counter substrate 15, which is a display substrate, from among the electronic elements 9. Then, K × L (= 80 × 102 = 8160) electronic elements 9 were picked up and transferred to the counter substrate 15 as a display substrate. This was repeated to transfer the electronic element 9 to the entire surface of the counter substrate 15 which is a display substrate. As a result, the electronic element 9 could be transferred to the entire surface of the counter substrate 15 as a display substrate by selective transfer of 40 times in total, 8 times in the first direction X and 5 times in the second direction Y.

(上記実施の形態と特許文献2との比較)
つぎに、特許文献2(特開平2002−244576号公報)の発明との比較を説明する。特許文献2の発明は、本実施の形態の電子素子9に相当する「素子ブロック13」を一つずつピックアップして転写しているのに対して、上記実施の形態の選択転写方法は、複数の電子素子を所定のピッチでピックアップして転写している。すなわち、特許文献2には、「素子ブロック13の単位での素子形成基板11からの剥離が行われ(段落番号0018)」、「転写後では、素子ブロック13同士の間隔が拡大したものとなる(段落番号0023)」と記載されている。また、段落番号0030及び図8には、特許文献2で使用される把持手段(上記実施の形態のピックアップ装置)について説明されている。把持手段には、素子ブロック13(上記実施の形態の電子素子9)を吸着する中空部35やガス抜き穴34(上記実施の形態の真空吸着穴)について記載されているが、中空部35やガス抜き穴34は一つであり、把持手段(ピックアップ装置)によって吸着把持できる画素ブロック13は一つとなっている。つまり、特許文献2においては、一つの素子ブロック13(上記実施の形態の電子素子)を吸着把持可能な把持手段(ピックアップ装置)を使用して、素子ブロック13ごとにピックアップが行われ、表示装置基板14(ディスプレイ基板)に転写される(図51(a))。このため、ピックアップ及び転写は素子ブロック13(上記実施の形態の電子素子)ごとに、その個数と同回数行う必要があり、さらに、一つの素子ブロック13をピックアップ及び転写するごとに表示装置基板14上において位置合わせを行う必要がある。
(Comparison between the above embodiment and Patent Document 2)
Next, a comparison with the invention of Patent Document 2 (Japanese Patent Laid-Open No. 2002-244576) will be described. The invention of Patent Document 2 picks up and transfers the “element block 13” corresponding to the electronic element 9 of this embodiment one by one, whereas the selective transfer method of the above embodiment has a plurality of methods. These electronic elements are picked up and transferred at a predetermined pitch. That is, Patent Document 2 discloses that “peeling from the element formation substrate 11 is performed in units of element blocks 13 (paragraph number 0018)” and “after transfer, the interval between the element blocks 13 is increased. (Paragraph number 0023) ". Also, paragraph number 0030 and FIG. 8 describe the gripping means (the pickup device of the above embodiment) used in Patent Document 2. The gripping means describes the hollow portion 35 and the gas vent hole 34 (vacuum suction hole of the above embodiment) for sucking the element block 13 (the electronic device 9 of the above embodiment). There is one degassing hole 34, and there is one pixel block 13 that can be adsorbed and grasped by the grasping means (pickup device). That is, in Patent Document 2, pickup is performed for each element block 13 using a gripping means (pickup device) capable of attracting and gripping one element block 13 (electronic element in the above embodiment), and the display device It is transferred to the substrate 14 (display substrate) (FIG. 51A). For this reason, it is necessary to perform the pick-up and transfer for each element block 13 (electronic element in the above embodiment) as many times as the number thereof, and each time one element block 13 is picked up and transferred, the display device substrate 14 is used. It is necessary to align the top.

これに対して、上記実施の形態は、「上記電子素子用基板に、その第1の方向についてはディスプレイ基板上における第1の方向での電子素子の配列ピッチpxを自然数mで除したpx/mの配列ピッチ、及び、第1の方向に直交する第2の方向についてはディスプレイ基板上における第2の方向での電子素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチとなるように電子素子を複数形成し、ピックアップ装置には、電子素子のチャッキングを行う真空吸着穴が、前記第1の方向に対応する方向にpxの配列ピッチで形成され、かつ前記第2の方向に対応する方向にpyの配列ピッチで形成されており、ディスプレイ基板上での電子素子の配列ピッチpx,pyに対応する電子素子のみを選択的に前記ピックアップ装置に吸着保持させて、ディスプレイ基板に転写する」と記載されているように、電子素子用基板上の電子素子の配列ピッチ(px/m,py/n)とピックアップ装置の真空吸着穴の配列ピッチ(px、py)は、ディスプレイ基板の配列ピッチ(px,py)と関連付けられていることから、一回のピックアップによりディスプレイ基板上での配列ピッチ(px,py)で複数の電子素子が選択され、その配列ピッチを保ったままディスプレイ基板に転写されることとなる(図51(b))。すなわち、第1の方向Xには自然数m個ごとに(m−1個おきに)選択し、第2の方向には自然数n個ごとに(n−1個おきに)選択することとなるため、図28の斜線が付された箇所の複数の電子素子9が選択的にピックアップされることとなる。したがって、特許文献2のように、素子ブロック13(上記実施の形態の電子素子)ごとにピックアップ及び転写する場合と比較して、ピックアップ及び転写の回数が少なく、生産効率が高い。   On the other hand, in the above embodiment, “in the first direction of the electronic element substrate, px / in which the arrangement pitch px of the electronic elements in the first direction on the display substrate is divided by a natural number m. The arrangement pitch of m and the second direction orthogonal to the first direction are py / n arrangement pitches obtained by dividing the arrangement pitch py of the electronic elements in the second direction on the display substrate by the natural number n. A plurality of electronic elements are formed as described above, and in the pickup device, vacuum suction holes for chucking the electronic elements are formed at an arrangement pitch of px in a direction corresponding to the first direction, and the second direction Are formed at an arrangement pitch of py in the direction corresponding to the above, and only the electronic elements corresponding to the arrangement pitches px and py of the electronic elements on the display substrate are selectively attracted to the pickup device. As described in the above, the arrangement pitch of the electronic elements on the electronic element substrate (px / m, py / n) and the arrangement pitch of the vacuum suction holes of the pickup device (px , Py) is related to the array pitch (px, py) of the display substrate, so that a plurality of electronic elements are selected with the array pitch (px, py) on the display substrate by one pickup. The image is transferred to the display substrate while maintaining the arrangement pitch (FIG. 51 (b)). That is, since the first direction X is selected every m natural numbers (every m-1) and the second direction is selected every n natural numbers (every n-1). 28, the plurality of electronic elements 9 at the hatched portions are selectively picked up. Therefore, the number of pick-ups and transfers is small and the production efficiency is high as compared with the case of pick-up and transfer for each element block 13 (electronic element of the above embodiment) as in Patent Document 2.

また、表示装置基板14(上記実施の形態のディスプレイ基板である対向基板15)において素子ブロック13(上記実施の形態の電子素子9)ごとに位置合わせが必要な特許文献2と比較して、ピックアップした時点でディスプレイ基板上での配列ピッチ(px,py)となっているため、複数の電子素子の位置合わせが一度で行われる。この効果については、「したがって、この真空チャック52によって、ディスプレイ基板である対向電極15上における第1の方向Xのピッチ105及び第2の方向Yのピッチ106を満たす電子素子9を、一度に最大K×L個ピックアップし、ディスプレイ基板である対向基板15に転写することができる。」や、「次回のピックアップ時は、例えば、真空チャック52をピックアップ用基板90上において幅px/mだけ第1の方向X(図28において右方向)にずらした位置に来るようにすれば、既にピックアップされた電子素子9(図28において斜線が付されたもの)の右隣に位置する電子素子9を、前回のピックアップ時と同様に選択的にピックアップすることができる。」と明示されている。そして、このような位置合わせを行いながら正確にピックアップするものが、上記実施の形態の特徴である。   In addition, the display device substrate 14 (the counter substrate 15 which is the display substrate in the above embodiment) has a pickup as compared with Patent Document 2 that requires alignment for each element block 13 (the electronic element 9 in the above embodiment). Since the arrangement pitch (px, py) on the display substrate is obtained at the time, the plurality of electronic elements are aligned at a time. Regarding this effect, “therefore, the vacuum chuck 52 allows the electronic elements 9 that satisfy the pitch 105 in the first direction X and the pitch 106 in the second direction Y on the counter electrode 15 that is the display substrate to be maximized at a time. K × L pickups can be picked up and transferred to the counter substrate 15 as a display substrate. ”Or“ At the next pickup, for example, the vacuum chuck 52 is placed on the pickup substrate 90 for the first width px / m. If the position is shifted to the direction X (right direction in FIG. 28), the electronic element 9 located on the right side of the already picked up electronic element 9 (hatched in FIG. 28) It can be selectively picked up as in the previous pick-up. ” What accurately picks up while performing such alignment is a feature of the above embodiment.

この点、特許文献2では、段落番号0017に「各薄膜トランジスタ素子12の間隔は素子間分離を図ることができる距離であれば良い」と記載されており、画素形成用基板11(上記実施の形態の電子素子用基板)における各薄膜トランジスタ素子12の配列ピッチについてはまったく考慮されていない。このことから、各薄膜トランジスタ素子12の集合体である素子ブロック13(電子素子)の配列ピッチについてもまったく考慮されていないことがわかる。   In this regard, Patent Document 2 describes in paragraph No. 0017 that “the distance between the thin film transistor elements 12 may be any distance that allows separation between elements”, and the pixel forming substrate 11 (the above embodiment). The arrangement pitch of the thin film transistor elements 12 in the electronic element substrate) is not considered at all. From this, it is understood that the arrangement pitch of the element blocks 13 (electronic elements) that are aggregates of the thin film transistor elements 12 is not taken into consideration at all.

特許文献2においては、図51(a)に示すように、転写元(電子素子用基板)と転写先(ディスプレイ基板)において、画素ブロック13(電子素子)の配列ピッチが同一となるように対応付けられると考えられる。このような単なる対応付けでは、画素ブロック13(電子素子)が電子素子用基板に拡散した状態で形成され、電子素子用基板の面積当りに対する電子素子の生産数が大変少ないものとなってしまう。   In Patent Document 2, as shown in FIG. 51A, the arrangement pitch of the pixel blocks 13 (electronic elements) is the same between the transfer source (electronic element substrate) and the transfer destination (display board). It is thought that it is attached. With such simple association, the pixel block 13 (electronic element) is formed in a state of being diffused on the electronic element substrate, and the number of electronic elements produced per area of the electronic element substrate is very small.

これに対して、本実施の形態の電子素子の選択転写方法は、「電子素子用基板に、その第1の方向についてはディスプレイ基板上における第1の方向での電子素子の配列ピッチpxを自然数mで除したpx/mの配列ピッチ、及び、第1の方向に直交する第2の方向についてはディスプレイ基板上における第2の方向での電子素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチとなるように電子素子を複数形成し」とあるように、電子素子用基板には、電子素子がディスプレイ基板の配列ピッチ(px,py)を自然数(m、n)で除した配列ピッチ(px/m,py/n)で形成されており、電子素子用基板とディスプレイ基板との対応付けを行いながらも、電子素子を電子素子用基板に密集した状態で形成できるようになっている(図51(b))。これにより、上記単純な対応付けと比較して、電子素子用基板の面積当りに対する電子素子の生産効率が飛躍的に高くなっている。   On the other hand, the electronic device selective transfer method of the present embodiment is described as follows: “On the electronic device substrate, for the first direction, the arrangement pitch px of the electronic devices in the first direction on the display substrate is a natural number. An arrangement pitch of px / m divided by m, and a second direction orthogonal to the first direction, py /, which is obtained by dividing the arrangement pitch py of electronic elements in the second direction on the display substrate by a natural number n. In the substrate for electronic elements, the electronic element is obtained by dividing the arrangement pitch (px, py) of the display substrate by a natural number (m, n). It is formed with an arrangement pitch (px / m, py / n), and the electronic elements can be formed in a dense state on the electronic element substrate while associating the electronic element substrate with the display substrate. Are (Fig. 51 (b)). Thereby, compared with the said simple matching, the production efficiency of the electronic element per area of the board | substrate for electronic elements is remarkably high.

また、上述したように、「素子ブロック13」は4つの薄膜トランジスタ素子12がその外周の4つの画素を各々制御するものの集合であると考えられる。具体的には、図50(a)に示すように、田の字状の4つの画素の中央にこれらの4つの画素を制御する4つの薄膜トランジスタ素子12が密集するように配置されているものである。引用文献2もこれと同様である。すなわち、特許文献2の素子ブロック13(上記実施の形態の電子素子に相当)は、一つの画素を制御する一つの薄膜トランジスタ素子12が複数集合し、複数の薄膜トランジスタ素子12で複数の画素を制御するものであるのに対して、上記実施の形態の電子素子9は一つの集積回路で複数の画素を制御するものである点で異なる。   In addition, as described above, the “element block 13” is considered to be a set of elements in which the four thin film transistor elements 12 each control the four pixels on the outer periphery thereof. Specifically, as shown in FIG. 50 (a), four thin film transistor elements 12 for controlling these four pixels are arranged so as to be densely arranged in the center of four square-shaped pixels. is there. The same applies to the cited document 2. That is, in the element block 13 of Patent Document 2 (corresponding to the electronic element in the above embodiment), a plurality of thin film transistor elements 12 that control one pixel are gathered, and a plurality of thin film transistor elements 12 controls a plurality of pixels. However, the electronic element 9 of the above embodiment is different in that a plurality of pixels are controlled by one integrated circuit.

上記実施の形態の電子素子の選択転写方法によれば、ディスプレイ基板(透明基板や対向基板)上における第1の方向及び第2の方向における配列ピッチをそれぞれ自然数で除した配列ピッチにて電子素子を形成し、その中から、ディスプレイ基板(透明基板や対向基板)上における配列ピッチに対応する電子素子のみを選択的に転写するため、全ての電子素子を無駄なく容易に転写させることができる。このとき、集積回路面を表面に向けた状態となるようにピックアップ用基板に転写してから電子素子を切り分ける場合は、表面側から集積回路面を確認しながら位置合わせをすることができるため、切り分け工程が容易なものとなる。一方、電子素子に切り分けた後に集積回路面が表面となるようにピックアップ用基板に転写する場合は、機械研磨工程や切り分け工程において集積回路面を確実に保護することができると同時に、保持基板の接着力を機械研磨や切り分け工程に耐え得る強いものとし、ピックアップ用基板の接着力を転写しやすいものとするよう、それぞれの目的に沿った接着力となるよう設定することができる。これにより、各工程における信頼性を高めることができる。また、それぞれの接着手段を異なるものとすることで、保持基板からピックアップ用基板へ電子素子を転写する際に、電子素子の配列を乱すことが防止される。   According to the electronic device selective transfer method of the above embodiment, the electronic device is arranged at an arrangement pitch obtained by dividing the arrangement pitch in the first direction and the second direction on the display substrate (transparent substrate or counter substrate) by a natural number. Since only the electronic elements corresponding to the arrangement pitch on the display substrate (transparent substrate or counter substrate) are selectively transferred, all the electronic elements can be easily transferred without waste. At this time, when the electronic device is separated after being transferred to the pickup substrate so that the integrated circuit surface is directed to the surface, it is possible to perform alignment while confirming the integrated circuit surface from the surface side. The cutting process becomes easy. On the other hand, if the integrated circuit surface is transferred to the pickup substrate so that the integrated circuit surface becomes the surface after being cut into electronic elements, the integrated circuit surface can be reliably protected in the mechanical polishing process or the cutting process, and at the same time, The adhesive strength can be set to be strong enough to withstand the mechanical polishing or cutting process, and the adhesive strength of the pickup substrate can be easily transferred, so that the adhesive strength can be adapted to each purpose. Thereby, the reliability in each process can be improved. Further, by making each bonding means different, it is possible to prevent the arrangement of the electronic elements from being disturbed when the electronic elements are transferred from the holding substrate to the pickup substrate.

さらに、電子素子を塑性変形可能な透明な熱可塑性樹脂膜が施されたディスプレイ基板(透明基板や対向基板)に固定させることにより、実装時や実装後における電子素子の位置ズレを容易かつ確実な方法で防止することができる。このとき、ピックアップ装置の電子素子を吸着する面にフッ素樹脂を塗布しておくことにより、ピックアップ装置に透明な熱可塑性樹脂膜が付着してしまうことがない。また、特に、電子素子の配置後にプレスして電子素子を透明な熱可塑性樹脂膜に保持させる場合は、ピックアップ装置により吸着力と逆の方向へ圧空をかけて電子素子を透明な熱可塑性樹脂膜に配置することにより、電子素子が透明な熱可塑性樹脂膜に密着し、ピックアップ装置から電子素子を確実に離すとともに、透明な熱可塑性樹脂膜における電子素子の位置ズレを防止することができる。   Furthermore, by fixing the electronic element to a display substrate (transparent substrate or counter substrate) provided with a transparent thermoplastic resin film that can be plastically deformed, the electronic element can be easily and reliably misaligned during and after mounting. Can be prevented by the method. At this time, a transparent thermoplastic resin film is not attached to the pickup device by applying a fluororesin to the surface of the pickup device that adsorbs the electronic elements. In particular, when the electronic element is pressed after the electronic element is placed and held on the transparent thermoplastic resin film, the electronic element is made transparent by applying pressure in the direction opposite to the adsorption force by the pickup device. Accordingly, the electronic element can be brought into close contact with the transparent thermoplastic resin film, and the electronic element can be reliably separated from the pickup device, and the electronic element can be prevented from being misaligned in the transparent thermoplastic resin film.

また、電子素子の上面すなわち集積回路形成部分を除いた側面部分を透明紫外線硬化樹脂膜で覆うことにより、確実に電子素子を固定することができるとともに、電子素子の上面から引き出される配線が安定的に形成されることとなる。   In addition, by covering the upper surface of the electronic element, that is, the side surface portion excluding the integrated circuit forming portion with a transparent ultraviolet curable resin film, the electronic element can be securely fixed and the wiring drawn from the upper surface of the electronic element is stable. Will be formed.

また、上記実施の形態の電子素子の選択転写方法に使用される電子素子の実装装置は、主に、電子素子をピックアップしてディスプレイ基板(透明基板や対向基板)に実装する工程を行うものである。上記実施の形態の電子素子の選択転写方法において、この工程以外の工程は、周知の製造装置を用いて行うことができるため、上記実施の形態の電子素子の実装装置のみを新規に導入するだけで、上記実施の形態の電子素子の選択転写方法を容易に実現することができる。また、既存の設備を利用することができるため、安価に実施することができる。   The electronic device mounting apparatus used in the electronic device selective transfer method of the above embodiment mainly performs a process of picking up the electronic device and mounting it on a display substrate (transparent substrate or counter substrate). is there. In the electronic device selective transfer method of the above embodiment, since steps other than this step can be performed using a known manufacturing apparatus, only the electronic device mounting apparatus of the above embodiment is newly introduced. Thus, the electronic device selective transfer method of the above embodiment can be easily realized. In addition, since existing facilities can be used, it can be implemented at low cost.

また、上記実施の形態の電子素子電子素子転写後の配線形成方法は、複数の画素を制御する電子素子にその内部を通過する配線を形成する一方、所定パターンが形成されたスクリーンマスクを使用したスクリーン印刷によって形成することから、従来の複雑で高価な薄膜形成しかできなかった配線形成の作業効率を格段に向上させ安価に配線することが可能になる。   In addition, the wiring formation method after the electronic element transfer of the electronic device of the above embodiment uses a screen mask in which a predetermined pattern is formed while the wiring that passes through the electronic element that controls a plurality of pixels is formed. Since it is formed by screen printing, it is possible to remarkably improve the work efficiency of wiring formation, which can only form a complicated and expensive thin film, and to perform wiring at low cost.

上記実施の形態のディスプレイ基板(透明基板や対向基板)によれば、一方の基板と対向するディスプレイ基板(透明基板や対向基板)に一つの集積回路で複数画素の制御を行う電子素子をその配線と共に複数配置してなることから、省配線化が可能などの点での効用がある。すなわち、電子素子は、一つの集積回路で複数の画素(発光層)を制御する電子素子であり、i行j列の画素配列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なく(省配線化)することが可能になる。   According to the display substrate (transparent substrate or counter substrate) of the above-described embodiment, the electronic element that controls a plurality of pixels with one integrated circuit is wired on the display substrate (transparent substrate or counter substrate) facing one substrate. In addition, since it is arranged in plural, there is an effect at any point where wiring saving is possible. In other words, the electronic element is an electronic element that controls a plurality of pixels (light-emitting layers) with a single integrated circuit, and is arranged at approximately the center of the pixel array of i rows and j columns, and is connected to each pixel through the wiring. Therefore, it is possible to reduce the number of wirings (reducing wiring).

また、特許文献2では、2画素ピッチで、素子が配置されることから、配線部は、2画素ピッチで入ることとなる。この場合、RG、BR、GB、RG、…というように2色づつに切り分けられることになるため、発色に問題を生じる。これに対して、本願発明のように、前記i行j列はi×jが3の倍数であり、前記電子素子は、3色となる3画素を組とすると、一つの集積回路で複数組を制御するものとすると、RGBの3色をまとめた形で切り分けることができるため、本来必要な発色を行うことが可能となり、隣接する画素との混色を防止することができるため、コントラストの向上も期待できる。さらに、2行6列で配列する3色×4画素の制御を行うものとすると、6画素ピッチで素子が配列されることから、RGBの3色をまとめた形で切り分けることができるため、本来必要な発色を行なうことが可能となる。さらに、RGBで切り分けることにより、隣接する画素との混色を防止することで、コントラストの向上も期待できる。   Further, in Patent Document 2, since the elements are arranged at a 2-pixel pitch, the wiring portion is inserted at a 2-pixel pitch. In this case, since it is divided into two colors such as RG, BR, GB, RG,. On the other hand, as in the present invention, when i × j is a multiple of 3 in the i row and j column, and the electronic element is composed of 3 pixels of 3 colors, a plurality of sets are formed by one integrated circuit. Since the three colors of RGB can be separated in a collective form, it is possible to perform the necessary color development and prevent color mixing with adjacent pixels, thereby improving contrast. Can also be expected. Furthermore, if the control of 3 colors × 4 pixels arranged in 2 rows and 6 columns is performed, since the elements are arranged at a pitch of 6 pixels, the three colors of RGB can be separated in a collective form. Necessary color development can be performed. Further, by separating the colors by RGB, it is possible to expect an improvement in contrast by preventing color mixing with adjacent pixels.

第1の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 1st Embodiment. 第1の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 1st Embodiment. 第1の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 1st Embodiment. 第1の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 1st Embodiment. 第1の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 1st Embodiment. 第1の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 1st Embodiment. 第1の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 1st Embodiment. 第1の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 1st Embodiment. 第2の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 2nd Embodiment. 第2の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 2nd Embodiment. 第2の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 2nd Embodiment. 第2の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 2nd Embodiment. 第2の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 2nd Embodiment. 第3の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 3rd Embodiment. 第3の実施の形態における光学的表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the optical display apparatus in 3rd Embodiment. 集積回路の概略を示す上面図である。It is a top view showing an outline of an integrated circuit. 集積回路上に保護膜を形成した状態を示す上面図である。It is a top view which shows the state in which the protective film was formed on the integrated circuit. シリコン基板上に集積回路が形成された状態を示す上面図である。It is a top view which shows the state in which the integrated circuit was formed on the silicon substrate. ディスプレイ基板の上面図である。It is a top view of a display substrate. シリコン基板の上面図である。It is a top view of a silicon substrate. シリコン基板の機械研磨を示す断面図である。It is sectional drawing which shows the mechanical polishing of a silicon substrate. シリコン基板の表裏反転を示す断面図である。It is sectional drawing which shows the front-and-back inversion of a silicon substrate. 表裏反転後のシリコン基板の断面図である。It is sectional drawing of the silicon substrate after front-back inversion. パターニングされたシリコン基板の断面図である。It is sectional drawing of the patterned silicon substrate. サンドブラスト加工の説明図である。It is explanatory drawing of sandblasting. フォトレジスト剥離後のシリコン基板の断面図である。It is sectional drawing of the silicon substrate after photoresist peeling. 真空チャックの上面図である。It is a top view of a vacuum chuck. 電子素子の選択の説明図である。It is explanatory drawing of selection of an electronic element. 電子素子のピックアップを示す断面図である。It is sectional drawing which shows the pick-up of an electronic element. 熱可塑性樹脂フィルムをラミネート加工したディスプレイ基板の断面図である。It is sectional drawing of the display substrate which laminated the thermoplastic resin film. 電子素子の実装を示す説明図である。It is explanatory drawing which shows mounting of an electronic element. 電子素子の実装後のディスプレイ基板の断面図である。It is sectional drawing of the display board | substrate after mounting of an electronic element. 透明紫外線硬化樹脂膜を塗布したディスプレイ基板の断面図である。It is sectional drawing of the display board | substrate which apply | coated the transparent ultraviolet curable resin film. 紫外線照射を示す説明図である。It is explanatory drawing which shows ultraviolet irradiation. 紫外線硬化樹脂膜が一部除去されたディスプレイ基板の断面図である。It is sectional drawing of the display substrate from which the ultraviolet curable resin film was partially removed. 配線が形成されたディスプレイ基板の断面図である。It is sectional drawing of the display substrate in which wiring was formed. コンタクトホールとボールハンダが形成されたディスプレイ基板の断面図である。It is sectional drawing of the display substrate in which the contact hole and the ball solder were formed. ディスプレイ基板の上面図である。It is a top view of a display substrate. 他の例のディスプレイ基板の上面図である。It is a top view of the display substrate of another example. 光学的表示装置製造工程のフローチャートである。It is a flowchart of an optical display apparatus manufacturing process. パターニングされたシリコン基板の断面図である。It is sectional drawing of the patterned silicon substrate. サンドブラスト加工の説明図である。It is explanatory drawing of sandblasting. フォトレジスト剥離後のシリコン基板の断面図である。It is sectional drawing of the silicon substrate after photoresist peeling. シリコン基板の表裏反転を示す説明図である。It is explanatory drawing which shows the front-and-back inversion of a silicon substrate. 表裏反転後のシリコン基板の断面図である。It is sectional drawing of the silicon substrate after front-back inversion. 電子素子の実装装置の概略図である。It is the schematic of the mounting apparatus of an electronic element. (a)は、内部を通過する配線が形成された電子素子の例と、この電子素子を使用して、スクリーン印刷により配線形成する際のスクリーンマスクの例をディスプレイ基板の上面図と比較して示す図であり、(b)が(c)のディスプレイ基板の配線に対応するスクリーンマスクの図である。(A) shows an example of an electronic element in which wiring passing through the inside is formed and an example of a screen mask when wiring is formed by screen printing using the electronic element, compared with a top view of a display substrate. It is a figure shown, and (b) is a figure of the screen mask corresponding to the wiring of the display board of (c). 本発明に適用する画素配列の他の例を示す平面図である。It is a top view which shows the other example of the pixel arrangement | sequence applied to this invention. 本発明に適用する画素配列の他の例を示す平面図である。It is a top view which shows the other example of the pixel arrangement | sequence applied to this invention. 特許文献2と本発明に適用する選択転写方法を比較して説明する図である。It is a figure explaining the patent document 2 and the selective transfer method applied to this invention in comparison. 特許文献2と本発明に適用する選択転写方法を比較して説明する図である。It is a figure explaining the patent document 2 and the selective transfer method applied to this invention in comparison. 本発明に適用する電子素子の配置パターンと画素配列を示す図である。It is a figure which shows the arrangement pattern and pixel arrangement | sequence of an electronic element applied to this invention. 従来の電子素子の配置パターンと画素配列の例を示す平面図である。It is a top view which shows the example of the arrangement pattern and pixel arrangement of the conventional electronic element. (a)は従来のボトム・エミッション方式の有機ELディスプレイの断面図であり、(b)は従来のトップ・エミッション方式の有機ELディスプレイの断面図である。(A) is sectional drawing of the conventional organic EL display of a bottom emission system, (b) is sectional drawing of the organic EL display of the conventional top emission system.

符号の説明Explanation of symbols

1 透明基板
2 透明電極
3 発光層(画素)
4 裏面電極
5 側壁保護膜
6a,6b バリヤ層
7 平坦化膜
8 有機フィルム
9,19 チップ型の集積回路(電子素子)
10 コンタクトホール
10a 接続部
11 導電性材料
12 配線
13 絶縁膜
14 有機フィルム
15 対向基板
16 ハンダボール
D1,D2,D3 有機ELディスプレイ(光学的表示装置)
1 Transparent substrate 2 Transparent electrode 3 Light emitting layer (pixel)
4 Back electrode 5 Side wall protective film 6a, 6b Barrier layer 7 Planarizing film 8 Organic film 9, 19 Chip type integrated circuit (electronic element)
DESCRIPTION OF SYMBOLS 10 Contact hole 10a Connection part 11 Conductive material 12 Wiring 13 Insulating film 14 Organic film 15 Opposite substrate 16 Solder ball D1, D2, D3 Organic EL display (optical display device)

Claims (9)

発光層からなる複数の画素と画素を制御する電子素子とが透明基板上に層状に配され、発光層からの発光光線を下方透明基板側から出射する光学的表示装置であり、
電子素子は、発光層よりも上層に設けられていることを特徴とする光学的表示装置。
A plurality of pixels composed of a light emitting layer and an electronic element that controls the pixels are arranged in a layer on a transparent substrate, and is an optical display device that emits light emitted from the light emitting layer from the lower transparent substrate side,
The optical display device is characterized in that the electronic element is provided above the light emitting layer.
前記発光層よりも上層に、発光層への酸素や水分の浸入を防止するバリヤ層が設けられていることを特徴とする請求項1記載の光学的表示装置。   The optical display device according to claim 1, wherein a barrier layer for preventing intrusion of oxygen and moisture into the light emitting layer is provided above the light emitting layer. 前記電子素子は、発光層に要求される発光強度に対応した定常電流を流す回路を備えることを特徴とする請求項1記載の光学的表示装置。   The optical display device according to claim 1, wherein the electronic element includes a circuit that supplies a steady current corresponding to light emission intensity required for the light emitting layer. 前記電子素子は、チップ型の結晶シリコン集積回路であることを特徴とする請求項1記載の光学的表示装置。   2. The optical display device according to claim 1, wherein the electronic element is a chip-type crystalline silicon integrated circuit. 前記電子素子は、多結晶シリコン薄膜トランジスタを基本構成要素とする集積回路であることを特徴とする請求項1記載の光学的表示装置。   2. The optical display device according to claim 1, wherein the electronic element is an integrated circuit having a polycrystalline silicon thin film transistor as a basic component. 前記電子素子は、アモルファス・シリコン薄膜トランジスタであることを特徴とする請求項1記載の光学的表示装置。   2. The optical display device according to claim 1, wherein the electronic element is an amorphous silicon thin film transistor. 前記発光層は、有機EL、無機EL、若しくは、電子ペーパー、又は、これらが混在するものであることを特徴とする請求項1記載の光学的表示装置。   The optical display device according to claim 1, wherein the light emitting layer is an organic EL, an inorganic EL, an electronic paper, or a mixture thereof. 発光層からなる複数の画素と画素を制御する電子素子とが透明基板上に層状に配され、発光層からの発光光線を下方透明基板側から出射する光学的表示装置の製造方法において、
透明基板上に発光層を形成後、発光層よりも上層に電子素子を形成することを特徴とする光学的表示装置の製造方法。
In the method of manufacturing an optical display device in which a plurality of pixels formed of a light emitting layer and an electronic element that controls the pixels are arranged in a layer on a transparent substrate, and the light emitted from the light emitting layer is emitted from the lower transparent substrate side.
A method for manufacturing an optical display device, comprising: forming a light emitting layer on a transparent substrate; and forming an electronic element in an upper layer than the light emitting layer.
発光層からなる複数の画素と画素を制御する電子素子とが透明基板上に層状に配され、発光層からの発光光線を下方透明基板側から出射する光学的表示装置の製造方法において、
透明基板側に発光層からなる複数の画素を形成し、透明基板と対向配置される対向基板側に画素を制御する複数の電子素子を形成し、発光層と電子素子が内側となるように両基板を重ね合わせることを特徴とする光学的表示装置の製造方法。
In the method of manufacturing an optical display device in which a plurality of pixels formed of a light emitting layer and an electronic element that controls the pixels are arranged in a layer on a transparent substrate, and the light emitted from the light emitting layer is emitted from the lower transparent substrate side.
A plurality of pixels made of a light emitting layer is formed on the transparent substrate side, and a plurality of electronic elements for controlling the pixels are formed on the opposite substrate side arranged to face the transparent substrate, and both the light emitting layer and the electronic elements are placed inside. A method for manufacturing an optical display device, characterized in that substrates are superposed.
JP2004081727A 2004-03-19 2004-03-19 Optical display device and method for manufacturing the same Pending JP2005266616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004081727A JP2005266616A (en) 2004-03-19 2004-03-19 Optical display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004081727A JP2005266616A (en) 2004-03-19 2004-03-19 Optical display device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2005266616A true JP2005266616A (en) 2005-09-29

Family

ID=35091192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004081727A Pending JP2005266616A (en) 2004-03-19 2004-03-19 Optical display device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2005266616A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008176073A (en) * 2007-01-18 2008-07-31 Japan Advanced Institute Of Science & Technology Hokuriku Circuit board sheet and method for manufacturing circuit board
JP2012506567A (en) * 2008-10-23 2012-03-15 ケンブリッジ ディスプレイ テクノロジー リミテッド Photosensor array
WO2012049594A1 (en) * 2010-10-12 2012-04-19 Koninklijke Philips Electronics N.V. Organic electronic device with encapsulation
JP2012523667A (en) * 2009-04-09 2012-10-04 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Flexible OLED display with chiplet
WO2016121258A1 (en) * 2015-01-29 2016-08-04 ソニー株式会社 Display device
JP2020527275A (en) * 2017-06-01 2020-09-03 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array board, display panel with it, and method of manufacturing array board
US11710762B2 (en) 2020-10-23 2023-07-25 Samsung Display Co., Ltd. Display device and method of fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113048A (en) * 1997-06-10 1999-01-06 Canon Inc Electroluminescent element and device and their production
JP2002063991A (en) * 2000-08-22 2002-02-28 Sony Corp Organic electroluminescence device and production process thereof
JP2002082633A (en) * 2000-07-07 2002-03-22 Seiko Epson Corp Organic el display body and its manufacturing method, electro-optic device and its manufacturing method, and electronic equipment
JP2003066859A (en) * 2001-08-28 2003-03-05 Sharp Corp Display device and its manufacturing method
JP2004014447A (en) * 2002-06-11 2004-01-15 Sony Corp Display device and manufacturing method therefor
JP2004296353A (en) * 2003-03-27 2004-10-21 Seiko Epson Corp Electro-optical device and its manufacturing method and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113048A (en) * 1997-06-10 1999-01-06 Canon Inc Electroluminescent element and device and their production
JP2002082633A (en) * 2000-07-07 2002-03-22 Seiko Epson Corp Organic el display body and its manufacturing method, electro-optic device and its manufacturing method, and electronic equipment
JP2002063991A (en) * 2000-08-22 2002-02-28 Sony Corp Organic electroluminescence device and production process thereof
JP2003066859A (en) * 2001-08-28 2003-03-05 Sharp Corp Display device and its manufacturing method
JP2004014447A (en) * 2002-06-11 2004-01-15 Sony Corp Display device and manufacturing method therefor
JP2004296353A (en) * 2003-03-27 2004-10-21 Seiko Epson Corp Electro-optical device and its manufacturing method and display device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008176073A (en) * 2007-01-18 2008-07-31 Japan Advanced Institute Of Science & Technology Hokuriku Circuit board sheet and method for manufacturing circuit board
JP2012506567A (en) * 2008-10-23 2012-03-15 ケンブリッジ ディスプレイ テクノロジー リミテッド Photosensor array
JP2012523667A (en) * 2009-04-09 2012-10-04 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Flexible OLED display with chiplet
WO2012049594A1 (en) * 2010-10-12 2012-04-19 Koninklijke Philips Electronics N.V. Organic electronic device with encapsulation
CN103155203A (en) * 2010-10-12 2013-06-12 皇家飞利浦电子股份有限公司 Organic electronic device with encapsulation
JP2013542569A (en) * 2010-10-12 2013-11-21 コーニンクレッカ フィリップス エヌ ヴェ Organic electronic devices with encapsulation
US9219246B2 (en) 2010-10-12 2015-12-22 Koninklijke Philips N.V. Organic electronic device with encapsulation
RU2575938C2 (en) * 2010-10-12 2016-02-27 Конинклейке Филипс Электроникс Н.В. Sealed organic electronic device
WO2016121258A1 (en) * 2015-01-29 2016-08-04 ソニー株式会社 Display device
CN107210016A (en) * 2015-01-29 2017-09-26 索尼半导体解决方案公司 Display device
JPWO2016121258A1 (en) * 2015-01-29 2017-11-09 ソニーセミコンダクタソリューションズ株式会社 Display device
CN111477592A (en) * 2015-01-29 2020-07-31 索尼半导体解决方案公司 Display device
CN111477591A (en) * 2015-01-29 2020-07-31 索尼半导体解决方案公司 Display device
US10998300B2 (en) 2015-01-29 2021-05-04 Sony Semiconductor Solutions Corporation Display unit
CN111477592B (en) * 2015-01-29 2023-10-10 索尼半导体解决方案公司 display device
CN111477591B (en) * 2015-01-29 2023-12-29 索尼半导体解决方案公司 Display device
JP2020527275A (en) * 2017-06-01 2020-09-03 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array board, display panel with it, and method of manufacturing array board
US11063095B2 (en) 2017-06-01 2021-07-13 Boe Technology Group Co., Ltd. Array substrate, display panel having the same, and method of fabricating array substrate
US11710762B2 (en) 2020-10-23 2023-07-25 Samsung Display Co., Ltd. Display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US7585703B2 (en) Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
US20180130751A1 (en) Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
CN101796561B (en) The manufacture method of display element, the manufacturing installation of display element and display device
TWI383479B (en) Controlling an electronic device using chiplets
EP2351086B1 (en) Device with chiplets and adaptable interconnections
US20120228669A1 (en) High-yield fabrication of large-format substrates with distributed, independent control elements
JP5662434B2 (en) Method of providing chiplet on substrate
TW200403817A (en) Semiconductor device and the manufacturing method thereof, photoelectric device, liquid crystal display, and electronic machine
JP2008235089A (en) Organic el display panel and its manufacturing method
JP3474187B1 (en) Selective transfer method of pixel control element, and device for mounting pixel control element used in selective transfer method of pixel control element
JP2003332523A (en) Transferring method and arraying method for element, and manufacturing method for image display device
JP2005266616A (en) Optical display device and method for manufacturing the same
JP3617522B2 (en) Flat display board
JP2005003866A (en) Method for manufacturing substrate with pixel controlling element formed thereon
JP2003218392A (en) Image display and its manufacturing method
JP2003248436A (en) Large-screen plane display device, and method and apparatus for manufacturing the same
JP3492679B1 (en) Method for manufacturing flat display substrate
JP2008268713A (en) Display device and manufacturing method therefor
JP3719909B2 (en) Parts manufacturing method
JP7464541B2 (en) Display backplate and manufacturing method thereof, display panel and manufacturing method thereof, display device
JP2007149542A (en) Image display device and its manufacturing method
KR100699992B1 (en) Laser induced thermal imaging apparatus and fabricating method of OLED
WO2006022036A1 (en) Semiconductor device, display device, and device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100628