JP2005191229A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005191229A
JP2005191229A JP2003429862A JP2003429862A JP2005191229A JP 2005191229 A JP2005191229 A JP 2005191229A JP 2003429862 A JP2003429862 A JP 2003429862A JP 2003429862 A JP2003429862 A JP 2003429862A JP 2005191229 A JP2005191229 A JP 2005191229A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
flip
underfill resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003429862A
Other languages
English (en)
Inventor
Haruo Tanmachi
東夫 反町
Takashi Ozawa
隆史 小澤
Yukinori Hatori
行範 羽鳥
Yasunori Sasaki
康則 佐々木
Hidehiko Kira
秀彦 吉良
Akira Takashima
晃 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003429862A priority Critical patent/JP2005191229A/ja
Publication of JP2005191229A publication Critical patent/JP2005191229A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 半導体装置の小型化を図り、半導体素子と基板とを確実に電気的に接続して信頼性の高い半導体装置を提供する。
【解決手段】 基板１０に、フリップチップ接続した半導体素子が後工程の処理で必要とする強度を保持する分量で、かつワイヤボンディング用のパッド１４を覆うことがない分量のアンダーフィル樹脂２０を供給する工程と、前記アンダーフィル樹脂２０が供給された基板１０に１段目の半導体素子１８をフリップチップ接続し、前記アンダーフィル樹脂を２０硬化させる工程と、２段目以降の半導体素子２２を前記フリップチップ接続された半導体素子１８にダイボンディングし、２段目以降の半導体素子２２と前記パッド１４とをワイヤボンディングする工程と、ワイヤボンディング後に、前記１段目の半導体素子１８と基板１０との間を、アンダーフィル樹脂２０によって完全に充填する工程と、基板１０の半導体素子１８、２２が搭載された面を樹脂封止する工程とを備える。
【選択図】 図１

Description

本発明は半導体装置の製造方法に関し、より詳細には、半導体素子を複数枚積み重ねて搭載する半導体装置の製造方法に関する。
半導体装置には、一つのパッケージ内に半導体素子を複数枚積み重ねて搭載した製品がある。半導体素子を積み重ねて搭載する方法としては、積み重ねた半導体素子と基板とをすべてワイヤボンディング接続によって搭載する方法と、基板に接合される１段目の半導体素子と基板とをフリップチップ接続とし、他の半導体素子と基板とをワイヤボンディング接続によって搭載する方法がある。
図２は、１段目の半導体素子をフリップチップ接続とし、２段目の半導体素子をワイヤボンディング接続とした半導体装置の一般的な製造方法を示す。
図２(a)は、半導体素子を搭載する基板１０を示す。基板１０の半導体素子搭載面には、フリップチップ接続用の接続電極１２とワイヤボンディング接続用のパッド１４とが設けられている。この例ではフリップチップ接続用の半導体素子１８として金バンプ１６を備えたものを使用するから、接続電極１２の表面には、あらかじめはんだ１３を被覆した基板１０を使用している。
図２(b)は、半導体素子１８の金バンプ１６と接続電極１２とを位置合わせして、基板１０に半導体素子１８をフリップチップ接続した状態を示す。
図２(c)は、次に、半導体素子１８と基板１０との間をアンダーフィル樹脂２０によりアンダーフィルし、アンダーフィル樹脂２０を硬化させた状態を示す。アンダーフィルは、半導体素子１８と接続電極１２との接合部が熱応力等によって剥離したりしないように、半導体素子１８を確実に基板１０に保持することを目的とするものである。
図２(d)は、フリップチップ接続した半導体素子１８の上に、ダイボンディング材２４を用いて、２段目の半導体素子２２をダイ付けした状態である。
図２(e)は、半導体素子２２とパッド１４とをワイヤボンディングした後、樹脂２８により半導体素子１８、２２およびボンディングワイヤ２６等を樹脂封止した状態を示す。こうして、１段目の半導体素子１８が基板１０にフリップチップ接続され、２段目の半導体素子２２がワイヤボンディング接続されて、２枚の半導体素子１８、２２が積み重ねて搭載された半導体装置が得られる。
特開２００１−４４３５８号公報
ところで、上述したように、１段目の半導体素子についてはフリップチップ接続とし、他の半導体素子についてはワイヤボンディング接続として半導体素子を積み重ねて搭載する場合には、１段目の半導体素子をアンダーフィルする際に、アンダーフィル樹脂がワイヤボンディング用のパッドが配置されている領域まで漏出することがあり、これによってワイヤボンディング接続が確実になされない場合があるという問題が生じる。図２(c)では、アンダーフィル樹脂２０が部分的にパッド１４を被覆した様子を示している。
このようにアンダーフィル樹脂がボンディングパッドが配置されている部位にまで漏出するのは、アンダーフィル樹脂が基板との濡れ性が高くきわめて流動性の高い樹脂材であることによる。このため、従来は、ボンディングパッドの内側にダム部や流れ防止用の溝を設けてアンダーフィル樹脂が漏出することを防止するといったことが行われている。しかしながら、いずれの場合もボンディングパッドを半導体素子の搭載位置から離間させて（接続電極１２とパッド１４との離間間隔は０．５ｍｍ〜１．５ｍｍ程度）配置する必要があり、半導体装置の小型化を阻害する一因となっている。
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、半導体素子を積み重ねて搭載する半導体装置において、半導体装置の小型化を好適に図ることができ、半導体素子と基板との電気的接続も確実になされる半導体装置の製造方法を提供するにある。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、半導体素子を基板上に複数枚積み重ねて搭載した半導体装置であって、１段目の半導体素子をフリップチップ接続によって搭載し、２段目以降の半導体素子をワイヤボンディング接続によって搭載する半導体装置の製造方法において、前記基板に、フリップチップ接続した半導体素子が後工程の処理で必要とする強度を保持する分量で、かつワイヤボンディング用のパッドを覆うことがない分量のアンダーフィル樹脂を供給する工程と、前記アンダーフィル樹脂が供給された基板に１段目の半導体素子をフリップチップ接続し、前記アンダーフィル樹脂を硬化させる工程と、２段目以降の半導体素子を前記フリップチップ接続された半導体素子にダイボンディングし、２段目以降の半導体素子と前記パッドとをワイヤボンディングする工程と、ワイヤボンディング後に、前記１段目の半導体素子と基板との間を、アンダーフィル樹脂によって完全に充填する工程と、基板の半導体素子が搭載された面を樹脂封止する工程とを備えることを特徴とする。
また、前記半導体素子をフリップチップ接続する際に基板に供給するアンダーフィル樹脂の分量を、フリップチップ接続される半導体素子の平面領域を超えてアンダーフィル樹脂が漏出しない分量とすることを特徴とする。
また、前記半導体素子をフリップチップ接続する際に基板に供給するアンダーフィル樹脂の分量を、基板に形成されたフリップチップ接続用の接続電極によって囲まれた領域を超えてアンダーフィル樹脂が漏出しない分量とすることを特徴とする。
本発明に係る配線基板によれば、１段目の半導体素子を基板にフリップチップ接続する際にワイヤボンディング用のパッドがアンダーフィル樹脂によって被覆されることがなく、２段目以降の半導体素子と基板とを確実にワイヤボンディングすることができるとともに、ワイヤボンディング用のパッドを半導体素子に近接して配置することが可能となることから、半導体装置の小型化を好適に図ることが可能になる。
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図１は、本発明に係る半導体装置の製造方法の一実施形態を示す説明図である。なお、実際の半導体装置の製造工程においてワークとして使用する基板は、一枚で複数個の半導体装置を製造する基板として形成されているものであり、基板上にマトリクス状に半導体素子を搭載して製品とするが、図１では、説明上、単一の半導体装置を製造する単位ブロック部分について示している。
図１(a)は、半導体素子を搭載する基板１０を示す。基板１０の半導体素子搭載面にはフリップチップ接続によって搭載する半導体素子を接合するための接続電極１２と、ワイヤボンディング接続によって搭載する半導体素子と電気的に接続されるパッド１４とが設けられている。本実施形態では、フリップチップ接続する半導体素子が電極端子として金バンプ１６を形成したものであるため、接続電極１２の表面には、あらかじめはんだ１３が被覆してある。
基板１０の半導体素子の搭載面にフリップチップ接続用の接続電極１２とワイヤボンディング接続用のパッド１４を形成することは、図２(a)に示す従来の基板における構成と基本的に変わらない。本実施形態の基板１０が従来の基板と相違している点は、ワイヤボンディング接続用のパッド１４をフリップチップ接続用の接続電極１２に、より接近させた配置としている点である。すなわち、従来の基板では接続電極１２とパッド１４との間隔が０．５ｍｍ〜１．５ｍｍ程度であるのに対して、本実施形態の基板１０では、接続電極１２とパッド１４との間隔を０．３ｍｍ〜０．５ｍｍとすることができる。
このように、本実施形態の基板においてフリップチップ接続用の接続電極１２とワイヤボンディング接続用のパッド１４との間隔を従来品にくらべてより狭く設定できるのは、本実施形態においては従来と異なる製造方法を採用していることによる。
図１(b)は、基板１０に１段目の半導体素子１８をフリップチップ接続するため、基板１０の半導体素子搭載面にアンダーフィル樹脂２０を供給した状態を示す。アンダーフィル樹脂２０は図のように１段目の半導体素子１８を搭載する位置、すなわち半導体素子１８の平面領域内にポッティングして供給する。
アンダーフィルは１段目の半導体素子１８をフリップチップ接続した際に、半導体素子１８を基板１０に確実に保持する目的で使用するものであるが、図１(b)に示す工程においては、フリップチップ接続した半導体素子１８が後工程の処理で必要とする強度を保持する分量で、かつ半導体素子１８の平面領域から外側に漏出したとしてもパッド１４を被覆することがない分量のアンダーフィル樹脂２０を供給する。後工程の処理で必要とする強度とは、ダイ付け、ワイヤボンディング接続といった半導体素子についての操作や、基板を搬送するといった操作の際における機械的な外力、熱応力によって半導体素子１８と基板１０との接合部が剥離したり、接合部にクラックがはいったりすることを防止するに十分な強度という意味である。
このアンダーフィル樹脂２０を基板１０上に供給する工程では、後工程の処理で必要とする強度によって半導体素子１８が保持されるようにすればよく、したがって、基板１０に供給するアンダーフィル樹脂２０の分量は、半導体素子１８を保持するために必要な最小の分量でよい。この場合、半導体素子１８と基板１０との間の隙間部分の一部がアンダーフィル樹脂２０によって充填されるだけでかまわない。
図１(c)は、基板１０に１段目の半導体素子１８をフリップチップ接続した状態を示す。この接続操作では、半導体素子１８の金バンプ１６と接続電極１２とを位置合わせし、はんだ１３を溶融して金バンプ１６と接続電極１２とをはんだ接合し、あわせてアンダーフィル樹脂２０を硬化させる。
実際にはフリップチップボンダーで半導体素子１８を支持し、ボンダーにより半導体素子１８を加熱しながら基板１０に押圧し、そのまま６〜１０秒間程度保持することによって、はんだ１３を溶融し、アンダーフィル樹脂２０を熱硬化させる。
なお、半導体素子をフリップチップ接続によって搭載する方法として、電極端子にはんだバンプを設けた半導体素子を搭載する方法もある。この場合にも、本実施形態と同様にして半導体素子をフリップチップ接続によって搭載することができる。
本実施形態では、図１(c)に示すように、１段目の半導体素子１８をフリップチップ接続した際にアンダーフィル樹脂２０が接続電極１２によって囲まれた領域内をほぼ充填する程度のアンダーフィル樹脂２０の分量とした。前述したように、アンダーフィル樹脂２０の分量は、半導体素子１８を基板１０に支持するに必要な強度が得られる分量とすれば良く、接続電極１２によって囲まれた領域の内側の一部分を占有するように分量を設定しても問題ないが、実際上は、半導体素子１８をフリップチップ接続した状態で接続電極１２によって囲まれた内側領域が充填される程度、あるいは半導体素子１８の平面領域の全体が充填される程度の分量とするのがよい。このようにアンダーフィル樹脂２０の分量を調節すれば、半導体素子１８の平面領域外へアンダーフィル樹脂２０が漏出することが防止でき、同時に半導体素子１８を基板１０に支持するための十分な強度が得られるからである。
なお、１段目の半導体素子１８を部分的にアンダーフィルする方法として、半導体素子１８を基板１０にフリップチップ接続した後、ノズルを用いて半導体素子１８と基板１０との隙間部分に所要量のアンダーフィル樹脂２０を注入するといった方法によることも可能である。ただし、この場合は、ノズルでアンダーフィル樹脂２０を注入する場所の近傍にパッド１４を配置することができず、設計上の制約となる。
図１(d)は、次に、１段目の半導体素子１８の上（背面上）に２段目の半導体素子２２をダイ付けした状態である。２４がダイボンディング材である。
図１(e)は、２段目の半導体素子２２とパッド１４との間をワイヤボンディングした状態を示す。２６がボンディングワイヤである。本実施形態の製造方法においては、パッド１４がアンダーフィル樹脂２０によって覆われるといったことがなく、したがって半導体素子２２とパッド１４とのワイヤボンディング接続を確実に行うことができる。このワイヤボンディング工程では、２段目の半導体素子２２とパッド１４とは技術的な意味でワイヤボンディングが可能な最短距離にパッド１４を配置してワイヤボンディングすることを可能にするものであり、パッド１４を半導体素子２２に最大限近づけてワイヤボンディングすることが可能である。
図１(f)は、１段目の半導体素子１８と基板１０との間に残っている隙間部分を再度アンダーフィルする工程を示す。本実施形態においては、半導体素子１８をフリップチップボンディングした際には、半導体素子１８と基板１０との間は完全にはアンダーフィルされていない。実施形態では金バンプ１６と接続電極１２との接合部が完全にはアンダーフィルされていないから、このアンダーフィル工程で金バンプ１６と接続電極１２との接合部を含めて半導体素子１８と基板１０との隙間部分を完全にアンダーフィルする。これによって、半導体素子１８の側面を含めて半導体素子１８と基板１０との間が完全にアンダーフィルされる。
この２次的なアンダーフィル工程では、ノズルからアンダーフィル樹脂２０を半導体素子１８と基板１０との隙間部分に注入してアンダーフィルする。ノズルからアンダーフィル樹脂２０を注入する際には、ワイヤボンディング接続が既になされているからパッド１４の表面にアンダーフィル樹脂２０が付着してもまったく問題ない。したがって、ボンディングワイヤ２６の隙間からアンダーフィル樹脂２０を注入するようにしても良いし、ボンディングワイヤ２６の上からアンダーフィル樹脂２０を注入するようにしてもよい。
なお、２次的にアンダーフィルする際に使用するアンダーフィル樹脂２０は先のアンダーフィル工程で使用したアンダーフィル樹脂２０と同じ樹脂が望ましい。アンダーフィル樹脂２０を注入した後、加熱炉内でアンダーフィル樹脂２０を硬化させる。
図１(g)は、半導体素子１８と基板１０との間を完全にアンダーフィルした後、基板１０の半導体素子１８、２２が搭載された面を樹脂２８によって封止し、最終的に半導体装置製品とした状態を示す。
なお、本実施形態の半導体装置では、基板１０上に２枚の半導体素子１８、２２を搭載したが、半導体素子を３枚以上搭載する場合は、２段目の半導体素子２２の上にさらに半導体素子をダイボンディングし、これらと基板１０に設けたパッドとの間をワイヤボンディング接続するようにすればよい。
本実施形態の半導体装置の製造方法によれば、フリップチップ接続用の接続電極１２にワイヤボンディング接続用のパッド１４を、従来製品にくらべて接近させた配置とすることができ、これによって半導体装置の小型化を効果的に図ることが可能になる。また、フリップチップ接続によって搭載する半導体素子１８はアンダーフィル樹脂２０により基板１０に確実に支持され、接続電極１２と確実に電気的に接続され、また、ワイヤボンディング接続によって接続される半導体素子２２はパッド１４にボンディングワイヤ２６が確実に接続されることによって、パッド１４と確実に電気的に接続されることから、信頼性の高い半導体装置として提供することが可能となる。また、従来の製造方法を利用して半導体装置を製造することができるという利点もある。
本発明に係る半導体装置の製造方法を示す説明図である。 半導体装置の従来の製造方法を示す説明図である。
符号の説明
１０ 基板
１２ 接続電極
１４ パッド
１６ 金バンプ
１８、２２ 半導体素子
２０、２０ａ アンダーフィル樹脂
２４ ダイボンディング材
２６ ボンディングワイヤ
２８ 樹脂

Claims (3)

  1. 半導体素子を基板上に複数枚積み重ねて搭載した半導体装置であって、１段目の半導体素子をフリップチップ接続によって搭載し、２段目以降の半導体素子をワイヤボンディング接続によって搭載する半導体装置の製造方法において、
    前記基板に、フリップチップ接続した半導体素子が後工程の処理で必要とする強度を保持する分量で、かつワイヤボンディング用のパッドを覆うことがない分量のアンダーフィル樹脂を供給する工程と、
    前記アンダーフィル樹脂が供給された基板に１段目の半導体素子をフリップチップ接続し、前記アンダーフィル樹脂を硬化させる工程と、
    ２段目以降の半導体素子を前記フリップチップ接続された半導体素子にダイボンディングし、２段目以降の半導体素子と前記パッドとをワイヤボンディングする工程と、
    ワイヤボンディング後に、前記１段目の半導体素子と基板との間を、アンダーフィル樹脂によって完全に充填する工程と、
    基板の半導体素子が搭載された面を樹脂封止する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 半導体素子をフリップチップ接続する際に基板に供給するアンダーフィル樹脂の分量を、フリップチップ接続される半導体素子の平面領域を超えてアンダーフィル樹脂が漏出しない分量とすることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 半導体素子をフリップチップ接続する際に基板に供給するアンダーフィル樹脂の分量を、基板に形成されたフリップチップ接続用の接続電極によって囲まれた領域を超えてアンダーフィル樹脂が漏出しない分量とすることを特徴とする請求項１記載の半導体装置の製造方法。
JP2003429862A 2003-12-25 2003-12-25 半導体装置の製造方法 Pending JP2005191229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003429862A JP2005191229A (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003429862A JP2005191229A (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005191229A true JP2005191229A (ja) 2005-07-14

Family

ID=34788399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003429862A Pending JP2005191229A (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005191229A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515057B2 (en) 2013-11-14 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168122A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd 回路基板への半導体素子の装着方法、及び半導体装置
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
JP2002237566A (ja) * 2001-02-09 2002-08-23 Matsushita Electric Ind Co Ltd 半導体装置の３次元実装構造体とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168122A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd 回路基板への半導体素子の装着方法、及び半導体装置
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
JP2002237566A (ja) * 2001-02-09 2002-08-23 Matsushita Electric Ind Co Ltd 半導体装置の３次元実装構造体とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515057B2 (en) 2013-11-14 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package

Similar Documents

Publication Publication Date Title
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US6157080A (en) Semiconductor device using a chip scale package
US6717279B2 (en) Semiconductor device with recessed portion in the molding resin
US6791195B2 (en) Semiconductor device and manufacturing method of the same
US8710651B2 (en) Semiconductor device and method for manufacturing the same
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
US7119426B2 (en) Semiconductor device and manufacturing method of same
TW201312669A (zh) 半導體封裝結構的製造方法
US20100255641A1 (en) Semiconductor Manufacturing Method
JP2013058606A (ja) 半導体装置の製造方法
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
US20020089836A1 (en) Injection molded underfill package and method of assembly
US7687314B2 (en) Electronic apparatus manufacturing method
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
JP2010263108A (ja) 半導体装置及びその製造方法
JP2004282042A (ja) 半導体デバイスのアセンブリ法
JP2005191229A (ja) 半導体装置の製造方法
KR20080061969A (ko) 반도체 패키지 및 이의 제조 방법
JP2005142452A (ja) 半導体装置及びその製造方法
JPH1098077A (ja) 半導体装置の製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP2003174123A (ja) 半導体装置およびその製造方法
JP2004055609A (ja) 樹脂封止方法
KR100818090B1 (ko) 반도체 패키지
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081106

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081205