JP2005156347A - Capacity detection circuit, its detection method and fingerprint sensor using it - Google Patents

Capacity detection circuit, its detection method and fingerprint sensor using it Download PDF

Info

Publication number
JP2005156347A
JP2005156347A JP2003395235A JP2003395235A JP2005156347A JP 2005156347 A JP2005156347 A JP 2005156347A JP 2003395235 A JP2003395235 A JP 2003395235A JP 2003395235 A JP2003395235 A JP 2003395235A JP 2005156347 A JP2005156347 A JP 2005156347A
Authority
JP
Japan
Prior art keywords
value
correction
capacitance
column
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003395235A
Other languages
Japanese (ja)
Inventor
Yuichi Umeda
裕一 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2003395235A priority Critical patent/JP2005156347A/en
Publication of JP2005156347A publication Critical patent/JP2005156347A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a capacity detection circuit and a detection method provided with a function for collecting independently both offset and sensitivity, capable of acquiring a stable detection value even when a measured value is fluctuated by initial dispersion or flaws or contaminations generated during use of a sensor or a detection circuit. <P>SOLUTION: This capacity detection circuit, which is a capacity detection circuit wherein row wires cross a plurality of column wires and a capacity change at the crossing part between a column wire and a row wire is detected as a voltage value, has a column wire driving means for driving the column wires, a capacity detection means connected to the row wires, for converting a current value corresponding to the capacity of the crossing part with the driving column wire into a measured voltage value and outputting the result, and a correction means for determining a correction factor from the plurality of measured voltage values and correcting the measured voltages by the correction factor. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、微小容量を検出する容量検出回路および検出方法並びにそれを用いた指紋センサに関する。   The present invention relates to a capacitance detection circuit and a detection method for detecting a minute capacitance, and a fingerprint sensor using the same.

従来、バイオメトリクス(生体認証技術)の中で最も有望とされる指紋センサとして、所定の間隔で列配線と行配線を2枚のフィルムの表面にそれぞれ形成し、このフィルムを絶縁膜等を介して所定の間隔をおいて対向して配置した感圧式容量センサが開発されている。この感圧式容量センサでは、指を置いたときに指紋の凹凸に対応してフィルム形状が変形し、列配線と行配線の間隔が場所によって変化して、指紋の形状が列配線および行配線の交差部の容量として検出される。この感圧式容量センサにおいては、列配線と行配線とが交差する各々の交差部における数百fF(フェムトファラッド)に満たない微少な容量を検出する必要がある。   Conventionally, as the most promising fingerprint sensor in biometrics (biometric authentication technology), column wiring and row wiring are respectively formed on the surface of two films at predetermined intervals, and this film is interposed via an insulating film or the like. Thus, pressure-sensitive capacitive sensors have been developed that are arranged to face each other at a predetermined interval. In this pressure-sensitive capacitive sensor, when the finger is placed, the film shape changes corresponding to the unevenness of the fingerprint, the distance between the column wiring and the row wiring changes depending on the location, and the fingerprint shape changes between the column wiring and the row wiring. It is detected as the capacity of the intersection. In this pressure-sensitive capacitance sensor, it is necessary to detect a minute capacitance that is less than several hundred fF (femtofarad) at each intersection where the column wiring and the row wiring intersect.

したがって、容量検出回路においては、上記交差部の容量が微少であるため、高感度であることが要求されるばかりでなく、製造誤差に起因するセンサの初期の感度のバラツキや回路のオフセット成分、また使用することで付着する傷や汚れなどに起因する容量値の変動の影響を抑える処理も必要となる。
上述した問題に対応する従来技術としては、検出用途が指紋センサとすると、指を置かない非検出状態における信号を検出して、この測定値を2次元的な補正データとする。
Therefore, in the capacitance detection circuit, since the capacitance of the intersection is very small, not only is it required to have high sensitivity, but also variations in the initial sensitivity of the sensor due to manufacturing errors, circuit offset components, In addition, it is necessary to perform a process for suppressing the influence of the fluctuation of the capacitance value caused by the flaws and dirt adhering to the use.
As a conventional technique corresponding to the above-described problem, if the detection application is a fingerprint sensor, a signal in a non-detection state where a finger is not placed is detected, and this measurement value is used as two-dimensional correction data.

そして、指紋を検出する際、上記補正データを用いて、検出状態における測定データの補正を行う方法が提案されている(例えば、非特許文献1)。具体的な補正手法は、指紋センサの検出方式により異なるが、一般的には補正データとしての2次元データを、検出状態において測定された2次元データより減算処理することにより、測定データにおける汚れや傷などによるオフセット成分を補正することができる。
電子情報通信学会論文誌C Vol.J86-C No.7 pp.665-673 (2003年7月)
And when detecting a fingerprint, the method of correcting the measurement data in a detection state using the said correction data is proposed (for example, nonpatent literature 1). The specific correction method differs depending on the detection method of the fingerprint sensor, but in general, the two-dimensional data as correction data is subtracted from the two-dimensional data measured in the detection state, so that the dirt or dirt in the measurement data is reduced. An offset component due to a scratch or the like can be corrected.
IEICE Transactions C Vol.J86-C No.7 pp.665-673 (July 2003)

上述した従来の指紋の検出回路は、初期状態をオフセット成分と見なして補正している。
しかしながら、上記従来の検出回路は、センサの初期のバラツキの補正を行うことは可能であるが、後から付着するよごれや傷などの使用時における経時的な変動成分を、オフセット成分として補正することは出来ない。
このため、この従来の検出回路は、検出感度のばらつきや使用後の変動に対応することが困難であり、感度が変動しやすい指紋センサなどに適用することができないという欠点があった。
The conventional fingerprint detection circuit described above corrects the initial state as an offset component.
However, the above conventional detection circuit can correct the initial variation of the sensor, but corrects the fluctuation component over time during use such as dirt and scratches attached later as an offset component. I can't.
For this reason, this conventional detection circuit has a drawback that it is difficult to cope with variations in detection sensitivity and fluctuations after use, and cannot be applied to a fingerprint sensor or the like whose sensitivity is likely to fluctuate.

本発明は、上記事情を考慮してなされたもので、その目的は、オフセットと感度との両方を、独立して補正する機能を設けることにより、センサや検出回路の初期のばらつきや、使用中に生じる傷や汚れによる測定値の変動があっても、安定した検出値を得ることができる容量検出回路および検出方法並びに指紋センサを提供することにある。   The present invention has been made in view of the above circumstances, and its purpose is to provide an initial correction function for both the offset and the sensitivity so that the initial variation of the sensor and the detection circuit, and in use. It is an object of the present invention to provide a capacitance detection circuit, a detection method, and a fingerprint sensor that can obtain a stable detection value even if there is a change in measurement value due to scratches or dirt occurring in the sensor.

本発明の容量検出回路は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、前記列配線を駆動する列配線駆動手段と、前記行配線に接続され、駆動された列配線との交差部の容量に対応する電流値を測定電圧値に変換して出力する容量検出手段と、複数の前記測定電圧値から補正係数を求め、この補正係数によりこの測定電圧を補正する補正手段とを有している。
これにより、本発明の容量検出回路は、複数の測定電圧値により、測定電圧を補正する補正係数を求めることができるので、初期状態のオフセット成分と、後から付着するよごれや傷などの使用時における経時的な変動成分との補正係数を、各々独立に求めることが可能となるため、経時的に変化する変動成分も独立に補正することができ、測定された測定電圧を高い精度で補正することができる。
The capacitance detection circuit of the present invention is a capacitance detection circuit that detects a change in capacitance at a crossing portion of a column wiring and a row wiring as a voltage value by intersecting a row wiring with a plurality of column wirings, and drives the column wiring A column wiring driving means for converting, a capacitance detection means for converting a current value corresponding to a capacitance at an intersection of the driven column wiring connected to the row wiring to a measurement voltage value, and a plurality of the measurement voltages Correction means for obtaining a correction coefficient from the value and correcting the measured voltage with the correction coefficient.
As a result, the capacitance detection circuit of the present invention can obtain a correction coefficient for correcting the measurement voltage from a plurality of measurement voltage values, so that the offset component in the initial state and dirt or scratches attached later can be used. Since it is possible to independently obtain the correction coefficient for the time-dependent fluctuation component in, the fluctuation component that changes over time can also be corrected independently, and the measured voltage is corrected with high accuracy. be able to.

本発明の容量検出回路は、前記補正手段が、前記列配線を複数の電圧値により駆動し、測定される複数の測定電圧値により、補正係数を求める演算を行うため、初期状態のオフセット成分と、後から付着するよごれや傷などの経時的な変動成分との補正係数を、各々独立に求めることが可能となる。   In the capacitance detection circuit of the present invention, the correction unit drives the column wiring with a plurality of voltage values, and performs an operation for obtaining a correction coefficient based on the plurality of measured voltage values. Thus, it is possible to independently obtain correction coefficients for temporally varying components such as dirt and scratches attached later.

本発明の容量検出回路は、前記補正手段が、駆動する列配線の本数を変えて得られる複数の測定電圧値により、補正係数を求める演算を行うため、初期状態のオフセット成分と、後から付着するよごれや傷などの経時的な変動成分との補正係数を、各々独立に求めることが可能となる。   In the capacitance detection circuit of the present invention, the correction means performs an operation for obtaining a correction coefficient from a plurality of measurement voltage values obtained by changing the number of column wirings to be driven. It is possible to independently obtain a correction coefficient for a temporal variation component such as dirt or scratches.

本発明の容量検出回路は、前記補正手段が、前記複数の測定電圧値から、オフセット及び感度各々に対する補正値を求めるため、初期状態のオフセット成分と、後から付着するよごれや傷などの経時的な変動成分との補正係数を、各々独立に求めることが可能となるため、経時的に変化する変動成分も独立に補正することができ、測定された測定電圧を高い精度で補正することができる。   In the capacitance detection circuit of the present invention, since the correction means obtains correction values for the offset and sensitivity from the plurality of measured voltage values, the offset component in the initial state and the time-lapse of dirt or scratches attached later. Since it is possible to independently obtain the correction coefficient for each fluctuation component, fluctuation components that change over time can be corrected independently, and the measured voltage can be corrected with high accuracy. .

本発明の容量検出回路は、前記補正手段が、前記測定電圧値に基づいて容量検出中か否かの判定を行い、検出中でないと判定した場合に補正値の算出を行うので、補正係数の算出が定期的に行われることにより、経時的に変化する変動成分の補正に用いる補正係数を、所定の期間毎に調整することができ、変動成分に対応した補正が行え、高い精度により測定電圧を求めることができる。   In the capacitance detection circuit of the present invention, the correction means determines whether or not the capacitance is being detected based on the measured voltage value, and calculates the correction value when it is determined that the detection is not being performed. Since the calculation is performed periodically, the correction coefficient used to correct the fluctuation component that changes over time can be adjusted for each predetermined period, and correction corresponding to the fluctuation component can be performed. Can be requested.

本発明の指紋センサは、上記記載の容量検出回路を有しているため、測定環境の経時的変化に対応して、上述したように、測定電圧の補正が有効に行われるため、検出の安定性と高い精度の検出とを行うことができる。   Since the fingerprint sensor according to the present invention includes the capacitance detection circuit described above, the measurement voltage is effectively corrected as described above in response to a change in the measurement environment over time. And detection with high accuracy.

本発明の容量検出方法は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出方法であり、前記列配線を駆動する列配線駆動過程と、前記行配線に接続され、駆動された列配線との交差部の容量に対応する電流値を測定電圧値に変換して出力する容量検出過程と、複数の前記測定電圧値から補正係数を求め、この補正係数によりこの測定電圧を補正する補正過程とを有する。   The capacitance detection method of the present invention is a capacitance detection method in which a row wiring intersects a plurality of column wirings, and a capacitance change at the intersection of the column wiring and the row wiring is detected as a voltage value, and the column wiring is driven. A column wiring driving process, a capacitance detection process for converting a current value corresponding to a capacitance at an intersection of the driven column wiring connected to the row wiring to a measured voltage value, and a plurality of the measured voltages A correction coefficient is obtained from the value, and the correction voltage is corrected by the correction coefficient.

以上説明したように、本発明の容量検出回路によれば、複数の測定電圧値を求めることにより、これらの測定電圧値を用いた演算から測定電圧を補正する補正係数を求めることができ、初期状態のオフセット成分と、後から付着するよごれや傷などの経時的な変動成分との補正係数とを、各々独立に求めることが可能となり、経時的に変化する変動成分の補正を、初期のバラツキの補正に対して独立に処理することができ、測定された測定電圧を高い精度で補正することができる。   As described above, according to the capacitance detection circuit of the present invention, by obtaining a plurality of measurement voltage values, a correction coefficient for correcting the measurement voltage can be obtained from the calculation using these measurement voltage values. It is possible to independently obtain the correction coefficient for the offset component of the state and the time-dependent fluctuation component such as dirt and scratches attached later. Therefore, the measured voltage can be corrected with high accuracy.

本発明の容量検出回路は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であって、上記列配線を駆動する列配線駆動部(列配線駆動手段)と、行配線に接続され、駆動された列配線との交差部の容量に対応する電流値を測定電圧値に変換して出力する容量検出部(容量検出手段)及び演算制御部と、複数の測定電圧値から補正係数を求め、この補正係数によりこの測定電圧を補正する補正値演算部(補正値演算手段)とを有している。   A capacitance detection circuit according to the present invention is a capacitance detection circuit that detects a change in capacitance at a crossing of a column wiring and a row wiring as a voltage value by intersecting a row wiring with a plurality of column wirings. A column wiring driving unit (column wiring driving means) to be driven and a capacitance detection unit (connected to the row wiring and corresponding to the capacitance at the intersection with the driven column wiring are converted into measurement voltage values and output. (Capacitance detection means) and a calculation control section, and a correction value calculation section (correction value calculation means) for obtaining a correction coefficient from a plurality of measurement voltage values and correcting the measurement voltage with the correction coefficient.

なお、図1における容量検出部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより容量検出の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境(あるいは表示環境)を備えたWWWシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。   1 is recorded on a computer-readable recording medium, and the program recorded on the recording medium is read into a computer system and executed to execute capacity detection. Processing may be performed. Here, the “computer system” includes an OS and hardware such as peripheral devices. The “computer system” includes a WWW system having a homepage providing environment (or display environment). The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Further, the “computer-readable recording medium” refers to a volatile memory (RAM) in a computer system that becomes a server or a client when a program is transmitted via a network such as the Internet or a communication line such as a telephone line. In addition, those holding programs for a certain period of time are also included.

また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。   The program may be transmitted from a computer system storing the program in a storage device or the like to another computer system via a transmission medium or by a transmission wave in the transmission medium. Here, the “transmission medium” for transmitting the program refers to a medium having a function of transmitting information, such as a network (communication network) such as the Internet or a communication line (communication line) such as a telephone line. The program may be for realizing a part of the functions described above. Furthermore, what can implement | achieve the function mentioned above in combination with the program already recorded on the computer system, and what is called a difference file (difference program) may be sufficient.

以下、本発明の一実施形態による容量検出回路を図面を参照して説明する。図1は同実施形態の一構成例を示すブロック図である。
駆動制御部1は列配線駆動部5が列配線を駆動する駆動パルスの電圧、すなわち列配線の駆動電圧を制御する。
列配線駆動部5は、列配線と行配線とが交差してセンサを形成しているセンサ部4において、上記駆動電圧の駆動パルスを生成して、各列配線を駆動する。
センサ部4は、列配線群2の列配線と行配線群3の行配線とがマトリクス状に交差し、各々の交差部がセンサ素子(図4のセンサ素子55)を形成している。
Hereinafter, a capacitance detection circuit according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of the embodiment.
The drive control unit 1 controls the voltage of a driving pulse for driving the column wiring by the column wiring driving unit 5, that is, the driving voltage of the column wiring.
The column wiring driving unit 5 generates a driving pulse of the driving voltage and drives each column wiring in the sensor unit 4 in which the column wiring and the row wiring intersect to form a sensor.
In the sensor unit 4, the column wirings of the column wiring group 2 and the row wirings of the row wiring group 3 intersect in a matrix, and each intersection forms a sensor element (sensor element 55 in FIG. 4).

図2(a)は、センサ部4の平面図、図2(b)は断面図である。図2(a)に示すように、例えば、50μmピッチで配列された列配線群2の各列配線と、行配線群3の各行配線とが、交差している。図2(b)に示すように、基板50の上に複数の行配線よりなる行配線群3が配置され、その表面上に絶縁膜51が積層され、絶縁膜51の表面上に空隙52だけ間隔がおかれてフィルム54が配置され、フィルム54の下面に複数の列配線からなる列配線群2が取付けられている。この行配線群3の行配線と列配線群2の列配線との交差部において、空隙52と絶縁膜51を介在して所定の容量を有する容量素子としてセンサ素子55が形成される。   2A is a plan view of the sensor unit 4, and FIG. 2B is a cross-sectional view. As shown in FIG. 2A, for example, each column wiring of the column wiring group 2 and each row wiring of the row wiring group 3 arranged at a pitch of 50 μm intersect each other. As shown in FIG. 2B, a row wiring group 3 composed of a plurality of row wirings is arranged on a substrate 50, an insulating film 51 is laminated on the surface, and only a gap 52 is formed on the surface of the insulating film 51. The film 54 is disposed with a space therebetween, and the column wiring group 2 including a plurality of column wirings is attached to the lower surface of the film 54. A sensor element 55 is formed as a capacitive element having a predetermined capacitance through the gap 52 and the insulating film 51 at the intersection of the row wiring of the row wiring group 3 and the column wiring of the column wiring group 2.

上述したセンサ部4の上に指56を当てると、図3に示すように、指56の凹凸によって、フィルム54と列配線群2の列配線が変形し、空隙52が変化し、それにより、列配線群2と行配線群3との交差部に形成されるセンサ素子55の容量が変化する。
また、図4は、センサ部4の列配線および行配線間の容量素子(センサ素子)のマトリクスを示す概念図である。センサ部4は、マトリクス状のセンサ素子55,55・・・から構成され、列配線駆動部5と容量検出回路100とが接続される。列配線駆動部5は、列配線群2に対して駆動パルス列を出力し、すなわちセンサ部4の列配線群2の列配線に対して順次、所定の駆動パルス(駆動信号)を出力する。
When the finger 56 is put on the sensor unit 4 described above, the film 54 and the column wiring of the column wiring group 2 are deformed due to the unevenness of the finger 56 as shown in FIG. The capacitance of the sensor element 55 formed at the intersection between the column wiring group 2 and the row wiring group 3 changes.
FIG. 4 is a conceptual diagram showing a matrix of capacitive elements (sensor elements) between the column wirings and the row wirings of the sensor unit 4. The sensor unit 4 is composed of matrix-like sensor elements 55, 55..., And the column wiring drive unit 5 and the capacitance detection circuit 100 are connected to each other. The column wiring driving unit 5 outputs a driving pulse train to the column wiring group 2, that is, sequentially outputs a predetermined driving pulse (driving signal) to the column wirings of the column wiring group 2 of the sensor unit 4.

図1に戻り、容量検出回路100は、チャージアンプ回路6,サンプルホールド回路7,セレクタ回路8,A/D変換器9,測定値演算部10,タイミング制御回路11,及び補正値演算部12を有している。
チャージアンプ回路6は、センサ部4の行配線群3における行配線各々に設けられており、交差部(センサ素子)の容量に応じて出入りする(充放電電流に基づいた)微小な電荷(容量変化量に対応する電流)を検出し、この電流を増幅して電圧に変換(I−V変換)して検出信号(測定電圧)として出力する。
1, the capacitance detection circuit 100 includes a charge amplifier circuit 6, a sample hold circuit 7, a selector circuit 8, an A / D converter 9, a measurement value calculation unit 10, a timing control circuit 11, and a correction value calculation unit 12. Have.
The charge amplifier circuit 6 is provided in each row wiring in the row wiring group 3 of the sensor unit 4, and enters and exits according to the capacitance of the intersection (sensor element) (based on the charge / discharge current). Current corresponding to the amount of change) is detected, the current is amplified and converted into a voltage (IV conversion) and output as a detection signal (measurement voltage).

サンプルホールド回路7は、上記チャージアンプ回路6ごとに設けられ、上記検出信号の測定電圧を、サンプリングホールド信号の入力によりサンプリングして、電圧情報として一時的に保持する。
セレクタ回路8は、上記サンプルホールド回路7の各々に保持される電圧情報を、順次、例えば行配列の並び順に切り替えて、各行配線単位にA/D変換器9へ出力する。
A/D変換器9は、時系列に入力される、アナログの上記電圧情報である測定電圧を、測定値演算部10から入力されるA/Dクロックのタイミングにより、デジタル値の測定データに変換して測定値演算部10へ出力する。
The sample hold circuit 7 is provided for each charge amplifier circuit 6 and samples the measurement voltage of the detection signal by inputting the sampling hold signal, and temporarily holds it as voltage information.
The selector circuit 8 switches the voltage information held in each of the sample and hold circuits 7 sequentially, for example, in the row arrangement order, and outputs the voltage information to the A / D converter 9 for each row wiring unit.
The A / D converter 9 converts the measurement voltage, which is analog voltage information input in time series, into measurement data of a digital value at the timing of the A / D clock input from the measurement value calculation unit 10. And output to the measured value calculation unit 10.

また、高速に処理する場合などに、サンプルホールド回路7を設けずに、各々のチャージアンプ回路6にA/D変換器9をそれぞれ設けて、アナログの測定電圧をデジタル値の測定データに変換する様にしてもよい。
補正値演算部12は、デジタル化された測定電圧値から、初期バラツキのオフセット値(オフセット成分)と変動成分である感度の補正係数を求める。
Further, when processing at a high speed, the A / D converter 9 is provided in each charge amplifier circuit 6 without providing the sample hold circuit 7, and the analog measurement voltage is converted into digital measurement data. You may do it.
The correction value calculator 12 obtains an offset value (offset component) of initial variation and a sensitivity correction coefficient that is a fluctuation component from the digitized measurement voltage value.

測定値演算部10は、デジタル化された測定データにおいて、交差部のセンサ素子に対する充電時における測定データと、放電時における測定データとを上記補正係数およびオフセット値により補正し、補正後の充電時及び放電時の測定データの差分演算により、フィードスルーによるオフセット成分を除去する演算処理を行う。
タイミング制御回路11は、測定値演算部10から、容量検出を開始することを示す開始信号が入力されると、駆動制御部1,列配線駆動部5,チャージアンプ回路6,サンプルホールド回路7,及びセレクタ回路8等へ、クロック及び制御信号を出力し、容量検出回路100全体の動作タイミングの制御を行う。
In the digitized measurement data, the measurement value calculation unit 10 corrects the measurement data at the time of charging the sensor element at the intersection and the measurement data at the time of discharging with the correction coefficient and the offset value, and at the time of charging after the correction. And the calculation process which removes the offset component by feedthrough by the difference calculation of the measurement data at the time of discharge is performed.
When the timing control circuit 11 receives a start signal indicating that the capacitance detection is started from the measurement value calculation unit 10, the drive control unit 1, the column wiring drive unit 5, the charge amplifier circuit 6, the sample hold circuit 7, Then, a clock and a control signal are output to the selector circuit 8 and the like, and the operation timing of the entire capacitance detection circuit 100 is controlled.

また、駆動制御部1は、図5に示すように、電圧制御回路1aと駆動電圧レギュレータ1bとから構成されており、通常の容量測定状態において、列配線に対する駆動パルスの駆動電圧は所定の値となっている。
しかしながら、補正係数及びオフセット値を求めるための検出動作時において、電圧制御回路1aが必要に応じて駆動電圧を変化を要求する要求信号を駆動電圧レギュレータ1bに出力し、駆動電圧レギュレータ1bは要求信号に基づく駆動電圧を列配線駆動部5に供給する。
Further, as shown in FIG. 5, the drive control unit 1 includes a voltage control circuit 1a and a drive voltage regulator 1b. In a normal capacitance measurement state, the drive voltage of the drive pulse for the column wiring is a predetermined value. It has become.
However, during the detection operation for obtaining the correction coefficient and the offset value, the voltage control circuit 1a outputs a request signal for requesting a change in the drive voltage to the drive voltage regulator 1b as necessary, and the drive voltage regulator 1b receives the request signal. Is supplied to the column wiring drive unit 5.

そして、駆動制御部1が上記駆動電圧を列配線駆動部5に対して供給し、列配線駆動部5は上記供給される所定の駆動電圧により駆動パルスを、各列配線に対して出力する。
また、列配線駆動部5は、単一パルス発生回路22,シフトレジスタ23,ドライバ回路51,…,514,…から構成されている。
単一パルス発生回路22は、タイミング制御回路11から入力されるクロックに同期させて、シフトレジスタ23の段数、すなわちレジスタ数に対応する数のクロック入力される毎に、シフトレジスタ23のレジスタ231に対して「1」の単一パルスを供給する。
Then, the drive control unit 1 supplies the drive voltage to the column wiring drive unit 5, and the column wiring drive unit 5 outputs a drive pulse to each column wiring by the supplied predetermined drive voltage.
The column wiring drive unit 5 is composed of a single pulse generation circuit 22, a shift register 23, driver circuits 51,.
The single pulse generation circuit 22 is synchronized with the clock input from the timing control circuit 11 and is input to the register 231 of the shift register 23 every time the number of clocks corresponding to the number of stages of the shift register 23, that is, the number of registers is input. On the other hand, a single pulse of “1” is supplied.

そして、シフトレジスタ23は、レジスタ231に入力される単一パルスを、タイミング制御回路11からクロックが入力される毎に、上記データ「1」を右方向に隣接するレジスタに順次シフトさせる。
すなわち、シフトレジスタ23において、レジスタ231→232→234→…→2313→2314→…の順番に、クロックが入力される毎に、データ「1」シフト動作が行われる。
ここで、レジスタ231,232,233,…,2314,…の出力は、ドライバ回路51,52,53,…,514,…に接続され、データ「1」(駆動データ)が入力されているドライバ回路が活性化され、駆動電圧レギュレータ1bから供給される駆動電圧の駆動パルスを対応する列配線に出力する。
The shift register 23 sequentially shifts the single pulse input to the register 23 1 to the register adjacent in the right direction every time the clock is input from the timing control circuit 11.
That is, in the shift register 23, a data “1” shift operation is performed every time a clock is input in the order of the registers 23 1 → 23 2 → 234 →... → 2313 → 2314 →.
.., 2314,... Are connected to driver circuits 51, 52, 53,... 514,. The circuit is activated, and the drive pulse of the drive voltage supplied from the drive voltage regulator 1b is output to the corresponding column wiring.

レジスタ231,232,233,…,2314,…の出力は、各レジスタに記憶されているデータがそのまま出力される。ここで、シフトされるデータ「1」(駆動データ)のとき、対応するドライバ回路に駆動信号を出力し、データ「0」であるとき、駆動信号を出力しない。
図5の場合、ドライバ回路51は、列配線C1に対して駆動パルスを出力し、他のドライバ回路52,53,…,514,…はいずれも駆動パルスを出力しない。
また、ドライバ回路51,,52,53,…,514,…各々の出力は、列配線C1,C2,C3,…,C14,…それぞれに対応して接続されている。
すなわち、シフトレジスタ23の各レジスタにおいて、時系列に駆動データがシフトされていくことにより、これに対応して順次、列配線が駆動されていくことになる。
The outputs of the registers 231, 232, 233,..., 2314,. Here, when the data to be shifted is “1” (drive data), the drive signal is output to the corresponding driver circuit, and when the data is “0”, the drive signal is not output.
In the case of FIG. 5, the driver circuit 51 outputs a drive pulse to the column wiring C1, and none of the other driver circuits 52, 53,.
The outputs of the driver circuits 51, 52, 53,..., 514,... Are connected to the column wirings C1, C2, C3,.
That is, in each register of the shift register 23, the drive data is shifted in time series, so that the column wiring is sequentially driven correspondingly.

次に、図6を参照してチャージアンプ回路6の構成を説明する。図6はチャージアンプ回路6の構成例を示す概念図である、この図に示すように、チャージアンプ回路6はオペアンプ121と、オペアンプ121の反転入力端子と出力端子の間に接続された帰還容量Cfと、帰還容量Cfの電荷を放電するためのアナログスイッチ124とから構成されている。そして、オペアンプ121の非反転入力端子が基準電位に接続されている。なお、図6において、Cpはオペアンプ121等の寄生容量、Csは前述した交差部におけるセンサ素子の容量(多重化されているセンサ素子の総和)、Cyは検出対象外の列配線に対するセンサ素子の容量の総和である。   Next, the configuration of the charge amplifier circuit 6 will be described with reference to FIG. FIG. 6 is a conceptual diagram showing a configuration example of the charge amplifier circuit 6. As shown in this figure, the charge amplifier circuit 6 includes an operational amplifier 121 and a feedback capacitor connected between the inverting input terminal and the output terminal of the operational amplifier 121. Cf and an analog switch 124 for discharging the charge of the feedback capacitor Cf. The non-inverting input terminal of the operational amplifier 121 is connected to the reference potential. In FIG. 6, Cp is a parasitic capacitance of the operational amplifier 121, Cs is a capacitance of the sensor element at the intersection (the sum of multiplexed sensor elements), and Cy is a sensor element with respect to a column wiring that is not detected. Total capacity.

次に、チャージアンプ回路6の動作を詳細に説明する。まず、図10に示す時刻t1より少し前の時刻td1において、タイミング制御回路11からリセット信号が出力されると、アナログスイッチ124(MOSトランジスタ、図6)がオンとなり、帰還容量Cfが放電され、オペアンプ121の出力OUTが反転入力端子と短絡状態となり基準電位となる。また、オペアンプ121の反転入力端子に接続された行配線も基準電位となる。
次に、このリセット信号がオフになると、アナログスイッチ124のゲート寄生容量によるフィードスルーにより、オペアンプ121の出力電圧がわずかに上昇する(図10(a)における時刻td1後の符号Fd参照)。
Next, the operation of the charge amplifier circuit 6 will be described in detail. First, when the reset signal is output from the timing control circuit 11 at time td1 slightly before time t1 shown in FIG. 10, the analog switch 124 (MOS transistor, FIG. 6) is turned on, and the feedback capacitor Cf is discharged. The output OUT of the operational amplifier 121 is short-circuited with the inverting input terminal and becomes a reference potential. In addition, the row wiring connected to the inverting input terminal of the operational amplifier 121 also becomes the reference potential.
Next, when this reset signal is turned off, the output voltage of the operational amplifier 121 slightly rises due to feedthrough due to the gate parasitic capacitance of the analog switch 124 (see the symbol Fd after time td1 in FIG. 10A).

そして、時刻t1において、駆動パルスが立ち上がる(入力される)と、同駆動パルスが列配線と行配線の交差部のセンサ素子(容量Cs)を介してオペアンプ121の反転入力端へ加えられ、この駆動パルスの電圧値に基づき流れる電流により、オペアンプ121の出力OUTの電圧値が図10(a)に示すように、徐々に下降する。   When the drive pulse rises (inputs) at time t1, the drive pulse is applied to the inverting input terminal of the operational amplifier 121 via the sensor element (capacitance Cs) at the intersection of the column wiring and the row wiring. Due to the current flowing based on the voltage value of the drive pulse, the voltage value of the output OUT of the operational amplifier 121 gradually decreases as shown in FIG.

次に、時刻td2において、タイミング制御回路11は、サンプルホールド回路7へサンプルホールド信号(S/H信号)を出力する。これにより、サンプルホールド回路7は、サンプルホールド信号が入力された時点において、チャージアンプ回路6におけるオペアンプ121の出力OUTから出力される測定電圧Vaをホールドする。
次に、時刻td3において、タイミング制御回路11は、再びリセット信号をチャージアンプ回路6へ出力する。これにより、オペアンプ121の出力OUTと反転入力端子とが短絡状態となり、帰還容量Cfが放電されて、オペアンプ121の出力OUTが基準電位に戻る。そして、リセット信号がオフになると、前述した場合と同様にアナログスイッチ124のゲート寄生容量によるフィードスルーにより、オペアンプ121の出力電圧がわずかに上昇する(図10(a)における時刻td3後の符号Fd参照)。
Next, at time td2, the timing control circuit 11 outputs a sample hold signal (S / H signal) to the sample hold circuit 7. Thereby, the sample hold circuit 7 holds the measurement voltage Va output from the output OUT of the operational amplifier 121 in the charge amplifier circuit 6 at the time when the sample hold signal is input.
Next, at time td3, the timing control circuit 11 outputs a reset signal to the charge amplifier circuit 6 again. As a result, the output OUT of the operational amplifier 121 and the inverting input terminal are short-circuited, the feedback capacitor Cf is discharged, and the output OUT of the operational amplifier 121 returns to the reference potential. When the reset signal is turned off, the output voltage of the operational amplifier 121 slightly increases due to the feedthrough due to the gate parasitic capacitance of the analog switch 124 as in the case described above (reference Fd after time td3 in FIG. 10A). reference).

次に、時刻td4において、駆動パルス列P1における駆動パルスが立ち下がることにより、同駆動パルスにより駆動された列配線と、行配線の交差部のセンサ素子(容量Cs)とが駆動パルスの電圧に基づく電流により放電され、これに伴い、オペアンプ121の出力OUTが徐々に上昇する。
次に、時刻td5において、タイミング制御回路11は、サンプルホールド回路7に対してサンプルホールド信号を出力する。これにより、サンプルホールド回路7は、サンプルホールド信号が入力さた時点において、オペアンプ121の出力OUTの測定電圧Vbをホールドする(保持する)。
次に、時刻td6において、タイミング制御回路11は、チャージアンプ回路6に対してリセット信号を出力する。これにより、チャージポンプ回路6におけるオペアンプ121の出力OUTと反転入力端子とが短絡状態となり、帰還容量Cfが放電され、オペアンプ121の出力OUTが基準電位に戻る。以下、上記の動作が繰り返される。
Next, at time td4, when the drive pulse in the drive pulse train P1 falls, the column wiring driven by the drive pulse and the sensor element (capacitance Cs) at the intersection of the row wiring are based on the voltage of the drive pulse. As a result, the output OUT of the operational amplifier 121 gradually rises.
Next, at time td5, the timing control circuit 11 outputs a sample hold signal to the sample hold circuit 7. Thereby, the sample hold circuit 7 holds (holds) the measurement voltage Vb of the output OUT of the operational amplifier 121 at the time when the sample hold signal is input.
Next, at time td6, the timing control circuit 11 outputs a reset signal to the charge amplifier circuit 6. As a result, the output OUT of the operational amplifier 121 and the inverting input terminal in the charge pump circuit 6 are short-circuited, the feedback capacitor Cf is discharged, and the output OUT of the operational amplifier 121 returns to the reference potential. Thereafter, the above operation is repeated.

上述した測定においては、出力OUTが基準電位から下降する場合も、上昇する場合も、アナログスイッチ124のフィードスルー電流によるオフセットVkが+方向に発生する。この実施形態のように、検出対象の容量Csが数十から数百フェムトファラッドの場合はこのフィードスルーによるオフセットを無視できない。上記の測定において、
−Va0=−Va+Vk
が検出対象容量Csに比例する電圧となるが、測定される電圧はVaであり、この電圧Vaにはオフセットによる誤差Vkが含まれてしまう。
Va=Va0+Vk
In the measurement described above, the offset Vk due to the feedthrough current of the analog switch 124 is generated in the + direction regardless of whether the output OUT drops from the reference potential or rises. As in this embodiment, when the capacitance Cs to be detected is tens to hundreds of femtofarads, the offset due to this feedthrough cannot be ignored. In the above measurement,
-Va0 = -Va + Vk
Is a voltage proportional to the detection target capacitance Cs, but the measured voltage is Va, and this voltage Va includes an error Vk due to an offset.
Va = Va0 + Vk

そこで、この実施形態においては、検出対象容量Csの放電時の電圧Vbも測定する。ここで、電圧
Vb0=Vb−Vk
が容量Csに比例する電圧であり、測定される電圧は
Vb=Vb0+Vk
となる。これらの測定電圧Va、Vbをサンプルホールド回路7によって、順次ホールドし、次いでホールドした電圧を、A/D変換器9により各々測定電圧Va及びVb毎にA/D変換し、測定値演算部10内のメモリに記憶させる。そして、測定値演算部10において、
d=Vb−Va=(Vb0+Vk)−(Vk+Va0)=Vb0−Va0
なる演算を行い、これにより、オフセット誤差を含まない測定値、すなわち多重化された容量値に対応する測定データd(後に用いる測定データD0a,D0b,Dma,Dmb等)を得る。
Therefore, in this embodiment, the voltage Vb at the time of discharging the detection target capacitor Cs is also measured. Here, the voltage Vb0 = Vb-Vk
Is a voltage proportional to the capacitance Cs, and the measured voltage is Vb = Vb0 + Vk
It becomes. These measurement voltages Va and Vb are sequentially held by the sample hold circuit 7, and then the held voltage is A / D converted by the A / D converter 9 for each of the measurement voltages Va and Vb. Stored in the internal memory. And in the measured value calculation unit 10,
d = Vb-Va = (Vb0 + Vk)-(Vk + Va0) = Vb0-Va0
As a result, measurement data d that does not include an offset error, that is, measurement data d (measurement data D0a, D0b, Dma, Dmb, etc. to be used later) corresponding to the multiplexed capacitance value is obtained.

以上のように、測定値演算部10は、駆動パルスの立ち上がり及び立ち下がりにおいて、列配線の電位を立ち上げたときと立ち下げたときとのチャージアンプ回路6の出力信号の差を取ることにより、フィードスルーの影響を有さない状態において、センサ素子の容量値を測定できる。また、セレクタを設けたことで、測定時間を要するチャージアンプ回路6の測定を各列配線において並行して行い、センサ全体の測定速度を上げることができる。   As described above, the measurement value calculation unit 10 obtains the difference between the output signals of the charge amplifier circuit 6 when the potential of the column wiring is raised and when the drive line rises and falls. The capacitance value of the sensor element can be measured in a state where there is no influence of feedthrough. Further, by providing the selector, the charge amplifier circuit 6 that requires measurement time can be measured in parallel in each column wiring, and the measurement speed of the entire sensor can be increased.

次に、補正値演算部12における補正係数及びオフセット値を求める演算処理の説明を行う。
本願発明の説明を従来例と比較して、判りやすく説明するため、図7に従来の補正方法の概念図を示す。
従来例は、指などの検出対象が置かれていない初期状態において、センサ部の所定の位置(図7(a)のa点及びb点)で検出値を求め、これをオフセットを補正するための基準としている。
Next, calculation processing for obtaining the correction coefficient and offset value in the correction value calculation unit 12 will be described.
FIG. 7 shows a conceptual diagram of a conventional correction method in order to explain the present invention in an easy-to-understand manner in comparison with the conventional example.
In the conventional example, in an initial state where a detection target such as a finger is not placed, a detection value is obtained at a predetermined position of the sensor unit (points a and b in FIG. 7A), and this is used to correct an offset. As a standard.

この方法では、検出対象がない状態にあわせて補正される(図7(b)の状態を図7(c)に補正する)ため、静止状態ではオフセット値が除去され、所望の補正動作が機能する。すなわち、a点及びb点の測定電圧が等しくなるよう、検出値が補正される。
しかしながら、この補正においては、感度の傾きが補正されずに、初期のバラツキなどによるオフセット値の補正しか行われない。
このため、検出対象がある(指などが載せられている)場合は、感度(容量/測定電圧の関係、すなわち感度の傾きkaとkbとの関係)まで補正されていないことにより、感度ばらつきの影響を受けて検出値(測定電圧)に誤差が生じる(図7(d))。
In this method, correction is performed in accordance with the state where there is no detection target (the state of FIG. 7B is corrected to FIG. 7C), so that the offset value is removed in the stationary state, and the desired correction operation is performed. To do. That is, the detected value is corrected so that the measured voltages at the points a and b are equal.
However, in this correction, the sensitivity gradient is not corrected, and only the correction of the offset value due to the initial variation or the like is performed.
For this reason, when there is a detection target (a finger or the like is placed), the sensitivity (capacity / measurement voltage relationship, that is, the relationship between the sensitivity gradient ka and kb) is not corrected, and thus the sensitivity variation Due to the influence, an error occurs in the detected value (measured voltage) (FIG. 7D).

次に、図8を用いて、本発明の第1の実施形態における、オフセット値に対する補正値及び感度に対する補正係数による補正の原理を説明する。
駆動電圧Vで列配線が駆動されたときに交差点容量Cに生じる電荷Qは、図8(a)に示すように、Q=CVで表される。
したがって、検出対象がない状態であっても、交差部の容量がある程度の値としてある場合に、駆動電圧を変化させることで、容量値に対する電荷量を変えることができる。
Next, the principle of correction using the correction value for the offset value and the correction coefficient for the sensitivity according to the first embodiment of the present invention will be described with reference to FIG.
The electric charge Q generated in the intersection capacitance C when the column wiring is driven with the driving voltage V is represented by Q = CV as shown in FIG.
Therefore, even when there is no detection target, the amount of charge with respect to the capacitance value can be changed by changing the drive voltage when the capacitance at the intersection has a certain value.

例えば、図8(b)に示すように、駆動パルスの電圧を、所定の駆動電圧のM倍とすると、検出値の変化量もそれに対応してM倍になるはずである。
したがって、補正係数及びオフセット値を求める動作期間中に、まず通常の駆動電圧で測定データDOaを求め、次に駆動電圧をM倍にして測定データDma(M・D0a)を求める。(傾きkaも、M倍のM・kaとなる。)
ここで、駆動電圧を一定と見なすと、駆動電圧をM倍したときの仮想的な容量が、見かけ上において実際の容量値のM倍になったことに等価となる。
したがって、図8(c)に示すように、検出対象がない状態においても実質的に容量を変化させた場合と同じ検出値の変化を得られる。
そして、各交差部の容量値変化に対する検出値(測定電圧)の関係、すなわち、感度の傾きka(以下、感度とする)を求めることができる。
For example, as shown in FIG. 8B, if the voltage of the drive pulse is M times the predetermined drive voltage, the amount of change in the detected value should be M times correspondingly.
Therefore, during the operation period for obtaining the correction coefficient and the offset value, first, the measurement data DOa is obtained with the normal drive voltage, and then the measurement data Dma (M · D0a) is obtained by multiplying the drive voltage by M times. (The slope ka is also M times M · ka.)
Here, assuming that the drive voltage is constant, it is equivalent to the fact that the virtual capacity when the drive voltage is multiplied by M is apparently M times the actual capacity value.
Therefore, as shown in FIG. 8C, even when there is no detection target, it is possible to obtain the same change in detection value as when the capacitance is changed substantially.
Then, the relationship of the detection value (measurement voltage) to the capacitance value change at each intersection, that is, the sensitivity gradient ka (hereinafter referred to as sensitivity) can be obtained.

次に、図9を用いて、具体的な感度の傾きの補正係数及びオフセット値の補正値に対する測定動作の説明を行う。
駆動電圧に対応した測定データDOaとDmaとからオフセット値と感度の補正値とを求めるフローを説明する。ここで、測定データDOa及びDmaは測定された測定電圧を、AD変換器9によりデジタル値に変換されたものであり、以下のオフセット値の補正値及び感度の補正係数の演算処理は補正値演算部12により行われる。
まず、センサ部4全体の測定データDOaの平均値または所定の設定値を基準のデータDOとして、各交差部毎に、この交差部の容量のオフセット値に対する補正値αを求める。
α=DOa−D0
Next, with reference to FIG. 9, a specific measurement operation for the sensitivity correction coefficient and the offset correction value will be described.
A flow for obtaining the offset value and the sensitivity correction value from the measurement data DOa and Dma corresponding to the drive voltage will be described. Here, the measurement data DOa and Dma are obtained by converting the measured voltage into digital values by the AD converter 9, and the following calculation processing of the correction value of the offset value and the correction coefficient of the sensitivity is the correction value calculation. This is performed by the unit 12.
First, an average value or a predetermined set value of the measurement data DOa of the entire sensor unit 4 is used as reference data D0, and a correction value α for the offset value of the capacitance at this intersection is obtained for each intersection.
α = DOa−D0

次に、測定データDOaと測定データDmaの差△aを求める。この差△aは、検出容量がM倍になったときの検出値の変化量なので、すでに述べたように各交差部の感度に対応している。
このため、差△aの平均値または所定の設定値を基準差△a0とし、各交差部毎に、この交差部の感度の補正係数βを計算する。
ここで、差△aは、
△a=Dma−D0a
と求められるので、補正係数βは、
β=△a0/△a=△a0/(Dma−D0a)
として求められる。
Next, a difference Δa between the measurement data DOa and the measurement data Dma is obtained. This difference Δa is the amount of change in the detected value when the detection capacity becomes M times, and thus corresponds to the sensitivity of each intersection as described above.
For this reason, an average value or a predetermined set value of the difference Δa is set as a reference difference Δa0, and the sensitivity correction coefficient β of the intersection is calculated for each intersection.
Here, the difference Δa is
Δa = Dma−D0a
Therefore, the correction coefficient β is
β = Δa0 / Δa = Δa0 / (Dma−D0a)
As required.

以上に示したように、補正値演算部12は、オフセット値の補正を行う補正値αと、感度の補正を行う補正係数βを求める。
そして、測定値演算部10は、各交差部の容量に対応する測定データDiを以下の式に基づいて補正を行う。各交差部の補正データDcは、
Dc=((Di-α-D0)×β)+D0
の式により、補正された結果として求められる。
As described above, the correction value calculation unit 12 calculates the correction value α for correcting the offset value and the correction coefficient β for correcting the sensitivity.
And the measured value calculating part 10 correct | amends the measurement data Di corresponding to the capacity | capacitance of each intersection part based on the following formula | equation. The correction data Dc for each intersection is
Dc = ((Di-α-D0) × β) + D0
This is obtained as a corrected result by

例えば、数値例とし、補正値及び補正係数を求める検出動作において、通常の駆動電圧に対して、M=3、すなわち3倍の駆動電圧を利用するとき、基準の検出値をD0a=50とし、M=3のときの基準の変位を△a0=100とした場合を検討する。
ここで、交差部の点aは基準値と同じレベルの検出値となっていると仮定すると、通常の駆動電圧を印加したときに測定データD0a=50となり、通常の駆動電圧のM倍の駆動電圧を印加したときに測定データDma=150となる。
このとき、補正係数α=0,補正係数β=1となるので、通常の駆動電圧を印加したときの補正された結果はDc0a=50となり、通常のM倍の駆動電圧を印加したときの補正された結果、すなわち点aにおける補正データがDcma=150となり、測定データD0a及びDmaの関係に等しい。
For example, as a numerical example, in the detection operation for obtaining the correction value and the correction coefficient, when using M = 3, that is, three times the drive voltage with respect to the normal drive voltage, the reference detection value is set to D0a = 50, Consider the case where the reference displacement when M = 3 is Δa 0 = 100.
Here, assuming that the intersection point a has a detection value at the same level as the reference value, the measurement data D0a = 50 when a normal drive voltage is applied, and the drive is M times the normal drive voltage. When a voltage is applied, measurement data Dma = 150.
At this time, since the correction coefficient α = 0 and the correction coefficient β = 1, the corrected result when the normal drive voltage is applied is Dc0a = 50, and the correction when the normal M-fold drive voltage is applied. As a result, that is, the correction data at the point a is Dcma = 150, which is equal to the relationship between the measurement data D0a and Dma.

一方、交差部の点bは交差部の容量が検出値10に相当するずれ(オフセット値)を有しており、感度が1.1倍のずれを有していると仮定すると、駆動電圧に対するそれぞれの検出値として、補正値演算部12において、通常の駆動電圧を印加したときの測定データD0bは、
D0b=(50+10)×1.1=66
と求められ、通常の駆動電圧のM倍の駆動電圧を印加したときの測定データDmbは、
Dmb=66×3=198
と求められる。
On the other hand, assuming that the intersection point b has a deviation (offset value) corresponding to the detected value of the capacitance at the intersection, and the sensitivity has a deviation of 1.1 times. As each detection value, in the correction value calculation unit 12, the measurement data D0b when a normal drive voltage is applied is:
D0b = (50 + 10) × 1.1 = 66
The measurement data Dmb when a drive voltage M times the normal drive voltage is applied is
Dmb = 66 × 3 = 198
Is required.

このとき、同様に、補正値演算部12において、交差部の点bにおける補正値αと補正係数βは、それぞれ、以下の様に求められる。補正値αは、
α=(66−50)=16
となり、点bにおける、通常の駆動電圧のM倍(3倍)の駆動電圧を印加したときの測定データDmbと、通常の駆動電圧を印加した時の測定データD0bと差△bは
△b=198−66=132
として求められる。そして、感度に対する補正係数βは
β=100/132
と求められ、図9(b)に示すように、オフセット値及び感度が基準(ここでは点a)に対応する補正ができることになる。
At this time, similarly, the correction value calculator 12 calculates the correction value α and the correction coefficient β at the intersection point b as follows. The correction value α is
α = (66−50) = 16
The difference Δb between the measurement data Dmb when a drive voltage M times (three times) the normal drive voltage at the point b is applied and the measurement data D0b when the normal drive voltage is applied is Δb = 198-66 = 132
As required. The sensitivity correction coefficient β is β = 100/132
As shown in FIG. 9B, the offset value and the sensitivity can be corrected corresponding to the reference (here, point a).

そこで、測定値演算部10において、得られた補正値αと補正係数βとにより、測定データDOb、測定データDmbの補正処理を行うと、
Dc0b=((66−16−50)×100/132)+50=50
と求められ、通常の駆動電圧を印加したときの点aの補正された補正データDc0aの数値と同様となり、
Dcmb=((198−16−50)×100/132)+50=150
と求められ、M倍の駆動電圧を印加したときの点aの補正された結果の補正データDcmaの数値と同様となり、図9(c)及び(d)に示すように、点a及び点bとの検出値が対応し、うまく補正されていることが判る。
上述したように、補正値αはオフセット値を補正し、補正係数βは感度を補正していることがわかり、補正値演算部12と測定値演算部との補正処理は有効に行われている。
Therefore, when the measurement value calculation unit 10 corrects the measurement data DOb and the measurement data Dmb with the obtained correction value α and correction coefficient β,
Dc0b = ((66-16-50) × 100/132) + 50 = 50
And is the same as the numerical value of the correction data Dc0a corrected at the point a when a normal driving voltage is applied,
Dcmb = ((198-16-50) × 100/132) + 50 = 150
As shown in FIGS. 9C and 9D, the points a and b are the same as the numerical values of the correction data Dcma obtained as a result of correcting the point a when the M-fold drive voltage is applied. It can be seen that the detected values correspond to each other and are corrected well.
As described above, it can be seen that the correction value α corrects the offset value and the correction coefficient β corrects the sensitivity, and the correction processing between the correction value calculation unit 12 and the measurement value calculation unit is effectively performed. .

次に、図11を参照して、オフセット値の補正値αと感度の補正係数βとの算出タイミングを決める動作について説明する。図11は、上記算出タイミングを検出する処理の流れを示すフローチャートである。
ステップS1において、測定値演算部10は、内部にタイマを有しており、予め設定された所定の時間間隔が経過したか否かの検出を行う。
ここで、測定値演算部10は、上記所定の時間が経過したことを検出すると、処理をステップS2へ進め、経過していないことを検出するとステップS1の動作を繰り返す。
Next, an operation for determining the calculation timing of the offset correction value α and the sensitivity correction coefficient β will be described with reference to FIG. FIG. 11 is a flowchart showing a flow of processing for detecting the calculation timing.
In step S <b> 1, the measurement value calculation unit 10 has a timer inside, and detects whether or not a predetermined time interval set in advance has elapsed.
Here, when the measured value calculation unit 10 detects that the predetermined time has elapsed, the process proceeds to step S2, and when it is determined that the predetermined time has not elapsed, the operation of step S1 is repeated.

次に、ステップS2において、測定値演算部10は、センサ部4における各交差部の容量の測定データを求め、得られる各交差部に対する測定データの最大値と最小値との差分値を求める。
また、測定値演算部10は、センサ部4における交差部の全ての測定データの平均値を計算する。
そして、ステップS3において、測定値演算部10は、上記差分値が予め設定された閾値を超えているか否かの検出を行う。
このとき、測定値演算部10は、差分値が上記閾置を超えていることを検出すると、補正のための測定処理を終了(再度、ステップS1から処理を開始する)し、一方、差分値が所定の閾値以下であることを検出すると、処理をステップS4へ進める。
Next, in step S <b> 2, the measurement value calculation unit 10 obtains the measurement data of the capacity of each intersection in the sensor unit 4, and obtains the difference value between the maximum value and the minimum value of the measurement data for each obtained intersection.
In addition, the measurement value calculation unit 10 calculates an average value of all measurement data at the intersection in the sensor unit 4.
In step S3, the measurement value calculation unit 10 detects whether the difference value exceeds a preset threshold value.
At this time, when the measurement value calculation unit 10 detects that the difference value exceeds the threshold, the measurement process for correction ends (restarts the process from step S1), while the difference value Is detected to be equal to or less than a predetermined threshold value, the process proceeds to step S4.

ここで、補正値及び補正係数を求める測定データの測定を行うときには、検出する対象がない、すなわち非検出状態のときに行う必要がある。したがって、上記差分値が閾値を超えない場合には、検出対象がない(指紋検出であれば指が置かれていない)とし、補正値及び補正係数を求める測定データの測定を行う。
また、上記差分値が閾値を超えている場合には、検出対象がある(指紋検出であれば指が置かれている)とし、補正値及び補正係数を求める測定データの測定を行わない。
Here, when measurement data for obtaining a correction value and a correction coefficient is measured, it is necessary to perform measurement when there is no target to be detected, that is, in a non-detection state. Accordingly, when the difference value does not exceed the threshold value, it is determined that there is no detection target (if the fingerprint is detected, no finger is placed), and measurement data for obtaining a correction value and a correction coefficient is measured.
When the difference value exceeds the threshold value, it is assumed that there is a detection target (if a fingerprint is detected, a finger is placed), and measurement data for obtaining a correction value and a correction coefficient is not measured.

次に、ステップS4において、測定値演算部10は、平均値と初期値との差が予め設定した基準値を超えるか否かの検出を行う。
このとき、測定値演算部10は、上記差が上記標準値を超えていることを検出すると、補正のための測定処理を終了(再度、ステップS1から処理を開始する)し、一方、差が所定の標準値以下であることを検出すると、処理をステップS5へ進める。
Next, in step S4, the measured value calculator 10 detects whether or not the difference between the average value and the initial value exceeds a preset reference value.
At this time, when the measurement value calculation unit 10 detects that the difference exceeds the standard value, the measurement process for correction is ended (again, the process is started again from step S1). If it is detected that the value is equal to or less than the predetermined standard value, the process proceeds to step S5.

ここで、測定値演算部10は、センサ部4における、指紋検出時の各交差部の測定データの平均値と、製造時における非指紋検出状態の各交差部の平均値との平均値差から、上記標準値を求める。統計的に平均値差の何倍を標準値にすれば、指紋検出時と非指紋検出時とを区別することができるかを実験して適切な値に設定する。例えば、この平均値差の1/2を、非指紋検出状態の各交差部の平均値に加算したものを上記標準値とする。
そして、測定値演算部10は、各交差部の平均値が上記標準値を超えていなければ、検出対象がないと見なす。
Here, the measurement value calculation unit 10 calculates the difference between the average value of the measurement data of each intersection at the time of fingerprint detection in the sensor unit 4 and the average value of each intersection in the non-fingerprint detection state at the time of manufacture. The above standard value is obtained. It is experimentally set to an appropriate value by experimenting how many times the average value difference can be set as the standard value to distinguish between fingerprint detection and non-fingerprint detection. For example, the standard value is obtained by adding 1/2 of the average value difference to the average value of each intersection in the non-fingerprint detection state.
And the measured value calculating part 10 considers that there is no detection object, if the average value of each cross | intersection part does not exceed the said standard value.

次に、ステップS5において、測定値演算部10は、補正値及び補正係数を演算するために必要な測定データを、すでに述べた処理により測定し、補正値演算部12へ必要な測定データを出力する。
これにより、補正値演算部12は、すでに述べたように、通常の駆動電圧及びこの駆動電圧のM倍の駆動電圧の駆動パルスにより得られた測定データから、各交差部毎に、補正値及び補正係数を求め、内部の記憶部に、各交差部に対応させて記憶させ、指紋検出時の補正処理を行うときに、対応する交差部における補正値及び補正係数を読み出し、測定値演算部10へ出力する。
そして、測定値演算部10は、補正値演算部12から入力される補正値及び補正係数により、測定データの補正を行う。
Next, in step S5, the measurement value calculation unit 10 measures the measurement data necessary for calculating the correction value and the correction coefficient by the processing described above, and outputs the necessary measurement data to the correction value calculation unit 12. To do.
As a result, as described above, the correction value calculation unit 12 calculates the correction value and the correction value for each intersection from the measurement data obtained by the normal drive voltage and the drive pulse of the drive voltage M times the drive voltage. A correction coefficient is obtained, stored in the internal storage unit in correspondence with each intersection, and when correction processing is performed at the time of fingerprint detection, the correction value and the correction coefficient at the corresponding intersection are read, and the measured value calculation unit 10 Output to.
Then, the measurement value calculator 10 corrects the measurement data using the correction value and correction coefficient input from the correction value calculator 12.

次に、本発明の第2の実施形態による容量検出回路を図1を参照して説明する。第1の実施形態と同様の構成については同一の符号を付して説明を省略する。
第1の実施形態と異なる構成は、駆動制御部1Aが駆動制御部1のように駆動パルスの駆動電圧を変化させるのではなく、駆動する列配線の数を制御する点である。
指紋検出時には、第1の実施形態と同様に、図12に示すように、列配線群2の列配線を1本ずつ活性化し、指紋検出の動作を行う。
ここで、図12を用いて駆動制御部1Aの説明を行う。駆動制御部1Aは、駆動パルス発生回路1Aaとパルス制御回路1Abとから構成されている。
駆動制御部1Aは指紋検出時には、所定のパルス幅、すなわち、単一パルスを出力し、タイミング制御回路11からのクロックにより、データ「1」(駆動データ)を、順次、シフトレジスタ23の各レジスタにおいてシフトさせる。
Next, a capacitance detection circuit according to a second embodiment of the present invention will be described with reference to FIG. The same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
The configuration different from the first embodiment is that the drive control unit 1A does not change the drive voltage of the drive pulse like the drive control unit 1, but controls the number of column wirings to be driven.
At the time of fingerprint detection, as in the first embodiment, as shown in FIG. 12, one column wiring of the column wiring group 2 is activated one by one, and a fingerprint detection operation is performed.
Here, the drive control unit 1A will be described with reference to FIG. The drive control unit 1A includes a drive pulse generation circuit 1Aa and a pulse control circuit 1Ab.
When the fingerprint is detected, the drive control unit 1A outputs a predetermined pulse width, that is, a single pulse, and sequentially outputs data “1” (drive data) according to the clock from the timing control circuit 11 to each register of the shift register 23. Shift in.

一方、測定データの補正に用いる補正値及び補正係数の検出動作時において、駆動制御部1Aのパルス幅制御回路1Abは、測定値演算部10から上記検出動作を行う制御信号が入力されることにより、タイミング制御回路11からのクロックに対応して、シフトレジスタ23における複数のレジスタに、データ「1」が入力される幅のパルスを出力するよう、駆動パルス発生回路1Aaに指示する信号を出力する。
これにより、駆動パルス発生回路1Aaは、シフトレジスタ23における複数のレジスタ、すなわち3つのレジスタにデータ「1」が入力される時間幅のパルスを出力する。
したがって、列配線駆動部5Aの複数のドライバ回路が複数の列配線、例えば、図13に示すように、3本の列配線(斜線で示す)を同時に活性化させることになる。そして、これらの複数の列配線を駆動して、また、同時に駆動された列配線を各々1本ずつ駆動して、各列配線ごとのオフセットの補正値及び感度の補正係数を求めていくこととなる。
On the other hand, during the detection operation of the correction value and the correction coefficient used for correcting the measurement data, the pulse width control circuit 1Ab of the drive control unit 1A receives a control signal for performing the detection operation from the measurement value calculation unit 10. In response to the clock from the timing control circuit 11, a signal instructing the drive pulse generation circuit 1Aa is output to a plurality of registers in the shift register 23 so as to output a pulse having a width in which the data “1” is input. .
As a result, the drive pulse generation circuit 1Aa outputs a pulse having a time width in which the data “1” is input to a plurality of registers in the shift register 23, that is, three registers.
Therefore, the plurality of driver circuits of the column wiring driving unit 5A simultaneously activate a plurality of column wirings, for example, three column wirings (shown by hatching) as shown in FIG. Then, driving the plurality of column wirings, and driving each of the column wirings that are simultaneously driven, to obtain an offset correction value and a sensitivity correction coefficient for each column wiring. Become.

次に、図14を用いて、本発明の第2の実施形態における、オフセット値に対する補正値及び感度に対する補正係数による補正の原理を説明する。
駆動電圧Vで列配線が駆動されたときに交差点容量Cに生じる電荷Qは、図14(a)に示すようにQ=CVで表される。
したがって、駆動される列配線数が複数、例えば3本になると、電荷Qが生じる交差部の数が3倍になる。
厳密には、交差部ごとに容量は異なるが、静止状態での容量差はほとんどないので、容量が3倍になったと考えて差し支えない。
Next, the principle of correction using a correction value for an offset value and a correction coefficient for sensitivity in the second embodiment of the present invention will be described with reference to FIG.
The charge Q generated in the intersection capacitance C when the column wiring is driven with the drive voltage V is represented by Q = CV as shown in FIG.
Therefore, when the number of column wirings to be driven is plural, for example, three, the number of intersections where the charge Q is generated is tripled.
Strictly speaking, the capacity differs at each intersection, but there is almost no difference in capacity in a stationary state, so it can be considered that the capacity has tripled.

このため、検出対象がない状態であっても、交差部の容量がある程度の値としてある場合、駆動される列配線数を変えることにより、検出される電荷量を変えることができる。
例えば、図14(b)に示すように、駆動される列配線数をM倍のM本とした場合、検出される電荷量はM倍となり、検出値の変化量もそれに対応してM倍になることとなる。
For this reason, even when there is no detection target, if the capacitance at the intersection has a certain value, the amount of charge detected can be changed by changing the number of column wirings to be driven.
For example, as shown in FIG. 14B, when the number of column wirings to be driven is M, which is M times, the detected charge amount is M times, and the change amount of the detected value is also M times correspondingly. Will be.

すなわち、補正値及び補正係数を求める測定データの検出期間中に、まず通常の列配線数(1本)で検出値DOaを求め、次に駆動される列配線数をM倍として検出値Dma(M・D0a)を求める。
ここで、駆動される列配線数を一定(例えば、1本)と見なしたとき、仮想的な容量が見かけ上において実際の容量のM倍になったことに等価となる。
これにより、図14(c)に示すように、静止状態においても実質的に容量を変化させた場合と同じ検出値の変化が得られる。
That is, during the measurement data detection period for obtaining the correction value and the correction coefficient, first, the detection value DOa is obtained with the normal number of column wirings (one), and the number of column wirings to be driven is M times the detection value Dma ( M · D0a).
Here, assuming that the number of column wirings to be driven is constant (for example, one), this is equivalent to the fact that the virtual capacity is apparently M times the actual capacity.
As a result, as shown in FIG. 14C, the same change in the detected value as that obtained when the capacitance is substantially changed even in the stationary state can be obtained.

次に、図9を用いて、具体的な感度の傾きの補正係数及びオフセット値の補正値に対する測定動作の説明を行う。
駆動される列配線の数に対応した測定データD0aと測定データDmaとからオフセット値の補正値と感度の補正係数とを求めるフローを説明する。ここで、測定データD0aと測定データDmaは測定された測定電圧をAD変換器9によりデジタル値に変換されたものであり、以下のオフセット値の補正値及び感度の補正係数の演算処理は補正値演算部12により行われる。
Next, with reference to FIG. 9, a specific measurement operation for the sensitivity correction coefficient and the offset correction value will be described.
A flow for obtaining the offset correction value and the sensitivity correction coefficient from the measurement data D0a and the measurement data Dma corresponding to the number of column wirings to be driven will be described. Here, the measurement data D0a and the measurement data Dma are obtained by converting the measured measurement voltage into digital values by the AD converter 9, and the following calculation processing of the correction value of the offset value and the sensitivity correction coefficient is the correction value. This is performed by the calculation unit 12.

まず、センサ部4全体の測定データDOaの平均値または所定の設定値を基準DOとして、各交差点のオフセットの補正値αを求める。
α=D0a−D0
次に、測定データDOaと測定データDmaの差△aを求める。この差△aは、検出容量がM倍になったときの検出値の変化量なので、すでに述べたように各交差部の感度に対応している。
そこで、差△aの平均値または所定の設定値を基準差△a0とし、感度の補正係数βを計算する。
ここで、差△aは、
△a=Dma−D0a
と求められるため、補正係数βは、
β=△a0/△a=△a0/(Dma−D0a)
として求められる。
First, an offset correction value α at each intersection is obtained using an average value or a predetermined set value of the measurement data DOa of the entire sensor unit 4 as a reference DO.
α = D0a−D0
Next, a difference Δa between the measurement data DOa and the measurement data Dma is obtained. This difference Δa is the amount of change in the detected value when the detection capacity becomes M times, and thus corresponds to the sensitivity of each intersection as described above.
Therefore, the average value of the difference Δa or a predetermined set value is set as the reference difference Δa0, and the sensitivity correction coefficient β is calculated.
Here, the difference Δa is
Δa = Dma−D0a
Therefore, the correction coefficient β is
β = Δa0 / Δa = Δa0 / (Dma−D0a)
As required.

以上に示したように、補正値演算部12は、各交差部毎に、オフセット値の補正を行う補正値αと、感度の補正を行う補正係数βを求める。
そして、測定値演算部10は、各交差部の容量に対応する測定データDiを以下の式に基づいて補正を行う。各交差部の補正データDcは、
Dc=((Di-αi-D0)×βi)+D0
の式により、補正された結果として求められる。
As described above, the correction value calculator 12 obtains the correction value α for correcting the offset value and the correction coefficient β for correcting the sensitivity for each intersection.
And the measured value calculating part 10 correct | amends the measurement data Di corresponding to the capacity | capacitance of each intersection part based on the following formula | equation. The correction data Dc for each intersection is
Dc = ((Di-αi-D0) × βi) + D0
This is obtained as a corrected result by

例えば、数値例とし、補正値及び補正係数を求める検出動作において、通常の駆動する列配線数に対して、M=3、すなわち駆動する列配線数を3倍としたとき、基準の検出値をD0a=50とし、M=3のときの基準の変位を△a0=100とした場合を検討する。
ここで、交差部の点aは基準値と同じレベルの検出値となっていると仮定すると、通常の列配線数(1本)の場合、測定データD0a=50となり、通常のM倍の数の列配線を駆動した場合、測定データDma=150となる。
このとき、補正係数α=0、補正係数β=1となるので、通常の駆動する列配線数のときの補正された結果は補正データDc0a=50となり、通常駆動するM倍の列配線数としたときの補正された結果は補正データDcma=150となり、すでに述べた測定データD0a及びDmaの対応関係に等しい。
For example, as a numerical example, in the detection operation for obtaining the correction value and the correction coefficient, when M = 3, that is, the number of column wirings to be driven is three times the normal number of column wirings to be driven, the reference detection value is Consider the case where D0a = 50 and the reference displacement when M = 3 is Δa0 = 100.
Here, assuming that the point a at the intersection has a detection value at the same level as the reference value, the measurement data D0a = 50 in the case of the normal number of column wirings (one), which is a normal M-fold number. When the column wiring is driven, the measurement data Dma = 150.
At this time, since the correction coefficient α = 0 and the correction coefficient β = 1, the corrected result when the number of column wirings to be normally driven is correction data Dc0a = 50, and the number of column wirings to be normally driven is M times. In this case, the corrected result is correction data Dcma = 150, which is equal to the correspondence relationship between the measurement data D0a and Dma already described.

一方、交差部の点bは交差部の容量が検出値10に相当するずれ(オフセット値)を有しており、感度が1.1倍のずれを有していると仮定すると、駆動する列配線数に対するそれぞれの検出値として、補正値演算部12において、通常の駆動する列配線数のときの測定データD0bは、
D0b=(50+10)×1.1=66
と求められ、通常のM倍の列配線数を駆動したときの測定データDmbは、
Dmb=66×3=198
と求められる。
On the other hand, assuming that the intersection b has a deviation (offset value) corresponding to the detected value of the capacitance at the intersection, the driving column is assumed to have a deviation of 1.1 times. As the respective detection values for the number of wires, in the correction value calculation unit 12, the measurement data D0b when the number of column wires to be normally driven is
D0b = (50 + 10) × 1.1 = 66
The measurement data Dmb when driving the usual M times the number of column wirings is
Dmb = 66 × 3 = 198
Is required.

このとき、同様に、補正値演算部12において、交差部の点bにおける補正値αと補正係数βは、それぞれ、以下の様に求められる。補正値αは、
α=(66−50)=16
となり、点bにおける、通常駆動する列配線のM倍(3倍)の列配線を駆動したときの測定データDmbと、通常の列配線の駆動数(例えば、3本の列配線のうち中央の1本を選択し、各交差部毎に補正値及び補正係数を求める)の時の測定データD0bと差△bは
△b=198−66=132
として求められる。そして、感度に対する補正係数βは
β=100/132
と求められ、図9(b)に示すように、オフセット値及び感度が基準(ここでは点a)に対応する補正ができることになる。
At this time, similarly, the correction value calculator 12 calculates the correction value α and the correction coefficient β at the intersection point b as follows. The correction value α is
α = (66−50) = 16
The measurement data Dmb when driving the column wiring M times (three times) the column wiring to be normally driven at the point b, and the number of driving of the normal column wiring (for example, the center of the three column wirings) The measurement data D0b and the difference Δb at the time of selecting one and obtaining the correction value and correction coefficient for each intersection are Δb = 198−66 = 132
As required. The sensitivity correction coefficient β is β = 100/132
As shown in FIG. 9B, the offset value and the sensitivity can be corrected corresponding to the reference (here, point a).

そこで、測定値演算部10において、得られた補正値αと補正係数βとにより、測定データDOb、測定データDmbの補正処理を行うと、
Dc0b=((66−16−50)×100/132)+50=50
と求められ、通常の駆動する列配線数としたときの点aの補正された結果D0aの数値と同様となり、
Dcmb=((198−16−50)×100/132)+50=150
と求められ、通常のM倍の列配線数を駆動したときの点aの補正された結果Dmaの数値と同様となり、図9(c)及び(d)に示すように、検出値が対応し、うまく補正されていることが判る。
Therefore, when the measurement value calculation unit 10 corrects the measurement data DOb and the measurement data Dmb with the obtained correction value α and correction coefficient β,
Dc0b = ((66-16-50) × 100/132) + 50 = 50
And is the same as the numerical value of the corrected result D0a of the point a when the number of column wirings to be driven is normal,
Dcmb = ((198-16-50) × 100/132) + 50 = 150
As shown in FIGS. 9 (c) and 9 (d), the detection value corresponds to the numerical value of the corrected result Dma of the point a when driving the normal M-number of column wirings. , You can see that it is well corrected.

上述したように、補正値αはオフセット値を補正し、補正係数βは感度を補正していることがわかり、補正値演算部12と測定値演算部との補正処理は有効に行われている。
また、オフセット値の補正値αと感度の補正係数との算出タイミングを決定の動作については、第1の実施形態と同様に、図11のフローチャートの処理により行われる。
As described above, it can be seen that the correction value α corrects the offset value and the correction coefficient β corrects the sensitivity, and the correction processing between the correction value calculation unit 12 and the measurement value calculation unit is effectively performed. .
The operation of determining the calculation timing of the offset correction value α and the sensitivity correction coefficient is performed by the process of the flowchart of FIG. 11 as in the first embodiment.

本発明の第1の実施形態による容量検出回路を用いた指紋センサの構成を示すブロック図である。It is a block diagram which shows the structure of the fingerprint sensor using the capacity | capacitance detection circuit by the 1st Embodiment of this invention. 図1におけるセンサ部4の構成例を示す概念図である。It is a conceptual diagram which shows the structural example of the sensor part 4 in FIG. 図1におけるセンサ部4を用いた指紋データの測定を説明する概念図である。It is a conceptual diagram explaining the measurement of the fingerprint data using the sensor part 4 in FIG. エリアセンサ型であるセンサ部4において、列配線群2の列配線と、行配線群3の行配線との各々の交差部で形成されるセンサ素子55の構成例を説明する概念図である。5 is a conceptual diagram illustrating a configuration example of a sensor element 55 formed at each intersection of a column wiring of the column wiring group 2 and a row wiring of the row wiring group 3 in the sensor unit 4 of the area sensor type. FIG. 図1における駆動制御回路1及び列配線駆動部5の一構成例を示すブロック図である(第1の実施形態)。FIG. 2 is a block diagram illustrating a configuration example of a drive control circuit 1 and a column wiring drive unit 5 in FIG. 1 (first embodiment). 図1におけるセンサ部4と、チャージアンプ回路6との構成例を説明する概念図である。FIG. 2 is a conceptual diagram illustrating a configuration example of a sensor unit 4 and a charge amplifier circuit 6 in FIG. 1. 従来のオフセット値の補正処理を説明する概念図である。It is a conceptual diagram explaining the correction process of the conventional offset value. 本発明の第1の実施形態におけるオフセット値の補正値と感度の補正係数の算出処理を説明する概念図である。It is a conceptual diagram explaining the calculation process of the correction value of an offset value and the correction coefficient of a sensitivity in the 1st Embodiment of this invention. 本発明の第1の実施形態におけるオフセット値の補正値と感度の補正係数の算出処理を説明する概念図である。It is a conceptual diagram explaining the calculation process of the correction value of an offset value and the correction coefficient of a sensitivity in the 1st Embodiment of this invention. 検出信号及びチャージアンプ回路6の動作を説明する波形図である。FIG. 6 is a waveform diagram for explaining the operation of a detection signal and charge amplifier circuit 6; 補正値検出タイミングを求める動作例を示すフローチャートである。It is a flowchart which shows the operation example which calculates | requires correction value detection timing. 図1における駆動制御回路1A及び列配線駆動部5Aの一構成例を示すブロック図である(第2の実施形態)。FIG. 2 is a block diagram illustrating a configuration example of a drive control circuit 1A and a column wiring drive unit 5A in FIG. 1 (second embodiment). 本発明の第2の実施形態において、通常の駆動に対してM倍の列配線数を駆動させたときの、列配線駆動部5Aの動作を説明する概念図である。In the 2nd Embodiment of this invention, it is a conceptual diagram explaining operation | movement of 5 A of column wiring drive parts when driving the number of column wiring of M times with respect to normal drive. 本発明の第2の実施形態におけるオフセット値の補正値と感度の補正係数の算出処理を説明する概念図である。It is a conceptual diagram explaining the calculation process of the correction value of an offset value and the correction coefficient of a sensitivity in the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

1,1A…駆動制御部
1a…電圧制御回路
1b…駆動電圧レギュレータ
1Aa…駆動パルス発生回路
1Ab…パルス幅制御回路
2…列配線群
3…行配線群
4…センサ部
5,5A…列配線駆動部
51,52,53,54,55,56,57,58…ドライバ回路
59,510,511,512,513,514…ドライバ回路
6…チャージアンプ回路
7…サンプルホールド回路
8…セレクタ回路
9…A/D変換器
10…測定値演算部
11…タイミング制御回路
12…補正値演算部
22…単一パルス発生回路
23…シフトレジスタ
50…基板
51…絶縁膜
52…空隙
54…フィルム
100…容量検出回路
C1…列配線
R1…行配線
DESCRIPTION OF SYMBOLS 1,1A ... Drive control part 1a ... Voltage control circuit 1b ... Drive voltage regulator 1Aa ... Drive pulse generation circuit 1Ab ... Pulse width control circuit 2 ... Column wiring group 3 ... Row wiring group 4 ... Sensor part 5, 5A ... Column wiring drive 5, 5 2, 5 3, 5 4, 5 5, 5 6, 5 7, 5 8,... Driver circuit 59, 510, 511, 512, 513, 514, driver circuit 6, charge amplifier circuit 7, sample hold circuit 8, selector circuit 9, A / D converter 10 ... measurement value calculation unit 11 ... timing control circuit 12 ... correction value calculation unit 22 ... single pulse generation circuit 23 ... shift register 50 ... substrate 51 ... insulating film 52 ... gap 54 ... film 100 ... capacitance detection circuit C1 ... Column wiring R1 ... Row wiring

Claims (7)

複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、
前記列配線を駆動する列配線駆動手段と、
前記行配線に接続され、駆動された列配線との交差部の容量に対応する電流値を測定電圧値に変換して出力する容量検出手段と、
複数の前記測定電圧値から補正係数を求め、この補正係数によりこの測定電圧を補正する補正手段と
を有することを特徴とする容量検出回路。
It is a capacitance detection circuit that detects a change in capacitance at a crossing portion of a column wiring and a row wiring as a voltage value by intersecting a row wiring with respect to a plurality of column wirings,
Column wiring driving means for driving the column wiring;
Capacitance detecting means connected to the row wiring and converting the current value corresponding to the capacitance at the intersection with the driven column wiring into a measured voltage value, and
A capacitance detection circuit comprising: a correction unit that obtains a correction coefficient from a plurality of the measurement voltage values and corrects the measurement voltage by the correction coefficient.
前記補正手段が、前記列配線を複数の電圧値により駆動し、測定される複数の測定電圧値により、補正係数を求めることを特徴とする請求項1記載の容量検出回路。   2. The capacitance detection circuit according to claim 1, wherein the correction means drives the column wiring with a plurality of voltage values and obtains a correction coefficient from the plurality of measured voltage values to be measured. 前記補正手段が、駆動する列配線の本数を変えて得られる複数の測定電圧値により、補正係数を求めることを特徴とする請求項1記載の容量検出回路。   2. The capacitance detection circuit according to claim 1, wherein the correction means obtains a correction coefficient from a plurality of measured voltage values obtained by changing the number of column wirings to be driven. 前記補正手段が、前記複数の測定電圧値から、オフセット及び感度各々に対する補正値を求めることを特徴とする請求項1から請求項3のいずれかに記載の容量検出回路。   4. The capacitance detection circuit according to claim 1, wherein the correction unit obtains a correction value for each of an offset and a sensitivity from the plurality of measured voltage values. 5. 前記補正手段が、前記測定電圧値に基づいて容量検出中か否かの判定を行い、検出中でないと判定した場合に補正値の算出を行うことを特徴とする請求項1から請求項4に記載の容量検出回路。   5. The correction unit according to claim 1, wherein the correction unit determines whether or not a capacitance is being detected based on the measured voltage value, and calculates a correction value when it is determined that the detection is not being performed. The capacitance detection circuit described. 請求項1から請求項5のいずれかに記載の容量検出回路を有することを特徴とする指紋センサ。   A fingerprint sensor comprising the capacitance detection circuit according to claim 1. 複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出方法であり、
前記列配線を駆動する列配線駆動過程と、
前記行配線に接続され、駆動された列配線との交差部の容量に対応する電流値を測定電圧値に変換して出力する容量検出過程と、
複数の前記測定電圧値から補正係数を求め、この補正係数によりこの測定電圧を補正する補正過程と
を有することを特徴とする容量検出方法。

A row detection method is a capacitance detection method for detecting a change in capacitance at a crossing portion of a column wiring and a row wiring as a voltage value by intersecting a row wiring with respect to a plurality of column wirings.
A column wiring driving process for driving the column wiring;
A capacitance detection process for converting a current value corresponding to a capacitance at an intersection with the driven column wiring connected to the row wiring to a measured voltage value and outputting the measurement voltage value;
A capacity detection method comprising: obtaining a correction coefficient from a plurality of the measured voltage values, and correcting the measured voltage by the correction coefficient.

JP2003395235A 2003-11-26 2003-11-26 Capacity detection circuit, its detection method and fingerprint sensor using it Withdrawn JP2005156347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003395235A JP2005156347A (en) 2003-11-26 2003-11-26 Capacity detection circuit, its detection method and fingerprint sensor using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003395235A JP2005156347A (en) 2003-11-26 2003-11-26 Capacity detection circuit, its detection method and fingerprint sensor using it

Publications (1)

Publication Number Publication Date
JP2005156347A true JP2005156347A (en) 2005-06-16

Family

ID=34721056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003395235A Withdrawn JP2005156347A (en) 2003-11-26 2003-11-26 Capacity detection circuit, its detection method and fingerprint sensor using it

Country Status (1)

Country Link
JP (1) JP2005156347A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102901A (en) * 2014-07-03 2014-10-15 宁波摩米创新工场电子科技有限公司 High-precision fingerprint identification system
TWI490455B (en) * 2012-10-12 2015-07-01 Morevalued Technology Co Let Capacitive sensing array device with high sensitivity and electronic apparatus using the same
WO2016112737A1 (en) * 2015-01-13 2016-07-21 深圳市汇顶科技股份有限公司 Fingerprint sensor and correction method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490455B (en) * 2012-10-12 2015-07-01 Morevalued Technology Co Let Capacitive sensing array device with high sensitivity and electronic apparatus using the same
US9322862B2 (en) 2012-10-12 2016-04-26 J-Metrics Techology Co., Ltd Capacitive sensing array device with high sensitivity and electronic apparatus using the same
CN104102901A (en) * 2014-07-03 2014-10-15 宁波摩米创新工场电子科技有限公司 High-precision fingerprint identification system
WO2016112737A1 (en) * 2015-01-13 2016-07-21 深圳市汇顶科技股份有限公司 Fingerprint sensor and correction method thereof
US10643048B2 (en) 2015-01-13 2020-05-05 Shenzhen GOODIX Technology Co., Ltd. Fingerprint sensor and correction method thereof

Similar Documents

Publication Publication Date Title
JP4440603B2 (en) Capacitance detection circuit, detection method, and fingerprint sensor using the same
JP4036798B2 (en) Capacitance detection circuit, detection method, and fingerprint sensor
US7084645B1 (en) Capacitance detecting circuit and method, and fingerprint sensor using the same
US20060049834A1 (en) Capacitance detection circuit and capacitance detection method
KR101816002B1 (en) Capacitance detecting device for fingerprint identification and fingerprint identification apparatus comprising the same
EP1162564B1 (en) Small shape recognizing capacitive sensor device
KR20170019581A (en) Fingerprint sensor, electronic device having the same, and method of operating fingerprint sensor
US9921668B1 (en) Touch panel controller integrated with host processor for dynamic baseline image update
US8476910B2 (en) Capacitive sensor having calibration mechanism and capacitive sensing method
JP2005157643A (en) Capacity detection circuit, detection method, and finger print sensor using the same
KR20170019588A (en) Fingerprint sensors and electronic devices having the same
US20160379032A1 (en) Electric field-type fingerprint identification apparatus and state control method and prosthesis identification method thereof
JP5952398B2 (en) Method and apparatus for sensing and scanning capacitive touch panels
EP3537336A1 (en) Fingerprint sensor and terminal device
US8797277B1 (en) Method for multiple touch position estimation
JP2006155608A (en) Identification method for touch control sensing device
KR20060133330A (en) Method and apparatus for processing signals in liquid crystal display device comprising the unified touch screen
JP2005156347A (en) Capacity detection circuit, its detection method and fingerprint sensor using it
CN108139839B (en) Method and fingerprint sensing system for determining finger movement events
CN112771533A (en) Product-sum arithmetic unit, product-sum arithmetic method, logical operation device, and neuromorphic device
JP4362126B2 (en) Fingerprint data generator, program
US20180321785A1 (en) Touch position detection method, touch panel controller, and electronic device
KR101958413B1 (en) Apparatus For Detecting Fingerprint Using Pipeline Scan Driver
US9979392B2 (en) Capacitive keyboard
TWI775498B (en) Driving device for driving touch display panel and driving method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206