JP2005153062A - 半導体構造の製造方法 - Google Patents

Abstract

【課題】支持基板から分離された可動部であって、構造的に一体化され且つ電気的に分離された２以上の部位からなる可動部を有する半導体構造の製造方法を提供する。
【解決手段】第１の基板の第１の主表面からこの第１の基板を選択的に除去して凹部を形成する凹部形成工程と、この凹部に絶縁体を埋め込む凹部埋め込み工程と、第１の主表面に対向する第２の主表面から第１の基板を一様に除去して、絶縁体が埋め込まれた第１の基板の凸部を残す裏面エッチング工程とを有する。
【選択図】図３

Description

本発明は半導体構造の製造方法に関し、特に、微小電気機械システムによる半導体構造の製造方法に関する。

近年、微小電気機械システム（micro-electro-mechanical systems：ＭＥＭＳ）による静電マイクロアクチュエータを用いた光スイッチ或いは光シャッター等の光デバイスが実用化されている。ＭＥＭＳプロセスによれば、複雑で微細な３次元構造体を形成することが出来る。

従来、少なくとも１つの固定電極あるいは可動電極の凹凸パターンを半導体基板の一方の主面に形成した後、当該半導体基板の凹凸パターンを形成した主面を他の基板に張り付け、前記半導体基板から前記凹凸パターンを分離する微小可動機械の製造方法が知られている（例えば、特許文献１参照）。

また、ＳＯＩウェハを用いて絶縁膜をエッチングすることにより梁構造体を形成する半導体力学量センサにおいて、梁構造体を貫通する溝に耐エッチング性を有する材料を埋め込むことにより、梁構造体を安定して支持するＭＥＭＳプロセスが知られている（例えば、特許文献２参照）。
特許第２６８２１８１号公報（第４頁左欄第３９行目〜４５行目） 特開２０００−１６４８９０号公報（[0008]〜[0009]段落）

特許文献１及び２に示されたＭＥＭＳプロセスにおいて、他の基板（支持基板）に接続されていない可動部を、構造的に結合しながら電気的に分離した２以上の部位になるように形成することが出来なかった。具体的には、特許文献２において、梁構造体は溝に埋め込まれた材料によって支持基板に安定して支持、すなわち接続されるが、支持基板に接続されていない可動部（例えば、可動電極等）に耐エッチング材料は埋め込まれていないため、２以上の部位が結合した１つの可動部を電気的に分離することが出来ない。

本発明の特徴は、第１の基板の第１の主表面からこの第１の基板を選択的に除去して凹部を形成する凹部形成工程と、この凹部に絶縁体を埋め込む凹部埋め込み工程と、第１の主表面に対向する第２の主表面から第１の基板を一様に除去して、絶縁体が埋め込まれた第１の基板の凸部を残す裏面エッチング工程とを有する半導体構造の製造方法であることを要旨とする。

本発明によれば、支持基板から分離された可動部であって、構造的に一体化され且つ電気的に分離された２以上の部位からなる可動部を形成することが出来る半導体構造の製造方法を提供することができる。

以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。

本発明の実施の形態では、ＭＥＭＳ構造の一例として、シリコン等の半導体基板を用いて形成される半導体構造（静電アクチュエータ）について説明する。なお、本発明の実施の形態に係わる技術は、先の出願（特願２００３−３２９８４５号）の周辺技術として位置付けされる。

図１に示すように、本発明の実施の形態に係る半導体構造は、第２の基板１２と、第２の基板１２の上に配置された第１の基板１１とを有し、第１の基板１１内にパターン幅の異なる複数の凸部１３、１４、１５、・・・が形成されている。凸部１３は、第２の基板１２の上に直接、接合されている固定部であるが、凸部１４、１５・・・は、第２の基板１２に接合されていない、すなわち第２の基板１２から分離されている可動部である。また、凸部１５は、構造的に一体化され且つ電気的に分離された２以上の部位からなる。具体的には、凸部１５は、第１の部位１５ａと、第１の部位１５ａに対して構造的に一体化され且つ電気的に分離された第２の部位１５ｃと、第１の部位１５ａと第２の部位１５ｃとの間に配置された絶縁体１５ｂとを有する。

図２（ａ）、図２（ｂ）及び図３（ａ）乃至図３（ｄ）を参照して、図１に示した半導体構造の製造方法を説明する。

（イ）先ず図２（ａ）に示すように、単結晶シリコンからなる第１の基板１１を用意し、熱酸化法或いは化学的気相成長（Chemical vapor deposition：ＣＶＤ）法等を用いて第１の基板１１の第１の主表面上に一様に酸化膜を形成する。スピン塗布法及びフォトリソグラフィ法を用いて、酸化膜の上にレジストパターンを形成し、レジストパターンをエッチングマスクとして、選択的に酸化膜を除去する。残された酸化膜パターン２０は、図１の絶縁体１５ｂ等が形成される領域に対応した開口を有する。

（ロ）酸化膜パターン２０をマスクとして、深掘り（高アスペクト）反応性イオンエッチング（ＤＲＩＥ）法などのドライエッチング方法を使って、第１の基板１１の第１の主表面から第１の基板１１を垂直方向に選択的に除去して、第１の主表面に対して略垂直な凹部２１ａ、２１ｂを形成する。ここまでの工程を「凹部形成工程」と呼ぶ。その後、酸化膜パターン２０を弗化水素酸溶液で除去する。なお、酸化膜パターン２０をマスクとしてＤＲＩＥ法を使う場合、アスペクト比が５０程度の垂直性の高い溝（凹部２１ａ、２１ｂ）を形成できる。また、凹部２１ａ、２１ｂの幅は例えば２μｍ程度である。

（ハ）図２（ｂ）に示すように、熱酸化法を用いて第１の基板１１の第１の主表面及びこれに対向する第２の主表面にそれぞれ一様に酸化膜２２、２３を形成する。この時、凹部２１ａ、２１ｂの内部にも酸化膜２２ａ、２２ｂが埋め込まれる。この工程を「凹部埋め込み工程」と呼ぶ。なお、幅２μｍ程度の凹部２１ａ、２１ｂには、パイロ酸化法を用いた場合、１３時間程度の処理時間で酸化膜２２ａ、２２ｂが埋め込まれる。また、凹部２１ａ、２１ｂの幅は、幅２μｍ程度以下の値において、絶縁耐圧との関係から決定されることが望ましい。

（ニ）埋め込まれた酸化膜２２ａ、２２ｂを残して第１の基板１１の第１の主表面に堆積された酸化膜２２のみを除去する。その後、熱酸化法或いはＣＶＤ法等を用いて第１の基板１１の第１の主表面上に一様に酸化膜を形成する。スピン塗布法及びフォトリソグラフィ法を用いて、酸化膜の上にレジストパターンを形成し、レジストパターンをエッチングマスクとして、選択的に酸化膜を除去する。残された酸化膜パターン２４ａ、２４ｂは、図１の凸部１３、１４、１５、・・・が形成される領域に選択的に形成される。可動部である凸部１４、１５、・・・に対応する酸化膜パターン２４ａの膜厚は、固定部である凸部１３に対応する酸化膜パターン２４ｂに比べて数μｍ〜十数μｍ程度薄く形成されている。

（ホ）図３（ｂ）に示すように、酸化膜パターン２４ａ、２４ｂをマスクとして、ＤＲＩＥ法などのドライエッチング方法を使って、第１の主表面から第１の基板１１を選択的に除去して凸部１３、１４、１５、・・・を形成する。この工程を「凸部形成工程」と呼ぶ。第１の基板１１の第１の主表面から深さ１００μｍ程度、第１の基板１１を垂直方向に選択的に除去する。第１の基板１１のエッチング進行と共に、酸化膜パターン２４ａ、２４ｂも少しづつエッチングされ、エッチング終了時には、酸化膜パターン２４ａ、２４ｂのうち、固定部を構成する凸部１３上の酸化膜パターン２４ｂのみが残り、可動部を構成する凸部１４、１５、・・・上の酸化膜パターン２４ａは総て除去される。更に、酸化膜パターン２４ａが総て除去された後のエッチング終了前の短時間、可動部を構成する凸部１４、１５、・・・の一部も除去されて、凸部１４、１５、・・・の高さは、凸部１３よりも５〜１０μｍ程度低くなる。その後、図３（ｃ）に示すように、酸化膜パターン２４ｂを弗化水素酸溶液で除去する。この時、酸化膜２２ａ、２２ｂは除去されない。

（へ）図３（ｄ）に示すように、単結晶シリコンからなる第２の基板１２を用意し、第１の基板１１の第１の主表面を第２の基板１２の主表面に接合する。この工程を「基板接合工程」と呼ぶ。具体的には、図３（ｄ）に示す第１の基板１１は、図３（ｃ）に示した第１の基板１１の第１及び第２の主表面を入れ替えた状態を示す。第１の基板１１の第１の主表面を第２の基板１２の主表面と重ね合わせた状態で、第１の基板１１と第２の基板１２とを接合する。なお、基板接合工程の前に、第２の基板１２に対する加工処理は施されず、第２の基板１２の主表面は平坦である。したがって、基板接合工程によって固定部となる凸部１３が第２の基板１２に接合され、可動部となる凸部１４、１５、・・・は第２の基板１２から分離し、中空に浮いている。

（ト）最後に、化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）法或いはＤＲＩＥ法などを用いて第１の主表面に対向する第２の主表面から第１の基板を一様に除去して、酸化膜２２ａ、２２ｂが埋め込まれた第１の基板１１の凸部１５、及びその他の凸部１３、１４、・・・を残す。この工程を「裏面エッチング工程」と呼ぶ。この工程により、第２の基板１２から分離していた凸部１４、１５、・・・は、第２の基板１２から分離した可動部となる。以上の工程を経て、図１に示した半導体構造が完成する。酸化膜２２ｂは図１に示した凸部１５の絶縁体１５ｂに相当する。

以上説明したように、図３（ａ）及び図３（ｂ）に示した「凸部形成工程」とは別の工程として、図２（ａ）及び図２（ｂ）に示した「凹部形成工程」及び「凹部埋め込み工程」を実施することで、酸化膜２２ｂが埋め込まれた第１の基板１１の凸部１５を形成することが出来る。すなわち、実施の形態に係わる半導体構造の製造方法によれば、支持基板（第２の基板）１２から分離された可動部１５であって、構造的に一体化され且つ電気的に分離された２以上の部位（１５ａ、１５ｂ）からなる可動部１５を有する半導体構造を形成することが出来る。

なおここでは、「凹部形成工程」及び「凹部埋め込み工程」を実施した後に「凸部形成工程」を実施した場合を示したが、順序を入れ替えて実施しても構わない。

また、図２（ｂ）に示した凹部埋め込み工程において、熱酸化法を用いて酸化膜２２ａ、２２ｂを凹部２１ａ、２１ｂに埋め込む場合を説明したが、凹部埋め込み工程はこれに限定されるものではない。熱酸化法の替わりにＣＶＤ法或いはSpin On Glass（ＳＯＧ）法を用いて酸化膜２２ａ、２２ｂを埋め込んでも構わない。更に、酸化膜２２ａ、２２ｂの替わりに多結晶シリコン膜を凹部２１ａ、２１ｂに埋め込んでも構わない。この場合、ＣＶＤ法及び熱酸化法を用いて多結晶シリコン膜を形成する。なお、パイロ酸化法により形成された酸化膜は、ＴＥＯＳ法やＳＯＧ法により形成された酸化膜よりも膜質は高い。しかし、プロセス時間は、ＴＥＯＳ法やＳＯＧ法の方が短い。したがって、高い絶縁性を必要とする側壁周辺部の凹部だけをパイロ酸化を用いて埋めた後、ＴＥＯＳ法やＳＯＧ法を併用して残りの凹部を埋めることよって、十分な絶縁性及び時間短縮を図ることが出来る。更に、パイロ酸化法で十分な絶縁性を持つ厚みを形成しておけば、残りの部分はＣＶＤ法を用いてポリシリコン膜（多結晶シリコン膜）で埋めても十分な絶縁性及び支持構造を容易に形成することが出来る。

（凹部２１ｂに埋め込まれた絶縁体１５ｂの平面形状の実施例）
図４に示すように、第１の部位１５ａと第２の部位１５ｃは、絶縁体１５ｂ₁により絶縁分離されている。図２（ａ）及び図２（ｂ）に示した凹部２１ｂに埋め込まれた絶縁体１５ｂ₁の平面形状は、絶縁体１５ｂ₁の端部に絶縁体１５ｂ₁の幅よりも大きいダミー溝構造を有する。すなわち、「凹部形成工程」において、凹部２１ｂと同時に、凹部２１ｂの平面形状の端部に凹部２１ｂの幅よりも大きいダミー溝構造を設け、凹部２１ｂ及びダミー溝構造に酸化膜を埋め込む。このことにより、凹部２１ｂに酸化膜を埋め込む熱酸化法において酸素が凹部２１ｂの内部に侵入しやすくなり、凹部２１ｂの内部側壁から酸化膜が、速やかに且つ良好に成長する。なお、ダミー溝構造の形状に特に制約はなく、酸素が侵入しやすい構造であることが重要である。

図５に示すように、図２（ａ）及び図２（ｂ）に示した凹部２１ｂに埋め込まれた絶縁体１５ｂ₂の平面形状において、絶縁体１５ｂ₂の端部の幅は絶縁体１５ｂ₂の中央部よりも狭い。すなわち、「凹部形成工程」において、凹部２１ｂの端部の幅を凹部２１ｂの中央部よりも狭く形成する。このことによって、凹部２１ｂに酸化膜を埋め込む熱酸化法において酸素が凹部２１ｂの内部に侵入しやすくなる。また、中央部から両端の結合が始まり、所望の強度を得られた段階で「凹部埋め込み工程」を終了すればよく、形成時間を必要最小限まで短縮することが出来る。

図６に示すように、図２（ａ）及び図２（ｂ）に示した凹部２１ｂに埋め込まれた絶縁体１５ｂ₃は、鉤型の平面形状を有する。すなわち、「凹部形成工程」において、鉤型の平面形状を有する凹部２１ｂを形成する。このことにより、絶縁体１５ｂ₃を介して結合される第１の部位１５ａ及び第２の部位１５ｃの接合強度を大きくすることが出来る。

上記のように、本発明は、１つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。すなわち、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。

「凹部埋め込み工程」に熱酸化方法を用いることによって、容易に良質の酸化膜を埋め込むことが出来る。

「凹部埋め込み工程」にＣＶＤ法を用いることによって、短時間で容易に酸化膜を埋め込むことが出来る。

「凹部埋め込み工程」にＳＯＧ法を用いることによって、短時間で容易に酸化膜を埋め込むことが出来る。

「凹部埋め込み工程」に熱酸化法及びＣＶＤ法による多結晶シリコン形成を用いることにより短時間で十分な絶縁性を有する絶縁体を容易に埋め込むことが出来る。

本発明の実施の形態に係わる半導体構造を示す断面図である。 図２（ａ）及び図２（ｂ）は、図１に示した半導体構造の製造方法における主要な製造工程の一部分を示す工程断面図である。 図３（ａ）乃至図３（ｄ）は、図１に示した半導体構造の製造方法における主要な製造工程のうち図２（ｂ）に続く残り部分を示す工程断面図である。 図２（ａ）及び図２（ｂ）に示した凹部に埋め込まれた絶縁体の平面形状の第１実施例を示す平面図である。 図２（ａ）及び図２（ｂ）に示した凹部に埋め込まれた絶縁体の平面形状の第２実施例を示す平面図である。 図２（ａ）及び図２（ｂ）に示した凹部に埋め込まれた絶縁体の平面形状の第３実施例を示す平面図である。

符号の説明

１１…第１の基板
１２…第２の基板
１３…凸部
１４…凸部
１５…凸部
１５…可動部
１５ａ…第１の部位
１５ｂ、１５ｂ1、１５ｂ２、１５ｂ３…絶縁体
１５ｃ…第２の部位
２０、２４ａ、２４ｂ…酸化膜パターン
２１ａ、２１ｂ…凹部
２２、２２ａ、２２ｂ…酸化膜

Claims (6)

1. 第１の基板の第１の主表面から前記第１の基板を選択的に除去して凹部を形成する凹部形成工程と、
   前記凹部に絶縁体を埋め込む凹部埋め込み工程と、
   前記第１の主表面に対向する第２の主表面から前記第１の基板を一様に除去して、前記絶縁体が埋め込まれた前記第１の基板の凸部を残す裏面エッチング工程
   とを有することを特徴とする半導体構造の製造方法。
2. 前記第１の主表面から前記第１の基板を選択的に除去して前記凸部を形成する凸部形成工程と、
   前記第１の主表面を第２の基板の主表面に接合する基板接合工程
   とを更に有することを特徴とする請求項１記載の半導体構造の製造方法。
3. 前記凸部は、前記第２の基板から分離された可動部であることを特徴とする請求項１又は２記載の半導体構造の製造方法。
4. 前記凹部形成工程において、前記凹部と同時に、前記凹部の平面形状の端部に前記凹部の幅よりも大きいダミー溝構造を設けることを特徴とする請求項１乃至３何れか１項記載の半導体構造の製造方法。
5. 前記凹部の平面形状において、前記凹部の端部の幅は前記凹部の中央部よりも狭いことを特徴とする請求項１乃至３何れか１項記載の半導体構造の製造方法。
6. 前記凹部は鉤型の平面形状を有することを特徴とする請求項１乃至３何れか１項記載の半導体構造の製造方法。

Images