JP2005136399A - Semiconductor device mounting method and mounting substrate of semiconductor device - Google Patents
Semiconductor device mounting method and mounting substrate of semiconductor device Download PDFInfo
- Publication number
- JP2005136399A JP2005136399A JP2004294968A JP2004294968A JP2005136399A JP 2005136399 A JP2005136399 A JP 2005136399A JP 2004294968 A JP2004294968 A JP 2004294968A JP 2004294968 A JP2004294968 A JP 2004294968A JP 2005136399 A JP2005136399 A JP 2005136399A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrodes
- electrode
- bonding
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、基板の基板電極と、半導体素子の素子電極とを接合することで、上記半導体素子を上記基板に実装して、半導体素子実装基板を生産する半導体素子の実装方法、及び半導体素子実装基板に関する。 The present invention relates to a semiconductor element mounting method for producing a semiconductor element mounting substrate by mounting the semiconductor element on the substrate by bonding the substrate electrode of the substrate and the element electrode of the semiconductor element, and the semiconductor element mounting Regarding the substrate.
従来、このような半導体素子の一例であるLED(LED素子)は、その発光機能を利用して、蛍光灯等の用途に用いられている。しかしながら、LEDにおいては、電圧を付加して発光させることができるものの、それに伴って熱が発生し、この熱の発生によりLEDの発光効率が低下して、発光照度が低下するという問題がある。このような問題を解決するため、従来よりLEDにて発生した熱を、効率的に逃がすための様々な工夫が考え出されている。 Conventionally, LED (LED element) which is an example of such a semiconductor element is used for uses, such as a fluorescent lamp, using the light emission function. However, although an LED can emit light by applying a voltage, heat is generated along with this, and there is a problem that the light emission efficiency of the LED is reduced due to the generation of this heat, and the light emission illuminance is reduced. In order to solve such a problem, various ideas have been devised conventionally for efficiently releasing the heat generated in the LED.
例えば、このような工夫の一つとしては、LEDは基板にバンプを介して接合されているが、このバンプを介して基板に熱を逃がしてやるという手法が用いられている。当該手法においては、バンプの接触面積(伝熱面積)を増加させるため、比較的大きなサイズのバンプ形成に適しているメッキ処理により、当該バンプをメッキバンプとして形成することが行われている。 For example, as one of such contrivances, an LED is bonded to a substrate via a bump, and a technique is used in which heat is released to the substrate via the bump. In this method, in order to increase the contact area (heat transfer area) of the bump, the bump is formed as a plated bump by a plating process suitable for forming a bump having a relatively large size.
このようなLEDを基板に実装する従来の実装方法について、以下に図面を用いて説明する(例えば、特許文献1参照)。 A conventional mounting method for mounting such an LED on a substrate will be described below with reference to the drawings (for example, see Patent Document 1).
LEDの実装方法を模式的に示す模式説明図を図10A及び図10Bに示す。図10Aに示すように、LED501は、図示下面側にアルミニウム(Al)で形成された複数の素子電極の一例であるパッド502を備えている。また、基板503は、LED501の夫々のパッド502の配置と併せて形成された複数の基板電極504を、その図示上面側に備えている。さらに、基板503の夫々の基板電極504には、メッキ法により金(Au)にて形成された突起電極の一例であるバンプ505(以降、バンプ505という)が形成されている。
10A and 10B are schematic explanatory views schematically showing the LED mounting method. As shown in FIG. 10A, the
図10Aに示すように、LED501の図示上面を吸着ノズル510にて吸着保持して、吸着ノズル510を基板503に対して水平方向に相対的に移動させることにより、LED501の夫々のパッド502と、基板503の夫々のバンプ505との位置合わせを行なう。その後、吸着ノズル510を下降させることにより、夫々のバンプ505と夫々のパッド502との互いの当接を行なう。
As shown in FIG. 10A, the upper surface of the
次に、図10Bに示すように、この当接状態を保持しながら、吸着ノズル510よりLED501に対して超音波振動を付与する。これにより、夫々のバンプ505と夫々のパッド502との接触部分において、金属接合が行なわれ、LED501が基板503に実装される。
Next, as shown in FIG. 10B, ultrasonic vibration is applied to the
なお、それぞれのバンプ505は、基板503のそれぞれの基板電極504上に形成されている場合の他に、LED501のそれぞれのパッド502上に形成されているような場合や、それぞれの基板電極504及びパッド502の両方に形成されているような場合がある。
In addition to the case where each
ここで、従来の実装方法において用いられているメッキ法による金バンプ505の一般的な形成方法について、図13に示すフローチャートを用いて説明する。
なお、図13のフローチャートにおいては、半導体素子側にバンプ505が形成されるような場合について説明するものとする。
Here, a general method of forming the
In the flowchart of FIG. 13, a case where the
まず、図13のフローチャートにおけるステップS1において、半導体素子(例えば、LED)となるウェハの受け入れが行なわれる。その後、ステップS2において、ウェハにおける素子電極が形成されている表面に、メッキ共通電極膜(UBM)が、例えばスパッタリングにより行なわれる。その後、ステップS3において、このUBMの表面に、メッキバンプの型がパターニングされながら、メッキ用レジスト膜が形成される。 First, in step S1 in the flowchart of FIG. 13, a wafer to be a semiconductor element (for example, LED) is received. Thereafter, in step S2, a plating common electrode film (UBM) is performed, for example, by sputtering on the surface of the wafer where the element electrodes are formed. Thereafter, in step S3, a plating resist film is formed on the surface of the UBM while patterning a plating bump mold.
その後、ステップS4において、上記メッキ用レジスト膜を用いて、電解メッキにより金バンプの形成が行なわれる。その後、ステップS5において、形成された金バンプの周囲に存在しているメッキ用レジスト膜の剥離が行なわれ、当該メッキ用レジスト膜が取り除かれる。さらにその後、ステップS6にて、UBMに対してエッチングが施され、UBMの膜厚が薄膜化される。最後に、ステップS7にて、形成された金バンプに対して、検査が行なわれて、金バンプの形成工程が完了する。 Thereafter, in step S4, gold bumps are formed by electrolytic plating using the plating resist film. Thereafter, in step S5, the plating resist film existing around the formed gold bump is peeled off, and the plating resist film is removed. Thereafter, in step S6, the UBM is etched to reduce the thickness of the UBM. Finally, in step S7, the formed gold bumps are inspected to complete the gold bump forming process.
しかしながら、このような半導体素子の実装方法では、上述のように、LED501にメッキ法により形成されているバンプ505が大きなサイズとなっており、それに伴って、夫々のバンプ505と夫々の基板電極504との上記当接時における接触面積も大きくなるため、超音波振動にて接合のための十分な振動を付与することができない場合や、接合のための超音波振動の付加時間が長くなる場合が生じ得る。このような場合にあっては、LED501と基板503とを確実に接合することが困難となる場合があるという問題がある。このような問題は、それぞれのバンプ501がLED501側に形成されている場合だけでなく、図10A及び図10Bに示すように、基板503側に形成されているような場合であっても同様に生じる。
However, in such a semiconductor element mounting method, as described above, the
具体的な接合不良の発生について、図11A、図11B、及び図11Cの模式説明図を用いて説明する。なお、図11A、図11B、及び図11Cの模式説明図においては、LED501側にそれぞれのバンプ505が形成されている場合について示している。
A specific occurrence of bonding failure will be described with reference to schematic explanatory views of FIGS. 11A, 11B, and 11C. In the schematic explanatory views of FIGS. 11A, 11B, and 11C, the case where each
図11Aに示すように、超音波振動に付与により夫々のバンプ505と夫々の基板電極504との間で金属接合が始まり、当該金属接合が進行すると、図11Bに示すように、次に、夫々のバンプ505とLED501の夫々のパッド502との超音波振動付与による接合が進行する。この金で形成されているバンプ505とアルミニウムで形成されているパッド502との接合が進行すると、金とアルミニウムの拡散が進行し、図11Cに示すように、夫々のバンプ505の図示上部にアルミニウムと金の合金層505aが形成され、さらなる超音波振動の付加により当該合金層505aが増加する。この合金層505aは、金で形成されているバンプ505と比べて、硬くてもろいという特性を有しているため、超音波振動の付加によりLED501の本体に応力集中が生じ、LED501にクラックが発生する場合がある。特に、このような問題は、大きなサイズのバンプ501が用いられることに起因する接合時間の長時間化により顕著となる。
As shown in FIG. 11A, metal bonding is started between each
また、LED501において、夫々のバンプ505はメッキ法により形成されているため、図12Aに示すように、夫々のバンプ505の形成高さが微小に異なる場合が多い。このような場合にあっては、図12Bに示すように、その形成高さが高い方のバンプ505が基板503の基板電極504に先に接触することにより、当該バンプ505が形成高さの低いバンプ505よりも早く接合が完了することとなる。図12Cに示すように、一方のバンプ505が先に接合完了となった後も、他方のバンプ505の接合のための超音波振動の付与を継続すると、上記一方のバンプ505に応力集中が生じ、クラックの発生を伴う場合がある。
Further, in the
また、このような夫々のバンプ505の形成高さを均一なものとするため、夫々の形成高さを揃えるような処理を予め施すことが考えられるが、夫々のバンプ505はメッキ法で形成されているため硬く、上記処理としては研磨処理を行なう必要があるものの、当該研磨処理には、多くの処理時間と労力を要するという問題がある。
Further, in order to make the formation heights of the
また、LED501の夫々のパッド502に、大きなサイズのバンプ505を形成するために採用されているメッキ法では、上述のように多くの処理工程を要し、時間と労力が必要である。例えば、上記メッキ法を施すのに、3日間程度の時間を要する場合がある。また、上記メッキ法で形成された夫々のバンプ505に対しては、検査工程を施す必要があり、さらに時間と労力を必要とする。
In addition, the plating method employed for forming the
一方、このような種々の問題点を伴う超音波振動付与による接合を行なわずに、LEDの夫々のパッドに半田バンプを形成して、夫々の半田バンプをリフローしてLEDと基板との接合を行なうことも考えられる。しかしながら、このような半田バンプを用いたリフロー実装方法においては、半田バンプを溶融させるため、例えば、238℃以上に夫々の半田バンプを加熱する必要があるのに対して、LEDの許容温度は200℃以下程度であることより、当該リフロー実装方法をLEDの実装に適用することはできない。また、当該リフローの際にLEDの発光面がリフロー雰囲気中のガス成分等により汚染されて、その発光機能が低下されてしまうという問題もある。 On the other hand, solder bumps are formed on the respective pads of the LEDs without performing bonding by applying ultrasonic vibration accompanied with such various problems, and the solder bumps are reflowed to bond the LED and the substrate. It can also be done. However, in such a reflow mounting method using solder bumps, in order to melt the solder bumps, for example, each solder bump needs to be heated to 238 ° C. or higher. The reflow mounting method cannot be applied to LED mounting because the temperature is about ℃ or less. There is also a problem that the light emitting surface of the LED is contaminated with gas components or the like in the reflow atmosphere during the reflow, and the light emitting function is deteriorated.
また、半導体素子がLEDではなく、仮に上記許容温度が238℃以上であるような場合であっても、半田の使用に伴うフラックスの供給工程及び洗浄工程が必要となり、当該リフロー実装方法の実施には、時間と労力を要することとなる。また、このような半田の使用は、近年の環境問題に対処するための鉛フリー対応に反することとなる。 In addition, even if the semiconductor element is not an LED and the allowable temperature is 238 ° C. or higher, a flux supply process and a cleaning process associated with the use of solder are necessary, and the reflow mounting method is implemented. Takes time and effort. Also, the use of such solder is contrary to the lead-free measures for dealing with recent environmental problems.
従って、本発明の目的は、上記問題を解決することにあって、超音波振動の付与により、基板の基板電極と半導体素子の素子電極とを接合することによる半導体素子の基板への実装において、上記超音波振動の付与に伴う接合不良の発生を低減させて、確実かつ効率的な接合を行なうことができる半導体素子の実装方法、及び半導体素子実装基板を提供することにある。 Accordingly, an object of the present invention is to solve the above-described problem, and in mounting the semiconductor element on the substrate by bonding the substrate electrode of the substrate and the element electrode of the semiconductor element by applying ultrasonic vibration, An object of the present invention is to provide a semiconductor element mounting method and a semiconductor element mounting substrate capable of reducing the occurrence of bonding failure due to the application of ultrasonic vibration and performing reliable and efficient bonding.
上記目的を達成するために、本発明は以下のように構成する。 In order to achieve the above object, the present invention is configured as follows.
本発明の第1態様によれば、基板が有する基板電極に接合可能な素子電極を有する半導体素子を、上記基板電極と上記素子電極とを接合することで、上記基板に実装する半導体素子の実装方法において、
上記素子電極と上記基板電極との間にペースト状の導電性材料にて形成された接合部材を配置して、上記素子電極と上記基板電極とを上記接合部材を介在させて当接させ、
上記当接状態において、上記接合部材、並びに上記素子電極又は上記基板電極に超音波振動を付与することにより、上記接合部材と上記基板電極及び上記素子電極とを接合させる半導体素子の実装方法を提供する。
According to the first aspect of the present invention, a semiconductor element having a device electrode that can be bonded to a substrate electrode of a substrate is mounted on the substrate by bonding the substrate electrode and the device electrode. In the method
A bonding member formed of a paste-like conductive material is disposed between the element electrode and the substrate electrode, and the element electrode and the substrate electrode are brought into contact with each other with the bonding member interposed therebetween,
Provided is a semiconductor element mounting method in which the bonding member is bonded to the substrate electrode and the element electrode by applying ultrasonic vibration to the bonding member and the element electrode or the substrate electrode in the contact state. To do.
本発明の第2態様によれば、基板が有する夫々の基板電極に接合可能な複数の素子電極を有する半導体素子を、上記夫々の基板電極と上記夫々の素子電極とを接合することで、上記基板に実装する半導体素子の実装方法において、
上記各々の素子電極と上記各々の基板電極との間にペースト状の導電性材料にて形成された接合部材を配置して、上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材を介在させて当接させ、
上記当接状態において、上記夫々の接合部材、並びに上記夫々の素子電極又は上記基板電極に超音波振動を付与することにより、上記各々の接合部材と上記各々の基板電極及び上記各々の素子電極とを接合させる半導体素子の実装方法を提供する。
According to the second aspect of the present invention, the semiconductor element having a plurality of element electrodes that can be bonded to the respective substrate electrodes of the substrate is bonded to the respective substrate electrodes and the respective element electrodes, thereby In the mounting method of the semiconductor element mounted on the substrate,
A bonding member formed of a paste-like conductive material is disposed between each element electrode and each substrate electrode, and each element electrode and each substrate electrode are bonded to each other. Abutting through the members,
In the contact state, by applying ultrasonic vibration to the respective bonding members and the respective element electrodes or the substrate electrodes, the respective bonding members, the respective substrate electrodes, and the respective element electrodes, Provided is a method for mounting a semiconductor element that joins.
本発明の第3態様によれば、上記記夫々の基板電極又は上記夫々の素子電極に、上記ペースト状の導電性材料を塗布又は印刷にて供給し、
当該供給されたペースト状の導電性材料にエネルギを付与することで上記夫々の接合部材を形成し、
上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材を介在させて当接させる第2態様に記載の半導体素子の実装方法を提供する。
According to the third aspect of the present invention, the paste-like conductive material is supplied or applied to each of the substrate electrodes or each of the element electrodes,
Each of the joining members is formed by applying energy to the supplied paste-like conductive material,
The semiconductor element mounting method according to the second aspect, in which each of the element electrodes and each of the substrate electrodes are brought into contact with each other with the respective joining members interposed therebetween.
本発明の第4態様によれば、上記ペースト状の導電性材料の供給を行なった後、上記エネルギを付与することで、当該ペースト状の導電性材料により形成された形状の安定化を図って、上記夫々の接合部材の形成を行なう第3態様に記載の半導体素子の実装方法を提供する。 According to the fourth aspect of the present invention, after the paste-like conductive material is supplied, the energy is applied to stabilize the shape formed by the paste-like conductive material. A method for mounting a semiconductor element according to the third aspect for forming each of the joining members is provided.
本発明の第5態様によれば、上記ペースト状の導電性材料は金ナノペーストであって、上記接合材料は当該金ナノペーストに上記エネルギが付与されることで生成された金属膜である第3態様又は第4態様に記載の半導体素子の実装方法を提供する。 According to a fifth aspect of the present invention, the paste-like conductive material is a gold nanopaste, and the bonding material is a metal film generated by applying the energy to the gold nanopaste. A method for mounting a semiconductor device according to the third aspect or the fourth aspect is provided.
本発明の第6態様によれば、上記各々の接合部材を介在させながら、上記各々の素子電極を上記各々の基板電極に対して相対的に押圧し、上記夫々の接合部材を変形させることにより、上記各々の素子電極と上記各々の基板電極との上記各々の接合部材を介在させての当接を行なう第3態様から第5態様のいずれか1つに記載の半導体素子の実装方法を提供する。 According to the sixth aspect of the present invention, by pressing the respective element electrodes relative to the respective substrate electrodes while interposing the respective bonding members, the respective bonding members are deformed. The method for mounting a semiconductor element according to any one of the third to fifth aspects, wherein the contact between each element electrode and each substrate electrode through the respective joining members is provided. To do.
本発明の第7態様によれば、個々の上記基板電極又は個々の上記素子電極に、複数の上記接合部材を形成する第3態様から第6態様のいずれか1つに記載の半導体素子の実装方法を提供する。 According to a seventh aspect of the present invention, there is provided mounting of the semiconductor element according to any one of the third to sixth aspects, wherein a plurality of the joining members are formed on each of the substrate electrodes or the individual element electrodes. Provide a method.
本発明の第8態様によれば、上記夫々の接合部材への上記超音波振動の付与は、上記半導体素子における上記夫々の素子電極の形成面と逆側の面である被保持面が、部品保持部材の保持面にて保持された状態にて、上記部品保持部材により上記半導体素子を通して上記超音波振動の付与が行なわれる第3態様から第7態様のいずれか1つに記載の半導体素子の実装方法を提供する。 According to the eighth aspect of the present invention, the application of the ultrasonic vibration to each of the joining members is such that the held surface, which is the surface opposite to the formation surface of each of the element electrodes in the semiconductor element, is a component. The semiconductor element according to any one of the third to seventh aspects, wherein the ultrasonic vibration is applied through the semiconductor element by the component holding member while being held by the holding surface of the holding member. Provide an implementation method.
本発明の第9態様によれば、上記半導体素子は、上記夫々の素子電極として、互いに厚さ寸法が異なるP型電極とN型電極とを有し、
上記P型電極と上記N型電極との厚さ寸法の異なりによる上記各々の素子電極と上記各々の基板電極との間の距離寸法の相違に応じて、上記夫々の接合部材の厚さ寸法が異なるように、上記夫々の接合部材の形成を行なう第3態様から第8態様のいずれか1つに記載の半導体素子の実装方法を提供する。
According to a ninth aspect of the present invention, the semiconductor element has a P-type electrode and an N-type electrode having different thickness dimensions as the respective element electrodes,
Depending on the difference in distance between each element electrode and each substrate electrode due to the difference in thickness between the P-type electrode and the N-type electrode, the thickness dimension of each of the bonding members is As differently, the semiconductor element mounting method according to any one of the third aspect to the eighth aspect, in which the respective joining members are formed, is provided.
本発明の第10態様によれば、上記半導体素子は上記夫々の素子電極に形成された複数の突起電極を有し、
上記各々の突起電極又は上記各々の基板電極に上記ペースト状の導電性材料を供給するとともに、当該ペースト状の導電性材料にエネルギを付与することで、上記夫々の接合部材を形成し、
上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材及び上記各々の突起電極とを介在させて当接させる第2態様に記載の半導体素子の実装方法を提供する。
According to a tenth aspect of the present invention, the semiconductor element has a plurality of protruding electrodes formed on the respective element electrodes,
While supplying the paste-like conductive material to each of the protruding electrodes or each of the substrate electrodes, and applying energy to the paste-like conductive material, the respective bonding members are formed,
The semiconductor element mounting method according to the second aspect, in which each of the element electrodes and each of the substrate electrodes are brought into contact with each of the bonding members and the protruding electrodes, respectively.
本発明の第11態様によれば、上記夫々の突起電極は、メッキ法により導電性材料を用いて形成される第10態様に記載の半導体素子の実装方法を提供する。 According to an eleventh aspect of the present invention, there is provided the semiconductor element mounting method according to the tenth aspect, wherein each protruding electrode is formed using a conductive material by a plating method.
本発明の第12態様によれば、上記半導体素子は、上記夫々の素子電極として、互いに厚さ寸法が異なるP極電極とN極電極とを有し、
上記夫々の素子電極の厚さ寸法の異なりに基づく上記夫々の突起電極の先端高さ位置の異なりにより生じる上記各々の突起電極の先端と上記各々の基板電極との間の距離寸法の相違に応じて、上記夫々の接合部材の厚さ寸法が異なるように、上記夫々の接合部材の供給を行なう第10態様又は第11態様に記載の半導体素子の実装方法を提供する。
According to a twelfth aspect of the present invention, the semiconductor element includes a P-pole electrode and an N-pole electrode having different thickness dimensions as the respective element electrodes,
Depending on the difference in distance between the tip of each protruding electrode and each substrate electrode caused by the difference in the height of the tip of each protruding electrode based on the difference in thickness of each element electrode Then, the semiconductor element mounting method according to the tenth aspect or the eleventh aspect, in which the respective joining members are supplied so that the thickness dimensions of the respective joining members are different, is provided.
本発明の第13態様によれば、上記基板は上記夫々の基板電極に形成された複数の突起電極を有し、
上記各々の突起電極又は上記各々の素子電極に上記ペースト状の導電性材料を供給するとともに、当該ペースト状の導電性材料にエネルギを付与することで、上記夫々の接合部材を形成し、
上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材及び上記各々の突起電極とを介在させて当接させる第2態様に記載の半導体素子の実装方法を提供する。
According to a thirteenth aspect of the present invention, the substrate has a plurality of protruding electrodes formed on the respective substrate electrodes,
While supplying the paste-like conductive material to each of the protruding electrodes or each of the element electrodes, and applying energy to the paste-like conductive material, the respective bonding members are formed,
The semiconductor element mounting method according to the second aspect, in which each of the element electrodes and each of the substrate electrodes are brought into contact with each of the bonding members and the protruding electrodes, respectively.
本発明の第14態様によれば、上記半導体素子は、上記夫々の素子電極として、互いに厚さ寸法が異なるP極電極とN極電極とを有し、
上記夫々の素子電極の厚さ寸法の異なりにより生じる上記夫々の素子電極と上記各々の突起電極の先端との間の距離寸法の相違に応じて、上記夫々の接合部材の厚さ寸法が異なるように、上記夫々の接合部材の供給を行なう第13態様に記載の半導体素子の実装方法を提供する。
According to a fourteenth aspect of the present invention, the semiconductor element has a P-pole electrode and an N-pole electrode having different thickness dimensions as the respective element electrodes,
According to the difference in the distance between the respective element electrode and the tip of each protruding electrode caused by the difference in the thickness of each of the element electrodes, the thickness of each of the bonding members may be different. Furthermore, the semiconductor element mounting method according to the thirteenth aspect for supplying the respective joining members is provided.
本発明の第15態様によれば、上記半導体素子の上記夫々の素子電極と、上記基板の上記夫々の基板電極との上記夫々の接合部材を介在させての上記当接の前に、上記基板における上記夫々の基板電極に対して、プラズマ洗浄処理を施す第3態様から第14態様のいずれか1つに記載の半導体素子の実装方法を提供する。 According to a fifteenth aspect of the present invention, before the contact of the respective element electrodes of the semiconductor element and the respective substrate electrodes of the substrate with the respective joining members interposed therebetween, the substrate A method for mounting a semiconductor device according to any one of the third to fourteenth aspects is provided, in which a plasma cleaning process is performed on each of the substrate electrodes.
本発明の第16態様によれば、上記半導体素子の上記夫々の素子電極と上記基板の上記夫々の基板電極との上記夫々の接合部材を介在させての接合の後、当該接合部分の周囲を絶縁材料にて封止処理を行なう第3態様から第15態様のいずれか1つに記載の半導体素子の実装方法を提供する。 According to the sixteenth aspect of the present invention, after joining the respective element electrodes of the semiconductor element and the respective substrate electrodes of the substrate through the respective joining members, the periphery of the joined portion is formed. A method for mounting a semiconductor element according to any one of the third to fifteenth aspects, in which a sealing process is performed with an insulating material.
本発明の第17態様によれば、上記半導体素子は、LED素子であり、上記夫々の接合部材は、上記LED素子への電圧付加により発生する熱を上記基板側へ伝熱させる機能を有している第3態様から第16態様のいずれか1つに記載の半導体素子の実装方法を提供する。 According to a seventeenth aspect of the present invention, the semiconductor element is an LED element, and each of the joining members has a function of transferring heat generated by voltage application to the LED element to the substrate side. A method for mounting a semiconductor device according to any one of the third to sixteenth aspects is provided.
本発明の第18態様によれば、複数の基板電極を有する基板と、
上記夫々の基板電極と電気的に接合可能な複数の素子電極を有する半導体素子と、
上記各々の基板電極と上記各々の素子電極との間に配置され、金ナノペーストにエネルギが付与されることにより金属膜化されて形成された複数の接合部材とを備え、
上記各々の接合部材は、上記各々の基板電極又は上記各々の素子電極と凝着により接合されることにより、上記各々の基板電極と上記各々の素子電極とが上記各々の接合部材を介在して接合されて、上記半導体素子が上記基板に実装されていることを特徴とする半導体素子実装基板を提供する。
According to an eighteenth aspect of the present invention, a substrate having a plurality of substrate electrodes;
A semiconductor element having a plurality of element electrodes electrically connectable to the respective substrate electrodes;
A plurality of bonding members disposed between each of the substrate electrodes and each of the element electrodes and formed into a metal film by applying energy to the gold nanopaste;
The respective bonding members are bonded to the respective substrate electrodes or the respective element electrodes by adhesion, so that the respective substrate electrodes and the respective element electrodes are interposed with the respective bonding members. Provided is a semiconductor element mounting substrate, wherein the semiconductor element is mounted on the substrate by bonding.
本発明の第19態様によれば、複数の基板電極を有する基板に、複数の素子電極を有する半導体素子を実装する半導体素子の実装方法において、
上記夫々の素子電極と上記夫々の基板電極との間に、ペースト状の導電性材料にエネルギが付与されることにより形成された接合部材を夫々配置し、上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材を介在させながら、上記夫々の素子電極を上記夫々の基板電極に対して相対的に押圧し、上記夫々の接合部材を変形させることにより、上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材を介在させて当接させることを特徴とする半導体素子の実装方法を提供する。
According to a nineteenth aspect of the present invention, in the semiconductor element mounting method of mounting a semiconductor element having a plurality of element electrodes on a substrate having a plurality of substrate electrodes,
A bonding member formed by applying energy to the paste-like conductive material is disposed between each of the element electrodes and each of the substrate electrodes, and each of the element electrodes and each of the substrates is disposed. Each of the element electrodes is deformed by pressing the respective element electrodes relative to the respective substrate electrodes while interposing the respective bonding members with the electrodes, and deforming the respective bonding members. A method of mounting a semiconductor element is provided, wherein each of the substrate electrodes is brought into contact with each of the bonding members.
本発明の上記第1態様又は上記第2態様によれば、半導体素子の夫々の素子電極や基板の夫々の基板電極は、その硬度が例えば70〜90HV程度と高いため、両者を互いに当接させた状態で超音波振動を付与するだけでは、十分な接触面積を確保することができず、十分な金属接合を施すことが困難であるのに対して、夫々の素子電極と夫々の基板電極との間に、軟らかい材料であるペースト状の導電性材料で形成された接合部材を配置させて、上記素子電極や基板電極の硬度よりも十分に低い硬度を有する上記夫々の接合部材を介在させて、上記夫々の素子電極と上記夫々の基板電極とを当接させながら、超音波振動の付与を行なうことで、十分な金属接合を行なうことができる。 According to the first aspect or the second aspect of the present invention, each element electrode of the semiconductor element and each substrate electrode of the substrate have a high hardness of about 70 to 90 HV, for example. However, it is difficult to secure a sufficient contact area simply by applying ultrasonic vibration in a state in which the element electrode and each substrate electrode are used. In between, a bonding member formed of a paste-like conductive material which is a soft material is disposed, and the respective bonding members having hardness sufficiently lower than the hardness of the element electrode and the substrate electrode are interposed. Sufficient metal bonding can be performed by applying ultrasonic vibration while bringing the element electrodes and the substrate electrodes into contact with each other.
すなわち、当該当接の際に、上記素子電極や上記基板電極と比べて軟らかいという性質を有する上記夫々の接合部材を、上記夫々の素子電極と上記基板電極との間で押圧して、微小に変形させることにより、上記夫々の素子電極と上記夫々の基板電極とを上記夫々の接合部材を介在させて、確実に当接することができる。また、この当接の際に、上記夫々の素子電極又は上記夫々の基板電極と上記夫々の接合部材との当接部分には、十分な接合面積(接触面積)が確保されることとなる。このような状態で、超音波振動を付与することで、上記十分な接合面積にて、確実にかつ十分な接合強度でもって、金属接合を行なうことができ、安定した接合を行なうことができる。 That is, at the time of the contact, each of the bonding members having a property that is softer than the element electrode or the substrate electrode is pressed between the element electrode and the substrate electrode to make a minute amount. By deforming, the respective element electrodes and the respective substrate electrodes can be reliably brought into contact with each other through the respective bonding members. Further, at the time of this contact, a sufficient bonding area (contact area) is secured at the contact portion between each of the element electrodes or each of the substrate electrodes and each of the bonding members. By applying ultrasonic vibration in such a state, metal bonding can be performed reliably and with sufficient bonding strength in the above-described sufficient bonding area, and stable bonding can be performed.
本発明の上記第3態様又は上記第4態様によれば、上記夫々の接合部材の配置は、上記夫々の素子電極又は上記夫々の基板電極に、上記ペースト状の導電性材料を塗布又は印刷の手段を用いることで供給した後、当該供給されたペースト状の導電性材料にエネルギを付与することで上記それぞれの接合部材の形成を行なうことができる。すなわち、上記導電性材料が軟らかいという性質を有するペースト状のものであることにより、このような塗布又は印刷の手段を用いることができる。さらに、このような軟らかい状態の導電性材料に対して、上記エネルギの付与、例えば、熱エネルギ、超音波エネルギ、又は電子線を付与することにより、当該ペースト状の導電性材料の形状を安定化させることができる。このような安定化を行うことで、上記それぞれの接合部材が外力が付加されることで容易に変形可能でありながら、外力が付与されない状態ではその形状を安定させた状態で保持可能とすることができる。従って、このような塗布又は印刷の手段が用いられることにより、上記導電性材料の供給量を高精度に制御することができ、上記夫々の接合部材の形成を高い精度でもって行なうことが可能となるとともに、軟らかいという性質を有する上記ペースト状の導電性材料の供給により形成された形状を安定化させた状態で保持して、より確実な当接及び接合を行なうことができる。 According to the third aspect or the fourth aspect of the present invention, each of the bonding members is arranged by applying or printing the paste-like conductive material on each of the element electrodes or each of the substrate electrodes. After supplying by using the means, each of the joining members can be formed by applying energy to the supplied paste-like conductive material. That is, such a coating or printing means can be used because the conductive material is a paste having a soft property. Further, the above-mentioned energy is applied to such a soft conductive material, for example, thermal energy, ultrasonic energy, or electron beam is applied to stabilize the shape of the paste-like conductive material. Can be made. By performing such stabilization, each of the joining members can be easily deformed by applying an external force, but can be held in a stable state when no external force is applied. Can do. Therefore, by using such a coating or printing means, the supply amount of the conductive material can be controlled with high accuracy, and the formation of the respective joining members can be performed with high accuracy. At the same time, the shape formed by supplying the paste-like conductive material having a soft property can be held in a stabilized state, and more reliable contact and joining can be performed.
本発明のその他の態様によれば、上記ペースト状の導電性材料が、金ナノペーストであることにより、導電性、熱伝導性、及び耐酸化性等の点で適した接合部材を形成することができる。特に、上記金ナノペーストが用いられることにより、当該金ナノペーストに対して、上記エネルギを付与を行って、金属膜を形成することができ、より安定かつ確実な接合を実現することができる。 According to another aspect of the present invention, the paste-like conductive material is a gold nanopaste, thereby forming a joining member suitable in terms of conductivity, thermal conductivity, oxidation resistance, and the like. Can do. In particular, by using the gold nanopaste, it is possible to apply the energy to the gold nanopaste to form a metal film, thereby realizing more stable and reliable bonding.
また、上記各々の接合部材を介在させながら、上記各々の素子電極を上記各々の基板電極に対して相対的に押圧し、上記夫々の接合部材を変形させることにより、上記各々の素子電極と上記各々の基板電極との上記各々の接合部材を介在させての当接を行なうことにより、上記夫々の素子電極の形成厚さや上記夫々の基板電極の形成厚さにバラツキが存在しているような場合であっても、当該バラツキを上記夫々の接合部材を変形させることで吸収することができ、確実な接合を行なうことができる。 Further, while interposing each of the bonding members, the respective element electrodes are pressed against each of the substrate electrodes, and the respective bonding members are deformed, whereby each of the element electrodes and the above-described bonding members are deformed. By making contact with each of the substrate electrodes through the respective joining members, there is a variation in the formation thickness of the respective element electrodes and the formation thickness of the respective substrate electrodes. Even if it is a case, the said dispersion | variation can be absorbed by deform | transforming said each joining member, and reliable joining can be performed.
また、個々の上記基板電極又は個々の上記素子電極に、複数の上記接合部材を形成することにより、上記接合部材の形成高さに対する形成幅の比率を低減させることができ、上記超音波振動に付与により、上記夫々の接合部材がより変形しやすい形状とすることができる。よって、上記接合のための上記超音波振動の付与時間を短縮化することができ、より効率的かつ安定した超音波振動の付与による接合を行なうことができる。 Further, by forming a plurality of the joining members on each of the substrate electrodes or the individual element electrodes, the ratio of the formation width to the formation height of the joining members can be reduced, and the ultrasonic vibration can be reduced. By giving, it can be set as the shape which each said joining member deform | transforms more easily. Therefore, the application time of the ultrasonic vibration for the bonding can be shortened, and bonding by applying ultrasonic vibration more efficiently and stably can be performed.
また、上記夫々の素子電極であるP型電極とN型電極の形成厚さが相違するという特徴を有する上記半導体素子における上記夫々の素子電極の先端と、上記基板の上記夫々の基板電極との間の距離寸法の相違に応じて、上記導電性材料、例えば、金ナノペーストをその供給量を調整しながら、夫々の厚さ寸法が異なるように上記夫々の接合部材を形成することにより、上記P型電極と上記N型電極との形成厚さ(高さ)の異なりに対処しながら、確実かつ安定した実装を行なうことができる。すなわち、このように上記夫々の素子電極の形成厚さが異なっているような場合であっても、当該異なりを上記夫々の接合部材にて調整して、上記半導体素子と上記基板との間の水平度を保ちながら、上記半導体素子の実装を行なうことができる。特にこのような効果は、上記半導体素子が、上述の特徴を有するLED素子であるような場合に効果的に得ることができる。 Further, the tip of each element electrode in the semiconductor element having a feature that the formation thicknesses of the P-type electrode and the N-type electrode as the respective element electrodes are different from each other and the respective substrate electrodes of the substrate. By adjusting the supply amount of the conductive material, for example, gold nano paste, according to the difference in distance dimension between the above, by forming the respective joining members so that the respective thickness dimensions are different, While coping with the difference in formation thickness (height) between the P-type electrode and the N-type electrode, it is possible to perform reliable and stable mounting. That is, even when the formation thicknesses of the respective element electrodes are different from each other, the difference is adjusted by the respective bonding members, and the difference between the semiconductor element and the substrate is adjusted. The semiconductor element can be mounted while maintaining the level. In particular, such an effect can be effectively obtained when the semiconductor element is an LED element having the above-described characteristics.
また、このような効果は、上記半導体素子の上記夫々の素子電極、又は上記基板の夫々の基板電極に、夫々の突起電極が形成されているような場合であっても同様な効果を得ることができる。 In addition, such an effect can be obtained even when each protruding electrode is formed on each element electrode of the semiconductor element or each substrate electrode of the substrate. Can do.
本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。 Before continuing the description of the present invention, the same parts are denoted by the same reference numerals in the accompanying drawings.
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。 Embodiments according to the present invention will be described below in detail with reference to the drawings.
(第1実施形態)
本発明の第1の実施形態にかかる半導体素子の実装方法において、上記半導体素子の一例として基板に実装されるLEDチップ(若しくはLED素子)の平面的な構造を示す模式説明図を図1に示す。
(First embodiment)
FIG. 1 is a schematic explanatory view showing a planar structure of an LED chip (or LED element) mounted on a substrate as an example of the semiconductor element in the semiconductor element mounting method according to the first embodiment of the present invention. .
図1に示すように、LED(Light Emitting Diode:発光ダイオード)チップ1は、略正四角形状を有しており、基板への接合側表面には、素子電極の一例である複数のパッド2が形成されている。夫々のパッド2は、LEDチップ1の特性により、長円形状に形成されたP極パッド(P型電極の一例である)2pと、略円形状に形成されたN極パッド(N型電極の一例である)2nとの2つの種類に分けられて形成されている。例えば、P極パッド2pは、0.6mm×0.1mm程度の大きさに、N極パッド2nは、直径0.1mm程度の大きさに形成されている。
As shown in FIG. 1, an LED (Light Emitting Diode)
また、このLEDチップ1の模式的な断面図を図2に示す。図2に示すように、LEDチップ1は多層状の構造を有しており、夫々のパッド2が設けられているパッド形成面におけるP極パッド2pとN極パッド2nとの互いの形成高さ(形成厚さ)が異なるように、夫々のパッド2が形成されている。このような夫々のパッド2の形成高さの異なりは、LEDチップ1の特性に起因するものであり、例えば、LEDチップ1のパッド形成面が上面となるように配置された状態で、P極パッド2pがN極パッド2nよりも上方に位置されており、互いの形成高さの差は、2μm程度となっている。
A schematic cross-sectional view of the
さらに、図3AにLEDチップ1の模式断面図を示し、図3Bに、図3Aに示すLEDチップ1が実装される基板3の模式断面図を示す。図3Aに示すように、LEDチップ1の夫々のパッド2には、突起電極の一例であるバンプ5が形成されている。このようなバンプ5は、例えば、導電性材料の一例である金(Au)によりメッキ法にて形成することができる。また、図3Bに示すように、略平板状の基板3は、その図示上面であるLEDチップ1が実装される面において、複数の基板電極4が形成されている。基板3の当該面における夫々の基板電極4の配置は、LEDチップ1における夫々のパッド2の配置と対応(合致)するように形成されている。このように夫々のパッド2と基板電極4とが配置されて形成されていることにより、LEDチップ1の夫々のパッド2を基板3の夫々の基板電極4に、夫々のバンプ5を介在させて接合することが可能となっている。なお、本発明における基板には、シリコン(Si)ウェハ、樹脂基板、紙−フェノール基板、セラミック基板、ガラス・エポキシ(ガラエポ)基板、フィルム基板などの回路基板、単層基板若しくは多層基板などの回路基板、部品、筐体、又は、フレームなど、回路が形成されている対象物が含まれる。
3A shows a schematic cross-sectional view of the
ところが、このようなLEDチップ1においては、上述したように、P極パッド2pとN極パッド2nのとの夫々の形成高さが異なっていることにより、上記メッキ法等にて形成される夫々のバンプ5の先端高さ位置も、上記形成高さの異なりに応じて、相違することとなる。このような夫々のパッド2の形成高さの異なりがあるような場合であっても、当該異なりに影響されることなく、LEDチップ1を基板3に実装する実装方法について、図4(A)、(B)、(C)、(D)、(E)、及び(F)に示すLEDチップ1と基板3の模式断面図を用いた説明図を用いて、以下に説明する。
However, in the
まず、図4(A)に示すように、LEDチップ1のP極パッド2pとN極パッド2nの上面に、例えば、メッキ法にて金を用いてバンプ(金バンプ)5を形成する。P極パッド2pとN極パッド2nとは、例えば、2μm程度の形成高さの相違があるが、メッキ法にて夫々のバンプ5を形成する際には、個々のバンプ5の形成高さを異ならせることは、困難であるため、夫々のバンプ5は略同じ形成高さとして形成される。従って、図4(A)に示すように、P極パッド2pに形成されたバンプ5の図示先端高さ位置と、N極パッド2nに形成されたバンプ5の図示先端高さ位置とは、互いに異なることとなり、その相違は、例えば、2μm程度となる。
First, as shown in FIG. 4A, bumps (gold bumps) 5 are formed on the upper surfaces of the P-
次に、あるいは、上述の夫々のバンプ形成工程と並行して、LEDチップ1が実装される基板3における夫々の基板電極4の図示上面に、ペースト状の導電性材料の一例である金ナノペースト(金属ナノペーストの一例でもある)を、塗布又は印刷の手段を用いて供給し、接合部材の一例である複数の接合電極6を形成する。なお、このような接合電極6の形成の前に、基板3の夫々の基板電極4に対して、プラズマ洗浄処理が施されるような場合であってもよい。このような場合にあっては、夫々の基板電極4の表面を清浄な状態とさせることができ、夫々の基板電極4の表面と、当該表面に供給される金ナノペーストとの接着性を良好なものとすることができるからである。
Next, or in parallel with each of the above-described bump forming steps, a gold nano paste that is an example of a paste-like conductive material is provided on the upper surface of each
ここで、「金ナノペースト」とは、図4(C)に示すように、金で形成された超微細金粒子である多数の金ナノ粒子(導電性粒子)9aと、添加成分9b(例えば、接着成分や各種添加剤等が含まれており、必ずしも個々の成分が導電性を有している場合のみに限られない)とにて形成されたペースト状の導電性材料である。また、この金ナノペーストは、外力が加えられることで、その形状(形態)を容易に変化させることができるような塑性を有するという特性を備えた軟らかい材料である。
Here, as shown in FIG. 4C, the “gold nanopaste” means a large number of gold nanoparticles (conductive particles) 9a that are ultrafine gold particles formed of gold, and an
ただし、金ナノペーストは、そのままの状態では、非常に軟らかいという特性を有しており、その形状を安定して保持できない場合や僅かな外力の付加でもその形状を大きく変化させてしまうという硬度や粘度を有している。このような軟らかいという特性は、塗布や印刷の手段を用いるような場合には好適であるものの、その形状の安定性という観点からは何らかの処理を行う必要がある。従って、本第1実施形態においては、塗布又は印刷により供給された状態の金ナノペーストに対して、エネルギを付与、例えば、熱、超音波、又は電子熱等のエネルギを付与することにより、添加成分9bの積極的な蒸発を促して、個々の金ナノ粒子9a間の距離を近接させる、あるいは金ナノ粒子9a同士の結合を促すことで、上記供給状態よりもその硬度等を向上させて、接合電極6の形成を行っている。例えば、金ナノペーストに対して上記エネルギ付与を行うことで、金属膜化させることができる。このように形成された接合電極6は、外力が加えられなければその形状を安定して保持することができる程度の硬度及び粘度を有しながら、一端積極的な外力が加えられることで、その形状を容易に変化させることができ、当該外力の付加を停止することで、当該変形された形状を保持することができるという塑性(すなわち、供給直後の状態の金ナノペーストよりも安定した状態の塑性)を有することとなる。従って、このようなエネルギ付与による処理を、金ナノペーストに対する安定化処理ということもできる。
However, the gold nanopaste has the characteristic that it is very soft as it is, and the hardness that the shape can be greatly changed even when a slight external force is applied when the shape cannot be stably held or Has viscosity. Such a soft property is suitable when a coating or printing means is used, but some processing is required from the viewpoint of the stability of the shape. Accordingly, in the first embodiment, energy is applied to the gold nanopaste in a state of being supplied by coating or printing, for example, by adding energy such as heat, ultrasonic waves, or electronic heat. By promoting the active evaporation of the
ここで、このような金ナノペーストに対するエネルギ付与による安定化処理のメカニズムについて、図17A、図17B、図17C、及び図17Dに示す模式断面図を用いて詳細に説明する。 Here, the mechanism of the stabilization process by energy application to such a gold nanopaste will be described in detail with reference to schematic cross-sectional views shown in FIGS. 17A, 17B, 17C, and 17D.
まず、図17Aに示すように、金ナノペーストは、多数の金ナノ粒子9aと、添加成分9bとにより構成されている。このような添加成分9bとしては、例えば、個々の金ナノ粒子9aが互いに融着することなく、個々に独立して存在するような分散剤(以降、分散剤9bとする)が用いられ、図17Aに示すように、個々の金ナノ粒子9aの表面は、分散剤9bにより覆われた状態とされており、互いに独立して存在する状態とされている。なお、このような独立して存在するような金ナノ粒子9aのことを、独立分散ナノ粒子という。
First, as shown in FIG. 17A, the gold nanopaste is composed of a large number of
このような状態の金ナノペーストに対して、熱や電子線等のエネルギが付与されると、図17Bに示すように、それぞれの金ナノ粒子9aの表面を覆っている分散剤9bが、金ナノ粒子9aの表面から剥離して、その後ガス化されて蒸発される。このように分散剤9bが剥離されることにより、それぞれの金ナノ粒子9aのレア(清浄)な外表面が露出されることとなり、その結果として、図17Cに示すように、近傍に位置されるそれぞれの金ナノ粒子9a同士の融着が開始される。
When energy such as heat or electron beam is applied to the gold nanopaste in such a state, as shown in FIG. 17B, the
このような融着が促進されると、図17Dに示すように、複数の金ナノ粒子9a同士が融合し、元の金ナノ粒子9aよりも大きな金粒子9cが形成される。これにより、軟らかい特性と有していた金ナノペーストは、金のバルク(固体)の状態とされる。なお、このような一連のメカニズムを、金ナノペーストの焼結メカニズムということができる。
When such fusion is promoted, as shown in FIG. 17D, a plurality of
なお、本第1実施形態においては、このような金ナノペーストの固体化、すなわち安定化処理を行うことにより形成される接合電極6に対しては、外力を付加することで容易に変形させることが可能な特性を備えさせる必要があるが、上記エネルギ付与の際に、エネルギの強度や付与時間の条件を設定することで、上記特性を得ることができる。
In the first embodiment, the
また、上記金ナノペーストの塗布又は印刷等の具体的手段としては、例えば、スクリーンとスキージを用いて金ナノペーストを供給する方法や、インクジェット方式等を用いて金ナノペーストを供給する方法がある。また、上述のメッキ法により形成される夫々のバンプ5の形成高さとは異なり、このように金ナノペーストの供給方法によれば、金ナノペーストの供給量を精密に制御することができるため、その形成高さを微小に制御しながら夫々の接合電極6を形成することができる。なお、夫々の接合電極6の形成高さ(厚さ)は、例えば、20μm程度とされる。また、LEDチップ1のP極パッド2pとN極パッド2nの夫々に形成されたバンプ5の先端高さ位置の相違を考慮して、基板3の夫々の基板電極4への金ナノペーストの供給量が調整され、夫々の形成高さ(厚さ)が互いに異なるように接合電極6が形成される。すなわち、図4(D)に示すように、夫々のパッド2と夫々の基板電極4との位置合わせをした状態で、基板3の上方にLEDチップ1を互いに略平行(すなわち、略水平状態)となるように配置した状態において、LEDチップ1の夫々のバンプ5の先端高さ位置の異なりに基づく、夫々のバンプ5の先端と基板3の夫々の基板電極4との距離の相違に応じて、夫々の形成厚さを決定して夫々の接合電極6を形成する。つまり、P極パッド2pに形成されているバンプ5の先端と基板電極4との間の距離が、N極パッド2nに形成されているバンプ5の先端と基板電極4との間の距離よりも短いことを考慮して、P極パッド2pのバンプ5と基板電極4との間に配置される接合電極6の形成厚さ寸法が、N極パッド2nのバンプ5と基板電極4との間に配置される接合電極6の形成厚さ寸法よりも、互いの距離の差分だけ小さくなるように、夫々の接合電極6を形成する。なお、上記金ナノペーストに対する安定化処理としては、上述のようにエネルギ付与を行う場合のみに限られず、例えば、所定時間だけ金ナノペーストを放置する等により当該安定化処理を行なうような場合であってもよい。このような場合であっても、金ナノペーストに含まれている添加成分9bの蒸発を促すことができ、夫々の金ナノ粒子9aを互いにより密接させることができるとともに、接合電極6の導電性を高めることができるからである。ただし、エネルギ付与により積極的な安定化処理を行う方が、実装時間の短縮化という観点、及び塗布又は印刷により形成された形状の迅速な保持という観点からは好適である。
Specific examples of the gold nano paste application or printing include, for example, a method of supplying gold nano paste using a screen and a squeegee, and a method of supplying gold nano paste using an ink jet method or the like. . Further, unlike the formation height of each
その後、図4(D)に示すように、LEDチップ1と基板3との上記位置合わせを行なう。このような位置合わせは、例えば、LEDチップ1のパッド2が形成されているパッド形成面の反対側の面である被保持面1a(図示上面)を、部品保持部材の一例である吸着ノズル7の保持面7aにより吸着保持しながら、互いの略平行に配置された状態のLEDチップ1と基板3とを相対的に移動させて、夫々のパッド2と夫々の基板電極4との位置合わせを行なうことにより行なわれる。
Thereafter, as shown in FIG. 4D, the alignment of the
このような位置合わせの後、図4(E)に示すように、吸着ノズル7を下降させて、LEDチップ1の夫々のバンプ5の先端を基板3の夫々の基板電極4に、夫々の接合電極6を介在させて当接させる。この当接の際、夫々のバンプ5の先端と夫々の基板電極4との間の距離寸法の相違に応じて、夫々の厚さ寸法が異なるように接合電極6が形成されているため、夫々のバンプ5の先端は、略同時的に夫々の接合電極6に当接することとなる。従って、LEDチップ1と基板3は互いの平行状態を保持したまま、上記当接が行なわれることとなる。この当接の後、吸着ノズル7の下降を停止させて、当該当接状態を保持させる。なお、夫々の接合電極6が、金ナノペーストにより形成されおり、軟らかいという性質を有していることを利用して、上記当接の後、さらに微小量だけ吸着ノズル7を下降させて、夫々のバンプ5を押し付けて(押圧して)夫々の接合電極6を微小に変形させるような場合であってもよい。このような場合にあっては、その形成精度の誤差により、夫々のバンプ5の形成高さが異なっているような場合であっても、夫々の接合電極6を微小に変形させることでもって、夫々のバンプ5と夫々の接合電極6とを十分な接触面積を確保しながら確実に当接させることができる。
After such alignment, as shown in FIG. 4E, the
その後、図4(E)に示すように、この当接状態を保持しながら、吸着ノズル7よりLEDチップ1に対して超音波振動を付与する。この超音波振動は、夫々のパッド2、バンプ5、接合電極6、及び基板電極4に伝達されることとなる。この超音波振動の付与により、互いに押圧されて当接状態にある夫々のバンプ5の先端面と夫々の接合電極6の上面とにおいて、有機物等にて汚染されていない新生面が削り出され、さらに夫々の新生面同士が凝着されて、金属接合された状態とされる。また、上述のように、夫々のバンプ5と夫々の接合電極6とは十分な接触面積が確保されて確実に当接された状態とされているため、このような金属接合は、夫々のバンプ5において略同時的に行なわれることとなる。なお、吸着ノズル7によるこのような超音波振動の付与は、上記金属接合を確実に行なうため、所定時間だけ付与される。
Thereafter, as shown in FIG. 4E, ultrasonic vibration is applied to the
このように金属接合が施されることにより、LEDチップ1の夫々のパッド2は、基板3の夫々の基板電極4に、夫々のバンプ5及び夫々の接合電極6を介して接合された状態となる。その後、吸着ノズル7によるLEDチップ1の吸着保持を解除するとともに、吸着ノズル7を上昇させる。これにより、LEDチップ1が基板3に実装されて、半導体素子実装基板の一例であるLEDチップ実装基板10が完成することとなる。なお、図4(F)に示すように、LEDチップ1における夫々のパッド2が形成されている面と、基板3における夫々の基板電極3が形成されている面との間に、絶縁材料の一例である封止材料を注入することにより、封止部材8を形成して封止処理を行ない、LEDチップ1と基板3の接合部分を確実に保護することも可能である。
By performing the metal bonding in this way, each
なお、上記においては、ペースト状の導電性材料として、例えば、金ナノペーストを用いる場合について説明したが、本第1実施形態はこのような場合のみに限定されるものではない。このような場合に代えて、例えば、銀(Ag)ナノペーストが用いられるような場合であってもよい。銀ナノペーストは、金ナノペーストに比較して安価であるという利点がある。ただし、銀ナノペーストは、金ナノペーストに比して酸化しやすく、また、マイグレーションが発生しやすいという特徴があるため、より安定した確実かつ高精度な接合が求められるような場合にあっては、金ナノペーストを用いることが好ましい。 In the above description, the case where, for example, a gold nano paste is used as the paste-like conductive material has been described. However, the first embodiment is not limited to such a case. Instead of such a case, for example, a silver (Ag) nano paste may be used. Silver nanopaste has the advantage of being cheaper than gold nanopaste. However, silver nanopaste is easier to oxidize than gold nanopaste, and is prone to migration, so in cases where more stable, reliable and highly accurate bonding is required. It is preferable to use gold nano paste.
また、上記においては、各々の基板電極4の上面に1つの接合電極6が形成されるような場合について説明したが、本第1実施形態はこのような場合にのみ限定されるものではない。このような場合に代えて、例えば、図6に示す基板電極4の模式拡大断面図のように、1つの基板電極4の上面に、複数の突起が形成されるように、複数の接合電極6aが形成されるような場合であってもよい。このような場合にあっては、夫々の接合電極6aの形成高さに対して、形成幅をより小さくすることができるため、夫々の接合電極6aを超音波振動付与により、より変形しやすい形状(アスペクト比)とすることができる。従って、超音波振動付与による接合に要する時間の短縮化を図ることができるとともに、上記変形しやすい形状を有していることにより、より確実かつ安定した接合を行なうことができる。なお、このような夫々の接合電極6aの形成は、金ナノペーストを用いて、例えばインクジェット方式等により印刷して形成することができる。また、個々の接合電極6aは、例えば、形成幅が20μm程度、形成高さが20μm程度にて形成される。なお、夫々の接合電極6aの形成間隔(形成ピッチ)は、その接合状態等に応じて最適な値に設定されることが望ましい。
In the above description, the case where one
また、上記においては、夫々の接合電極6が、基板3の夫々の基板電極4の上面に形成される場合について説明したが、本第1実施形態はこのような場合にのみ限定されるものではない。このような場合に代えて、例えば、図7に示すように、LEDチップ1の夫々のバンプ5の上に、夫々の接合電極6bが形成されるような場合であってもよい。このような場合であっても、夫々のパッド2が夫々の基板電極4に、夫々のバンプ5及び接合電極6bを介在させて当接させることができることに変わりはないからである。
In the above description, the case where each
また、例えば、メッキ法にて形成される夫々のバンプ5が、LEDチップ1の夫々のパッド2上に形成されるような場合に代えて、図15A及び図15Bに示すように、基板3の夫々の基板電極4上に夫々のバンプ5が形成されて、上記超音波振動の付与により接合が行われるような場合であってもよい。夫々のパッド2の形成高さが異なっているLEDチップ1に対して、基板3においては、夫々の基板電極4の形成高さが略均一とされているため、上記メッキ法にてより効率的に夫々のバンプの形成を行なうことができるという利点がある。さらに、図16A及び図16Bに示すように、LEDチップ1のそれぞれのパッド2上、及び基板3のそれぞれの基板電極4上の両方にそれぞれのバンプ5A、5Bが形成されるような場合であってもよい。
Further, for example, instead of the case where the
上記第1実施形態によれば、以下のような種々の効果を得ることができる。 According to the first embodiment, the following various effects can be obtained.
まず、LEDチップ1の夫々のパッド2にメッキ法にて形成されている夫々のバンプ5は、その硬度が80〜90HV程度と高く、また、基板3の夫々の基板電極4の硬度も70〜90HV程度と高いため、両者を互いに当接させた状態で超音波振動を付与するだけでは、バンプ潰れが発生し難く、十分な金属接合を施すことが困難であるのに対して、夫々のバンプ5と夫々の基板電極4との間に、軟らかい材料であるペースト状の導電性材料である金ナノペーストに対してエネルギを与えることで生成した金属膜で形成された接合電極6を配置させて、上記夫々の硬度よりも十分に低い硬度を有する夫々の接合電極6を介在させて、夫々のバンプ5と夫々の基板電極4とを当接させながら、超音波振動の付与を行なうことで、十分な金属接合を行なうことができる。
First, each
すなわち、当該当接の際に、バンプ5等と比べて軟らかい夫々の接合電極6を、夫々のバンプ5と基板電極4との間で押圧して、微小に変形させることにより、夫々のバンプ5と基板電極4とを夫々の接合電極6を介在させて、確実に当接することができる。また、この当接の際に、夫々のバンプ5と夫々の接合電極6との当接部分には、十分な接合面積(接触面積)が確保されることとなる。このような状態で、超音波振動を付与することで、上記十分な接合面積にて、確実にかつ十分な接合強度でもって、金属接合を行なうことができ、安定した接合を行なうことができる。また、夫々のバンプ5と夫々の基板電極4の間には、同じ材料で形成された夫々の接合電極6が介在されているため、夫々のバンプ5と基板電極4との接合条件を同様なものとすることができる。よって、夫々のバンプ5と基板電極4との接合電極6を介在させた接合を同時的に行なうことができるため、一部のバンプ等が先に接合してしまうこと等による応力集中の発生の問題を未然に防止することができ、より高精度かつ安定した接合を行なうことができる。
That is, at the time of the contact, the
また、メッキ法にて形成される夫々のバンプ5には、その形成精度により形成高さが異なる場合があるが、このように形成高さのバラツキがあるような場合にあっても、夫々の接合電極6が軟らかい材料である金ナノペーストで形成されていることにより、夫々の接合電極6にて夫々のバンプ5の形成高さのバラツキを吸収しながら、夫々のバンプ5と基板電極4とを夫々の接合電極6を介在させて、確実に当接させることができ、超音波振動付与による確実かつ安定した接合を行なうことができる。
Also, the
また、その形状を保持するには軟らかすぎるという特性を有する金ナノペーストに対して、塗布や印刷による供給後にエネルギを与えて安定化処理を行うことで、その形状の安定した保持を行うことができ、確実な当接及び接合を実現することができる。特にこのような安定化処理は、特殊な薬液等を用いることなく、熱、超音波、あるいは電子線等のエネルギ付与により行うことができるため、迅速かつ確実な処理を実現することができる。 In addition, it is possible to stably hold the shape by applying energy to the gold nanopaste having a characteristic that it is too soft to hold the shape and applying energy after supply by coating or printing. And reliable contact and joining can be realized. In particular, such a stabilization process can be performed by applying energy such as heat, ultrasonic waves, or an electron beam without using a special chemical solution or the like, so that a quick and reliable process can be realized.
また、このように夫々のバンプ5を基板電極4に、夫々の接合電極6を介在させて、確実に当接させた状態にて、超音波振動の付与を行なうことにより、夫々のバンプ5の先端と夫々の接合電極6とを略同時的に接合することができ、また、その接合に要する時間を短縮化することができる。従って、略同時的に接合が行なわれないことや接合に要する時間が長くなることに伴う接合不良の問題の発生を未然に防止することができる。
In addition, by applying ultrasonic vibration in a state where the
また、エネルギ付与が行われた金ナノペーストにより形成されている夫々の接合電極6は、バンプ5等と比べてその硬度が著しく低く、軟らかいという特性を有しているため、硬度が高いバンプ5に超音波振動の付加による応力集中を生じさせることもなく、バンプ5にクラックを生じさせてしまうという問題の発生を減少させることができる。
In addition, each
また、P極パッド2pとN極パッド2nの形成高さが相違するという特徴を有するLEDチップ1に形成された夫々のバンプ5の先端と、基板3の夫々の基板電極4との間の距離寸法の相違に応じて、金ナノペーストをその供給量を調整しながら、夫々の厚さ寸法が異なるように夫々の接合電極6を形成することにより、P極パッド2pとN極パッド2nとの形成高さの異なりに対処しながら、確実かつ安定した実装を行なうことができる。すなわち、このように夫々のパッド2の形成高さが異なっているような場合であっても、当該異なりを夫々の接合電極6にて調整して、LEDチップ1と基板3との間の水平度を保ちながら、LEDチップの実装を行なうことができる。
Further, the distance between the tip of each
また、このような接合電極6の形成においては、軟らかいペースト状の材料であるという特性を利用して、金ナノペーストを塗布又は印刷等の手段にてその供給量を微小に制御しながら行なうことができるため、上記厚さ寸法の制御を確実に行なうことができる。
In addition, the formation of such a
このように金ナノペーストを用いて超音波接合(金属接合)を実現することができることより、その許容温度が200℃以下程度であり、半田の融点238℃よりも低い許容温度を有し、熱に弱いという特徴を有するLEDチップ1を、半田リフローを用いずに基板3に実装することができる。これにより、従来の半田リフローの際において、熱や発生するガスによりLEDチップが受ける損傷の発生を未然に防止することができる。また、半田を使用することに伴い必要であったフラックス供給工程や洗浄工程を不要とすることができ、時間と労力を低減し、効率的な実装を可能とすることができる。それとともに、近年の環境問題にも対処することができる。
Since the ultrasonic bonding (metal bonding) can be realized using the gold nanopaste as described above, the allowable temperature is about 200 ° C. or less, the allowable temperature is lower than the melting point of solder 238 ° C., and the heat The
従って、上記第1実施形態の実装方法によれば、LEDチップ1への電圧付加に伴って発生する熱を基板3側へ効率的に逃がすために大きなサイズにて形成されている夫々のパッド2、バンプ5、及び基板電極4の互いの接合を、接合電極6を用いることで、十分な超音波振動を効果的に付与し、かつ、その振動付与時間を短縮化しながら、確実かつ効率的に行なうことができる。
Therefore, according to the mounting method of the first embodiment, each
(第2実施形態)
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第2の実施形態にかかる半導体素子の実装方法の一例であるLEDチップ1の実装方法について、図5Aから図5Eに示す模式説明図を用いて説明する。なお、上記第1実施形態におけるLEDチップ1や基板3が有する同じ構成部分については、その説明の理解を容易なものとすることを目的として、同じ参照番号を付している。
(Second Embodiment)
In addition, this invention is not limited to the said embodiment, It can implement with another various aspect. For example, the mounting method of the
まず、図5Aに示すように、LEDチップ1の上面には、上記第1実施形態と同様に、夫々のパッド2の上面にバンプ5が形成されている。このような夫々のバンプ5は、例えば、メッキ法にて金を用いて形成されている。また、LEDチップ1のP極パッド2pとN極パッド2nとの形成高さの相違(例えば、2μmの形成高さの相違あり)があるため、形成された夫々のバンプ5の先端の高さ位置にも同程度の高さの相違が存在している。
First, as shown in FIG. 5A, bumps 5 are formed on the upper surfaces of the
また、図5Bに示すように、基板3における夫々の基板電極4の図示上面に、金ナノペーストを、塗布又は印刷の手段を用いて供給し、夫々の接合電極16を形成する。このように形成される夫々の接合電極16は、上記第1実施形態の場合と異なり、その形成厚さが略均一な状態で、例えば、20μm程度の形成厚さでもって形成される。また、このように供給された金ナノペーストに対して所定のエネルギを付与することにより、その形状の安定化が図られた状態にて、それぞれの接合電極16が形成される。
Further, as shown in FIG. 5B, gold nano paste is supplied to the upper surface of each
その後、図5Cに示すように、LEDチップ1の夫々のパッド2が形成されていない側の表面を、吸着ノズル7にて吸着保持して、基板3の上方に配置して、LEDチップ1の夫々のパッド2と基板3の夫々の基板電極4とを互いに接合可能に基板3の表面沿いの方向に位置合わせを行なう。
Thereafter, as shown in FIG. 5C, the surface of the
この位置合わせの後、LEDチップ1の夫々のバンプ5の先端を、夫々の接合電極16に当接させるように、吸着ノズル7を下降させてLEDチップ1の下降を行なう。このとき、上述したように、夫々のバンプ5の先端の高さ位置は互いに異なっているため、P極パッド2p上に形成されているバンプ5が、N極パッド2n上に形成されているバンプ5よりも、先に、接合電極16に当接されることとなる。この当接の後、さらに、継続して吸着ノズル7を微小に下降させて、当該当接状態にある上記接合電極16を、P極パッド2pに形成されているバンプ5にて押圧して変形させる。このように上記接合電極16が変形されることにより、当接状態になかったN極パッド2n上に形成されているバンプ5をさらに下降させることができ、図5Dに示すように、当該バンプ5を接合電極16に当接させることができる。この当接状態、すなわち、夫々の接合電極16が、夫々のバンプ5に接触されて押圧されている状態を保持したまま、吸着ノズル7の下降動作を停止させる。
After this alignment, the
その後、図5Dに示すように、この当接状態を保持しながら、吸着ノズル7よりLEDチップ1に対して所定時間だけ超音波振動を付与する。この超音波振動の付与により、互いに押圧されて当接状態にある夫々のバンプ5の先端面と夫々の接合電極16の上面とが互いに凝着されて、金属接合された状態とされる。
Thereafter, as shown in FIG. 5D, ultrasonic vibration is applied from the
このように金属接合が施されることにより、LEDチップ1の夫々のパッド2は、基板3の夫々の基板電極4に、夫々のバンプ5及び夫々の接合電極16を介して接合された状態となる。その後、吸着ノズル7によるLEDチップ1の吸着保持を解除するとともに、吸着ノズル7を上昇させる。これにより、図5Eに示すように、LEDチップ1が基板3に実装されることとなる。
By performing the metal bonding in this way, each
上記第2実施形態によれば、上記第1実施形態にように、LEDチップ1におけるP極パッド2pとN極パッド2nとの形成高さの相違に起因する夫々のバンプ5の先端高さ位置の相違に応じて、夫々の接合電極6の形成厚さを異ならせて形成しないような場合であっても、夫々の接合電極16が、ペースト状の導電性材料である金ナノペーストで形成された軟らかい(バンプ5等と比べて軟らかい)という特性を利用して、夫々のバンプ5の形成高さに応じて、バンプ5にて接合電極16を押圧して変形させることで、夫々のバンプ5の先端高さ位置の相違を吸収することができる。
According to the second embodiment, as in the first embodiment, the tip height position of each
従って、このように夫々のパッド2の形成高さや夫々のバンプ5の形成高さに相違があるような場合であっても、接合電極16を変形させて、確実な当接を行なうことができる。また、このように確実に当接された状態で、超音波振動が付与されることにより、夫々のバンプ5と夫々の接合電極16とを確実に金属接合することができ、超音波振動の付与により、LEDチップ1の基板3への実装を確実に行なうことができる。
Therefore, even if there is a difference in the formation height of each
また、このような実装方法によれば、LEDチップ1のように、P極パッド2pとN極パッド2nの形成高さが互いに相違するということが予め判っているような場合に限られず、夫々のパッドやバンプがその形成精度により形成高さがばらついているような場合にも適用することができ、より汎用性の高い実装方法であると言える。
Further, according to such a mounting method, the
(第3実施形態)
本発明の第3の実施形態にかかる半導体素子の実装方法の一例であるLEDチップ1の実装方法について、図8A、図8B、及び図8Cに示す模式説明図を用いて説明する。なお、上記第1実施形態におけるLEDチップ1や基板3が有する同じ構成部分については、その説明の理解を容易なものとすることを目的として、同じ参照番号を付している。
(Third embodiment)
The mounting method of the
本第3実施形態の実装方法においては、上記第1実施形態及び上記第2実施形態の実装方法のように、LEDチップ1の夫々のパッド2上にメッキ法にてバンプを形成して、当該夫々のバンプを介在させて、LEDチップ1を基板3に実装するのではなく、夫々のバンプを形成することなく実装を行なうものである。
In the mounting method of the third embodiment, bumps are formed by plating on the
まず、図8Aに示すように、基板3の夫々の基板電極4の上面に、金ナノペーストを、塗布又は印刷の手段を用いて供給して、夫々の接合電極26を形成する。このとき、第1実施形態における実装方法と同様に、LEDチップ1のP極パッド2pとN極パッド2nとの形成高さの相違に応じて、夫々の接合電極26の厚さ寸法が異なるように、金ナノペーストの供給量を微小に調整しながら、夫々の接合電極26の形成を行なう。なお、上記夫々の接合電極26の形成においては、供給された金ナノペーストに対して所定のエネルギを付与することにより、その形成された形状の安定化を図る。
First, as shown in FIG. 8A, the gold nano paste is supplied onto the upper surface of each
その後、図8Aに示すように、LEDチップ1の夫々のパッド2が形成されていない側の表面を、吸着ノズル7にて吸着保持して、基板3の上方に配置して、LEDチップ1の夫々のパッド2と基板3の夫々の基板電極4とを互いに接合可能に基板3の表面沿いの方向に位置合わせを行なう。
Thereafter, as shown in FIG. 8A, the surface of each
この位置合わせの後、LEDチップ1の夫々のパッド2を、夫々の接合電極26に当接させるように、吸着ノズル7を下降させてLEDチップ1の下降を行なう。このとき、LEDチップ1における夫々のパッド2の形成高さは異なっているものの、この異なりに応じて、基板3において夫々の接合電極26が形成されているため、P極パッド2pの接合電極26への当接と、N極パッド2nの接合電極26への当接とが、略同時的に行なわれることとなる。この当接状態を保持したまま、吸着ノズル7の下降動作を停止させる。この状態においては、夫々の接合電極26が、夫々のパッド2に接触されて押圧されている状態が保たれている。
After this alignment, the
その後、図8Bに示すように、この当接状態を保持しながら、吸着ノズル7よりLEDチップ1に対して所定時間だけ超音波振動を付与する。この超音波振動の付与により、互いに押圧されて当接状態にある夫々のパッド2の表面と夫々の接合電極26の上面とが互いに凝着されて、金属接合された状態とされる。
Thereafter, as shown in FIG. 8B, ultrasonic vibration is applied from the
このように金属接合が施されることにより、LEDチップ1の夫々のパッド2は、基板3の夫々の基板電極4に、夫々の接合電極26を介して接合された状態となる。その後、吸着ノズル7によるLEDチップ1の吸着保持を解除するとともに、吸着ノズル7を上昇させる。これにより、図8Cに示すように、LEDチップ1が基板3に実装されることとなる。
By performing metal bonding in this manner, each
なお、上記においては、このような接合電極26が基板3の夫々の基板電極4上に形成される場合について説明したが、このような場合に代えて、LEDチップ1の夫々のパッド2上に接合電極26が形成されるような場合であってもよい。いずれの場合であっても、夫々の接合電極26を介在させて、夫々のパッド2と基板電極4との当接を行なうことができるからである。
In the above description, the case where such a
上記第3実施形態によれば、上記第1実施形態及び上記第2実施形態における実装方法のように、LEDチップ1の夫々のパッド2上、又は基板3の夫々の基板電極3上に、メッキ法等により夫々のバンプ5を形成するような場合とは異なり、夫々のバンプの形成を行なわずに、夫々のパッド2と夫々の基板電極4とを夫々の接合電極26を介在させて当接させた状態にて、超音波振動を付与することにより、夫々のパッド2と基板電極4との接合電極26を介在させた接合を行なうことができる。
According to the third embodiment, plating is performed on each
このような実装方法にあっては、メッキ法によるバンプの形成工程を伴わないため、当該工程に要する時間と労力を不要とすることができ、より効率的な実装方法を提供することができる。 Since such a mounting method does not involve a bump formation step by plating, the time and labor required for the step can be eliminated, and a more efficient mounting method can be provided.
ここで、上記夫々の実施形態にて行なわれる超音波振動の付与における接合(超音波接合)において求められる一般的な条件について、図9に示す従来の超音波接合方法を示す模式説明図を用いて説明する。 Here, a schematic explanatory view showing a conventional ultrasonic bonding method shown in FIG. 9 is used for general conditions required in bonding (ultrasonic bonding) in application of ultrasonic vibration performed in each of the above embodiments. I will explain.
図9に示す従来の超音波接合方法においては、吸着ノズル510により吸着保持された半導体素子510における夫々の素子電極502上に形成された夫々のバンプ505が、基板503の夫々の基板電極504に、所定の垂直荷重であるボンディング荷重Fでもって押圧されながら当接された状態にて、吸着ノズル510より超音波振動が付与されることにより、超音波接合が行なわれる。このとき、吸着ノズル510の半導体素子510の保持面と半導体素子501の図示上面との間の摩擦係数をμ1とし、互いに当接状態にあるバンプ505と基板電極504との間の摩擦係数をμ2とし、基板503とこの基板503が保持されているステージ520との間の摩擦係数をμ3とする。
In the conventional ultrasonic bonding method shown in FIG. 9, each
このような超音波接合において、理想的な超音波接合を実施するためには、(μ3F>μ1F>μ2F)の条件が確保されることが望ましい。すなわち、吸着ノズル510による超音波振動の付与により、夫々のバンプ505と基板電極504との当接部分に効果的に上記超音波振動が伝達されることが好ましく、吸着ノズル510の保持面と半導体素子501との間や、基板3とステージ520との間には、積極的に超音波振動が伝達されることは好ましくない。例えば、(μ2F>μ1F)の条件においては、夫々のバンプ505と基板電極504との当接部分よりも、吸着ノズル510の保持面と半導体素子501との間に、より積極的に超音波振動が付与されることとなる。このような場合にあっては、吸着ノズル510と半導体素子501との間に横滑りが発生することとなり、超音波接合自体を行なうことができない場合が起り得る。
In such ultrasonic bonding, in order to perform ideal ultrasonic bonding, it is desirable to ensure the condition of (μ3F> μ1F> μ2F). That is, it is preferable that the ultrasonic vibration is effectively transmitted to the contact portion between each
これに対して、本発明の上記夫々の実施形態にかかる実装方法においては、LEDチップ1の夫々のパッド2と、基板3の夫々の基板電極4との間に、所定のエネルギが付与されて安定化処理がなされた金ナノペーストにて形成された接合電極が介在された状態で、超音波振動の付与が行なわれるため、最も軟らかい部分である夫々の接合電極に超音波振動を積極的に集中させることができる。よって、超音波接合に要する時間を短縮化したより効果的な接合を行なうことが可能となる。従って、吸着ノズルの横滑りやLEDチップやバンプ等の損傷等の発生を未然に防止することができる超音波振動付与による接合方法を提供することができる。
On the other hand, in the mounting method according to each embodiment of the present invention, predetermined energy is applied between each
また、上記夫々の実施形態においては、LEDチップ1の夫々のパッド2、夫々のバンプ5、あるいは基板3の夫々の基板電極4上に、金ナノペーストが供給されて夫々の接合電極を必要とされる位置に形成するような場合について説明したが、本発明はこのような場合にのみ限定されるものではない。このような場合に代えて、例えば、予め、金ナノペーストと絶縁材料を用いて、絶縁シート中に金ナノペーストにより形成された接合電極が配置されているようなシートを形成し、このシート中に形成されている接合電極とLEDチップ1のパッド2及び基板3の基板電極4との位置合わせを行なった上で、LEDチップ1のパッド2と基板3の基板電極4とを、上記シート中の接合電極を介在させて当接させるような場合であってもよい。このように当接された状態にて超音波振動の付与を行なうことにより、パッド2と基板電極4とを上記シート中の接合電極を介在させて接合することができる。また、それと同時的に、当該接合部分の周囲を上記シート中における絶縁材料により封止する封止処理をも行なうことができる。
In each of the above embodiments, gold nano paste is supplied to each
また、上記夫々の実施形態においては、半導体素子がLEDチップ1であるような場合について主に説明したが、半導体素子はこのような場合にのみ限定されるものではない。半導体素子が基板に素子電極を介して実装されるものであれば、半導体素子の機能等に関係なく本発明の実装方法を適用することができることは言うまでもない。また、このような半導体素子に形成されている素子電極についても、複数個形成されている場合、あるいは1個のみが形成されている場合のいずれの場合であっても、本発明の実装方法を適用することができる。
In each of the above embodiments, the case where the semiconductor element is the
また、ここで、LEDチップの基板への実際の実装状態の一例として、LEDチップ1が基板3に実装された状態における接合部分の拡大断面図を図14に示す。図14に示すように、LEDチップ1のパッド2には、バンプ5が形成されており、また、基板3には金ナノペーストにて形成された電極配線36が形成されている。バンプ5の下方先端を電極配線に当接させた状態で超音波振動が付与されることにより、バンプ5の下方先端の表面と、これに接触されている電極配線36の表面とが金属接合されることにより、上記実装が行われている。なお、バンプ5はその大きさが50μm×50μmにて形成されている。
Here, as an example of the actual mounting state of the LED chip on the substrate, FIG. 14 shows an enlarged cross-sectional view of the joint portion in a state where the
また、上記実施形態においては、金ナノペーストにて形成された夫々の接合電極6に超音波振動が施されることにより、超音波接合が行なわれるような場合について説明したが、このような接合電極6を用いた接合方法は、このような場合にのみ限られるものではない。このような場合に代えて、例えば、超音波振動の付与を伴うことなく、夫々の接合電極6を夫々のパッド2及び基板電極4で挟むようにして押圧して、その形状を変形させて、各々のパッド2と各々の基板電極4とを各々の接合電極6を介在させて当接させることで、接合を行なうような場合であってもよい。なお、このような当接の後に、夫々の接合電極6を加熱して、その後冷却硬化させることで上記接合を行なうような場合であってもよく、また、夫々の接合電極6を放置することで、自然に硬化させることで上記接合を行なうような場合であってもよい。
In the above embodiment, the case where ultrasonic bonding is performed by applying ultrasonic vibration to each
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。 It is to be noted that, by appropriately combining arbitrary embodiments of the various embodiments described above, the effects possessed by them can be produced.
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。 Although the present invention has been fully described in connection with preferred embodiments with reference to the accompanying drawings, various variations and modifications will be apparent to those skilled in the art. Such changes and modifications are to be understood as being included therein, so long as they do not depart from the scope of the present invention according to the appended claims.
1 LEDチップ
2 パッド
2p P極パッド
2n N極パッド
3 基板
4 基板電極
5 バンプ
6 接合電極
7 吸着ノズル
8 封止部材
10 LEDチップ実装基板
DESCRIPTION OF
Claims (19)
上記素子電極と上記基板電極との間にペースト状の導電性材料にて形成された接合部材を配置して、上記素子電極と上記基板電極とを上記接合部材を介在させて当接させ、
上記当接状態において、上記接合部材、並びに上記素子電極又は上記基板電極に超音波振動を付与することにより、上記接合部材と上記基板電極及び上記素子電極とを接合させる半導体素子の実装方法。 In a method for mounting a semiconductor element, a semiconductor element having an element electrode that can be bonded to a substrate electrode included in the substrate is mounted on the substrate by bonding the substrate electrode and the element electrode.
A bonding member formed of a paste-like conductive material is disposed between the element electrode and the substrate electrode, and the element electrode and the substrate electrode are brought into contact with each other with the bonding member interposed therebetween,
A method for mounting a semiconductor element, in which the bonding member, the substrate electrode, and the element electrode are bonded to each other by applying ultrasonic vibration to the bonding member and the element electrode or the substrate electrode in the contact state.
上記各々の素子電極と上記各々の基板電極との間にペースト状の導電性材料にて形成された接合部材を配置して、上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材を介在させて当接させ、
上記当接状態において、上記夫々の接合部材、並びに上記夫々の素子電極又は上記基板電極に超音波振動を付与することにより、上記各々の接合部材と上記各々の基板電極及び上記各々の素子電極とを接合させる半導体素子の実装方法。 In a semiconductor element mounting method, a semiconductor element having a plurality of element electrodes that can be bonded to each substrate electrode of a substrate is mounted on the substrate by bonding each of the substrate electrodes and each of the element electrodes. ,
A bonding member formed of a paste-like conductive material is disposed between each element electrode and each substrate electrode, and each element electrode and each substrate electrode are bonded to each other. Abutting through the members,
In the contact state, by applying ultrasonic vibration to the respective bonding members and the respective element electrodes or the substrate electrodes, the respective bonding members, the respective substrate electrodes, and the respective element electrodes, A method for mounting a semiconductor element that joins.
当該供給されたペースト状の導電性材料にエネルギを付与することで上記夫々の接合部材を形成し、
上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材を介在させて当接させる請求項2に記載の半導体素子の実装方法。 Supplying the paste-like conductive material to the respective substrate electrodes or the respective element electrodes by coating or printing,
Each of the joining members is formed by applying energy to the supplied paste-like conductive material,
The method for mounting a semiconductor element according to claim 2, wherein each of the element electrodes and each of the substrate electrodes are brought into contact with each other with the bonding members interposed therebetween.
上記P型電極と上記N型電極との厚さ寸法の異なりによる上記各々の素子電極と上記各々の基板電極との間の距離寸法の相違に応じて、上記夫々の接合部材の厚さ寸法が異なるように、上記夫々の接合部材の形成を行なう請求項3から8のいずれか1つに記載の半導体素子の実装方法。 The semiconductor element has a P-type electrode and an N-type electrode having different thickness dimensions as the respective element electrodes,
Depending on the difference in distance between each element electrode and each substrate electrode due to the difference in thickness between the P-type electrode and the N-type electrode, the thickness dimension of each of the bonding members is The method for mounting a semiconductor element according to claim 3, wherein the respective joining members are formed differently.
上記各々の突起電極又は上記各々の基板電極に上記ペースト状の導電性材料を供給するとともに、当該ペースト状の導電性材料にエネルギを付与することで、上記夫々の接合部材を形成し、
上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材及び上記各々の突起電極とを介在させて当接させる請求項2に記載の半導体素子の実装方法。 The semiconductor element has a plurality of protruding electrodes formed on the respective element electrodes,
While supplying the paste-like conductive material to each of the protruding electrodes or each of the substrate electrodes, and applying energy to the paste-like conductive material, the respective bonding members are formed,
3. The method of mounting a semiconductor element according to claim 2, wherein each of the element electrodes and each of the substrate electrodes are brought into contact with each of the bonding members and the protruding electrodes.
上記夫々の素子電極の厚さ寸法の異なりに基づく上記夫々の突起電極の先端高さ位置の異なりにより生じる上記各々の突起電極の先端と上記各々の基板電極との間の距離寸法の相違に応じて、上記夫々の接合部材の厚さ寸法が異なるように、上記夫々の接合部材の供給を行なう請求項10又は11に記載の半導体素子の実装方法。 The semiconductor element has, as the respective element electrodes, a P-pole electrode and an N-pole electrode having different thickness dimensions,
Depending on the difference in distance between the tip of each protruding electrode and each substrate electrode caused by the difference in the height of the tip of each protruding electrode based on the difference in thickness of each element electrode The method of mounting a semiconductor element according to claim 10 or 11, wherein the respective joining members are supplied so that the thickness dimensions of the respective joining members are different.
上記各々の突起電極又は上記各々の素子電極に上記ペースト状の導電性材料を供給するとともに、当該ペースト状の導電性材料にエネルギを付与することで、上記夫々の接合部材を形成し、
上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材及び上記各々の突起電極とを介在させて当接させる請求項2に記載の半導体素子の実装方法。 The substrate has a plurality of protruding electrodes formed on the respective substrate electrodes,
While supplying the paste-like conductive material to each of the protruding electrodes or each of the element electrodes, and applying energy to the paste-like conductive material, the respective bonding members are formed,
3. The method of mounting a semiconductor element according to claim 2, wherein each of the element electrodes and each of the substrate electrodes are brought into contact with each of the bonding members and the protruding electrodes.
上記夫々の素子電極の厚さ寸法の異なりにより生じる上記夫々の素子電極と上記各々の突起電極の先端との間の距離寸法の相違に応じて、上記夫々の接合部材の厚さ寸法が異なるように、上記夫々の接合部材の供給を行なう請求項13に記載の半導体素子の実装方法。 The semiconductor element has, as the respective element electrodes, a P-pole electrode and an N-pole electrode having different thickness dimensions,
Depending on the difference in the distance between the respective element electrodes and the tips of the respective protruding electrodes caused by the difference in the thickness of the respective element electrodes, the thickness of the respective bonding members may be different. 14. The method of mounting a semiconductor element according to claim 13, wherein the respective joining members are supplied.
上記夫々の基板電極と電気的に接合可能な複数の素子電極を有する半導体素子と、
上記各々の基板電極と上記各々の素子電極との間に配置され、金ナノペーストにエネルギが付与されることにより金属膜化されて形成された複数の接合部材とを備え、
上記各々の接合部材は、上記各々の基板電極又は上記各々の素子電極と凝着により接合されることにより、上記各々の基板電極と上記各々の素子電極とが上記各々の接合部材を介在して接合されて、上記半導体素子が上記基板に実装されていることを特徴とする半導体素子実装基板。 A substrate having a plurality of substrate electrodes;
A semiconductor element having a plurality of element electrodes electrically connectable to the respective substrate electrodes;
A plurality of bonding members disposed between each of the substrate electrodes and each of the element electrodes and formed into a metal film by applying energy to the gold nanopaste;
The respective bonding members are bonded to the respective substrate electrodes or the respective element electrodes by adhesion, so that the respective substrate electrodes and the respective element electrodes are interposed with the respective bonding members. A semiconductor element mounting substrate, wherein the semiconductor element is mounted on the substrate by bonding.
上記夫々の素子電極と上記夫々の基板電極との間に、ペースト状の導電性材料にエネルギが付与されることにより形成された接合部材を夫々配置し、上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材を介在させながら、上記夫々の素子電極を上記夫々の基板電極に対して相対的に押圧し、上記夫々の接合部材を変形させることにより、上記各々の素子電極と上記各々の基板電極とを上記各々の接合部材を介在させて当接させることを特徴とする半導体素子の実装方法。 In a semiconductor element mounting method for mounting a semiconductor element having a plurality of element electrodes on a substrate having a plurality of substrate electrodes,
A bonding member formed by applying energy to a paste-like conductive material is disposed between each of the element electrodes and each of the substrate electrodes, and each of the element electrodes and each of the substrates is disposed. Each of the element electrodes is deformed by pressing the respective element electrodes relative to the respective substrate electrodes while interposing the respective bonding members with the electrodes, and deforming the respective bonding members. A method of mounting a semiconductor element, wherein each of the substrate electrodes is brought into contact with each of the bonding members.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294968A JP4246134B2 (en) | 2003-10-07 | 2004-10-07 | Semiconductor element mounting method and semiconductor element mounting substrate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003347977 | 2003-10-07 | ||
JP2004294968A JP4246134B2 (en) | 2003-10-07 | 2004-10-07 | Semiconductor element mounting method and semiconductor element mounting substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136399A true JP2005136399A (en) | 2005-05-26 |
JP4246134B2 JP4246134B2 (en) | 2009-04-02 |
Family
ID=34655949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004294968A Expired - Fee Related JP4246134B2 (en) | 2003-10-07 | 2004-10-07 | Semiconductor element mounting method and semiconductor element mounting substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4246134B2 (en) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081417A (en) * | 2005-09-13 | 2007-03-29 | Philips Lumileds Lightng Co Llc | Interconnection for semiconductor light emitting devices |
JP2007201108A (en) * | 2006-01-25 | 2007-08-09 | Sharp Corp | Device and method for bonding electronic part |
JP2007208082A (en) * | 2006-02-02 | 2007-08-16 | Fujitsu Ltd | Method of manufacturing semiconductor device |
US7367108B2 (en) | 2005-12-20 | 2008-05-06 | Fujitsu Limited | Method of bonding flying leads |
JP2008160117A (en) * | 2006-12-21 | 2008-07-10 | Palo Alto Research Center Inc | Electroplating method |
KR100864004B1 (en) * | 2007-02-09 | 2008-10-17 | (주)아이셀론 | Method of Flip-chip packaging of LED using the ultrasonic wave |
JP2008545257A (en) * | 2005-06-30 | 2008-12-11 | インテル・コーポレーション | Electromigration resistant and flexible wire interconnects, nano-sized solder compositions, systems for forming them, and methods for assembling soldered packages |
JP2009130162A (en) * | 2007-11-26 | 2009-06-11 | Panasonic Corp | Method of bonding electronic component and bonded structure |
WO2009157160A1 (en) | 2008-06-25 | 2009-12-30 | パナソニック株式会社 | Packaging structure and method for manufacturing packaging structure |
JP2011077190A (en) * | 2009-09-29 | 2011-04-14 | Toyoda Gosei Co Ltd | Semiconductor light-emitting element and method of manufacturing the same |
WO2012026182A1 (en) * | 2010-08-26 | 2012-03-01 | シャープ株式会社 | Mounting method for semiconductor light emitter |
JP2012069545A (en) * | 2010-09-21 | 2012-04-05 | Toyoda Gosei Co Ltd | Method for mounting light-emitting element |
JP2013131515A (en) * | 2011-12-20 | 2013-07-04 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting element and method of manufacturing the same |
JP2013531378A (en) * | 2010-06-29 | 2013-08-01 | クーレッジ ライティング インコーポレイテッド | Electronic device with flexible substrate |
JP2014063977A (en) * | 2012-09-20 | 2014-04-10 | Lg Innotek Co Ltd | Light-emitting element and light-emitting element package |
JP2015053521A (en) * | 2009-03-04 | 2015-03-19 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | Device using compliant bonding structure |
JP2015056654A (en) * | 2013-09-10 | 2015-03-23 | 菱生精密工業股▲分▼有限公司 | Semiconductor device and method of manufacturing the same |
US9107272B2 (en) | 2010-01-04 | 2015-08-11 | Cooledge Lighting Inc. | Failure mitigation in arrays of light-emitting devices |
US9179510B2 (en) | 2009-06-27 | 2015-11-03 | Cooledge Lighting Inc. | High efficiency LEDs and LED lamps |
US9214615B2 (en) | 2012-06-07 | 2015-12-15 | Cooledge Lighting Inc. | Methods of fabricating wafer-level flip chip device packages |
JP2016526277A (en) * | 2013-04-30 | 2016-09-01 | エプコス アクチエンゲゼルシャフトEpcos Ag | Device that can be manufactured at wafer level and manufacturing method thereof |
JP2016196043A (en) * | 2016-05-30 | 2016-11-24 | 株式会社アルテクス | Acoustic wave joining method |
JP2019062099A (en) * | 2017-09-27 | 2019-04-18 | 旭化成株式会社 | Semiconductor light emitting device and ultraviolet light emitting module |
JP2020178017A (en) * | 2019-04-17 | 2020-10-29 | 日亜化学工業株式会社 | Mounting method |
JP7491769B2 (en) | 2020-08-04 | 2024-05-28 | 株式会社ジャパンディスプレイ | Circuit board, LED module, display device, and method for manufacturing LED module and method for manufacturing display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5811314B2 (en) * | 2010-06-16 | 2015-11-11 | 国立研究開発法人物質・材料研究機構 | METAL NANOPARTICLE PASTE, ELECTRONIC COMPONENT BODY USING METAL NANOPARTICLE PASTE, LED MODULE, AND METHOD FOR FORMING CIRCUIT FOR PRINTED WIRING BOARD |
-
2004
- 2004-10-07 JP JP2004294968A patent/JP4246134B2/en not_active Expired - Fee Related
Cited By (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4918088B2 (en) * | 2005-06-30 | 2012-04-18 | インテル・コーポレーション | Electromigration resistant and flexible wire interconnects, nano-sized solder compositions, systems for forming them, and methods for assembling soldered packages |
JP2008545257A (en) * | 2005-06-30 | 2008-12-11 | インテル・コーポレーション | Electromigration resistant and flexible wire interconnects, nano-sized solder compositions, systems for forming them, and methods for assembling soldered packages |
JP2007081417A (en) * | 2005-09-13 | 2007-03-29 | Philips Lumileds Lightng Co Llc | Interconnection for semiconductor light emitting devices |
US7367108B2 (en) | 2005-12-20 | 2008-05-06 | Fujitsu Limited | Method of bonding flying leads |
JP2007201108A (en) * | 2006-01-25 | 2007-08-09 | Sharp Corp | Device and method for bonding electronic part |
JP2007208082A (en) * | 2006-02-02 | 2007-08-16 | Fujitsu Ltd | Method of manufacturing semiconductor device |
JP4731340B2 (en) * | 2006-02-02 | 2011-07-20 | 富士通株式会社 | Manufacturing method of semiconductor device |
JP2008160117A (en) * | 2006-12-21 | 2008-07-10 | Palo Alto Research Center Inc | Electroplating method |
KR100864004B1 (en) * | 2007-02-09 | 2008-10-17 | (주)아이셀론 | Method of Flip-chip packaging of LED using the ultrasonic wave |
JP2009130162A (en) * | 2007-11-26 | 2009-06-11 | Panasonic Corp | Method of bonding electronic component and bonded structure |
WO2009157160A1 (en) | 2008-06-25 | 2009-12-30 | パナソニック株式会社 | Packaging structure and method for manufacturing packaging structure |
US9246073B2 (en) | 2008-06-25 | 2016-01-26 | Panasonic Intellectual Property Management Co., Ltd. | Mounting structure, and method of manufacturing mounting structure |
JP2015053521A (en) * | 2009-03-04 | 2015-03-19 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | Device using compliant bonding structure |
KR101852907B1 (en) * | 2009-03-04 | 2018-06-20 | 루미리즈 홀딩 비.브이. | Method of bonding a semiconductor device using a compliant bonding structure |
KR20170063978A (en) * | 2009-03-04 | 2017-06-08 | 루미레즈 엘엘씨 | Method of bonding a semiconductor device using a compliant bonding structure |
KR101743786B1 (en) * | 2009-03-04 | 2017-06-05 | 루미레즈 엘엘씨 | Method of bonding a semiconductor device using a compliant bonding structure |
US9179510B2 (en) | 2009-06-27 | 2015-11-03 | Cooledge Lighting Inc. | High efficiency LEDs and LED lamps |
JP2011077190A (en) * | 2009-09-29 | 2011-04-14 | Toyoda Gosei Co Ltd | Semiconductor light-emitting element and method of manufacturing the same |
US9107272B2 (en) | 2010-01-04 | 2015-08-11 | Cooledge Lighting Inc. | Failure mitigation in arrays of light-emitting devices |
JP2013531378A (en) * | 2010-06-29 | 2013-08-01 | クーレッジ ライティング インコーポレイテッド | Electronic device with flexible substrate |
JP2014160835A (en) * | 2010-06-29 | 2014-09-04 | Cooledge Lighting Inc | Electronic device with yielding substrate |
US9426860B2 (en) | 2010-06-29 | 2016-08-23 | Cooledge Lighting, Inc. | Electronic devices with yielding substrates |
US9252373B2 (en) | 2010-06-29 | 2016-02-02 | Cooledge Lighting, Inc. | Electronic devices with yielding substrates |
US9054290B2 (en) | 2010-06-29 | 2015-06-09 | Cooledge Lighting Inc. | Electronic devices with yielding substrates |
WO2012026182A1 (en) * | 2010-08-26 | 2012-03-01 | シャープ株式会社 | Mounting method for semiconductor light emitter |
US9048407B2 (en) | 2010-08-26 | 2015-06-02 | Sharp Kabushiki Kaisha | Mounting method for semiconductor light emitter using resist with openings of different sizes |
JP2012049296A (en) * | 2010-08-26 | 2012-03-08 | Sharp Corp | Mounting method for semiconductor light-emitting element |
JP2012069545A (en) * | 2010-09-21 | 2012-04-05 | Toyoda Gosei Co Ltd | Method for mounting light-emitting element |
US8852970B2 (en) | 2010-09-21 | 2014-10-07 | Toyoda Gosei Co., Ltd. | Method for mounting luminescent device |
JP2013131515A (en) * | 2011-12-20 | 2013-07-04 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting element and method of manufacturing the same |
US9214615B2 (en) | 2012-06-07 | 2015-12-15 | Cooledge Lighting Inc. | Methods of fabricating wafer-level flip chip device packages |
US9231178B2 (en) | 2012-06-07 | 2016-01-05 | Cooledge Lighting, Inc. | Wafer-level flip chip device packages and related methods |
US9142735B2 (en) | 2012-09-20 | 2015-09-22 | Lg Innotek Co., Ltd. | Light emitting device |
JP2014063977A (en) * | 2012-09-20 | 2014-04-10 | Lg Innotek Co Ltd | Light-emitting element and light-emitting element package |
US9718673B2 (en) | 2013-04-30 | 2017-08-01 | Tdk Corporation | Component which can be produced at wafer level and method of production |
JP2016526277A (en) * | 2013-04-30 | 2016-09-01 | エプコス アクチエンゲゼルシャフトEpcos Ag | Device that can be manufactured at wafer level and manufacturing method thereof |
JP2015056654A (en) * | 2013-09-10 | 2015-03-23 | 菱生精密工業股▲分▼有限公司 | Semiconductor device and method of manufacturing the same |
JP2016196043A (en) * | 2016-05-30 | 2016-11-24 | 株式会社アルテクス | Acoustic wave joining method |
JP2019062099A (en) * | 2017-09-27 | 2019-04-18 | 旭化成株式会社 | Semiconductor light emitting device and ultraviolet light emitting module |
US10868218B2 (en) | 2017-09-27 | 2020-12-15 | Asahi Kasei Kabushiki Kaisha | Semiconductor light emitting apparatus and ultraviolet light emitting module |
JP2020178017A (en) * | 2019-04-17 | 2020-10-29 | 日亜化学工業株式会社 | Mounting method |
JP7189441B2 (en) | 2019-04-17 | 2022-12-14 | 日亜化学工業株式会社 | Implementation method |
JP7491769B2 (en) | 2020-08-04 | 2024-05-28 | 株式会社ジャパンディスプレイ | Circuit board, LED module, display device, and method for manufacturing LED module and method for manufacturing display device |
Also Published As
Publication number | Publication date |
---|---|
JP4246134B2 (en) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4246134B2 (en) | Semiconductor element mounting method and semiconductor element mounting substrate | |
US20050110161A1 (en) | Method for mounting semiconductor chip and semiconductor chip-mounted board | |
KR100531393B1 (en) | Semiconductor device and manufacturing method of the same | |
JP4720438B2 (en) | Flip chip connection method | |
JPWO2008078631A1 (en) | Method of mounting semiconductor components on a circuit board | |
JP2007110001A (en) | Semiconductor device | |
JP6131555B2 (en) | Method for removing sealing member of light emitting device and light emitting device capable of removing sealing member | |
JP2011040606A (en) | Method of manufacturing semiconductor device | |
JP4745073B2 (en) | Manufacturing method of surface mounted light emitting device | |
JP2008205321A (en) | Electronic component and method of manufacturing electronic device | |
JP6261819B1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
WO2008015853A1 (en) | Semiconductor device, and process and apparatus for manufacturing of electronic circuit | |
JP2017538295A (en) | Method for reducing voids at solder locations | |
KR101493340B1 (en) | Solder transfer base, method for producing solder transfer base, and method for transferring solder | |
JP2007184408A (en) | Electrode bonding method | |
JP2009009994A (en) | Semiconductor device, and manufacturing method thereof | |
JP2010219507A (en) | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure | |
JP4129837B2 (en) | Manufacturing method of mounting structure | |
JP5560713B2 (en) | Electronic component mounting method, etc. | |
JP2010123676A (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP2002280415A (en) | Semiconductor device | |
JP4709563B2 (en) | Manufacturing method of semiconductor device | |
JP2011249599A (en) | Semiconductor packaging substrate and package structure using the same | |
JP2001044319A (en) | Wiring board and mounting structure thereof | |
TWI300615B (en) | Reeier substrarte capable of avoiding shift of a die thereon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061019 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4246134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |