JP2005109188A - Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board - Google Patents
Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board Download PDFInfo
- Publication number
- JP2005109188A JP2005109188A JP2003341355A JP2003341355A JP2005109188A JP 2005109188 A JP2005109188 A JP 2005109188A JP 2003341355 A JP2003341355 A JP 2003341355A JP 2003341355 A JP2003341355 A JP 2003341355A JP 2005109188 A JP2005109188 A JP 2005109188A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- circuit
- base material
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、回路基板、多層基板、回路基板の製造方法および多層基板の製造方法に関し、特に、電子機器の部品として用いられる多層プリント配線板およびそれらを構成する回路基板並びにそれらの製造方法に関するものである。 The present invention relates to a circuit board, a multilayer board, a circuit board manufacturing method, and a multilayer board manufacturing method, and more particularly to a multilayer printed wiring board used as a component of an electronic device, a circuit board constituting the same, and a manufacturing method thereof. It is.
近年の携帯端末をはじめとする電子機器の発展に伴い、高機能化、小型軽量化の要求がますます高まっており、これに伴って、プリント配線板も高密度配線化かつ高多層化の要求が高まってきている。特に、配線基板上の高密度部品実装の要求を満たすためには、配線上の制約を極力無くす構造が必要とされており、層間接続方法であるIVHが重要なファクターとなっている。
従来のマスラミ積層における貫通スルーホール接続やビルドアップ積層におけるIVH接続では、IVH上に配線パターンや、IVHが形成できないため、スタックドビア構造が可能なフィルドビアの要求が高まっている。
With the recent development of electronic devices such as mobile terminals, there is an increasing demand for higher functionality, smaller size, and lighter weight. With this, printed wiring boards are also required to have higher density wiring and higher multilayers. Is growing. In particular, in order to satisfy the demand for mounting high-density components on a wiring board, a structure that eliminates restrictions on wiring as much as possible is required, and IVH, which is an interlayer connection method, is an important factor.
In conventional through-through hole connection in mass lamination and IVH connection in build-up lamination, a wiring pattern or IVH cannot be formed on IVH, and therefore there is an increasing demand for filled vias capable of a stacked via structure.
このようなスタックドビア構造をもつ多層積層には以下の方法が提唱されている。
(1)IVH内を導体ペーストで充填し、その上に他の導体層を積層する。
(2)印刷等により導体ポストを形成し絶縁層を貫通させ、他の導体層と圧接する。
(3)IVHの内壁を導通接続および電気めっきした後、穴埋め材と呼ばれる絶縁材で充填し、更にその表層に導体層を形成する。
(4)基板の表層ごとIVHを導通処理した後、全面を電解めっきし、基板表層とIVHが均一になるよう穴埋めめっきする。
(5)導体層上に絶縁層またはレジスト層を形成しIVHを形成後、電気めっきにより導体ポストを形成する。
The following method has been proposed for the multilayer stack having such a stacked via structure.
(1) The inside of IVH is filled with a conductor paste, and another conductor layer is laminated thereon.
(2) A conductor post is formed by printing or the like, penetrates through the insulating layer, and is pressed into contact with another conductor layer.
(3) After conducting conductive connection and electroplating on the inner wall of the IVH, it is filled with an insulating material called a hole filling material, and a conductor layer is formed on the surface layer.
(4) After conducting the IVH on the entire surface layer of the substrate, the entire surface is electrolytically plated, so that the surface layer of the substrate and the IVH are filled so as to be uniform.
(5) An insulating layer or a resist layer is formed on the conductor layer to form IVH, and then a conductor post is formed by electroplating.
このようなフィルドビアによる多層加工方法には以下の点で問題があった。
上記(1)は、有機不職布と呼ばれる特殊素材にIVHを形成し、導電ペーストを充填後、一括積層により多層プリン度配線板を得る方法である(例えば特許文献1)。この方法では、ウエット処理を必要とせず、工数も少なく多層配線板を得ることができるが、IVHに導電ペーストを充填させるために、IVHの小径化が難しく、高密度化が困難である。
The multilayer processing method using such filled vias has the following problems.
The above (1) is a method of obtaining a multilayer printed wiring board by batch lamination after forming IVH on a special material called organic unclothed cloth, filling with a conductive paste (for example, Patent Document 1). In this method, a wet process is not required and a multi-layer wiring board can be obtained with less man-hours. However, since IVH is filled with a conductive paste, it is difficult to reduce the diameter of IVH and to increase the density.
上記(2)は、導体層上に特殊な印刷法により鋭利な針状の金属ポストを形成し、熱圧により積層用絶縁樹脂を貫通させた後導体層に圧接させるビルドアップ法である(例えば特許文献2)。この方法では、ウエット処理を必要とせず、素材を比較的限定されない特徴がある。しかし、これも上記(1)同様に製法上IVHの小径化が難しく、高密度化が困難である。 The above (2) is a build-up method in which a sharp needle-shaped metal post is formed on the conductor layer by a special printing method, and the insulating resin for lamination is penetrated by hot pressure and then pressed to the conductor layer (for example, Patent Document 2). This method is characterized in that a wet process is not required and the material is not relatively limited. However, similarly to the above (1), it is difficult to reduce the diameter of IVH because of the manufacturing method, and it is difficult to increase the density.
上記(3)は、従来のマスラミ法やビルドアップ法の応用であり、絶縁材の穴埋めやその表層の導体層形成などの工程が増えてしまう問題がある。 The above (3) is an application of the conventional mass method or build-up method, and there is a problem that the steps such as filling the insulating material and forming the surface conductor layer increase.
上記(4)は、半導体パッケージ分野などで開発された回路形成法の応用である。IVHを含めた表層全面を導体化させた後、電気銅めっきによりIVH底のめっきの促進と、表層のめっきの抑制を同時におこない、表層のめっき高さまでIVH内をめっきで充填し、平坦化するフィルドビア法である。この方法は銅めっき液の負担が大きく、液ライフが短くかつ添加剤にシビアな管理が要求される。 The above (4) is an application of a circuit formation method developed in the semiconductor package field or the like. After making the entire surface layer including IVH into a conductor, promote the plating on the bottom of the IVH and suppress the plating on the surface layer by electrolytic copper plating at the same time, fill the inside of the IVH with the plating to the plating height of the surface layer, and flatten it Filled beer method. In this method, the burden of the copper plating solution is large, the solution life is short, and severe control is required for the additive.
上記4つの加工方法は主にビルドアップ法に用いられ、層が多くなるほど工程が増えてしまい工数、管理面で問題がある。 The above four processing methods are mainly used in the build-up method, and as the number of layers increases, the number of processes increases and there are problems in man-hours and management.
上記(5)は、導体層上にレジスト層をラミネートしIVHを形成する。あるいはプリント配線板の支持基材となるの絶縁層にIVHを形成した後、電気めっきによりIVH内を導体で充填し、導体ポストを形成する。
これらの導体ポストを他の配線板の導体層と、はんだ接合させることにより積層する方法(例えば特許文献3)である。この方法はめっきによる小径化と高信頼性化、および一括積層による工程の合理化により、近年注目されている方法である。しかし、電気めっきによる導体ポストの形成は電流分布の影響を受けやすく、ポスト高さの精度が要求される高密度実装基板の場合、より低電流でめっきする必要があり、数十μmに及ぶ導体ポスト形成には長時間処理が必要となるため生産性に問題があった。さらに、めっきにより析出した導体ポストは、表面の平滑さやめっき粗さの問題や、ポスト形状の制約の問題もあった。
This is a method of laminating these conductor posts by soldering with conductor layers of other wiring boards (for example, Patent Document 3). This method has been attracting attention in recent years due to the reduction in diameter and high reliability by plating and the rationalization of processes by batch lamination. However, the formation of conductor posts by electroplating is easily affected by the current distribution, and for high-density mounting boards that require post height accuracy, it is necessary to plate at a lower current, and the conductor extends to several tens of μm. There is a problem in productivity because the post formation requires a long time. Furthermore, the conductor post deposited by plating also has problems of surface smoothness and plating roughness and post shape restriction.
本発明は、上記の問題を解決させるため、製造工程が容易で確実に層間接続を達成でき、かつ信頼性の高い外層配線板の積層が可能な回路基板、多層基板、回路基板の製造方法および多層基板の製造方法を提供するものである。 In order to solve the above problems, the present invention provides a circuit board, a multilayer board, a method of manufacturing a circuit board, and a circuit board that can easily and reliably achieve interlayer connection and can stack highly reliable outer layer wiring boards. A method for manufacturing a multilayer substrate is provided.
このような目的は、下記(1)〜(19)に記載の本発明により達成される。
(1)絶縁基材と、前記絶縁基材の一方の面側に形成された導体回路と、他方の面側にエッチングにより形成された導体ポストとを有し、前記導体回路と前記導体ポストとは、フィルドビアで電気的に接続され、前記導体ポストは金属被覆層で覆われていることを特徴とする回路基板。
(2)前記金属被覆層は、金、銀、ニッケル、錫、鉛、亜鉛、ビスマス、アンチモン、インジウム、銅からなる群より選択される少なくとも一種の金属又は該金属を含む合金で構成される上記(1)に記載の回路基板。
(3)前記絶縁基材の片面または両面に、フラックス機能を有する接着層を設けたことを特徴とする上記(1)または(2)に記載の回路基板。
(4)上記(1)ないし(3)のいずれかに記載の回路基板を含む複数の回路基板を積層してなることを特徴とする多層基板。
(5)絶縁基材と、前記絶縁基材の両面にそれぞれ形成された導体回路を有する回路基板と、上記(1)ないし(3)のいずれかに記載の回路基板とを含む複数の回路基板を積層してなることを特徴とする多層基板。
(6)絶縁基材と、前記絶縁基材の両面にそれぞれ形成された導体回路を有する回路基板と、上記(1)ないし(3)のいずれかに記載の回路基板が接合されており、前記導体ポストを介して各回路基板の導体回路の所定部位が電気的に接続されていることを特徴とする多層基板。
(7)絶縁基材の両面にそれぞれ導体回路となる金属層が形成された前記絶縁基材に貫通穴を形成し、該貫通穴内にて前記金属層同士を導通させるフィルドビアを形成する工程と、一方の面側の金属層をエッチングして導体ポストを形成する工程と、他方の面側の金属層をエッチングして導体回路を形成する工程と、前記導体ポストを覆う表面被覆層を形成する工程とを有することを特徴とする回路基板の製造方法。
(8)前記絶縁層の片面または両面に、フラックス機能を有する接着層を形成する工程を有する上記(7)に記載の回路基板の製造方法
(9)複数の上記(1)ないし(3)のいずれかに記載の回路基板を所定の順序で重ね、これらを熱圧着して積層、一体化することを特徴とする多層基板の製造方法。
(10)絶縁基材と、前記絶縁基材の両面にそれぞれ形成された導体回路を有する回路基板と、少なくとも1つの上記(1)または(3)に記載の回路基板とを所定の順序で重ね、これらを熱圧着して積層、一体化することを特徴とする多層基板の製造方法。
(11)複数の上記(1)ないし(3)のいずれかに記載の回路基板を配置し、これらを熱圧着して積層、一体化し、各回路基板の導体回路の所定部位が前記導体ポストを介して電気的に接続するようにしたことを特徴とする多層基板の製造方法。
(12)絶縁基材と、前記絶縁基材の両面にそれぞれ形成された導体回路を有する回路基板と、少なくとも1つの上記(1)または(3)に記載の回路基板を配置し、これらを熱圧着して積層、一体化し、各回路基板の導体回路の所定部位が前記導体ポストを介して電気的に接続するようにしたことを特徴とする多層基板の製造方法。
(13)上記(7)または(8)に記載の方法により製造された複数の回路基板を所定の順序で重ね、これらを熱圧着して積層、一体化することを特徴とする多層基板の製造方法。
(14)絶縁基材と、前記絶縁基材の両面にそれぞれ形成された導体回路を有する回路基板と、上記(7)または(8)に記載の方法により製造された少なくとも1つの回路基板とを所定の順序で重ね、これらを熱圧着して積層、一体化することを特徴とする多層基板の製造方法。
(15)上記(7)または(8)に記載の方法により製造された複数の回路基板を配置し、これらを熱圧着して積層、一体化し、各回路基板の導体回路の所定部位が前記導体ポストを介して電気的に接続するようにしたことを特徴とする多層基板の製造方法。
(16)絶縁基材と、前記絶縁基材の両面にそれぞれ形成された導体回路を有する回路基板と、上記(7)または(8)に記載の方法により製造された複数の回路基板を配置し、これらを熱圧着して積層、一体化し、各回路基板の導体回路の所定部位が前記導体ポストを介して電気的に接続するようにしたことを特徴とする多層基板の製造方法。
(17)前記熱圧着は、前記金属被覆層が溶融する第1の温度で行った後、それより低い第2の温度でおこなう上記(9)ないし(16)のいずれかに記載の多層基板の製造方法。
(18)前記第2の温度は、接着剤が硬化するのに適した温度である上記(17)に記載の多層基板の製造方法。
(19)上記(9)ないし(18)のいずれかに記載の多層基板の製造方法により製造されたことを特徴とする多層基板。
Such an object is achieved by the present invention described in the following (1) to (19).
(1) It has an insulating substrate, a conductor circuit formed on one surface side of the insulating substrate, and a conductor post formed by etching on the other surface side, and the conductor circuit and the conductor post Are electrically connected by filled vias, and the conductor posts are covered with a metal coating layer.
(2) The metal coating layer is composed of at least one metal selected from the group consisting of gold, silver, nickel, tin, lead, zinc, bismuth, antimony, indium, and copper, or an alloy containing the metal. The circuit board according to (1).
(3) The circuit board according to (1) or (2) above, wherein an adhesive layer having a flux function is provided on one or both surfaces of the insulating base.
(4) A multilayer board comprising a plurality of circuit boards including the circuit board according to any one of (1) to (3) above.
(5) A plurality of circuit boards including an insulating base, a circuit board having conductor circuits formed on both surfaces of the insulating base, and the circuit board according to any one of (1) to (3) above A multilayer substrate characterized by being laminated.
(6) An insulating base material, a circuit board having a conductor circuit formed on both surfaces of the insulating base material, and the circuit board according to any one of the above (1) to (3) are joined, A multilayer board characterized in that a predetermined portion of a conductor circuit of each circuit board is electrically connected through a conductor post.
(7) forming a through hole in the insulating base material in which a metal layer serving as a conductor circuit is formed on both surfaces of the insulating base material, and forming a filled via that electrically connects the metal layers in the through hole; Etching the metal layer on one side to form a conductor post, etching the metal layer on the other side to form a conductor circuit, and forming a surface coating layer covering the conductor post A method for manufacturing a circuit board, comprising:
(8) The method for manufacturing a circuit board according to (7), including a step of forming an adhesive layer having a flux function on one or both surfaces of the insulating layer. (9) A plurality of the above (1) to (3) A method of manufacturing a multilayer board, wherein the circuit boards according to any one of the above are stacked in a predetermined order, and these are laminated by thermocompression bonding.
(10) An insulating base material, a circuit board having conductor circuits formed on both surfaces of the insulating base material, and at least one circuit board according to (1) or (3) are stacked in a predetermined order. A method for producing a multilayer substrate, characterized in that these are laminated by thermocompression bonding.
(11) A plurality of circuit boards according to any one of the above (1) to (3) are arranged, and these are laminated by thermocompression bonding and integrated, and a predetermined portion of a conductor circuit of each circuit board has the conductor post A method of manufacturing a multilayer substrate, wherein the layers are electrically connected to each other.
(12) An insulating base material, a circuit board having conductor circuits formed on both surfaces of the insulating base material, and at least one circuit board as described in (1) or (3) above are disposed, and these are heated. A method for manufacturing a multilayer board, wherein the predetermined parts of the conductor circuit of each circuit board are electrically connected via the conductor posts by being laminated by bonding.
(13) A multilayer substrate manufactured by stacking a plurality of circuit boards manufactured by the method according to (7) or (8) in a predetermined order, and laminating and integrating them by thermocompression bonding. Method.
(14) An insulating base material, a circuit board having conductor circuits formed on both surfaces of the insulating base material, and at least one circuit board manufactured by the method according to (7) or (8) above A method for producing a multilayer substrate, wherein the layers are laminated in a predetermined order and laminated by thermocompression bonding.
(15) A plurality of circuit boards manufactured by the method according to the above (7) or (8) are arranged, these are thermocompression bonded, laminated, and integrated, and a predetermined portion of a conductor circuit of each circuit board is the conductor. A method of manufacturing a multilayer board, wherein the electrical connection is made through a post.
(16) An insulating base material, a circuit board having conductor circuits formed on both surfaces of the insulating base material, and a plurality of circuit boards manufactured by the method according to (7) or (8) are arranged. A method for producing a multilayer board, wherein these are thermocompression bonded, laminated and integrated so that predetermined portions of the conductor circuit of each circuit board are electrically connected via the conductor post.
(17) The thermocompression bonding is performed at a first temperature at which the metal coating layer melts, and then at a second temperature lower than the first temperature. The multilayer substrate according to any one of (9) to (16), Production method.
(18) The method for producing a multilayer substrate according to (17), wherein the second temperature is a temperature suitable for curing the adhesive.
(19) A multilayer substrate manufactured by the method for manufacturing a multilayer substrate according to any one of (9) to (18).
本発明により、高さおよび面積のばらつきがより少ない微小ポストを成形することができ、一括積層時の接続信頼性がより高く、歩留がよく、安価な多層プリント配線板を提供することができる。 According to the present invention, it is possible to form a micro post with less variation in height and area, to provide a multilayer printed wiring board with higher connection reliability at the time of batch lamination, good yield, and low cost. .
以下、本発明の実施形態について、詳細に説明するが、本発明はこれに何ら限定されるものではない。 Hereinafter, although an embodiment of the present invention is described in detail, the present invention is not limited to this at all.
図1〜4は、本発明を多層回路基板およびその製造方法に適用した場合の実施形態を示す断面図である。図4(b)は、4層の多層回路基板420を示す断面図である。導体層の層数は6層となるが、2層は接続用の層で、4層が導体回路となる。
本発明の多層回路基板の製造方法として、4層回路基板の一例を説明する。ステップA(図1)として、本発明の回路基板である外層用の接続用導体ポスト付き回路基板120を製造する。また、ステップB(図2)として、本発明の回路基板である内層用の接続用導体ポスト付き回路基板220を製造する。また、ステップC(図3)として、外層用の両面回路基板320を製造する。ステップD(図4)として、両面回路基板320に回路基板120、220を積層し、多層回路基板420を製造する。以上、4ステップに分けることができる。ステップA、B、Cの順序は、特に限定されないが、例えば、ステップA、B、Cの順序で行い、その後、ステップDを行うことができる。
1 to 4 are cross-sectional views showing an embodiment when the present invention is applied to a multilayer circuit board and a manufacturing method thereof. FIG. 4B is a cross-sectional view showing a four-layer
An example of a four-layer circuit board will be described as a method for manufacturing a multilayer circuit board of the present invention. As Step A (FIG. 1), a
5層以上の積層の場合、前記ステップAで作製した回路基板120を最外層の回路基板として用いる。回路基板120側から数えて第2層以降から両面回路基板320間までは、ステップB(図2)で得られる内層用の回路基板220を所望の層数、積層すればよい。
以下、各ステップについて説明する。
In the case of stacking five or more layers, the
Hereinafter, each step will be described.
(1−1)ステップA
ステップAでは、外層用の接続用導体ポスト付き回路基板120を製造する(図1参照)。まず、例えばポリイミド、エポキシ樹脂などの樹脂を硬化させた絶縁基材102の両面に銅箔101が付いた両面積層板110を用意する(図1(a))。この際、絶縁基材102と銅箔101との間には、導体接続の妨げとなるスミアの発生を防ぐため、銅箔101と絶縁基材102を貼り合わせるための接着剤層は存在しない方が好ましいが、接着剤を用いて貼りあわせたものでもよい。
(1-1) Step A
In Step A, a
絶縁基材102にブランドビアホール106を形成し(図1(b))、銅めっきを施し、フィルドビアめっき1061を形成する。
次いで、ブラインドビアホールのボトム面にあたる銅箔側をエッチングにより銅ポスト108を形成する。このとき得られる銅ポストは銅箔をエッチングしたものであるため高さが一定であり、またポスト表面の平滑性、粗さが安定している。さらにポスト形状も円柱、四角柱など、フォトマスクで自由に調節することができる。
A brand via
Next, a
さらに、銅ポスト108上にはんだ接合用の金属被覆層1081をめっき法、はんだ溶融法、ペースト印刷法などを用いて形成する。この場合の金属層は錫、鉛、銀、銅、亜鉛、ニッケル、ビスマス、アンチモン、インジウム、金の中から選ばれた少なくとも1種類以上の金属で構成される、はんだである。例えば錫系、錫−鉛系、錫−銀系、錫−亜鉛系、錫−ビスマス系、錫−アンチモン、錫−銀−ビスマス系、錫−銅系等があるが、はんだの金属組合せや組成に限定されず、最適なものを選択すればよい。
Further, a
金属被覆層1081の厚さは、特に限定されないが、好ましくは7〜18μmであり、より好ましくは10〜15μmである。
また、はんだ接合時にこの金属層と銅箔層間で金属拡散によるボイドの発生を防止する目的で、下地処理としてニッケルめっきを1〜2μm行なっても良い。
Although the thickness of the
Further, for the purpose of preventing the generation of voids due to metal diffusion between the metal layer and the copper foil layer at the time of soldering, nickel plating may be performed for 1 to 2 μm as a base treatment.
次に、導体ポスト107の反対面の銅箔をエッチングして導体回路103を形成する。このとき、導体回路は銅箔以外の導体の析出がないため、より細線で高密度の対応が容易にできる。
Next, the copper foil on the opposite surface of the
さらに、この導体回路103に対し、表面被覆104を施す(図1(g))。この表面被覆104の形成は、例えば絶縁性樹脂材料に接着剤を塗布したオーバーレイフィルムを貼付するか、または、インクを直接絶縁基材102に印刷する方法などがあるが、図1に示す構成では、表面被覆104は、インクを直接印刷したものを示す。なお、この表面被覆104は、導体回路103の一部を残して被覆するのが好ましい。すなわち、表面被覆104上に、部品などを実装するために開口部109を形成してもよい。またその際、必要に応じて、メッキなどの表面処理を施してもよい。
Further, a
次に、導体ポスト面107に、フラックス機能付き接着剤111を形成する。ここで用いるフラックス機能付き接着剤111は、金属表面の清浄化機能、例えば、金属表面に存在する酸化膜の除去機能や、酸化膜の還元機能を有した接着剤であり、第1の好ましい接着剤の構成としては、フェノール性水酸基を有するフェノールノボラック樹脂、クレゾールノボラック樹脂、アルキルフェノールノボラック樹脂、レゾール樹脂、ポリビニルフェノール樹脂などの樹脂(A)と、前記樹脂の硬化剤(B)を含むものである。硬化剤としては、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系、レゾルシノール系などのフェノールベースや、脂肪族、環状脂肪族や不飽和脂肪族などの骨格をベースとしてエポキシ化されたエポキシ樹脂やイソシアネート化合物が挙げられる
Next, an adhesive 111 with a flux function is formed on the
第2の好ましい接着剤の構成としては、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系、レゾルシノール系などのフェノールベースや、脂肪族、環状脂肪族や不飽和脂肪族などの骨格をベースとしてエポキシ化されたエポキシ樹脂(C)と、イミダゾール環を有し、かつ前記エポキシ樹脂の硬化剤(D)を含むものである。イミダゾール環を有する硬化剤としては、イミダゾール、2−メチルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、1−ベンジル−2−メチルイミダゾール、2−ウンデシルイミダゾール、2−フェニル−4−メチルイミダゾール、ビス(2−エチル−4−メチル−イミダゾール)などが挙げられる。 The second preferred adhesive composition includes bisphenol-based, phenol novolak-based, alkylphenol novolak-based, biphenol-based, naphthol-based, resorcinol-based phenol bases, and skeletons such as aliphatic, cycloaliphatic and unsaturated aliphatic. An epoxy resin (C) epoxidized based on the above, an imidazole ring, and a curing agent (D) for the epoxy resin. Examples of the curing agent having an imidazole ring include imidazole, 2-methylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 1-benzyl-2-methylimidazole, 2-undecylimidazole, and 2-phenyl-4. -Methylimidazole, bis (2-ethyl-4-methyl-imidazole) and the like.
この接着剤のこの接着剤層111の形成方法は特に限定されず、例えば、印刷法により絶縁基材102にフラックス機能付き接着剤を塗布する方法、その他転写法などがあるが、シート状の接着剤を絶縁基材102にラミネートする方法が簡便であり好ましい。
The method of forming this
最後に、図1(g)で得られたものを、所望のサイズに応じて切断し、外層用の接続用導体ポスト付き回路基板120を得る(図1(h))。
Finally, what is obtained in FIG. 1 (g) is cut according to a desired size to obtain a
(1−2)ステップB
ステップBでは、内層用の接続用導体ポスト付き回路基板220を製造する(図2参照)。まず、例えばポリイミド、エポキシ樹脂などの樹脂を硬化させた絶縁基材202の両面に銅箔201が付いた両面積層板210を用意する(図2(a))。この際、絶縁基材202と銅箔201との間には、導体接続の妨げとなるスミアの発生を防ぐため、銅箔201と絶縁基材202を貼り合わせるための接着剤層は存在しない方が好ましいが、接着剤を用いて貼りあわせたものでもよい。
(1-2) Step B
In Step B, a
絶縁基材202にブランドビアホール206を形成し(図2(b))、銅めっきを施し、フィルドビアめっき2061を形成する。
次いで、ブラインドビアホールのボトム面にあたる銅箔側をエッチングにより導体ポスト208を形成する。このとき得られる効果は、前記ステップAで述べたものと同様である。
A brand via
Next, the
さらに、導体ポスト208上にはんだ接合用の金属被覆層2081をめっき法、はんだ溶融法、ペースト印刷法などを用いて形成する。金属被覆層2081を構成する金属材料、金属被覆層の好ましい厚さについては、前記ステップAで述べたものと同様である。
Furthermore, a
次に、導体ポスト207の反対面の銅箔をエッチングして導体回路203および導体ポスト107を受けることが出来るパッド205を形成する。このとき、導体回路は銅箔以外の導体の析出がないため、より細線で高密度の対応が容易にできる。
Next, the copper foil on the opposite surface of the
次に、導体ポスト面207に、フラックス機能付き接着剤211を形成する。ここで用いられるフラックス機能付き接着剤や接着剤層の形成方法等の詳細については、前述した通りである。
Next, an adhesive 211 with a flux function is formed on the
最後に、図2(g)で得られたものを、所望のサイズに切断し、内層用の接続用導体ポスト付き回路基板220を得る(図2(h))。
Finally, what is obtained in FIG. 2 (g) is cut into a desired size to obtain a
(1−3)ステップC
ステップCでは、外層用の両面回路基板320を製造する(図3参照)。まず、例えばポリイミド、エポキシ樹脂などの樹脂を硬化させた絶縁基材302の両面に銅箔301が付いた両面積層板310を用意する(図3(a))。この際、絶縁基材302と銅箔301との間には、導体接続の妨げとなるスミアの発生を防ぐため、銅箔301と絶縁基材302を貼り合わせるための接着剤層は存在しない方が好ましいが、接着剤を用いて貼りあわせたものでもよい。
(1-3) Step C
In Step C, a double-
絶縁基材302にブランドビアホール306を形成し(図3(b))、銅めっきを施し、フィルドビアめっき3061を形成する(図3(c))。
次いで、エッチングにより導体回路303および導体ポスト207を受けることが出来るパッド305を形成する(図3(d))。
A brand via
Next, a
さらに、導体ポスト207を受けることが出来るパッド305の反対面に対し、表面被覆304を施す(図1(f))。この表面被覆304の形成は、例えば絶縁性樹脂材料に接着剤を塗布したオーバーレイフィルムを貼付するか、または、インクを直接絶縁基材302に印刷する方法などがあるが、図3に示す構成では、表面被覆304は、インクを直接印刷したものを示す。なお、この表面被覆304は、導体回路303の一部を残して被覆するのが好ましい。すなわち、表面被覆304上に、部品などを実装するために開口部309を形成してもよい。またその際、必要に応じて、メッキなどの表面処理を施してもよい。
Further, a
積層前に、外層両面回路基板320を個片に裁断しても問題はない。個片に裁断された両面回路基板320を用いる場合には、不良品を使用せず、良品のみを積層することができるため最終製品の歩留向上が可能であるという利点がある。前記回路基板120、220についても同様である。
There is no problem even if the outer double-
(1−4)ステップD
ステップDでは、多層回路基板420を製造する(図4参照)。
(1-4) Step D
In Step D, the
まず、個片の外層両面回路基板320に内層回路基板220をレイアップし、さらにその外側に外層回路基板120をレイアップする(図4(a))。その際の位置合わせは、例えば、各層の導体回路に予め形成されている位置決めマーク(図示せず)を画像認識装置により読み取り、位置合わせする方法、位置合わせ用のピンで位置合わせする方法を用いることができる。
First, the inner-
次に、重ねられた外層両面回路基板320、内層回路基板220および外層回路基板120を積層、一体化する。このような多層化は、熱圧着、すなわち加熱下で圧着しつつ行う。その具体的方法は、次の通りである。
Next, the stacked outer-layer double-
半田接合が可能な温度(金属被覆層が溶融する第1の温度)に加熱して、導体ポスト107が、フラックス機能付き接着剤層111を介して、導体ポスト107の金属被覆層1081と内層フレキシブル回路基板220のパッド部分205と、そして導体ポスト207が、フラックス機能付き接着剤層211を介して、導体ポスト207の金属被覆層2081と、外層両面基板320のパッド部分305とがそれぞれ溶融接合するまで熱圧着し、次いで、前記より低い温度(半田が溶融しない温度でかつ接着剤が硬化するのに適した第2の温度)で再加熱してフラックス機能付き接着剤層111、211を硬化させ、層間を接着させることにより、外層両面基板320、内層回路基板220および外層回路基板120を積層、一体化する(図3(b))。このように、熱圧着の工程において、温度差を設けて行う(前半を高温、後半を低温で加熱する)ことにより、半田を十分に溶融して接合不良を防止するとともに、かかる半田溶融接合がなされた後は直ちにフラックス機能付き接着剤層を硬化させて各層の接合部、特に溶融接合部を固定化するので、導通不良等を生じることなく、信頼性の高い多層配線板が得られるという優れた効果を発揮する。
The
各層を積層する方法としては、例えば、真空プレスまたは熱ラミネートとベーキングを併用する方法等を用いることができる。 As a method of laminating each layer, for example, a vacuum press or a method using a combination of thermal lamination and baking can be used.
なお、前記第1の温度は、好ましくは170〜270℃、より好ましくは185〜260℃とされ、前記第2の温度は、好ましくは120〜200℃、より好ましくは150〜190℃とすることができる。 The first temperature is preferably 170 to 270 ° C., more preferably 185 to 260 ° C., and the second temperature is preferably 120 to 200 ° C., more preferably 150 to 190 ° C. Can do.
以上により、外層両面回路基板320,内層回路基板220および外層回路基板120が積層された多層回路基板420が得られる。
Thus, a
以上図1〜図4を用いて、回路層数が4層の構成について説明したが、本発明には外層回路基板120と外層両面回路基板320をレイアップした3層の構成や、外層回路基板を最外層の回路基板として用い、外層回路基板側から数えて第2層以降から外層両面回路基板間までに、内層用の回路基板を所望の層数、積層した5層以上の多層回路基板も含まれる。
1 to 4, the configuration in which the number of circuit layers is four has been described. However, in the present invention, a three-layer configuration in which the outer-
(実施例1)
[内層用の両面プリント配線板を作製]
銅箔厚み12μm、エポキシ樹脂厚み60μmからなる両面銅張積層板に、保護フィルムとしてドライフィルムフォトレジストを片側にラミネートする。この状態でUVレーザーによりドライフィルムフォトレジスト、片面銅箔、エポキシ樹脂を除去しφ50μmのIVHを形成する。このとき積層用の位置決め穴も合わせて形成しておく。さらにこのIVHは低圧のプラズマをもちいてドライデスミアをおこなう。続いてもう一方の銅箔面をめっき治具により給電かつシーリングし電気銅めっきによりIVHのボトムから銅めっきを約70μm析出させる。次にドライフィルムフォトレジストを水酸化ナトリウムにより除去したあと、あらためてドライフィルムフォトレジストを両面にラミネートし、露光、現像、エッチングにより両面プリント配線板を作製する。
(Example 1)
[Production of double-sided printed wiring board for inner layer]
A dry film photoresist is laminated on one side as a protective film on a double-sided copper-clad laminate having a copper foil thickness of 12 μm and an epoxy resin thickness of 60 μm. In this state, dry film photoresist, single-sided copper foil, and epoxy resin are removed by UV laser to form IVH having a diameter of 50 μm. At this time, a positioning hole for lamination is also formed. Furthermore, this IVH performs dry desmear using low-pressure plasma. Subsequently, the other copper foil surface is fed and sealed with a plating jig, and about 70 μm of copper plating is deposited from the bottom of IVH by electrolytic copper plating. Next, after removing the dry film photoresist with sodium hydroxide, the dry film photoresist is again laminated on both sides, and a double-sided printed wiring board is produced by exposure, development, and etching.
[外層用の導体ポスト付き両面プリント配線板の作製]
同じく銅箔厚み12μm、エポキシ樹脂厚み60μmからなる両面銅張積層板に、保護フィルムとしてドライフィルムフォトレジストを片側にラミネートする。この状態でUVレーザーによりドライフィルムレジスト、片面銅箔、エポキシ樹脂を除去しφ50μmのIVHを形成する。このとき積層用の位置決め穴も合わせて形成しておく。さらにこのIVHは低圧のプラズマをもちいてドライデスミアをおこなう。続いてもう一方の銅箔面をめっき治具により給電かつシーリングし電気銅めっきによりIVHのボトムから銅めっきを約70μm析出させる。次にドライフィルムフォトレジストを水酸化ナトリウムにより除去したあと、あらためてドライフィルムフォトレジストを両面にラミネートし、レーザー加工をおこなっていない銅箔面を、露光、現像、エッチングにより導体ポストを形成する。つづいて、導体ポストの裏面の導体層をめっき治具で給電かつシーリングし、導体ポスト上に錫−銀からなる鉛フリーはんだめっきを10〜15μm程度形成する。
次に、ドライフィルムフォトレジストを両面にラミネートし、導体ポストと反対面の導体層に露光、現像、エッチングにより配線パターンを形成する。最後に導体ポスト面全面にフラックス機能付き接着剤層をラミネートする。これらを層数分用意する。
[Production of double-sided printed wiring board with conductor posts for outer layer]
Similarly, a dry film photoresist is laminated on one side as a protective film on a double-sided copper-clad laminate having a copper foil thickness of 12 μm and an epoxy resin thickness of 60 μm. In this state, the dry film resist, single-sided copper foil, and epoxy resin are removed by UV laser to form IVH having a diameter of 50 μm. At this time, a positioning hole for lamination is also formed. Furthermore, this IVH performs dry desmear using low-pressure plasma. Subsequently, the other copper foil surface is fed and sealed with a plating jig, and about 70 μm of copper plating is deposited from the bottom of IVH by electrolytic copper plating. Next, after removing the dry film photoresist with sodium hydroxide, the dry film photoresist is again laminated on both sides, and a conductor post is formed on the copper foil surface not subjected to laser processing by exposure, development and etching. Subsequently, the conductor layer on the back surface of the conductor post is fed and sealed with a plating jig to form about 10 to 15 μm of lead-free solder plating made of tin-silver on the conductor post.
Next, a dry film photoresist is laminated on both surfaces, and a wiring pattern is formed on the conductor layer opposite to the conductor post by exposure, development, and etching. Finally, an adhesive layer with a flux function is laminated on the entire surface of the conductor post. Prepare these for the number of layers.
[多層プリント配線板の作製]
内層用両面プリント配線板をコア層とし、外装用の導体ポスト付き両面プリント配線板を位置合わせ用のピンを使ってレイアップする。その後、真空式加圧ラミネーターで130℃、0.2MPa、30秒で仮接着した後、300℃、0.05MPaで3分間プレスし、導体ポストの表面の鉛フリーはんだを溶融させ、フラックス機能付き接着剤層を介して重なり合うプリント配線板の配線パターンと金属接合を形成する。さらに、180℃で1時間ベーキングし接着剤層を硬化させ積層される。最後に最外層をソルダーレジストで被覆し、実装用の端子部をめっきなどにより表面処理をおこない多層プリント配線板を得る。
(実施例2)
[Production of multilayer printed wiring boards]
The double-sided printed wiring board for the inner layer is used as a core layer, and the double-sided printed wiring board with a conductor post for exterior use is laid up using alignment pins. Then, after temporary bonding with a vacuum pressure laminator at 130 ° C, 0.2 MPa, 30 seconds, press at 300 ° C, 0.05 MPa for 3 minutes to melt the lead-free solder on the surface of the conductor post, with a flux function A metal connection is formed with the wiring pattern of the printed wiring board overlapping through the adhesive layer. Furthermore, it is baked at 180 ° C. for 1 hour to cure and laminate the adhesive layer. Finally, the outermost layer is covered with a solder resist, and a surface treatment is performed on the terminal portion for mounting by plating or the like to obtain a multilayer printed wiring board.
(Example 2)
内層用両面プリント配線板が両面フレキシブル配線板であり、レイアップ後のプレス条件が、真空式加圧ラミネーターで100℃、0.1MPa、30秒で仮接着した後、300℃、0.002MPaで3分間プレスである以外は、実施例1と同様の方法で得られるフレックスリジット配線板
(実施例3)
The double-sided printed wiring board for the inner layer is a double-sided flexible wiring board, and press conditions after layup are temporarily bonded at 100 ° C., 0.1 MPa, 30 seconds with a vacuum pressure laminator, then at 300 ° C., 0.002 MPa. A flex-rigid wiring board obtained by the same method as in Example 1 except that it is pressed for 3 minutes (Example 3)
内層用および外層用両面プリント配線板が両面フレキシブル配線板であり、レイアップ後のプレス条件が、真空式加圧ラミネーターで100℃、0.1MPa、30秒で仮接着した後、300℃、0.0002MPaで3分間プレスである以外は、実施例1と同様の方法で得られる多層フレキシブルプリント配線板 The double-sided printed wiring board for inner layer and outer layer is a double-sided flexible wiring board, and the press conditions after lay-up are temporarily bonded at 100 ° C., 0.1 MPa, 30 seconds with a vacuum pressure laminator, then 300 ° C., 0 .Multilayer flexible printed wiring board obtained by the same method as in Example 1 except that pressing is performed at 0002 MPa for 3 minutes.
本発明は、電子機器の部品として用いられるプリントの製造方法に関するものである。 The present invention relates to a method for producing a print used as a component of an electronic device.
101、201、301:銅箔
102、202、302:絶縁基材
103、203、303:導体回路
104、304:表面被覆
106、206、303:ブラインドビアホール
1061、2061、3031:フィルドビアメッキ
107、207:導体ポスト
108、208:銅ポスト
1081、2081:金属被覆層
109、309:開口部
110、210、310:積層板
111、211:フラックス機能付き接着剤
120、220、320、420:回路基板、多層基板
205、305:導体ポストを受けるパッド
101, 201, 301:
Claims (19)
前記絶縁基材の一方の面側に形成された導体回路と、他方の面側にエッチングにより形成された導体ポストとを有し、前記導体回路と前記導体ポストとは、フィルドビアで電気的に接続され、前記導体ポストは金属被覆層で覆われていることを特徴とする回路基板。 An insulating substrate;
It has a conductor circuit formed on one surface side of the insulating substrate and a conductor post formed by etching on the other surface side, and the conductor circuit and the conductor post are electrically connected by a filled via. The circuit board is characterized in that the conductor post is covered with a metal coating layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003341355A JP2005109188A (en) | 2003-09-30 | 2003-09-30 | Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003341355A JP2005109188A (en) | 2003-09-30 | 2003-09-30 | Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109188A true JP2005109188A (en) | 2005-04-21 |
Family
ID=34535978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003341355A Pending JP2005109188A (en) | 2003-09-30 | 2003-09-30 | Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109188A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180421A (en) * | 2005-12-28 | 2007-07-12 | Sumitomo Bakelite Co Ltd | Multilayer circuit board and manufacturing method therefor |
RU2459314C1 (en) * | 2011-04-06 | 2012-08-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Method of making thin-film multilevel boards for multichip modules, hybrid integrated circuits and chip assemblies |
JP2014007256A (en) * | 2012-06-22 | 2014-01-16 | Murata Mfg Co Ltd | Wiring board and method for manufacturing the same |
CN112753289A (en) * | 2019-08-31 | 2021-05-04 | 鹏鼎控股(深圳)股份有限公司 | Circuit board, manufacturing method thereof and manufacturing method of circuit board assembly |
-
2003
- 2003-09-30 JP JP2003341355A patent/JP2005109188A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180421A (en) * | 2005-12-28 | 2007-07-12 | Sumitomo Bakelite Co Ltd | Multilayer circuit board and manufacturing method therefor |
RU2459314C1 (en) * | 2011-04-06 | 2012-08-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Method of making thin-film multilevel boards for multichip modules, hybrid integrated circuits and chip assemblies |
JP2014007256A (en) * | 2012-06-22 | 2014-01-16 | Murata Mfg Co Ltd | Wiring board and method for manufacturing the same |
CN112753289A (en) * | 2019-08-31 | 2021-05-04 | 鹏鼎控股(深圳)股份有限公司 | Circuit board, manufacturing method thereof and manufacturing method of circuit board assembly |
CN112753289B (en) * | 2019-08-31 | 2023-08-04 | 鹏鼎控股(深圳)股份有限公司 | Circuit board and manufacturing method thereof, and manufacturing method of circuit board assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3906225B2 (en) | Circuit board, multilayer wiring board, method for manufacturing circuit board, and method for manufacturing multilayer wiring board | |
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
JP4073945B1 (en) | Manufacturing method of multilayer wiring board | |
JP2006108211A (en) | Wiring board, multilayered wiring circuit board using the board, and method of manufacturing the multilayered wiring circuit board | |
JPWO2007046459A1 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2006165496A (en) | Parallel multi-layer printed board having inter-layer conductivity through via post | |
JP4592891B2 (en) | Multilayer circuit board and semiconductor device | |
JP4597631B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JPH1154934A (en) | Multilayered printed wiring board and its manufacture | |
KR20150013008A (en) | Circuit board, production method of circuit board, and electronic equipment | |
JP4694007B2 (en) | Manufacturing method of three-dimensional mounting package | |
JP2018032661A (en) | Printed wiring board and method for manufacturing the same | |
JP2004311909A (en) | Circuit board, multilayer wiring board, method for producing the circuit board and method for producing the multilayer wiring board | |
JP2005109188A (en) | Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board | |
KR100734244B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
JP2005259730A (en) | Wiring board, method of manufacturing circuit board, multilayer circuit board, and method of manufacturing the same | |
JP2003229665A (en) | Multilayered flexible wiring board and its manufacturing method | |
JP2006049536A (en) | Multilayer circuit board | |
JP2004072125A (en) | Manufacturing method of printed wiring board, and printed wiring board | |
JPH0786749A (en) | Manufacture of printed-wiring board | |
JP2004063908A (en) | Multilayer flexible wiring board and its producing process | |
JP3922350B2 (en) | Multilayer printed wiring board and method for producing multilayer printed wiring board | |
JP4292905B2 (en) | Circuit board, multilayer board, method for manufacturing circuit board, and method for manufacturing multilayer board | |
JP4892924B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2004111758A (en) | Multilayer flexible wiring board and its production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060413 |
|
A977 | Report on retrieval |
Effective date: 20080731 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A02 | Decision of refusal |
Effective date: 20090106 Free format text: JAPANESE INTERMEDIATE CODE: A02 |