JP2005051688A - 超音波アレイセンサおよびその製造方法 - Google Patents

Abstract

【課題】超音波アレイセンサの耐環境性を向上する。
【解決手段】超音波アレイセンサ１は板状のベース部１０を備え、ベース部１０には主面１１ｂに向かって開口する複数の凹部１２が形成される。ベース部１０の他方の主面１１ａ上には絶縁層２１が設けられ、絶縁層２１上において複数の凹部１２にそれぞれ対応する領域には、絶縁層２１側から順に下部電極３１、圧電膜４１、および、上部電極５１が設けられ、下部電極３１、圧電膜４１および上部電極５１により振動検出層４０が構成される。圧電膜４１および上部電極５１上には、これらを覆うようにして酸化シリコンにより形成される保護膜６１が設けられる。これにより、超音波アレイセンサ１では圧電膜４１が腐食等することが防止され、超音波アレイセンサ１の耐環境性を向上することができる。
【選択図】 図２

Description

本発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサに関する。

対象物までの距離や対象物が位置する方向を特定するために、発信された超音波の対象物からの反射波を共振現象を利用して検出する複数のセンサ素子が配列された超音波アレイセンサの実用化が、近年、進められている。

図１は、従来の超音波アレイセンサ９を示す縦断面図であり、図１では１つのセンサ素子９０のみを図示している。図１に示すように、超音波アレイセンサ９は、複数の凹部９１１（但し、図１では１つの凹部９１１のみを図示している。）が形成されたベース部９１と、ベース部９１上において複数の凹部９１１にそれぞれ対応する領域に形成された下部電極９３１、圧電膜９３２および上部電極９３３からなる振動検出層９３とを有する。超音波アレイセンサ９では、各凹部９１１の底面の部分がダイアフラム部を構成し、ダイアフラム部が自己の共振周波数の超音波を受けて共振することにより、電極９３１，９３３間に電位差が生じ、電気信号が出力される。

なお、非特許文献１では、ゾルゲル法により形成されるＰＺＴ（ジルコン酸チタン酸鉛）薄膜を圧電膜として用いた超音波アレイセンサの構造や製造プロセスについて開示されている。
堅田、外６名，「ＰＺＴ薄膜を用いたアレイ型超音波マイクロセンサ」，研究会資料，フィジカルセンサ研究会，平成１２年１２月２０日，ＰＨＳ−００−２１，ｐ．２１９−２２２

ところで、従来の超音波アレイセンサ９は、屋内での使用が前提とされるため圧電膜９３２が露出していた。しかしながら、超音波アレイセンサの様々な場面での実用化に際して、使用環境によっては圧電膜９３２が腐食等してセンサ素子９０の特性が劣化してしまうこととなる。

本発明は上記課題に鑑みなされたものであり、耐環境性を有する超音波アレイセンサを提供することを目的としている。

請求項１に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、主としてシリコンにより板状に形成され、一の主面に向かって開口する複数の凹部を有するベース部と、前記ベース部の他の主面上に形成された絶縁層と、前記絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記絶縁層側から順に、下部電極、圧電膜および上部電極を有する振動検出層と、少なくとも前記圧電膜を覆う保護膜とを備える。

請求項２に記載の発明は、請求項１に記載の超音波アレイセンサであって、前記保護膜が、酸化シリコンまたは窒化シリコンにより形成される。

請求項３に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、主としてシリコンにより板状に形成され、一の主面に向かって開口する複数の凹部を有するベース部と、前記ベース部の他の主面上に形成された絶縁層と、前記絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記絶縁層側から順に、下部電極、圧電膜、および、前記圧電膜を覆う上部電極を有する振動検出層とを備える。

請求項４に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサの製造方法であって、主としてシリコンにより形成された基板の一の主面上に絶縁層を形成する工程と、前記絶縁層上の少なくとも複数の素子形成領域において、前記絶縁層側から順に、下部電極、圧電膜および上部電極を形成する工程と、前記複数の素子形成領域に対応する前記基板の他の主面上の複数の領域において、エッチングにより複数の凹部を形成する工程と、少なくとも前記圧電膜を覆う保護膜を形成する工程とを備える。

請求項５に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサの製造方法であって、主としてシリコンにより形成された基板の一の主面上に絶縁層を形成する工程と、前記絶縁層上の少なくとも複数の素子形成領域において、前記絶縁層側から順に、下部電極、圧電膜、および、前記圧電膜を覆う上部電極を形成する工程と、前記複数の素子形成領域に対応する前記基板の他の主面上の複数の領域において、エッチングにより複数の凹部を形成する工程とを備える。

本発明によれば、超音波アレイセンサの耐環境性を向上することができる。

また、請求項３および５の発明では、超音波アレイセンサの製造コストを削減することができる。

図２は、本発明の第１の実施の形態に係る超音波アレイセンサ１を示す縦断面図である。超音波アレイセンサ１は、超音波を検出する複数のセンサ素子が配列されたものであり、図２では、１つのセンサ素子１００のみを図示している。実際には、センサ素子１００は紙面の左右方向および紙面に垂直な方向に複数配列される。また、図２では図示の便宜上、薄膜部分を厚く強調して示している。

図２に示す超音波アレイセンサ１は、シリコン（Ｓｉ）により形成される層１１１、酸化シリコン（ＳｉＯ_２）により形成される薄い層１１２、および、シリコンにより形成される薄い層１１３が積層された板状のベース部１０を備え、ベース部１０は後述するようにアレイセンサ製造に用いられるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に対応する部位である。ただし、以下の説明では層１１１の下面に形成された酸化膜も含めてベース部１０と呼ぶ。ベース部１０には下側の主面１１ｂに向かって開口する複数の凹部１２（例えば、上底が３５０μｍ、下底が７００μｍの台形の断面形状を有する凹部）が形成される。１つの凹部１２は１つのセンサ素子１００に対応し、図２では１つの凹部１２のみが図示されている。

ベース部１０の上側の主面１１ａ上には、例えば、酸化シリコンにより形成される絶縁層２１が設けられる。絶縁層２１上において複数の凹部１２にそれぞれ対応する領域（すなわち、複数の凹部１２の真上の領域）には、絶縁層２１側から順に、主として白金（Ｐｔ）により形成される（正確には、絶縁層２１側からチタン（Ｔｉ）により形成される層と白金により形成される層とが積層されている。）下部電極３１、ＰＺＴにより形成される圧電膜４１、および、白金により形成される上部電極５１が設けられ、下部電極３１、圧電膜４１および上部電極５１により振動を電圧として検出する振動検出層４０が構成される。下部電極３１は配向性をもってＰＺＴを成膜する観点から白金であることが好ましく、圧電膜４１がＺｎＯ（酸化亜鉛）により形成される場合も下部電極３１が白金であることが好ましいと確認されている。なお、圧電膜４１がＰＶＤＦ（ポリフッ化ビニリデン）等の樹脂である場合には下部電極３１は白金である必要はない。上部電極５１も必ずしも白金により形成される必要はなく、金やアルミニウム等の他の導体により形成されてよい。

また、圧電膜４１および上部電極５１上には、これらを覆うようにして酸化シリコンにより形成される保護膜６１が設けられる。超音波アレイセンサ１では、各凹部１２の底面（すなわち、層１１２により形成される面）から上側の層１１２，１１３、絶縁層２１、下部電極３１、圧電膜４１、上部電極５１および保護膜６１の部位が超音波を受けて振動する薄いダイアフラム部とされる。

超音波アレイセンサ１は、所定の周波数の超音波を発信する音源装置とともに利用される。例えば、各ダイアフラム部の共振周波数が１００ｋＨｚの超音波アレイセンサ１に対して、音源装置から１００ｋＨｚの超音波が発信され、対象物からの反射波を受けて各ダイアフラム部が共振することにより各センサ素子１００から電気信号が出力される。そして、出力された複数の信号を解析することにより、対象物までの距離や対象物が位置する方向が特定される。

次に、上述の超音波アレイセンサ１を製造する方法について説明する。図３は、超音波アレイセンサ１の製造工程の流れを示す図である。

超音波アレイセンサ１が製造される際には、まず、図４に示す基板１１が準備される。図４に示す基板１１は、シリコンにより形成される層１１１、酸化シリコンにより形成される薄い層１１２、および、シリコンにより形成される薄い層１１３が積層されたＳＯＩ基板であり、厚みが数百μｍとされる。なお、超音波アレイセンサ１の製造に利用される基板は、ＳＯＩ基板に限定されず、主としてシリコンにより板状に形成されるものであれば、他の種類の基板であってもよい。

図４の基板１１は、アニール等の熱処理が施されることにより両主面１１ａ，１１ｃが酸化され、図５に示すように酸化シリコンにより形成される酸化膜２１，２２がそれぞれ形成される（ステップＳ１１）。なお、酸化膜２１（以下、「絶縁層２１」という。）は他の手法により形成されてもよく、窒化シリコン等の酸化シリコン以外の絶縁体であってもよい。また、主面１１ｃ側の酸化膜２２は必要に応じて形成されるのみでもよい。

続いて、主面１１ａ（以下、「上面１１ａ」とも呼ぶ。）側の絶縁層２１上には図６に示すように下部電極３１（および、必要な配線パターン）が形成される（ステップＳ１２）。下部電極３１を形成する際には、まず、絶縁層２１上にスパッタリングによりチタン（Ｔｉ）により形成される膜が付与され、チタン膜上には白金により形成される膜が付与される。なお、チタン膜は白金膜の密着性を向上させるための中間層としての役割を果たすものであるため、以下、チタン膜および白金膜を単に白金膜と呼ぶ。

図７は、白金膜が形成された基板１１の一部を例示する平面図である。白金膜上にはフォトリソグラフィ技術を利用してフォトレジストのパターンが形成される。すなわち、白金膜上にフォトレジストが塗布され、ステッパ等においてフォトレジスト上に所定のパターンが描画された後に、現像が施されフォトレジストのパターンが形成される。そして、イオンミリング装置等により白金膜がエッチング（ミリング）され、フォトレジストを基板１１から除去することにより、下部電極３１が形成される。

図８は、下部電極３１が形成された基板１１の一部を例示する平面図である。図８では、基板１１上には十字状に配列された複数の下部電極３１が形成される。また、複数の下部電極３１はそれぞれ配線３２を介して離れた位置に配置される接続用の電極３３に連絡する。図８中において複数の下部電極３１をそれぞれ含む二点鎖線にて示す矩形領域７１は、以降の工程を経て製造される１つのセンサ素子の形成領域（以下、「素子形成領域」という。）であり、裏面側においては後述する工程により図２に示す凹部１２が形成される領域となる。なお、本実施の形態で参照する縦断面図は簡略化されているため図８の平面図とは厳密には対応していない。

図６に示す下部電極３１が形成されると、図９に示すように圧電材料により形成される圧電膜４１が下部電極３１上に形成される（ステップＳ１３）。具体的には、まず、ゾルゲル法により基板１１上の全面にＰＺＴ膜が形成される。このとき、下部電極３１を形成する白金膜は配向性が良好であるため、少なくとも下部電極３１上においては配向性の高いＰＺＴ膜が得られる。続いて、ＰＺＴ膜上にフォトリソグラフィ技術を利用してフォトレジストによるパターンが形成され、ウエットエッチングが施されてＰＺＴ膜のフォトレジストに覆われていない部分が除去される。そして、フォトレジストが基板１１から除去され、圧電膜４１の形成が完了する。

図１０は、圧電膜４１が形成された基板１１の一部を例示する平面図であり、図８に対応する図である。また、図１０では図８の下部電極３１が占める矩形領域７２を破線により示している。図１０に示すように、圧電膜４１は全ての素子形成領域７１を覆うようにして形成されており、圧電膜４１には複数の接続用電極３３にそれぞれ連続する複数のスルーホール４２が設けられる。

続いて、図９の圧電膜４１上には、図１１に示すように上部電極５１が形成される（ステップＳ１４）。上部電極５１は、ステップＳ１２における下部電極３１と同様に、スパッタリングにより白金が全面成膜され、白金膜上に塗布されたフォトレジスト上に所定のパターンを描画して現像することにより、フォトレジストのパターンが形成される。そして、ミリングが施された後フォトレジストが基板１１から除去されることにより上部電極５１が形成され、下部電極３１、圧電膜４１および上部電極５１による振動検出層４０が形成される。

図１２は、上部電極５１が形成された基板１１の一部を例示する平面図であり、図８および図１０に対応している。図１２に示すように、圧電膜４１上には十字状に配列されるとともに複数の素子形成領域７１内にそれぞれ位置する複数の上部電極５１が形成されており、複数の上部電極５１は十字状の配線５２により、１つの接続用の電極５３へと連絡する。なお、上部電極５１（並びに、配線５２および接続用電極５３）も下部電極３１と同様に、チタン膜が中間層として設けられてもよい。

図１１に示す上部電極５１が形成されると、基板１１の下側の主面１１ｂ（酸化膜２２の表面を指し、以下、「下面１１ｂ」とも呼ぶ。）上においてフォトレジストのパターンが形成された後、エッチング（例えば、フッ酸を利用したウエットエッチング）が施されることにより素子形成領域７１に対応する複数の領域において酸化膜２２の一部が除去される。

続いて、酸化膜２２をエッチングマスクとしてＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）を用いて基板１１に対して異方性エッチングが施されることにより、図１３に示すように下面１１ｂに向かって開口する複数の凹部１２が形成され、ダイアフラム部の下面が形成される（ステップＳ１５）。また、基板１１は凹部１２が形成されることにより図２のベース部１０となる。

続いて、図１３の圧電膜４１および上部電極５１上には保護膜６１が形成される（図２参照）（ステップＳ１６）。保護膜６１は、前述のように、酸化シリコンにより形成され、ゾルゲル法により圧電膜４１および上部電極５１上に比較的均一な厚み（例えば、０．１〜０．５μｍ）にて容易に成膜される。これにより、均一な厚み（例えば、数μｍ）の最終的なダイアフラム部が形成されることとなり、超音波アレイセンサ１における共振周波数のばらつきが抑制される。

そして、基板１１は図１２に示す大きさを単位とするダイに分割されて、図２に示すように保護膜６１を有する超音波アレイセンサ１が完成する。超音波アレイセンサ１は、例えば、所定の回路基板上に貼り付けられる。そして、複数の接続用電極３３，５３（図１２参照）がそれぞれワイヤーボンディングにより金線を介して回路基板上の電極と接続され、超音波検出に利用される。接続用電極３３，５３上には適宜ポッティングが施される。

以上のように、図２に示す超音波アレイセンサ１は、主としてシリコンにより形成されるとともに、上面１１ａ上に絶縁層２１、下部電極３１、圧電膜４１および上部電極５１が順に形成された基板１１に下面１１ｂ（酸化膜２２が存在しない場合は図４の主面１１ｃ）に向かって開口する複数の凹部１２を形成し、上部電極５１および圧電膜４１を覆う保護膜６１を形成することにより製造される。これにより、上部電極５１および圧電膜４１が腐食等することが防止され、超音波アレイセンサ１の耐環境性を向上することができる。なお、下部電極３１、圧電膜４１および上部電極５１は、絶縁層２１上の少なくとも複数の凹部１２に対応する領域に形成されるのみでもよい。

また、保護膜６１は窒化シリコンにより形成されてもよく、この場合、例えばＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を利用して成膜される。このような、半導体製造技術等の分野で用いられている酸化シリコンまたは窒化シリコンは、十分な安定性を有することから、保護膜６１としての機能に優れているといえる。また、酸化シリコンおよび窒化シリコン以外の無機材料も保護膜６１として用いることができる。特に、ＣＶＤ法やＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の乾式成膜法により形成される無機材料は、比較的ピンホールが少なく（より好ましくは、ＣＶＤ法）、信頼性の高い保護膜として利用することができる。

図１４は、第２の実施の形態に係る超音波アレイセンサ１ａを示す縦断面図であり、１つのセンサ素子１００ａのみを示している。図１４の超音波アレイセンサ１ａでは、図２の超音波アレイセンサ１と比較して、保護膜６１が省かれるとともに上部電極５１ａの構造が異なっている。すなわち、圧電膜４１が上部電極５１ａにより覆われ、振動検出層４０ａが下部電極３１、圧電膜４１、および、圧電膜４１を覆う上部電極５１ａにより構成される。

図１４に示す超音波アレイセンサ１ａを製造する際には、図２の超音波アレイセンサ１と同様に、主としてシリコンにより形成されるＳＯＩ基板１１上に酸化膜２１，２２が形成され、酸化膜（絶縁層）２１上の所定の領域７２には下部電極３１および圧電膜４１が形成される（図３：ステップＳ１１〜１３）。

基板１１上には白金膜（または、チタン膜および白金膜）が全面成膜され、フォトリソグラフィを利用してフォトレジストのパターンが形成された後にミリングが施され、圧電膜４１を覆う上部電極５１ａが形成される（ステップＳ１４）。

図１５は、上部電極５１ａが形成された基板１１の一部を例示する平面図である。図１５に示すように、ステップＳ１４では接続用電極３３を露出するスルーホール５４が形成される。また、素子形成領域７１を含むおよそ全体が上部電極５１ａにより覆われることとなる。なお、図１５は、第１の実施の形態と同様に、図１４の縦断面図とは厳密には対応していない。

続いて、下面１１ｂ側の酸化膜２２上において、素子形成領域７１に対応して凹部を形成する領域のみが露出されたフォトレジストのパターンが形成されて酸化膜２２の一部が除去される。そして、ウエットエッチングによる異方性エッチングが施されることにより基板１１の酸化膜２２側の主面１１ｂに向かって開口する複数の凹部１２が形成され（すなわち、ダイアフラム部が形成され）、図１４に示す超音波アレイセンサ１ａが完成する（ステップＳ１５）。なお、図１４の超音波アレイセンサ１ａの製造ではステップＳ１６は省略される。

以上のように、図１４の超音波アレイセンサ１ａは、主としてシリコンにより形成されるとともに複数の凹部１２を有するベース部１０の主面１１ａ上に絶縁層２１が設けられ、絶縁層２１上の少なくとも複数の凹部１２に対応する領域において、下部電極３１、圧電膜４１、および、圧電膜４１を覆う上部電極５１ａが積層された振動検出層４０ａが設けられる。これにより、図２の超音波アレイセンサ１のように、保護膜６１を形成する工程を設けることなく圧電膜４１が上部電極５１ａにより保護され、超音波アレイセンサ１ａの耐環境性を向上することができるとともに、超音波アレイセンサ１ａの製造コストの削減を図ることができる。

また、上部電極５１ａは必ずしも白金（または、チタンおよび白金）により形成される必要はなく、例えば、金等の他の不活性金属が利用されてもよい。なお、金を上部電極として利用する際には、一般的に、クロムを中間層として利用することができる。

以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変形が可能である。

上記第１の実施の形態において、必ずしも上部電極５１が保護膜６１により覆われる必要はなく、少なくとも圧電膜４１が保護膜６１により覆われていれば超音波アレイセンサの信頼性を向上することができる。

超音波アレイセンサにおいて、センサ素子は十字状以外の配列とされてもよく、より高精度な超音波アレイセンサを形成するには、センサ素子がマトリックス状に配列されることが好ましい。

上記実施の形態において、凹部１２は必ずしもウエットエッチングにより形成される必要はなく、ドライエッチング等他のエッチング手法により形成されてもよい。

上記実施の形態では複数の上部電極が電気的に接続され、下部電極３１が独立して設けられるが、複数の下部電極を接続して上部電極が互いに独立していてもよい。また、上部電極および下部電極のそれぞれが、互いに独立して設けられてもよい。圧電膜も素子形成領域毎に独立して設けられてもよい。なお、素子形成領域７１と凹部１２とは正確に対応する必要はなく、各素子形成領域７１は各センサ素子におよそ対応する領域を定めるにすぎない。

図３に示す製造工程の流れは、可能な範囲内で適宜変更されてもよい。例えば、図３に示す製造工程の流れにおいて、保護膜６１が形成された後に基板１１の凹部１２が形成されてもよい。

従来の超音波アレイセンサを示す断面図である。 第１の実施の形態に係る超音波アレイセンサを示す断面図である。 超音波アレイセンサの製造工程の流れを示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 超音波アレイセンサの製造の様子を示す図である。 第２の実施の形態に係る超音波アレイセンサを示す断面図である。 超音波アレイセンサの製造の様子を示す図である。

符号の説明

１，１ａ 超音波アレイセンサ
１０ ベース部
１１ 基板
１１ａ，１１ｂ 面
１２ 凹部
２１ 絶縁層
３１ 下部電極
４０，４０ａ 振動検出層
４１ 圧電膜
５１，５１ａ 上部電極
６１ 保護膜
７１ 素子形成領域
１００，１００ａ センサ素子
Ｓ１１〜Ｓ１６ ステップ

Claims (5)

1. 超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、
   主としてシリコンにより板状に形成され、一の主面に向かって開口する複数の凹部を有するベース部と、
   前記ベース部の他の主面上に形成された絶縁層と、
   前記絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記絶縁層側から順に、下部電極、圧電膜および上部電極を有する振動検出層と、
   少なくとも前記圧電膜を覆う保護膜と、
   を備えることを特徴とする超音波アレイセンサ。
2. 請求項１に記載の超音波アレイセンサであって、
   前記保護膜が、酸化シリコンまたは窒化シリコンにより形成されることを特徴とする超音波アレイセンサ。
3. 超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、
   主としてシリコンにより板状に形成され、一の主面に向かって開口する複数の凹部を有するベース部と、
   前記ベース部の他の主面上に形成された絶縁層と、
   前記絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記絶縁層側から順に、下部電極、圧電膜、および、前記圧電膜を覆う上部電極を有する振動検出層と、
   を備えることを特徴とする超音波アレイセンサ。
4. 超音波を検出する複数のセンサ素子が配列された超音波アレイセンサの製造方法であって、
   主としてシリコンにより形成された基板の一の主面上に絶縁層を形成する工程と、
   前記絶縁層上の少なくとも複数の素子形成領域において、前記絶縁層側から順に、下部電極、圧電膜および上部電極を形成する工程と、
   前記複数の素子形成領域に対応する前記基板の他の主面上の複数の領域において、エッチングにより複数の凹部を形成する工程と、
   少なくとも前記圧電膜を覆う保護膜を形成する工程と、
   を備えることを特徴とする超音波アレイセンサの製造方法。
5. 超音波を検出する複数のセンサ素子が配列された超音波アレイセンサの製造方法であって、
   主としてシリコンにより形成された基板の一の主面上に絶縁層を形成する工程と、
   前記絶縁層上の少なくとも複数の素子形成領域において、前記絶縁層側から順に、下部電極、圧電膜、および、前記圧電膜を覆う上部電極を形成する工程と、
   前記複数の素子形成領域に対応する前記基板の他の主面上の複数の領域において、エッチングにより複数の凹部を形成する工程と、
   を備えることを特徴とする超音波アレイセンサの製造方法。

Images