JP2005045008A - Multilayer body and its producing process - Google Patents
Multilayer body and its producing process Download PDFInfo
- Publication number
- JP2005045008A JP2005045008A JP2003277397A JP2003277397A JP2005045008A JP 2005045008 A JP2005045008 A JP 2005045008A JP 2003277397 A JP2003277397 A JP 2003277397A JP 2003277397 A JP2003277397 A JP 2003277397A JP 2005045008 A JP2005045008 A JP 2005045008A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resin layer
- uncured resin
- connection hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
本発明は両面あるいは多層配線を電気的に接続するための接続孔を有するプリント配線板、特にフレキシブル配線板としての多層積層体およびその製造方法に関するものである。 The present invention relates to a printed wiring board having a connection hole for electrically connecting double-sided or multilayer wiring, and more particularly to a multilayer laminate as a flexible wiring board and a manufacturing method thereof.
近年、電子機器の軽薄短小化が進み、それに伴ってプリント配線板にもより薄厚化の要求がなされるようになってきている。従来から、薄厚基板といえばポリイミドフィルムの表面に銅配線を施したフレキシブル配線板がよく知られているが、配線ピッチを細かくしたり多層化したりしても、一般的な層間接続構造のスルーホールを用いているため高密度実装の実現は困難であった。そこで、薄厚で高密度実装に対応できる配線板として、層間接続にインナービアホール(以下IVH)を用いたフレキシブル配線板などが提案されている。 In recent years, electronic devices have become lighter, thinner, and smaller, and accordingly, printed wiring boards have been required to be thinner. Conventionally, a flexible wiring board with copper wiring on the surface of a polyimide film is well known as a thin substrate, but even if the wiring pitch is made fine or multi-layered, a through-hole with a general interlayer connection structure is used. Therefore, it was difficult to realize high-density mounting. Therefore, a flexible wiring board using inner via holes (hereinafter referred to as IVH) for interlayer connection has been proposed as a wiring board that is thin and compatible with high-density mounting.
図7に層間接続構造を用いたフレキシブル配線板の断面図を示す。 FIG. 7 shows a cross-sectional view of a flexible wiring board using an interlayer connection structure.
回路パターン87a、87bとは貫通孔83に充填された導電性ペースト85によってIVH接続され2層配線基板88と同様に回路パターン96a、96bとを導電性ペースト85によってIVH接続された2層回路基板95を絶縁基板92に張り付けて接着することにより4層回路基板を形成している。
The circuit patterns 87a and 87b are IVH connected by the
なお、この出願の発明に関する先行技術文献情報として、例えば、特許文献1が知られている。
しかしながら、IVH接続のフレキシブル配線板は基材となるフィルム(一般的にはポリイミドフィルムが多用されている)と、IVH内に形成する導電体(通常、Cuめっきを施して導電体を形成する場合が多い)との密着性が良くないため、使用環境によるストレスや屈曲等の影響により、IVH内で導電体が破断したり、配線パターンと導電体間で破断したりして、長期にわたって接続を安定化させることが困難であった。 However, a flexible wiring board for IVH connection is a base film (generally a polyimide film is generally used) and a conductor formed in IVH (usually when Cu conductor is applied to form a conductor) In many cases, the conductor breaks in the IVH or breaks between the wiring pattern and the conductor due to the influence of stress, bending, etc. depending on the usage environment, and the connection is made for a long time. It was difficult to stabilize.
本発明は上記課題に鑑みてなされたもので、プリント配線板、特にフレキシブル配線板において、使用環境によるストレスや屈曲等の影響を受けても導電体がIVH内に強固に固定され、長期にわたって接続信頼性が良好なIVH構造を有する多層積層体を提供することを目的とする。 The present invention has been made in view of the above problems, and in a printed wiring board, particularly a flexible wiring board, the conductor is firmly fixed in the IVH even under the influence of stress, bending, etc. due to the use environment, and is connected over a long period of time. An object is to provide a multilayer laminate having an IVH structure with good reliability.
上記課題を解決するために、本発明の請求項1に記載の発明は、フィルムと、このフィルムの両面に設けた少なくとも1層からなる第1と第2の樹脂層と、この第1と第2の樹脂層の表面に形成した第1と第2の配線パターンと、この第1と第2の配線パターンを電気的に接続するために第1、第2の樹脂層およびフィルムに、フィルムより樹脂層側が大径となるように設けた接続孔と、この接続孔内において前記フィルムを挟み込むように形成した導電体とからなる多層積層体であり、導電体が前記フィルムを挟み込むように形成されるため、フィルムと導電体が強固に固定され、長期にわたって接続を安定化させる作用を有する。
In order to solve the above-mentioned problem, the invention described in
本発明の請求項2に記載の発明は、接続孔に3から5度のテーパーを設けた請求項1に記載の多層積層体であり、導電体の形成を容易に実施できる作用を有する。
Invention of
本発明の請求項3に記載の発明は、第1の樹脂層と、この第1の樹脂層の下面に設けた第1の配線パターンと、この第1の樹脂層の上面に積層したフィルムと、このフィルムに積層した第2の樹脂層と、この第2の樹脂層の上面に設けた第2の配線パターンを電気的に接続するため第1、第2の樹脂層およびフィルムに、フィルムより樹脂層側が大径となるように設けた接続孔に形成した導電体からなる第1の多層積層体と、この第1の多層積層体の上面に第3の樹脂層を積層し、この第3の樹脂層の上面に第2のフィルムを積層し、この第2のフィルムの上面に第4の樹脂層を積層し、この第4の樹脂層の上面に第3の配線パターンを積層し、層間の配線パターンを電気的に接続するために第3、第4の樹脂層および第2のフィルムに、フィルムより樹脂層側が大径となるように設けた接続孔に導電体を形成した第2の多層積層体を少なくとも1つ以上積層した多層積層体であり、配線パターンを3層以上の多層配線板が形成でき配線収容性の向上や実装の高密度化に寄与する作用を有する。 According to a third aspect of the present invention, there is provided a first resin layer, a first wiring pattern provided on the lower surface of the first resin layer, and a film laminated on the upper surface of the first resin layer, In order to electrically connect the second resin layer laminated on the film and the second wiring pattern provided on the upper surface of the second resin layer, the first and second resin layers and the film are A first multilayer laminate composed of a conductor formed in a connection hole provided so that the resin layer side has a large diameter, and a third resin layer is laminated on the upper surface of the first multilayer laminate, A second film is laminated on the upper surface of the second resin layer, a fourth resin layer is laminated on the upper surface of the second film, and a third wiring pattern is laminated on the upper surface of the fourth resin layer. In order to electrically connect the wiring patterns of the third and fourth resin layers and the second film, A multilayer wiring board in which at least one second multilayer laminated body in which a conductor is formed is laminated in a connection hole provided so that the resin layer side has a larger diameter than the film, and the wiring pattern is a multilayer wiring board having three or more layers Can be formed, and has an effect of improving wiring accommodation and contributing to higher mounting density.
本発明の請求項4に記載の発明は、フィルムの両面に未硬化樹脂を塗布して未硬化樹脂層を形成する工程と、次に未硬化樹脂層の両面にカバーフィルムを形成する工程と、次にカバーフィルムを形成した未硬化樹脂層とフィルムに、フィルムより未硬化樹脂側が大径となるように設けた接続孔を形成する工程と、次に接続孔に導電体を形成する工程と、次にカバーフィルムを剥離する工程と、次に未硬化樹脂層の両面に金属箔を配置し加熱加圧し配線パターンを形成する工程とからなる多層積層体の製造方法であり、長期にわたって接続信頼性が良好な接続孔を有する配線基板を提供することができる。
The invention according to
本発明の請求項5に記載の発明は、フィルムの両面に未硬化樹脂を塗布して未硬化樹脂層を形成する工程と、次に未硬化樹脂層の両面にカバーフィルムを形成する工程と、次にカバーフィルムを形成した未硬化樹脂層とフィルムに、フィルムより未硬化樹脂層側が大径となるように設けた接続孔を形成する工程と、次に接続孔に導電体を形成する工程と、次にカバーフィルムを剥離する工程と、次に未硬化樹脂層の両面に金属箔を配置し加熱加圧し配線パターンを形成する工程とからなる多層積層体の上面にフィルムの両面に未硬化樹脂を塗布して未硬化樹脂層を形成する工程と、次に未硬化樹脂層の両面にカバーフィルムを形成する工程と、次にカバーフィルムを形成した未硬化樹脂層とフィルムに、フィルムより未硬化樹脂側が大径となるように設けた接続孔を形成する工程と、次に接続孔に導電体を形成する工程と、次にカバーフィルムを剥離する工程と、次に未硬化樹脂層の片面に金属箔を配置し加熱加圧し配線パターンを形成する工程を繰り返して形成した多層積層体の製造方法であり、長期にわたって接続信頼性が良好な接続孔を有する多層配線基板を提供することができる。
The invention according to
本発明の請求項6に記載の発明は、フィルムと、このフィルムの両面に少なくとも1層からなる第1と第2の未硬化樹脂層と、この第1と第2の未硬化樹脂層の表面に形成した第1と第2のカバーフィルムとからなる多層積層体の厚さ方向にテーパー付きの接続孔を形成するためのレーザー加工方法であって、1パルスのレーザー照射に必要なエネルギー蓄積時間tcが、レーザーパルス発振周期Tに対して、
tc<0.1×T
なる関係を満足する請求項4または5に記載の多層積層体の製造方法であり、レーザー加工時に発生する熱の作用によって第1と第2の未硬化樹脂層を流動させることにより、第1と第2の未硬化樹脂層に設けた接続孔の径がフィルムに設けた接続孔の径より大きい径となるように形成することができ、連続して出力されるレーザーパルスの間隔を十分長く確保することにより、第1と第2の未硬化樹脂層の流動範囲をフィルムに設けた接続孔の径よりも約20μm程度大きい孔径になるように抑制する効果を有する。
The invention according to
t c <0.1 × T
The method for producing a multilayer laminate according to
本発明の請求項7に記載の発明は、少なくとも2パルス以上の連続パルスレーザーを照射することにより加工を行う請求項6に記載の多層積層体の製造方法であり、接続孔に3から5度のテーパーを設けることができる。
Invention of
本発明の請求項8に記載の発明は、パルス幅が50ns以下の連続パルスレーザーを照射することにより加工を行う請求項6に記載の多層積層体の製造方法であり、パルス幅が短いほどレーザー加工時に発生する熱の作用を小さくすることができ、それに伴いパルス間の間隔も小さくすることができるためレーザー加工の高速化を可能にする効果を有する。
Invention of
本発明の請求項9に記載の発明は、波長が355nm以下のレーザー光によって加工を行う請求項6に記載の多層積層体の製造方法であり、レーザー光の波長を短くすることにより得られる有機物の化学的結合を切断するアブレーション効果をレーザー加工に取り込み、レーザー加工時に発生する熱の作用をできるだけ小さく抑制する効果を有する。
Invention of
以上のように本発明によれば、フィルムと、このフィルムの両面に少なくとも1層からなる第1と第2の樹脂層と、この第1と第2の樹脂層の表面に形成した第1と第2の配線パターンと、この第1と第2の配線パターンを電気的に接続するために第1、第2の樹脂層およびフィルムに、フィルムより樹脂層の方が大径となるように設けた接続孔と、この接続孔内において前記フィルムを挟み込むように形成した導電体とからなる多層積層体とすることにより、導電体が前記フィルムを挟み込むように形成されるため、フィルムと導電体が強固に固定され、長期にわたって接続を安定化させることが可能となる。 As described above, according to the present invention, the film, the first and second resin layers including at least one layer on both surfaces of the film, and the first and second layers formed on the surfaces of the first and second resin layers are provided. In order to electrically connect the second wiring pattern and the first and second wiring patterns, the first and second resin layers and the film are provided such that the resin layer has a larger diameter than the film. Since the conductor is formed so as to sandwich the film, the film and the conductor are formed by sandwiching the connection hole and the conductor formed so as to sandwich the film in the connection hole. It is firmly fixed and the connection can be stabilized over a long period of time.
以下、本発明の一実施の形態を図面を参照しながら説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
(実施の形態1)
図1は本発明の実施の形態1を説明する多層積層体の断面図である。
(Embodiment 1)
FIG. 1 is a cross-sectional view of a multilayer laminate for explaining
図1においてフィルム1の両面には第1の樹脂層2と第2の樹脂層3が形成されている。この第1と第2の樹脂層2、3の表面には第1の配線パターン4と第2の配線パターン5が形成されている。この第1と第2の配線パターン4、5は電気的に接続するために接続孔6内に形成した導電体7と接続されている。この第1の樹脂層2と第2の樹脂層3の径がフィルム1の径よりも大きくなるように形成され、フィルム1を挟み込むハトメ形状に形成されている。
In FIG. 1, a
このように、接続孔6内に導電体7がフィルム1を挟み込むように形成されるため、多層積層体として形成された配線基板に曲げ応力や屈曲、熱応力、熱膨張差や吸湿によって生じるストレスが付与されたとしても、導電体7が接続孔6内部を摺動することなくしっかりと固着しているため、導電体7と第1、第2の配線パターン4、5の接続界面や導電体7自身に破断が生じにくくなるため、長期にわたって接続信頼性が良好なIVH構造を有する配線基板を得ることができる。
Thus, since the
フィルム1は絶縁性の有機材料からなり、例えばポリイミドフィルムやアラミドフィルム、液晶ポリマーシート等を用いることができる。本実施の形態1においては、厚さ12.5μmのポリイミドフィルムを用いた。
The
第1の樹脂層2と第2の樹脂層3は絶縁性の有機材料からなり、例えばポリイミド樹脂やエポキシ樹脂、2種類の有機樹脂の特性を併せ持つ変性樹脂等を用いることができる。これらの樹脂はフィルム1や第1、第2の配線パターン4、5との密着力を長期間いろいろな使用環境下において十分高く確保する必要があるため、熱硬化系樹脂であることが望ましい。
The
また、熱可塑性樹脂であってもリフローピーク温度約260℃で軟化しないものであれば適用可能である。本実施の形態1においては、エポキシ変性ポリイミド樹脂を用い、第1の樹脂層2として厚さ10μm、第2の樹脂層3として厚さ5μmを塗布し、硬化させて使用している。硬化の方法等については、後述の製造方法で詳細に記述する。
Moreover, even if it is a thermoplastic resin, if it does not soften at the reflow peak temperature of about 260 degreeC, it is applicable. In the first embodiment, an epoxy-modified polyimide resin is used, and a
第1の配線パターン4と第2の配線パターン5は電気伝導性を有する物質からなり、例えば銅箔や銅めっき配線等を用いることができる。本実施の形態1においては、厚さ9μmの電解銅箔を用いた。この電解銅箔は、第1、第2の樹脂層2、3と接着する面にめっき法を用いて粗化処理を施してあり密着性を確保している。パターン形成はフォトリソグラフィー法及びエッチング法を用いて形成した。
The
接続孔6は後述の製造方法により形成し、内部に導電体7を形成している。
The
導電体7は、例えば導電性ペーストや金属めっき等を用いることができる。本実施の形態1においては、銅粉とエポキシ樹脂を混練した導電性ペーストを接続孔6内に充填して導電体7として用いた。
For the
導電体7は、図1に示すように接続孔6内に完全に充填されるように形成してもよいし、図2に示すように接続孔6の内壁部に導電体7を形成し、完全に充填されていない形状でもかまわないが、配線基板として配線収容性や実装部品の実装密度を高めることを考慮すると、図1のように接続孔6内を完全に充填した形状の方がより好ましい。
The
なお、図2に示す導電体7の形状は金属めっきで形成する方法を用いた場合に形成することができる。
The shape of the
また、接続孔6の詳細は後述するが、内部に導電体7を導電性ペーストをスキージングで充填したり、めっき法で形成したりするため、片口が広くなっている接続孔6であることが望ましい。
Although details of the
一方、配線基板としては接続安定性の確保や接続孔6の微細化対応の観点からみて、接続孔6の両開口径はできるだけ同じ大きさであることが望ましい。そこで、本実施の形態1においては、接続孔6にテーパーを設けているが、3から5度範囲になるようレーザー加工をコントロールしている。この結果、導電体7の形成を容易にしつつ、配線基板としては接続安定性を確保している。
On the other hand, as for the wiring board, it is desirable that both opening diameters of the connection holes 6 are as large as possible from the viewpoint of ensuring connection stability and miniaturization of the connection holes 6. Therefore, in the first embodiment, the
次に図3を用いて、本実施の形態1の多層積層体の製造方法を説明する。
Next, the manufacturing method of the multilayer laminated body of this
図3(a)は本実施の形態1の多層積層体の基材となるフィルム1である。
FIG. 3A shows a
このフィルム1の両面に第1の未硬化樹脂層8と第2の未硬化樹脂層9を形成した状態を図3(b)に示す。
A state in which the first
さらに、第1の未硬化樹脂層8と第2の未硬化樹脂層9の最表面にカバーフィルム10を形成し、図3(c)に示す状態にする。
Further, the
第1の未硬化樹脂層8と第2の未硬化樹脂層9は液体の状態で供給され、フィルム1の表面に塗工した。本実施の形態1においては、塗工方法としてリバースコート法を用いて、片面に第1の未硬化樹脂層8となる樹脂層を塗布し、次に110から150℃に設定されたトンネル乾燥機で溶剤を揮発して第1の未硬化樹脂層8を形成し、次にロールラミネータを用いて70〜90℃、圧力1.0〜4.0kg/cmでカバーフィルム10をラミネートした。ここまでの工程は連続して製造を行った。続いて、フィルム1の他方の面にも同様に、塗工、乾燥、ラミネートを行って図3(c)の多層積層体を製造した。
The first
本実施の形態1では片面ずつに分けて製造を行ったが、未硬化樹脂層のBステージ状態を表裏同様の状態にするには、両面同時塗工、両面同時ラミネートを行った方がより望ましい。また、塗工方法はリバースコート法に限らず、ドクターブレード法やコンマコータを用いた方法など他の塗工方法でもかまわない。また、本実施の形態1のように、片面ずつ塗工を行う場合、先に塗工した樹脂の乾燥温度は低めで行い、後に塗工する樹脂の乾燥温度は高めにして、表裏のBステージ状態ができるだけ同じようになるようにした。 In the first embodiment, the production is performed separately for each side, but in order to make the B-stage state of the uncured resin layer the same as the front and back, it is more desirable to perform double-sided simultaneous coating and double-sided simultaneous lamination. . The coating method is not limited to the reverse coating method, and other coating methods such as a doctor blade method or a method using a comma coater may be used. In addition, when coating one side at a time as in the first embodiment, the drying temperature of the resin previously applied is lower, the drying temperature of the resin to be applied later is increased, and the B stage on the front and back sides The state was made as similar as possible.
また、カバーフィルム10には、厚さ9μmのPEN(ポリエチレンナフタレート)を用い、未硬化樹脂層にラミネートする面にはシリコン離型処理をあらかじめ行ったものを使用した。
Further, PEN (polyethylene naphthalate) having a thickness of 9 μm was used for the
次に図3(d)に示すように、レーザー加工機を用いて接続孔6を形成した。この工程で使用したレーザー加工機は、波長355nmの3倍高調波YAGレーザーを用い、連続パルスを照射して加工を行う装置を用いた。
Next, as shown in FIG.3 (d), the
このレーザー加工機は、1パルスあたりの照射時間が50ns、加工点での出力が60μJを発生し、1孔加工するために60パルスを照射した。このときのパルス周波数は3kHzで、レーザー発振周期(T)が約333msで1パルスを照射するように設定した。また上記加工点出力を得るために蓄積時間tcを約19msに設定した。このようなレーザー加工によって、第1と第2の未硬化樹脂層8、9の流動範囲をフィルム1に設けた接続孔の径よりも約20μm程度大きい孔径になるように抑制した。第1と第2の未硬化樹脂層8、9が流動した部分には、レーザー加工時に溶けたPENが流れ込み、図3(d)のようになる。本加工において照射するパルス数やレーザー光の焦点を調整することにより接続孔6に3から5度のテーパーを設けることができる。
In this laser processing machine, the irradiation time per pulse was 50 ns, the output at the processing point was 60 μJ, and 60 pulses were irradiated to process one hole. At this time, the pulse frequency was 3 kHz, and the laser oscillation cycle (T) was set to irradiate one pulse at about 333 ms. In order to obtain the machining point output, the accumulation time t c was set to about 19 ms. By such laser processing, the flow range of the first and second
図3(e)は、接続孔6に導電体7を充填した状態を示している。
FIG. 3E shows a state in which the
本工程では導電体7として導電性ペーストを用い、接続孔6の開口部の小さい側から真空吸引をしながら、接続孔6の開口部の大きい側からスキージングで導電性ペーストを刷り込み充填した。このときスキージング回数を増せば導電性ペーストの充填性が向上するのでより好ましい。
In this step, a conductive paste is used as the
次に、カバーフィルム10を剥離して図3(f)のようにする。カバーフィルム10の剥離は常温で行い、剥離時に導電性ペーストがカバーフィルム10側に取られないように注意を払う必要がある。
Next, the
最後に、図3(f)の多層積層体の両面に銅箔を配置して、加熱加圧して第1と第2の未硬化樹脂層8、9を硬化させるとともに銅箔と接着し、同時に導電体7を圧縮して銅箔と電気的接続を形成しつつフィルム1を挟み込む形状に成形する。続いて銅箔をパターニングして第1の配線パターン4と第2の配線パターン5を形成して図3(g)の多層積層体を得ることができる。
Finally, copper foils are arranged on both sides of the multilayer laminate of FIG. 3 (f), heated and pressed to cure the first and second
本加熱加圧工程では、温度200℃を1時間キープしつつ、150から200kg/cm2で行った。 In this heating and pressurizing step, the temperature was maintained at 200 ° C. for 1 hour, and was performed at 150 to 200 kg / cm 2 .
(実施の形態2)
図4は、本発明の実施の形態2を説明する多層積層体の断面図である。
(Embodiment 2)
FIG. 4 is a cross-sectional view of a multilayer laminate for explaining
図4においてフィルム1の両面には第1の樹脂層2と第2の樹脂層3が形成されている。この第1と第2の樹脂層2、3の表面には、第1の配線パターン4と第2の配線パターン5が形成されている。この第1と第2の配線パターン4、5は電気的に接続するために接続孔6内に形成した導電体7と接続している。この導電体7は第1の樹脂層2と第2の樹脂層3の径がフィルム1の径よりも大きくなるように形成されているため、フィルム1を挟み込むハトメ形状に形成されている。これを第1の積層体101と呼ぶ。第1の積層体101は図1に示す積層体と同様のものであり、構成材料や製造方法は実施の形態1で説明したとおりである。
In FIG. 4, a
この第1の積層体101の上面には、第3の樹脂層11と第2のフィルム12と第4の樹脂層13が積層され、第4の樹脂層13の最表面には第3の配線パターン14が形成されている。この第3の配線パターン14と第1の配線パターン4は、電気的に接続するために第2の接続孔16内に形成した第2の導電体17と接続している。この第2の導電体17は第3の樹脂層11と第4の樹脂層13の径が第2のフィルム12の径よりも大きくなるように形成されているため、第2のフィルム12を挟み込むハトメ形状に形成されている。これを第2の積層体102と呼ぶ。第2の積層体102も構成材料や製造方法は実施の形態1で説明したものを用いている。
A third resin layer 11, a second film 12, and a
また、この第1の積層体101の下面には第5の樹脂層18と第3のフィルム19と第6の樹脂層20が積層され、第6の樹脂層20の最表面には第4の配線パターン21が形成されている。この第4の配線パターン21と第2の配線パターン5は電気的に接続するために第3の接続孔22内に形成した第3の導電体23と接続している。この第3の導電体23は第5の樹脂層18と第6の樹脂層20の径が第3のフィルム19の径よりも大きくなるように形成されているため、第3のフィルム19を挟み込むハトメ形状に形成されている。これを第3の積層体103と呼ぶ。第3の積層体103も構成材料や製造方法は実施の形態1で説明したものを用いている。
Further, the
本実施の形態2では第1の積層体101の上下に第2の積層体102と第3の積層体103を各1つずつ積層したものであるが、第2の積層体102と第3の積層体103はそれぞれ多層に積層してもかまわない。
In the second embodiment, the second
本実施の形態2においても実施の形態1と同様に、導電体がフィルムを挟み込み、接続孔内に嵌合するように形成されるため、多層積層体として形成された配線基板に曲げ応力や屈曲、熱応力、熱膨張差や吸湿によって生じるストレスが付与されたとしても、導電体が接続孔の内部を摺動することなくしっかりと固着しているため、導電体と配線パターンの接続界面や導電体自身に破断が生じにくくなり、長期にわたって接続信頼性が良好なIVH構造を有する配線基板を得ることができる。 Also in the second embodiment, as in the first embodiment, the conductor is formed so as to sandwich the film and fit into the connection hole, so that bending stress or bending is applied to the wiring board formed as a multilayer laminate. Even if stress caused by thermal stress, thermal expansion difference or moisture absorption is applied, the conductor is firmly fixed without sliding inside the connection hole. The body itself is less likely to break, and a wiring board having an IVH structure with good connection reliability over a long period of time can be obtained.
次に図5を用いて、本実施の形態2の多層積層体の製造方法を説明する。
Next, the manufacturing method of the multilayer laminated body of this
図5(a)は図4で説明した第1の積層体101の両面に、図3(f)で得られる多層積層体を配置し、さらにその両面に銅箔24、25を配置した状態である。これらを加熱加圧して、パターニング工程で銅箔24、25をパターニングして配線パターンを形成する工程を経て、図5(b)に示すような本実施の形態2の多層積層体を得ることができる。具体的な製造方法は、実施の形態1と同様の方法を用いた。
FIG. 5A shows a state in which the multilayer laminate obtained in FIG. 3F is arranged on both sides of the
さらに多層配線が必要な場合は、図5(b)で得た多層積層体の両面に図3(f)で得られる多層積層体を配置し、さらにその両面に銅箔24、25を配置し、これらを加熱加圧して、パターニングする工程を繰り返せばよい。 If further multilayer wiring is required, the multilayer laminate obtained in FIG. 3 (f) is arranged on both sides of the multilayer laminate obtained in FIG. 5 (b), and copper foils 24, 25 are arranged on both sides thereof. The patterning process may be repeated by heating and pressing them.
(実施の形態3)
図6は本発明の実施の形態3を説明する多層積層体の接続孔の断面模式図である。
(Embodiment 3)
FIG. 6 is a schematic cross-sectional view of the connection hole of the multilayer laminate for explaining the third embodiment of the present invention.
図6(a)は接続孔6の垂直断面図、図6(b)は接続孔6の水平断面図である。
6A is a vertical sectional view of the
接続孔6の内壁面を、図6(a)、(b)に示すように粗化することにより、導電体7との密着強度が高まり、多層積層体として形成された配線基板に曲げ応力や屈曲、熱応力、熱膨張差や吸湿によって生じるストレスが付与されたとしても、導電体7が接続孔6の内部を摺動することなくしっかりと固着しているため、導電体7と第1、第2の配線パターン4、5の接続界面や導電体7自身に破断が生じにくくなり、長期にわたって接続信頼性が良好なIVH構造を有する配線基板を得ることができる。
By roughening the inner wall surface of the
1 フィルム
2 第1の樹脂層
3 第2の樹脂層
4 第1の配線パターン
5 第2の配線パターン
6 接続孔
7 導電体
DESCRIPTION OF
Claims (9)
tc<0.1×T
なる関係を満足する請求項4または5に記載の多層積層体の製造方法。 A film, first and second uncured resin layers comprising at least one layer on both surfaces of the film, and first and second cover films formed on the surfaces of the first and second uncured resin layers, A laser processing method for forming a connection hole having a taper in the thickness direction of a multilayer laminate comprising: an energy storage time t c required for laser irradiation of one pulse is relative to a laser pulse oscillation period T ,
t c <0.1 × T
The manufacturing method of the multilayer laminated body of Claim 4 or 5 which satisfies the following relationship.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003277397A JP2005045008A (en) | 2003-07-22 | 2003-07-22 | Multilayer body and its producing process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003277397A JP2005045008A (en) | 2003-07-22 | 2003-07-22 | Multilayer body and its producing process |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005045008A true JP2005045008A (en) | 2005-02-17 |
Family
ID=34264133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003277397A Pending JP2005045008A (en) | 2003-07-22 | 2003-07-22 | Multilayer body and its producing process |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005045008A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043768A (en) * | 2007-08-06 | 2009-02-26 | Ngk Spark Plug Co Ltd | Wiring board with built-in capacitor and its manufacturing method |
JP2013257924A (en) * | 2012-06-12 | 2013-12-26 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with head, and hard disk drive |
JP2013257926A (en) * | 2012-06-12 | 2013-12-26 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with head, and hard disk drive |
JP2013257923A (en) * | 2012-06-12 | 2013-12-26 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with head, and hard disk drive |
JP2013257925A (en) * | 2012-06-12 | 2013-12-26 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with head, and hard disk drive |
-
2003
- 2003-07-22 JP JP2003277397A patent/JP2005045008A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043768A (en) * | 2007-08-06 | 2009-02-26 | Ngk Spark Plug Co Ltd | Wiring board with built-in capacitor and its manufacturing method |
JP2013257924A (en) * | 2012-06-12 | 2013-12-26 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with head, and hard disk drive |
JP2013257926A (en) * | 2012-06-12 | 2013-12-26 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with head, and hard disk drive |
JP2013257923A (en) * | 2012-06-12 | 2013-12-26 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with head, and hard disk drive |
JP2013257925A (en) * | 2012-06-12 | 2013-12-26 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with head, and hard disk drive |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7737367B2 (en) | Multilayer circuit board and manufacturing method thereof | |
JP4434315B2 (en) | Manufacturing method of multilayer wiring board | |
WO2004016054A1 (en) | Wiring substrate and wiring substrate connection structure | |
JP2008124398A (en) | Semiconductor package and its manufacturing method | |
US8076589B2 (en) | Multilayer wiring board and its manufacturing method | |
JPH1013028A (en) | Single-sides circuit board for multilayered printed wiring board and multilayered printed wiring board and its manufacture | |
JP4939519B2 (en) | Multilayer circuit board manufacturing method | |
JP2005045008A (en) | Multilayer body and its producing process | |
JP3899544B2 (en) | Manufacturing method of multilayer wiring board | |
JP3705370B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP4012022B2 (en) | Multilayer wiring substrate, base material for multilayer wiring substrate, and manufacturing method thereof | |
JPH1041635A (en) | Single-sided circuit board for multilayer printed wiring board, its manufacture, and multilayer printed wiring board | |
JP2013135032A (en) | Mask film and method of manufacturing circuit board using the same | |
JP4121354B2 (en) | Wiring substrate base material and method for producing multilayer wiring substrate base material | |
JP2007035716A (en) | Manufacturing method of printed circuit board | |
JP5014673B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2013197231A (en) | Mask film and method of manufacturing circuit board using the same | |
JP2001308521A (en) | Method for manufacturing multilayered circuit board | |
JPH10261872A (en) | Material for multilayer wiring board, its manufacture, and manufacture of multilayer wiring board using it | |
JP2008181915A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
JPH10270851A (en) | One-sided circuit board for multilayered printed wiring board, its manufacture, and multilayered printed wiring board | |
JP2002141637A (en) | Printed-wiring board and its manufacturing method | |
JP2000315863A (en) | Manufacture of multilayer printed wiring board | |
JP3540809B2 (en) | Single-sided circuit board for high density multilayer printed wiring board and high density multilayer printed wiring board | |
JP2000183528A (en) | Manufacture of multilayer printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |