JP2005026311A - ダイシングフィルム、フリップチップ実装方法、及び半導体装置 - Google Patents
ダイシングフィルム、フリップチップ実装方法、及び半導体装置 Download PDFInfo
- Publication number
- JP2005026311A JP2005026311A JP2003187584A JP2003187584A JP2005026311A JP 2005026311 A JP2005026311 A JP 2005026311A JP 2003187584 A JP2003187584 A JP 2003187584A JP 2003187584 A JP2003187584 A JP 2003187584A JP 2005026311 A JP2005026311 A JP 2005026311A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- back surface
- semiconductor chip
- semiconductor
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
【課題】半導体チップを信頼性高くフリップチップ実装する。
【解決手段】粘着層５を介して裏面に接着されたチップ裏面保護層４を有する半導体チップ１ａを、表面上に形成されたはんだバンプ９を介して回路基板１１上にマウントする（図３（ａ））。そして、加熱処理により、はんだバンプ９を溶融させて半導体チップ１ａと回路基板１１とを接合すると共に、粘着層５を軟化させることにより、粘着層５により半導体チップ１ａの側面を覆う（図３（ｂ））。これにより、チップコート樹脂を用いて半導体チップ１ａの側面及び裏面をコーティングする必要がなくなり、半導体チップ１ａを信頼性高くフリップチップ実装することができる。
【選択図】 図３
【解決手段】粘着層５を介して裏面に接着されたチップ裏面保護層４を有する半導体チップ１ａを、表面上に形成されたはんだバンプ９を介して回路基板１１上にマウントする（図３（ａ））。そして、加熱処理により、はんだバンプ９を溶融させて半導体チップ１ａと回路基板１１とを接合すると共に、粘着層５を軟化させることにより、粘着層５により半導体チップ１ａの側面を覆う（図３（ｂ））。これにより、チップコート樹脂を用いて半導体チップ１ａの側面及び裏面をコーティングする必要がなくなり、半導体チップ１ａを信頼性高くフリップチップ実装することができる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップのフリップチップ実装技術に関し、より詳しくは、チップコート樹脂を用いずに半導体チップの裏面及び側面をコーティングすることにより、半導体チップを信頼性高く実装することを可能にする技術に関する。
【０００２】
【従来の技術】
近年の電子機器の小型化，薄型化に伴い、半導体チップを高密度で回路基板に実装することにより、半導体パッケージを小型化することが必要不可欠な作業となっている。このような背景から、半導体チップ表面の電極パッド上にバンプを形成し、このバンプを介して半導体チップと回路基板の電極とを電気的，物理的に接続するフリップチップ実装技術が広く利用されている。
【０００３】
ところで、このフリップチップ実装技術では、一般的に、ベアチップ状態で半導体チップを取り扱うために、チッピングに起因する様々な問題が生じることがある。なお、本明細書中において、「チッピング」とは、半導体ウェーハを半導体チップに分割切断するダイシング処理の際に生じる、図６に示すような、半導体チップ３０の側面や裏面の割れや欠け，切削くずのことを意味する。また、チッピングに起因する問題としては、例えば、コンピュータのハードディスク上に半導体チップのくずが落ちることによるハードディスクの読み書き不良や物理的クラッシュ、ＣＣＤやＬＣＤ等の光学・表示装置における表示上の欠陥等がある。
【０００４】
このため、フリップチップ実装技術を利用して回路基板に半導体チップを実装する場合には、チッピングに起因する問題の発生を防ぐために、回路基板にマウントした半導体チップの裏面に液状樹脂等のチップコート樹脂を盛り、このチップコート樹脂を加熱処理によって熱硬化させることにより、半導体チップの側面や裏面をチップコート樹脂によりコーティングする処理が一般的に行われている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平１１−２１９９８４号公報（第９頁，第４図）
【０００６】
【発明が解決しようとする課題】
しかしながら、チップコート樹脂により半導体チップの側面や裏面をコーティングする従来までの処理によれば、チップコート樹脂が熱硬化するまでの過程でチップコート樹脂の液垂れが生じ、チップコート樹脂によって回路基板が汚れることがある。
【０００７】
また、一般に、半導体チップの表面側については清浄度が厳しく管理されているのに対し、裏面側については清浄度が不十分である場合が多い。さらに、半導体チップの裏面に対するチップコート樹脂の濡れ性は裏面の研削傷等の状態によって変化する。
【０００８】
このため、上記のような処理によれば、半導体チップの側面や裏面を安定的にコーティングすることが難しく、また、安定的にコーティングしようとすれば、半導体チップの裏面の状態を厳密に管理しなければならず、非常に多くの労力を要する。
【０００９】
本発明は、上記課題を解決するためになされたものであり、その目的は、半導体チップを信頼性高くフリップチップ実装することが可能な、ダイシングフィルム、フリップチップ実装方法、及び半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の特徴は、半導体チップの裏面に粘着層を介してチップ裏面保護層を形成し、チップ裏面保護層及び粘着層の少なくとも一方が、フリップチップ実装の際の加熱処理によって軟化することにより半導体チップの側面を覆うことにある。このような本発明の特徴によれば、チップコート樹脂を用いて半導体チップの裏面及び側面をコーティングする必要が無くなるので、半導体チップを信頼性高くフリップチップ実装することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して、本発明の好ましい実施の形態について説明する。
【００１２】
〔ダイシング処理〕
始めに、図１を参照して、本発明の一実施形態となるダイシング処理の流れについて説明する。
【００１３】
本発明の一実施形態となるダイシング処理では、始めに、図１（ａ）に示すように、複数の半導体チップが形成された半導体ウェーハ１の裏面にダイシングフィルム２を貼り付け、半導体ウェーハ１を支持固定する。
【００１４】
ここで、ダイシングフィルム２は、フィルム基材３，フィルム基材３の片側表面に接着されたチップ裏面保護層４，及びチップ裏面保護層４の表面上に接着された粘着層５の３層構造から成り、粘着層５側が半導体ウェーハ１の裏面に貼り付けられる構成となっている。なお、熱硬化性樹脂により形成され、熱処理によって軟化する特性を有する。
【００１５】
半導体ウェーハ１の裏面にダイシングフィルム２を貼り付けると、次に、図１（ｂ）に示すように、ダイシング装置６を利用してフィルム基材３の一部まで切り込みを入れ、半導体ウェーハ１を半導体チップ１ａ毎に分割切断する。そして、分割切断が完了すると、図１（ｃ）に示すように、紫外線源７を利用してフィルム基材３に紫外線を照射することにより、フィルム基材３とチップ裏面保護層４との間の接着力を無くし、ダイシングフィルム２からフィルム基材３を剥離する。
【００１６】
ダイシングフィルム２からフィルム基材３を剥離すると、次に、図１（ｄ）に示すように、隣接している半導体チップ１ａの切り込み（側面）部分が互いに接触しないように、半導体チップ１ａ間のピッチの延伸を行う。そして、半導体チップ１ａ間のピッチの延伸させると、図１（ｅ）に示すように、突き上げピン８を利用してチップソートを行い、各半導体チップ１ａを取り出す。これにより、一連のダイシング処理は完了する。
【００１７】
ここで、上記ダイシング処理により製造される半導体チップ１ａは、図２に示すように、表面及び裏面にそれぞれ、はんだバンプ９、及び粘着層５を介して接着されたチップ裏面保護層４を有し、表面上のはんだバンプ９を介して回路基板にフリップチップ実装される構成となっている。
【００１８】
なお、上記はんだバンプ９は、蒸着法，めっき法，はんだ印刷法等の方法を利用して形成するとよい。また、半導体チップ１ａを回路基板に実装する際は、回路基板側にはんだをプリコートしておくとよい。さらに、この実施形態ではバンプを半導体ウェーハ上に予め形成することとしたが、半導体ウェーハを半導体チップに分割した後に、半導体チップ上に金スタッドバンプ等のバンプを形成してもよい。
【００１９】
以上の説明から明らかなように、本発明の一実施形態となるダイシング処理によれば、フィルム基材３，チップ裏面保護層４，及び粘着層５により形成されるダイシングフィルム２を利用してダイシング処理を行い、ダイシング処理により製造される各半導体チップ１ａの裏面には粘着層５を介してチップ裏面保護層４が接着される。これにより、半導体チップ１ａの裏面はチップ裏面保護層４により保護されるので、チップ移載やハンドリング時の衝撃等によってチッピングが発生することを防ぎ、半導体チップ１ａを信頼性高くフリップチップ実装することができる。
【００２０】
〔フリップチップ実装処理〕
次に、図３を参照して、上記ダイシング処理により製造された半導体チップ１ａを回路基板にフリップチップ実装する際の処理の流れについて説明する。
【００２１】
本発明の一実施形態となるフリップチップ実装処理では、始めに、図３（ａ）に示すように、はんだバンプ９を介して回路基板１１の電極１２に半導体チップ１ａをマウントする。そして、マウントが完了すると、図３（ｂ）に示すように、熱源１３を利用してはんだバンプ９を溶融させ、はんだバンプ９を介して半導体チップ１ａと回路基板１１とを接合する。なお、この時、半導体チップ１ａの粘着層５は、熱処理によって軟化する特性を有するので、半導体チップ１ａの側面部分に伸び出し、半導体チップ１ａの側面は粘着層５によってコーティングされる。
【００２２】
熱処理が完了すると、次に、図３（ｃ）に示すように、回路基板１１と半導体チップ１ａとの間に熱硬化性を有するアンダーフィル樹脂１４を充填する。そして、アンダーフィル樹脂１４の充填が完了すると、図３（ｄ）に示すように、熱源１３を利用してアンダーフィル樹脂１４を熱硬化させ、一連のフリップチップ実装処理は完了する。
【００２３】
以上の説明から明らかなように、本発明の一実施形態となるフリップチップ実装処理によれば、チップ裏面保護層４がフリップチップ実装した半導体チップ１ａの裏面を保護すると共に、はんだバンプ９を介して半導体チップ１ａと回路基板１１とを接合する際の熱処理によって、半導体チップ１ａの側面部分に粘着層５が伸び出し、半導体チップ１ａの側面をコーティングするので、半導体チップを信頼性高くフリップチップ実装することができる。
【００２４】
より詳しくは、従来までは、図４に示すように、回路基板２１に半導体チップ２２をマウントし（図４（ａ））、回路基板２１と半導体チップ２２との間にアンダーフィル樹脂２３を充填した後に（図４（ｂ））、半導体チップ２２の裏面に液状樹脂等のチップコート樹脂２４を盛り（図４（ｃ））、このチップコート樹脂２４を熱源２５によって熱硬化させることにより、半導体チップ２２の側面や裏面をコーティングしていた。
【００２５】
しかしながら、このような処理によれば、チップコート樹脂２４が熱硬化するまでの過程でチップコート樹脂２４の液垂れが生じ、チップコート樹脂２４によって回路基板２１が汚れることがある。また、半導体チップ２２の側面や裏面を安定的にコーティングすることが難しく、さらに、安定的にコーティングしようとすれば、半導体チップ２２の裏面の状態を厳しく管理しなければならず、非常に多くの労力を要した。
【００２６】
これに対して、本発明の一実施形態となるフリップチップ実装処理では、チップ裏面保護層４がフリップチップ実装した半導体チップ１ａの裏面を覆っているので、チップコート樹脂２４を用いて半導体チップ１ａの裏面をコーティングする必要がなく、また、半導体チップの裏面を安定的にコーティングすることができる。
【００２７】
また、本発明の一実施形態となるフリップチップ実装処理によれば、はんだバンプ９を介して半導体チップ１ａと回路基板１１とを接合する際の熱処理によって、半導体チップ１ａの側面部分に粘着層５が伸び出し、半導体チップ１ａの側面をコーティングするので、チップコート樹脂２４を用いて半導体チップ１ａの裏面をコーティングする必要がなく、また、半導体チップの裏面を安定的にコーティングすることができる。
【００２８】
さらに、本発明の一実施形態となるフリップチップ実装処理によれば、チップコート樹脂２４を盛る作業が必要なくなるので、フリップチップ実装処理の工程数を減らし、より効率的にフリップチップ実装処理を行うことができる。
【００２９】
〔その他の実施形態〕
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。
【００３０】
例えば、上記の実施形態では、はんだバンプ９を介して半導体チップ１ａと回路基板１１とを接合する際の熱処理によって、粘着層５が半導体チップ１ａの側面部分に伸び出すように材料を選択したが、図５に示すように、チップ裏面保護層４、若しくは、チップ裏面保護層４と粘着層５の双方が半導体チップ１ａの側面部分に伸び出すように（図５は、チップ裏面保護層４と粘着層５の双方が半導体チップ１ａの側面部分に伸び出した場合を示す）材料を選択してもよい。また、上記の実施形態では、ダイシングフィルム２は、フィルム基材３，チップ裏面保護層４，及び粘着層５の３層構造により形成されるとしたが、層の数は適宜変更してもよい。
【００３１】
このように、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【００３２】
【発明の効果】
本発明によれば、チップコート樹脂により半導体チップの側面や裏面を覆う必要性がなくなるので、半導体チップを信頼性高くフリップチップ実装することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態となるダイシング処理の流れを示す断面工程図である。
【図２】図１に示すダイシング処理により形成される半導体チップの構造を示す模式図である。
【図３】本発明の一実施形態となるフリップチップ実装処理の流れを示す断面工程図である。
【図４】一般的なフリップチップ実装処理の流れを示す断面工程図である。
【図５】本発明の他の実施形態となるフリップチップ実装処理を説明するための図である。
【図６】チッピングを説明するための図である。
【符号の説明】
１…半導体ウェーハ、１ａ，２２，３０…半導体チップ、２…ダイシングフィルム、３…フィルム基材、４…チップ裏面保護層、５…粘着層、６…ダイシング装置、７…紫外線源、８…突き上げピン、９…はんだバンプ、１１，２１…回路基板、１２…電極、１３，２５…熱源、１４，２３…アンダーフィル樹脂、２４…チップコート樹脂
【発明の属する技術分野】
本発明は、半導体チップのフリップチップ実装技術に関し、より詳しくは、チップコート樹脂を用いずに半導体チップの裏面及び側面をコーティングすることにより、半導体チップを信頼性高く実装することを可能にする技術に関する。
【０００２】
【従来の技術】
近年の電子機器の小型化，薄型化に伴い、半導体チップを高密度で回路基板に実装することにより、半導体パッケージを小型化することが必要不可欠な作業となっている。このような背景から、半導体チップ表面の電極パッド上にバンプを形成し、このバンプを介して半導体チップと回路基板の電極とを電気的，物理的に接続するフリップチップ実装技術が広く利用されている。
【０００３】
ところで、このフリップチップ実装技術では、一般的に、ベアチップ状態で半導体チップを取り扱うために、チッピングに起因する様々な問題が生じることがある。なお、本明細書中において、「チッピング」とは、半導体ウェーハを半導体チップに分割切断するダイシング処理の際に生じる、図６に示すような、半導体チップ３０の側面や裏面の割れや欠け，切削くずのことを意味する。また、チッピングに起因する問題としては、例えば、コンピュータのハードディスク上に半導体チップのくずが落ちることによるハードディスクの読み書き不良や物理的クラッシュ、ＣＣＤやＬＣＤ等の光学・表示装置における表示上の欠陥等がある。
【０００４】
このため、フリップチップ実装技術を利用して回路基板に半導体チップを実装する場合には、チッピングに起因する問題の発生を防ぐために、回路基板にマウントした半導体チップの裏面に液状樹脂等のチップコート樹脂を盛り、このチップコート樹脂を加熱処理によって熱硬化させることにより、半導体チップの側面や裏面をチップコート樹脂によりコーティングする処理が一般的に行われている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平１１−２１９９８４号公報（第９頁，第４図）
【０００６】
【発明が解決しようとする課題】
しかしながら、チップコート樹脂により半導体チップの側面や裏面をコーティングする従来までの処理によれば、チップコート樹脂が熱硬化するまでの過程でチップコート樹脂の液垂れが生じ、チップコート樹脂によって回路基板が汚れることがある。
【０００７】
また、一般に、半導体チップの表面側については清浄度が厳しく管理されているのに対し、裏面側については清浄度が不十分である場合が多い。さらに、半導体チップの裏面に対するチップコート樹脂の濡れ性は裏面の研削傷等の状態によって変化する。
【０００８】
このため、上記のような処理によれば、半導体チップの側面や裏面を安定的にコーティングすることが難しく、また、安定的にコーティングしようとすれば、半導体チップの裏面の状態を厳密に管理しなければならず、非常に多くの労力を要する。
【０００９】
本発明は、上記課題を解決するためになされたものであり、その目的は、半導体チップを信頼性高くフリップチップ実装することが可能な、ダイシングフィルム、フリップチップ実装方法、及び半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の特徴は、半導体チップの裏面に粘着層を介してチップ裏面保護層を形成し、チップ裏面保護層及び粘着層の少なくとも一方が、フリップチップ実装の際の加熱処理によって軟化することにより半導体チップの側面を覆うことにある。このような本発明の特徴によれば、チップコート樹脂を用いて半導体チップの裏面及び側面をコーティングする必要が無くなるので、半導体チップを信頼性高くフリップチップ実装することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して、本発明の好ましい実施の形態について説明する。
【００１２】
〔ダイシング処理〕
始めに、図１を参照して、本発明の一実施形態となるダイシング処理の流れについて説明する。
【００１３】
本発明の一実施形態となるダイシング処理では、始めに、図１（ａ）に示すように、複数の半導体チップが形成された半導体ウェーハ１の裏面にダイシングフィルム２を貼り付け、半導体ウェーハ１を支持固定する。
【００１４】
ここで、ダイシングフィルム２は、フィルム基材３，フィルム基材３の片側表面に接着されたチップ裏面保護層４，及びチップ裏面保護層４の表面上に接着された粘着層５の３層構造から成り、粘着層５側が半導体ウェーハ１の裏面に貼り付けられる構成となっている。なお、熱硬化性樹脂により形成され、熱処理によって軟化する特性を有する。
【００１５】
半導体ウェーハ１の裏面にダイシングフィルム２を貼り付けると、次に、図１（ｂ）に示すように、ダイシング装置６を利用してフィルム基材３の一部まで切り込みを入れ、半導体ウェーハ１を半導体チップ１ａ毎に分割切断する。そして、分割切断が完了すると、図１（ｃ）に示すように、紫外線源７を利用してフィルム基材３に紫外線を照射することにより、フィルム基材３とチップ裏面保護層４との間の接着力を無くし、ダイシングフィルム２からフィルム基材３を剥離する。
【００１６】
ダイシングフィルム２からフィルム基材３を剥離すると、次に、図１（ｄ）に示すように、隣接している半導体チップ１ａの切り込み（側面）部分が互いに接触しないように、半導体チップ１ａ間のピッチの延伸を行う。そして、半導体チップ１ａ間のピッチの延伸させると、図１（ｅ）に示すように、突き上げピン８を利用してチップソートを行い、各半導体チップ１ａを取り出す。これにより、一連のダイシング処理は完了する。
【００１７】
ここで、上記ダイシング処理により製造される半導体チップ１ａは、図２に示すように、表面及び裏面にそれぞれ、はんだバンプ９、及び粘着層５を介して接着されたチップ裏面保護層４を有し、表面上のはんだバンプ９を介して回路基板にフリップチップ実装される構成となっている。
【００１８】
なお、上記はんだバンプ９は、蒸着法，めっき法，はんだ印刷法等の方法を利用して形成するとよい。また、半導体チップ１ａを回路基板に実装する際は、回路基板側にはんだをプリコートしておくとよい。さらに、この実施形態ではバンプを半導体ウェーハ上に予め形成することとしたが、半導体ウェーハを半導体チップに分割した後に、半導体チップ上に金スタッドバンプ等のバンプを形成してもよい。
【００１９】
以上の説明から明らかなように、本発明の一実施形態となるダイシング処理によれば、フィルム基材３，チップ裏面保護層４，及び粘着層５により形成されるダイシングフィルム２を利用してダイシング処理を行い、ダイシング処理により製造される各半導体チップ１ａの裏面には粘着層５を介してチップ裏面保護層４が接着される。これにより、半導体チップ１ａの裏面はチップ裏面保護層４により保護されるので、チップ移載やハンドリング時の衝撃等によってチッピングが発生することを防ぎ、半導体チップ１ａを信頼性高くフリップチップ実装することができる。
【００２０】
〔フリップチップ実装処理〕
次に、図３を参照して、上記ダイシング処理により製造された半導体チップ１ａを回路基板にフリップチップ実装する際の処理の流れについて説明する。
【００２１】
本発明の一実施形態となるフリップチップ実装処理では、始めに、図３（ａ）に示すように、はんだバンプ９を介して回路基板１１の電極１２に半導体チップ１ａをマウントする。そして、マウントが完了すると、図３（ｂ）に示すように、熱源１３を利用してはんだバンプ９を溶融させ、はんだバンプ９を介して半導体チップ１ａと回路基板１１とを接合する。なお、この時、半導体チップ１ａの粘着層５は、熱処理によって軟化する特性を有するので、半導体チップ１ａの側面部分に伸び出し、半導体チップ１ａの側面は粘着層５によってコーティングされる。
【００２２】
熱処理が完了すると、次に、図３（ｃ）に示すように、回路基板１１と半導体チップ１ａとの間に熱硬化性を有するアンダーフィル樹脂１４を充填する。そして、アンダーフィル樹脂１４の充填が完了すると、図３（ｄ）に示すように、熱源１３を利用してアンダーフィル樹脂１４を熱硬化させ、一連のフリップチップ実装処理は完了する。
【００２３】
以上の説明から明らかなように、本発明の一実施形態となるフリップチップ実装処理によれば、チップ裏面保護層４がフリップチップ実装した半導体チップ１ａの裏面を保護すると共に、はんだバンプ９を介して半導体チップ１ａと回路基板１１とを接合する際の熱処理によって、半導体チップ１ａの側面部分に粘着層５が伸び出し、半導体チップ１ａの側面をコーティングするので、半導体チップを信頼性高くフリップチップ実装することができる。
【００２４】
より詳しくは、従来までは、図４に示すように、回路基板２１に半導体チップ２２をマウントし（図４（ａ））、回路基板２１と半導体チップ２２との間にアンダーフィル樹脂２３を充填した後に（図４（ｂ））、半導体チップ２２の裏面に液状樹脂等のチップコート樹脂２４を盛り（図４（ｃ））、このチップコート樹脂２４を熱源２５によって熱硬化させることにより、半導体チップ２２の側面や裏面をコーティングしていた。
【００２５】
しかしながら、このような処理によれば、チップコート樹脂２４が熱硬化するまでの過程でチップコート樹脂２４の液垂れが生じ、チップコート樹脂２４によって回路基板２１が汚れることがある。また、半導体チップ２２の側面や裏面を安定的にコーティングすることが難しく、さらに、安定的にコーティングしようとすれば、半導体チップ２２の裏面の状態を厳しく管理しなければならず、非常に多くの労力を要した。
【００２６】
これに対して、本発明の一実施形態となるフリップチップ実装処理では、チップ裏面保護層４がフリップチップ実装した半導体チップ１ａの裏面を覆っているので、チップコート樹脂２４を用いて半導体チップ１ａの裏面をコーティングする必要がなく、また、半導体チップの裏面を安定的にコーティングすることができる。
【００２７】
また、本発明の一実施形態となるフリップチップ実装処理によれば、はんだバンプ９を介して半導体チップ１ａと回路基板１１とを接合する際の熱処理によって、半導体チップ１ａの側面部分に粘着層５が伸び出し、半導体チップ１ａの側面をコーティングするので、チップコート樹脂２４を用いて半導体チップ１ａの裏面をコーティングする必要がなく、また、半導体チップの裏面を安定的にコーティングすることができる。
【００２８】
さらに、本発明の一実施形態となるフリップチップ実装処理によれば、チップコート樹脂２４を盛る作業が必要なくなるので、フリップチップ実装処理の工程数を減らし、より効率的にフリップチップ実装処理を行うことができる。
【００２９】
〔その他の実施形態〕
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。
【００３０】
例えば、上記の実施形態では、はんだバンプ９を介して半導体チップ１ａと回路基板１１とを接合する際の熱処理によって、粘着層５が半導体チップ１ａの側面部分に伸び出すように材料を選択したが、図５に示すように、チップ裏面保護層４、若しくは、チップ裏面保護層４と粘着層５の双方が半導体チップ１ａの側面部分に伸び出すように（図５は、チップ裏面保護層４と粘着層５の双方が半導体チップ１ａの側面部分に伸び出した場合を示す）材料を選択してもよい。また、上記の実施形態では、ダイシングフィルム２は、フィルム基材３，チップ裏面保護層４，及び粘着層５の３層構造により形成されるとしたが、層の数は適宜変更してもよい。
【００３１】
このように、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【００３２】
【発明の効果】
本発明によれば、チップコート樹脂により半導体チップの側面や裏面を覆う必要性がなくなるので、半導体チップを信頼性高くフリップチップ実装することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態となるダイシング処理の流れを示す断面工程図である。
【図２】図１に示すダイシング処理により形成される半導体チップの構造を示す模式図である。
【図３】本発明の一実施形態となるフリップチップ実装処理の流れを示す断面工程図である。
【図４】一般的なフリップチップ実装処理の流れを示す断面工程図である。
【図５】本発明の他の実施形態となるフリップチップ実装処理を説明するための図である。
【図６】チッピングを説明するための図である。
【符号の説明】
１…半導体ウェーハ、１ａ，２２，３０…半導体チップ、２…ダイシングフィルム、３…フィルム基材、４…チップ裏面保護層、５…粘着層、６…ダイシング装置、７…紫外線源、８…突き上げピン、９…はんだバンプ、１１，２１…回路基板、１２…電極、１３，２５…熱源、１４，２３…アンダーフィル樹脂、２４…チップコート樹脂
Claims (3)
- 半導体ウェーハから半導体チップを分割切断する際に当該半導体ウェーハを支持固定するためのダイシングフィルムであって、
フィルム基材と、
上記フィルム基材の片側表面上に形成されたチップ裏面保護層と、
上記チップ裏面保護層の表面上に形成され、上記半導体ウェーハの裏面に貼り付けられる粘着層とを備え、
上記チップ裏面保護層及び上記粘着層は、分割切断後、半導体チップの裏面に残され、上記チップ裏面保護層及び上記粘着層の少なくとも一方は、半導体チップをフリップチップ実装する際の加熱処理によって軟化し、半導体チップの側面を覆うこと
を特徴とするダイシングフィルム。 - 粘着層を介して裏面に接着されたチップ裏面保護層を有する半導体チップを、当該半導体チップの表面上に形成されたバンプを介して回路基板上にマウントするステップと、
加熱処理により、上記バンプを溶融させて上記半導体チップと上記回路基板とを接合すると共に、上記チップ裏面保護層及び上記粘着層の少なくとも一方を軟化させることにより、上記チップ裏面保護層及び上記粘着層の少なくとも一方により半導体チップの側面を覆うステップと
を有するフリップチップ実装方法。 - 表面上に形成されたバンプを介して回路基板にフリップチップ実装された半導体装置であって、
粘着層を介して裏面に接着された裏面保護層を有し、
上記裏面保護層及び上記粘着層の少なくとも一方が側面を覆っていること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003187584A JP2005026311A (ja) | 2003-06-30 | 2003-06-30 | ダイシングフィルム、フリップチップ実装方法、及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003187584A JP2005026311A (ja) | 2003-06-30 | 2003-06-30 | ダイシングフィルム、フリップチップ実装方法、及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005026311A true JP2005026311A (ja) | 2005-01-27 |
Family
ID=34186390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003187584A Pending JP2005026311A (ja) | 2003-06-30 | 2003-06-30 | ダイシングフィルム、フリップチップ実装方法、及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005026311A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165855A (ja) * | 2005-11-16 | 2007-06-28 | Denso Corp | チップおよびウェハの加工方法 |
| WO2008038345A1 (fr) * | 2006-09-27 | 2008-04-03 | Fujitsu Microelectronics Limited | Procédé de fabrication d'un dispositif à semi-conducteur |
| JP2009088341A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | チップおよびウェハの加工方法 |
| JP2010238799A (ja) * | 2009-03-30 | 2010-10-21 | Lintec Corp | 粘着シートおよび半導体装置の製造方法 |
| JP2011228497A (ja) * | 2010-04-20 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| JP2011228499A (ja) * | 2010-04-20 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| JP2011228496A (ja) * | 2010-04-20 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| JP2014123728A (ja) * | 2013-12-12 | 2014-07-03 | Lintec Corp | 粘着シートおよび半導体装置の製造方法 |
| JP2015149482A (ja) * | 2009-01-30 | 2015-08-20 | 日東電工株式会社 | ダイシングテープ一体型ウエハ裏面保護フィルム |
| US9196533B2 (en) | 2010-04-20 | 2015-11-24 | Nitto Denko Corporation | Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device |
| JP2016197726A (ja) * | 2009-12-24 | 2016-11-24 | 日東電工株式会社 | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 |
| JP2020088306A (ja) * | 2018-11-30 | 2020-06-04 | ローム株式会社 | 半導体装置 |
| CN113725169A (zh) * | 2021-04-22 | 2021-11-30 | 成都芯源系统有限公司 | 倒装芯片封装单元及相关封装方法 |
-
2003
- 2003-06-30 JP JP2003187584A patent/JP2005026311A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165855A (ja) * | 2005-11-16 | 2007-06-28 | Denso Corp | チップおよびウェハの加工方法 |
| JP4992904B2 (ja) * | 2006-09-27 | 2012-08-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| WO2008038345A1 (fr) * | 2006-09-27 | 2008-04-03 | Fujitsu Microelectronics Limited | Procédé de fabrication d'un dispositif à semi-conducteur |
| JPWO2008038345A1 (ja) * | 2006-09-27 | 2010-01-28 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7820487B2 (en) | 2006-09-27 | 2010-10-26 | Fujitsu Semiconductor Limited | Manufacturing method of semiconductor device |
| JP2009088341A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | チップおよびウェハの加工方法 |
| JP2015149482A (ja) * | 2009-01-30 | 2015-08-20 | 日東電工株式会社 | ダイシングテープ一体型ウエハ裏面保護フィルム |
| JP2010238799A (ja) * | 2009-03-30 | 2010-10-21 | Lintec Corp | 粘着シートおよび半導体装置の製造方法 |
| JP2016197726A (ja) * | 2009-12-24 | 2016-11-24 | 日東電工株式会社 | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 |
| JP2011228496A (ja) * | 2010-04-20 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| JP2011228499A (ja) * | 2010-04-20 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| US9196533B2 (en) | 2010-04-20 | 2015-11-24 | Nitto Denko Corporation | Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device |
| JP2011228497A (ja) * | 2010-04-20 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| JP2014123728A (ja) * | 2013-12-12 | 2014-07-03 | Lintec Corp | 粘着シートおよび半導体装置の製造方法 |
| JP2020088306A (ja) * | 2018-11-30 | 2020-06-04 | ローム株式会社 | 半導体装置 |
| JP7245037B2 (ja) | 2018-11-30 | 2023-03-23 | ローム株式会社 | 半導体装置 |
| CN113725169A (zh) * | 2021-04-22 | 2021-11-30 | 成都芯源系统有限公司 | 倒装芯片封装单元及相关封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6699735B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP4343286B2 (ja) | 半導体装置の製造方法 | |
| KR102046534B1 (ko) | 기판 가공 방법 | |
| JP6279717B2 (ja) | 半導体装置およびその製造方法 | |
| KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
| US7820487B2 (en) | Manufacturing method of semiconductor device | |
| JP4848153B2 (ja) | 半導体装置の製造方法 | |
| CN101765911B (zh) | 具有重新分布层的半导体芯片 | |
| JP2008218926A (ja) | 半導体装置及びその製造方法 | |
| TWI621230B (zh) | 用來控制積體電路封裝扭曲的可移除式基板 | |
| JP2005026311A (ja) | ダイシングフィルム、フリップチップ実装方法、及び半導体装置 | |
| CN1645597B (zh) | 半导体器件及其制造方法 | |
| JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
| TW201705321A (zh) | 半導體裝置的製造方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20050196901A1 (en) | Device mounting method and device transport apparatus | |
| KR100883807B1 (ko) | 반도체 소자 패키지 및 그 제조 방법 | |
| KR100536823B1 (ko) | 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스 | |
| JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| JP4774999B2 (ja) | 半導体装置の製造方法 | |
| JP2002110736A (ja) | 半導体装置及びその製造方法 | |
| KR100539271B1 (ko) | 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법 | |
| JP2004119468A (ja) | ウエーハレベルパッケージの分割方法 | |
| US9190388B2 (en) | Using an optically transparent solid material as a support structure for attachment of a semiconductor material to a substrate | |
| JP2008016606A (ja) | 半導体装置及びその製造方法 |