JP2004363304A - 半導体装置の検査方法及び検査装置 - Google Patents
半導体装置の検査方法及び検査装置 Download PDFInfo
- Publication number
- JP2004363304A JP2004363304A JP2003159576A JP2003159576A JP2004363304A JP 2004363304 A JP2004363304 A JP 2004363304A JP 2003159576 A JP2003159576 A JP 2003159576A JP 2003159576 A JP2003159576 A JP 2003159576A JP 2004363304 A JP2004363304 A JP 2004363304A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- inspection
- semiconductor device
- defect
- electrical characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000012360 testing method Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000007689 inspection Methods 0.000 claims abstract description 104
- 230000007547 defect Effects 0.000 claims abstract description 66
- 230000002950 deficient Effects 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000010998 test method Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】より効率良く、より高い精度で不良品の流出を抑制することが可能な半導体装置の検査方法と検査装置を提供する。
【解決手段】半導体装置の検査方法において、複数の半導体素子の形成されるチップを備える半導体ウエハーにおいて、欠陥検査を行い、これらチップのうち外観上の欠陥を有するチップを検出する工程と、検出されたチップの情報を演算処理する工程と、演算処理された情報に基づき、チップ或いはチップより形成される半導体装置の電気的特性検査及び／又は信頼性検査を行い、良・不良を判定する工程を備える。
【選択図】 図３
【解決手段】半導体装置の検査方法において、複数の半導体素子の形成されるチップを備える半導体ウエハーにおいて、欠陥検査を行い、これらチップのうち外観上の欠陥を有するチップを検出する工程と、検出されたチップの情報を演算処理する工程と、演算処理された情報に基づき、チップ或いはチップより形成される半導体装置の電気的特性検査及び／又は信頼性検査を行い、良・不良を判定する工程を備える。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造工程における、半導体装置の検査方法又は検査装置に関する。
【０００２】
【従来の技術】
半導体装置の製造工程においては、種々の検査が行われることにより、特性／信頼性が確保されている。図２に一般的な半導体装置の製造工程のフローを示す。図に示すように、製造工程中には種々の検査が行われている。そして、これら検査は、半導体ウエハー上の各チップに半導体素子を形成する工程における外観欠陥検査と、半導体素子が形成されたチップ、及びこれを分離・パッケージして形成された半導体装置における電気的特性検査と、さらに最終的に行われる信頼性検査に大別される。
【０００３】
外観欠陥検査は、ウエハー外観検査、ダスト検査、結晶欠陥検査から等から構成され、例えばＰＥＰ（Ｐｈｏｔｏ Ｅｔｃｈｉｎｇ Ｐｒｏｃｅｓｓ）によりパターンの形成されたウエハーについて、通常５回程度行われる検査であり、欠陥検査装置により、パターンの加工異常など外観上の不具合、ダストの有無、結晶欠陥等の欠陥を検出するものである。検出されたデータに異常（例えば、欠陥数が一定数以上発生する等）があれば、製品をウエハー或いはロット単位で破棄する、製造装置における異常の有無を調べ、修復する、といった対応が取られる。
【０００４】
電気的特性検査は、先ず、多数の半導体素子が形成されたチップ及びこれをパッケージした半導体装置において行われる検査であり、各素子における電気的特性を種々の電気的パラメータによる動作異常の有無を検出するものである。ここで良品と判断されたもののみが次の工程に供される。
【０００５】
さらに、信頼性検査は最終的にパッケージされた半導体装置において、信頼性パラメータによる動作、外観異常などの有無を検出するものである。そして、ここで、良品と判定されたもののみが市場に出荷される。
【０００６】
【発明が解決しようとする課題】
このように、電気的特性検査と信頼性検査により個々に良・不良の判定がなされるが、図９に電気的特性検査の検査率と検査時間の関係を示すように、半導体素子の検査率が９５％を超えると検査時間は大幅に増大するため、実際は、約９５％の半導体素子において検査が行われている。しかしながら、検査されない５％の半導体素子に問題がある半導体装置が出荷され、市場不良事故を起こしてしまうという可能性があった。また、特にバイポーラＩＣの場合など、限られた検査パラメータ（入力電流、電圧、周波数、温度など）においてのみ動作異常を起こしてしまうという問題もあった。
【０００７】
効率的に高い精度で検査を行う方法についてはこれまでも種々検討されており、例えば、特開平１０−３１３０２６のように異物検査の効率化を図ったものや、特開２００１−３１８１５１のようにウエハーとマスクの低品質情報を利用してテスト効率の向上を図ったものが提案されている。しかしながら、これらは単に検査効率を上げるに過ぎず、これら評価をチップとしての評価に反映させたり、不良の流出を抑制したりするものではない。
【０００８】
そこで、本発明は、従来の半導体装置の検査方法における欠点を取り除き、より効率良く、より高い精度で不良品の流出を抑制することが可能な半導体装置の検査方法と検査装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の検査方法は、半導体装置の製造工程において行われる検査方法であって、複数の半導体素子の形成されるチップを備える半導体ウエハーにおいて、欠陥検査を行い、これらチップのうち外観上の欠陥を有するチップを検出する工程と、検出されたチップの情報を演算処理する工程と、演算処理された情報に基づき、チップ或いはチップより形成される半導体装置の電気的特性検査及び／又は信頼性検査を行い、前記チップ或いは半導体装置の良・不良を判定する工程を備えることを特徴とするものである。
【００１０】
また、本発明の半導体装置の検査方法においては、検出されたチップの情報を演算処理する工程において、ハイリスクチップを検出し、ハイリスクチップ或いはこのハイリスクチップより形成される半導体装置において高精度の電気的特性検査及び／又は信頼性検査を行い、その他のチップ或いはチップより形成される半導体装置においては通常の電気的特性検査及び／又は信頼性検査を行うことを特徴としている。
【００１１】
さらに、本発明の半導体装置の検査装置は、複数の半導体素子の形成されるチップを備える半導体ウエハーにおいて、欠陥検査を行い、外観上の欠陥を有するチップを検出する欠陥検査装置と、検出されたチップの情報を演算処理する演算処理装置と、演算処理された情報に基づき、チップ或いはチップより形成される半導体装置の電気的特性検査及び／又は信頼性検査を行い、良・不良を判定する電気的特性検査装置及び／又は信頼性検査装置を備えることを特徴とするものである。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１３】
（実施形態１）
図１に本実施形態の半導体装置の検査装置の構成を示す。図に示すように、欠陥検査装置１と、演算処理装置２と、電気的特性検査装置３から構成されている。
【００１４】
先ず、図２に示す一般的な半導体装置の製造工程のフローに従って、従来と同様に欠陥検査装置１を用いて５回の欠陥検査を行う。ここで、欠陥はその内容により分類され、欠陥の有無、欠陥数が検出される。例えば、欠陥の有無と総欠陥数、致命的欠陥（形状、大きさの著しい欠陥）の有無と欠陥数、特異欠陥（予め定めた外観及び大きさの欠陥）の有無と欠陥数及び複合欠陥の有無と欠陥数などであり、これらがチップごとのデータとして自動検出される。
【００１５】
これらのデータは、従来と同様に製造装置（図示せず）にフィードバックされるとともに、演算処理装置２に転送され、各欠陥検査のデータが演算処理された後、電気的特性検査装置３に転送される。そして、転送されたチップの情報に基づき、電気的特性検査装置３を用いて１回目の電気的特性検査を行う。すなわち、図３のフローチャートに示すように、１回目から５回目のいずれかの欠陥検査で欠陥が発生していたチップについては、ハイリスクチップとしてチップ中の全ての半導体素子について電気的特性検査を行い、いずれの欠陥検査においても欠陥が認められなかったチップについては、通常の９５％の半導体素子について電気的特性検査を行う。
【００１６】
例えば、図４（ａ）〜（ｃ）に１、３、５回目の欠陥検査の例を示すように、ウエハー４において特定の欠陥が有るチップ５、欠陥がないチップ６の情報が検出され、図４（ｄ）に示すように演算処理される。その情報に基づき、図４（ｅ）に示すようにチップにより異なる条件Ａ（通常検査）、Ｂ（高精度検査）で電気的特性検査を行う。
【００１７】
そして、チップごとに良品・不良品の判定を行い、不良品にインクで丸印をつけたのち、ダイシングされ、マーキングされていない良品のみがパッケージされる。パッケージされた半導体装置は、Ｎｏ．情報により管理される。次いで、パッケージされた半導体装置について、１回目と同様に２回目の電気的特性検査が行われた後、良品のみが出荷される。
【００１８】
（実施形態２）
実施形態１と同様に欠陥検査を行い、各欠陥検査のデータが演算処理装置２に転送され、演算処理される。次いで、１回目から５回目のいずれかの欠陥検査で致命的欠陥が有ると検出されたチップの情報が電気的特性検査装置３に転送され、転送されたチップの情報に基づき、電気的特性検査装置３を用いて１回目の電気的特性検査を行う。すなわち、図５のフローチャートに示すように、１回目から５回目のいずれかの欠陥検査で致命的欠陥が発生していたチップについては、ハイリスクのチップとしてチップ中の全ての半導体素子について電気的特性検査を行い、いずれの欠陥検査においても欠陥が認められなかったチップについては、通常の９５％の半導体素子について電気的特性検査を行う。そして実施形態１と同様に良品・不良品の判定を行い、良品のみが同様にパッケージされる。次いで、パッケージされた半導体装置について、同様に２回目の電気的特性検査を行った後、良品のみが出荷される。
【００１９】
（実施形態３）
実施形態１、２と同様に欠陥検査を行い、各欠陥検査のデータが演算処理装置２に転送され、演算処理される。次いで、１回目から５回目のいずれかの欠陥検査で欠陥が５個以上発生していたチップ、及び致命的欠陥が発生していたチップの情報が電気的特性検査装置３に転送される。そして、転送されたチップの情報に基づき、電気的特性検査装置３を用いて１回目の電気的特性検査を行う。すなわち、図６のフローチャートに示すように、１回目から５回目のいずれかの欠陥検査で欠陥が５個以上発生していたチップ、及び致命的欠陥が発生していたチップについては、ハイリスクのチップとして検査パラメータ（入力電圧、電流、周波数、温度等）におけるパターンを増やして（例えば温度の場合、常温と高温の２パターンとする）高精度の電気的特性検査を行い、それ以外のチップは通常のパターンで（例えば温度の場合、常温のみとする）電気的特性検査を行う。そして実施形態１、２と同様に良品・不良品の判定を行い、良品のみが同様にパッケージされる。次いで、パッケージされた半導体装置について、同様に２回目の電気的特性検査を行った後、良品のみが出荷される。
【００２０】
（実施形態４）
図７に本実施形態の半導体装置の検査装置の構成を示す。図に示すように、欠陥検査装置１と、演算処理装置２、電気的特性検査装置３、信頼性検査装置７から構成されている。
【００２１】
実施形態１乃至３と同様に欠陥検査、電気的特性検査を行い、２回の電気的特性検査で良品と判定されたＮｏ．のものについて、信頼性検査を行う。この信頼性検査は通常抜き取り検査であるが、演算処理されたハイリスクのチップの情報は信頼性検査装置７にも転送され、この情報に基づき、図８に電気的特性検査後のフローを示すように、電気的特性検査の高精度検査（全数／全項目検査）を行ったハイリスクのチップについて必ず信頼性検査を行うように設定される。
【００２２】
これら実施形態において、欠陥検査の予め設定された項目において問題があると判断されたハイリスクのチップを抽出し、そのハイリスクチップにおいてのみ高精度の電気的特性検査、信頼性検査を行うことにより、効率的に高精度の検査を行うことができ、出荷後の市場不良事故の発生を抑えることが可能になる。
【００２３】
【発明の効果】
本発明によれば、より効率良く、より高い精度で不良品の流出を抑制することが可能な半導体装置の検査方法と検査装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例である半導体装置の検査装置の構成を示す図。
【図２】一般的な半導体装置の製造工程のフローを示す図。
【図３】本発明の実施例である検査工程のフローチャートを示す図。
【図４】本発明の実施例における欠陥検査の例を示す図。
【図５】本発明の実施例である検査工程のフローチャートを示す図。
【図６】本発明の実施例である検査工程のフローチャートを示す図。
【図７】本発明の実施例である半導体装置の検査装置の構成を示す図。
【図８】本発明の実施例である検査工程のフローチャートを示す図。
【図９】従来の電気的特性検査の検査率と検査時間の関係を示す図。
【符号の説明】
１ 欠陥検査装置
２ 演算装置
３ 電気的特性検査装置
４ ウエハー
５ 特定の欠陥が有るチップ
６ 特定の欠陥がないチップ
７ 信頼性検査装置
【発明の属する技術分野】
本発明は、半導体装置の製造工程における、半導体装置の検査方法又は検査装置に関する。
【０００２】
【従来の技術】
半導体装置の製造工程においては、種々の検査が行われることにより、特性／信頼性が確保されている。図２に一般的な半導体装置の製造工程のフローを示す。図に示すように、製造工程中には種々の検査が行われている。そして、これら検査は、半導体ウエハー上の各チップに半導体素子を形成する工程における外観欠陥検査と、半導体素子が形成されたチップ、及びこれを分離・パッケージして形成された半導体装置における電気的特性検査と、さらに最終的に行われる信頼性検査に大別される。
【０００３】
外観欠陥検査は、ウエハー外観検査、ダスト検査、結晶欠陥検査から等から構成され、例えばＰＥＰ（Ｐｈｏｔｏ Ｅｔｃｈｉｎｇ Ｐｒｏｃｅｓｓ）によりパターンの形成されたウエハーについて、通常５回程度行われる検査であり、欠陥検査装置により、パターンの加工異常など外観上の不具合、ダストの有無、結晶欠陥等の欠陥を検出するものである。検出されたデータに異常（例えば、欠陥数が一定数以上発生する等）があれば、製品をウエハー或いはロット単位で破棄する、製造装置における異常の有無を調べ、修復する、といった対応が取られる。
【０００４】
電気的特性検査は、先ず、多数の半導体素子が形成されたチップ及びこれをパッケージした半導体装置において行われる検査であり、各素子における電気的特性を種々の電気的パラメータによる動作異常の有無を検出するものである。ここで良品と判断されたもののみが次の工程に供される。
【０００５】
さらに、信頼性検査は最終的にパッケージされた半導体装置において、信頼性パラメータによる動作、外観異常などの有無を検出するものである。そして、ここで、良品と判定されたもののみが市場に出荷される。
【０００６】
【発明が解決しようとする課題】
このように、電気的特性検査と信頼性検査により個々に良・不良の判定がなされるが、図９に電気的特性検査の検査率と検査時間の関係を示すように、半導体素子の検査率が９５％を超えると検査時間は大幅に増大するため、実際は、約９５％の半導体素子において検査が行われている。しかしながら、検査されない５％の半導体素子に問題がある半導体装置が出荷され、市場不良事故を起こしてしまうという可能性があった。また、特にバイポーラＩＣの場合など、限られた検査パラメータ（入力電流、電圧、周波数、温度など）においてのみ動作異常を起こしてしまうという問題もあった。
【０００７】
効率的に高い精度で検査を行う方法についてはこれまでも種々検討されており、例えば、特開平１０−３１３０２６のように異物検査の効率化を図ったものや、特開２００１−３１８１５１のようにウエハーとマスクの低品質情報を利用してテスト効率の向上を図ったものが提案されている。しかしながら、これらは単に検査効率を上げるに過ぎず、これら評価をチップとしての評価に反映させたり、不良の流出を抑制したりするものではない。
【０００８】
そこで、本発明は、従来の半導体装置の検査方法における欠点を取り除き、より効率良く、より高い精度で不良品の流出を抑制することが可能な半導体装置の検査方法と検査装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の検査方法は、半導体装置の製造工程において行われる検査方法であって、複数の半導体素子の形成されるチップを備える半導体ウエハーにおいて、欠陥検査を行い、これらチップのうち外観上の欠陥を有するチップを検出する工程と、検出されたチップの情報を演算処理する工程と、演算処理された情報に基づき、チップ或いはチップより形成される半導体装置の電気的特性検査及び／又は信頼性検査を行い、前記チップ或いは半導体装置の良・不良を判定する工程を備えることを特徴とするものである。
【００１０】
また、本発明の半導体装置の検査方法においては、検出されたチップの情報を演算処理する工程において、ハイリスクチップを検出し、ハイリスクチップ或いはこのハイリスクチップより形成される半導体装置において高精度の電気的特性検査及び／又は信頼性検査を行い、その他のチップ或いはチップより形成される半導体装置においては通常の電気的特性検査及び／又は信頼性検査を行うことを特徴としている。
【００１１】
さらに、本発明の半導体装置の検査装置は、複数の半導体素子の形成されるチップを備える半導体ウエハーにおいて、欠陥検査を行い、外観上の欠陥を有するチップを検出する欠陥検査装置と、検出されたチップの情報を演算処理する演算処理装置と、演算処理された情報に基づき、チップ或いはチップより形成される半導体装置の電気的特性検査及び／又は信頼性検査を行い、良・不良を判定する電気的特性検査装置及び／又は信頼性検査装置を備えることを特徴とするものである。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１３】
（実施形態１）
図１に本実施形態の半導体装置の検査装置の構成を示す。図に示すように、欠陥検査装置１と、演算処理装置２と、電気的特性検査装置３から構成されている。
【００１４】
先ず、図２に示す一般的な半導体装置の製造工程のフローに従って、従来と同様に欠陥検査装置１を用いて５回の欠陥検査を行う。ここで、欠陥はその内容により分類され、欠陥の有無、欠陥数が検出される。例えば、欠陥の有無と総欠陥数、致命的欠陥（形状、大きさの著しい欠陥）の有無と欠陥数、特異欠陥（予め定めた外観及び大きさの欠陥）の有無と欠陥数及び複合欠陥の有無と欠陥数などであり、これらがチップごとのデータとして自動検出される。
【００１５】
これらのデータは、従来と同様に製造装置（図示せず）にフィードバックされるとともに、演算処理装置２に転送され、各欠陥検査のデータが演算処理された後、電気的特性検査装置３に転送される。そして、転送されたチップの情報に基づき、電気的特性検査装置３を用いて１回目の電気的特性検査を行う。すなわち、図３のフローチャートに示すように、１回目から５回目のいずれかの欠陥検査で欠陥が発生していたチップについては、ハイリスクチップとしてチップ中の全ての半導体素子について電気的特性検査を行い、いずれの欠陥検査においても欠陥が認められなかったチップについては、通常の９５％の半導体素子について電気的特性検査を行う。
【００１６】
例えば、図４（ａ）〜（ｃ）に１、３、５回目の欠陥検査の例を示すように、ウエハー４において特定の欠陥が有るチップ５、欠陥がないチップ６の情報が検出され、図４（ｄ）に示すように演算処理される。その情報に基づき、図４（ｅ）に示すようにチップにより異なる条件Ａ（通常検査）、Ｂ（高精度検査）で電気的特性検査を行う。
【００１７】
そして、チップごとに良品・不良品の判定を行い、不良品にインクで丸印をつけたのち、ダイシングされ、マーキングされていない良品のみがパッケージされる。パッケージされた半導体装置は、Ｎｏ．情報により管理される。次いで、パッケージされた半導体装置について、１回目と同様に２回目の電気的特性検査が行われた後、良品のみが出荷される。
【００１８】
（実施形態２）
実施形態１と同様に欠陥検査を行い、各欠陥検査のデータが演算処理装置２に転送され、演算処理される。次いで、１回目から５回目のいずれかの欠陥検査で致命的欠陥が有ると検出されたチップの情報が電気的特性検査装置３に転送され、転送されたチップの情報に基づき、電気的特性検査装置３を用いて１回目の電気的特性検査を行う。すなわち、図５のフローチャートに示すように、１回目から５回目のいずれかの欠陥検査で致命的欠陥が発生していたチップについては、ハイリスクのチップとしてチップ中の全ての半導体素子について電気的特性検査を行い、いずれの欠陥検査においても欠陥が認められなかったチップについては、通常の９５％の半導体素子について電気的特性検査を行う。そして実施形態１と同様に良品・不良品の判定を行い、良品のみが同様にパッケージされる。次いで、パッケージされた半導体装置について、同様に２回目の電気的特性検査を行った後、良品のみが出荷される。
【００１９】
（実施形態３）
実施形態１、２と同様に欠陥検査を行い、各欠陥検査のデータが演算処理装置２に転送され、演算処理される。次いで、１回目から５回目のいずれかの欠陥検査で欠陥が５個以上発生していたチップ、及び致命的欠陥が発生していたチップの情報が電気的特性検査装置３に転送される。そして、転送されたチップの情報に基づき、電気的特性検査装置３を用いて１回目の電気的特性検査を行う。すなわち、図６のフローチャートに示すように、１回目から５回目のいずれかの欠陥検査で欠陥が５個以上発生していたチップ、及び致命的欠陥が発生していたチップについては、ハイリスクのチップとして検査パラメータ（入力電圧、電流、周波数、温度等）におけるパターンを増やして（例えば温度の場合、常温と高温の２パターンとする）高精度の電気的特性検査を行い、それ以外のチップは通常のパターンで（例えば温度の場合、常温のみとする）電気的特性検査を行う。そして実施形態１、２と同様に良品・不良品の判定を行い、良品のみが同様にパッケージされる。次いで、パッケージされた半導体装置について、同様に２回目の電気的特性検査を行った後、良品のみが出荷される。
【００２０】
（実施形態４）
図７に本実施形態の半導体装置の検査装置の構成を示す。図に示すように、欠陥検査装置１と、演算処理装置２、電気的特性検査装置３、信頼性検査装置７から構成されている。
【００２１】
実施形態１乃至３と同様に欠陥検査、電気的特性検査を行い、２回の電気的特性検査で良品と判定されたＮｏ．のものについて、信頼性検査を行う。この信頼性検査は通常抜き取り検査であるが、演算処理されたハイリスクのチップの情報は信頼性検査装置７にも転送され、この情報に基づき、図８に電気的特性検査後のフローを示すように、電気的特性検査の高精度検査（全数／全項目検査）を行ったハイリスクのチップについて必ず信頼性検査を行うように設定される。
【００２２】
これら実施形態において、欠陥検査の予め設定された項目において問題があると判断されたハイリスクのチップを抽出し、そのハイリスクチップにおいてのみ高精度の電気的特性検査、信頼性検査を行うことにより、効率的に高精度の検査を行うことができ、出荷後の市場不良事故の発生を抑えることが可能になる。
【００２３】
【発明の効果】
本発明によれば、より効率良く、より高い精度で不良品の流出を抑制することが可能な半導体装置の検査方法と検査装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例である半導体装置の検査装置の構成を示す図。
【図２】一般的な半導体装置の製造工程のフローを示す図。
【図３】本発明の実施例である検査工程のフローチャートを示す図。
【図４】本発明の実施例における欠陥検査の例を示す図。
【図５】本発明の実施例である検査工程のフローチャートを示す図。
【図６】本発明の実施例である検査工程のフローチャートを示す図。
【図７】本発明の実施例である半導体装置の検査装置の構成を示す図。
【図８】本発明の実施例である検査工程のフローチャートを示す図。
【図９】従来の電気的特性検査の検査率と検査時間の関係を示す図。
【符号の説明】
１ 欠陥検査装置
２ 演算装置
３ 電気的特性検査装置
４ ウエハー
５ 特定の欠陥が有るチップ
６ 特定の欠陥がないチップ
７ 信頼性検査装置
Claims (3)
- 半導体装置の製造工程において行われる検査方法であって、複数の半導体素子の形成されるチップを備える半導体ウエハーにおいて、欠陥検査を行い、前記チップのうち外観上の欠陥を有するチップを検出する工程と、
検出されたチップの情報を演算処理する工程と、
演算処理された情報に基づき、前記チップ或いは前記チップより形成される半導体装置の電気的特性検査及び／又は信頼性検査を行い、前記チップ或いは半導体装置の良・不良を判定する工程を備えることを特徴とする半導体装置の検査方法。 - 前記検出されたチップの情報を演算処理する工程において、ハイリスクチップを検出し、前記ハイリスクチップ或いは前記ハイリスクチップより形成される半導体装置において高精度の電気的特性検査及び／又は信頼性検査を行い、その他の前記チップ或いは前記チップより形成される半導体装置においては通常の電気的特性検査及び／又は信頼性検査を行うことを特徴とする請求項１記載の半導体装置の検査方法。
- 半導体装置の製造工程において用いられる検査装置であって、複数の半導体素子の形成されるチップを備える半導体ウエハーにおいて、欠陥検査を行い、前記チップのうち外観上の欠陥を有するチップを検出する欠陥検査装置と、
検出されたチップの情報を演算処理する演算処理装置と、
演算処理された情報に基づき、前記チップ或いは前記チップより形成される半導体装置の電気的特性検査及び／又は信頼性検査を行い、良・不良を判定する電気的特性検査装置及び／又は信頼性検査装置を備えることを特徴とする半導体装置の検査装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159576A JP2004363304A (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の検査方法及び検査装置 |
| US10/859,189 US6992499B2 (en) | 2003-06-04 | 2004-06-03 | Test method and test apparatus for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159576A JP2004363304A (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の検査方法及び検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363304A true JP2004363304A (ja) | 2004-12-24 |
| JP2004363304A5 JP2004363304A5 (ja) | 2005-06-23 |
Family
ID=33562194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003159576A Abandoned JP2004363304A (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の検査方法及び検査装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6992499B2 (ja) |
| JP (1) | JP2004363304A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017062263A (ja) * | 2012-03-16 | 2017-03-30 | 株式会社堀場製作所 | 試料分析装置及び試料分析プログラム |
| KR101972745B1 (ko) * | 2017-12-15 | 2019-04-25 | 남정훈 | 반도체칩 카운팅 방법 |
| CN109712912A (zh) * | 2018-12-06 | 2019-05-03 | 通富微电子股份有限公司 | 一种芯片倒装设备及方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040082859A1 (en) | 2002-07-01 | 2004-04-29 | Alan Schaer | Method and apparatus employing ultrasound energy to treat body sphincters |
| JP5768056B2 (ja) | 2009-10-30 | 2015-08-26 | リコール メディカル インコーポレイテッドＲｅＣｏｒ Ｍｅｄｉｃａｌ， Ｉｎｃ． | 経皮的超音波腎神経除去による高血圧症を治療するための方法及び装置 |
| US10156512B2 (en) * | 2013-03-01 | 2018-12-18 | Futurewei Technologies, Inc. | System and method for measuring thermal reliability of multi-chip modules |
| EP2968984B1 (en) | 2013-03-14 | 2016-08-17 | ReCor Medical, Inc. | Ultrasound-based neuromodulation system |
| WO2014159273A1 (en) | 2013-03-14 | 2014-10-02 | Recor Medical, Inc. | Methods of plating or coating ultrasound transducers |
| JP2014229635A (ja) * | 2013-05-17 | 2014-12-08 | 株式会社東芝 | 半導体検査方法および半導体検査装置 |
| CN108169651B (zh) * | 2017-11-22 | 2021-05-11 | 北京无线电计量测试研究所 | 一种时钟晶体振荡器检测方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69534284T2 (de) | 1994-12-23 | 2006-03-23 | Digirad Corp., San Diego | Halbleiter-gammastrahlungskamera und medizinisches bildgebungssystem |
| US5793650A (en) * | 1995-10-19 | 1998-08-11 | Analog Devices, Inc. | System and method of identifying the number of chip failures on a wafer attributed to cluster failures |
| JPH10214870A (ja) | 1997-01-29 | 1998-08-11 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH10313026A (ja) | 1997-05-13 | 1998-11-24 | Seiko Epson Corp | 半導体装置の異物検査装置および異物検査方法 |
| JP2000243795A (ja) * | 1999-02-22 | 2000-09-08 | Ando Electric Co Ltd | バーンインテスタにおける電源電流測定回路 |
| JP3802716B2 (ja) | 1999-09-17 | 2006-07-26 | 株式会社日立製作所 | 試料の検査方法及びその装置 |
| JP2002026102A (ja) | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 検査情報処理方法及びその検査システム |
| US6657453B2 (en) * | 2002-03-15 | 2003-12-02 | Infineon Technologies Ag | Semiconductor wafer testing system and method |
-
2003
- 2003-06-04 JP JP2003159576A patent/JP2004363304A/ja not_active Abandoned
-
2004
- 2004-06-03 US US10/859,189 patent/US6992499B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017062263A (ja) * | 2012-03-16 | 2017-03-30 | 株式会社堀場製作所 | 試料分析装置及び試料分析プログラム |
| KR101972745B1 (ko) * | 2017-12-15 | 2019-04-25 | 남정훈 | 반도체칩 카운팅 방법 |
| CN109712912A (zh) * | 2018-12-06 | 2019-05-03 | 通富微电子股份有限公司 | 一种芯片倒装设备及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6992499B2 (en) | 2006-01-31 |
| US20050009218A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103969267B (zh) | 一种探针卡探针的颗粒物清洁控制方法 | |
| US7223616B2 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
| JP6057522B2 (ja) | 欠陥検査方法 | |
| JP2004363304A (ja) | 半導体装置の検査方法及び検査装置 | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| JP2007240376A (ja) | 半導体集積回路の静止電源電流検査方法および装置 | |
| CN104716069B (zh) | 晶圆可接受性测试机台内部环境的监测方法和监测装置 | |
| JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| JP2004363304A5 (ja) | ||
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| JP2007165930A (ja) | 電子デバイスの品質管理方法および電子デバイスの品質管理システム | |
| TWI220288B (en) | Method of defect control | |
| JPS6111465B2 (ja) | ||
| JP2004226359A (ja) | 半導体装置の検査方法 | |
| JP2004266017A (ja) | 半導体ウエハの検査方法 | |
| JP2003273172A (ja) | マーキング方法 | |
| JP2005203435A (ja) | 半導体装置およびそのスクリーニング方法 | |
| JPH10229110A (ja) | 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置 | |
| CN115877172A (zh) | 一种芯片测试方法、设备和系统 | |
| TWI315043B (en) | Data analysis method for integrated circuit process and semiconductor process | |
| JP2004363288A (ja) | 半導体装置の製造方法および検査システム | |
| KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 | |
| WO2023167795A1 (en) | System and method to weight defects with co-located modeled faults | |
| JPH02287241A (ja) | 外観検査方法及びその装置並びに製品の製造工程中における異常原因除去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060405 |