JP2004341356A - Signal processing method, picture display method, and picture display device - Google Patents

Signal processing method, picture display method, and picture display device Download PDF

Info

Publication number
JP2004341356A
JP2004341356A JP2003139463A JP2003139463A JP2004341356A JP 2004341356 A JP2004341356 A JP 2004341356A JP 2003139463 A JP2003139463 A JP 2003139463A JP 2003139463 A JP2003139463 A JP 2003139463A JP 2004341356 A JP2004341356 A JP 2004341356A
Authority
JP
Japan
Prior art keywords
pseudo halftone
pattern data
image
frame
halftone pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003139463A
Other languages
Japanese (ja)
Other versions
JP2004341356A5 (en
Inventor
Yoshihiko Ikemoto
良彦 池本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Plasma Display Corp
Original Assignee
NEC Plasma Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Plasma Display Corp filed Critical NEC Plasma Display Corp
Priority to JP2003139463A priority Critical patent/JP2004341356A/en
Publication of JP2004341356A publication Critical patent/JP2004341356A/en
Publication of JP2004341356A5 publication Critical patent/JP2004341356A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Gas Discharge Display Tubes (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To perform optimum pseudo halftone processing to an image including animation image region. <P>SOLUTION: A video input signal M is stored into a frame memory 12. A present frame image and a previous frame image are compared and interframe pixel information (g) is formed in a pixel comparison section 13. A movement vector (h) is detected based on the interframe pixel information (g) in a movement vector detecting section 14. The animation image region ja and still image region jb in the present frame image are detected based on the movement vector (h) in a movement area/static area detecting section 15. Optimum dither pattern data ka is formed based on the movement vector (h) and the animation image region ja and the dither pattern data kb corresponding to the still image region jb is formed in a dither pattern forming section 16. The dither pattern data (p) for one screen is formed in one screen data forming section 17 and the video input signal M is subjected to the pseudo halftone processing by using the dither pattern data (p) in an arithmetic processing section 18. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、信号処理方法、画像表示方法、及び画像表示装置に係り、特に動画像に対して疑似中間調処理を行って表示する場合に用いて好適な信号処理方法、画像表示方法、及び画像表示装置に関する。
【０００２】
【従来の技術】
映像信号をデジタル処理して表示する画像表示装置（たとえば、プラズマ表示装置、ＰＤＰ）では、表示画面の暗部の階調再現性を向上させるために、入力された映像信号に対して疑似中間調処理が行われる。疑似中間調処理には、たとえば、ディザ法や誤差配分法などによるものがある。これらのうちのディザ（ｄｉｔｈｅｒ）法による疑似中間調処理では、一般に、固定されたディザパターンデータが用いられる。
【０００３】
この種の画像表示装置は、従来では、たとえば図５に示すように、信号処理部１と、表示部２とから構成されている。信号処理部１は、固定パターン生成部３と、演算処理部４とから構成されている。固定パターン生成部３は、外部から供給される切換信号ｍにより、動画像や静止画像の疑似中間調処理に適した固定のディザパターンデータｄを切り換えて出力する。切換信号ｍは、たとえば、図示しないマイコンなどで映像入力信号Ｍの周波数に基づいて動画像か静止画像かを判定することにより生成される。演算処理部４は、映像入力信号Ｍに対してディザパターンデータｄを用いて疑似中間調処理を行う。表示部２は、たとえばＰＤＰなどで構成され、演算処理部４から出力される映像出力信号Ｎに基づいて画像を表示する。
【０００４】
この画像表示装置では、静止画像が表示されるときには、切換信号ｍにより、固定パターン生成部３で複数のフレーム毎に巡回する固定のディザパターンデータｄが生成され、動画像が表示されるときには、フレーム毎に巡回されない固定のディザパターンデータｄや、ランダムな固定のディザパターンデータｄが生成され、演算処理部４で同ディザパターンデータｄを用いて疑似中間調処理が行われる。そして、演算処理部４から映像出力信号Ｎが出力され、表示部２で画像が表示される。
【０００５】
図６は、従来の他の画像表示装置の電気的構成を示すブロック図であり、図５中の要素と共通の要素には共通の符号が付されている。
この画像表示装置は、同図６に示すように、フレームメモリ（ＦＭ）６と、信号処理部５と、表示部２とから構成されている。フレームメモリ６は、映像入力信号Ｍをフレーム毎に記憶する。信号処理部５は、動き検出部７と、固定パターン生成部３Ａと、演算処理部４とから構成されている。動き検出部７は、映像入力信号Ｍに基づく現フレーム画像とフレームメモリ６に記憶されている前フレーム画像ｆとのフレーム間画素情報に基づいて動画像か静止画像かを検出し、動き検出情報ｎを出力する。固定パターン生成部３Ａは、動き検出情報ｎ又は切換信号ｍにより、動画像や静止画像の疑似中間調処理に適した固定のディザパターンデータｄを切り換えて出力する。
【０００６】
この画像表示装置では、動き検出情報ｎ又は切換信号ｍにより、固定パターン生成部３Ａで動画像又は静止画像に対応したディザパターンデータｄが生成され、この後、図５と同様の動作が行われる。
【０００７】
上記の画像表示装置の他、従来、この種の技術としては、たとえば、次のような文献に記載されるものがあった。
特許文献１に記載されたビデオ画像を処理する装置では、動き推定器で計算された画像の画素に対する動きベクトルを用いて、現在の画素は先行の画像のどこから来たものであるかが決定され、動画偽輪郭効果の補償が行われる。
【０００８】
特許文献２に記載された動きベクトル検出装置では、勾配信号にディザ信号を加えることにより、同勾配信号の小さい領域では検出ベクトルはゼロに近い値となり、同勾配信号の大きい領域ではディザ信号の影響がない。従って、動きベクトルが高精度で検出される。
【０００９】
【特許文献１】
特開２００２−１２３２１１号公報（第１頁、図１６）
【特許文献２】
特許第２８９８７８７号公報（第１頁、図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の画像表示装置では、次のような問題点があった。
すなわち、図５の画像表示装置では、たとえば、図７に示すように、２×２画素の配列によるディザパターンがフレーム毎に切り換えられて疑似中間調処理が行われる場合、時間軸方向に加算（積分）された結果、各フレームに対応するディザパターンが補間される。このため、動きの少ない静止画像を表示する場合には、固定のパターンノイズが発生しにくくなるという効果がある。ところが、水平や垂直方向に画像が移動するような動画像を表示する場合には、現フレームに対応するディザパターンと前フレームに対応するディザパターンとが干渉し、図８に示すような縦線、横線、又は斜線などの干渉縞が発生することがあり、画質が劣化するという問題点がある。
【００１１】
また、図６の画像表示装置では、動画像又は静止画像に対応したディザパターンデータｄが選択的に生成されて疑似中間調処理が行われるが、このディザパターンデータｄは１画面の全てに対して固定されているため、画像の一部の領域に動きがある場合、選択されたディザパターンデータｄが疑似中間調処理に適さず、疑似中間調処理が円滑に行われないという問題点がある。また、図６中の動き検出部７では、動画像における動き量と方向が検出されないため、動画像、静止画像、動き量の大きさが変化する画像、１画面中の一部の領域に動きのある画像、及び、１画面中の複数の領域にそれぞれ異なる方向の動きがある画像などに対して、最適な疑似中間調処理を行うことができなくなるいう問題点がある。
【００１２】
また、特許文献１に記載された装置は、動画偽輪郭を改善するためのものであり、疑似中間調処理を改善するものではない。また、特許文献２に記載された動きベクトル検出装置では、動きベクトルの検出精度を上げるため、演算器にディザ信号が用いられるが、疑似中間調処理を改善するものではない。
【００１３】
この発明は、上述の事情に鑑みてなされたもので、画像中の領域の状態にかかわらず、最適な疑似中間調処理を行うための信号処理方法、画像表示方法、及び画像表示装置を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、映像入力信号に対して疑似中間調処理を行う信号処理回路と、該信号処理回路から出力される映像出力信号に基づいて画像を表示する表示部とを備えてなる画像表示装置に用いられ、前記映像入力信号に対して疑似中間調パターンデータを用いて前記疑似中間調処理を行う信号処理方法に係り、前記映像入力信号から時間的に連続する画像の前フレーム画像と現フレーム画像との間の動きベクトルを検出し、該動きベクトルに基づいて前記現フレーム画像を動画像領域と静止画像領域とに分け、前記動画像領域及び静止画像領域に対してそれぞれ最適の中間調を疑似的に表す前記疑似中間調パターンデータを用いて前記疑似中間調処理を行うことを特徴としている。
【００１５】
請求項２記載の発明は、請求項１記載の信号処理方法に係り、前記映像入力信号をフレーム毎に記憶する記憶処理と、前記映像入力信号に基づく現フレーム画像と前記記憶されている前フレーム画像とを画素毎に階調値を比較してフレーム間画素情報を生成するフレーム間画素情報生成処理と、前記フレーム間画素情報に基づいて前記現フレーム画像の前フレーム画像に対する移動方向及び移動量を求めて一つ又は複数の前記動きベクトルを検出する動きベクトル検出処理と、前記動きベクトルに基づいて前記現フレーム画像中の一つ又は複数の動画像領域及び静止画像領域を検出する動画像領域／静止画像領域検出処理と、前記動きベクトル及び動画像領域に基づいて最適な前記疑似中間調パターンデータを生成すると共に、前記静止画像領域に対応する前記疑似中間調パターンデータを生成する疑似中間調パターンデータ生成処理と、生成された前記各疑似中間調パターンデータを当該の前記動画像領域及び静止画像領域に割り付けて１画面分の疑似中間調パターンデータを生成する１画面データ生成処理と、前記１画面分の疑似中間調パターンデータを用いて前記映像入力信号に対して前記疑似中間調処理を行って前記映像出力信号を出力する演算処理とを行うことを特徴としている。
【００１６】
請求項３記載の発明は、請求項２記載の信号処理方法に係り、前記疑似中間調パターンデータ生成処理では、前記動画像領域に対して前記静止画像領域よりも高解像度の疑似中間調処理を行うための前記疑似中間調パターンデータを生成することを特徴としている。
【００１７】
請求項４記載の発明は、請求項２記載の信号処理方法に係り、前記疑似中間調パターンデータ生成処理では、前記動画像領域に対して前記静止画像領域よりも階調数の少ない疑似中間調処理を行うための疑似中間調パターンデータを生成することを特徴としている。
【００１８】
請求項５記載の発明は、請求項２、３又は４記載の信号処理方法に係り、前記疑似中間調パターンデータ生成処理では、与えられたフレーム巡回数に対応したフレーム数毎に前記疑似中間調パターンデータを切り換えて生成し、前記動画像領域検出処理の後、前記動きベクトル及び動画像領域に基づいて前記フレーム巡回数を生成するフレーム巡回数生成処理を行うことを特徴としている。
【００１９】
請求項６記載の発明は、請求項５記載の信号処理方法に係り、前記フレーム巡回数生成処理では、前記静止画像領域に対するフレーム巡回数を前記動画像領域に対するフレーム巡回数よりも大きくすることを特徴としている。
【００２０】
請求項７記載の発明は、請求項１乃至６記載の信号処理方法に係り、前記疑似中間調パターンデータは、ディザパターンデータであることを特徴としている。
【００２１】
請求項８記載の発明は、画像表示方法に係り、請求項１乃至７のいずれか一項に記載の信号処理方法により映像入力信号を処理して生成された映像出力信号に基づいて画像を表示することを特徴としている。
【００２２】
請求項９記載の発明は、映像入力信号に対して疑似中間調パターンデータを用いて疑似中間調処理を行う信号処理回路と、該信号処理回路から出力される映像出力信号に基づいて画像を表示する表示部とを備えてなる画像表示装置に係り、前記信号処理回路は、前記映像入力信号から時間的に連続する画像の前フレーム画像と現フレーム画像との間の動きベクトルを検出し、該動きベクトルに基づいて前記現フレーム画像を動画像領域と静止画像領域とに分け、前記動画像領域及び静止画像領域に対してそれぞれ最適の中間調を疑似的に表す疑似中間調パターンデータを用いて前記疑似中間調処理を行う構成とされていることを特徴としている。
【００２３】
請求項１０記載の発明は、請求項９記載の画像表示装置に係り、前記信号処理回路は、前記映像入力信号をフレーム毎に記憶する記憶部と、前記映像入力信号に基づく現フレーム画像と前記記憶部に記憶されている前フレーム画像とを画素毎に階調値を比較してフレーム間画素情報を生成する画素比較部と、前記フレーム間画素情報に基づいて前記現フレーム画像の前フレーム画像に対する移動方向及び移動量を求めて一つ又は複数の前記動きベクトルを検出する動きベクトル検出部と、前記動きベクトルに基づいて前記現フレーム画像中の一つ又は複数の動画像領域及び静止画像領域を検出する動画像領域／静止画像領域検出部と、前記動きベクトル及び動画像領域に基づいて最適な前記疑似中間調パターンデータを生成すると共に、前記静止画像領域に対応する前記疑似中間調パターンデータを生成する疑似中間調パターンデータ生成部と、生成された前記各疑似中間調パターンデータを当該の前記動画像領域及び静止画像領域に割り付けて１画面分の疑似中間調パターンデータを生成する１画面データ生成部と、前記１画面分の疑似中間調パターンデータを用いて前記映像入力信号に対して前記疑似中間調処理を行って前記映像出力信号を出力する演算処理部とを備えてなることを特徴としている。
【００２４】
請求項１１記載の発明は、請求項１０記載の画像表示装置に係り、前記疑似中間調パターンデータ生成部は、前記動画像領域に対して前記静止画像領域よりも高解像度の疑似中間調処理を行うための前記疑似中間調パターンデータを生成する構成とされていることを特徴としている。
【００２５】
請求項１２記載の発明は、請求項１０記載の画像表示装置に係り、前記疑似中間調パターンデータ生成部は、前記動画像領域に対して前記静止画像領域よりも階調数の少ない疑似中間調処理を行うための疑似中間調パターンデータを生成する構成とされていることを特徴としている。
【００２６】
請求項１３記載の発明は、請求項１０、１１又は１２記載の画像表示装置に係り、前記疑似中間調パターンデータ生成部は、与えられたフレーム巡回数に対応したフレーム数毎に前記疑似中間調パターンデータを切り換えて生成する構成とされ、前記動きベクトル及び動画像領域に基づいて前記フレーム巡回数を生成して前記疑似中間調パターンデータ生成部に与えるフレーム巡回数生成部が設けられていることを特徴としている。
【００２７】
請求項１４記載の発明は、請求項１３記載の画像表示装置に係り、前記フレーム巡回数生成部は、前記静止画像領域に対するフレーム巡回数を前記動画像領域に対するフレーム巡回数よりも大きくする構成とされていることを特徴としている。
【００２８】
請求項１５記載の発明は、請求項９乃至１４記載の画像表示装置に係り、前記疑似中間調パターンデータは、ディザパターンデータであることを特徴としている。
【００２９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
第１の実施形態
図１は、この発明の第１の実施形態である信号処理方法及び画像表示方法を実施するための画像表示装置の電気的構成を示すブロック図である。
この形態の画像表示装置は、同図に示すように、信号処理部１１と、フレームメモリ（ＦＭ）１２と、表示部２とから構成されている。フレームメモリ１２は、たとえばＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）などで構成され、映像入力信号Ｍをフレーム毎に記憶する。信号処理部１１は、画素比較部１３と、動きベクトル検出部１４と、動きエリア／静止エリア検出部１５と、ディザパターン生成部１６と、１画面データ生成部１７と、演算処理部１８とから構成されている。画素比較部１３は、映像入力信号Ｍに基づく現フレーム画像とフレームメモリ１２に記憶されている前フレーム画像ｆとを画素毎に階調値を比較してフレーム間画素情報ｇを生成する。前フレーム画像ｆは、現フレーム画像に対し、たとえば１つ前のフレームの画像である。
【００３０】
動きベクトル検出部１４は、フレーム間画素情報ｇに基づいて現フレーム画像の前フレーム画像ｆに対する移動方向及び移動量を求めて一つ又は複数の動きベクトルｈを検出する。動きエリア／静止エリア検出部１５は、動きベクトルｈ及びフレーム間画素情報ｇに基づいて現フレーム画像中の一つ又は複数の動画像領域ｊａ及び静止画像領域ｊｂを検出する。ディザパターン生成部１６は、たとえば、種々のディザパターンデータを予め記憶するＲＯＭ（リードオンリメモリ）などで構成され、動きベクトルｈ及び動画像領域ｊａに基づいて最適な中間調を疑似的に表すディザパターンデータｋａを生成すると共に、静止画像領域ｊｂに対応するディザパターンデータｋｂを生成する。特に、この実施形態では、ディザパターン生成部１６は、動画像領域ｊａに対して静止画像領域ｊｂよりも高解像度でかつ階調数の少ない疑似中間調処理を行うためのディザパターンデータｋａを生成する。
【００３１】
１画面データ生成部１７は、生成された各ディザパターンデータｋａ，ｋｂを当該の動画像領域ｊａ及び静止画像領域ｊｂに割り付けて１画面分のディザパターンデータｐを生成する。演算処理部１８は、１画面分のディザパターンデータｐを用いて映像入力信号Ｍに対して疑似中間調処理を行って映像出力信号Ｎを出力する。表示部２は、たとえばＰＤＰなどで構成され、演算処理部１８から出力される映像出力信号Ｎに基づいて画像を表示する。
【００３２】
信号処理部１１とフレームメモリ１２とで信号処理回路が構成され、同信号処理回路は、映像入力信号Ｍから時間的に連続する画像の前フレーム画像ｆと現フレーム画像との間の動きベクトルｈを検出し、同動きベクトルｈに基づいて現フレーム画像を動画像領域ｊａと静止画像領域ｊｂとに分け、動画像領域ｊａ及び静止画像領域ｊｂに対してそれぞれ最適のディザパターンデータｐを用いて疑似中間調処理を行う。
【００３３】
図２は、図１中の信号処理部１１、フレームメモリ１２及び表示部２が用いられるプラズマ表示装置の電気的構成の一例を示す概略のブロック図である。
このプラズマ表示装置は、アナログインタフェース２０と、ＰＤＰモジュール３０とから構成されている。アナログインタフェース２０は、クロマ・デコーダを備えるＹ／Ｃ（輝度色）分離回路２１と、Ａ／Ｄ（アナログ／デジタル）変換回路２２と、ＰＬＬ（位相ロック）回路を有する同期信号制御回路２３と、画像フォーマット変換回路２４と、逆γ変換回路２５と、システム・コントロール回路２６と、ＰＬＥ（Ｐｅａｋ Ｌｕｍｉｎａｎｃｅ Ｅｎｈａｎｃｅｍｅｎｔ）制御回路２７とから構成されている。図１中の信号処理部１１及びフレームメモリ１２は、この逆γ変換回路２５の一部である。ＰＤＰモジュール３０は、図１中の表示部２に対応するものであり、デジタル信号処理制御回路３１と、パネル部３２と、ＤＣ／ＤＣコンバータを内蔵するモジュール内電源回路３３とから構成されている。デジタル信号処理制御回路３１は、入力インタフェース信号処理回路３４と、フレームメモリ３５と、メモリ制御回路３６と、ドライバ制御回路３７とから構成されている。
【００３４】
パネル部３２は、ＰＤＰ５０と、同ＰＤＰ５０の走査電極を駆動する走査ドライバ３８と、データ電極を駆動するデータドライバ３９Ａ，３９Ｂと、ＰＤＰ５０及び走査ドライバ３８にパルス電圧を供給する高圧パルス回路４０Ａ，４０Ｂと、同高圧パルス回路４０Ａ，４０Ｂで発生する余剰電力を回収する電力回収回路４１とから構成されている。
【００３５】
このプラズマ表示装置では、概略的には、入力されたアナログ映像信号がアナログ・インタフェース２０でデジタル映像信号に変換され、同デジタル映像信号がＰＤＰモジュール３０に供給される。たとえば、図示しないテレビチューナなどから出力されたアナログ映像信号は、Ｙ／Ｃ分離回路２１でＲ，Ｇ，Ｂの各色の輝度信号に分離された後、Ａ／Ｄ変換回路２２でデジタル映像信号に変換される。この後、デジタル映像信号の画素構成とＰＤＰモジュール３０の画素構成とが異なる場合には、同デジタル映像信号は画像フォーマット変換回路２４で同ＰＤＰモジュール３０に対応する画像フォーマットに変換される。
【００３６】
ＰＤＰ５０の入力信号に対する表示輝度の特性は線形的に比例するが、通常の映像信号はＣＲＴの特性に合わせて予め補正（γ変換）されている。このため、Ａ／Ｄ変換回路２２においてアナログ映像信号のＡ／Ｄ変換が行われた後、逆γ変換回路２５で逆γ変換が行われる。この逆γ変換において、図１中のフレームメモリ１２及び信号処理部１１による疑似中間調処理が行われ、線形特性に復元されたデジタル映像信号が生成される。このデジタル映像信号は、Ｒ，Ｇ，Ｂ映像信号としてＰＤＰモジュール３０へ出力される。
【００３７】
また、アナログ映像信号には、Ａ／Ｄ変換用のサンプリングクロック及びデータクロック信号が含まれていないため、同期信号制御回路２３に内蔵されているＰＬＬ回路で、アナログ映像信号と同時に供給される水平同期信号を基準としてサンプリングクロック及びデータクロック信号が生成され、ＰＤＰモジュール３０へ出力される。また、アナログインタフェース２０のＰＬＥ制御回路２７は、ＰＤＰモジュール３０に対して輝度の制御を行う。具体的には、平均輝度レベルが所定値以下である場合には表示輝度を上昇させ、平均輝度レベルが所定値を超える場合には表示輝度を低下させる。ＰＬＥ制御回路２７では、平均輝度レベルに応じて輝度制御データが設定され、入力インタフェース信号処理回路３４内の図示しない輝度レベル制御回路へ送出される。
【００３８】
システム・コントロール回路２６からは、各種制御信号がＰＤＰモジュール３０へ送出される。たとえば、入力インタフェース信号処理回路３４に入力されたＲ，Ｇ，Ｂ映像信号の平均輝度レベルは、同入力インタフェース信号処理回格３４内の図示しない入力信号平均輝度レベル演算回路により計算され、たとえば５ビットデータとして出力される。デジタル信号処理制御回路３１では、入力インタフェース信号処理回路３４でこれらの各種信号が処理された後、制御信号がパネル部３２に送出される。同時に、メモリ制御回路３６及びドライバ制御回路３７からメモリ制御信号及びドライバ制御信号がパネル部３２に送出される。
【００３９】
ＰＤＰ５０は、たとえば、１３６５×７６８画素を有している。ＰＤＰ５０では、走査ドライバ３８で走査電極が制御され、かつデータドライバ３９でデータ電極が制御されることにより、これらの画素のうちの所定の画素の点灯又は非点灯が制御され、Ｒ，Ｇ，Ｂ映像信号に対応した表示が行われる。また、ロジック用電源により、デジタル信号処理制御回路３１及びパネル部３２にロジック用電力が供給される。また、表示用電源からモジュール内電源回路３３に直流電力が供給され、この直流電力の電圧が所定の電圧に変換された後、パネル部３２に供給される。
【００４０】
図３は、図１の画像表示装置の動作説明図である。
この図を参照して、この形態の信号処理方法及び画像表示方法について説明する。
この画像表示装置では、映像入力信号Ｍから時間的に連続する画像の前フレーム画像ｆと現フレーム画像との間の動きベクトルｈが検出され、同動きベクトルｈに基づいて現フレーム画像が動画像領域ｊａと静止画像領域ｊｂとに分けられ、動画像領域ｊａ及び静止画像領域ｊｂに対してそれぞれ最適のディザパターンデータｐを用いて疑似中間調処理が行われる。
【００４１】
すなわち、映像入力信号Ｍは、フレーム毎にフレームメモリ１２に記憶される（記憶処理）。また、画素比較部１３では、映像入力信号Ｍに基づく現フレーム画像とフレームメモリ１２に記憶されている前フレーム画像ｆとが画素毎に階調値が比較されてフレーム間画素情報ｇが生成される（フレーム間画素情報生成処理）。たとえば、図３に示すように、前々フレーム画像中の文字“Ａ”の占有する領域Ｆａ１は、前フレーム画像では領域Ｆａ２に移動し、さらに、同領域Ｆａ２が現フレーム画像では領域Ｆａ３に移動している。また、前々フレーム画像中の文字“Ｂ”の占有する領域Ｆｂ１は、前フレーム画像では領域Ｆｂ２に移動し、さらに、同領域Ｆｂ２が現フレーム画像では領域Ｆｂ３に移動している。フレーム間画素情報ｇは、これらの時間的に連続する画像の前フレーム画像と現フレーム画像とが比較されることにより求められる。
【００４２】
動きベクトル検出部１４では、フレーム間画素情報ｇに基づいて現フレーム画像の前フレーム画像ｆに対する移動方向及び移動量が求められ、動きベクトルｈとして図３中の動きベクトルＶ１，Ｖ２が検出される（動きベクトル検出処理）。動きエリア／静止エリア検出部１５では、動きベクトルＶ１，Ｖ２（動きベクトルｈ）に基づいて現フレーム画像中の動画像領域ｊａとして図３中の動画像領域α，βが検出される（動画像領域検出処理）。ディザパターン生成部１６では、動きベクトルｈ及び動画像領域ｊａに基づいて最適なディザパターンデータｋａが生成されると共に、静止画像領域ｊｂに対応するディザパターンデータｋｂが生成される（ディザパターンデータ生成処理）。ディザパターンデータｋａは、動画像領域ｊａに対して静止画像領域ｊｂよりも高解像度でかつ階調数の少ない疑似中間調処理を行うように生成される。この場合、動きの大きい領域に対しては、たとえば２×２画素の配列によるディザパターンが生成され、動きの小さい領域に対しては、３×３画素や４×４画素などの配列によるディザパターンが生成される。この場合、たとえば２値ディザ法により、２値のディザパターンが生成される。
【００４３】
１画面データ生成部１７では、各ディザパターンデータｋが動画像領域ｊａ及び静止画像領域ｊｂに割り付けられ、１画面分のディザパターンデータｐが生成される（１画面データ生成処理）。演算処理部１８では、１画面分のディザパターンデータｐを用いて映像入力信号Ｍに対して疑似中間調処理が行われて映像出力信号Ｎが出力される（演算処理）。映像出力信号Ｎは表示部２へ送出され、同表示部２で画像が表示される。
【００４４】
以上のように、この第１の実施形態では、動きベクトルｈに基づいて現フレーム画像が動画像領域ｊａと静止画像領域ｊｂとに分けられ、動画像領域ｊａ及び静止画像領域ｊｂに対してそれぞれ最適のディザパターンデータｐを用いて疑似中間調処理が行われるので、一部に動画像領域のある画像や、それぞれ異なる方向の動画像領域のある画像を表示する場合でも、ディザパターンによる干渉縞が発生することがなく、表示画面全体において違和感のない暗部の階調再現性が実現する。また、動画像領域ｊａでは解像度に重点をおいた表示が行われ、静止画像領域ｊｂでは解像度は粗くなるが高階調の表示が行われる。
【００４５】
第２の実施形態
図４は、この発明の第２の実施形態である信号処理方法及び画像表示方法を実施するための画像表示装置の電気的構成を示すブロック図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
この形態の画像表示装置では、図１中の信号処理部１１に代えて、新たな機能が付加された信号処理部１１Ａが設けられている。他は、図１と同様の構成である。信号処理部１１Ａでは、図１中のディザパターン生成部１６に代えて、新たな機能が付加されたディザパターン生成部１６Ａが設けられ、かつフレーム巡回数生成部１９が設けられている。ディザパターン生成部１６Ａは、ディザパターン生成部１６の機能に加え、与えられたフレーム巡回数ｅに対応したフレーム数毎にディザパターンデータｋを切り換えて生成する。フレーム巡回数生成部１９は、動きベクトルｈ及び動画像領域ｊａに基づいてフレーム巡回数ｅを生成してディザパターンデータ生成部１６Ａに与える。また、フレーム巡回数生成部１９は、静止画像領域ｊｂに対するフレーム巡回数ｅを動画像領域ｊに対するフレーム巡回数ｅよりも大きくする。
【００４６】
この形態の信号処理方法及び画像表示方法では、次の点が第１の実施形態と異なっている。
すなわち、動画像領域検出処理の後、フレーム巡回数生成部１９で動きベクトルｈ及び動画像領域ｊに基づいてフレーム巡回数ｅが生成される（フレーム巡回数生成処理）。この場合、静止画像領域ｊｂに対するフレーム巡回数ｅは、動画像領域ｊａに対するフレーム巡回数ｅよりも大きい。たとえば、動きの小さい領域（静止画像領域ｊｂ）に対しては２フレーム毎にディザパターンデータｋｂを切り換え、動きの大きい領域（動画像領域ｊａ）では４フレーム毎にディザパターンデータｋａを切り換える。ディザパターンデータ生成処理では、ディザパターン生成部１６Ａでフレーム巡回数生成部１９から与えられたフレーム巡回数ｅに対応したフレーム数毎にディザパターンデータｋが切り換えられて生成される。この後、第１の実施形態と同様の処理が行われる。
【００４７】
以上のように、この第２の実施形態では、動きベクトルｈ及び動画像領域ｊａに基づいてフレーム巡回数ｅを切り換えるようにしたので、第１の実施形態の利点に加え、動きの小さい領域（静止画像領域ｊｂ）に対してフレーム巡回数を多くすることができ、階調再現性の性能が向上する。
【００４８】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、実施形態では、図１中の信号処理部１１及びフレームメモリ１２は、図２のプラズマ表示装置の一部を構成するものであるが、プラズマ表示装置に限らず、たとえば、液晶表示装置、ＤＭＤ（デジタル・マイクロミラー・デバイス）を用いた投射型映像表示装置などでも良い。また、前フレーム画像ｆは、現フレーム画像に対し、１つ前のフレームの画像に限らず、複数フレーム前の画像でも良い。また、上記実施形態では、２値ディザ法によりディザパターンを生成する例を説明したが、これに限らず、多値ディザ法により、たとえば３値、４値などのディザパターンを生成するようにしても良い。また、映像入力信号Ｍがカラーの映像信号であるならば、カラーディザ法により、Ｒ，Ｇ，Ｂの各色に対応したディザパターンを生成するのが好ましい。また、上記第１の実施形態では、疑似中間調パターンデータの生成は、ディザ法に代えて、たとえば濃度パターン法などを用いても良い。すなわち、濃度パターン法では、原画像の１画素に対して、表示画像上のｎ×ｎ（ｎ；自然数）の配列の画素を割り当て、たとえば、２×２の配列を用いて５段階の濃度を表現する。すなわち、単位面積あたりの黒画素の密度を変化させて中間調を表現する。また、動画像領域及び静止画像領域に対して、それぞれ誤差配分法により中間調を表現しても良い。
【００４９】
【発明の効果】
以上説明したように、この発明の構成によれば、動きベクトルに基づいて現フレーム画像を動画像領域と静止画像領域とに分け、動画像領域及び静止画像領域に対してそれぞれ最適の疑似中間調パターンデータを用いて疑似中間調処理を行うので、一部に動画像領域のある画像や、それぞれ異なる方向の動画像領域のある画像を表示する場合でも、疑似中間調パターンによる干渉縞が発生することがなく、表示画面全体において違和感のない暗部の階調再現性を実現できる。また、動画像領域では解像度に重点をおいた表示を行うことができ、静止画像領域では解像度は粗くなるが高階調の表示を行うことができる。また、動きベクトル及び動画像領域に基づいてフレーム巡回数を切り換えるようにしたので、動きの小さい領域（静止画像領域）に対してフレーム巡回数を多くすることができ、階調再現性の性能を向上できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態である信号処理方法及び画像表示方法を実施するための画像表示装置の電気的構成を示すブロック図である。
【図２】図１中の信号処理部１１、フレームメモリ１２及び表示部２が用いられるプラズマ表示装置の電気的構成を示すブロック図である。
【図３】図１の画像表示装置の動作説明図である。
【図４】この発明の第２の実施形態である信号処理方法及び画像表示方法を実施するための画像表示装置の電気的構成を示すブロック図である。
【図５】従来の画像表示装置の電気的構成を示すブロック図である。
【図６】従来の他の画像表示装置の電気的構成を示すブロック図である。
【図７】ディザパターンの例を示す図である。
【図８】ディザパターンによる問題点を説明する図である。
【符号の説明】
２ 表示部
１１，１１Ａ 信号処理部（信号処理回路の一部）
１２ フレームメモリ（ＦＭ）（記憶部、信号処理回路の一部）
１３ 画素比較部（信号処理回路の一部）
１４ 動きベクトル検出部（信号処理回路の一部）
１５ 動きエリア／静止エリア検出部（動画像領域／静止画像領域検出部、信号処理回路の一部）
１６，１６Ａ ディザパターン生成部（信号処理回路の一部）
１７ １画面データ生成部（信号処理回路の一部）
１８ 演算処理部（信号処理回路の一部）
１９ フレーム巡回数生成部（信号処理回路の一部）
２０ アナログインタフェース（表示部の一部）
３０ ＰＤＰモジュール（表示部の一部）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a signal processing method, an image display method, and an image display device, and more particularly, to a signal processing method, an image display method, and an image suitable for use when displaying a moving image by performing pseudo halftone processing. It relates to a display device.
[0002]
[Prior art]
2. Description of the Related Art In an image display device (for example, a plasma display device or a PDP) that digitally processes and displays a video signal, a pseudo halftone process is performed on an input video signal in order to improve the tone reproducibility of a dark portion of a display screen. Is performed. The pseudo halftone processing includes, for example, a dither method and an error distribution method. In the pseudo halftone processing based on the dither method, fixed dither pattern data is generally used.
[0003]
Conventionally, this type of image display device includes a signal processing unit 1 and a display unit 2 as shown in FIG. 5, for example. The signal processing unit 1 includes a fixed pattern generation unit 3 and an arithmetic processing unit 4. The fixed pattern generation unit 3 switches and outputs fixed dither pattern data d suitable for pseudo halftone processing of a moving image or a still image by a switching signal m supplied from the outside. The switching signal m is generated, for example, by determining whether the image is a moving image or a still image based on the frequency of the video input signal M by a microcomputer (not shown) or the like. The arithmetic processing unit 4 performs pseudo halftone processing on the video input signal M using the dither pattern data d. The display unit 2 is configured by, for example, a PDP or the like, and displays an image based on the video output signal N output from the arithmetic processing unit 4.
[0004]
In this image display device, when a still image is displayed, fixed dither pattern data d circulating for each of a plurality of frames is generated by the fixed pattern generation unit 3 by the switching signal m, and when a moving image is displayed, The fixed dither pattern data d that is not circulated for each frame or the random fixed dither pattern data d is generated, and the arithmetic processing unit 4 performs pseudo halftone processing using the dither pattern data d. Then, the video output signal N is output from the arithmetic processing unit 4, and an image is displayed on the display unit 2.
[0005]
FIG. 6 is a block diagram showing an electrical configuration of another conventional image display device. Elements common to those in FIG. 5 are denoted by common reference numerals.
This image display device includes a frame memory (FM) 6, a signal processing unit 5, and a display unit 2, as shown in FIG. The frame memory 6 stores the video input signal M for each frame. The signal processing unit 5 includes a motion detection unit 7, a fixed pattern generation unit 3A, and an arithmetic processing unit 4. The motion detection unit 7 detects whether the image is a moving image or a still image based on pixel information between frames of the current frame image based on the video input signal M and the previous frame image f stored in the frame memory 6, Output n. The fixed pattern generation unit 3A switches and outputs fixed dither pattern data d suitable for pseudo halftone processing of a moving image or a still image according to the motion detection information n or the switching signal m.
[0006]
In this image display device, the dither pattern data d corresponding to a moving image or a still image is generated by the fixed pattern generating unit 3A based on the motion detection information n or the switching signal m, and thereafter, the same operation as in FIG. 5 is performed. .
[0007]
In addition to the above-described image display device, conventionally, as this kind of technology, for example, there has been a technology described in the following document.
In the apparatus for processing a video image described in Patent Document 1, it is determined where a current pixel comes from a preceding image using a motion vector for a pixel of the image calculated by a motion estimator. In this case, compensation for the moving image false contour effect is performed.
[0008]
In the motion vector detecting device described in Patent Literature 2, by adding a dither signal to the gradient signal, the detection vector has a value close to zero in a region where the gradient signal is small, and the influence of the dither signal in a region where the gradient signal is large. There is no. Therefore, a motion vector is detected with high accuracy.
[0009]
[Patent Document 1]
JP-A-2002-123211 (page 1, FIG. 16)
[Patent Document 2]
Japanese Patent No. 2898787 (page 1, FIG. 1)
[0010]
[Problems to be solved by the invention]
However, the conventional image display device has the following problems.
That is, in the image display device of FIG. 5, for example, as shown in FIG. 7, when the pseudo diagonal processing is performed by switching the dither pattern in the 2 × 2 pixel arrangement for each frame, the addition is performed in the time axis direction ( As a result, the dither pattern corresponding to each frame is interpolated. Therefore, when a still image with little motion is displayed, there is an effect that fixed pattern noise is hardly generated. However, when displaying a moving image in which the image moves in the horizontal or vertical direction, the dither pattern corresponding to the current frame and the dither pattern corresponding to the previous frame interfere with each other, and a vertical line as shown in FIG. In some cases, interference fringes such as horizontal lines, diagonal lines, etc. may occur, and the image quality deteriorates.
[0011]
In the image display device shown in FIG. 6, dither pattern data d corresponding to a moving image or a still image is selectively generated and pseudo halftone processing is performed. This dither pattern data d is applied to all of one screen. Therefore, when there is movement in a part of the image, the selected dither pattern data d is not suitable for the pseudo halftone processing, and the pseudo halftone processing is not performed smoothly. . In addition, since the motion amount and direction in the moving image are not detected by the motion detecting unit 7 in FIG. 6, the moving image, the still image, the image in which the size of the moving amount changes, There is a problem in that it is not possible to perform optimal pseudo halftone processing on an image having an image and an image having movements in different directions in a plurality of areas in one screen.
[0012]
Further, the device described in Patent Document 1 is for improving a false contour of a moving image, and is not for improving pseudo halftone processing. Further, in the motion vector detecting device described in Patent Document 2, a dither signal is used in the arithmetic unit in order to improve the detection accuracy of the motion vector, but this does not improve the pseudo halftone processing.
[0013]
The present invention has been made in view of the above circumstances, and provides a signal processing method, an image display method, and an image display device for performing optimal pseudo halftone processing regardless of the state of a region in an image. It is aimed at.
[0014]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to claim 1 provides a signal processing circuit that performs pseudo halftone processing on a video input signal, and displays an image based on a video output signal output from the signal processing circuit. The present invention relates to a signal processing method for performing the pseudo halftone processing using pseudo halftone pattern data on the video input signal. A motion vector between a previous frame image and a current frame image of a continuous image, and divides the current frame image into a moving image region and a still image region based on the motion vector. The pseudo halftone processing is performed using the pseudo halftone pattern data that artificially represents the optimum halftone for each image area.
[0015]
According to a second aspect of the present invention, in the signal processing method according to the first aspect, a storage process of storing the video input signal for each frame, a current frame image based on the video input signal, and the stored previous frame are stored. An inter-frame pixel information generation process of generating inter-frame pixel information by comparing a gradation value for each pixel with an image, and a moving direction and a moving amount of the current frame image with respect to a previous frame image based on the inter-frame pixel information A motion vector detection process for detecting one or more motion vectors to obtain one or more motion image regions and still image regions in the current frame image based on the motion vectors. / Still image area detection processing, and generating the optimum pseudo halftone pattern data based on the motion vector and the moving image area; Pseudo halftone pattern data generation processing for generating the pseudo halftone pattern data corresponding to the area, and allocating each of the generated pseudo halftone pattern data to the moving image area and the still image area to cover one screen. One-screen data generation processing for generating pseudo-halftone pattern data, and performing the pseudo-halftone processing on the video input signal using the one-screen pseudo-halftone pattern data to output the video output signal It is characterized by performing arithmetic processing.
[0016]
According to a third aspect of the present invention, in the signal processing method according to the second aspect, in the pseudo halftone pattern data generation process, a pseudo halftone process having a higher resolution than the still image region is performed on the moving image region. Generating the pseudo halftone pattern data to be performed.
[0017]
According to a fourth aspect of the present invention, in the signal processing method according to the second aspect, in the pseudo halftone pattern data generation processing, a pseudo halftone having a smaller number of tones than the still image area in the moving image area. It is characterized in that pseudo halftone pattern data for performing processing is generated.
[0018]
According to a fifth aspect of the present invention, in the signal processing method according to the second, third or fourth aspect, in the pseudo halftone pattern data generating process, the pseudo halftone pattern is generated for each number of frames corresponding to a given number of frame rounds. The method is characterized in that pattern data is switched and generated, and after the moving image area detection processing, a frame repetition number generation processing for generating the frame repetition number based on the motion vector and the moving image area is performed.
[0019]
According to a sixth aspect of the present invention, in the signal processing method according to the fifth aspect, in the frame repetition number generation process, the frame repetition number for the still image area is set to be larger than the frame repetition number for the moving image area. Features.
[0020]
The invention according to claim 7 relates to the signal processing method according to claims 1 to 6, wherein the pseudo halftone pattern data is dither pattern data.
[0021]
The invention according to claim 8 relates to an image display method, and displays an image based on a video output signal generated by processing a video input signal by the signal processing method according to any one of claims 1 to 7. It is characterized by doing.
[0022]
According to a ninth aspect of the present invention, there is provided a signal processing circuit for performing pseudo halftone processing on a video input signal using pseudo halftone pattern data, and displaying an image based on a video output signal output from the signal processing circuit. The signal processing circuit detects a motion vector between a previous frame image and a current frame image of a temporally continuous image from the video input signal, and The current frame image is divided into a moving image region and a still image region based on a motion vector, and pseudo halftone pattern data representing the optimum halftone for each of the moving image region and the still image region is used. The pseudo halftone processing is performed.
[0023]
According to a tenth aspect of the present invention, in the image display device according to the ninth aspect, the signal processing circuit stores a video input signal for each frame, a current frame image based on the video input signal, A pixel comparison unit that generates inter-frame pixel information by comparing a gradation value for each pixel with the previous frame image stored in the storage unit, and a previous frame image of the current frame image based on the inter-frame pixel information A motion vector detecting unit for detecting one or more of the motion vectors by determining a moving direction and a moving amount with respect to the motion vector, and one or more moving image regions and still image regions in the current frame image based on the motion vectors. A moving image area / still image area detecting unit that detects the pseudo-halftone pattern data based on the motion vector and the moving image area; A pseudo halftone pattern data generating unit for generating the pseudo halftone pattern data corresponding to a still image area, and allocating each of the generated pseudo halftone pattern data to the moving image area and the still image area to form one screen A one-screen data generating unit for generating pseudo halftone pattern data for one minute, and performing the pseudo halftone processing on the video input signal using the pseudo halftone pattern data for one screen to generate the video output signal. And an arithmetic processing unit for outputting.
[0024]
According to an eleventh aspect of the present invention, in the image display device according to the tenth aspect, the pseudo halftone pattern data generation unit performs pseudo halftone processing of the moving image region with a higher resolution than the still image region. The pseudo-halftone pattern data to be generated is generated.
[0025]
According to a twelfth aspect of the present invention, in the image display device according to the tenth aspect, the pseudo halftone pattern data generation unit includes a pseudo halftone having a smaller number of tones than the still image area with respect to the moving image area. It is characterized in that pseudo halftone pattern data for processing is generated.
[0026]
According to a thirteenth aspect of the present invention, in the image display device according to the tenth, eleventh or twelfth aspect, the pseudo halftone pattern data generating unit generates the pseudo halftone pattern for each number of frames corresponding to a given number of frame rounds. A pattern rotation number generation unit configured to generate the number of frame rotations based on the motion vector and the moving image area by switching the pattern data and providing the number of frame rotations to the pseudo halftone pattern data generation unit; It is characterized by.
[0027]
According to a fourteenth aspect of the present invention, in the image display device according to the thirteenth aspect, the frame repetition number generating unit sets the number of frame repetitions for the still image area to be larger than the number of frame repetitions for the moving image area. It is characterized by being.
[0028]
According to a fifteenth aspect of the present invention, in the image display device according to the ninth to fourteenth aspects, the pseudo halftone pattern data is dither pattern data.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First embodiment
FIG. 1 is a block diagram showing an electrical configuration of an image display device for implementing a signal processing method and an image display method according to a first embodiment of the present invention.
As shown in FIG. 1, the image display device of this embodiment includes a signal processing unit 11, a frame memory (FM) 12, and a display unit 2. The frame memory 12 is configured by, for example, a FIFO (First In First Out) or the like, and stores the video input signal M for each frame. The signal processing unit 11 includes a pixel comparison unit 13, a motion vector detection unit 14, a motion area / still area detection unit 15, a dither pattern generation unit 16, a one-screen data generation unit 17, and an arithmetic processing unit 18. It is configured. The pixel comparison unit 13 generates inter-frame pixel information g by comparing the gradation value of each pixel between the current frame image based on the video input signal M and the previous frame image f stored in the frame memory 12. The previous frame image f is, for example, an image of a frame immediately before the current frame image.
[0030]
The motion vector detecting unit 14 detects one or a plurality of motion vectors h by obtaining the moving direction and the moving amount of the current frame image with respect to the previous frame image f based on the inter-frame pixel information g. The moving area / still area detecting unit 15 detects one or more moving image areas ja and still image areas jb in the current frame image based on the motion vector h and the inter-frame pixel information g. The dither pattern generation unit 16 is configured by, for example, a ROM (Read Only Memory) that previously stores various dither pattern data, and simulates an optimal halftone based on the motion vector h and the moving image area ja. In addition to generating the pattern data ka, dither pattern data kb corresponding to the still image area jb is generated. In particular, in this embodiment, the dither pattern generation unit 16 generates the dither pattern data ka for performing pseudo halftone processing with a higher resolution and a smaller number of gradations on the moving image area ja than the still image area jb. I do.
[0031]
The one-screen data generation unit 17 allocates the generated dither pattern data ka and kb to the moving image area ja and the still image area jb to generate one-screen dither pattern data p. The arithmetic processing unit 18 performs pseudo halftone processing on the video input signal M using the dither pattern data p for one screen, and outputs a video output signal N. The display unit 2 is configured by, for example, a PDP or the like, and displays an image based on the video output signal N output from the arithmetic processing unit 18.
[0032]
A signal processing circuit is composed of the signal processing unit 11 and the frame memory 12, and the signal processing circuit performs a motion vector h between a previous frame image f of a temporally continuous image from the video input signal M and the current frame image. , The current frame image is divided into a moving image area ja and a still image area jb based on the same motion vector h, and the optimal dither pattern data p is used for the moving image area ja and the still image area jb. Perform pseudo halftone processing.
[0033]
FIG. 2 is a schematic block diagram showing an example of an electrical configuration of a plasma display device using the signal processing unit 11, the frame memory 12, and the display unit 2 in FIG.
This plasma display device includes an analog interface 20 and a PDP module 30. The analog interface 20 includes a Y / C (luminance / color) separation circuit 21 having a chroma decoder, an A / D (analog / digital) conversion circuit 22, a synchronization signal control circuit 23 having a PLL (phase lock) circuit, It comprises an image format conversion circuit 24, an inverse γ conversion circuit 25, a system control circuit 26, and a PLE (Peak Luminance Enhancement) control circuit 27. The signal processing unit 11 and the frame memory 12 in FIG. 1 are a part of the inverse γ conversion circuit 25. The PDP module 30 corresponds to the display unit 2 in FIG. 1, and includes a digital signal processing control circuit 31, a panel unit 32, and a module power supply circuit 33 having a built-in DC / DC converter. . The digital signal processing control circuit 31 includes an input interface signal processing circuit 34, a frame memory 35, a memory control circuit 36, and a driver control circuit 37.
[0034]
The panel unit 32 includes a PDP 50, a scan driver 38 for driving scan electrodes of the PDP 50, data drivers 39A and 39B for driving data electrodes, and high-voltage pulse circuits 40A and 40B for supplying a pulse voltage to the PDP 50 and the scan driver 38. And a power recovery circuit 41 that recovers surplus power generated by the high-voltage pulse circuits 40A and 40B.
[0035]
In this plasma display device, an input analog video signal is roughly converted into a digital video signal by the analog interface 20, and the digital video signal is supplied to the PDP module 30. For example, an analog video signal output from a not-shown television tuner or the like is separated into luminance signals of R, G, and B colors by a Y / C separation circuit 21 and then converted into a digital video signal by an A / D conversion circuit 22. Is converted. Thereafter, when the pixel configuration of the digital video signal is different from the pixel configuration of the PDP module 30, the digital video signal is converted into an image format corresponding to the PDP module 30 by the image format conversion circuit 24.
[0036]
The display luminance characteristic with respect to the input signal of the PDP 50 is linearly proportional, but a normal video signal is corrected (γ-converted) in advance according to the CRT characteristic. Therefore, after the A / D conversion circuit 22 performs A / D conversion of the analog video signal, the inverse γ conversion circuit 25 performs inverse γ conversion. In this inverse γ conversion, pseudo halftone processing is performed by the frame memory 12 and the signal processing unit 11 in FIG. 1 to generate a digital video signal restored to linear characteristics. This digital video signal is output to the PDP module 30 as an R, G, B video signal.
[0037]
Since the analog video signal does not include a sampling clock and a data clock signal for A / D conversion, a PLL circuit incorporated in the synchronization signal control circuit 23 supplies a horizontal clock supplied simultaneously with the analog video signal. A sampling clock and a data clock signal are generated based on the synchronization signal, and output to the PDP module 30. The PLE control circuit 27 of the analog interface 20 controls the brightness of the PDP module 30. Specifically, when the average luminance level is equal to or less than a predetermined value, the display luminance is increased, and when the average luminance level exceeds the predetermined value, the display luminance is decreased. In the PLE control circuit 27, luminance control data is set according to the average luminance level, and is sent to a luminance level control circuit (not shown) in the input interface signal processing circuit.
[0038]
Various control signals are sent from the system control circuit 26 to the PDP module 30. For example, the average luminance level of the R, G, and B video signals input to the input interface signal processing circuit 34 is calculated by an input signal average luminance level calculation circuit (not shown) in the input interface signal processing circuit 34. Output as bit data. In the digital signal processing control circuit 31, after these various signals are processed by the input interface signal processing circuit 34, a control signal is sent to the panel unit 32. At the same time, a memory control signal and a driver control signal are sent from the memory control circuit 36 and the driver control circuit 37 to the panel unit 32.
[0039]
The PDP 50 has, for example, 1365 × 768 pixels. In the PDP 50, by controlling the scanning electrodes by the scanning driver 38 and controlling the data electrodes by the data driver 39, lighting or non-lighting of predetermined pixels among these pixels is controlled, and R, G, B The display corresponding to the video signal is performed. The logic power supply supplies the digital signal processing control circuit 31 and the panel unit 32 with logic power. Further, DC power is supplied from the display power supply to the power supply circuit 33 in the module, and the voltage of the DC power is converted into a predetermined voltage and then supplied to the panel unit 32.
[0040]
FIG. 3 is an operation explanatory diagram of the image display device of FIG.
The signal processing method and the image display method according to this embodiment will be described with reference to FIG.
In this image display device, a motion vector h between a previous frame image f of a temporally continuous image and the current frame image is detected from the video input signal M, and the current frame image is converted to a moving image based on the motion vector h. The pseudo-halftone process is performed on the moving image region ja and the still image region jb by using the optimal dither pattern data p for each of the region ja and the still image region jb.
[0041]
That is, the video input signal M is stored in the frame memory 12 for each frame (storage processing). Further, the pixel comparison unit 13 compares the gradation value of each pixel between the current frame image based on the video input signal M and the previous frame image f stored in the frame memory 12 to generate inter-frame pixel information g. (Inter-frame pixel information generation processing). For example, as shown in FIG. 3, the area Fa1 occupied by the character “A” in the frame image before the last moves to the area Fa2 in the previous frame image, and further moves to the area Fa3 in the current frame image. are doing. Further, the area Fb1 occupied by the character “B” in the frame image before the last moves to the area Fb2 in the previous frame image, and the area Fb2 moves to the area Fb3 in the current frame image. The inter-frame pixel information g is obtained by comparing the previous frame image and the current frame image of these temporally continuous images.
[0042]
In the motion vector detection unit 14, the moving direction and the moving amount of the current frame image with respect to the previous frame image f are obtained based on the inter-frame pixel information g, and the motion vectors V1 and V2 in FIG. (Motion vector detection processing). The moving area / still area detecting unit 15 detects the moving image areas α and β in FIG. 3 as the moving image area ja in the current frame image based on the motion vectors V1 and V2 (motion vector h) (moving image Region detection processing). The dither pattern generation unit 16 generates the optimal dither pattern data ka based on the motion vector h and the moving image area ja, and generates the dither pattern data kb corresponding to the still image area jb (dither pattern data generation). processing). The dither pattern data ka is generated so as to perform pseudo halftone processing with a higher resolution and a smaller number of gradations on the moving image area ja than on the still image area jb. In this case, a dither pattern with an array of 2 × 2 pixels is generated for a region with a large motion, and a dither pattern with an array of 3 × 3 pixels or 4 × 4 pixels is generated for a region with a small motion Is generated. In this case, a binary dither pattern is generated by, for example, a binary dither method.
[0043]
The one-screen data generation unit 17 allocates each dither pattern data k to the moving image area ja and the still image area jb, and generates one screen of dither pattern data p (one-screen data generation processing). The arithmetic processing unit 18 performs pseudo halftone processing on the video input signal M using the dither pattern data p for one screen, and outputs the video output signal N (calculation processing). The video output signal N is sent to the display unit 2, and an image is displayed on the display unit 2.
[0044]
As described above, in the first embodiment, the current frame image is divided into the moving image region ja and the still image region jb based on the motion vector h. Since pseudo halftone processing is performed using the optimal dither pattern data p, even when an image having a moving image area in part or an image having moving image areas in different directions is displayed, interference fringes due to the dither pattern are generated. Does not occur, and gradation reproducibility of a dark portion without a sense of incongruity is realized on the entire display screen. In addition, in the moving image area ja, the display with emphasis on the resolution is performed, and in the still image area jb, the resolution is reduced but the display with high gradation is performed.
[0045]
Second embodiment
FIG. 4 is a block diagram showing an electrical configuration of an image display device for implementing a signal processing method and an image display method according to a second embodiment of the present invention. The same reference numerals are given to the elements common to the elements described above.
In the image display device of this embodiment, a signal processing unit 11A to which a new function is added is provided instead of the signal processing unit 11 in FIG. Other configurations are the same as those in FIG. In the signal processing unit 11A, instead of the dither pattern generation unit 16 in FIG. 1, a dither pattern generation unit 16A to which a new function is added is provided, and a frame round number generation unit 19 is provided. The dither pattern generation unit 16A switches and generates the dither pattern data k for each frame number corresponding to the given frame round number e in addition to the function of the dither pattern generation unit 16. The frame repetition number generation unit 19 generates a frame repetition number e based on the motion vector h and the moving image area ja, and gives the generated number to the dither pattern data generation unit 16A. The frame repetition number generation unit 19 sets the frame repetition number e for the still image area jb to be larger than the frame repetition number e for the moving image area j.
[0046]
The signal processing method and the image display method of this embodiment are different from the first embodiment in the following points.
That is, after the moving image area detection processing, the frame repetition number generation unit 19 generates the frame repetition number e based on the motion vector h and the moving image area j (frame repetition number generation processing). In this case, the number of frame rounds e for the still image area jb is larger than the number of frame rounds e for the moving image area ja. For example, the dither pattern data kb is switched every two frames for a region with a small motion (still image region jb), and the dither pattern data ka is switched every four frames for a region with a large motion (moving image region ja). In the dither pattern data generation processing, the dither pattern generation section 16A switches and generates the dither pattern data k for each frame number corresponding to the frame rotation number e given from the frame rotation number generation section 19. Thereafter, the same processing as in the first embodiment is performed.
[0047]
As described above, in the second embodiment, the number of frame rounds e is switched based on the motion vector h and the moving image area ja. Therefore, in addition to the advantages of the first embodiment, an area with small motion ( The number of frame rounds can be increased for the still image area jb), and the performance of gradation reproducibility is improved.
[0048]
As described above, the embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment. Included in the invention.
For example, in the embodiment, the signal processing unit 11 and the frame memory 12 in FIG. 1 constitute a part of the plasma display device in FIG. 2, but are not limited to the plasma display device. A projection type video display device using a DMD (digital micromirror device) may be used. Further, the previous frame image f is not limited to the image of the frame immediately before the current frame image, but may be an image of a plurality of frames before. Further, in the above-described embodiment, an example in which the dither pattern is generated by the binary dither method has been described. However, the present invention is not limited thereto. Is also good. If the video input signal M is a color video signal, it is preferable to generate a dither pattern corresponding to each of R, G, and B by a color dither method. In the first embodiment, the pseudo halftone pattern data may be generated using, for example, a density pattern method instead of the dither method. That is, in the density pattern method, pixels of an n × n (n: natural number) array on the display image are assigned to one pixel of the original image, and, for example, five levels of densities are obtained using a 2 × 2 array. Express. That is, halftone is expressed by changing the density of black pixels per unit area. Further, a halftone may be expressed for each of the moving image region and the still image region by an error distribution method.
[0049]
【The invention's effect】
As described above, according to the configuration of the present invention, the current frame image is divided into the moving image region and the still image region based on the motion vector, and the optimal pseudo halftone is applied to each of the moving image region and the still image region. Since the pseudo halftone processing is performed using the pattern data, interference fringes due to the pseudo halftone pattern are generated even when displaying an image having a moving image area in part or an image having moving image areas in different directions. Therefore, it is possible to realize the gradation reproducibility of a dark portion without a sense of discomfort over the entire display screen. In addition, in the moving image area, the display with emphasis on the resolution can be performed, and in the still image area, the resolution can be reduced but the display with high gradation can be performed. In addition, since the number of frame rounds is switched based on the motion vector and the moving image area, the number of frame rounds can be increased for an area with small motion (still image area), and the performance of gradation reproducibility can be improved. Can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an electrical configuration of an image display device for implementing a signal processing method and an image display method according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing an electrical configuration of a plasma display device using the signal processing unit 11, the frame memory 12, and the display unit 2 in FIG.
FIG. 3 is an operation explanatory view of the image display device of FIG. 1;
FIG. 4 is a block diagram showing an electrical configuration of an image display device for implementing a signal processing method and an image display method according to a second embodiment of the present invention.
FIG. 5 is a block diagram illustrating an electrical configuration of a conventional image display device.
FIG. 6 is a block diagram showing an electrical configuration of another conventional image display device.
FIG. 7 is a diagram illustrating an example of a dither pattern.
FIG. 8 is a diagram illustrating a problem caused by a dither pattern.
[Explanation of symbols]
2 Display
11, 11A signal processing unit (part of signal processing circuit)
12 Frame memory (FM) (storage unit, part of signal processing circuit)
13. Pixel comparison unit (part of signal processing circuit)
14 Motion vector detector (part of signal processing circuit)
15 Moving area / still area detecting section (moving image area / still image area detecting section, part of signal processing circuit)
16, 16A dither pattern generator (part of signal processing circuit)
17 One-screen data generator (part of signal processing circuit)
18 Arithmetic processing unit (part of signal processing circuit)
19 Frame repetition number generator (part of signal processing circuit)
20 Analog interface (part of display unit)
30 PDP module (part of display unit)

Claims (15)

映像入力信号に対して疑似中間調処理を行う信号処理回路と、該信号処理回路から出力される映像出力信号に基づいて画像を表示する表示部とを備えてなる画像表示装置に用いられ、前記映像入力信号に対して疑似中間調パターンデータを用いて前記疑似中間調処理を行う信号処理方法であって、
前記映像入力信号から時間的に連続する画像の前フレーム画像と現フレーム画像との間の動きベクトルを検出し、該動きベクトルに基づいて前記現フレーム画像を動画像領域と静止画像領域とに分け、前記動画像領域及び静止画像領域に対してそれぞれ最適の中間調を疑似的に表す疑似中間調パターンデータを用いて前記疑似中間調処理を行うことを特徴とする信号処理方法。A signal processing circuit that performs pseudo halftone processing on a video input signal, and used in an image display device that includes a display unit that displays an image based on a video output signal output from the signal processing circuit, A signal processing method for performing the pseudo halftone processing using pseudo halftone pattern data for a video input signal,
A motion vector between a previous frame image and a current frame image of a temporally continuous image is detected from the video input signal, and the current frame image is divided into a moving image region and a still image region based on the motion vector. And performing the pseudo halftone processing using pseudo halftone pattern data that pseudoly represents an optimum halftone for each of the moving image region and the still image region. 前記映像入力信号をフレーム毎に記憶する記憶処理と、
前記映像入力信号に基づく現フレーム画像と前記記憶されている前フレーム画像とを画素毎に階調値を比較してフレーム間画素情報を生成するフレーム間画素情報生成処理と、
前記フレーム間画素情報に基づいて前記現フレーム画像の前フレーム画像に対する移動方向及び移動量を求めて一つ又は複数の前記動きベクトルを検出する動きベクトル検出処理と、
前記動きベクトルに基づいて前記現フレーム画像中の一つ又は複数の動画像領域及び静止画像領域を検出する動画像領域／静止画像領域検出処理と、
前記動きベクトル及び動画像領域に基づいて最適な前記疑似中間調パターンデータを生成すると共に、前記静止画像領域に対応する前記疑似中間調パターンデータを生成する疑似中間調パターンデータ生成処理と、
生成された前記各疑似中間調パターンデータを当該の前記動画像領域及び静止画像領域に割り付けて１画面分の疑似中間調パターンデータを生成する１画面データ生成処理と、
前記１画面分の疑似中間調パターンデータを用いて前記映像入力信号に対して前記疑似中間調処理を行って前記映像出力信号を出力する演算処理とを行うことを特徴とする請求項１記載の信号処理方法。A storage process of storing the video input signal for each frame;
An inter-frame pixel information generation process of generating inter-frame pixel information by comparing a gradation value for each pixel between a current frame image based on the video input signal and the stored previous frame image,
A motion vector detection process for detecting one or a plurality of the motion vectors by calculating a moving direction and a moving amount of the current frame image with respect to a previous frame image based on the inter-frame pixel information;
A moving image region / still image region detecting process for detecting one or more moving image regions and still image regions in the current frame image based on the motion vector;
A pseudo halftone pattern data generating process of generating the pseudo halftone pattern data optimal based on the motion vector and the moving image region, and generating the pseudo halftone pattern data corresponding to the still image region,
A one-screen data generation process of allocating each of the generated pseudo halftone pattern data to the moving image area and the still image area to generate one screen of pseudo halftone pattern data;
The arithmetic processing of performing the pseudo halftone processing on the video input signal using the pseudo halftone pattern data for one screen and outputting the video output signal is performed. Signal processing method. 前記疑似中間調パターンデータ生成処理では、
前記動画像領域に対して前記静止画像領域よりも高解像度の疑似中間調処理を行うための前記疑似中間調パターンデータを生成することを特徴とする請求項２記載の信号処理方法。In the pseudo halftone pattern data generation processing,
3. The signal processing method according to claim 2, wherein the pseudo halftone pattern data for performing a pseudo halftone process with higher resolution than the still image region is generated for the moving image region. 前記疑似中間調パターンデータ生成処理では、
前記動画像領域に対して前記静止画像領域よりも階調数の少ない疑似中間調処理を行うための疑似中間調パターンデータを生成することを特徴とする請求項２記載の信号処理方法。In the pseudo halftone pattern data generation processing,
3. The signal processing method according to claim 2, wherein pseudo halftone pattern data for performing pseudo halftone processing with a smaller number of tones than the still image area is generated for the moving image area. 前記疑似中間調パターンデータ生成処理では、
与えられたフレーム巡回数に対応したフレーム数毎に前記疑似中間調パターンデータを切り換えて生成し、
前記動画像領域検出処理の後、前記動きベクトル及び動画像領域に基づいて前記フレーム巡回数を生成するフレーム巡回数生成処理を行うことを特徴とする請求項２、３又は４記載の信号処理方法。In the pseudo halftone pattern data generation processing,
Switching and generating the pseudo halftone pattern data for each number of frames corresponding to the given number of frame rounds,
5. The signal processing method according to claim 2, wherein after the moving image area detection processing, a frame repetition number generation processing for generating the frame repetition number based on the motion vector and the moving image area is performed. . 前記フレーム巡回数生成処理では、
前記静止画像領域に対するフレーム巡回数を前記動画像領域に対するフレーム巡回数よりも大きくすることを特徴とする請求項５記載の信号処理方法。In the frame repetition number generation process,
6. The signal processing method according to claim 5, wherein the number of frame rounds for the still image area is larger than the number of frame rounds for the moving image area. 前記疑似中間調パターンデータは、ディザパターンデータであることを特徴とする請求項１乃至６記載の信号処理方法。7. The signal processing method according to claim 1, wherein the pseudo halftone pattern data is dither pattern data. 請求項１乃至７のいずれか一項に記載の信号処理方法により映像入力信号を処理して生成された映像出力信号に基づいて画像を表示することを特徴とする画像表示方法。An image display method, comprising: displaying an image based on a video output signal generated by processing a video input signal by the signal processing method according to claim 1. 映像入力信号に対して疑似中間調パターンデータを用いて疑似中間調処理を行う信号処理回路と、
該信号処理回路から出力される映像出力信号に基づいて画像を表示する表示部とを備えてなる画像表示装置であって、
前記信号処理回路は、
前記映像入力信号から時間的に連続する画像の前フレーム画像と現フレーム画像との間の動きベクトルを検出し、該動きベクトルに基づいて前記現フレーム画像を動画像領域と静止画像領域とに分け、前記動画像領域及び静止画像領域に対してそれぞれ最適の中間調を疑似的に表す疑似中間調パターンデータを用いて前記疑似中間調処理を行う構成とされていることを特徴とする画像表示装置。A signal processing circuit for performing pseudo halftone processing on the video input signal using pseudo halftone pattern data,
A display unit that displays an image based on a video output signal output from the signal processing circuit,
The signal processing circuit,
A motion vector between a previous frame image and a current frame image of a temporally continuous image is detected from the video input signal, and the current frame image is divided into a moving image region and a still image region based on the motion vector. An image display device configured to perform the pseudo halftone process using pseudo halftone pattern data that pseudoly represents an optimum halftone for each of the moving image region and the still image region. . 前記信号処理回路は、
前記映像入力信号をフレーム毎に記憶する記憶部と、
前記映像入力信号に基づく現フレーム画像と前記記憶部に記憶されている前フレーム画像とを画素毎に階調値を比較してフレーム間画素情報を生成する画素比較部と、
前記フレーム間画素情報に基づいて前記現フレーム画像の前フレーム画像に対する移動方向及び移動量を求めて一つ又は複数の前記動きベクトルを検出する動きベクトル検出部と、
前記動きベクトルに基づいて前記現フレーム画像中の一つ又は複数の動画像領域及び静止画像領域を検出する動画像領域／静止画像領域検出部と、
前記動きベクトル及び動画像領域に基づいて最適な前記疑似中間調パターンデータを生成すると共に、前記静止画像領域に対応する前記疑似中間調パターンデータを生成する疑似中間調パターンデータ生成部と、
生成された前記各疑似中間調パターンデータを当該の前記動画像領域及び静止画像領域に割り付けて１画面分の疑似中間調パターンデータを生成する１画面データ生成部と、
前記１画面分の疑似中間調パターンデータを用いて前記映像入力信号に対して前記疑似中間調処理を行って前記映像出力信号を出力する演算処理部とを備えてなることを特徴とする請求項９記載の画像表示装置。The signal processing circuit,
A storage unit that stores the video input signal for each frame,
A pixel comparison unit that generates inter-frame pixel information by comparing a gradation value for each pixel between a current frame image based on the video input signal and a previous frame image stored in the storage unit,
A motion vector detecting unit that detects one or more of the motion vectors by calculating a moving direction and a moving amount of the current frame image with respect to a previous frame image based on the inter-frame pixel information,
A moving image region / still image region detecting unit that detects one or more moving image regions and still image regions in the current frame image based on the motion vector;
A pseudo halftone pattern data generation unit that generates the pseudo halftone pattern data optimal based on the motion vector and the moving image area, and generates the pseudo halftone pattern data corresponding to the still image area,
A one-screen data generation unit that allocates the generated pseudo halftone pattern data to the moving image area and the still image area to generate one screen of pseudo halftone pattern data;
An arithmetic processing unit that performs the pseudo halftone processing on the video input signal using the pseudo halftone pattern data for one screen and outputs the video output signal. 9. The image display device according to 9. 前記疑似中間調パターンデータ生成部は、
前記動画像領域に対して前記静止画像領域よりも高解像度の疑似中間調処理を行うための前記疑似中間調パターンデータを生成する構成とされていることを特徴とする請求項１０記載の画像表示装置。The pseudo halftone pattern data generation unit includes:
11. The image display according to claim 10, wherein the pseudo halftone pattern data for performing pseudo halftone processing with a higher resolution than the still image area is generated for the moving image area. apparatus. 前記疑似中間調パターンデータ生成部は、
前記動画像領域に対して前記静止画像領域よりも階調数の少ない疑似中間調処理を行うための疑似中間調パターンデータを生成する構成とされていることを特徴とする請求項１０記載の画像表示装置。The pseudo halftone pattern data generation unit includes:
The image according to claim 10, wherein pseudo halftone pattern data for performing pseudo halftone processing with a smaller number of tones than the still image area is generated for the moving image area. Display device. 前記疑似中間調パターンデータ生成部は、
与えられたフレーム巡回数に対応したフレーム数毎に前記疑似中間調パターンデータを切り換えて生成する構成とされ、
前記動きベクトル及び動画像領域に基づいて前記フレーム巡回数を生成して前記疑似中間調パターンデータ生成部に与えるフレーム巡回数生成部が設けられていることを特徴とする請求項１０、１１又は１２記載の画像表示装置。The pseudo halftone pattern data generation unit includes:
The pseudo halftone pattern data is switched and generated for each frame number corresponding to the given frame round number,
13. A frame rotation number generation unit which generates the frame rotation number based on the motion vector and the moving image area and supplies the frame rotation number to the pseudo halftone pattern data generation unit is provided. The image display device as described in the above. 前記フレーム巡回数生成部は、
前記静止画像領域に対するフレーム巡回数を前記動画像領域に対するフレーム巡回数よりも大きくする構成とされていることを特徴とする請求項１３記載の画像表示装置。The frame repetition number generation unit includes:
14. The image display device according to claim 13, wherein the number of frame tours for the still image area is set to be larger than the number of frame tours for the moving image area. 前記疑似中間調パターンデータは、ディザパターンデータであることを特徴とする請求項９乃至１４記載の画像表示装置。15. The image display device according to claim 9, wherein the pseudo halftone pattern data is dither pattern data.
JP2003139463A 2003-05-16 2003-05-16 Signal processing method, picture display method, and picture display device Pending JP2004341356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003139463A JP2004341356A (en) 2003-05-16 2003-05-16 Signal processing method, picture display method, and picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003139463A JP2004341356A (en) 2003-05-16 2003-05-16 Signal processing method, picture display method, and picture display device

Publications (2)

Publication Number Publication Date
JP2004341356A true JP2004341356A (en) 2004-12-02
JP2004341356A5 JP2004341356A5 (en) 2006-02-16

Family

ID=33528540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003139463A Pending JP2004341356A (en) 2003-05-16 2003-05-16 Signal processing method, picture display method, and picture display device

Country Status (1)

Country Link
JP (1) JP2004341356A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005173158A (en) * 2003-12-10 2005-06-30 Sony Corp Image display apparatus, its method and program
KR100607258B1 (en) 2004-12-30 2006-08-01 엘지전자 주식회사 Method and Device for Processing Image of Plasma Display Panel
JP2008180987A (en) * 2007-01-25 2008-08-07 Funai Electric Co Ltd Display device
US7868947B2 (en) 2005-11-04 2011-01-11 Seiko Epson Corporation Moving image display device and method for moving image display
US8009934B2 (en) 2003-12-10 2011-08-30 Sony Corporation Image processing method and apparatus setting spatial decimation to movement within image regions
US9367927B2 (en) 2011-07-13 2016-06-14 Nec Corporation Moving image region detection device
WO2019058787A1 (en) * 2017-09-19 2019-03-28 ソニーセミコンダクタソリューションズ株式会社 Display device and drive method for display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237060A (en) * 1996-02-28 1997-09-09 Fujitsu General Ltd Intermediate tone display circuit of display device
JPH11212517A (en) * 1997-11-18 1999-08-06 Matsushita Electric Ind Co Ltd Multi-gradational image display device
JP2000155561A (en) * 1998-11-19 2000-06-06 Nec Corp Gradation conversion circuit and picture display device
JP2000188702A (en) * 1998-10-12 2000-07-04 Victor Co Of Japan Ltd Video signal processing circuit for matrix type display device
JP2001034229A (en) * 1999-04-12 2001-02-09 Matsushita Electric Ind Co Ltd Picture display device
JP2001056665A (en) * 1999-08-20 2001-02-27 Pioneer Electronic Corp Method for driving plasma display panel
JP2002311882A (en) * 2001-04-19 2002-10-25 Victor Co Of Japan Ltd Video signal processing circuit and method for matrix type display device
JP2003043979A (en) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd Gradation control method for display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237060A (en) * 1996-02-28 1997-09-09 Fujitsu General Ltd Intermediate tone display circuit of display device
JPH11212517A (en) * 1997-11-18 1999-08-06 Matsushita Electric Ind Co Ltd Multi-gradational image display device
JP2000188702A (en) * 1998-10-12 2000-07-04 Victor Co Of Japan Ltd Video signal processing circuit for matrix type display device
JP2000155561A (en) * 1998-11-19 2000-06-06 Nec Corp Gradation conversion circuit and picture display device
JP2001034229A (en) * 1999-04-12 2001-02-09 Matsushita Electric Ind Co Ltd Picture display device
JP2001056665A (en) * 1999-08-20 2001-02-27 Pioneer Electronic Corp Method for driving plasma display panel
JP2002311882A (en) * 2001-04-19 2002-10-25 Victor Co Of Japan Ltd Video signal processing circuit and method for matrix type display device
JP2003043979A (en) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd Gradation control method for display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005173158A (en) * 2003-12-10 2005-06-30 Sony Corp Image display apparatus, its method and program
US8009934B2 (en) 2003-12-10 2011-08-30 Sony Corporation Image processing method and apparatus setting spatial decimation to movement within image regions
JP4761102B2 (en) * 2003-12-10 2011-08-31 ソニー株式会社 Image display apparatus and method, and program
KR100607258B1 (en) 2004-12-30 2006-08-01 엘지전자 주식회사 Method and Device for Processing Image of Plasma Display Panel
US7868947B2 (en) 2005-11-04 2011-01-11 Seiko Epson Corporation Moving image display device and method for moving image display
JP2008180987A (en) * 2007-01-25 2008-08-07 Funai Electric Co Ltd Display device
US9367927B2 (en) 2011-07-13 2016-06-14 Nec Corporation Moving image region detection device
WO2019058787A1 (en) * 2017-09-19 2019-03-28 ソニーセミコンダクタソリューションズ株式会社 Display device and drive method for display device
US11386830B2 (en) 2017-09-19 2022-07-12 Sony Semiconductor Solutions Corporation Display apparatus and driving method of display apparatus

Similar Documents

Publication Publication Date Title
TWI383677B (en) Image display device and method
JP4722936B2 (en) Image display apparatus and method
JP3659065B2 (en) Image display device
US8077258B2 (en) Image display apparatus, signal processing apparatus, image processing method, and computer program product
US20020135595A1 (en) Display device, and display method
JP2005208613A (en) Adaptive display controller
TW200816812A (en) Image display apparatus, signal processing apparatus, image display method, and computer program product
JP2008160591A (en) Television receiver and frame rate conversion method therefor
JP2003528517A (en) Video image data processing method and apparatus for display on a display device
JP2004070325A (en) Method and device for processing video data for displaying on display device
EP1730722A1 (en) Error accumulation dithering of image data
KR100887678B1 (en) Method for processing video pictures and apparatus for processing video pictures
JP2004341356A (en) Signal processing method, picture display method, and picture display device
JP2003510660A (en) Data processing method and apparatus for display device
JP2006350009A (en) Display device, liquid crystal display, data processing method, and program
JP2006520479A (en) Signal processing for color sequential displays
JP2004246118A (en) Liquid crystal display
US20060114352A1 (en) Picture output apparatus and picture output method
JP2005026885A (en) Television receiver and its control method
JP4167423B2 (en) Video signal processing apparatus and video signal processing method
JP3344173B2 (en) Multi-panel display
JPH10124004A (en) Multi-screen plasma display device
JP2006203320A (en) Method and apparatus for converting interlace scanning signal into progressive scanning signal
JP3560657B2 (en) Graphic data unit for digital television receiver and method of using digital television receiver
JP2007060512A (en) Scanning line interpolating circuit, scanning line interpolating method used therein, and image displaying apparatus

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050418

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713