【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関する。更に詳しくは、本発明は、有機導電性物質膜を構成要素とする高性能な半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
有機半導体を用いた電子デバイスは、シートに形成できることや、真空プロセスを低減し、製造プロセスにかかるエネルギーを低減できること等から、無機半導体を用いた従来の電子デバイスに取って代わる未来のデバイスとして期待されている。反面、有機半導体に抵抗を低減したコンタクトを形成しにくいことや、有機物そのものの不安定性等が、課題として存在する。
導電性有機物を用いて、有機半導体とコンタクトを形成する手法について、例えば、特開２００２−１７６１７８号公報（特許文献１）には、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）からなる電極を、インクジェット法によって、所望の位置に形成し、その後、その上部にペンタセンからなる有機半導体層を形成することが記載されている。
【０００３】
【特許文献１】
特開２００２−１７６１７８号公報
【０００４】
【発明が解決しようとする課題】
上記従来例では、ＰＥＤＯＴによりコンタクトを形成するために、あらかじめ所望の位置の絶縁膜を除去し、そこにインクジェット法でＰＥＤＯＴを注入する必要がある。
ＰＥＤＯＴは、導電性ポリマーであり、電極材料や、配線材料としても使用できるものの、導電性が高いために、導通してはいけない部分に存在できない。したがって、インクジェット法のような、選択的な部分にのみ注入して形成する手法が必要になる。
インクジェット法は、マスクレスで、しかも大気圧中での形成が可能なため、有利な手法のように考えられているが、実際、大型基板への適用においては、スループットに問題があり、また、位置決めの精度の問題等もかかえるため、全てにおいて万能な手法でない。
このように、導電性ポリマーであるＰＥＤＯＴは、有機物半導体層と良好なコンタクトを形成するものの、インクジェット法等によるパターン形成が必要となり、製造における、位置精度や、スループットに問題があった。
【０００５】
【課題を解決するための手段】
かくして本発明によれば、同一膜中に低抵抗部と高抵抗部を備えた有機導電性物質膜からなり、低抵抗部が電極又はオーミックコンタクトであることを特徴とする半導体装置が提供される。
更に、本発明によれば、エネルギー線の照射部が未照射部より高抵抗となる性質を有する有機導電性物質膜の電極又はオーミックコンタクト形成領域以外の領域にエネルギー線を照射して照射部を未照射部より高抵抗化することで、未照射部に電極又はオーミックコンタクト形成することを特徴とする半導体装置の製造方法が提供される。
【０００６】
【発明の実施の形態】
本発明の半導体装置は、有機導電性物質膜を備え、更に同一の有機導電性物質膜中に低抵抗部と高抵抗部とを備えており、この低抵抗部を電極やオーミックコンタクトとして使用している。このような有機導電性物質膜を使用することで、従来の半導体装置で形成されていた電極やオーミックコンタクト部分における段差のない、平坦な半導体装置を得ることができる。なお、電極としては、一般的な配線、ゲート電極、ソース／ドレイン電極等が挙げられる。また、オーミックコンタクトとしては、半導体層、ゲート電極やソース／ドレイン電極等と金属配線との間に形成され、両者をオーミック接続するコンタクトが挙げられる。
本発明に使用することができる有機導電性物質膜は、低抵抗部と高抵抗部を備える限りいかなる物質からなる膜も使用することができる。特に、有機導電性物質膜が、エネルギー線の照射により照射部が未照射部より高抵抗となる性質を有する物質からなる膜を使用することが好ましい。
【０００７】
照射されるエネルギー線は、照射部の抵抗を上昇させることができさえすれば特に限定されない。例えば、赤外線、可視光線、紫外線、Ｘ線等が挙げられる。この内、２００ｎｍ以上、３００ｎｍ未満の波長の紫外線を含むことが好ましく、この範囲の波長の紫外線を使用することがより好ましい。前記範囲の波長の紫外線を使用する場合、その照射強度は０．１〜５Ｗ／ｃｍ２であることが好ましい。
上記波長の紫外線で照射部の抵抗が上昇する有機導電性物質膜としては、例えば、ポリエチレンジオキシチオフェンとポリエチレンサルフォネートの混合物、ポリチオフェン及びその誘導体ポリマー、ポリアニリン及びその誘導体ポリマー、ポリピロール及びその誘導体ポリマーからなる膜が挙げられる。
なお、紫外線の照射により照射前より抵抗が上昇する理由は、有機導電性物質膜の種類により相違するが、ポリエチレンジオキシチオフェンとポリエチレンサルフォネートの混合物の場合、紫外線によって結合が切断されることが原因であるが、ポリマーの場合、紫外線の照射によって、３次元架橋を生じて、結合を強固にする現象も生じるため、２００ｎｍ以上、３００ｎｍ未満の波長を含む紫外線を照射することで、結合が効果的に切断できることが原因であると考えられる。
【０００８】
有機導電性物質膜としては、ポリエチレンジオキシチオフェンとポリエチレンサルフォネートの混合物からなる膜が好ましい。また、混合物の配合割合は、ポリオキシレンジオキシチオフェン１００重量部に対して、ポリエチレンサルフォネートを２０〜５０重量部であることが好ましい。
上記性質を有する有機導電性物質膜を例えば、ゲート電極及びソース／ドレイン電極に使用した場合、ゲート電極形成領域及びソース／ドレイン電極形成領域のみを低抵抗のまま保持し、それ以外の部分を高抵抗化することによって、ゲート電極とソース／ドレイン電極間に高抵抗部を介在させることができるので、ゲート電極とソース／ドレイン電極間の容量を減少させることが可能になり、半導体装置の性能を向上させることができる。
【０００９】
更に、オーミックコンタクトに使用した場合、エネルギー線を照射するだけで、自己整合的に金属配線の下部以外のところを高抵抗化することが可能になる。そのため、半導体層、ゲート電極やソース／ドレイン電極等と金属電極の間に有機導電性物質膜を形成した後で、半導体層、ゲート電極やソース／ドレイン電極等と、金属配線とで構成されるゲート電極やソース／ドレイン電極といったオーミック電極のコンタクト抵抗を低減できる効果がある。また、エネルギー線を照射するだけでオーミックコンタクトを形成できるので、インクジェット法やエッチング法等を使用する必要がないという利点がある。
また、配線に使用した場合、配線形成領域以外にエネルギー線を照射するだけで、高抵抗部と低抵抗部をつくり分けることができるので、配線形成工程を簡略化できる。更に、得られた配線は、有機導電性物質膜内に形成されるので、従来の半導体装置のように配線による段差は形成されず、平坦な配線を形成することが可能になり、その結果、半導体装置の信頼性を向上できる。
【００１０】
なお、有機導電性物質膜として、ポリエチレンジオキシチオフェンとポリエチレンサルフォネートの混合物からなる膜を、ゲート電極及びソース／ドレイン電極に使用した場合、その膜厚は１００〜２００ｎｍであることが好ましく、オーミックコンタクトに使用した場合、その膜厚は１００〜２００ｎｍであることが好ましく、配線に使用した場合、その膜厚は２００〜５００ｎｍであることが好ましい。
【００１１】
本発明の半導体装置は、上記性質の有機導電性物質膜を有する限り、その他の構成要素は特に限定されない。例えば、半導体装置は、ソース／ドレイン領域やチャネル領域を構成する半導体層、ゲート電極及びソース／ドレイン電極、絶縁膜（ゲート絶縁膜、層間絶縁膜）、基板、配線等が挙げられる。これら構成要素は、いずれも当該分野で公知のものを使用することができる。
半導体層としては、シリコン層、シリコンゲルマニウム層等の無機半導体層、有機半導体層が挙げられ、ゲート電極及びソース／ドレイン電極や配線としては、チタン、金、アルミニウム、銅等の金属電極、インジウム錫酸化物のような透明導電性酸化物、ポリシリコン、シリサイド、ポリサイド等のシリコン系電極が挙げられ、絶縁膜としては、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、ＳＯＧ膜、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜等の無機絶縁膜、ポリイミド膜、ポリメタクリル酸メチル、ノボラック系樹脂、ポリアリファティックイミド等の有機絶縁膜が挙げられ、基板としては、シリコン基板や、ＧａＡｓ基板のような化合物半導体基板等が挙げられる。
特に、半導体装置の構成要素を有機材料とすることで、フレキシブルな半導体装置を得ることができる。具体的には、半導体層に、ペンタセン、テトラセン、アントラセン、ポリチオフェン等の有機半導体材料からなる層を使用し、樹脂基板を使用してもよい。
【００１２】
【実施例】
以下、実施例によって、詳細に説明する。
実施例１
図１は、実施例１の半導体装置の概略断面図である。
基板１００上に設けられたゲート電極１０１とゲート絶縁膜１０２、ゲート絶縁膜１０２上に設けられたｐ型の有機半導体層１０３と、その上に設けられたホール輸送層１０４とホール輸送層の高抵抗化部分１０５からなり、ホール輸送層１０４には、ソース電極１０６とドレイン電極１０７が接触している。
ゲート電極１０１としては、スパッタで形成した１００ｎｍ厚みのインジウム錫酸化物からなる膜を用いた。ゲート絶縁膜１０２としては、ＰＣＶＤ法で堆積した１００ｎｍ厚みのシリコン窒化膜を用いた。有機半導体層１０３としては、１００ｎｍ厚みのペンタセンを真空蒸着によって形成し用いた。
【００１３】
ホール輸送層（有機導電性物質膜）１０４の形成材料として、ポリエチレンジオキシチオフェンに、ポリエチレンサルフォネート（ＰＳＳ）を加えることによって水溶性にしたものを用い、スピンコートによって、１００ｎｍの厚みの塗膜を形成した。なお、ポリエチレンジオキシチオフェンとポリエチレンサルフォネート（ＰＳＳ）の混合物は、バイエル社からバイトロンという名称で市販されている。以下、ＰＥＤＯＴと示した場合、この混合物の意味である。塗膜を、窒素雰囲気で、１４０℃ベークによって、水分を蒸発させることで、ホール輸送層１０４を形成した。
【００１４】
その後、メタルマスクによって、ソース電極１０６とドレイン電極１０７を形成した。これら電極の材質は、金を用い、厚みを１００ｎｍとした。その後、この半導体装置に、２００ｎｍより波長が長く、２５０ｎｍより短い波長光を含むＤ−ＵＶ（遠紫外線）を、０．２Ｗ／ｃｍ２の出力で、６０分照射した。具体的には、キセノン水銀ランプや、低圧水銀灯を用いたり、重水素ランプを用いたりすることで、この波長領域の光を照射できる。
上記処理によって、電極で覆われていない部分のホール輸送層１０４は、高抵抗化部分１０５となるが、電極の下部は、低抵抗のままであるため、電極と有機半導体層とのコンタクトを良好に形成できた。
つまり、コンタクト形成を良好にできるので、有機半導体層を活性層として動作させる電子デバイス、具体的には、電界効果型トランジスタの電流の立ち上がり電圧を小さくすることが可能になり、性能を向上することができる。
【００１５】
更に、図２にＤ−ＵＶ照射の前後によるホール輸送層の抵抗の変化と照射条件の関係を示す。図中□２００で示すものは、４００ｎｍ以上の波長の光を照射した場合のホール輸送層の比抵抗と照射時間との関係を示したものである。
■２０１で示すものは、３００ｎｍ以上の波長の光を照射した場合、○２０２で示すものは、２００ｎｍ以上の波長の光を照射した場合、●２０３で示すものは、○２０２と同じ波長の光を照射しているが、２倍の光強度で照射した場合の、それぞれの比抵抗と照射時間との関係を示す。
光強度は、□２００、■２０１、○２０２の場合、０．２Ｗ／ｃｍ２で、●２０３の場合、０．４Ｗ／ｃｍ２とした。
【００１６】
□２００で示されるように、４００ｎｍ以上の波長では、比抵抗の増大は、ほとんど観察されない。しかし、■２０１で示されるように、３００ｎｍ以上になると、照射時間とともに比抵抗は、増大するが、その程度は、１時間照射しても、１桁程度である。一方、２００ｎｍ以上の波長の光を照射すると、顕著に、比抵抗の増大が観察される。また、比抵抗の増大は、照射される光強度にも比例し、強度を上げると、照射時間に対する比抵抗増大の割合が増す。図２からわかるように、３００ｎｍ以上の波長の光でも、比抵抗の増大は生じるが、それよりも２００ｎｍ以上３００ｎｍ未満の波長の光を照射することで、比抵抗の増大を容易に生じさせることができる。
【００１７】
実施例２
図３は、実施例２の半導体装置の概略断面図である。
基板３００の上に、ＰＥＤＯＴ膜３０１を塗布により形成し、２００ｎｍより波長が長く、２５０ｎｍより短い波長光を含むＤ−ＵＶを、０．２Ｗ／ｃｍ２の出力で、３０分所望のパターンに照射した。ＰＥＤＯＴ膜３０１の光が照射された部分は、高抵抗化部分３０２となる。
ＰＥＤＯＴ膜３０１は、ゲート電極として作用し、その上に存在するゲート絶縁膜３０３を挟んで、有機半導体層３０４が存在する。実施例１に比べて、ＰＥＤＯＴ膜３０１を用い、しかも、ゲート電極として作用する部分以外を高抵抗化しているので、ゲート電極と、ソース電極３０５及びドレイン電極３０６との間に生じる容量成分を小さくすることが可能になるので、半導体装置の性能を向上することが可能になる。
【００１８】
同様のことは、金属ゲート電極でも、パターンニングすることによって可能であるが、ＰＥＤＯＴ膜を用いた場合、ＰＥＤＯＴ膜をエッチング等によって削るわけではないので、表面を平坦に保つことが可能になり、歩留まりを向上させることができる。このように、ＰＥＤＯＴをゲート電極として用い、一部をＤ−ＵＶによって高抵抗化すると、平坦性を維持することが可能になり、ゲート電極の面積を小さくすることが可能になるので、歩留りを向上しつつ、半導体装置の特性を向上させる効果が生じる。
実施例２において、有機半導体層３０４には、ペンタセンを用い、厚みは２００ｎｍとした。ペンタセンからなる有機半導体層３０４の厚みは、半導体装置を高性能で動作させるために重要なパラメータである。厚さが１００ｎｍに満たない場合、その上に形成するソース電極３０５、ドレイン電極３０６を蒸着等で形成した際、電極の種類によっては、金属がマイグレーションしてしまい、半導体装置の性能が劣化する。
【００１９】
図４にゲート電極としてＰＥＤＯＴ膜を使用した場合の、ペンタセンの厚みと、半導体装置（ＦＥＴ）のオン電流とオフ電流の比との関係を、○４００で示す。電極として、金電極を用いた。金属のマイグレーションは、ＦＥＴのオン電流のオフ電流に対する比の比較において、顕著に現れるため、当該パラメータと厚みの関係を示した。すなわち、マイグレーションが多いと、マイグレーションによって生じるリーク電流が増加するため、オフ電流が増加し、オン電流との比が小さくなる。
図４において、１００ｎｍに満たない場合では、オン電流とオフ電流の比は３桁程度しかとれず、あまりいい特性とはいえない。１００ｎｍ以上の厚みの場合、５桁から８桁以上の電流比をとることが可能になる。ペンタセンの厚みが、３００ｎｍ以上と厚すぎると、マイグレーションとは別に、ゲート絶縁膜から遠くに有機半導体層端が離れることとなり、空乏層の広がりが不十分でない上に、結晶の不一致が生じ、欠陥が増えだすと考えられるため、リーク電流が多くなり、オン電流とオフ電流の比は劣化する。
【００２０】
このように、金属電極を有機半導体層の上に形成する場合、有機半導体層に金属のマイグレーションが生じ、半導体装置の特性を劣化させることがあるため、有機半導体層の厚みを、一定以上の厚みにすることが望まれる。さらに、厚すぎると、マイグレーションとは別のリークを生じる可能性がある。
ＰＥＤＯＴ膜を、ソース／ドレイン電極と、有機半導体層のコンタクト層として用いる場合のペンタセンの膜厚とオン電流とオフ電流の比較を、図４中、□４０１で示す。この場合、有機半導体層が、１００ｎｍに満たない膜厚でも、オン電流とオフ電流の比は、７桁から８桁を示し、ＰＥＤＯＴ膜の存在が、金属のマイグレーションを防いでいることがわかる。このように、ＰＥＤＯＴ膜を存在させることで、ペンタセン膜の厚みが薄くとも、オン電流とオフ電流の比を向上させることができる。
【００２１】
実施例３
図５（ａ）及び（ｂ）は、実施例３の半導体装置の概略図で、断面図（図５（ａ））と、上面図（図５（ｂ））からなる。
基板５００の上に、ＰＥＤＯＴ膜５０１を塗布によって１００ｎｍの厚みの塗膜を形成し、所望のパターンにＤ−ＵＶ光を照射し、高抵抗化部分５０２を形成した。２００ｎｍ以上の波長で、かつ、２５０ｎｍより小さい波長光を含むＤ−ＵＶを、０．２Ｗ／ｃｍ２の出力で、６０分照射した。所望のパターンは、フォトマスクで形成できる。
この上に、絶縁性の高分子膜５０３を塗布によって１００ｎｍ厚みになるように形成する。絶縁膜として、ポリアリファティックイミドを用いた。この樹脂は、下地のＰＥＤＯＴ膜を侵食せず良好な塗布膜を形成できる効果がある。
【００２２】
その上に、ペンタセンからなる有機半導体層５０４を真空蒸着によって形成した。厚みは、１００ｎｍであった。その上に、ＰＥＤＯＴ膜をスピンコートし、電極形成領域以外にＤ−ＵＶを照射することにより、高抵抗化部分５０５と、Ｄ−ＵＶ照射しない部分に、それぞれ、ソース電極５０６、ドレイン電極５０７を形成した。これらの電極は、ＰＥＤＯＴで形成されているが、Ｄ−ＵＶを照射するパターンを調整することによって、配線パターンを上記電極と同時に形成することができた。この実施例では、ＰＥＤＯＴ膜５０１の低抵抗な部分でゲート電極にあたる部分が、ソース電極５０６とドレイン電極５０７がある部分以外にないので、ゲート電極とソース電極間の容量および、ゲート電極とドレイン電極間の容量の低減を実現し、素子の性能を向上できる効果がある。
【００２３】
実施例４
図６（ａ）〜（ｃ）は、ＰＥＤＯＴ膜の任意の場所へＤ−ＵＶを照射することによって、配線を形成する工程を説明するための概略断面図である。図６（ｄ）は、図６（ｃ）の上面図を示しており、図６（ｄ）の１−２線の断面図が図６（ｃ）に対応している。工程を、以下に説明する。
図６（ａ）に示すように、基板５００に、スピンコートで、ＰＥＤＯＴ膜６０１を、１００ｎｍの厚みになるように塗布した。塗布後、１４０℃で、２０分間、窒素雰囲気中でベークを行った。
図６（ｂ）に示すように、マスク６０２を用いて、配線形成領域以外の領域に、２００〜３００ｎｍの光を含むＤ−ＵＶ６０３を照射した。図６（ｃ）に示すようにＤ−ＵＶが照射された部分６０４は、高抵抗化部分となり、絶縁性となる。こうして、配線６０５が形成できた。
図６（ｄ）に示すように、マスクで光が透過する箇所を変更することによって、任意に高抵抗部の形状を変化させることができるので、簡便に配線を形成できる。通常、金属を用いた配線や、任意の場所にのみ有機導電層を残す手法で形成した配線は、段差を生じるため、その上を覆うパッシベーション用の膜の被覆が十分にできない。また、この段差の部分から、酸素や、水分の浸入が生じることが多く、信頼性に大きな影響を与える。本発明の適用による配線の形成方法は、平坦な配線を実現することが可能なため、素子の信頼性向上に大きな効果がある。
【００２４】
【発明の効果】
本発明の半導体装置は、同一膜中に低抵抗部と高抵抗部を備えた有機導電性物質膜からなり、低抵抗部が電極又はオーミックコンタクトであることを特徴とする。本発明の半導体装置によれば、電極やオーミックコンタクト部分における段差のない、平坦な半導体装置を得ることができる。
また、半導体層と金属電極との間のオーミックコンタクトに適用した場合、インクジェット法やエッチング法等の手法を用いずに、半導体層と金属電極の間に有機導電性物質膜を形成した後、紫外光を照射することで、自己整合的に金属電極の下部以外を高抵抗化することが可能になり、半導体層と金属電極で構成されるソース電極やドレイン電極といったオーミック電極とのコンタクト抵抗を簡便な方法で低減できる。
【００２５】
さらに、半導体層が有機半導体からなる場合、高抵抗の有機導電性物質膜でカバーできるため、有機半導体層の厚みを薄くしても、半導体装置の特性の劣化を防ぐことができる。
更に、ゲート電極、ソース電極、ドレイン電極に、有機導電性物質膜を用いた場合、それぞれの電極の場所のみを低抵抗のまま保持し、それ以外の部分を高抵抗化することによって、ゲート電極、ソース電極、ドレイン電極間の容量を減少させることが可能になり、その結果、半導体装置の性能を向上させることができる。
また、配線に用いた場合、所定のパターンに紫外光を照射することで、簡便に低抵抗部と高抵抗部を作り分けることができ、かつ平坦な配線を形成することが可能になり、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】実施例１の半導体装置の概略断面図である。
【図２】Ｄ−ＵＶ照射の前後によるホール輸送層の抵抗の変化と照射条件の関係を示すグラフである。
【図３】実施例２の半導体装置の概略断面図である。
【図４】ペンタセンの厚みと、半導体装置（ＦＥＴ）のオン電流とオフ電流の比との関係を示すグラフである。
【図５】実施例３の半導体装置の概略図である。
【図６】ＰＥＤＯＴ膜の任意の場所へＤ−ＵＶを照射することによって、配線を形成する工程を説明するための概略断面図である。
【符号の説明】
１００、３００、５００、６００：基板
１０１：ゲート電極
１０２、３０３：ゲート絶縁膜
１０３、３０４、５０４：有機半導体層
１０４：ホール輸送層
１０５、３０２、５０２、５０５、６０４：高抵抗化部分
１０６、３０５、５０６：ソース電極
１０７、３０６、５０７：ドレイン電極
２００：４００ｎｍ以上の波長の光を照射した場合
２０１：３００ｎｍ以上の波長の光を照射した場合
２０２：２００ｎｍ以上の波長の光を照射した場合
２０３：２００ｎｍ以上の波長光で２０２の２倍の光強度で照射した場合
３０１、５０１、６０１：ＰＥＤＯＴ膜
３０２：光照射された部分
４００：ゲート電極としてＰＥＤＯＴ膜を使用した場合
４０１：コンタクト層としてＰＥＤＯＴ膜を使用した場合
５０３：高分子膜
５０４：ペンタセン膜
６０２：マスク
６０３：Ｄ−ＵＶ
６０４：Ｄ−ＵＶ照射された部分
６０５：配線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same. More specifically, the present invention relates to a high-performance semiconductor device having an organic conductive material film as a component and a method for manufacturing the same.
[0002]
[Prior art]
Electronic devices using organic semiconductors are expected to replace conventional electronic devices using inorganic semiconductors because they can be formed into sheets, reduce the vacuum process, and reduce the energy required for the manufacturing process. Have been. On the other hand, it is difficult to form a contact with reduced resistance in the organic semiconductor, and the instability of the organic substance itself exists as a problem.
With respect to a method of forming a contact with an organic semiconductor using a conductive organic material, for example, JP-A-2002-176178 (Patent Document 1) discloses that an electrode made of polyethylene dioxythiophene (PEDOT) is formed by an inkjet method. It is described that the organic semiconductor layer is formed at a desired position and then an organic semiconductor layer made of pentacene is formed thereon.
[0003]
[Patent Document 1]
JP 2002-176178 A
[Problems to be solved by the invention]
In the above conventional example, in order to form a contact by PEDOT, it is necessary to remove an insulating film at a desired position in advance and to implant PEDOT into the insulating film by an inkjet method.
PEDOT is a conductive polymer and can be used as an electrode material or a wiring material, but cannot be present in a portion where conduction is not required due to its high conductivity. Therefore, a method of injecting and forming only in a selective portion such as an ink jet method is required.
The inkjet method is considered to be an advantageous method because it can be formed in a maskless state and at atmospheric pressure. However, in actuality, there is a problem in throughput when applied to a large substrate, Not all methods are versatile because they involve problems such as positioning accuracy.
As described above, PEDOT, which is a conductive polymer, forms a good contact with the organic semiconductor layer, but requires pattern formation by an inkjet method or the like, and has a problem in positional accuracy and throughput in manufacturing.
[0005]
[Means for Solving the Problems]
Thus, according to the present invention, there is provided a semiconductor device comprising an organic conductive material film having a low resistance part and a high resistance part in the same film, wherein the low resistance part is an electrode or an ohmic contact. .
Further, according to the present invention, the irradiated portion is irradiated with the energy ray by irradiating the region other than the electrode or the ohmic contact formation region of the organic conductive material film having the property that the irradiated portion of the energy ray has a higher resistance than the unirradiated portion. A method for manufacturing a semiconductor device is provided in which an electrode or an ohmic contact is formed in a non-irradiated portion by increasing the resistance from an unirradiated portion.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
The semiconductor device of the present invention includes an organic conductive material film, and further includes a low resistance portion and a high resistance portion in the same organic conductive material film, and uses the low resistance portion as an electrode or an ohmic contact. ing. By using such an organic conductive material film, it is possible to obtain a flat semiconductor device without a step in an electrode or an ohmic contact portion formed in a conventional semiconductor device. Note that examples of the electrode include a general wiring, a gate electrode, a source / drain electrode, and the like. Examples of the ohmic contact include a contact formed between a semiconductor layer, a gate electrode, a source / drain electrode, and the like and a metal wiring, and ohmic-connecting the two.
As the organic conductive material film that can be used in the present invention, a film made of any material can be used as long as it has a low resistance part and a high resistance part. In particular, it is preferable to use a film made of an organic conductive material film made of a material having a property that an irradiated portion has a higher resistance than an unirradiated portion when irradiated with energy rays.
[0007]
The energy beam to be irradiated is not particularly limited as long as the resistance of the irradiated portion can be increased. For example, infrared rays, visible rays, ultraviolet rays, X-rays and the like can be mentioned. Among them, it is preferable to include ultraviolet light having a wavelength of 200 nm or more and less than 300 nm, and it is more preferable to use ultraviolet light having a wavelength in this range. When using ultraviolet light having a wavelength in the above range, the irradiation intensity is preferably 0.1 to 5 W / cm 2 .
Examples of the organic conductive material film in which the resistance of the irradiated portion is increased by ultraviolet light having the above-mentioned wavelength include, for example, a mixture of polyethylene dioxythiophene and polyethylene sulfonate, polythiophene and its derivative polymer, polyaniline and its derivative polymer, polypyrrole and its derivative A film made of a polymer may be used.
The reason that the resistance is increased by the irradiation of ultraviolet rays before irradiation differs depending on the type of the organic conductive material film, but in the case of a mixture of polyethylene dioxythiophene and polyethylene sulfonate, the bond is broken by the ultraviolet rays. However, in the case of a polymer, the irradiation of ultraviolet rays causes a three-dimensional cross-linking, and a phenomenon of strengthening the bond also occurs. Therefore, irradiation of ultraviolet light having a wavelength of 200 nm or more and less than 300 nm causes the bond to be weakened. The cause is considered to be that the cutting can be performed effectively.
[0008]
As the organic conductive material film, a film made of a mixture of polyethylene dioxythiophene and polyethylene sulfonate is preferable. The mixture ratio of the mixture is preferably 20 to 50 parts by weight of polyethylene sulfonate based on 100 parts by weight of polyoxydioxythiophene.
When an organic conductive material film having the above properties is used for, for example, a gate electrode and a source / drain electrode, only the gate electrode formation region and the source / drain electrode formation region are kept at low resistance, and the other portions are kept high. By making the resistance high, a high resistance portion can be interposed between the gate electrode and the source / drain electrode, so that the capacitance between the gate electrode and the source / drain electrode can be reduced, and the performance of the semiconductor device can be reduced. Can be improved.
[0009]
Furthermore, when used for an ohmic contact, it is possible to increase the resistance in a portion other than the lower portion of the metal wiring in a self-aligned manner only by irradiating an energy ray. Therefore, after the organic conductive material film is formed between the semiconductor layer, the gate electrode, the source / drain electrode, and the like and the metal electrode, the semiconductor layer, the gate electrode, the source / drain electrode, and the like, and the metal wiring are formed. This has the effect of reducing the contact resistance of ohmic electrodes such as gate electrodes and source / drain electrodes. In addition, since an ohmic contact can be formed only by irradiating an energy ray, there is an advantage that it is not necessary to use an inkjet method, an etching method, or the like.
Further, when used for wiring, a high-resistance portion and a low-resistance portion can be separately formed only by irradiating an energy beam to an area other than the wiring formation region, so that the wiring formation process can be simplified. Further, since the obtained wiring is formed in the organic conductive material film, a step due to the wiring is not formed unlike the conventional semiconductor device, and a flat wiring can be formed. As a result, The reliability of the semiconductor device can be improved.
[0010]
When a film made of a mixture of polyethylene dioxythiophene and polyethylene sulfonate is used for the gate electrode and the source / drain electrodes as the organic conductive material film, the film thickness is preferably 100 to 200 nm, When used for an ohmic contact, the thickness is preferably 100 to 200 nm, and when used for a wiring, the thickness is preferably 200 to 500 nm.
[0011]
Other components are not particularly limited as long as the semiconductor device of the present invention has the organic conductive material film having the above properties. For example, a semiconductor device includes a semiconductor layer forming a source / drain region or a channel region, a gate electrode and a source / drain electrode, an insulating film (gate insulating film, interlayer insulating film), a substrate, a wiring, and the like. As these components, those known in the art can be used.
Examples of the semiconductor layer include an inorganic semiconductor layer such as a silicon layer and a silicon germanium layer, and an organic semiconductor layer. Examples of the gate electrode and the source / drain electrode and the wiring include a metal electrode such as titanium, gold, aluminum, and copper; and indium tin. Examples include transparent conductive oxides such as oxides, and silicon-based electrodes such as polysilicon, silicide, and polycide. As insulating films, silicon oxide films, silicon nitride films, silicon oxynitride films, SOG films, BPSG films, Examples include an inorganic insulating film such as a PSG film and a BSG film, an organic insulating film such as a polyimide film, a polymethyl methacrylate, a novolak resin, and a polyaliphatic imide. As the substrate, a compound such as a silicon substrate or a GaAs substrate is used. A semiconductor substrate and the like can be given.
In particular, a flexible semiconductor device can be obtained by using a constituent element of the semiconductor device as an organic material. Specifically, a layer made of an organic semiconductor material such as pentacene, tetracene, anthracene, or polythiophene may be used for the semiconductor layer, and a resin substrate may be used.
[0012]
【Example】
Hereinafter, the embodiment will be described in detail.
Example 1
FIG. 1 is a schematic sectional view of the semiconductor device according to the first embodiment.
The gate electrode 101 and the gate insulating film 102 provided on the substrate 100, the p-type organic semiconductor layer 103 provided on the gate insulating film 102, and the height of the hole transport layer 104 and the hole transport layer provided thereon A source electrode 106 and a drain electrode 107 are in contact with the hole transport layer 104.
As the gate electrode 101, a 100-nm-thick film made of indium tin oxide formed by sputtering was used. As the gate insulating film 102, a 100-nm-thick silicon nitride film deposited by a PCVD method was used. As the organic semiconductor layer 103, pentacene having a thickness of 100 nm was formed by vacuum evaporation and used.
[0013]
As a material for forming the hole transport layer (organic conductive material film) 104, a material made water-soluble by adding polyethylenesulfonate (PSS) to polyethylene dioxythiophene is used, and a coating having a thickness of 100 nm is formed by spin coating. A film was formed. Note that a mixture of polyethylene dioxythiophene and polyethylene sulfonate (PSS) is commercially available from Bayer under the name Baytron. Hereinafter, when it is indicated as PEDOT, it means this mixture. The hole transport layer 104 was formed by evaporating the water content of the coating film by baking at 140 ° C. in a nitrogen atmosphere.
[0014]
After that, the source electrode 106 and the drain electrode 107 were formed using a metal mask. The electrodes were made of gold and had a thickness of 100 nm. Thereafter, the semiconductor device was irradiated with D-UV (far ultraviolet) containing light having a wavelength longer than 200 nm and shorter than 250 nm at an output of 0.2 W / cm 2 for 60 minutes. Specifically, light in this wavelength range can be irradiated by using a xenon mercury lamp, a low-pressure mercury lamp, or a deuterium lamp.
Through the above processing, the portion of the hole transport layer 104 that is not covered with the electrode becomes the high-resistance portion 105, but the lower portion of the electrode remains at low resistance, so that the contact between the electrode and the organic semiconductor layer is improved. Could be formed.
In other words, since the contact formation can be improved, it is possible to reduce the rising voltage of the current of the electronic device that operates the organic semiconductor layer as the active layer, specifically, the field effect transistor, and to improve the performance. Can be.
[0015]
FIG. 2 shows the relationship between the change in resistance of the hole transport layer before and after D-UV irradiation and the irradiation conditions. In the figure, the symbol □ 200 shows the relationship between the specific resistance of the hole transport layer and the irradiation time when light having a wavelength of 400 nm or more is irradiated.
(2) When the light indicated by 201 is irradiated with light having a wavelength of 300 nm or more, the light indicated by ○ 202 is irradiated with light having a wavelength of 200 nm or more. The relationship between the specific resistance and the irradiation time when irradiation was performed at twice the light intensity is shown.
Light intensity, □ 200, ■ 201, if the ○ 202, at 0.2 W / cm 2, when the ● 203, was 0.4 W / cm 2.
[0016]
As shown by □ 200, at a wavelength of 400 nm or more, almost no increase in specific resistance is observed. However, as indicated by # 201, when the thickness is 300 nm or more, the specific resistance increases with the irradiation time, but the order of magnitude is about one digit even when the irradiation is performed for one hour. On the other hand, when light having a wavelength of 200 nm or more is irradiated, a remarkable increase in specific resistance is observed. The increase in the specific resistance is also proportional to the intensity of the irradiated light. As the intensity increases, the ratio of the increase in the specific resistance to the irradiation time increases. As can be seen from FIG. 2, the light having a wavelength of 300 nm or more causes an increase in the specific resistance. However, by irradiating light having a wavelength of 200 nm or more and less than 300 nm, the specific resistance can be easily increased. Can be.
[0017]
Example 2
FIG. 3 is a schematic sectional view of the semiconductor device of the second embodiment.
A PEDOT film 301 is formed on the substrate 300 by coating, and a desired pattern is irradiated with D-UV including light having a wavelength longer than 200 nm and shorter than 250 nm at an output of 0.2 W / cm 2 for 30 minutes. did. The portion of the PEDOT film 301 irradiated with light becomes the high resistance portion 302.
The PEDOT film 301 functions as a gate electrode, and the organic semiconductor layer 304 is present with the gate insulating film 303 thereover interposed therebetween. Compared with the first embodiment, since the PEDOT film 301 is used and the resistance other than the portion acting as the gate electrode is increased, the capacitance component generated between the gate electrode and the source electrode 305 and the drain electrode 306 is reduced. Therefore, the performance of the semiconductor device can be improved.
[0018]
The same can be achieved by patterning a metal gate electrode. However, when a PEDOT film is used, the PEDOT film is not cut by etching or the like, so that the surface can be kept flat. The yield can be improved. As described above, when PEDOT is used as a gate electrode and part of the resistance is increased by D-UV, flatness can be maintained, and the area of the gate electrode can be reduced. The effect of improving the characteristics of the semiconductor device is obtained while improving the characteristics.
In Example 2, pentacene was used for the organic semiconductor layer 304, and the thickness was 200 nm. The thickness of the organic semiconductor layer 304 made of pentacene is an important parameter for operating the semiconductor device with high performance. When the thickness is less than 100 nm, when the source electrode 305 and the drain electrode 306 formed thereon are formed by vapor deposition or the like, depending on the type of the electrode, metal migrates, and the performance of the semiconductor device is deteriorated.
[0019]
FIG. 4 shows the relationship between the thickness of pentacene and the ratio of the on-state current to the off-state current of the semiconductor device (FET) when a PEDOT film is used as the gate electrode. A gold electrode was used as an electrode. Since the metal migration appears remarkably in the comparison of the ratio of the ON current to the OFF current of the FET, the relationship between the parameter and the thickness is shown. That is, when the migration is large, the leakage current generated by the migration increases, so that the off current increases and the ratio with the on current decreases.
In FIG. 4, when it is less than 100 nm, the ratio of the on-current to the off-current can be only about three digits, which is not a very good characteristic. When the thickness is 100 nm or more, a current ratio of 5 to 8 digits or more can be obtained. If the thickness of pentacene is too thick as 300 nm or more, apart from the migration, the edge of the organic semiconductor layer will be far away from the gate insulating film, the depletion layer will not be sufficiently spread, and crystal mismatch will occur. Is considered to increase, the leak current increases, and the ratio of the on-current to the off-current deteriorates.
[0020]
As described above, when the metal electrode is formed on the organic semiconductor layer, migration of metal occurs in the organic semiconductor layer, which may degrade the characteristics of the semiconductor device. It is desired that Furthermore, if the thickness is too large, there is a possibility that a leak different from migration may occur.
When the PEDOT film is used as a source / drain electrode and a contact layer of an organic semiconductor layer, a comparison between the pentacene film thickness, the on-state current, and the off-state current is indicated by square 401 in FIG. In this case, even if the thickness of the organic semiconductor layer is less than 100 nm, the ratio of the on-current to the off-current shows 7 to 8 digits, indicating that the presence of the PEDOT film prevents metal migration. Thus, the presence of the PEDOT film can improve the ratio of the on-current to the off-current even when the thickness of the pentacene film is small.
[0021]
Example 3
FIGS. 5A and 5B are schematic views of a semiconductor device according to the third embodiment, and include a cross-sectional view (FIG. 5A) and a top view (FIG. 5B).
A PEDOT film 501 was applied on the substrate 500 to form a coating film having a thickness of 100 nm, and a desired pattern was irradiated with D-UV light to form a high resistance portion 502. D-UV including light having a wavelength of 200 nm or more and a wavelength of less than 250 nm was irradiated at an output of 0.2 W / cm 2 for 60 minutes. A desired pattern can be formed with a photomask.
On this, an insulating polymer film 503 is formed to a thickness of 100 nm by coating. Polyaliphatic imide was used as the insulating film. This resin has the effect of forming a good coating film without eroding the underlying PEDOT film.
[0022]
An organic semiconductor layer 504 made of pentacene was formed thereon by vacuum evaporation. The thickness was 100 nm. A PEDOT film is spin-coated thereon, and D-UV is applied to regions other than the electrode formation region, so that the source electrode 506 and the drain electrode 507 are respectively applied to the high resistance portion 505 and the portion not irradiated with D-UV. Formed. Although these electrodes were formed of PEDOT, the wiring pattern could be formed simultaneously with the electrodes by adjusting the pattern for irradiating D-UV. In this embodiment, since the low resistance portion of the PEDOT film 501 does not correspond to the gate electrode other than the portion where the source electrode 506 and the drain electrode 507 exist, the capacitance between the gate electrode and the source electrode and the gate electrode and the drain electrode There is an effect that the capacitance between the elements can be reduced and the performance of the element can be improved.
[0023]
Example 4
FIGS. 6A to 6C are schematic cross-sectional views for explaining a step of forming a wiring by irradiating an arbitrary portion of the PEDOT film with D-UV. FIG. 6D shows a top view of FIG. 6C, and a cross-sectional view taken along line 1-2 of FIG. 6D corresponds to FIG. 6C. The steps will be described below.
As shown in FIG. 6A, a PEDOT film 601 was applied to a substrate 500 by spin coating to a thickness of 100 nm. After the application, baking was performed at 140 ° C. for 20 minutes in a nitrogen atmosphere.
As shown in FIG. 6B, a region other than the wiring formation region was irradiated with D-UV 603 including light of 200 to 300 nm using the mask 602. As shown in FIG. 6C, a portion 604 irradiated with D-UV becomes a high resistance portion and becomes insulating. Thus, the wiring 605 was formed.
As shown in FIG. 6D, the shape of the high-resistance portion can be arbitrarily changed by changing a portion through which light passes through the mask, so that a wiring can be easily formed. Normally, a wiring using metal or a wiring formed by a method in which an organic conductive layer is left only at an arbitrary place has a step, and therefore, a passivation film that covers the wiring cannot be sufficiently covered. In addition, oxygen and moisture often enter from this step, which greatly affects reliability. The method for forming a wiring according to the present invention can realize a flat wiring, and thus has a great effect on improving the reliability of the element.
[0024]
【The invention's effect】
The semiconductor device of the present invention comprises an organic conductive material film having a low resistance portion and a high resistance portion in the same film, and the low resistance portion is an electrode or an ohmic contact. According to the semiconductor device of the present invention, it is possible to obtain a flat semiconductor device having no steps in electrodes and ohmic contacts.
In addition, when applied to an ohmic contact between a semiconductor layer and a metal electrode, an organic conductive material film is formed between the semiconductor layer and the metal electrode without using an ink-jet method, an etching method, or the like. By irradiating light, it becomes possible to increase the resistance of the parts other than the lower part of the metal electrode in a self-aligned manner, and to easily reduce the contact resistance between the semiconductor layer and the ohmic electrodes such as the source and drain electrodes composed of the metal electrodes. In a simple way.
[0025]
Further, when the semiconductor layer is made of an organic semiconductor, the semiconductor layer can be covered with a high-resistance organic conductive material film. Therefore, even if the thickness of the organic semiconductor layer is reduced, deterioration of characteristics of the semiconductor device can be prevented.
Furthermore, when an organic conductive material film is used for the gate electrode, the source electrode, and the drain electrode, only the location of each electrode is kept at a low resistance, and the other portions are made to have a high resistance. In addition, the capacitance between the source electrode and the drain electrode can be reduced, and as a result, the performance of the semiconductor device can be improved.
When used for wiring, by irradiating a predetermined pattern with ultraviolet light, a low-resistance portion and a high-resistance portion can be easily formed separately, and a flat wiring can be formed. The reliability of the device can be improved.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of a semiconductor device according to a first embodiment.
FIG. 2 is a graph showing a relationship between a change in resistance of a hole transport layer before and after D-UV irradiation and irradiation conditions.
FIG. 3 is a schematic sectional view of a semiconductor device according to a second embodiment.
FIG. 4 is a graph showing the relationship between the thickness of pentacene and the ratio of the ON current to the OFF current of a semiconductor device (FET).
FIG. 5 is a schematic view of a semiconductor device according to a third embodiment.
FIG. 6 is a schematic cross-sectional view for explaining a step of forming a wiring by irradiating an arbitrary portion of the PEDOT film with D-UV.
[Explanation of symbols]
100, 300, 500, 600: substrate 101: gate electrode 102, 303: gate insulating film 103, 304, 504: organic semiconductor layer 104: hole transport layer 105, 302, 502, 505, 604: high resistance portion 106, 305, 506: Source electrodes 107, 306, 507: Drain electrode 200: When irradiating light with a wavelength of 400 nm or more 201: When irradiating light with a wavelength of 300 nm or more 202: When irradiating light with a wavelength of 200 nm or more 203: When irradiated with light having a wavelength of 200 nm or more at twice the light intensity of 202, 301, 501, 601: PEDOT film 302: Light-irradiated portion 400: When a PEDOT film is used as a gate electrode 401: As a contact layer When a PEDOT film is used 503: polymer film 504: pentacene film 60 : Mask 603: D-UV
604: D-UV irradiated part 605: Wiring
