JP2004319579A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2004319579A JP2004319579A JP2003107754A JP2003107754A JP2004319579A JP 2004319579 A JP2004319579 A JP 2004319579A JP 2003107754 A JP2003107754 A JP 2003107754A JP 2003107754 A JP2003107754 A JP 2003107754A JP 2004319579 A JP2004319579 A JP 2004319579A
- Authority
- JP
- Japan
- Prior art keywords
- flexible sheet
- semiconductor element
- semiconductor device
- sealing resin
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、フレキシブルシートを用いた小型の半導体装置に関する。
【0002】
【従来の技術】
図7を参照して従来型の半導体装置100の構成を説明する(下記特許文献1参照)。
【0003】
フレキシブルシートやガラスエポキシ基板から成る実装基板104の表面には、第1のパッド105が形成され、裏面には第1のパッド105と電気的に接続された第2のパッド106が形成されている。第1のパッド105と第2のパッド106とは、実装基板104を貫通する孔を介して電気的に接続されている。
【0004】
半導体素子101は、実装基板104上に固着され、金属細線102を介して第1のパッド105と電気的に接続されている。また、半導体素子101と実装基板104の表面は封止樹脂103により封止されている。
【0005】
【特許文献1】
特開2000−174169号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記した半導体装置100では、シリコンから成る半導体素子101と他の樹脂部材との熱膨張率が大きく異なる。従って、樹脂形成の工程や、半導体装置の実装を行うリフローの工程や、使用状況下の温度変化により発生する熱応力により、半導体素子101の接続部の接続信頼性に問題が発生していた。また、半導体装置100は、半田等のロウ材により基板に実装されるが、温度変化によりそのロウ材にクラックが発生してしまう問題があった。
【0007】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、温度変化に対する信頼性を向上させた半導体装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明の半導体装置は、半導体素子と、前記半導体素子が実装されたフレキシブルシートと、前記半導体素子を被覆して表面が前記フレキシブルシートに当接する封止樹脂とを具備し、前記フレキシブルシートの先端部は前記封止樹脂の裏面まで延在し、前記先端部に外部電極が形成されることを特徴とする。
【0009】
【発明の実施の形態】
先ず、図1を参照して本発明にかかる半導体装置10Aの構造を説明する。図1(A)は半導体装置10Aの断面図であり、図1(B)はその裏面図である。また、図1(C)は半導体装置に用いられるフレキシブルシート14の展開図である。
【0010】
本発明の半導体装置10Aは、半導体素子11と、半導体素子11が実装されたフレキシブルシート14と、半導体素子11を被覆して表面がフレキシブルシートに当接する封止樹脂12とを具備し、フレキシブルシート14の先端部14Aは封止樹脂12の裏面まで延在し、先端部14Aに外部電極15が形成される構成となっている。このような構成の半導体装置10Aの詳細を以下にて詳述する。
【0011】
図1(A)を参照して、半導体素子11は、例えばICチップであり、フレキシブルシート14に固着されて、フレキシブルシートの表面に形成された導電路と電気的に接続されている。ここでは、金属細線13を介して、半導体素子11とフレキシブルシート14の導電路とが電気的に接続されている。
【0012】
封止樹脂12は、例えば熱硬化性樹脂からなり、半導体素子11を被覆している。従って、半導体素子11を被覆する封止樹脂12の表面は、半導体素子11が実装される箇所付近のフレキシブルシート14に当接している。また、封止樹脂12の裏面には、接着樹脂16を介して、フレキシブルシートの先端部14Aが接着している。
【0013】
フレキシブルシート14は、例えばポリイミド系材料から成り、その表面には導電パターンが形成されている。フレキシブルシート14には半導体素子11が実装され、フレキシブルシートの表面に形成された導電パターンと半導体素子11とが電気的に接続されている。そして、フレキシブルシート14は、封止樹脂12を包み込むように、封止樹脂12の表面から裏面に延在している。封止樹脂12の裏面に延在したフレキシブルシート14の先端部14Aは、接着樹脂16により、封止樹脂12に接着される。そして、フレキシブルシート14の先端部14Aには、半田等のロウ材から成る外部電極15が形成されている。また、フレキシブルシート14に複数層の導電パターンが構成されても良い。
【0014】
図1(C)を参照して、フレキシブルシート14を更に詳細に説明する。フレキシブルシート14の外形は略十字の如き形状を有し、中央部に半導体素子11が固着される領域が形成され、その周囲に第1のパッド18Aが形成される。ここでは、半導体素子11は金属細線13を介して接続されるので、ボンディングパッドとなる第1のパッド18Aが形成されている。そして、第1のパッド18Aと同様の材料から成る配線部17が、先端部14Aまで延在している。先端部14Aには、配線部17と接続された第2のパッド18Bが形成され、この第2のパッド18Bに外部電極15が構成される。ここでは、フレキシブルシート14に於いて、半導体素子11が実装される面と、外部電極23が形成される面とが異なる。従って、半導体素子11に接続する第1のパッド18Aが形成される面と、外部電極15が付着される第2のパッド18Bが形成される面も異なる。
【0015】
接着樹脂16は、平坦面に形成される封止樹脂12の裏面とフレキシブルシート14とを接着させる働きを有する。ここでは、接着樹脂16として熱可塑性の樹脂を採用することができる。熱可塑性樹脂は高温時に於いて軟化するので、半導体素子11の発熱により発生する熱応力を、軟化した接着樹脂16で緩和することができる。従って、熱応力により外部電極15が破損してしまうのを防止することができる。
【0016】
図2を参照して、他の形態の半導体装置の構成を説明する。図2(A)、図2(B)および図2(C)は、各半導体装置の断面図である。
【0017】
図2(A)を参照して、他の形態の半導体素子10Bの構成を説明する。同図に示す半導体装置10Bでは、フレキシブルシート14の裏面に第2の半導体素子11Bが実装され、第2の半導体素子11Bが第2の封止樹脂12Bにより封止されている。従って、フレキシブルシート14の両面に導電パターンが設けられ、第1の半導体素子12Aおよび第2の半導体素子12Bがその両面に実装されている。また、フレキシブルシート14は、第1の封止樹脂12Aを包み込むように、その裏面まで延在している。他の構成は、図1に示したものと同様である。
【0018】
図2(B)を参照して、他の形態の半導体装置10Cの構成を説明する。ここでは、第1の半導体素子11Aおよび第2の半導体素子11Bは、フェイスダウンで実装されている。
【0019】
図2(C)を参照して、他の形態の半導体装置10Dの構成を説明する。ここでは、第1の半導体素子11Aのみがフレキシブルシート14の表面に実装されている。そして、第1の半導体素子11Aは第1の封止樹脂12Aにより封止されている。従って、フレキシブルシート14の表面に第1の半導体素子11Bが実装され、更に、外部電極15が形成されている。このことから、第1のパッド18A、第2のパッド18Bおよび配線部17が、フレキシブルシート14の片面に形成されるので、片面のみに導電パターンを有するフレキシブルシート14を用いることができる。また、ここでは、第2の封止樹脂12B内部には半導体素子は内蔵されない。
【0020】
続いて、図3から図6を参照して、本発明にかかる半導体装置の製造方法を説明する。ここでは、一実施例として、図1に示す半導体装置10Aの製造方法を説明する。
【0021】
図3を参照して、ポリイミド樹脂等から成るフレキシブルシート14を説明する。図3(A)はフレキシブルシート14の平面図であり、図3(B)はその断面図である。フレキシブルシート14の表面には導電パターンが形成されており、この導電パターンにより、第1のパッド18A、第2のパッド18B、第1のパッド18Aと第2のパッド18Bとを接続する配線部17が形成されている。第1のパッド18Aは、金属細線またはバンプを介して半導体素子11と電気的に接続される。また、第2のパッド18Bには外部電極が形成される。従って、フレキシブルシート14に於いて、半導体素子11が実装される面と、外部電極が形成される面とが異なる場合は、第1のパッド18Aと第2のパッド18Bは異なるフレキシブルシート14の面に形成される。この様な場合は、第1のパッド18Aまたは第2のパッド18Bは、フレキシブルシート14を貫通して配線部17と電気的に接続される。
【0022】
次に、図4を参照して、半導体素子11を実装する。ここでは、半導体素子11がフェイスアップでフレキシブルシート14に実装され、金属細線13により、半導体素子11と第1のパッド18Aとが電気的に接続される。ここで、半導体素子11はフェイスダウンで実装されても良い。
【0023】
次に、図5を参照して、半導体素子11を封止する。ここでは、半導体素子11およびフレキシブルシート14の表面を被覆するように、封止樹脂12が形成される。封止樹脂12の形成は、トランスファーモールドにより行うことができる。封止樹脂12の表面はフレキシブルシート14に当接し、封止樹脂12の裏面は平坦面に形成される。
【0024】
次に、図6を参照して、フレキシブルシート14を所定の形状に成形する。ここでは、プレス機を用いたパンチング等により、フレキシブルシート14を所定の形状に成形している。
【0025】
所定の形状に成形された、フレキシブルシート14の先端部14Aは、封止樹脂12の裏面に位置するように曲折される。そして、フレキシブルシート14の先端部14Aと封止樹脂12の裏面とは、接着樹脂を介して接着される。上記のような工程を経て、例えば図1に示すような半導体装置が製造される。
【0026】
【発明の効果】
本発明の半導体装置によれば、半導体素子は実装されるフレキシブルシートの先端部を、半導体素子を封止する封止樹脂の裏面まで延在させ、この先端部に外部電極を形成している。従って、半導体素子の使用状況下等で発生する熱応力により、外部電極が破損してしまうのを防止している。また、フレキシブルシートの先端部と封止樹脂の裏面とは、熱可塑性樹脂から成る接着樹脂により接着されているので、この接着樹脂が熱応力を緩衝することにより、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の断面図(A)、裏面図(B)、半導体装置を構成するフレキシブルシートの展開図(C)である。
【図2】本発明の半導体装置の断面図(A)、断面図(B)、断面図(C)である。
【図3】本発明の半導体装置の製造方法を示す平面図(A)、断面図(B)である。
【図4】本発明の半導体装置の製造方法を示す平面図(A)、断面図(B)である。
【図5】本発明の半導体装置の製造方法を示す平面図(A)、断面図(B)である。
【図6】本発明の半導体装置の製造方法を示す平面図(A)、断面図(B)である。
【図7】従来の半導体装置を説明する断面図である。
【符号の説明】
10 半導体装置
11 半導体素子
12 封止樹脂
13 金属細線
14 フレキシブルシート
15 外部電極
16 接着樹脂[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a small semiconductor device using a flexible sheet.
[0002]
[Prior art]
The configuration of a conventional semiconductor device 100 will be described with reference to FIG. 7 (see Patent Document 1 below).
[0003]
A first pad 105 is formed on the front surface of a mounting substrate 104 made of a flexible sheet or a glass epoxy substrate, and a second pad 106 electrically connected to the first pad 105 is formed on the back surface. . The first pad 105 and the second pad 106 are electrically connected via a hole penetrating the mounting board 104.
[0004]
The semiconductor element 101 is fixed on the mounting board 104 and is electrically connected to the first pad 105 via the thin metal wire 102. The surfaces of the semiconductor element 101 and the mounting substrate 104 are sealed with a sealing resin 103.
[0005]
[Patent Document 1]
JP 2000-174169 A
[Problems to be solved by the invention]
However, in the semiconductor device 100 described above, the coefficient of thermal expansion between the semiconductor element 101 made of silicon and another resin member is significantly different. Therefore, there has been a problem in connection reliability of a connection portion of the semiconductor element 101 due to a resin forming process, a reflow process for mounting a semiconductor device, and a thermal stress generated by a temperature change under a use condition. In addition, the semiconductor device 100 is mounted on a substrate by using a brazing material such as solder. However, there is a problem that a crack occurs in the brazing material due to a temperature change.
[0007]
The present invention has been made in view of the above problems, and a main object of the present invention is to provide a semiconductor device with improved reliability against temperature changes.
[0008]
[Means for Solving the Problems]
The semiconductor device of the present invention includes a semiconductor element, a flexible sheet on which the semiconductor element is mounted, and a sealing resin that covers the semiconductor element and has a surface that abuts the flexible sheet. The portion extends to the back surface of the sealing resin, and an external electrode is formed at the tip.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
First, the structure of a semiconductor device 10A according to the present invention will be described with reference to FIG. FIG. 1A is a cross-sectional view of the semiconductor device 10A, and FIG. 1B is a rear view thereof. FIG. 1C is a development view of a
[0010]
A semiconductor device 10A according to the present invention includes a semiconductor element 11, a
[0011]
Referring to FIG. 1A, a semiconductor element 11 is, for example, an IC chip, is fixed to a
[0012]
The sealing resin 12 is made of, for example, a thermosetting resin, and covers the semiconductor element 11. Therefore, the surface of the sealing resin 12 covering the semiconductor element 11 is in contact with the
[0013]
The
[0014]
The
[0015]
The adhesive resin 16 has a function of bonding the back surface of the sealing resin 12 formed on the flat surface and the
[0016]
A configuration of a semiconductor device according to another embodiment will be described with reference to FIG. 2A, 2B, and 2C are cross-sectional views of each semiconductor device.
[0017]
With reference to FIG. 2A, a configuration of a semiconductor element 10B of another embodiment will be described. In the semiconductor device 10B shown in the figure, the second semiconductor element 11B is mounted on the back surface of the
[0018]
With reference to FIG. 2B, a configuration of a semiconductor device 10C of another embodiment will be described. Here, the first semiconductor element 11A and the second semiconductor element 11B are mounted face down.
[0019]
A configuration of a semiconductor device 10D according to another embodiment will be described with reference to FIG. Here, only the first semiconductor element 11 </ b> A is mounted on the surface of the
[0020]
Next, a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. Here, as one example, a method of manufacturing the semiconductor device 10A shown in FIG. 1 will be described.
[0021]
The
[0022]
Next, referring to FIG. 4, the semiconductor element 11 is mounted. Here, the semiconductor element 11 is mounted face up on the
[0023]
Next, referring to FIG. 5, the semiconductor element 11 is sealed. Here, the sealing resin 12 is formed so as to cover the surfaces of the semiconductor element 11 and the
[0024]
Next, referring to FIG. 6, the
[0025]
The front end portion 14A of the
[0026]
【The invention's effect】
According to the semiconductor device of the present invention, the front end of the flexible sheet on which the semiconductor element is mounted extends to the back surface of the sealing resin that seals the semiconductor element, and the external electrode is formed at the front end. Therefore, it is possible to prevent the external electrodes from being damaged by thermal stress generated under the usage condition of the semiconductor element. Also, since the leading end of the flexible sheet and the back surface of the sealing resin are bonded by an adhesive resin made of a thermoplastic resin, the adhesive resin buffers thermal stress, thereby improving the reliability of the semiconductor device. be able to.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view (A), a rear view (B), and a developed view (C) of a flexible sheet constituting a semiconductor device of the present invention.
FIGS. 2A to 2C are a cross-sectional view, a cross-sectional view, and a cross-sectional view of a semiconductor device according to the present invention.
FIGS. 3A and 3B are a plan view and a cross-sectional view illustrating a method for manufacturing a semiconductor device according to the present invention; FIGS.
FIGS. 4A and 4B are a plan view and a cross-sectional view illustrating a method for manufacturing a semiconductor device according to the present invention; FIGS.
FIGS. 5A and 5B are a plan view and a cross-sectional view illustrating a method for manufacturing a semiconductor device according to the present invention; FIGS.
6A and 6B are a plan view and a cross-sectional view, respectively, showing a method for manufacturing a semiconductor device according to the present invention.
FIG. 7 is a cross-sectional view illustrating a conventional semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Semiconductor element 12 Sealing resin 13
Claims (3)
前記フレキシブルシートの先端部は前記封止樹脂の裏面まで延在し、前記先端部に外部電極が形成されることを特徴とする半導体装置。A semiconductor element, a flexible sheet on which the semiconductor element is mounted, and a sealing resin covering the semiconductor element and having a surface in contact with the flexible sheet,
A semiconductor device, wherein a front end of the flexible sheet extends to a back surface of the sealing resin, and an external electrode is formed at the front end.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107754A JP2004319579A (en) | 2003-04-11 | 2003-04-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107754A JP2004319579A (en) | 2003-04-11 | 2003-04-11 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004319579A true JP2004319579A (en) | 2004-11-11 |
Family
ID=33469501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003107754A Pending JP2004319579A (en) | 2003-04-11 | 2003-04-11 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004319579A (en) |
-
2003
- 2003-04-11 JP JP2003107754A patent/JP2004319579A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443022B2 (en) | Board-on-chip packages | |
JP2006060128A (en) | Semiconductor device | |
JP2002373969A (en) | Semiconductor device and method of manufacturing semiconductor device | |
TW200834860A (en) | Stress-improved flip-chip semiconductor device having half-etched leadframe | |
JPH09260436A (en) | Semiconductor device | |
CN101419957B (en) | Semiconductor device and fabrication process thereof | |
KR940027134A (en) | Manufacturing method of semiconductor integrated circuit device | |
JPH11345900A (en) | Semiconductor device | |
JP2000232182A (en) | Semiconductor device of bga structure and its manufacture | |
JP2004319579A (en) | Semiconductor device | |
JP2002289741A (en) | Semiconductor device | |
JP3825196B2 (en) | Electronic circuit equipment | |
JP2551243B2 (en) | Semiconductor device | |
KR100791575B1 (en) | Semiconductor device of tape carrier type | |
JP2000232181A (en) | Semiconductor devices of bga and lga structures, and manufacture thereof | |
JP4071121B2 (en) | Semiconductor device | |
JP3604250B2 (en) | Semiconductor device package | |
JP2003234371A (en) | Mounting structure for semiconductor device | |
KR20050082018A (en) | Flip chip bonding method using screen printing method | |
JP2005167074A (en) | Semiconductor device | |
JP2005159136A (en) | Cob mounting frame, package mounting frame, and semiconductor device | |
JP3964835B2 (en) | Three-dimensional wiring board and optical semiconductor module | |
JPH1140605A (en) | Tape carrier package | |
JP2008270511A (en) | Electronic device | |
JP2001060600A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A02 | Decision of refusal |
Effective date: 20080122 Free format text: JAPANESE INTERMEDIATE CODE: A02 |