JP2004296729A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2004296729A JP2004296729A JP2003086237A JP2003086237A JP2004296729A JP 2004296729 A JP2004296729 A JP 2004296729A JP 2003086237 A JP2003086237 A JP 2003086237A JP 2003086237 A JP2003086237 A JP 2003086237A JP 2004296729 A JP2004296729 A JP 2004296729A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- atmospheric pressure
- film
- amorphous structure
- discharge plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、大気圧又は大気圧近傍下で行う洗浄方法、薄膜の成膜、金属触媒の添加、ゲッタリング薄膜の作製及び除去方法に関する。また、薄膜を成膜及び除去する半導体製造装置に関する。
【0002】
【従来の技術】
最近、薄膜トランジスタを用いた高性能な半導体装置(具体的には液晶表示装置、EL表示装置その他の表示装置)に関して研究が進められている。特に高速性や高機能性が要求される半導体装置においては、高移動度を有する薄膜トランジスタ(以下、TFTと表記する)を実現する必要があり、その半導体膜の結晶性を改善する方法として、半導体膜にニッケル元素(Ni)を代表とする非晶質珪素膜の結晶性を促進させる金属元素(以下、単に金属元素と表記する)を添加、成膜又は塗布(合わせて、金属元素を形成するという)し、その後加熱して結晶性半導体膜を形成する結晶化工程が行われている。
【0003】
このような結晶化の工程において、Niを代表とする結晶化を促進する金属元素を用いることで、大粒径の結晶性半導体膜が得られ、更には粒界と粒界とが繋がる確率が高く、粒内欠陥が少ない結晶性半導体膜が得られている。
【0004】
一方、絶縁表面上の薄膜を用いて形成された薄膜トランジスタ(TFT)は集積回路等に広く応用され、多くの場合スイッチング素子として用いられる。そのうち、TFTを使用した表示パネルは、特に大型の表示装置に用途が拡大していることから、更に画面サイズの高精細化、高開口率化、高信頼性化、大型化の要求が高まっている。
【0005】
【発明が解決しようとする課題】
液晶テレビなど画面大型化の要求に対応するためには、成膜工程、エッチング工程、洗浄工程、露光工程に関する製造装置も画面サイズに合わせて大きくする必要があり、特に成膜装置やエッチング装置など高真空機能をもった装置は画面の大型化に合わせて装置の製造コストも上がる問題が生じる。
【0006】
非晶質半導体膜で形成された薄膜トランジスタのみならず、電子移動度が高い結晶性半導体膜についても表示装置の表示部以外の駆動回路など高い機能を持つ部分に利用され、これらの部分についても面積が拡大される要望はある。
【0007】
また、クリ−ンル−ムで薄膜トランジスタ(TFT)は集積回路を作製するうえでかなり多くの純水を使用しクリ−ンル−ムで純水を供給するコストも増加している問題も生じている。
【0008】
そこで、本発明は、結晶性半導体膜を用いる薄膜トランジスタ(TFT)の製造に関わる純水使用量を低減し、製造プロセス及びそれに用いる装置の簡略化、及び製造コストの削減を図ることを目的とする。
【0009】
【課題を解決するための手段】
上述した課題を解決するために、本発明においては以下の手段を講じる。
【0010】
大気圧もしくは大気圧近傍圧力下で絶縁表面上に一対の電極間にグロ−放電プラズマ処理及びUV処理によってクリ−ニング処理を行う。前記クリ−ニング処理のガスにHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素、水素のいずれかを用いる。電極に電力を供給する電源は、直流電源、又は高周波電源を適用可能である。直流電源を用いる場合には、放電を安定化するために間欠的に電力を供給するものが好ましく、その周波数が50Hz〜100kHz、パルス持続時間が1〜1000μsecとすることが好ましい。前記絶縁表面上に大気圧近傍圧力下で一対の電極間にグロ−放電プラズマ処理によって絶縁膜の下地を形成し、前記絶縁膜の下地上に非晶質珪素膜を連続的に形成する。前記非晶質珪素膜上に結晶化を助長する金属元素を含む電極間にグロ−放電プラズマ処理を行う方法によって金属元素を添加し、前記非晶質珪素膜を加熱して結晶性珪素膜を形成しする。前記金属元素と同一元素の電極は、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種、又は複数種類の元素が用いられる。プロセスガスとしてHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素、水素のいずれかを用いる。
【0011】
熱処理後は、大気圧もしくは大気圧近傍圧力下で前記結晶性半導体膜上に一対の電極間にグロ−放電プラズマ処理によって半導体膜表面で自然酸化膜を除去し撥水性を出すためのクリ−ニング処理を行う。前記クリ−ニング処理のガスに水素など還元性のあるガスを用いる。必要に応じてHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素のいずれかを希釈ガスとして用いても良い。前記結晶性珪素膜にXeCl(308nm)のエキシマレ−ザ−光を照射する。前記結晶性半導体膜上に大気圧もしくは大気圧近傍圧力下一対の電極間にグロ−放電プラズマ処理及びUV処理によってクリ−ニング処理を行う。前記クリ−ニング処理のガスにHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素のいずれかを用い、親水性を出すことを目的とする。前記結晶性珪素上に大気圧もしくは大気圧近傍圧力下で一対の電極間にグロ−放電プラズマ処理によって非晶質珪素膜を成膜し、前記非晶質膜を加熱してゲッタリングを行う。前記非晶質膜を大気圧もしくは大気圧近傍圧力でエッチングして結晶成長に用いた金属不純物を前記結晶性半導体膜から除去する。
【0012】
洗浄、成膜、金属触媒の添加、熱処理、レ−ザ−照射、エッチングの工程は大気圧又は大気圧近傍下で連続的に、線状又は針状に配置された複数のプラズマ発生手段又は被処理物を移動して処理することを特徴とする。本処理には、真空設備を必要としないために、生産性の向上や、作製費用の低減を可能とする。上記した各工程の大気圧又は大気圧近傍の圧力とは、1.30×101〜1.31×105Paとすれば良い。ドライ方式洗浄は薬液の浸透が困難なミクロン以下の微細構造での有機系汚染の原子レベルまでの高度な洗浄が可能である。また、ドライ方式で洗浄を行うことで、純水使用量を大幅に節約でき、製造コストの低減が図れ、廃液処理がいらず、環境負荷が小さいメリットがある。
【0013】
上記構成を有する本発明は、製造ラインの省スペ−ス化、効率化が図れ、表示パネルの製造で大幅な品質向上、生産性向上、製造コスト低減に貢献し、地球環境に適応した表示装置の作製方法を提供することができる。また、生産に連結したインライン処理が可能な大気圧方式のため、高速、連続処理が可能である。更に所望の箇所に必要な量の材料のみを用いればよいため、無駄な材料が僅かとなることから材料の利用効率の向上、さらには作製費用の削減を実現する。
【0014】
【発明の実施の形態】
以下、本発明の実施の態様について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。尚、以下に説明する本発明の構成において、同じものを指す記号は異なる図面間で共通して用いることとする。
【0015】
まず本発明の特徴として、大気圧又は大気圧近傍下でクリ−ニング処理、成膜処理、金属触媒添加処理、熱処理、エッチング処理を行うことが挙げられる。そこで、図面を用いて、本発明において用いられるプラズマ処理装置の一例について説明する。
【0016】
図1に大気圧又は大気圧近傍下でクリ−ニング処理、成膜処理、金属触媒添加処理、エッチング処理を行う装置のノズル構成を示す。ノズル体101にはクリ−ニングや成膜やエッチングやなどの表面処理を行うための気体を供給する気体供給手段103とその排気手段106、不活性気体供給手段107とその排気手段110が接続されている。気体供給手段103から供給される気体は、内周気体供給筒内100にてプラズマ化或いは反応性のラジカル又はイオン種を生成して気体噴出口104から被処理体に吹き付ける。その後、当該気体は外周気体排気筒105から排気手段106により排出する。その外郭には不活性気体供給口105が設けられ、さらに最外郭に排気口109を設けることによりガスカ−テンを形成し、処理空間と周辺雰囲気とを遮断する構成となっている。上記した各工程の大気圧又は大気圧近傍の圧力とは、1.3×101〜1.31×105Paとすれば良い。
【0017】
また、気体供給手段103と気体排出手段106との間に気体精製手段112を設け、気体を循環させる構成を組み入れても良い。このような構成を組み入れることにより、気体の消費量を低減することができる。また、排気手段106から排出される気体を回収して精製し、再度気体供給手段103で利用する形態としても良い。
【0018】
大気圧又は大気圧近傍の圧力で安定な放電を維持するためには、ノズル体と被処理物の間隔は50mm以下が良く、好ましくは10mm以下とすれば良い。
【0019】
このノズル体の形状は、内周気体供給筒100の内側に備えられた電極102を中心とした同軸円筒型とするのが最も望ましいが、同様に局所的にプラズマ化した処理気体を供給できる構成であればこれに限定されない。
【0020】
次にノズル形状を示す図2について説明する。図2(A)は大気圧又は大気圧近傍の圧力で線状にプラズマ処理を行うノズル200と被処理基板201とノズル200に印可する電源202で構成されている。図2(B)は大気圧又は大気圧近傍の圧力で針状にプラズマ処理を行うノズル203と被処理基板204と針状ノズル203に印可する電源205で構成されている。図2(A)はノズル体200が基板201に対して線状に処理を行い、ノズル200に対し基板201が水平に移動する。図2(B)は針状形状のノズル体203の先端部が基板204に対して自由に移動し、局所的に処理を行うが基板がノズル体203の位置に移動してもよい。図2はノズル形状が線状か針状という点を強調しているため、ガス導入部などは省いてある。
【0021】
電極102としてはステンレス、真鍮、その他の合金や、アルミニウム、ニッケル、その他の単体金属を用い、棒状、球状、平板状、筒状等の形状で形成すれば良い。電極102に電力を供給する電源111は、直流電源、又は高周波電源を適用可能である。直流電源を用いる場合には、放電を安定化するために間欠的に電力を供給するものが好ましく、その周波数が50Hz〜100kHz、パルス持続時間が1〜1000μsecとすることが好ましい。
【0022】
処理気体の選択は、クリ−ニングを行う目的ではHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素、水素のいずれかを用いる。非晶質膜を形成する場合はシランに代表される珪化物気体を用いれば良い。下地窒化珪素膜膜や酸化珪素膜を成膜する場合は、珪化物気体に亜酸化窒素などの酸化物気体や窒化物気体を混合すれば良い。シリコンなどの半導体膜をエッチング加工するため目的においては、四フッ化炭素(CF4)、三フッ化窒素(NF3)、六フッ化硫黄(SF6)、その他のフッ化物気体と、酸素(O2)などを適宜組み合わせて使用すれば良い。また、放電を安定的に持続させるために、これらのフッ化物気体を、ヘリウム、アルゴン、クリプトン、キセノン等の希ガスで希釈して用いても良い。
【0023】
ガスカ−テンを形成するために用いる気体は、ヘリウム、アルゴン、クリプトン、キセノン等の希ガス、窒素等の不活性気体を用いる。このガスカ−テン機能により、プラズマ化した処理気体が被処理物に作用する反応空間が前記した不活性気体で囲まれて周囲雰囲気と遮断される。
【0024】
大気圧又は大気圧近傍の圧力は、1.30×101〜1.31×105Paとすれば良い。この内、反応空間を大気圧よりも減圧に保つためにはノズル体及び被処理基板を閉空間を形成する反応室内に保持して、排気手段により減圧状態を維持する構成とすれば良い。この場合においても選択的な処理をするにはガスカ−テン機構を設置することは有効である。
【0025】
次に図3を用いて大気圧又は大気圧近傍下で結晶化珪素膜を形成する手法について説明する。
【0026】
図3はベルトコンベア状の構成になっており、透光性を有する基板308を移動させ種々の処理を行う構成である。基板308は基板移動のためのロ−ラ−309の回転によって図3の右方向へ移動する。ロ−ラ−は図のようにロ−ラ−の支え310上に乗っている。各処理後、基板は右側の基板311の位置まで移動する。
【0027】
処理工程について説明する。最初に、透光性を有する基板上にノズル300を用いて大気圧又は大気圧近傍下でHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素、水素のいずれかを用い、グロ−放電プラズマ処理を行いクリ−ニングを行う。クリ−ニング後、同ノズルで窒化珪素膜、酸化珪素膜、非晶質珪素膜を連続成膜する。
【0028】
次に、ノズル301を用い、非晶質珪素膜上に大気圧又は大気圧近傍下のグロ−放電プラズマ処理で金属触媒添加処理を行う。ノズル301の電極はFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種又は複数種類の触媒金属と同じ元素を用いる。導入されるガスはHe、Ne、Ar、Kr、Xeなどの希ガス又は酸素、窒素、水素のいずれかを用いる。
【0029】
そして、加熱手段302で熱処理を行い非晶質珪素膜の結晶化を行う。金属触媒が添加されることで結晶化は触媒金属を用いない場合と比較すると、低温かつ短時間で結晶化ができる。加熱手段として、ファ−ネスアニ−ルや、ハロンゲンランプも用いることができる。
【0030】
次に、結晶化珪素膜をノズル303を用い、大気圧又は大気圧近傍下のプラズマ処理によって結晶化珪素膜の自然酸化膜を除去する。水素などの還元性ガスを用いる。
【0031】
自然酸化膜除去を行った結晶化珪素膜について、レ−ザ−照射304を行う。XeCl(308nm)、KrF(248nm)のエキシマレ−ザ−光を照射する。エキシマレ−ザ−の替わりに固体レ−ザ−を用いても良い。固体レ−ザ−は一般的に知られているものを用いることができ、YAGレ−ザ−(通常はNd:YAGレ−ザ−を指す)、Nd:YVO4レ−ザ−、Nd:YAlO3レ−ザ−、ルビ−レ−ザ−、Ti:サファイアレ−ザ−、ガラスレ−ザ−などを用いることができる。特に、コヒ−レント性やパルスエネルギ−で優位なYAGレ−ザ−が好ましい。YAGレ−ザ−の基本波(第1高調波)は1064nmと波長が長いので、第2高調波(波長532nm)、、第3高調波(波長355nm)、若しくは、第4高調波(波長266nm)を用いるのが好ましい。
【0032】
そして、結晶性半導体膜上にノズル305により、大気圧もしくは大気圧近傍圧力下プラズマ処理及びUV処理によってクリ−ニング処理を行う。クリ−ニング処理のガスにHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素のいずれかを用い、親水性を出すことを目的とする。その後、連続して結晶性珪素上に大気圧もしくは大気圧近傍圧力下でグロ−放電プラズマ処理によって非晶質珪素膜を成膜する。
【0033】
さらに、前記非晶質膜を加熱手段306によってしてゲッタリングを行う。加熱手段については302と同様な手法で行う。
【0034】
そして、金属触媒のゲッタリングを行った、非晶質珪素膜をノズル307を用いて大気圧もしくは大気圧近傍圧力下プラズマ処理によってエッチングを行う。導入されるガスは、四フッ化炭素(CF4)、三フッ化窒素(NF3)、六フッ化硫黄(SF6)、その他のフッ化物気体と、酸素(O2)などを適宜組み合わせて使用すれば良い。また、放電を安定的に持続させるために、これらのフッ化物気体を、ヘリウム、アルゴン、クリプトン、キセノン等の希ガスで希釈して用いても良い。そして、連続して自然酸化膜を水素などの還元性ガスを用いてエッチングする。エッチングの手法は湿式で現像液などのアルカリ溶液でエッチングし、フッ酸で自然酸化膜を除去しても良い。
【0035】
以上のようにして結晶性珪素膜を大気圧又は大気圧近傍圧力下で、プラズマを用いた成膜、エッチング、洗浄、触媒金属添加などの手法を用いて形成することができた。プラズマ照射は線状処理によって説明したが、図2(B)のように針状で局所的に処理しても良い。
【0036】
【実施例】
[実施例1]
本発明の実施例を図4〜図8により説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法について詳細に説明する。すべての成膜、洗浄、エッチングは大気圧又は大気圧近傍下のプラズマ処理により行う。
【0037】
基板1500のサイズは、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1800mm×2000mm、2000mm×2100mm、2200mm×2600mm、または2600mm×3100mmのような大面積基板を用い、製造コストを削減することが好ましい。基板1500の上に実施の形態で示したように、大気圧及び大気圧近傍下でプラズマ処理により、膜厚50〜100nmの下地絶縁膜1501aおよび膜厚50〜100nmの膜厚の下地絶縁膜1501bを積層成膜して形成する。成膜前の基板洗浄について同装置で大気圧及び大気圧近傍下のプラズマ処理で行った。導入するガスはHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素、水素のいずれかを用いる。電源は、直流電源、又は高周波電源を適用可能である。直流電源を用いる場合には、放電を安定化するために間欠的に電力を供給するものが好ましく、その周波数が50Hz〜100kHz、パルス持続時間が1〜1000μsecとすることが好ましい。上記した各工程の大気圧又は大気圧近傍の圧力とは、1.30×101〜1.31×105Paとすれば良い。下地絶縁膜1501(1501a、1501b)は、基板1500から半導体層への不純物拡散を防ぐために形成される。本実施例では、低アルカリガラスを用い、下地絶縁膜1501aには膜厚100nmの窒化珪素膜を下地絶縁膜1501bには膜厚100nmの酸化珪素膜をそれぞれ大気圧及び大気圧近傍下でプラズマ処理により成膜した。また本実施例では、下地絶縁膜を二層の積層成膜しているが、不純物拡散の防止効果を得られるなら、一層あるいは三層以上の積層としてもよい。なお、TFT作製工程では、ガラスや石英等の透光性を有するものを用いるが、本実施例においては、上面発光型の発光装置を作製するため、各工程における処理温度に耐えうるものであれば、透光性を有するものに限らず他の基板を用いてもよい。
【0038】
次に、下地絶縁膜1501の上に半導体膜1502a〜1502dを形成する
。
【0039】
本実施例では、非晶質半導体膜として膜厚55nmの非晶質珪素膜を大気圧及び大気圧近傍下でプラズマ処理により形成した。なお、非晶質珪素膜以外に、非晶質シリコンゲルマニウム(Si1−XGeX(X=0.0001〜0.02))等の非晶質半導体膜を用いてもよい。或いは、非晶質半導体膜を結晶化して結晶質半導体膜を得るのではなく、結晶質半導体膜を成膜してもよい。膜厚に関しても上記の膜厚に限らず適宜変更して構わない。
【0040】
次いで、非晶質半導体膜1502a〜1502dに大気圧及び大気圧近傍下でNiなどの金属触媒を添加する。この時プラズマを発生させる電極には金属触媒と同じ元素を用い、Arなどの不活性ガスをプラズマ化させて添加する。また、大気圧及び大気圧近傍下のスパッタ装置でAr雰囲気中に直流電源を金属触媒と同じ元素のタ−ゲットに印可して非晶質半導体膜に金属触媒を添加してもよい。本実施例では、ニッケルを非晶質半導体膜上に添加させた後、ハロゲンランプで750℃、180秒で加熱処理を行う。ファ−ネス炉で水素化(500℃、1時間)続けて熱結晶化(550℃、4時間)を行っても良い。そして、結晶性半導体膜上において大気圧及び大気圧近傍下で還元性のガス、例えば水素などを用い自然酸化膜を除去する。更に結晶化を改善するためのレ−ザ−アニ−ル処理を行って、結晶性半導体膜を形成する。また、レ−ザ−結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発振型のエキシマレ−ザ−やYAGレ−ザ−、YVO4レ−ザ−を用いることができる。これらのレ−ザ−を用いる場合には、レ−ザ−発振器から放出されたレ−ザ−光を光学系で線状に集光し半導体膜に照射する方法を用いるとよい。結晶化の条件は、実施者が適宜選択すればよい。
【0041】
次に結晶性半導体膜に大気圧及び大気圧近傍下でHe、Ne、Ar、Kr、Xe等の不活性ガス又は酸素、窒素、のいずれかを用いる。本実施例では酸素のプラズマ処理を行い表面を親水性にする。親水性処理後、結晶性半導体膜上に非晶質珪素膜を20〜150nm形成する。非晶質硅素膜はシランにArなどの不活性ガスを混ぜてもよい。
【0042】
非晶質硅素膜形成後、ハロゲンランプで750℃、180秒で加熱処理を行い、ゲッタリングを行う。加熱処理はファ−ネス炉を用いてもよい。
【0043】
そして、大気圧及び大気圧近傍下で非晶質硅素膜をエッチングする。ガスは、四フッ化炭素(CF4)、三フッ化窒素(NF3)、六フッ化硫黄(SF6)、その他のフッ化物気体と、酸素(O2)などを適宜組み合わせて使用すれば良い。また、放電を安定的に持続させるために、これらのフッ化物気体を、ヘリウム、アルゴン、クリプトン、キセノン等の希ガスで希釈して用いても良い。そして、連続して自然酸化膜を水素などの還元性ガスを用いてエッチングする。エッチングの手法は湿式で現像液などのアルカリ溶液でエッチングし、フッ酸で自然酸化膜を除去しても良い。以上の工程によって結晶化硅素膜は、結晶化で用いた不純物金属を除去できた。
【0044】
次に、結晶質珪素膜をフォトリソグラフィーによるパターニングおよびエッチングにより所望の形状に加工し、半導体膜1502a〜1502dを形成した。半導体層形成の際も大気圧及び大気圧近傍下でエッチングする。
【0045】
なお、半導体膜1502a〜1502dを形成する前、もしくは形成した後、TFTの閾値を制御するための不純物添加(チャネルドープ)を行ってもよい。添加する不純物としては、ボロン又は燐などを用いればよい。
【0046】
次に、半導体膜1502a〜1502dを覆うようにゲート絶縁膜1503を形成する。本実施例では、大気圧及び大気圧近傍下でプラズマ処理によりを110nmの膜厚の酸化珪素膜を成膜して形成した。なお、酸化珪素膜に限らず他の絶縁性を有する膜を用いて形成してもよい。膜厚も上記の値に限らず誘電率などを考慮し適宜変更して構わない。
【0047】
次に、ゲート絶縁膜1503の上に導電性膜1504と導電性膜1505を積層して形成する。本実施例では、スパッタ法により30nmの膜厚で窒化タンタル(TaN)を成膜して導電性膜1504を形成し、同じくスパッタ法により370nmの膜厚でタングステン(W)を成膜して導電性膜1505を形成した。なお導電性膜1504、1505に用いる材料としては、窒化タンタルやタングステンに限定されず、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を組み合わせた合金膜もしくは化合物材料、若しくは燐などの不純物元素を添加した多結晶珪素膜に代表される半導体膜を用いてもよい。導電性膜1504としてはゲート絶縁膜との密着性がよい材料、また導電性膜1505については、9〜20μΩ・cm程度の抵抗値が得られる低抵抗な材料を選択すればよい。
【0048】
次に、導電性膜1504、1505をパターニングおよび大気圧及び大気圧近傍下でプラズマ処理によるエッチングにより所望の形状に加工する。まず、側壁に傾斜のついたレジストマスク1510〜1513を形成する。次に、レジストマスク1510〜1513をマスクとして導電性膜1505をエッチングし、続いて導電性膜1504をエッチングして加工する。レジストマスク1510〜1513の側壁の傾斜角度(テーパー角度)に依存して、導電性膜1505は側壁に約26°のテーパー角度をもった導電性膜1506b、1507b、1508b、1509bに加工される。また、導電性膜1504も側壁に15〜45°のテーパー角度をもった導電性膜1506a、1507a、1508a、1509aに加工される。
【0049】
次に、レジストマスク1518〜1521をマスクとして導電性膜1506b、1507b、1508b、1509bを選択的にエッチングする。これにより、導電性膜1506b、1507b、1508b、1509bは、側壁がほぼ垂直である導電性膜1514b、1515b、1516b、1517bに加工される。この場合、エッチングには垂直方向を主体とした異方性エッチングを用いなければならない。またレジストマスク1518〜1521としては、前述の導電性膜1504、1505のエッチングに用いたレジストマスク1510〜1513をそのまま用いればよい。導電性膜1506a、1507a、1508a、1509aは加工されずに、そのまま導電性膜1514a、1515a、1516a、1517aとして残る。
【0050】
以上のようにして導電性膜1514a、1514bからなるゲート電極1514、導電性膜1515a、1515bからなるゲート電極1515、導電性膜1516a、1516bからなるゲート電極1516、導電性膜1517a、1517bからなるゲート電極1517が形成される。
【0051】
次に、ゲート電極1514〜1517をマスクとして低濃度のn型不純物の不純物添加を行う。本実施例では、低濃度の不純物として1×1017atoms/cm3の濃度の燐を半導体膜1502a〜1502dに添加し、低濃度不純物領域1522a〜1522dを形成した。ここで行った低濃度不純物添加は、TFTのオフリーク電流を抑制するためのLDD(Light Doped Drain)領域を形成するためのものであり、添加した不純物濃度によってオフリーク電流は変わる。従って、規定以下のオフリーク電流となるように、不純物の添加量は適宜変更すればよい。本実施例では、n型不純物として燐を用いているが、これに限らず他のものでもよい。
【0052】
次に、レジストマスク1525〜1527および導電性膜1514bをマスクとして高濃度のn型不純物の不純物添加を行う。なお、レジストマスク1525は半導体膜1502bおよびゲート電極1515を覆うように、レジストマスク1526は半導体膜1502cの一部(TFTのLDD領域となる部分)およびゲート電極1516を覆うように、レジストマスク1527は半導体膜1502dおよびゲート電極1507を覆うように形成されている。本実施例では、半導体膜1502aのうち上に導電性膜1514aが形成されていない部分、および半導体膜1502cのうち上にレジストマスク1526が形成されていない部分に1×1020atoms/cm3の高濃度の燐を添加した。同時に、半導体膜1502aのうち、上に導電性膜1514aが形成されている部分には1×1018atoms/cm3の低濃度の燐が添加されるようにした。これにより、高濃度の燐を含むソース(或いは、ドレイン)1523a、低濃度の燐を含む低濃度不純物領域1524bが形成される。これは、導電性膜1514aが形成されている部分と、形成されていない部分とで添加される不純物に対する阻止能が異なることを利用している。本実施例では、n型不純物として燐を用いているが、これに限らず他のものでもよい。
【0053】
次に、レジストマスク1530、1531および導電性膜1515b、1517bをマスクとして高濃度のp型不純物の不純物添加を行う。レジストマスク1530は半導体膜1502aおよびゲート電極1514を覆うように、レジストマスク1531は半導体膜1502cおよびゲート電極1516を覆うように形成されている。本実施例では、半導体膜1502b、1502dのうち上に導電性膜1515a、1517aが形成されていない部分に1×1020atoms/cm3の高濃度のボロンを添加されるようにし、ソース(或いは、ドレイン)1528a、1528bを形成した。同時に、半導体膜半導体膜1502b、1502dのうち上に導電性膜1515a、1517aが形成されている部分には1×1019atoms/cm3の低濃度のボロンが添加されるようにし、低濃度不純物領域1529a、1529bを形成した。本実施例では、p型不純物としてボロンを用いているが、これに限らず他のものでもよい。
【0054】
以上のようにして、TFT1550〜1553を作製する。TFT1550、1551は駆動用回路用TFTであり、TFT1552、TFT1553は発光素子駆動用TFTである。
【0055】
次に、添加した不純物を活性化するための熱処理を行う。本実施例では、酸素濃度が0.1ppm以下の窒素雰囲気で550℃、4時間のファーネスによる熱処理を行った。なお、酸素濃度が0.1ppm以下の窒素雰囲気中で熱処理を行うのは、ゲート電極1514〜1517が酸化されるのを防止するためである。なお、TFT1550〜1553の上に酸化珪素膜などの絶縁性を有する膜を形成し、ゲート電極1514〜1517の酸化を防止する方法を用いるのであれば、酸素濃度は0.1ppm以上1ppm以下でもよい。またファーネス以外にレーザーによる活性化、またはRTA(Rapid Thermal Anneal)法など他の方法を用いてもよい。
【0056】
次に、TFT1550〜1553を覆うように大気圧及び大気圧近傍下でプラズマ処理により層間絶縁膜1532を形成する。本実施例では、100nmの膜厚の窒化酸化珪素膜(SiNO)を成膜して形成した。なお、窒化酸化珪素膜に限らず他の絶縁性を有する膜を用いて形成してもよい。膜厚も上記の値に限らず誘電率などを考慮し適宜変更して構わない。
【0057】
次に、半導体層のダングリングボンドを終端化するための水素化を行う。本実施例では、100%の水素雰囲気中で、410℃、1時間の熱処理を施し水素化を行った。熱処理による水素化以外に、大気圧及び大気圧近傍下でプラズマ処理による水素化を行ってもよい。
【0058】
次に、層間絶縁膜1532の上に大気圧及び大気圧近傍下でプラズマ処理により層間絶縁膜1533を形成する。本実施例では、1.2μmの膜厚の酸化珪素膜を成膜した後、さらにCMP(Chemical Mechanical Polishing)により研磨して表面を平坦化して層間絶縁膜1533を形成した。なお、酸化珪素膜に限らず他の絶縁性を有する膜を用いて形成してもよい。膜厚も上記の値に限らず誘電率や平坦化による膜減り量などを考慮し適宜変更して構わない。
【0059】
次に、層間絶縁膜1533の上に、さらに大気圧及び大気圧近傍下でプラズマ処理により層間絶縁膜1534を形成する。本実施例では、600nmの膜厚の酸化珪素膜を成膜し、層間絶縁膜1534を形成した。なお、酸化珪素膜に限らず他の絶縁性を有する膜を用いて形成してもよい。膜厚も上記の値に限らず誘電率などを考慮し適宜変更して構わない。
【0060】
次に、ソース(或いは、ドレイン)1523a、1523b、1528a、1528bに達するコンタクトホールをパターニングおよびエッチングにより形成する。本実施例では、パターニング後、層間絶縁膜1533、1534をフッ酸含有溶液を用いた湿式方法によりエッチングし、続けて乾式方法により層間絶縁膜1532をエッチングしてコンタクトホールを形成した。
【0061】
次に、TFT1550〜1553に電気的信号を伝達するための配線、ソース(或いは、ドレイン)電極および発光素子の陽極を形成する。
【0062】
コンタクトホールを形成後、層間絶縁膜1534の上にチタン、アルミニウム、チタンを順に積層し導電性膜1535aを形成する。本実施例では、スパッタ法を用いてチタン100nm、アルミニウム350nm、チタン100nmを形成する。
【0063】
次に、フォトリソグラフィー法を用いたパターニングにより形成したレジストマスクをマスクとして導電性膜1535a選択的にエッチングして加工し、導電性膜1536a、1537a、1538a、1539a、1540a、1541aを形成する。
【0064】
次に、導電性膜1536a、1537a、1538a、1539a、1540a、1541aを被覆するように、第2の導電性膜1535bを形成する。本実施例では、スパッタ法を用いて非晶質のITO(Indium Tin Oxide)を20nmの膜厚で成膜し、第2の導電性膜を形成した。
【0065】
次に、フォトリソグラフィー法を用いたパターニングにより形成したレジストマスクをマスクとして第2の導電性膜1535bを選択的にエッチングして加工した。
【0066】
次に、ITOを結晶化させるためのベークを行う。本実施例では、250℃、2時間のベークを行い第2の導電性膜1535bの材料である非晶質のITOを結晶化させた。
【0067】
以上のようにして、TFT1553のソース(或いは、ドレイン)1528bに電気的信号を伝達するためのソース電極と発光素子の電極とが一体となった電極1536が形成される。また、同時にTFT1550〜1552のソース(或いは、ドレイン)1523a、1523b、1528aに電気的信号を伝達するためのソース電極1538〜1541(但し、ソース電極1538〜1541は配線としても機能する。)、及び配線1537が形成される。
【0068】
次に、電極1536の一部(発光素子の陽極となる部分)が露出するように開口部を設けた絶縁膜1542を形成する。本実施例では、レジストをフォトリソグラフィー法を用いて加工し、1.4μmの膜厚の絶縁膜1542を形成した。なお、レジスト以外にアクリル(感光性、非感光性のいずれも含む)やポリイミド(感光性、非感光性のいずれも含む)等の有機樹脂材料や、酸化珪素膜などの無機材料を用いて形成してもよい。なお、本実施例では、絶縁膜1542のエッジ部は角張っておらず丸みを帯びた形状をしている。また、絶縁膜1542の開口部において露出した電極1536は、発光素子の陽極1543として機能する。
【0069】
次に、陽極1543の上に有機化合物層を蒸着法により形成する。
【0070】
まず、TFTアレイ基板に残留している水分を除去するためのベークや紫外線照射などの前処理を行う。
【0071】
次に、正孔注入層としてCuPcを20nm、正孔輸送層としてα−NPDを40nm、発光層として0.3%のDMQdを含有するAlq3を37.5nm、電子輸送層としてAlq3を37.5nmの膜厚で積層し、有機化合物層1538とした。
【0072】
なお、有機化合物層を形成するための材料や膜厚などは上記のものに限らず他の公知の材料を用いても構わない。また、多色発光とするために、積層構造、材料等の異なる有機化合物層を複数形成しても構わない。
【0073】
次に、発光素子の電極1545を形成する。発光素子の電極1545は、フッ化カルシウム(CaF2)と数%のLiを含有したアルミニウム(Al−Li)を積層して形成する。
【0074】
以上のようにして、発光素子の電極1545,有機化合物層1544、発光素子の電極1539が積層した発光素子1546が形成される。
【0075】
次に、発光素子1546を保護するための保護膜1547を形成する。本実施例では、スパッタ法により窒化珪素膜を形成し、保護膜1547を形成した。なお、窒化珪素膜以外にも、DLC(Diamond like Carbon)など、他の材料を用いて形成してもよい。
【0076】
さらに、公知の方法を用いて、封止基板およびFPCを装着する。本実施例においては、封止基板に乾燥剤を取り付ける。
【0077】
以上のようにして、本発明の半導体装置の半導体装置の作製方法を用いた表示装置を作製する。
【0078】
[実施例2]
本実施例では、本発明を適用して作製した上面発光型のアクティブマトリクス型ELディスプレイについて図9を用いて説明する。このような上面発光型のアクティブマトリクス型ELディスプレイは、反射膜を設けているため、採光効率が良い。また発光素子の電極とソース電極、配線を同時に形成しているため、生産に係るコストが低減される。さらに、製造工程において、層間絶縁膜がエッチングされたり、アルミニウムがヒロックを生じたりすることにより形成される凹凸も考慮し、これらの凹凸に起因した発光素子の不良を抑制できる構造となっているため、歩留まりが向上する。
【0079】
図9(A)は、発光装置を示す上面図、図9(B)は図9(A)をA−A’で切断した断面図である。点線で示された2001はソース信号線駆動回路、2002は画素部、2003はゲート信号線駆動回路である。また、2004は封止基板、2005はシール剤であり、2004は封止基板とシール剤2005で囲まれた内側は、空間になっている。
【0080】
2008(2008a、2008b)はソース信号線駆動回路2001及びゲート信号線駆動回路2003に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)2009からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。
【0081】
断面構造について図9(B)を用いて説明する。基板2010上には駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路2001と画素部2002が示されている。なお、ソース信号線駆動回路2001はnチャネル型TFTとpチャネル型TFTとを組み合わせたCMOS回路が形成される。また、駆動回路を形成するTFTは、公知のCMOS回路、PMOS回路もしくはNMOS回路で形成しても良い。また、本実施例では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。また、画素部2002は発光素子駆動用TFT2020に電気的信号を伝達するためのソース電極と発光素子2030の陽極が一体となった電極を含む複数の画素により形成される。
【0082】
陰極および陽極は接続配線を経由してFPCに電気的に接続されている。なお、図9(B)においては、陽極とFPC2009が接続配線2008を経由して電気的に接続されている。
【0083】
発光素子2030を封止するためにシール剤2005により封止基板2004を貼り合わせる。なお、封止基板2004と発光素子2030との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、シール剤2005の内側の空間2007には窒素等の不活性気体が充填されている。なお、シール剤2005としてはエポキシ系樹脂を用いるのが好ましい。また、シール剤2005はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間2007の内部に酸素や水を吸収する効果をもつ物質を含有させてもよい。
【0084】
また、本実施例では封止基板2004を構成する材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。また、シール剤2005を用いて封止基板2004を接着した後、さらに側面(露呈面)を覆うようにシール剤で封止することも可能である。
【0085】
以上のようにして発光素子を空間2007に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【0086】
なお、nチャネル型TFT、pチャネル型TFT,発光素子駆動用TFTについては、特に限定はなく、シングルドレイン構造、LDD構造、シングルゲート構造、ダブルゲート構造等いずれの構造も適用可能である。
【0087】
[実施例3]
本発明を実施して形成されたTFTは様々な電気光学装置(代表的にはアクティブマトリクス型液晶ディスプレイ等)に用いることができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本発明を実施できる。
【0088】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、パーソナルコンピュータ、携帯情報端末機器(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図10に示す。
【0089】
図10(A)はパーソナルコンピュータであり、本体601、画像入力部602、表示部603、キーボード604等を含む。本発明を画像入力部602、表示部603やその他の信号制御回路に適用することができる。
【0090】
図10(B)はビデオカメラであり、本体605、表示部606、音声入力部607、操作スイッチ608、バッテリー609、受像部610等を含む。本発明を表示部606やその他の信号制御回路に適用することができる。
【0091】
図10(C)はディスプレイであり、本体612、支持台613、表示部614等を含む。本発明は表示部614に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。
【0092】
図10(D)はゴーグル型ディスプレイであり、本体615、表示部616、アーム部617等を含む。本発明は表示部616やその他の信号制御回路に適用することができる。
【0093】
図10(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体618、表示部619、スピーカー部620、記録媒体621、操作スイッチ622等を含む。なお、このプレーヤーは記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部619やその他の信号制御回路に適用することができる。
【0094】
図10(F)はデジタルカメラであり、本体623、表示部624、接眼部625、操作スイッチ626、受像部(図示しない)等を含む。本発明を表示部624やその他の信号制御回路に適用することができる。
【0095】
図10(G)は携帯電話であり、表示用パネル627、操作用パネル628、接続部629、センサー内蔵ディスプレイ630、音声出力部631、操作キー632、電源スイッチ633、音声入力部634、アンテナ635等を含む。本発明をセンサー内蔵ディスプレイ630、音声出力部631、音声入力部634やその他の信号制御回路に適用することができる。
【0096】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【0097】
本実施例では、被処理物の複数回の表面処理を同一の処理室で連続的に行うことができる。そのため、作製工程における所要時間が減少し、生産性が向上する。また、異なる処理室で各々の表面処理を行う場合に比べて、作製工程が簡略化するため、製造歩留まりが改善され、製造コストが低減する。
【0098】
【発明の効果】
上記構成を有する本発明は、製造ラインの省スペ−ス化、効率化が図れ、表示パネルの製造で大幅な品質向上、生産性向上、製造コスト低減に貢献し、地球環境に適応した表示装置の作製方法を提供することができる。また、生産に連結したインライン処理が可能な大気圧方式のため、高速、連続処理が可能である。更に所望の箇所に必要な量の材料のみを用いればよいため、無駄な材料が僅かとなることから材料の利用効率の向上、さらには作製費用の削減を実現する。
【図面の簡単な説明】
【図1】被膜形成手段又は被膜除去手段におけるノズル体の構成を示す図。
【図2】被膜形成手段又は被膜除去手段におけるノズル体の概念図。
【図3】表示装置の製造工程を示す図であり、ベルトコンベア式を用いる一例を示す図。
【図4】アクティブマトリクス基板の作製工程を示す図。
【図5】アクティブマトリクス基板の作製工程を示す図。
【図6】アクティブマトリクス基板の作製工程を示す図。
【図7】アクティブマトリクス基板の作製工程を示す図。
【図8】アクティブマトリクス基板の作製工程を示す図。
【図9】表示装置を示す図。
【図10】本実施例2の電子機器の一例を示す図。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a cleaning method performed at or near atmospheric pressure, a method for forming a thin film, an addition of a metal catalyst, and a method for forming and removing a gettering thin film. Further, the present invention relates to a semiconductor manufacturing apparatus for forming and removing a thin film.
[0002]
[Prior art]
In recent years, research on a high-performance semiconductor device using a thin film transistor (specifically, a liquid crystal display device, an EL display device, and other display devices) has been advanced. In particular, in a semiconductor device that requires high speed and high functionality, it is necessary to realize a thin film transistor having high mobility (hereinafter, referred to as a TFT). As a method for improving the crystallinity of the semiconductor film, A metal element for promoting the crystallinity of an amorphous silicon film typified by a nickel element (Ni) (hereinafter simply referred to as a metal element) is added to the film, and the film is formed or coated (to form a metal element together). Then, a crystallization step of heating to form a crystalline semiconductor film is performed.
[0003]
In such a crystallization step, by using a metal element which promotes crystallization represented by Ni, a crystalline semiconductor film having a large grain size can be obtained, and further, the probability that the grain boundaries are connected to each other is reduced. A crystalline semiconductor film which is high and has few intragranular defects is obtained.
[0004]
On the other hand, thin film transistors (TFTs) formed using thin films on insulating surfaces are widely applied to integrated circuits and the like, and are often used as switching elements. Among them, the display panel using a TFT has been increasingly used for a large display device, and the demand for a higher definition, a higher aperture ratio, a higher reliability, and a larger size of a screen size is increasing. I have.
[0005]
[Problems to be solved by the invention]
In order to respond to the demand for larger screens such as liquid crystal televisions, it is necessary to increase the manufacturing equipment for the film formation process, etching process, cleaning process, and exposure process according to the screen size. An apparatus having a high vacuum function has a problem that the manufacturing cost of the apparatus increases as the screen size increases.
[0006]
Not only a thin film transistor formed of an amorphous semiconductor film but also a crystalline semiconductor film having a high electron mobility is used for a portion having a high function such as a driving circuit other than a display portion of a display device. There is a request to be expanded.
[0007]
In addition, there is also a problem that a thin film transistor (TFT) uses a considerably large amount of pure water in manufacturing an integrated circuit in a clean room, and the cost of supplying the pure water in the clean room is also increasing. .
[0008]
Therefore, an object of the present invention is to reduce the amount of pure water used in manufacturing a thin film transistor (TFT) using a crystalline semiconductor film, to simplify a manufacturing process and an apparatus used for the same, and to reduce a manufacturing cost. .
[0009]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention takes the following measures.
[0010]
A cleaning process is performed by a glow discharge plasma process and a UV process between a pair of electrodes on an insulating surface under atmospheric pressure or a pressure close to atmospheric pressure. An inert gas such as He, Ne, Ar, Kr, or Xe, or any one of oxygen, nitrogen, and hydrogen is used as the gas for the cleaning treatment. As a power supply for supplying power to the electrodes, a DC power supply or a high-frequency power supply can be applied. When a DC power supply is used, it is preferable to supply power intermittently in order to stabilize discharge, and it is preferable that the frequency be 50 Hz to 100 kHz and the pulse duration be 1 to 1000 μsec. A base of an insulating film is formed on the insulating surface by a glow discharge plasma treatment between a pair of electrodes under a pressure near the atmospheric pressure, and an amorphous silicon film is continuously formed on a lower surface of the insulating film. A metal element is added by a method of performing glow discharge plasma treatment between electrodes containing a metal element that promotes crystallization on the amorphous silicon film, and the amorphous silicon film is heated to form a crystalline silicon film. To form. As the electrode of the same element as the metal element, one or a plurality of elements selected from Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au are used. As a process gas, an inert gas such as He, Ne, Ar, Kr, or Xe, or any one of oxygen, nitrogen, and hydrogen is used.
[0011]
After the heat treatment, a glow discharge plasma treatment is performed between the pair of electrodes on the crystalline semiconductor film at atmospheric pressure or a pressure close to atmospheric pressure to remove a natural oxide film on the surface of the semiconductor film and to provide water repellency. Perform processing. A reducing gas such as hydrogen is used as the gas for the cleaning treatment. If necessary, an inert gas such as He, Ne, Ar, Kr, or Xe, or any of oxygen and nitrogen may be used as the diluent gas. The crystalline silicon film is irradiated with excimer laser light of XeCl (308 nm). A cleaning process is performed on the crystalline semiconductor film by a glow discharge plasma process and a UV process between a pair of electrodes under an atmospheric pressure or a pressure near the atmospheric pressure. An object of the present invention is to provide hydrophilicity by using an inert gas such as He, Ne, Ar, Kr, or Xe, or any of oxygen and nitrogen as the gas for the cleaning treatment. An amorphous silicon film is formed on the crystalline silicon by glow discharge plasma treatment between a pair of electrodes under an atmospheric pressure or a pressure close to the atmospheric pressure, and the amorphous film is heated to perform gettering. The amorphous film is etched at or near atmospheric pressure to remove metal impurities used for crystal growth from the crystalline semiconductor film.
[0012]
The steps of cleaning, film formation, addition of a metal catalyst, heat treatment, laser irradiation, and etching are performed continuously or linearly or at a plurality of plasma generating means or substrates under atmospheric pressure or near atmospheric pressure. The processing is performed by moving the processing object. This process does not require a vacuum facility, so that productivity can be improved and manufacturing cost can be reduced. The atmospheric pressure or the pressure near the atmospheric pressure in each step described above is 1.30 × 10 1 ~ 1.31 × 10 5 Pa may be used. Dry cleaning is capable of high-level cleaning of organic contamination to the atomic level in submicron microstructures where it is difficult to penetrate chemicals. Further, by performing the cleaning by the dry method, the amount of pure water used can be largely saved, the production cost can be reduced, there is no waste liquid treatment, and there is an advantage that the environmental load is small.
[0013]
The present invention having the above-described structure can reduce the space and efficiency of a manufacturing line, contribute to significant quality improvement, productivity improvement and manufacturing cost reduction in display panel manufacturing, and is a display device adapted to the global environment. Can be provided. In addition, because of the atmospheric pressure system capable of in-line processing linked to production, high-speed, continuous processing is possible. Further, since only a necessary amount of material needs to be used at a desired location, the amount of useless material is reduced, so that the use efficiency of the material is improved, and the manufacturing cost is reduced.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that the form and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention is not construed as being limited to the description of the embodiments below. Note that, in the structures of the present invention described below, the same reference numerals are used in different drawings.
[0015]
First, as a feature of the present invention, a cleaning treatment, a film formation treatment, a metal catalyst addition treatment, a heat treatment, and an etching treatment are performed at or near atmospheric pressure. Therefore, an example of a plasma processing apparatus used in the present invention will be described with reference to the drawings.
[0016]
FIG. 1 shows a nozzle configuration of an apparatus for performing a cleaning process, a film formation process, a metal catalyst addition process, and an etching process at or near atmospheric pressure. The
[0017]
Further, a configuration in which the gas purification means 112 is provided between the gas supply means 103 and the gas discharge means 106 to circulate the gas may be incorporated. By incorporating such a configuration, gas consumption can be reduced. Further, the gas discharged from the
[0018]
In order to maintain stable discharge at or near atmospheric pressure, the distance between the nozzle body and the object to be processed is preferably 50 mm or less, and more preferably 10 mm or less.
[0019]
It is most preferable that the shape of the nozzle body be a coaxial cylindrical shape centered on the
[0020]
Next, FIG. 2 showing the nozzle shape will be described. FIG. 2A includes a
[0021]
The
[0022]
The selection of the processing gas uses an inert gas such as He, Ne, Ar, Kr, or Xe or any one of oxygen, nitrogen, and hydrogen for the purpose of cleaning. When an amorphous film is formed, a silicide gas represented by silane may be used. When a base silicon nitride film or a silicon oxide film is formed, an oxide gas such as nitrous oxide or a nitride gas may be mixed with a silicide gas. For the purpose of etching a semiconductor film such as silicon, carbon tetrafluoride (CF 4 ), Nitrogen trifluoride (NF 3 ), Sulfur hexafluoride (SF 6 ), Other fluoride gases and oxygen (O 2 ) May be used in appropriate combination. In order to stably maintain the discharge, these fluoride gases may be diluted with a rare gas such as helium, argon, krypton, or xenon.
[0023]
As a gas used to form the gas curtain, a rare gas such as helium, argon, krypton, or xenon, or an inert gas such as nitrogen is used. Due to this gas curtain function, the reaction space in which the plasma-treated processing gas acts on the object to be processed is surrounded by the above-mentioned inert gas and cut off from the surrounding atmosphere.
[0024]
Atmospheric pressure or a pressure near the atmospheric pressure is 1.30 × 10 1 ~ 1.31 × 10 5 Pa may be used. Of these, in order to maintain the reaction space at a pressure lower than the atmospheric pressure, the nozzle body and the substrate to be processed may be held in a reaction chamber forming a closed space, and the reduced pressure may be maintained by an exhaust unit. Even in this case, it is effective to provide a gas curtain mechanism for selective processing.
[0025]
Next, a method for forming a crystallized silicon film at or near atmospheric pressure will be described with reference to FIG.
[0026]
FIG. 3 shows a belt-conveyor configuration in which a
[0027]
The processing steps will be described. First, using an inert gas such as He, Ne, Ar, Kr, or Xe or oxygen, nitrogen, or hydrogen under atmospheric pressure or near atmospheric pressure using the nozzle 300 over a light-transmitting substrate, Glow discharge plasma processing is performed to perform cleaning. After cleaning, a silicon nitride film, a silicon oxide film, and an amorphous silicon film are continuously formed by the same nozzle.
[0028]
Next, using the
[0029]
Then, heat treatment is performed by the heating means 302 to crystallize the amorphous silicon film. By adding a metal catalyst, crystallization can be performed at a lower temperature and in a shorter time than in the case where no catalytic metal is used. As a heating means, a furnace anneal or a Halongen lamp can be used.
[0030]
Next, the natural oxide film of the crystallized silicon film is removed by plasma treatment at or near atmospheric pressure using the
[0031]
[0032]
Then, a cleaning process is performed on the crystalline semiconductor film by the
[0033]
Further, the amorphous film is gettered by the heating means 306. The heating means is performed in the same manner as in 302.
[0034]
Then, the amorphous silicon film on which the metal catalyst has been gettered is etched by a plasma process using the nozzle 307 under atmospheric pressure or near atmospheric pressure. The gas introduced is carbon tetrafluoride (CF 4 ), Nitrogen trifluoride (NF 3 ), Sulfur hexafluoride (SF 6 ), Other fluoride gases and oxygen (O 2 ) May be used in appropriate combination. In order to stably maintain the discharge, these fluoride gases may be diluted with a rare gas such as helium, argon, krypton, or xenon. Then, the natural oxide film is continuously etched using a reducing gas such as hydrogen. As a method of etching, a natural oxide film may be removed by wet etching with an alkaline solution such as a developing solution and hydrofluoric acid.
[0035]
As described above, a crystalline silicon film could be formed at atmospheric pressure or a pressure close to atmospheric pressure by using a method such as film formation using plasma, etching, cleaning, and addition of a catalytic metal. Although the plasma irradiation has been described by the linear processing, it may be locally processed in a needle shape as shown in FIG.
[0036]
【Example】
[Example 1]
An embodiment of the present invention will be described with reference to FIGS. Here, a method for simultaneously manufacturing a pixel portion and a TFT (an n-channel TFT and a p-channel TFT) of a driver circuit provided around the pixel portion over the same substrate will be described in detail. All film formation, cleaning, and etching are performed by plasma processing at or near atmospheric pressure.
[0037]
The size of the
[0038]
Next,
.
[0039]
In this embodiment, an amorphous silicon film having a thickness of 55 nm is formed as an amorphous semiconductor film by a plasma treatment under atmospheric pressure and near atmospheric pressure. In addition to the amorphous silicon film, amorphous silicon germanium (Si 1-X Ge X (X = 0.0001 to 0.02) may be used. Alternatively, instead of crystallizing an amorphous semiconductor film to obtain a crystalline semiconductor film, a crystalline semiconductor film may be formed. The film thickness is not limited to the above film thickness, and may be changed as appropriate.
[0040]
Next, a metal catalyst such as Ni is added to the
[0041]
Next, an inert gas such as He, Ne, Ar, Kr, or Xe, or any of oxygen and nitrogen is used for the crystalline semiconductor film at or near atmospheric pressure. In this embodiment, the surface is made hydrophilic by plasma treatment with oxygen. After the hydrophilic treatment, an amorphous silicon film is formed to a thickness of 20 to 150 nm on the crystalline semiconductor film. The amorphous silicon film may be obtained by mixing silane with an inert gas such as Ar.
[0042]
After the amorphous silicon film is formed, heat treatment is performed at 750 ° C. for 180 seconds using a halogen lamp to perform gettering. For the heat treatment, a furnace may be used.
[0043]
Then, the amorphous silicon film is etched at or near atmospheric pressure. The gas is carbon tetrafluoride (CF 4 ), Nitrogen trifluoride (NF 3 ), Sulfur hexafluoride (SF 6 ), Other fluoride gases and oxygen (O 2 ) May be used in appropriate combination. In order to stably maintain the discharge, these fluoride gases may be diluted with a rare gas such as helium, argon, krypton, or xenon. Then, the natural oxide film is continuously etched using a reducing gas such as hydrogen. As a method of etching, a natural oxide film may be removed by wet etching with an alkaline solution such as a developing solution and hydrofluoric acid. By the above steps, the impurity metal used in the crystallization could be removed from the crystallized silicon film.
[0044]
Next, the crystalline silicon film was processed into a desired shape by patterning and etching by photolithography to form
[0045]
Note that before or after the
[0046]
Next, a
[0047]
Next, a
[0048]
Next, the
[0049]
Next, the
[0050]
As described above, the
[0051]
Next, using the
[0052]
Next, high-concentration n-type impurities are added using the resist
[0053]
Next, high-concentration p-type impurities are added using the resist
[0054]
As described above,
[0055]
Next, heat treatment for activating the added impurities is performed. In this embodiment, heat treatment was performed at 550 ° C. for 4 hours in a nitrogen atmosphere having an oxygen concentration of 0.1 ppm or less. The heat treatment is performed in a nitrogen atmosphere having an oxygen concentration of 0.1 ppm or less in order to prevent the
[0056]
Next, an
[0057]
Next, hydrogenation for terminating dangling bonds in the semiconductor layer is performed. In this example, hydrogenation was performed by performing a heat treatment at 410 ° C. for one hour in a 100% hydrogen atmosphere. In addition to hydrogenation by heat treatment, hydrogenation by plasma treatment may be performed at or near atmospheric pressure.
[0058]
Next, an
[0059]
Next, an
[0060]
Next, a contact hole reaching the source (or drain) 1523a, 1523b, 1528a, 1528b is formed by patterning and etching. In this embodiment, after patterning, the
[0061]
Next, a wiring for transmitting an electric signal to the
[0062]
After forming the contact hole, titanium, aluminum, and titanium are sequentially stacked on the
[0063]
Next, the
[0064]
Next, a second conductive film 1535b is formed so as to cover the
[0065]
Next, the second conductive film 1535b was selectively etched using a resist mask formed by patterning using photolithography as a mask.
[0066]
Next, baking for crystallizing ITO is performed. In this example, baking was performed at 250 ° C. for 2 hours to crystallize amorphous ITO as a material of the second conductive film 1535b.
[0067]
As described above, the
[0068]
Next, an insulating
[0069]
Next, an organic compound layer is formed over the
[0070]
First, pretreatment such as baking or ultraviolet irradiation for removing moisture remaining on the TFT array substrate is performed.
[0071]
Next, CuPc was 20 nm as a hole injection layer, α-NPD was 40 nm as a hole transport layer, Alq3 containing 0.3% DMQd was 37.5 nm as a light emitting layer, and Alq3 was 37.5 nm as an electron transport layer. To form an organic compound layer 1538.
[0072]
The material and film thickness for forming the organic compound layer are not limited to those described above, and other known materials may be used. In addition, a plurality of organic compound layers having different laminated structures, materials, and the like may be formed in order to emit multicolor light.
[0073]
Next, an
[0074]
As described above, a light-emitting
[0075]
Next, a
[0076]
Further, the sealing substrate and the FPC are mounted by using a known method. In this embodiment, a desiccant is attached to the sealing substrate.
[0077]
As described above, a display device is manufactured using the method for manufacturing a semiconductor device of the semiconductor device of the present invention.
[0078]
[Example 2]
Example 1 In this example, a top emission active matrix EL display manufactured by applying the present invention will be described with reference to FIGS. Such a top emission type active matrix EL display is provided with a reflective film, and thus has a high lighting efficiency. Further, since the electrode of the light emitting element, the source electrode, and the wiring are formed at the same time, the production cost is reduced. Further, in the manufacturing process, the structure is such that irregularities formed by etching of the interlayer insulating film or hillocks of aluminum are taken into consideration, and defects of the light emitting element due to these irregularities can be suppressed. , And the yield is improved.
[0079]
FIG. 9A is a top view illustrating a light-emitting device, and FIG. 9B is a cross-sectional view of FIG. 9A taken along a line AA ′. Reference numeral 2001 denotes a source signal line driver circuit, 2002 denotes a pixel portion, and 2003 denotes a gate signal line driver circuit.
[0080]
Reference numerals 2008 (2008a and 2008b) denote wirings for transmitting signals input to the source signal line driver circuit 2001 and the gate signal line driver circuit 2003, and a video signal from an FPC (flexible printed circuit) 2009 serving as an external input terminal. Receive a clock signal. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. The light-emitting device in this specification includes not only the light-emitting device main body but also a state in which an FPC or a PWB is attached thereto.
[0081]
A cross-sectional structure is described with reference to FIG. A driver circuit and a pixel portion are formed over the
[0082]
The cathode and anode are electrically connected to the FPC via connection wiring. Note that in FIG. 9B, the anode and the
[0083]
In order to seal the light-emitting element 2030, a sealing
[0084]
In this embodiment, a plastic substrate made of FRP (Fiberglass-Reinforced Plastics), PVF (polyvinyl fluoride), mylar, polyester, acrylic, or the like is used as a material of the sealing
[0085]
By enclosing the light-emitting element in the
[0086]
The n-channel TFT, p-channel TFT, and TFT for driving a light-emitting element are not particularly limited, and any of a single-drain structure, an LDD structure, a single-gate structure, and a double-gate structure can be applied.
[0087]
[Example 3]
The TFT formed by implementing the present invention can be used for various electro-optical devices (typically, an active matrix type liquid crystal display and the like). That is, the present invention can be applied to all electronic devices in which these electro-optical devices and semiconductor circuits are incorporated as components.
[0088]
Examples of such electronic devices include a video camera, a digital camera, a head-mounted display (goggle type display), a personal computer, and a portable information terminal device (a mobile computer, a mobile phone, an electronic book, or the like). Examples of those are shown in FIG.
[0089]
FIG. 10A illustrates a personal computer, which includes a main body 601, an
[0090]
FIG. 10B illustrates a video camera, which includes a main body 605, a display portion 606, an audio input portion 607, operation switches 608, a battery 609, an image receiving portion 610, and the like. The present invention can be applied to the display portion 606 and other signal control circuits.
[0091]
FIG. 10C illustrates a display, which includes a
[0092]
FIG. 10D illustrates a goggle-type display, which includes a
[0093]
FIG. 10E illustrates a player using a recording medium on which a program is recorded (hereinafter, referred to as a recording medium), which includes a main body 618, a
[0094]
FIG. 10F illustrates a digital camera, which includes a
[0095]
FIG. 10G illustrates a mobile phone, which includes a
[0096]
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields.
[0097]
In this embodiment, a plurality of surface treatments of an object to be processed can be continuously performed in the same processing chamber. Therefore, the time required for the manufacturing process is reduced, and the productivity is improved. Further, as compared with the case where each surface treatment is performed in a different processing chamber, the manufacturing process is simplified, so that the manufacturing yield is improved and the manufacturing cost is reduced.
[0098]
【The invention's effect】
The present invention having the above-described structure can reduce the space and efficiency of a manufacturing line, contribute to significant quality improvement, productivity improvement and manufacturing cost reduction in display panel manufacturing, and is a display device adapted to the global environment. Can be provided. In addition, because of the atmospheric pressure system capable of in-line processing linked to production, high-speed, continuous processing is possible. Further, since only a necessary amount of material needs to be used at a desired location, the amount of useless material is reduced, so that the use efficiency of the material is improved, and the manufacturing cost is reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a nozzle body in a film forming means or a film removing means.
FIG. 2 is a conceptual diagram of a nozzle body in a film forming unit or a film removing unit.
FIG. 3 is a diagram illustrating a manufacturing process of the display device, illustrating an example using a belt conveyor system.
FIG. 4 is a diagram showing a manufacturing process of an active matrix substrate.
FIG. 5 illustrates a manufacturing process of an active matrix substrate.
FIG. 6 illustrates a manufacturing process of an active matrix substrate.
FIG. 7 is a diagram illustrating a manufacturing process of an active matrix substrate.
FIG. 8 is a diagram illustrating a manufacturing process of an active matrix substrate.
FIG. 9 illustrates a display device.
FIG. 10 is a diagram illustrating an example of an electronic apparatus according to a second embodiment.
Claims (11)
前記非晶質構造を有する半導体膜上に、大気圧又は大気圧近傍圧力下で、該半導体膜の結晶化を助長する金属元素を含む電極間に生成されたグロ−放電プラズマにより、該金属元素を添加する工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する工程と、
を含むことを特徴とする半導体装置の作製方法。Forming a semiconductor film having an amorphous structure;
On the semiconductor film having the amorphous structure, at atmospheric pressure or a pressure close to atmospheric pressure, glow discharge plasma generated between electrodes containing a metal element that promotes crystallization of the semiconductor film causes the metal element A step of adding
Heating the semiconductor film having an amorphous structure to form a semiconductor film having a crystalline structure;
A method for manufacturing a semiconductor device, comprising:
前記結晶構造を有する半導体膜上に、大気圧もしくは大気圧近傍圧力下で、
一対の電極間に生成されたグロ−放電プラズマによって非晶質構造を有する第2の半導体膜を形成する工程と、
前記非晶質構造を有するの第2の半導体膜を加熱してゲッタリングを行う工程と、
前記非晶質構造を有する第2の半導体膜を除去する工程と、
を含むことを特徴とする半導体装置の作製方法。In claim 1,
On the semiconductor film having the crystal structure, under atmospheric pressure or near atmospheric pressure,
Forming a second semiconductor film having an amorphous structure by glow discharge plasma generated between the pair of electrodes;
Heating the second semiconductor film having an amorphous structure to perform gettering;
Removing the second semiconductor film having the amorphous structure;
A method for manufacturing a semiconductor device, comprising:
大気圧もしくは大気圧近傍圧力下で連続的に前記絶縁膜上に非晶質構造を有する半導体膜を形成する工程と、
大気圧又は大気圧近傍圧力下で、前記非晶質構造を有する半導体膜に対して該半導体膜の結晶化を助長する金属元素を含む電極間に生成されたグロ−放電プラズマにより、該金属元素を添加する工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する工程とを有し、
大気圧及び大気圧近傍圧力下で、前記全工程を連続的に処理することを特徴とする半導体装置の作製方法。A step of forming an insulating film on an insulating surface by glow discharge plasma generated between a pair of electrodes under an atmospheric pressure or a pressure near the atmospheric pressure;
Forming a semiconductor film having an amorphous structure on the insulating film continuously at atmospheric pressure or near atmospheric pressure;
At atmospheric pressure or near atmospheric pressure, a glow discharge plasma generated between electrodes containing a metal element for promoting crystallization of the semiconductor film with respect to the semiconductor film having the amorphous structure, A step of adding
Heating the semiconductor film having an amorphous structure to form a semiconductor film having a crystalline structure,
A method for manufacturing a semiconductor device, wherein the whole process is continuously performed under an atmospheric pressure and a pressure near the atmospheric pressure.
前記絶縁膜上に非晶質構造を有する半導体膜を形成する工程と、
前記非晶質構造を有する半導体膜上に、該半導体膜の結晶化を助長する金属元素を含む電極間に生成されたグロ−放電プラズマにより、該金属元素を添加する工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する工程と、
前記結晶構造を有する半導体膜にレ−ザ−光を照射する工程とを有し、
大気圧及び大気圧近傍圧力下で、前記全工程を連続的に処理することを特徴とする半導体装置の作製方法。Forming an insulating film on the insulating surface by glow-discharge plasma generated between a pair of electrodes under atmospheric pressure or near atmospheric pressure;
Forming a semiconductor film having an amorphous structure on the insulating film;
On the semiconductor film having the amorphous structure, a step of adding the metal element by glow discharge plasma generated between electrodes including a metal element that promotes crystallization of the semiconductor film,
Heating the semiconductor film having an amorphous structure to form a semiconductor film having a crystalline structure;
Irradiating the semiconductor film having the crystal structure with laser light;
A method for manufacturing a semiconductor device, wherein the whole process is continuously performed under an atmospheric pressure and a pressure near the atmospheric pressure.
前記絶縁膜上に非晶質構造を有する半導体膜を形成する工程と、
大気圧もしくは大気圧近傍圧力下で、前記非晶質構造を有する半導体膜上に対して該半導体膜の結晶化を助長する金属元素を含む電極間に生成されたグロ−放電プラズマにより、該金属元素を添加する工程と、
その後、前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する工程と、
前記結晶構造を有する半導体膜にレ−ザ−光を照射する工程と、
前記結晶構造を有する半導体膜に一対の電極間に生成されたグロ−放電プラズマによって非晶質構造を有する第2の半導体膜を成膜する工程と、
前記非晶質構造を有するの第2の半導体膜を加熱してゲッタリングを行う工程と、
前記非晶質構造を有する第2の半導体膜を除去する工程と、
を含むことを特徴とする半導体装置の作製方法。Forming an insulating film on the insulating surface by glow-discharge plasma generated between a pair of electrodes under atmospheric pressure or near atmospheric pressure;
Forming a semiconductor film having an amorphous structure on the insulating film;
At atmospheric pressure or near atmospheric pressure, a glow discharge plasma generated between electrodes containing a metal element that promotes crystallization of the semiconductor film on the semiconductor film having the amorphous structure causes Adding an element,
Thereafter, heating the semiconductor film having an amorphous structure to form a semiconductor film having a crystalline structure;
Irradiating the semiconductor film having the crystal structure with laser light;
Forming a second semiconductor film having an amorphous structure on the semiconductor film having a crystalline structure by glow discharge plasma generated between a pair of electrodes;
Heating the second semiconductor film having an amorphous structure to perform gettering;
Removing the second semiconductor film having the amorphous structure;
A method for manufacturing a semiconductor device, comprising:
大気圧近傍圧力下で、前記絶縁表面上に一対の電極間に生成されたグロ−放電プラズマによって絶縁膜を形成する工程と、
前記絶縁膜上に非晶質構造を有する半導体膜を形成する工程と、
大気圧もしくは大気圧近傍圧力下で、前記非晶質構造を有する半導体膜上に対して、該半導体膜の結晶化を助長する金属元素を含む電極間に生成されたグロ−放電プラズマにより、該金属元素を添加する工程と、
前記非晶質性の半導体膜を加熱して結晶構造を有する半導体膜を形成する工程と、
前記結晶構造を有する半導体膜にレ−ザ−光を照射する工程と、
前記結晶構造を有する半導体膜に一対の電極間に生成されたグロ−放電プラズマによって非晶質構造を有する第2の半導体膜を成膜する工程と、
前記非晶質構造を有するの第2の半導体膜を加熱してゲッタリングを行う工程と、
前記非晶質構造を有する第2の半導体膜を除去する工程と、
を含むことを特徴とする半導体装置の作製方法。Cleaning the insulating surface with a glow discharge plasma generated between a pair of electrodes and a UV treatment under an atmospheric pressure or a pressure close to the atmospheric pressure,
Forming an insulating film by glow discharge plasma generated between the pair of electrodes on the insulating surface under a pressure near atmospheric pressure;
Forming a semiconductor film having an amorphous structure on the insulating film;
Under an atmospheric pressure or a pressure close to the atmospheric pressure, a glow discharge plasma generated between electrodes including a metal element which promotes crystallization of the semiconductor film on the semiconductor film having the amorphous structure, A step of adding a metal element;
Heating the amorphous semiconductor film to form a semiconductor film having a crystalline structure;
Irradiating the semiconductor film having the crystal structure with laser light;
Forming a second semiconductor film having an amorphous structure on the semiconductor film having a crystalline structure by glow discharge plasma generated between a pair of electrodes;
Heating the second semiconductor film having an amorphous structure to perform gettering;
Removing the second semiconductor film having the amorphous structure;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003086237A JP2004296729A (en) | 2003-03-26 | 2003-03-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003086237A JP2004296729A (en) | 2003-03-26 | 2003-03-26 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296729A true JP2004296729A (en) | 2004-10-21 |
JP2004296729A5 JP2004296729A5 (en) | 2006-04-20 |
Family
ID=33400951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003086237A Withdrawn JP2004296729A (en) | 2003-03-26 | 2003-03-26 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004296729A (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101003157B1 (en) | 2008-07-02 | 2010-12-22 | (주)이루자 | Metal catalyst doping apparatus and method and method of manufacturing flat display device using the same |
WO2011125514A1 (en) * | 2010-03-31 | 2011-10-13 | 積水化学工業株式会社 | Etching method and device |
WO2011142125A1 (en) * | 2010-05-13 | 2011-11-17 | パナソニック株式会社 | Plasma processing device and method |
WO2013015187A1 (en) * | 2011-07-25 | 2013-01-31 | 日産化学工業株式会社 | Hydrogenation treatment method and hydrogenation treatment device |
JP2013527611A (en) * | 2010-05-11 | 2013-06-27 | ウルトラ ハイ バキューム ソリューションズ リミテッド ティー/エー ナインズ エンジニアリング | Method and apparatus for controlling surface texture modification of silicon wafers for photovoltaic cell devices |
WO2013154796A1 (en) * | 2012-04-13 | 2013-10-17 | Applied Materials, Inc. | Static deposition profile modulation for linear plasma source |
JPWO2012060325A1 (en) * | 2010-11-04 | 2014-05-12 | 日産化学工業株式会社 | Plasma annealing method and apparatus |
US8999104B2 (en) | 2010-08-06 | 2015-04-07 | Lam Research Corporation | Systems, methods and apparatus for separate plasma source control |
US9111729B2 (en) | 2009-12-03 | 2015-08-18 | Lam Research Corporation | Small plasma chamber systems and methods |
US9155181B2 (en) | 2010-08-06 | 2015-10-06 | Lam Research Corporation | Distributed multi-zone plasma source systems, methods and apparatus |
US9177762B2 (en) | 2011-11-16 | 2015-11-03 | Lam Research Corporation | System, method and apparatus of a wedge-shaped parallel plate plasma reactor for substrate processing |
US9190289B2 (en) | 2010-02-26 | 2015-11-17 | Lam Research Corporation | System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas |
US9449793B2 (en) | 2010-08-06 | 2016-09-20 | Lam Research Corporation | Systems, methods and apparatus for choked flow element extraction |
US9967965B2 (en) | 2010-08-06 | 2018-05-08 | Lam Research Corporation | Distributed, concentric multi-zone plasma source systems, methods and apparatus |
US10283325B2 (en) | 2012-10-10 | 2019-05-07 | Lam Research Corporation | Distributed multi-zone plasma source systems, methods and apparatus |
-
2003
- 2003-03-26 JP JP2003086237A patent/JP2004296729A/en not_active Withdrawn
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101003157B1 (en) | 2008-07-02 | 2010-12-22 | (주)이루자 | Metal catalyst doping apparatus and method and method of manufacturing flat display device using the same |
US9911578B2 (en) | 2009-12-03 | 2018-03-06 | Lam Research Corporation | Small plasma chamber systems and methods |
US9111729B2 (en) | 2009-12-03 | 2015-08-18 | Lam Research Corporation | Small plasma chamber systems and methods |
US9735020B2 (en) | 2010-02-26 | 2017-08-15 | Lam Research Corporation | System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas |
US9190289B2 (en) | 2010-02-26 | 2015-11-17 | Lam Research Corporation | System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas |
CN102834902A (en) * | 2010-03-31 | 2012-12-19 | 积水化学工业株式会社 | Etching method and device |
KR101283754B1 (en) | 2010-03-31 | 2013-07-08 | 세키스이가가쿠 고교가부시키가이샤 | Etching method and device |
JP2011216550A (en) * | 2010-03-31 | 2011-10-27 | Sekisui Chem Co Ltd | Etching method and device |
WO2011125514A1 (en) * | 2010-03-31 | 2011-10-13 | 積水化学工業株式会社 | Etching method and device |
TWI494986B (en) * | 2010-03-31 | 2015-08-01 | Sekisui Chemical Co Ltd | Etching method and device |
JP2013527611A (en) * | 2010-05-11 | 2013-06-27 | ウルトラ ハイ バキューム ソリューションズ リミテッド ティー/エー ナインズ エンジニアリング | Method and apparatus for controlling surface texture modification of silicon wafers for photovoltaic cell devices |
JP4889834B2 (en) * | 2010-05-13 | 2012-03-07 | パナソニック株式会社 | Plasma processing apparatus and method |
WO2011142125A1 (en) * | 2010-05-13 | 2011-11-17 | パナソニック株式会社 | Plasma processing device and method |
US8703613B2 (en) | 2010-05-13 | 2014-04-22 | Panasonic Corporation | Plasma processing apparatus and plasma processing method |
US8999104B2 (en) | 2010-08-06 | 2015-04-07 | Lam Research Corporation | Systems, methods and apparatus for separate plasma source control |
US9449793B2 (en) | 2010-08-06 | 2016-09-20 | Lam Research Corporation | Systems, methods and apparatus for choked flow element extraction |
US9155181B2 (en) | 2010-08-06 | 2015-10-06 | Lam Research Corporation | Distributed multi-zone plasma source systems, methods and apparatus |
US9967965B2 (en) | 2010-08-06 | 2018-05-08 | Lam Research Corporation | Distributed, concentric multi-zone plasma source systems, methods and apparatus |
JPWO2012060325A1 (en) * | 2010-11-04 | 2014-05-12 | 日産化学工業株式会社 | Plasma annealing method and apparatus |
US11511316B2 (en) | 2010-11-04 | 2022-11-29 | Nissan Chemical Industries, Ltd. | Plasma annealing method and device for the same |
US9455152B2 (en) | 2011-07-25 | 2016-09-27 | Nissan Chemical Industries, Ltd. | Hydrogenation method and hydrogenation apparatus |
JPWO2013015187A1 (en) * | 2011-07-25 | 2015-02-23 | 日産化学工業株式会社 | Hydrotreating method and hydrotreating apparatus |
WO2013015187A1 (en) * | 2011-07-25 | 2013-01-31 | 日産化学工業株式会社 | Hydrogenation treatment method and hydrogenation treatment device |
KR20140046454A (en) * | 2011-07-25 | 2014-04-18 | 닛산 가가쿠 고교 가부시키 가이샤 | Hydrogenation treatment method and hydrogenation treatment device |
KR101980396B1 (en) * | 2011-07-25 | 2019-05-20 | 닛산 가가쿠 가부시키가이샤 | Hydrogenation treatment method and hydrogenation treatment device |
US9177762B2 (en) | 2011-11-16 | 2015-11-03 | Lam Research Corporation | System, method and apparatus of a wedge-shaped parallel plate plasma reactor for substrate processing |
WO2013154796A1 (en) * | 2012-04-13 | 2013-10-17 | Applied Materials, Inc. | Static deposition profile modulation for linear plasma source |
US10283325B2 (en) | 2012-10-10 | 2019-05-07 | Lam Research Corporation | Distributed multi-zone plasma source systems, methods and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850858B2 (en) | Method for manufacturing semiconductor device | |
JP5106136B2 (en) | Method for manufacturing semiconductor device | |
JP4394149B2 (en) | Method for manufacturing semiconductor device | |
US7485553B2 (en) | Process for manufacturing a semiconductor device | |
US6803296B2 (en) | Method of manufacturing a semiconductor device with leveling of a surface of a semiconductor film through irradiation | |
US7109074B2 (en) | Method of manufacturing a semiconductor device | |
US7998845B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5354940B2 (en) | Method for manufacturing semiconductor device | |
JP4439789B2 (en) | Laser irradiation apparatus and method for manufacturing semiconductor device | |
JP2004296729A (en) | Method for manufacturing semiconductor device | |
US7199027B2 (en) | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen | |
JP4230160B2 (en) | Method for manufacturing semiconductor device | |
JP4860055B2 (en) | Method for manufacturing semiconductor device | |
JP4338997B2 (en) | Method for manufacturing display device | |
JP5063461B2 (en) | EL display device | |
JP4216003B2 (en) | Method for manufacturing semiconductor device | |
JP2001319877A (en) | Method of manufacturing semiconductor device | |
JP2003173967A (en) | Method for manufacturing semiconductor device | |
JP4212844B2 (en) | Method for manufacturing semiconductor device | |
JP4602023B2 (en) | Method for manufacturing semiconductor device | |
JP4342843B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20060302 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
A977 | Report on retrieval |
Effective date: 20080827 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Effective date: 20081010 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090818 |
|
A761 | Written withdrawal of application |
Effective date: 20090914 Free format text: JAPANESE INTERMEDIATE CODE: A761 |