JP2004282847A - Switching power unit - Google Patents

Switching power unit Download PDF

Info

Publication number
JP2004282847A
JP2004282847A JP2003068651A JP2003068651A JP2004282847A JP 2004282847 A JP2004282847 A JP 2004282847A JP 2003068651 A JP2003068651 A JP 2003068651A JP 2003068651 A JP2003068651 A JP 2003068651A JP 2004282847 A JP2004282847 A JP 2004282847A
Authority
JP
Japan
Prior art keywords
terminal
coil
output
power supply
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003068651A
Other languages
Japanese (ja)
Inventor
Yoshinobu Shimokura
良信 下蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003068651A priority Critical patent/JP2004282847A/en
Publication of JP2004282847A publication Critical patent/JP2004282847A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching power unit which can avoid the breakdown of a three-terminal commutating element SW2 in a light load state. <P>SOLUTION: A synchronous rectifying circuit 31 comprises a three-terminal rectifying element SW1 and a thre-terminal commutating element SW2. The three-terminal rectifying element SW1 and the three-terminal commutating terminal SW2 synchronously rectify the voltage induced in a second coil N2, by the synchronous control signal supplied from a transformer T to a control electrode. A decision means 33 monitors the voltage signal which has a time duration corresponding to the intermittence of switching output, on the side of an output circuit 3, and decides it as being a light load, when the time duration corresponding to the ON period of the three-terminal commutation element becomes a certain value or smaller, and switches off the three-terminal commutation element SW2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、同期整流型のスイッチング電源装置に関する。
【0002】
【従来の技術】
近年、同期整流回路を用いることにより、効率の向上を図った同期整流型のスイッチング電源装置が知られている。この種のスイッチング電源装置は、整流ダイオードよりも電圧降下の低い電界効果トランジスタ(FET)を用いて同期整流回路を構成することにより、出力回路で生じる損失を低減している。
【0003】
具体的には、同期整流型スイッチング電源装置の出力回路は、整流用FETと、転流用FETとを含み、転流用FETは、変圧器の2次コイルと整流用FETとの直列回路に並列に接続されている。
【0004】
自励式の同期整流型スイッチング電源装置においては、整流用FET及び転流用FETは、整流用FETがONすると転流用FETがOFFし、整流用FETがOFFすると転流用FETがONするように、変圧器からの同期制御信号に基づいて制御される。
【0005】
ところが、自励式の同期整流型スイッチング電源装置においては、軽負荷になると、整流用FET及び転流用FETの同期が不安定になり、整流用FET及び転流用FETが同時にON状態となるおそれが生じる。
【0006】
上述したように、転流用FETは、整流用FETと第2のコイルとの直列回路に並列に接続された構成を採っているので、整流用FET及び転流用FETが同時にON状態になると、転流用FET、整流用FET及び第2のコイルに貫通電流が流れ、貫通電流により第2のコイルに大きなサージ電圧が発生する。同期整流回路の回路構成上、サージ電圧は転流用FETの両端に印加されるので、サージ電圧が転流用FETのドレイン−ソース間耐圧を超えると、転流用FETが破損するおそれが生じる。
【0007】
このような軽負荷時における転流用FETの破損を防止するための構成を明確に開示する技術文献は、見出せない。例えば、特許文献1は、出力端子に電流検出用の抵抗を設けることにより、軽負荷状態を検出し得る同期整流型DC−DCコンバータを開示している。
【0008】
しかしながら、特許文献1は、軽負荷時における転流用FETの破損を防止するための構成を明確に開示するものではない。しかも、特許文献1に記載された技術では、出力端子に設けた抵抗を用いて軽負荷状態を検出しているので、軽負荷時だけでなく、通常の負荷時においても、抵抗で大きな損失が生じ、効率の低下を招くこととなる。
【0009】
更に、特許文献1においては、負荷電流を検出しているので、軽負荷時には、検出される電流レベルが小さくなる。このため、電流信号をノイズから分離することが困難となり、軽負荷状態の検出の信頼性が低くなるという問題が生じることとなる。
【0010】
【特許文献1】
特開2000−023456号公報 (第2−3頁、第1図)
【0011】
【発明が解決しようとする課題】
本発明の課題は、同期整流回路を用いた高効率のスイッチング電源装置を提供することである。
【0012】
本発明のもう一つの課題は、軽負荷状態における3端子転流用素子の破損を回避し得るスイッチング電源装置を提供することである。
【0013】
本発明の更にもう一つの課題は、大きな損失を生じさせることなく軽負荷状態を確実に検出し得るスイッチング電源装置を提供することである。
【0014】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る同期整流型のスイッチング電源装置は、スイッチ回路と、変圧器と、出力回路とを含む。スイッチ回路は、直流電圧をスイッチングして、周期的に断続するスイッチング出力を生成する。変圧器は、第1のコイルと、第2のコイルとを含み、スイッチ回路から第1のコイルに供給されるスイッチング出力を、第1のコイルと第2のコイルとの電磁結合により、第2のコイルに伝送する。出力回路は、同期整流回路と、判定手段とを含む。同期整流回路は、3端子整流用素子と、3端子転流用素子とを含み、3端子整流用素子及び3端子転流用素子は、変圧器から制御電極に供給される同期制御信号により、第2のコイルに誘起する電圧を同期整流する。
【0015】
判定手段は、出力回路側において、スイッチング出力の断続に対応する時間幅を持つ電圧信号を監視し、3端子整流用素子のON期間に対応する時間幅が一定値以下となった時に軽負荷と判定し、3端子転流用素子をOFF状態とする。
【0016】
ここで、軽負荷とは、出力端子に接続される軽負が小さい場合を示すものであり、無負荷状態をも含むものである。軽負荷の具体例としては、2次側チョークコイルを流れる負荷電流が断続的(不連続)になるポイント(臨界値)を下回る様な負荷を挙げることができる。
【0017】
上述した本発明に係るスイッチング電源装置は、同期整流型のスイッチング電源装置であって、スイッチ回路と、変圧器とを含む。スイッチ回路は、直流電圧をスイッチングして、周期的に断続するスイッチング出力を生成する。変圧器は、第1のコイルと、第2のコイルとを含み、スイッチ回路から第1のコイルに供給されるスイッチング出力を、第1のコイルと第2のコイルとの電磁結合により、第2のコイルに伝送する。
【0018】
本発明に係るスイッチング電源装置は、更に、出力回路を含む。出力回路は、同期整流回路を含み、同期整流回路は、3端子整流用素子と、3端子転流用素子とを含む。同期整流回路において、3端子整流用素子及び3端子転流用素子として電界効果トランジスタ(FET)を用いることにより、ON状態では、整流ダイオードと比較して電圧降下を低くし、OFF状態では、十分に抵抗値を高くすることができ、整流ダイオードを用いたスイッチング電源装置と比較して、整流時の損失を低減し、高効率化を図ることができる。
【0019】
3端子転流用素子は、一般に、3端子整流用素子と第2のコイルとの直列回路に並列に接続され、一端がチョークコイルを介して出力端子に接続される。通常の負荷状態においては、3端子整流用素子及び3端子転流用素子は、変圧器から制御電極に供給される同期制御信号により、第2のコイルに誘起する電圧を同期整流することができる。
【0020】
また、本発明に係るスイッチング電源装置は、判定手段を含む。判定手段は出力回路側において、スイッチング出力の断続に対応する時間幅を持つ電圧信号を監視し、3端子整流用素子のON期間に対応する時間幅が一定値以下となった時に軽負荷と判定し、3端子転流用素子をOFF状態とする。したがって、軽負荷時において、貫通電流が発生しないので、上述した3端子転流用素子の破損という問題をを回避することができる。
【0021】
軽負荷は、変圧器に備えられた第2のコイルに生じる電圧、または、通常、3端子転流用素子の一端に接続されるチョークコイルに生じる電圧から検出することができる。
【0022】
本発明に係るスイッチング電源装置は、従来と異なって、出力端子に設けた抵抗を流れる電流を検出する方法ではなく、第2のコイルに生じる電圧を検出するので、軽負荷時においても、検出信号のレベルが低下しない。このため、軽負荷であるか否かを、確実に判断することができる。また、本発明に係るスイッチング電源装置は、出力端子に抵抗を設けていないから、その分だけ損失の低減を図ることができる。
【0023】
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【0024】
【発明の実施の形態】
図1は、本発明に係るスイッチング電源装置の一実施例を示す電気回路図である。図1においてスイッチング電源装置は、同期整流フォワード型のスイッチング電源装置であって、スイッチ回路7と、変圧器Tと、出力回路3とを含む。
【0025】
スイッチ回路7は、入力された交流電圧Vin(AC)を直流電圧に変換し、この直流電圧をスイッチングして、周期的に断続するスイッチング出力を生成する。
【0026】
変圧器Tは、第1のコイルN1と、第2のコイルN2と、第3のコイルN3とを含む。スイッチ回路7から第1のコイルN1に供給されるスイッチング出力は、第1のコイルN1、第2のコイルN2及び第3のコイルN3の電磁結合により、第2のコイルN2及び第3のコイルN3に伝送される。
【0027】
出力回路3は、同期整流回路31と、判定手段33とを含む。同期整流回路31は、3端子整流用素子SW1と、3端子転流用素子SW2とを含む。3端子整流用素子SW1及び3端子転流用素子SW2としては、整流ダイオードと比較して電圧降下が低い半導体素子を用いることができる。本実施例において、3端子整流用素子SW1及び3端子転流用素子SW2は、電界効果トランジスタ(FET)である。
【0028】
3端子整流用素子SW1は、第2のコイルN2と直列に接続されている。3端子転流用素子SW2は、3端子整流用素子SW1と第2のコイルN2との直列回路に並列に接続され、一端がチョークコイルL1を介して出力端子51に接続されている。3端子転流用素子SW2の他端は、出力端子52に接続されている。
【0029】
3端子転流用素子SW2は、その内部ダイオードの方向が、変圧器Tに電力が供給されているとき、第2のコイルN2に流れる電流を阻止する方向に接続される。3端子整流用素子SW1は、変圧器Tに電力が供給されているとき、その内部ダイオードの方向が、第2のコイルN2に流れる電流を阻止しない方向に接続される。変圧器Tに電力が供給されているときは、スイッチ回路7の断続動作における「続」に相当する。
【0030】
通常の負荷状態においては、3端子整流用素子SW1及び3端子転流用素子SW2は、変圧器Tから制御電極に供給される同期制御信号により、第2のコイルN2に誘起する電圧を同期整流する。
【0031】
具体的には、変圧器Tに電力が供給されているとき、3端子転流用素子SW2をOFF状態とし、3端子整流用素子SW1及びチョークコイルL1を介して電力を出力する。一方、変圧器Tに電力が供給されていないときは、3端子転流用素子SW2をON状態とし、3端子転流用素子SW2及びチョークコイルL1を介して電力を出力する。
【0032】
一方、軽負荷状態においては、判定手段33は、出力回路3側においてスイッチング出力の断続に対応する時間幅を持つ電圧信号を監視し、3端子整流用素子SW1のON期間に対応する時間幅が一定値以下となった時に軽負荷と判定し、3端子転流用素子SW2をOFF状態とする。
【0033】
上述した本実施例に係るスイッチング電源装置は、スイッチ回路7と、変圧器Tと、出力回路3とを含む。スイッチ回路7は、直流電圧をスイッチングして、周期的に断続するスイッチング出力を生成する。変圧器Tは、第1のコイルN1と、第2のコイルN2とを含み、スイッチ回路7から第1のコイルN1に供給されるスイッチング出力を、第1のコイルN1と第2のコイルN2との電磁結合により、第2のコイルN2に伝送することができる。
【0034】
また、出力回路3は、同期整流回路31を含み、同期整流回路31は、3端子整流用素子SW1と、3端子転流用素子SW2とを含む。
【0035】
同期整流回路31においては、3端子整流用素子SW1及び3端子転流用素子SW2として電界効果トランジスタ(FET)を用いることにより、ON状態では、整流ダイオードと比較して電圧降下を低くし、OFF状態では、十分に抵抗値を高くすることができ、整流ダイオードを用いたスイッチング電源装置と比較して、整流時の損失を低減し、高効率化を図ることができる。
【0036】
本発明に係るスイッチング電源装置は、図示実施例に示すように、出力回路3が判定手段33を含んでおり、判定手段33は軽負荷を検出したとき、3端子整流用素子SW1の状態にかかわらず、3端子転流用素子SW2をOFF状態とするから、軽負荷時において、貫通電流が発生するのを阻止し、上述した3端子転流用素子の破損という問題を回避することができる。
【0037】
本実施例に係るスイッチング電源装置では、出力回路3側において、スイッチング出力の断続に対応する時間幅を持つ電圧信号から軽負荷を検出する。具体的には、スイッチング出力の断続に対応する時間幅を持つ電圧信号からスイッチング出力の断続期間を検出し、この期間に基づいて、変圧器Tに供給される電力を監視する。そして、変圧器Tに供給される電力を監視することにより、負荷が軽負荷であるか、軽負荷でないかを判断する。スイッチング出力の断続に対応する時間幅を持つ電圧信号としては、例えば、第2のコイルN2に生じる電圧を挙げることができる。
【0038】
また、本実施例に係るスイッチング電源装置は、従来と異なって、出力端子に設けた抵抗を流れる電流を検出する方法ではなく、第2のコイルN2に生じる電圧を検出するので、軽負荷時においても、検出信号のレベルが低下しない。このため、軽負荷であるか否かを、確実に判断することができる。また、本実施例に係るスイッチング電源装置は、出力端子に抵抗を設けていないから、その分だけ損失の低減を図ることができる。
【0039】
図2は図1に示したスイッチング電源装置を更に詳細に示す電気回路図、図3は、図1に示したスイッチング電源装置を更に詳細に示す別の電気回路図である。
【0040】
図2において、スイッチ回路7は、整流回路1と、力率改善型電力変換回路2を含む。整流回路1は、交流電源ACを整流して整流出力を生成する回路であり、ダイオードブリッジ等で構成される。交流電源ACは、例えば、商用交流電源である。
【0041】
力率改善型電力変換回路2は、ディザ回路を応用した回路であって、第1、第2のスイッチング素子SW3、SW4と、インダクタL2と、コンデンサC1と、ダイオードD1とを含む。
【0042】
変圧器Tは、第1のコイルN1と、第2のコイルN2と、第3のコイルN3とを含む。第1のコイルN1は、力率改善型電力変換回路2が生成した電力を第2のコイルN2及び第3のコイルN3に供給するためのコイルである。
【0043】
力率改善型電力変換回路2において、インダクタL2は、一端が整流回路1の正側出力端に接続され、他端がダイオードD1の一端及び第1のスイッチング素子SW3の一端に接続される。このダイオードD1はインダクタL2に生じる逆電圧を阻止するよう方向付けられている。
【0044】
ダイオードD1の他端は、コンデンサC1の一端及び第1のコイルN1の一端に接続される。第1のコイルN1の他端は、第2のスイッチング素子SW4の一端に接続される。整流回路1の負側出力端は、第1のスイッチング素子SW3の他端、コンデンサC1の他端、及び、第2のスイッチング素子SW4の他端に接続される。第1、第2のスイッチング素子SW3、SW4としては、例えば、バイポーラトランジスタや電界効果トランジスタ(FET)等の半導体素子を用いることができる。
【0045】
制御回路4は、出力端子51、52の電圧を検出し、その検出電圧に応じてパルス幅制御信号S31、S41を生成し、パルス幅制御信号S31、S41を第1、第2のスイッチング素子SW3、SW4に供給する。
【0046】
図3において、出力回路3は、同期整流回路31と、出力平滑回路32と、判定手段33とを含む。同期整流回路31は3端子整流用素子SW1と、3端子転流用素子SW2と、ダイオードD2とを含む。
【0047】
同期整流回路31において、3端子転流用素子SW2は、3端子整流用素子SW1と第2のコイルN2との直列回路に並列に接続され、一端がチョークコイルL1を介して出力端子51に接続されている。3端子転流用素子SW2の他端は、出力端子52に接続されている。
【0048】
ダイオードD2は、変圧器Tに電力が供給されているとき、第2のコイルN2に流れる電流を阻止する方向となるように、3端子転流用素子SW2と並列に接続されている。コンデンサC2は、出力端子51、52と並列に接続されている。出力平滑回路32は、チョークコイルL1と出力平滑コンデンサC2とを含み、チョークインプット型に構成されている。
【0049】
第3のコイルN3は、第2のコイルN2と直列に接続されており、第2のコイルN2に接続されていない側の端子が、3端子転流用素子SW2のゲートに接続されている。この第3のコイルN3は、変圧器Tに電力が供給されていないとき第3のコイルN3に生じる電圧(フライバック電圧と称する)を3端子転流用素子SW2のゲートに供給するためのものである。
【0050】
判定手段33は、積分回路34と、スイッチ手段35とを含む。積分回路34は、オペアンプIC41と、コンデンサC41と、ダイオードD41と、抵抗R41、R42、R43、R44とを含む。ダイオードD41は、変圧器Tに電力が供給されているとき第2のコイルN2に流れる電流を阻止しない方向に、第2のコイルN2と、オペアンプIC41の反転入力端子との間に接続されている。コンデンサC41は、オペアンプIC41の反転入力端子と、出力端子52との間に接続されている。
【0051】
スイッチ手段35は、電界効果トランジスタ(FET)SW5と、ダイオードD42と、抵抗R45とを含む。ダイオードD42は、3端子転流用素子SW2のゲート電荷を引抜く方向に、3端子転流用素子SW2のゲートと、電界効果トランジスタSW5のドレインとの間に接続されている。電界効果トランジスタSW5のゲートは、オペアンプIC41の出力端子に接続されている。
【0052】
再び図2において、このような構成を有するスイッチング電源装置は、第1、第2のスイッチング素子SW3、SW4が、パルス幅制御信号S31、S41に基づいて、交流電源ACの周波数より高い周波数で同期してON/OFF状態に制御される。具体的には、第2のスイッチング素子SW4は、第1のスイッチング素子SW3のON期間にON状態となり、第1のスイッチング素子SW3のOFF期間にOFF状態となる。
【0053】
これにより、力率改善型電力変換回路2は、第1のスイッチング素子SW3のON期間に、インダクタL2にエネルギーを蓄え、ダイオードD1を介してコンデンサC1を充電するとともに、第1のコイルN1に電力を供給する。第1のコイルN1に供給された電力は、第2のコイルN2に供給される。一方、第1のスイッチング素子SW3のOFF期間には、インダクタL2に蓄えられたエネルギーを放出してコンデンサC1を充電し、第1のコイルN1に電力を供給しない。
【0054】
また、図3において、積分回路34は、変圧器Tに電力が供給されているとき第2のコイルN2に生じる電圧をコンデンサC41を用いて積分する。積分の時定数は、抵抗R41、R44で調節される。積分値は、通常負荷のとき基準電圧Vth以上であり、軽負荷になると基準電圧Vth未満となる。基準電圧Vthは、オペアンプIC41の非反転入力端子に供給される基準となる電圧であり、例えば、出力端子51から出力される安定電圧を用いることができる。
【0055】
オペアンプIC41は、コンパレータの機能を果たすものであり、積分値が基準電圧Vthより高ければオペアンプIC41の出力端子から低レベル信号Lowを出力する。一方、積分値が基準電圧Vthより低くなったら、オペアンプIC41の出力端子から高レベル信号Highを出力する。
【0056】
つまり、積分回路34は、第2のコイルN2に生じる電圧を検出することにより、負荷が軽負荷であるか、軽負荷でないかを判断し、負荷が軽負荷であれば高レベル信号Highを出力し、軽負荷でなければ低レベル信号Lowを出力するものである。
【0057】
スイッチ手段35は、オペアンプIC41の出力端子から、高レベル信号Highの電圧信号が出力されたとき、電界効果トランジスタSW5をON状態にして、3端子転流用素子SW2のゲート電荷を引抜き、3端子転流用素子SW2をOFF状態とする。一方、オペアンプIC41の出力端子から、低レベル信号Lowの電圧信号が出力されたときは、電界効果トランジスタSW5をOFF状態にして、3端子転流用素子SW2の動作に影響を与えない。
【0058】
通常負荷状態においては、上述したスイッチ手段35の電界効果トランジスタSW5がOFF状態となっているから、3端子転流用素子SW2は、スイッチ手段35の動作の影響を受けない。
【0059】
したがって、通常負荷状態において、出力回路3は、3端子整流用素子SW1が3端子転流用素子SW2と同期して制御される。すなわち、3端子整流用素子SW1は、第2のコイルN2から供給されるフォワード電圧S1により、第1、第2のスイッチング素子SW3、SW4のON/OFFタイミングと同相なるよう制御される。3端子転流用素子SW2は、第3のコイルN3から供給されるフライバック電圧S2により、第1、第2のスイッチング素子SW3、SW4のON/OFFタイミングと逆相なるよう制御される。
【0060】
3端子整流用素子SW1のON状態において、出力回路3は、チョークコイルL1にエネルギーを蓄えるとともに、コンデンサC2を充電する。このとき、3端子転流用素子SW2は、第3のコイルN3から供給される電圧によりOFF状態となり、第2のコイルN2に流れる電流が3端子転流用素子SW2のドレイン−ソース間に流れなくなる。
【0061】
3端子整流用素子SW1のOFF状態において、出力回路3は、第2のコイルN2に電流が流れなくなる。そして、3端子転流用素子SW2がON状態となり、チョークコイルL1に蓄えられたエネルギーを放出し、コンデンサC2を充電する。
【0062】
一方、軽負荷状態においては、上述したスイッチ手段35の電界効果トランジスタSW5がON状態となるから、3端子転流用素子SW2はOFF状態となる。このとき、3端子整流用素子SW1は、第1、第2のスイッチング素子SW3、SW4のON/OFFタイミングと同相になるよう制御される。
【0063】
図4、図5は、図2、図3に図示されたスイッチング電源装置の動作波形図である。図4は通常の負荷状態での動作を示すものであり、図5は軽負荷状態での動作を示すものである。以下、図4、図5を参照して、図2、図3に図示されたスイッチング電源装置の動作を詳細に説明する。
【0064】
図4(a)に示すように、通常の負荷状態においては、出力端子51、52から出力される負荷電流Ioは、連続している。このため、電流Ioに含まれる僅かなリップル成分を用いて、3端子整流用素子SW1及び3端子転流用素子SW2が安定的に同期制御される。
【0065】
図4(b)は、3端子転流用素子SW2のドレイン−ソース間電圧Vdsを示す波形図である。電圧Vdsが出力されている期間t1は、3端子整流用素子SW1がON状態となる期間を示している。電圧Vdsがゼロとなる期間t2は、3端子整流用素子SW1がOFF状態となる期間を示している。
【0066】
本実施例においては、PWM(Pulse Width Modulation)を用いて定電圧制御がなされているので、重負荷になると期間(t1+t2)が増大し、軽負荷になると期間(t1+t2)が減少する。また、第2のコイルN2の電圧波形は、期間t1において、電圧Vdsと同様の波形であり、期間t2において、逆電圧の波形を有する。
【0067】
図4(c)は、第3のコイルN3から3端子転流用素子SW2のゲートに供給されるライバック電圧を示す波形図であり、期間t3は、3端子転流用素子SW2のゲートに供給される電圧が正となる期間である。期間t3は、期間t2にのみ現れている。
【0068】
図4(d)は、3端子転流用素子SW2のON/OFF状態示す波形図である。通常の負荷状態において、3端子転流用素子SW2は、安定的に同期制御され、期間t3においてON状態となる。
【0069】
図4(e)は、3端子転流用素子SW2のドレイン電流Idを示す波形図である。電流Idは、3端子転流用素子SW2がON状態となる期間t3にのみ存在する。
【0070】
図4(f)は、チョークコイルL1の電圧を示す波形図である。チョークコイルL1の電圧VL1は、第2のコイルN2の電圧波形と同様の波形となる。
【0071】
図4(g)は、コンデンサC41の電圧を示す波形図である。通常の負荷時においては、3端子整流用素子SW1がON状態となる期間t1が一定値以上となるから、図4(g)に示すように、判定手段33で得られる積分値が基準電圧Vthより高くなり、判定手段33の出力は、低レベル信号Lowとなる。
【0072】
次に、図5を用いて、軽負荷状態における本実施例に係るスイッチング電源装置の動作について説明する。
【0073】
軽負荷状態において、本実施例に係るスイッチング電源装置は、図5(a)に示すように、出力端子51、52から出力される負荷電流Ioが断続的となり、電流がゼロとなる期間において制御不能となる。この状態をチョーク不連続状態と称する。
【0074】
チョーク不連続状態になると、図5(c)に示すように、第3のコイルN3に生じるフライバック波形が乱れて、自由振動波形になる。この自由振動波形では、第3のコイルN3から3端子転流用素子SW2のゲートに供給される電圧が正になる期間t3の一部と、3端子整流用素子SW1がON状態となる期間t1とが、オーバーラップしている。
【0075】
このように、期間t3と期間t1とがオーバーラップしている場合、第3のコイルN3から供給される電圧に基づいて3端子転流用素子SW2を制御すれば、3端子整流用素子SW1及び3端子転流用素子SW2が同時にON状態となる期間において、貫通電流が発生することとなる。
【0076】
このとき、本実施例に係るスイッチング電源装置では、図5(g)に示すように、判定手段33で得られる積分値が基準電圧Vthより低くなり、判定手段33の出力が高レベル信号Highとなるから、図5(d)に示すように、高レベル信号Highの電圧信号に基づき、3端子転流用素子SW2がOFF状態となる。このため、貫通電流の発生を抑え、3端子転流用素子SW2の破損を回避することができる。
【0077】
また、本実施例においては、3端子転流用素子SW2がFETで構成されているので、3端子転流用素子SW2がOFFしている場合でも、3端子転流用素子SW2の内部ダイオードを用いて、3端子転流用素子SW2のソースからドレインに向かって電流を流すことが可能である。この場合、3端子転流用素子SW2をONさせた場合よりも損失が大きくなるが、軽負荷状態では、微弱な電流しか流れていないので、このときの損失はほとんど問題とはならない。
【0078】
また、図1〜図3に示すように、本実施例においては、3端子転流用素子SW2と並列にダイオードD2が備えられているので、3端子転流用素子SW2がOFFしている場合には、ダイオードD2を用いて電流を流すことも可能である。
【0079】
また、本実施例においては、スイッチング出力の断続に対応する時間幅を持つ電圧信号として、期間t1における第2のコイルN2の電圧波形を用いたが、他の電圧信号を用いてもよい。
【0080】
また、本実施例においては、PWM制御を用いて説明したが、FM(Frequency Modulation)を用いた場合であっても、本発明の技術的思想に基づいて、適宜設計し得ることは自明である。
【0081】
また、本実施例においては、3端子整流用素子SW1及び3端子転流用素子SW2として、NチャンネルFETを用いて説明したが、3端子整流用素子SW1及び3端子転流用素子SW2の一方又は両方が、PチャンネルFETである場合においても、本発明の技術的思想に基づいて、適宜設計し得ることは自明である。
【0082】
図6は、比較例のスイッチング電源装置の動作波形図であり、軽負荷状態での動作を示すものである。以下、図6を参照して、比較例のスイッチング電源装置の動作を詳細に説明する。比較例のスイッチング電源装置は、図1〜図3に示した判定手段33が設けられていない点で、本発明に係るスイッチング電源装置と相違する。
【0083】
図6(a)に示すように、軽負荷状態において、比較例のスイッチング電源装置は、チョーク不連続状態となる。また、図6(c)に示すように、第3のコイルN3から3端子転流用素子SW2のゲートに供給される電圧が正となる期間t3と、3端子整流用素子SW1がON状態となる期間t1とが、オーバーラップしている。
【0084】
比較例のスイッチング電源装置は、判定手段33を備えていないので、第3のコイルN3から供給される電圧に基づいて3端子転流用素子SW2を制御する。このため、図6(d)に示すように、期間t3と期間t1とがオーバーラップしている期間において、3端子整流用素子SW1及び3端子転流用素子SW2が、同時にON状態となってしまう。
【0085】
この場合、図6(e)に示すように、期間t3と期間t1とがオーバーラップする期間において、3端子転流用素子SW2、3端子整流用素子SW1及び第2のコイルN2に貫通電流が流れる。
【0086】
貫通電流は、大電流であるから、貫通電流により第2のコイルN2に大きなサージ電圧が発生し、図6(b)に示すように、サージ電圧が3端子転流用素子SW2のドレイン−ソース間電圧Vdsに現れる。したがって、サージ電圧が、3端子転流用素子SW2のドレイン−ソース間耐圧を超えた場合、3端子転流用素子SW2が破損するおそれが生じる。
【0087】
これに対し、本実施例に係るスイッチング電源装置は、上述したように、3端子転流用素子SW2が破損するおそれが生じない。
【0088】
図7は、本発明に係るスイッチング電源装置の別の実施例を示す電気回路図である。図示されたスイッチング電源装置は、判定手段33の構成が、図2、図3に示したスイッチング電源装置と相違する。以下この点を主体にして説明する。
【0089】
図7において、判定手段33は、図3に示した構成に加えて、電圧検出コイルL3を含む。この電圧検出コイルL3は、チョークコイルL1に生じる電圧VL1を検出し、検出した電圧信号をダイオードD41に供給するためのコイルである。
【0090】
上述したように、チョークコイルL1の電圧VL1の波形は、図4(f)、図5(f)となり、第2のコイルN2の電圧波形と同様の波形となる。このため、判定手段33は、スイッチング出力の断続に対応する時間幅を持つ電圧信号として、チョークコイルL1の電圧VL1を用い、負荷が軽負荷であるか、軽負荷でないかを判断することができる。
【0091】
また、図7に示したスイッチング電源装置は、図1〜図5を参照して説明したスイッチング電源装置と同様の構成要件を含むので、同様の好ましい作用効果を奏することができる。
【0092】
以上、好ましい実施例を参照して本実施例の内容を具体的に説明したが、本実施例の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
(A)同期整流回路を用いた高効率のスイッチング電源装置を提供することができる。
(B)軽負荷状態における3端子転流用素子の破損を回避し得るスイッチング電源装置を提供することができる。
(C)大きな損失を生じさせることなく軽負荷状態を確実に検出し得るスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るスイッチング電源装置の一実施例を示す電気回路図である。
【図2】図1に示したスイッチング電源装置を更に詳細に示す電気回路図である。
【図3】図1に示したスイッチング電源装置を更に詳細に示す別の電気回路図である。
【図4】図2、図3に図示されたスイッチング電源装置の通常負荷時の動作波形図である。
【図5】図2、図3に図示されたスイッチング電源装置の軽負荷時の動作波形図である。
【図6】比較例のスイッチング電源装置の軽負荷時の動作波形図である。
【図7】本発明に係るスイッチング電源装置の別の実施例を示す電気回路図である。
【符号の説明】
7 スイッチ回路
T 変圧器
N1 第1のコイル
N2 第2のコイル
3 出力回路
33 判定手段
SW1 3端子整流用素子
SW2 3端子転流用素子
L1 チョークコイル
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a synchronous rectification type switching power supply device.
[0002]
[Prior art]
2. Description of the Related Art In recent years, there has been known a synchronous rectification type switching power supply device in which the efficiency is improved by using a synchronous rectification circuit. In this type of switching power supply, a synchronous rectifier circuit is configured using a field effect transistor (FET) having a lower voltage drop than a rectifier diode, thereby reducing a loss generated in an output circuit.
[0003]
Specifically, the output circuit of the synchronous rectification type switching power supply includes a rectification FET and a commutation FET, and the commutation FET is connected in parallel to a series circuit of a secondary coil of the transformer and the rectification FET. It is connected.
[0004]
In the self-excited synchronous rectification type switching power supply, the rectifying FET and the commutating FET are configured such that the commutating FET is turned off when the rectifying FET is turned on, and the commutating FET is turned on when the rectifying FET is turned off. It is controlled based on a synchronization control signal from the device.
[0005]
However, in the self-excited synchronous rectification type switching power supply device, when the load becomes light, the synchronization of the rectification FET and the commutation FET becomes unstable, and the rectification FET and the commutation FET may be simultaneously turned on. .
[0006]
As described above, since the commutation FET adopts a configuration in which the commutation FET and the second coil are connected in parallel to a series circuit, when the commutation FET and the commutation FET are simultaneously turned on, the commutation FET is turned off. A through current flows through the diversion FET, the rectifying FET and the second coil, and a large surge voltage is generated in the second coil by the through current. Due to the circuit configuration of the synchronous rectifier circuit, the surge voltage is applied to both ends of the commutation FET. Therefore, if the surge voltage exceeds the drain-source breakdown voltage of the commutation FET, the commutation FET may be damaged.
[0007]
There is no technical document that clearly discloses a configuration for preventing the damage of the commutation FET at the time of such a light load. For example, Patent Literature 1 discloses a synchronous rectification type DC-DC converter that can detect a light load state by providing a current detection resistor at an output terminal.
[0008]
However, Patent Literature 1 does not clearly disclose a configuration for preventing breakage of a commutation FET under a light load. Moreover, in the technology described in Patent Document 1, since a light load state is detected using a resistor provided at the output terminal, a large loss in resistance occurs not only at a light load but also at a normal load. This leads to a reduction in efficiency.
[0009]
Further, in Patent Document 1, since the load current is detected, the detected current level becomes small when the load is light. For this reason, it becomes difficult to separate the current signal from the noise, and a problem arises in that the reliability of detection of the light load state is reduced.
[0010]
[Patent Document 1]
JP-A-2000-023456 (Page 2-3, FIG. 1)
[0011]
[Problems to be solved by the invention]
An object of the present invention is to provide a high-efficiency switching power supply device using a synchronous rectifier circuit.
[0012]
Another object of the present invention is to provide a switching power supply device capable of avoiding breakage of a three-terminal commutation element in a light load state.
[0013]
Still another object of the present invention is to provide a switching power supply device capable of reliably detecting a light load state without causing a large loss.
[0014]
[Means for Solving the Problems]
In order to solve the above problems, a synchronous rectification type switching power supply according to the present invention includes a switch circuit, a transformer, and an output circuit. The switch circuit switches a DC voltage to generate a periodically intermittent switching output. The transformer includes a first coil and a second coil, and converts a switching output supplied from the switch circuit to the first coil to a second output by electromagnetic coupling between the first coil and the second coil. To the coil. The output circuit includes a synchronous rectification circuit and a determination unit. The synchronous rectifier circuit includes a three-terminal rectifying element and a three-terminal commutating element, and the three-terminal rectifying element and the three-terminal commutating element are configured to receive a second control signal supplied from the transformer to the control electrode. Synchronously rectifies the voltage induced in the coil.
[0015]
The judging means monitors a voltage signal having a time width corresponding to the intermittent switching output on the output circuit side, and when the time width corresponding to the ON period of the three-terminal rectifying element becomes equal to or less than a certain value, the light load is reduced. Then, the three-terminal commutation element is turned off.
[0016]
Here, the light load indicates a case where the light load connected to the output terminal is small, and includes a no-load state. A specific example of the light load is a load that is lower than a point (critical value) at which the load current flowing through the secondary choke coil becomes intermittent (discontinuous).
[0017]
The above-described switching power supply according to the present invention is a synchronous rectification type switching power supply, and includes a switch circuit and a transformer. The switch circuit switches a DC voltage to generate a periodically intermittent switching output. The transformer includes a first coil and a second coil, and converts a switching output supplied from the switch circuit to the first coil to a second output by electromagnetic coupling between the first coil and the second coil. To the coil.
[0018]
The switching power supply according to the present invention further includes an output circuit. The output circuit includes a synchronous rectifier circuit, and the synchronous rectifier circuit includes a three-terminal rectifying element and a three-terminal commutating element. In a synchronous rectifier circuit, by using a field effect transistor (FET) as a three-terminal rectifying element and a three-terminal commutating element, a voltage drop is reduced in an ON state as compared with a rectifier diode, and sufficiently reduced in an OFF state. The resistance value can be increased, the loss at the time of rectification can be reduced, and higher efficiency can be achieved as compared with a switching power supply device using a rectifier diode.
[0019]
The three-terminal commutation element is generally connected in parallel to a series circuit of the three-terminal rectification element and the second coil, and one end is connected to an output terminal via a choke coil. In a normal load state, the three-terminal rectifying element and the three-terminal commutating element can synchronously rectify the voltage induced in the second coil by the synchronous control signal supplied from the transformer to the control electrode.
[0020]
Further, the switching power supply according to the present invention includes a determination unit. The judging means monitors a voltage signal having a time width corresponding to the intermittent switching output on the output circuit side, and judges that the load is light when the time width corresponding to the ON period of the three-terminal rectifying element becomes equal to or less than a certain value. Then, the three-terminal commutation element is turned off. Therefore, at the time of light load, the through current does not occur, so that the above-described problem of damage to the three-terminal commutation element can be avoided.
[0021]
The light load can be detected from a voltage generated in a second coil provided in the transformer or a voltage generated in a choke coil usually connected to one end of the three-terminal commutation element.
[0022]
The switching power supply device according to the present invention is different from the conventional one in that the method detects the voltage generated in the second coil instead of the method of detecting the current flowing through the resistor provided at the output terminal. Level does not decrease. Therefore, it is possible to reliably determine whether or not the load is light. Further, in the switching power supply device according to the present invention, since no resistor is provided at the output terminal, the loss can be reduced accordingly.
[0023]
Other features of the present invention and the operation and effect thereof will be described in more detail with reference to the accompanying drawings and embodiments. However, the attached drawings are merely examples.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is an electric circuit diagram showing one embodiment of the switching power supply device according to the present invention. 1, the switching power supply is a synchronous rectification forward type switching power supply, and includes a switch circuit 7, a transformer T, and an output circuit 3.
[0025]
The switch circuit 7 converts the input AC voltage Vin (AC) into a DC voltage, switches this DC voltage, and generates a periodically intermittent switching output.
[0026]
The transformer T includes a first coil N1, a second coil N2, and a third coil N3. The switching output supplied from the switch circuit 7 to the first coil N1 is supplied to the second coil N2 and the third coil N3 by electromagnetic coupling of the first coil N1, the second coil N2, and the third coil N3. Transmitted to
[0027]
The output circuit 3 includes a synchronous rectification circuit 31 and a determination unit 33. The synchronous rectifier circuit 31 includes a three-terminal rectifying element SW1 and a three-terminal commutating element SW2. As the three-terminal rectifying element SW1 and the three-terminal commutating element SW2, a semiconductor element having a lower voltage drop than a rectifying diode can be used. In this embodiment, the three-terminal rectifying element SW1 and the three-terminal commutating element SW2 are field effect transistors (FETs).
[0028]
The three-terminal rectifying element SW1 is connected in series with the second coil N2. The three-terminal commutation element SW2 is connected in parallel to a series circuit of the three-terminal rectification element SW1 and the second coil N2, and one end is connected to the output terminal 51 via the choke coil L1. The other end of the three-terminal commutation element SW2 is connected to the output terminal 52.
[0029]
The three-terminal commutation element SW2 is connected such that the direction of the internal diode is such that when the power is supplied to the transformer T, the current flowing through the second coil N2 is blocked. When power is supplied to the transformer T, the three-terminal rectifying element SW1 is connected such that the direction of its internal diode does not block the current flowing through the second coil N2. When power is supplied to the transformer T, it corresponds to “continuation” in the intermittent operation of the switch circuit 7.
[0030]
In a normal load state, the three-terminal rectifying element SW1 and the three-terminal commutating element SW2 synchronously rectify the voltage induced in the second coil N2 by the synchronous control signal supplied from the transformer T to the control electrode. .
[0031]
Specifically, when power is supplied to the transformer T, the three-terminal commutation element SW2 is turned off, and power is output via the three-terminal rectification element SW1 and the choke coil L1. On the other hand, when power is not supplied to the transformer T, the three-terminal commutation element SW2 is turned on, and power is output via the three-terminal commutation element SW2 and the choke coil L1.
[0032]
On the other hand, in the light load state, the judging means 33 monitors a voltage signal having a time width corresponding to the intermittent switching output on the output circuit 3 side, and determines that the time width corresponding to the ON period of the three-terminal rectifying element SW1. When the load falls below a certain value, it is determined that the load is light, and the three-terminal commutation element SW2 is turned off.
[0033]
The switching power supply according to the above-described embodiment includes the switch circuit 7, the transformer T, and the output circuit 3. The switch circuit 7 switches a DC voltage to generate a periodically intermittent switching output. The transformer T includes a first coil N1 and a second coil N2, and outputs a switching output supplied from the switch circuit 7 to the first coil N1 to the first coil N1 and the second coil N2. Can be transmitted to the second coil N2.
[0034]
The output circuit 3 includes a synchronous rectifier circuit 31, and the synchronous rectifier circuit 31 includes a three-terminal rectifying element SW1 and a three-terminal commutating element SW2.
[0035]
In the synchronous rectifier circuit 31, by using a field effect transistor (FET) as the three-terminal rectifying element SW1 and the three-terminal commutating element SW2, the voltage drop is reduced in the ON state as compared with the rectifier diode, and the OFF state is achieved. In this case, the resistance value can be sufficiently increased, the loss at the time of rectification can be reduced, and higher efficiency can be achieved as compared with a switching power supply device using a rectifier diode.
[0036]
In the switching power supply device according to the present invention, as shown in the illustrated embodiment, the output circuit 3 includes a judging unit 33. When the judging unit 33 detects a light load, the output circuit 3 is irrespective of the state of the three-terminal rectifying element SW1. Instead, since the three-terminal commutation element SW2 is turned off, it is possible to prevent a through current from occurring at a light load, and to avoid the above-described problem of damage to the three-terminal commutation element.
[0037]
In the switching power supply according to the present embodiment, a light load is detected on the output circuit 3 side from a voltage signal having a time width corresponding to the intermittent switching output. Specifically, the switching output intermittent period is detected from a voltage signal having a time width corresponding to the switching output intermittent operation, and the power supplied to the transformer T is monitored based on this period. Then, by monitoring the power supplied to the transformer T, it is determined whether the load is a light load or not. The voltage signal having a time width corresponding to the switching output intermittently includes, for example, a voltage generated in the second coil N2.
[0038]
Further, the switching power supply device according to the present embodiment differs from the conventional one in that the method detects the voltage generated in the second coil N2 instead of the method of detecting the current flowing through the resistor provided at the output terminal. Also, the level of the detection signal does not decrease. Therefore, it is possible to reliably determine whether or not the load is light. Further, in the switching power supply device according to the present embodiment, since no resistor is provided at the output terminal, the loss can be reduced accordingly.
[0039]
FIG. 2 is an electric circuit diagram showing the switching power supply device shown in FIG. 1 in more detail, and FIG. 3 is another electric circuit diagram showing the switching power supply device shown in FIG. 1 in more detail.
[0040]
In FIG. 2, the switch circuit 7 includes a rectifier circuit 1 and a power factor correction type power conversion circuit 2. The rectifier circuit 1 is a circuit that rectifies an AC power supply AC to generate a rectified output, and is configured by a diode bridge or the like. The AC power supply AC is, for example, a commercial AC power supply.
[0041]
The power factor improvement type power conversion circuit 2 is a circuit to which a dither circuit is applied, and includes first and second switching elements SW3 and SW4, an inductor L2, a capacitor C1, and a diode D1.
[0042]
The transformer T includes a first coil N1, a second coil N2, and a third coil N3. The first coil N1 is a coil for supplying the power generated by the power factor improving type power conversion circuit 2 to the second coil N2 and the third coil N3.
[0043]
In the power factor improving power conversion circuit 2, one end of the inductor L2 is connected to the positive output terminal of the rectifier circuit 1, and the other end is connected to one end of the diode D1 and one end of the first switching element SW3. This diode D1 is oriented to prevent a reverse voltage across inductor L2.
[0044]
The other end of the diode D1 is connected to one end of the capacitor C1 and one end of the first coil N1. The other end of the first coil N1 is connected to one end of a second switching element SW4. The negative output terminal of the rectifier circuit 1 is connected to the other end of the first switching element SW3, the other end of the capacitor C1, and the other end of the second switching element SW4. As the first and second switching elements SW3 and SW4, for example, a semiconductor element such as a bipolar transistor or a field effect transistor (FET) can be used.
[0045]
The control circuit 4 detects the voltages of the output terminals 51 and 52, generates pulse width control signals S31 and S41 according to the detected voltages, and outputs the pulse width control signals S31 and S41 to the first and second switching elements SW3. , SW4.
[0046]
3, the output circuit 3 includes a synchronous rectification circuit 31, an output smoothing circuit 32, and a determination unit 33. The synchronous rectifier circuit 31 includes a three-terminal rectifying element SW1, a three-terminal commutating element SW2, and a diode D2.
[0047]
In the synchronous rectifier circuit 31, the three-terminal commutation element SW2 is connected in parallel to a series circuit of the three-terminal rectification element SW1 and the second coil N2, and one end is connected to the output terminal 51 via the choke coil L1. ing. The other end of the three-terminal commutation element SW2 is connected to the output terminal 52.
[0048]
The diode D2 is connected in parallel with the three-terminal commutation element SW2 such that when the power is supplied to the transformer T, the diode D2 has a direction of blocking a current flowing through the second coil N2. The capacitor C2 is connected in parallel with the output terminals 51 and 52. The output smoothing circuit 32 includes a choke coil L1 and an output smoothing capacitor C2, and is configured as a choke input type.
[0049]
The third coil N3 is connected in series with the second coil N2, and the terminal not connected to the second coil N2 is connected to the gate of the three-terminal commutation element SW2. The third coil N3 is for supplying a voltage (referred to as a flyback voltage) generated in the third coil N3 to the gate of the three-terminal commutation element SW2 when power is not supplied to the transformer T. is there.
[0050]
The determination unit 33 includes an integration circuit 34 and a switch unit 35. The integration circuit 34 includes an operational amplifier IC41, a capacitor C41, a diode D41, and resistors R41, R42, R43, R44. The diode D41 is connected between the second coil N2 and the inverting input terminal of the operational amplifier IC41 in a direction that does not block the current flowing in the second coil N2 when power is supplied to the transformer T. . The capacitor C41 is connected between the inverting input terminal of the operational amplifier IC41 and the output terminal 52.
[0051]
The switch means 35 includes a field effect transistor (FET) SW5, a diode D42, and a resistor R45. The diode D42 is connected between the gate of the three-terminal commutation element SW2 and the drain of the field-effect transistor SW5 in the direction of extracting the gate charge of the three-terminal commutation element SW2. The gate of the field effect transistor SW5 is connected to the output terminal of the operational amplifier IC41.
[0052]
Referring again to FIG. 2, in the switching power supply device having such a configuration, the first and second switching elements SW3 and SW4 are synchronized at a frequency higher than the frequency of the AC power supply AC based on the pulse width control signals S31 and S41. Then, it is controlled to the ON / OFF state. Specifically, the second switching element SW4 is turned on during the ON period of the first switching element SW3, and turned off during the off period of the first switching element SW3.
[0053]
Thereby, the power factor improvement type power conversion circuit 2 stores energy in the inductor L2 during the ON period of the first switching element SW3, charges the capacitor C1 via the diode D1, and supplies power to the first coil N1. Supply. The electric power supplied to the first coil N1 is supplied to the second coil N2. On the other hand, during the OFF period of the first switching element SW3, the energy stored in the inductor L2 is released to charge the capacitor C1, and does not supply power to the first coil N1.
[0054]
Further, in FIG. 3, the integrating circuit 34 integrates the voltage generated in the second coil N2 when the power is supplied to the transformer T using the capacitor C41. The time constant of the integration is adjusted by the resistors R41 and R44. The integral value is equal to or higher than the reference voltage Vth when the load is normal and becomes lower than the reference voltage Vth when the load becomes light. The reference voltage Vth is a reference voltage supplied to the non-inverting input terminal of the operational amplifier IC41. For example, a stable voltage output from the output terminal 51 can be used.
[0055]
The operational amplifier IC41 performs the function of a comparator, and outputs a low-level signal Low from the output terminal of the operational amplifier IC41 when the integrated value is higher than the reference voltage Vth. On the other hand, when the integrated value becomes lower than the reference voltage Vth, the high level signal High is output from the output terminal of the operational amplifier IC41.
[0056]
That is, the integration circuit 34 determines whether the load is a light load or not by detecting the voltage generated in the second coil N2, and outputs the high level signal High if the load is light. If the load is not light, a low level signal Low is output.
[0057]
The switch means 35 turns on the field effect transistor SW5 when the voltage signal of the high level signal High is output from the output terminal of the operational amplifier IC41, pulls out the gate charge of the three-terminal commutation element SW2, and removes the three-terminal commutation. The diversion element SW2 is turned off. On the other hand, when the voltage signal of the low-level signal Low is output from the output terminal of the operational amplifier IC41, the field effect transistor SW5 is turned off, and the operation of the three-terminal commutation element SW2 is not affected.
[0058]
In the normal load state, the field effect transistor SW5 of the switch means 35 is in the OFF state, so that the three-terminal commutation element SW2 is not affected by the operation of the switch means 35.
[0059]
Therefore, in the normal load state, the output circuit 3 is controlled in synchronization with the three-terminal rectifying element SW1 and the three-terminal commutating element SW2. That is, the three-terminal rectifying element SW1 is controlled by the forward voltage S1 supplied from the second coil N2 so as to be in phase with the ON / OFF timing of the first and second switching elements SW3 and SW4. The three-terminal commutation element SW2 is controlled by the flyback voltage S2 supplied from the third coil N3 so that the ON / OFF timing of the first and second switching elements SW3 and SW4 is reversed.
[0060]
In the ON state of the three-terminal rectifying element SW1, the output circuit 3 stores energy in the choke coil L1 and charges the capacitor C2. At this time, the three-terminal commutation element SW2 is turned off by the voltage supplied from the third coil N3, and the current flowing through the second coil N2 does not flow between the drain and the source of the three-terminal commutation element SW2.
[0061]
When the three-terminal rectifying element SW1 is in the OFF state, the output circuit 3 stops flowing current to the second coil N2. Then, the three-terminal commutation element SW2 is turned on, discharges the energy stored in the choke coil L1, and charges the capacitor C2.
[0062]
On the other hand, in the light load state, since the field effect transistor SW5 of the switch means 35 is turned on, the three-terminal commutation element SW2 is turned off. At this time, the three-terminal rectifying element SW1 is controlled to be in phase with the ON / OFF timing of the first and second switching elements SW3 and SW4.
[0063]
FIGS. 4 and 5 are operation waveform diagrams of the switching power supply device shown in FIGS. FIG. 4 shows an operation in a normal load state, and FIG. 5 shows an operation in a light load state. Hereinafter, the operation of the switching power supply device shown in FIGS. 2 and 3 will be described in detail with reference to FIGS.
[0064]
As shown in FIG. 4A, in a normal load state, the load current Io output from the output terminals 51 and 52 is continuous. Therefore, the three-terminal rectifying element SW1 and the three-terminal commutation element SW2 are stably controlled synchronously using the slight ripple component included in the current Io.
[0065]
FIG. 4B is a waveform diagram illustrating the drain-source voltage Vds of the three-terminal commutation element SW2. A period t1 during which the voltage Vds is output indicates a period during which the three-terminal rectifying element SW1 is in the ON state. A period t2 in which the voltage Vds becomes zero indicates a period in which the three-terminal rectifying element SW1 is in the OFF state.
[0066]
In this embodiment, since the constant voltage control is performed using PWM (Pulse Width Modulation), the period (t1 + t2) increases when the load becomes heavy, and the period (t1 + t2) decreases when the load becomes light. The voltage waveform of the second coil N2 is the same as the voltage Vds in the period t1, and has a reverse voltage waveform in the period t2.
[0067]
FIG. 4C is a waveform diagram showing a liback voltage supplied from the third coil N3 to the gate of the three-terminal commutation element SW2, and during a period t3, supplied to the gate of the three-terminal commutation element SW2. This is a period during which the voltage is positive. The period t3 appears only in the period t2.
[0068]
FIG. 4D is a waveform diagram showing the ON / OFF state of the three-terminal commutation element SW2. In a normal load state, the three-terminal commutation element SW2 is stably controlled in synchronization, and is turned on in the period t3.
[0069]
FIG. 4E is a waveform diagram showing the drain current Id of the three-terminal commutation element SW2. The current Id exists only during the period t3 when the three-terminal commutation element SW2 is in the ON state.
[0070]
FIG. 4F is a waveform diagram showing the voltage of the choke coil L1. The voltage VL1 of the choke coil L1 has a waveform similar to the voltage waveform of the second coil N2.
[0071]
FIG. 4G is a waveform diagram showing the voltage of the capacitor C41. Under a normal load, the period t1 during which the three-terminal rectifying element SW1 is in the ON state is equal to or greater than a certain value. Therefore, as shown in FIG. It becomes higher, and the output of the determination means 33 becomes a low level signal Low.
[0072]
Next, the operation of the switching power supply according to the present embodiment in a light load state will be described with reference to FIG.
[0073]
In a light load state, the switching power supply according to the present embodiment performs control during a period in which the load current Io output from the output terminals 51 and 52 becomes intermittent and the current becomes zero, as shown in FIG. Becomes impossible. This state is called a choke discontinuous state.
[0074]
When the choke is in the discontinuous state, the flyback waveform generated in the third coil N3 is disturbed, and becomes a free vibration waveform, as shown in FIG. In this free oscillation waveform, a part of a period t3 in which the voltage supplied from the third coil N3 to the gate of the three-terminal commutation element SW2 is positive, and a part of the period t1 in which the three-terminal rectification element SW1 is in the ON state. But they overlap.
[0075]
As described above, when the period t3 and the period t1 overlap, if the three-terminal commutation element SW2 is controlled based on the voltage supplied from the third coil N3, the three-terminal rectification elements SW1 and 3 In a period in which the terminal commutation element SW2 is simultaneously turned on, a through current is generated.
[0076]
At this time, in the switching power supply according to the present embodiment, as shown in FIG. 5 (g), the integrated value obtained by the judging means 33 becomes lower than the reference voltage Vth, and the output of the judging means 33 becomes high level signal High. Therefore, as shown in FIG. 5D, the three-terminal commutation element SW2 is turned off based on the voltage signal of the high-level signal High. For this reason, generation of a through current can be suppressed, and damage to the three-terminal commutation element SW2 can be avoided.
[0077]
Further, in the present embodiment, since the three-terminal commutation element SW2 is constituted by an FET, even when the three-terminal commutation element SW2 is OFF, the internal diode of the three-terminal commutation element SW2 is used. A current can flow from the source to the drain of the three-terminal commutation element SW2. In this case, the loss is larger than when the three-terminal commutation element SW2 is turned on. However, in a light load state, only a weak current flows, so that the loss at this time hardly causes a problem.
[0078]
In addition, as shown in FIGS. 1 to 3, in this embodiment, since the diode D2 is provided in parallel with the three-terminal commutation element SW2, when the three-terminal commutation element SW2 is off, It is also possible to pass a current using the diode D2.
[0079]
Further, in the present embodiment, the voltage waveform of the second coil N2 in the period t1 is used as the voltage signal having the time width corresponding to the intermittent switching output, but another voltage signal may be used.
[0080]
Further, in the present embodiment, the description has been made by using the PWM control. However, it is obvious that the design can be appropriately made based on the technical idea of the present invention even in the case of using FM (Frequency Modulation). .
[0081]
Further, in the present embodiment, the N-channel FET has been described as the three-terminal rectifying element SW1 and the three-terminal commutating element SW2, but one or both of the three-terminal rectifying element SW1 and the three-terminal commutating element SW2 However, it is obvious that a P-channel FET can be appropriately designed based on the technical idea of the present invention.
[0082]
FIG. 6 is an operation waveform diagram of the switching power supply device of the comparative example, showing an operation in a light load state. Hereinafter, the operation of the switching power supply device of the comparative example will be described in detail with reference to FIG. The switching power supply device of the comparative example is different from the switching power supply device according to the present invention in that the determination unit 33 shown in FIGS. 1 to 3 is not provided.
[0083]
As shown in FIG. 6A, in a light load state, the switching power supply of the comparative example is in a choke discontinuous state. As shown in FIG. 6C, the period t3 during which the voltage supplied from the third coil N3 to the gate of the three-terminal commutation element SW2 is positive, and the three-terminal rectification element SW1 is in the ON state. The period t1 overlaps.
[0084]
Since the switching power supply device of the comparative example does not include the determination unit 33, the switching power supply device controls the three-terminal commutation element SW2 based on the voltage supplied from the third coil N3. For this reason, as shown in FIG. 6D, in a period in which the period t3 and the period t1 overlap, the three-terminal rectifying element SW1 and the three-terminal commutating element SW2 are simultaneously turned on. .
[0085]
In this case, as shown in FIG. 6E, a through current flows through the three-terminal commutation element SW2, the three-terminal rectification element SW1, and the second coil N2 during a period in which the period t3 and the period t1 overlap. .
[0086]
Since the through current is a large current, a large surge voltage is generated in the second coil N2 by the through current, and the surge voltage is generated between the drain and the source of the three-terminal commutation element SW2 as shown in FIG. Appears at voltage Vds. Therefore, when the surge voltage exceeds the drain-source breakdown voltage of the three-terminal commutation element SW2, the three-terminal commutation element SW2 may be damaged.
[0087]
On the other hand, in the switching power supply according to the present embodiment, as described above, there is no possibility that the three-terminal commutation element SW2 is damaged.
[0088]
FIG. 7 is an electric circuit diagram showing another embodiment of the switching power supply device according to the present invention. The switching power supply shown in the drawing differs from the switching power supply shown in FIGS. Hereinafter, description will be made mainly on this point.
[0089]
7, the determining means 33 includes a voltage detection coil L3 in addition to the configuration shown in FIG. The voltage detection coil L3 is a coil for detecting the voltage VL1 generated in the choke coil L1 and supplying the detected voltage signal to the diode D41.
[0090]
As described above, the waveform of the voltage VL1 of the choke coil L1 is shown in FIGS. 4F and 5F, and is similar to the voltage waveform of the second coil N2. For this reason, the determination unit 33 can determine whether the load is light or not by using the voltage VL1 of the choke coil L1 as a voltage signal having a time width corresponding to the intermittent switching output. .
[0091]
Further, the switching power supply device shown in FIG. 7 includes the same components as those of the switching power supply device described with reference to FIGS.
[0092]
As described above, the content of the present embodiment has been specifically described with reference to the preferred embodiment. However, based on the basic technical idea and teaching of the present embodiment, those skilled in the art can adopt various modifications. Is self-evident.
【The invention's effect】
As described above, according to the present invention, the following effects can be obtained.
(A) A high-efficiency switching power supply device using a synchronous rectifier circuit can be provided.
(B) It is possible to provide a switching power supply device capable of avoiding damage to the three-terminal commutation element in a light load state.
(C) It is possible to provide a switching power supply device capable of reliably detecting a light load state without causing a large loss.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram showing one embodiment of a switching power supply device according to the present invention.
FIG. 2 is an electric circuit diagram showing the switching power supply device shown in FIG. 1 in further detail.
FIG. 3 is another electric circuit diagram showing the switching power supply device shown in FIG. 1 in further detail.
FIG. 4 is an operation waveform diagram of the switching power supply device shown in FIGS. 2 and 3 under a normal load.
FIG. 5 is an operation waveform diagram of the switching power supply device shown in FIGS. 2 and 3 under a light load.
FIG. 6 is an operation waveform diagram of the switching power supply device of the comparative example when the load is light.
FIG. 7 is an electric circuit diagram showing another embodiment of the switching power supply device according to the present invention.
[Explanation of symbols]
7 Switch circuit
T transformer
N1 first coil
N2 Second coil
3 Output circuit
33 Judgment means
SW1 3-terminal rectifying element
SW2 3-terminal commutation element
L1 choke coil

Claims (3)

スイッチ回路と、変圧器と、出力回路とを含むスイッチング電源装置であって、
前記スイッチ回路は、直流電圧をスイッチングして、周期的に断続するスイッチング出力を生成し、
前記変圧器は、第1のコイルと、第2のコイルとを含み、前記スイッチ回路から前記第1のコイルに供給されるスイッチング出力を、前記第1のコイルと前記第2のコイルとの電磁結合により、前記第2のコイルに伝送し、
前記出力回路は、同期整流回路と、判定手段とを含み、
前記同期整流回路は、3端子整流用素子と、3端子転流用素子とを含み、前記3端子整流用素子及び前記3端子転流用素子は、前記変圧器から制御電極に供給される同期制御信号により、前記第2のコイルに誘起する電圧を同期整流し、
前記判定手段は、前記出力回路側において、前記スイッチング出力の断続に対応する時間幅を持つ電圧信号を監視し、前記3端子整流用素子のON期間に対応する時間幅が一定値以下となった時に軽負荷と判定し、前記3端子転流用素子をOFF状態とする
スイッチング電源装置。
A switching power supply including a switch circuit, a transformer, and an output circuit,
The switch circuit switches a DC voltage to generate a periodically intermittent switching output,
The transformer includes a first coil and a second coil, and outputs a switching output supplied from the switch circuit to the first coil to an electromagnetic wave between the first coil and the second coil. By coupling, the signal is transmitted to the second coil,
The output circuit includes a synchronous rectifier circuit and a determination unit,
The synchronous rectifier circuit includes a three-terminal rectifying element and a three-terminal commutating element, and the three-terminal rectifying element and the three-terminal commutating element are provided with a synchronous control signal supplied from the transformer to a control electrode. With this, the voltage induced in the second coil is synchronously rectified,
The determination means monitors a voltage signal having a time width corresponding to the intermittent switching output on the output circuit side, and a time width corresponding to an ON period of the three-terminal rectifying element becomes equal to or less than a certain value. A switching power supply that sometimes determines a light load and turns off the three-terminal commutation element.
請求項1に記載されたスイッチング電源装置であって、
前記判定手段は、前記第2のコイルに生じる電圧を積分することにより、軽負荷であるか否かを判断する
スイッチング電源装置。
The switching power supply device according to claim 1,
The switching power supply device, wherein the determination unit determines whether or not the load is light by integrating a voltage generated in the second coil.
請求項1に記載されたスイッチング電源装置であって、
更に、チョークコイルを含み、
前記3端子転流用素子の主電極間は、前記3端子整流用素子の主電極間と第2のコイルとの直列回路に並列に接続され、主電極の一方が前記チョークコイルを介して出力端子に接続されており、
前記判定手段は、前記チョークコイルに生じる電圧を積分することにより、負荷が軽負荷であるか、軽負荷でないかを判断する
スイッチング電源装置。
The switching power supply device according to claim 1,
In addition, including a choke coil,
The main terminals of the three-terminal commutation element are connected in parallel to a series circuit of the main terminals of the three-terminal rectifying element and a second coil, and one of the main electrodes is connected to the output terminal via the choke coil. Connected to
The switching power supply device, wherein the determination unit determines whether the load is a light load or not by integrating a voltage generated in the choke coil.
JP2003068651A 2003-03-13 2003-03-13 Switching power unit Pending JP2004282847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003068651A JP2004282847A (en) 2003-03-13 2003-03-13 Switching power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003068651A JP2004282847A (en) 2003-03-13 2003-03-13 Switching power unit

Publications (1)

Publication Number Publication Date
JP2004282847A true JP2004282847A (en) 2004-10-07

Family

ID=33285921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003068651A Pending JP2004282847A (en) 2003-03-13 2003-03-13 Switching power unit

Country Status (1)

Country Link
JP (1) JP2004282847A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006136075A (en) * 2004-11-04 2006-05-25 Fuji Electric Device Technology Co Ltd Switching power unit
WO2007091374A1 (en) * 2006-02-09 2007-08-16 Murata Manufacturing Co., Ltd. Synchronous rectification type forward converter
JP2010166729A (en) * 2009-01-16 2010-07-29 Nichicon Corp Switching power supply apparatus
JP2012501156A (en) * 2008-08-28 2012-01-12 フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー Switching power supply with self-optimizing efficiency

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006136075A (en) * 2004-11-04 2006-05-25 Fuji Electric Device Technology Co Ltd Switching power unit
WO2007091374A1 (en) * 2006-02-09 2007-08-16 Murata Manufacturing Co., Ltd. Synchronous rectification type forward converter
US7423889B2 (en) 2006-02-09 2008-09-09 Murata Manufacturing Co., Ltd. Forward converter with synchronous rectification
JPWO2007091374A1 (en) * 2006-02-09 2009-07-02 株式会社村田製作所 Synchronous rectification forward converter
JP4548484B2 (en) * 2006-02-09 2010-09-22 株式会社村田製作所 Synchronous rectification forward converter
JP2012501156A (en) * 2008-08-28 2012-01-12 フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー Switching power supply with self-optimizing efficiency
US8861236B2 (en) 2008-08-28 2014-10-14 Phoenix Contact Gmbh & Co., Kg Switching power supply with self-optimizing efficiency
JP2010166729A (en) * 2009-01-16 2010-07-29 Nichicon Corp Switching power supply apparatus

Similar Documents

Publication Publication Date Title
US10158282B1 (en) Switching power supply device
US9712045B2 (en) System and method for a startup cell circuit
EP1490958B1 (en) Method and apparatus for controlling a synchronous rectifier
US9837917B1 (en) X-cap. discharge method for flyback converter
US7221128B2 (en) Converter with start-up circuit
US7602154B2 (en) Phase compensation driving scheme for synchronous rectifiers
US7738266B2 (en) Forward power converter controllers
US7075802B2 (en) Semiconductor device for controlling switching power supply
US8335097B2 (en) Semiconductor device that converts input direct current voltage to regulated output voltage by intermittently switching on and off the input direct current voltage
US8625311B2 (en) Switching power supply apparatus including a plurality of switching elements
JP4481879B2 (en) Switching power supply
US8582326B2 (en) Switching power supply apparatus
US20160043647A1 (en) Power-supply circuit, related transmission circuit, integrated circuit, and method of transmitting a signal
US20060098464A1 (en) Switching power supply
JP2006191741A (en) Dc converter
JP2009284667A (en) Power supply device, its control method, and semiconductor device
JP2004015886A (en) Synchronous rectification driving circuit
JP7244748B2 (en) switching power supply
US20060133116A1 (en) Synchronous rectifier gate drive shutdown circuit
US11703550B2 (en) Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply
US7054168B1 (en) Undershoot eliminator circuit and method for synchronous rectified DC-DC converters
WO2019239453A1 (en) Light source lighting device and illumination apparatus
JP2005198375A (en) Synchronous rectification circuit and power converter
US7474543B2 (en) Isolated DC-DC converter
JP2004282847A (en) Switching power unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080220

A02 Decision of refusal

Effective date: 20080702

Free format text: JAPANESE INTERMEDIATE CODE: A02