JP2004247455A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2004247455A
JP2004247455A JP2003034769A JP2003034769A JP2004247455A JP 2004247455 A JP2004247455 A JP 2004247455A JP 2003034769 A JP2003034769 A JP 2003034769A JP 2003034769 A JP2003034769 A JP 2003034769A JP 2004247455 A JP2004247455 A JP 2004247455A
Authority
JP
Japan
Prior art keywords
protection circuit
impurity region
semiconductor device
circuit unit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003034769A
Other languages
Japanese (ja)
Inventor
Hisakatsu Sato
久克 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003034769A priority Critical patent/JP2004247455A/en
Publication of JP2004247455A publication Critical patent/JP2004247455A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device effectively preventing surge breakdown. <P>SOLUTION: The semiconductor device comprises an inner circuit unit, first and second protective circuit units 200, 400 for preventing the surge breakdown of the inner circuit unit, a power supply terminal, and a signal terminal. The first protective circuit unit 200 is electrically connected to the signal terminal. The second protective circuit unit 400 is electrically connected to the power supply terminal. The breakdown voltage of the first protective circuit unit 200 is lower than that of the second protective circuit unit 400. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、サージ破壊耐性に優れた半導体装置に関する。
【０００２】
【背景技術】
半導体装置において、信号入力端子、信号出力端子、あるいは信号入出力端子に静電気等のサージが印加されて、内部回路が破壊されることがある。このようなサージ破壊を防止するために、半導体装置には一般に、保護回路が設置されている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００１−１６８２０６号公報
【０００４】
【発明が解決しようとする課題】
本発明の目的は、サージ破壊を効果的に防止することができる保護回路部を含む半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、
内部回路部と、
前記内部回路部のサージ破壊を防止するための第１および第２の保護回路部と、
電源端子および信号端子と、を含み、
前記第１の保護回路部は、前記信号端子と電気的に接続され、
前記第２の保護回路部は、前記電源端子と電気的に接続され、
前記第２の保護回路部は、前記第１の保護回路部よりも耐圧が低い。
【０００６】
本発明の半導体装置によれば、前記第１の保護回路部について、静電気等のサージから内部回路部をより確実に保護することができるとともに、リーク電流の極端な増加を防止することができるため、消費電力の増大を防止することができる。したがって、半導体装置の低消費電力化を担保することができる。詳しくは、本実施の形態の欄にて説明する。
【０００７】
本発明の半導体装置については、以下の態様（Ａ）〜（Ｄ）を挙げることができる。
【０００８】
（Ａ）前記第２の保護回路部について、前記第１の保護回路部よりもリーク電流の量を多くすることができる。
【０００９】
（Ｂ）前記信号端子および前記第１の保護回路部を複数含み、１つの前記信号端子にそれぞれ、１つの前記第１の保護回路部を電気的に接続できる。
【００１０】
（Ｃ）前記信号端子は、信号入力端子、信号出力端子、および信号入出力端子のいずれかであることができる。
【００１１】
（Ｄ）前記第１および第２の保護回路部はそれぞれ、バイポーラトランジスタと、ツェナーダイオードとを含み、前記第１の保護回路部において、前記バイポーラトランジスタと、前記ツェナーダイオードとを、前記信号端子に対して電気的に並列接続させ、前記第２の保護回路部において、前記バイポーラトランジスタと、前記ツェナーダイオードとを、前記電源端子に対して電気的に並列接続させることができる。
【００１２】
この場合、前記第１および第２の保護回路部はそれぞれ、第１導電型の第１領域に形成され、かつ、それぞれ、
第２導電型の第１不純物領域および第２不純物領域と、
前記第１不純物領域に連続する第２導電型の第３不純物領域と、
前記第３不純物領域と接合する第１導電型の第４不純物領域と、を含み、
前記バイポーラトランジスタは、前記第１不純物領域からなるエミッタ領域と、前記第２不純物領域からなるコレクタ領域と、前記第１領域からなるベース領域とを含み、
前記ツェナーダイオードは、前記第３不純物領域と、前記第４不純物領域とからなることができる。
【００１３】
また、この場合、以下の態様（ａ）〜（ｄ）をとることができる。
【００１４】
（ａ）前記第２の保護回路部の第４不純物領域における第１導電型の不純物の濃度を、前記第１の保護回路部の第４不純物領域における第１導電型の不純物の濃度より大きくすることができる。
【００１５】
（ｂ）前記第２の保護回路部の第３不純物領域における第２導電型の不純物の濃度を、前記第１の保護回路部の第３不純物領域における第２導電型の不純物の濃度より大きくすることができる。
【００１６】
（ｃ）前記第２の保護回路部における前記第３不純物領域と前記第４不純物領域との接合面積を、前記第１の保護回路部における前記第３不純物領域と前記第４不純物領域との接合面積より小さくすることができる。
【００１７】
（ｄ）前記第２の保護回路部の前記第４不純物領域の膜厚を、前記第１の保護回路部の前記第４不純物領域の膜厚よりも小さくすることができる。
【００１８】
【発明の実施の形態】
次に、本発明にかかる半導体装置の一実施の形態について説明する。
【００１９】
図１は、本実施の形態の半導体装置を模式的に示す平面図であり、図２は、本実施の形態の半導体装置の等価回路である。図２に示す等価回路は、図１に示す半導体装置のうち、第１および第２の保護回路部２００，４００および内部回路部の一部を示している。また、図３は、図２に示す半導体装置の一部を模式的に示す断面図であり、図４〜図６は、図３に示す半導体装置の一変形例を模式的に示す断面図である。
【００２０】
本実施の形態では一例として、図１に示すように、内部回路部が表示駆動回路（ドライバ）を含む場合について説明する。また、本実施の形態では、第１導電型をＰ型とし、第２導電型をＮ型とした例について述べる。
【００２１】
１．半導体装置の構造
［平面構造］
本実施の形態の半導体装置は、図１に示すように、半導体装置７００は、論理回路部（表示駆動回路）８００、第１および第２の保護回路部２００，４００、およびパッド３００，５００，６００を含む。論理回路部８００、第１および第２の保護回路部２００，４００、およびパッド３００，５００，６００は、半導体基板１０（例えばシリコン基板）上に形成されている。
【００２２】
なお、図１において、論理回路部８００の左側の領域１０００に、第１および第２の保護回路部２００，４００、およびパッド３００，５００，６００が設置されている。また、論理回路部８００の右側の領域２０００に、出力パッド９００と、この出力パッド９００（信号出力端子）と電気的に接続された保護回路部１１００が設置されている。図１の領域１０００，２０００においては、複数のパッドおよび複数の保護回路部がそれぞれ、Ｙ方向に配列されている。具体的には、図１では、領域１０００において、第２の保護回路部４００およびパッド５００，６００を斜線で示している。すなわち、領域１０００において、パッドのうち斜線で示されていないものはパッド３００であり、保護回路部のうち斜線で示されていないものは第１の保護回路部２００である。
【００２３】
論理回路部８００は、内部回路部の一部を構成する。具体的には、表示駆動回路である論理回路部８００は、表示データＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、電極駆動回路、およびデータ書込回路（いずれも図示せず）を含む。前記表示データＲＡＭは、互いに交差するロウ（ｒｏｗ）アドレス線およびカラム（ｃｏｌｕｍｎ）アドレス線により特定される記憶領域（メモリセル）を含む。前記電極駆動回路は、表示データＲＡＭに記憶された表示データに基づいて、表示部の電極（信号電極、セグメント電極）を駆動させる。前記データ書込回路は、前記表示データＲＡＭへの表示データの書き込みを制御する。
【００２４】
パッド（入力パッド）３００は、入力ライン３１０に接続されている。このパッド３００は、信号入力端子（図示せず）と電気的に接続されている。また、パッド（接地パッド）５００は接地ライン５１０（ＶＳＳ）と電気的に接続されている。さらに、パッド（電源パッド）６００は電源ライン６１０（ＶＤＤ）に接続されている。このパッド６００は、電源端子（図示せず）と電気的に接続されている。パッド３００，５００，６００にはボンディングがなされる。すなわち、これらのパッドは電極の一例である。
【００２５】
第１の保護回路部２００は、図２に示すように、パッド３００と電気的に接続されている。すなわち、第１の保護回路部２００は、パッド３００を介して信号入力端子と電気的に接続されている。また、この第１の保護回路部２００は、図２に示すように、接地ライン５１０（ＶＳＳ）と入力ライン３１０との間に設けられている。
【００２６】
この第１の保護回路部２００は、図１に示すように、パッド３００の近傍に設けられている。本実施の形態の半導体装置７００においては、１つの信号入力端子につき、１つのパッド３００が設けられ、かつ、１つのパッド３００につき、１つの第１の保護回路部２００が設けられている。すなわち、１つのパッド３００につき、１つの第１の保護回路部２００が設けられている。
【００２７】
具体的には、この第１の保護回路部２００は、バイポーラトランジスタ２１０およびツェナーダイオード２２０を含む。より具体的には、バイポーラトランジスタ２１０と、ツェナーダイオード２２０とが、パッド３００（信号入力端子）に対して電気的に並列接続されている。この第１の保護回路部２００は、トランジスタ形成部３２０（図２参照）を含む内部回路部が、静電気等のサージにより破壊されるのを防ぐ機能を有する。この第１の保護回路部２００の動作については後述する。
【００２８】
トランジスタ形成部３２０は、内部回路部の一部を構成する。具体的には、このトランジスタ形成部３２０は、信号入力端子からパッド３００を経て送信された信号の入力を制御する。このトランジスタ形成部３２０は、複数のＭＯＳトランジスタを含む。図２では、ＭＯＳトランジスタ１００，１１０が示されている。
【００２９】
第２の保護回路部４００は、図１に示すように、パッド６００の近傍に設けられている。この第２の保護回路部４００は、図２に示すように、パッド６００と電気的に接続されている。すなわち、第２の保護回路部４００は、パッド６００を介して電源端子と電気的に接続されている。また、この第２の保護回路部４００は、電源ライン（ＶＤＤ）６１０と接地ライン５１０（ＶＳＳ）との間に設けられている。
【００３０】
具体的には、この第２の保護回路部４００は、バイポーラトランジスタ４１０およびツェナーダイオード４２０を含む。より具体的には、バイポーラトランジスタ４１０と、ツェナーダイオード４２０とが、パッド６００（電源端子）に対して電気的に並列接続されている。すなわち、この第２の保護回路部４００は、バイポーラトランジスタとツェナーダイオードとを含む点で、第１の保護回路部２００と同様の構成を有する。
【００３１】
また、この第２の保護回路部４００もまた、第１の保護回路部２００と同様に、トランジスタ形成部３２０（図２参照）が、静電気等のサージによって破壊されるのを防ぐ機能を有する。この第２の保護回路部４００の動作については後述する。
【００３２】
［断面構造］
次に、図３を用いて、第１および第２の保護回路部２００，４００の断面構造を説明する。図３に示す第１および第２の保護回路部２００，４００は、図２に示す等価回路の一部である。
【００３３】
第１保護回路部２００は、半導体基板１０に設けられた第１領域１１に形成されている。また、第２の保護回路部４００は、半導体基板１０に設けられた第１領域２１に形成されている。第１領域１１，２１はＰ型ウエルからなる。第１領域１１，２１には、所定のパターンの素子分離領域１２が形成され、第１領域１１，２１のうち素子分離領域１２以外の領域には、後述するＰ型およびＮ型不純物領域が形成されている。素子分離領域１２は、例えば選択酸化法やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法によって形成される。
【００３４】
第１および第２の保護回路部２００，４００は、図２に示すように、同様の回路構成を有する。一方、第２の保護回路部４００の第４不純物領域１５６は、第１の保護回路部２００の第４不純物領域５６と比較して、Ｐ型不純物の濃度が大きい点で、第１の保護回路部２００と第２の保護回路部４００とは異なる構成を有する。第４不純物領域５６，１５６以外の構成要素は、第１および第２の保護回路部２００，４００は同様である。
【００３５】
（１）第１の保護回路部２００の各構成要素
第１の保護回路部２００は前述したように、バイポーラトランジスタ２１０およびツェナーダイオード２２０を含む。
【００３６】
バイポーラトランジスタ２１０は、Ｎ型の第１不純物領域４０からなるエミッタ領域と、Ｎ型の第２不純物領域６０からなるコレクタ領域と、Ｐ型の第１領域１１からなるベース領域とから構成される。また、第１不純物領域４０と第２不純物領域６０との間には、ツェナーダイオード２２０が設けられている。さらに、このツェナーダイオード２２０と第２不純物領域領域６０との間には、素子分離領域１２が設けられている。
【００３７】
ツェナーダイオード２２０は、Ｎ型の第３不純物領域５４と、Ｐ型の第４不純物領域５６とからなる。第４不純物領域５６は、第３不純物領域５４の下部と接合している。
【００３８】
第１の保護回路部２００において、第１不純物領域４０は、パッド３００と電気的に接続されている。また、第１不純物領域４０とトランジスタ形成部３２０とは、パッド３００（信号入力端子）に対して電気的に並列接続されている。さらに、第２不純物領域６０は接地されている。また、第１，第２および第３不純物領域４０，６０，５４の上面にはシリサイド層３６が形成されている。
【００３９】
（２）第２の保護回路部４００の各構成要素
第２の保護回路部４００は前述したように、バイポーラトランジスタ４１０およびツェナーダイオード４２０を含む。第２の保護回路部４００について、第１の保護回路部２００と同様の構成を有する部分については説明を省略する。
【００４０】
バイポーラトランジスタ４１０の構成は、第１の保護回路部２００のバイポーラトランジスタ２１０と同様である。すなわち、バイポーラトランジスタ４１０は、Ｎ型の第１不純物領域４０からなるエミッタ領域と、Ｎ型の第２不純物領域６０からなるコレクタ領域と、Ｐ型の第１領域２１からなるベース領域とから構成される。
【００４１】
ツェナーダイオード４２０は、Ｎ型の第３不純物領域５４と、Ｐ型の第４不純物領域１５６とからなる。第４不純物領域１５６は、第３不純物領域５４の下部と接合している。
【００４２】
第２の保護回路部４００において、第１不純物領域４０は、パッド６００と電気的に接続されている。また、第１不純物領域４０とともにトランジスタ形成部３２０が、パッド６００に対して電気的に並列接続されている。
【００４３】
前述したように、第４不純物領域１５６におけるＰ型不純物の濃度は、第１の保護回路部２００の第４不純物領域５６と比較して大きい。これにより、第２の保護回路部４００のツェナーダイオード４２０のツェナー電圧は、第１の保護回路部２００のツェナーダイオード２２０のツェナー電圧より小さい。すなわち、ツェナーダイオード２２０よりもツェナーダイオード４２０のほうが、より低い電圧でツェナーブレークダウンする。したがって、第２の保護回路部４００は、第１の保護回路部２００よりも耐圧が低い。なお、本明細書において、「ツェナー電圧」とは、ツェナーダイオードがブレークダウンするのに最低限必要な電圧をいう。
【００４４】
また、半導体装置のリーク電流の量と、保護回路部の耐圧との関係を図７に示す。図７に示すように、一般に、保護回路部の耐圧が小さくなるほど、半導体装置のリーク電流の量は増加する。したがって、図７を参照すると、第２の保護回路部４００は、第１の保護回路部２００よりも耐圧が低いことから、第２の保護回路部４００は、第１の保護回路部２００よりもリーク電流の量が多い。
【００４５】
本発明の半導体装置は、公知の半導体装置の形成工程により形成することができる。例えば、半導体基板１０にＰ型不純物をドープして第１領域１１，２１を形成した後、素子分離領域１２を形成し、続いて素子分離領域１２間に、前述した不純物領域４０，５４，５６，６０，１５６をそれぞれ形成する。さらに、これらの不純物領域上にシリサイド層３６を形成することにより、本発明の半導体装置が得られる。これらの工程は、例えば、トランジスタ形成部３２０内に含まれるトランジスタの形成工程と同じ工程を採用できる。
【００４６】
［保護回路部の動作］
次に、第１および第２の保護回路部２００，４００の動作を、図２および図３を用いて説明する。
【００４７】
まず、静電気等のサージによる電流（以下、「電流」とする）によって、パッド３００に負極性の高電圧パルスが印加された場合、該電流は入力ライン３１０を通った後、第１の保護回路部２００のツェナーダイオード２２０がツェナーブレークダウンする。よって、電流は、第１の保護回路部２００の第１不純物領域４０を経てツェナーダイオード２２０を流れる。これによる電圧降下によって、バイポーラトランジスタ２１０がオン状態となる。その結果、電流は、第１の保護回路部２００内において、第１不純物領域４０、第１領域１１、および第２不純物領域６０を経て、接地ライン５１０へと放電される。
【００４８】
一方、前記電流によって、パッド６００に負極性の高電圧パルスが印加された場合、該電流は電源ライン６１０を通った後、第２の保護回路部４００のツェナーダイオード４２０がツェナーブレークダウンする。よって、電流は、第２の保護回路部４００の第１不純物領域４０を経てツェナーダイオード４２０を流れる。これによる電圧降下によって、バイポーラトランジスタ４１０がオン状態となる。その結果、電流は、第２の保護回路部４００内において、第１不純物領域４０、第１領域２１、および第２不純物領域６０を経て、接地ライン５１０へと放電される。
【００４９】
２．作用効果
本実施の形態にかかる半導体装置によれば、以下の作用効果を有する。
【００５０】
（１）一般に、保護回路部の耐圧が小さい程、より低い電圧でツェナーブレークダウンするため、サージ破壊耐性を高めることができる。しかしながら、保護回路部の耐圧を小さくすると、リーク電流が増加するため、低消費電力化の妨げとなる。したがって、リーク電流の極端な増加を防止しつつ、サージ破壊耐性を維持することが重要である。
【００５１】
本実施の形態の半導体装置７００によれば、第２の保護回路部４００は、第１の保護回路部２００よりも耐圧が低い。また、図１に示すように、各入力パッド３００（信号入力端子）はそれぞれ、対応する第１の保護回路部２００と電気的に接続されている。パッド３００の数（信号入力端子の数）は、論理回路部８００に導入される信号の数および種類等によって決定される。このため、原則として、信号入力端子の数や種類が増えるにつれて、設置されるパッド３００および第１の保護回路部２００の数は増加する。
【００５２】
これに対して、電源端子は一般的に、論理回路部８００の電源電圧の数に応じて設定される。すなわち、論理回路部８００の電源電圧が１つである場合、電源端子は１つ設けられ、電源電圧が２つである場合、電源端子は２つ設けられる。
【００５３】
ところで、前述したように、保護回路部の耐圧を下げれば、サージ破壊耐性を高めるができる。しかしながら、すべての信号入力端子に接続されている第１の保護回路部２００の耐圧を下げた場合、リーク電流の量が増加するため、低消費電力化の妨げとなる。特に、入力信号の数が多い場合、それに伴って、設置される第１の保護回路部２００の数も多いため、第１の保護回路部２００の耐圧を下げた場合、リーク電流の量が劇的に増加するため、低消費電力化が困難となる。
【００５４】
これに対して、本実施の形態の半導体装置７００においては、第２の保護回路部４００の耐圧が第１の保護回路部２００の耐圧よりも小さい。これにより、第１の保護回路部２００について、静電気等のサージから内部回路部をより確実に保護することができるとともに、リーク電流の極端な増加を防止することができるため、消費電力の増大を防止することができる。したがって、半導体装置７００の低消費電力化を担保することができる。
【００５５】
（２）第２の保護回路部４００の第４不純物領域１５６は、第１の保護回路部２００の第４不純物領域５６よりも、Ｐ型不純物の濃度が大きい。このため、第２の保護回路部４００の第４不純物領域１５６−第１領域２１間では、第１の保護回路部２００の第４不純物領域５６−第１領域１１間よりも低い電圧にて電流が流れるようになる。
【００５６】
３．変形例
次に、本実施の形態の変形例について説明する。図４〜図６はそれぞれ、本実施の形態の一変形例の半導体装置の要部を模式的に示す断面図であり、図３に示す断面と同じ断面を示している。すなわち、図４〜図６に示す変形例では、平面図および等価回路は、図１および図２に示す本実施の形態の半導体装置と同様であるため、詳しい説明は省略する。また、図４〜図６に示す変形例において、本実施の形態の半導体装置と同様の構成を有する部分については、詳しい説明は省略する。
【００５７】
なお、図４〜図６に示す変形例はいずれも、本実施の形態の半導体装置７００（図３参照）と比較して、第２の保護回路部４００が第１の保護回路部２００よりも耐圧が小さくなるようにするための手段が異なる。
【００５８】
（１）変形例１
図４に示す変形例１の半導体装置は、第２の保護回路部４００の第３不純物領域１５４におけるＮ型不純物の濃度が、第１の保護回路部２００の第３不純物領域５４におけるＮ型不純物の濃度よりも大きい点で、本実施の形態の半導体装置７００と異なる構成を有する。この構成によれば、第１の保護回路部２００のツェナー電圧と比較して、第２の保護回路部４００のツェナー電圧をより小さくすることができるため、第１の保護回路部４００の耐圧をより小さくすることができる。これにより、静電気等のサージから内部回路部をさらに確実に保護することができる。
【００５９】
（２）変形例２
図５に示す変形例２の半導体装置は、第２の保護回路部４００の第４不純物領域２５６の膜厚が、第１の保護回路部２００の第４不純物領域５６の膜厚よりも小さい点で、本実施の形態の半導体装置７００と異なる構成を有する。この構成によれば、第１の保護回路部２００のツェナー電圧と比較して、第２の保護回路部４００のツェナー電圧をより小さくすることができるため、第１の保護回路部４００の耐圧をより小さくすることができる。これにより、静電気等のサージから内部回路部をさらに確実に保護することができる。
【００６０】
（３）変形例３
図６に示す変形例３の半導体装置は、第２の保護回路部４００における第３不純物領域３５４と第４不純物領域３５６との接合面積が、第１の保護回路部２００における第３不純物領域５４と第４不純物領域５６との接合面積より小さい点で、本実施の形態の半導体装置７００と異なる構成を有する。この構成によれば、第１の保護回路部２００のツェナー電圧と比較して、第２の保護回路部４００のツェナー電圧をより小さくすることができるため、第１の保護回路部４００の耐圧をより小さくすることができる。これにより、静電気等のサージから内部回路部をさらに確実に保護することができる。
【００６１】
また、本発明は上記実施の形態に限定されず、本発明の要旨の範囲で種々の態様を取り得る。したがって、本実施の形態において、各層の導電型を逆にした場合であっても、本発明を適用することができる。
【００６２】
また、例えば、本実施の形態の半導体装置７００においては、パッド３００と電気的に接続される信号端子が信号入力端子である場合を示したが、信号入力端子のかわりに、信号出力端子または信号入出力端子を用いることもできる。すなわち、本実施の形態においては、パッド３００が信号入力端子と電気的に接続されている場合について述べたが、かわりに、パッド３００が、信号出力端子または信号入出力端子と電気的に接続されている場合についても本発明を適用することができる。この場合、トランジスタ形成部３２０は、信号出力端子または信号入出力端子へと出力する信号を制御する機能を有する。
【００６３】
さらに、例えば、本実施の形態の半導体装置７００においては、第１および第２の保護回路部２００，４００がそれぞれ別々のウエル（第１領域）１１，２１に形成されている場合を示したが、これらは同じウエル内に形成することもできる。
【図面の簡単な説明】
【図１】本実施の形態の半導体装置を模式的に示す平面図である。
【図２】本実施の形態の半導体装置の等価回路である。
【図３】図２に示す半導体装置の一部を模式的に示す断面図である。
【図４】図３に示す半導体装置の一変形例を模式的に示す断面図である。
【図５】図３に示す半導体装置の一変形例を模式的に示す断面図である。
【図６】図３に示す半導体装置の一変形例を模式的に示す断面図である。
【図７】半導体装置のリーク電流の量と保護回路部の耐圧との関係を模式的に示すグラフである。
【符号の説明】
１０ 半導体基板、 １１，２１ 第１領域（ベース領域）、 １２ 素子分離領域、 ３６ シリサイド層、 ４０ 第１不純物領域（コレクタ領域）、 ５４，１５４，３５４ 第３不純物領域、 ５６，１５６，２５６，３５６ 第４不純物領域、 ６０ 第２不純物領域（エミッタ領域）、 １００ Ｎチャネル型ＭＯＳトランジスタ、 １１０ Ｐチャネル型ＭＯＳトランジスタ、 ２００ 第１の保護回路部、 ２１０，４１０ バイポーラトランジスタ、 ２２０，４２０ ツェナーダイオード、 ２３０，４３０ 抵抗、 ３００ 入力パッド、 ３１０ 入力ライン、 ３２０ トランジスタ形成部、 ４００ 第２の保護回路部、 ５００ 接地パッド、 ５１０ 接地ライン、 ６００ 電源パッド、 ６１０ 電源ライン、 ７００ 半導体装置、 ８００ 論理回路部、９００ 出力パッド、 １０００，２０００ 領域、 １１００ 保護回路部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having excellent surge breakdown resistance.
[0002]
[Background Art]
In a semiconductor device, a surge such as static electricity may be applied to a signal input terminal, a signal output terminal, or a signal input / output terminal, and an internal circuit may be destroyed. In order to prevent such surge destruction, a protection circuit is generally provided in a semiconductor device (for example, see Patent Document 1).
[0003]
[Patent Document 1]
JP 2001-168206 A
[Problems to be solved by the invention]
An object of the present invention is to provide a semiconductor device including a protection circuit portion that can effectively prevent surge destruction.
[0005]
[Means for Solving the Problems]
The semiconductor device of the present invention
Internal circuit part,
First and second protection circuit units for preventing surge destruction of the internal circuit unit;
A power terminal and a signal terminal;
The first protection circuit unit is electrically connected to the signal terminal,
The second protection circuit unit is electrically connected to the power terminal,
The second protection circuit has a lower withstand voltage than the first protection circuit.
[0006]
According to the semiconductor device of the present invention, the first protection circuit section can more reliably protect the internal circuit section from surges such as static electricity, and can prevent an excessive increase in leak current. Thus, an increase in power consumption can be prevented. Therefore, low power consumption of the semiconductor device can be secured. Details will be described in the section of the present embodiment.
[0007]
The following aspects (A) to (D) can be given to the semiconductor device of the present invention.
[0008]
(A) The amount of leakage current of the second protection circuit unit can be larger than that of the first protection circuit unit.
[0009]
(B) A plurality of the signal terminals and the first protection circuit section are included, and one signal protection terminal can be electrically connected to one first protection circuit section.
[0010]
(C) The signal terminal may be any one of a signal input terminal, a signal output terminal, and a signal input / output terminal.
[0011]
(D) The first and second protection circuit units each include a bipolar transistor and a Zener diode. In the first protection circuit unit, the bipolar transistor and the Zener diode are connected to the signal terminal. The bipolar transistor and the Zener diode can be electrically connected in parallel to the power supply terminal in the second protection circuit section.
[0012]
In this case, the first and second protection circuit portions are respectively formed in the first region of the first conductivity type, and
A first impurity region and a second impurity region of a second conductivity type;
A third impurity region of a second conductivity type continuous with the first impurity region;
A fourth impurity region of the first conductivity type that is joined to the third impurity region.
The bipolar transistor includes an emitter region including the first impurity region, a collector region including the second impurity region, and a base region including the first region.
The Zener diode may include the third impurity region and the fourth impurity region.
[0013]
In this case, the following modes (a) to (d) can be taken.
[0014]
(A) The concentration of the first conductivity type impurity in the fourth impurity region of the second protection circuit portion is made higher than the concentration of the first conductivity type impurity in the fourth impurity region of the first protection circuit portion. be able to.
[0015]
(B) The concentration of the second conductivity type impurity in the third impurity region of the second protection circuit portion is higher than the concentration of the second conductivity type impurity in the third impurity region of the first protection circuit portion. be able to.
[0016]
(C) determining a junction area between the third impurity region and the fourth impurity region in the second protection circuit unit by a junction area between the third impurity region and the fourth impurity region in the first protection circuit unit; It can be smaller than the area.
[0017]
(D) The thickness of the fourth impurity region of the second protection circuit portion can be smaller than the thickness of the fourth impurity region of the first protection circuit portion.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of the semiconductor device according to the present invention will be described.
[0019]
FIG. 1 is a plan view schematically showing the semiconductor device of the present embodiment, and FIG. 2 is an equivalent circuit of the semiconductor device of the present embodiment. The equivalent circuit illustrated in FIG. 2 illustrates the first and second protection circuit units 200 and 400 and a part of the internal circuit unit in the semiconductor device illustrated in FIG. 3 is a cross-sectional view schematically showing a part of the semiconductor device shown in FIG. 2, and FIGS. 4 to 6 are cross-sectional views schematically showing a modification of the semiconductor device shown in FIG. is there.
[0020]
In this embodiment, as an example, a case where the internal circuit portion includes a display drive circuit (driver) as shown in FIG. 1 will be described. In this embodiment, an example in which the first conductivity type is P-type and the second conductivity type is N-type will be described.
[0021]
1. Structure of semiconductor device [planar structure]
As shown in FIG. 1, the semiconductor device of the present embodiment includes a logic device (display drive circuit) 800, first and second protection circuit units 200 and 400, and pads 300, 500 and 500. 600. The logic circuit section 800, the first and second protection circuit sections 200 and 400, and the pads 300, 500 and 600 are formed on the semiconductor substrate 10 (for example, a silicon substrate).
[0022]
In FIG. 1, the first and second protection circuit units 200 and 400 and the pads 300, 500 and 600 are provided in a region 1000 on the left side of the logic circuit unit 800. An output pad 900 and a protection circuit 1100 electrically connected to the output pad 900 (signal output terminal) are provided in a region 2000 on the right side of the logic circuit 800. In regions 1000 and 2000 in FIG. 1, a plurality of pads and a plurality of protection circuit units are arranged in the Y direction. Specifically, in FIG. 1, in the region 1000, the second protection circuit section 400 and the pads 500 and 600 are indicated by oblique lines. That is, in the region 1000, the pad that is not indicated by oblique lines is the pad 300, and the pad that is not indicated by oblique lines is the first protection circuit unit 200.
[0023]
The logic circuit section 800 forms a part of the internal circuit section. Specifically, the logic circuit section 800 as a display driving circuit includes a display data RAM (Random Access Memory), an electrode driving circuit, and a data writing circuit (all not shown). The display data RAM includes a storage area (memory cell) specified by a row address line and a column address line that cross each other. The electrode driving circuit drives electrodes (signal electrodes, segment electrodes) of the display unit based on the display data stored in the display data RAM. The data writing circuit controls writing of display data to the display data RAM.
[0024]
The pad (input pad) 300 is connected to the input line 310. The pad 300 is electrically connected to a signal input terminal (not shown). The pad (ground pad) 500 is electrically connected to a ground line 510 ( VSS ). Further, a pad (power supply pad) 600 is connected to a power supply line 610 (V DD ). This pad 600 is electrically connected to a power supply terminal (not shown). The pads 300, 500, and 600 are bonded. That is, these pads are examples of electrodes.
[0025]
The first protection circuit section 200 is electrically connected to the pad 300 as shown in FIG. That is, the first protection circuit unit 200 is electrically connected to the signal input terminal via the pad 300. The first protection circuit section 200 is provided between the ground line 510 ( VSS ) and the input line 310, as shown in FIG.
[0026]
The first protection circuit section 200 is provided near the pad 300 as shown in FIG. In the semiconductor device 700 of the present embodiment, one pad 300 is provided for one signal input terminal, and one first protection circuit unit 200 is provided for one pad 300. That is, one first protection circuit section 200 is provided for one pad 300.
[0027]
Specifically, the first protection circuit section 200 includes a bipolar transistor 210 and a Zener diode 220. More specifically, bipolar transistor 210 and zener diode 220 are electrically connected in parallel to pad 300 (signal input terminal). The first protection circuit section 200 has a function of preventing the internal circuit section including the transistor forming section 320 (see FIG. 2) from being destroyed by a surge such as static electricity. The operation of the first protection circuit section 200 will be described later.
[0028]
The transistor forming section 320 forms a part of the internal circuit section. Specifically, the transistor forming section 320 controls the input of a signal transmitted from the signal input terminal via the pad 300. The transistor forming section 320 includes a plurality of MOS transistors. In FIG. 2, MOS transistors 100 and 110 are shown.
[0029]
The second protection circuit section 400 is provided near the pad 600 as shown in FIG. The second protection circuit section 400 is electrically connected to the pad 600 as shown in FIG. That is, the second protection circuit section 400 is electrically connected to the power supply terminal via the pad 600. Further, the second protection circuit section 400 is provided between the power supply line (V DD ) 610 and the ground line 510 (V SS ).
[0030]
Specifically, the second protection circuit section 400 includes a bipolar transistor 410 and a Zener diode 420. More specifically, bipolar transistor 410 and zener diode 420 are electrically connected in parallel to pad 600 (power supply terminal). That is, the second protection circuit section 400 has the same configuration as the first protection circuit section 200 in that it includes a bipolar transistor and a Zener diode.
[0031]
Further, the second protection circuit section 400 also has a function of preventing the transistor formation section 320 (see FIG. 2) from being destroyed by a surge such as static electricity, similarly to the first protection circuit section 200. The operation of the second protection circuit section 400 will be described later.
[0032]
[Cross section structure]
Next, a sectional structure of the first and second protection circuit units 200 and 400 will be described with reference to FIG. The first and second protection circuit units 200 and 400 shown in FIG. 3 are a part of the equivalent circuit shown in FIG.
[0033]
The first protection circuit section 200 is formed in a first region 11 provided on the semiconductor substrate 10. Further, the second protection circuit section 400 is formed in the first region 21 provided on the semiconductor substrate 10. The first regions 11 and 21 are made of P-type wells. Element isolation regions 12 having a predetermined pattern are formed in the first regions 11 and 21, and P-type and N-type impurity regions to be described later are formed in regions other than the element isolation regions 12 in the first regions 11 and 21. Have been. The element isolation region 12 is formed by, for example, a selective oxidation method or an STI (Shallow Trench Isolation) method.
[0034]
The first and second protection circuit units 200 and 400 have the same circuit configuration as shown in FIG. On the other hand, the fourth impurity region 156 of the second protection circuit section 400 has a higher P-type impurity concentration than the fourth impurity The unit 200 and the second protection circuit unit 400 have different configurations. Components other than the fourth impurity regions 56 and 156 are the same in the first and second protection circuit units 200 and 400.
[0035]
(1) Components of the First Protection Circuit Unit 200 The first protection circuit unit 200 includes the bipolar transistor 210 and the Zener diode 220 as described above.
[0036]
Bipolar transistor 210 includes an emitter region including N-type first impurity region 40, a collector region including N-type second impurity region 60, and a base region including P-type first region 11. Further, a Zener diode 220 is provided between the first impurity region 40 and the second impurity region 60. Further, an element isolation region 12 is provided between the Zener diode 220 and the second impurity region region 60.
[0037]
The Zener diode 220 includes an N-type third impurity region 54 and a P-type fourth impurity region 56. The fourth impurity region 56 is joined to a lower portion of the third impurity region 54.
[0038]
In the first protection circuit section 200, the first impurity region 40 is electrically connected to the pad 300. Further, the first impurity region 40 and the transistor forming portion 320 are electrically connected in parallel to the pad 300 (signal input terminal). Further, the second impurity region 60 is grounded. Further, a silicide layer 36 is formed on the upper surfaces of the first, second, and third impurity regions 40, 60, 54.
[0039]
(2) Each component of the second protection circuit section 400 The second protection circuit section 400 includes the bipolar transistor 410 and the zener diode 420 as described above. Regarding the second protection circuit section 400, the description of a portion having the same configuration as that of the first protection circuit section 200 will be omitted.
[0040]
The configuration of the bipolar transistor 410 is the same as that of the bipolar transistor 210 of the first protection circuit section 200. That is, bipolar transistor 410 includes an emitter region including first N-type impurity region 40, a collector region including second N-type impurity region 60, and a base region including first P-type region 21. You.
[0041]
The Zener diode 420 includes an N-type third impurity region 54 and a P-type fourth impurity region 156. The fourth impurity region 156 is joined to a lower portion of the third impurity region 54.
[0042]
In the second protection circuit section 400, the first impurity region 40 is electrically connected to the pad 600. Further, the transistor forming portion 320 is electrically connected to the pad 600 in parallel with the first impurity region 40.
[0043]
As described above, the concentration of the P-type impurity in the fourth impurity region 156 is higher than that in the fourth impurity region 56 of the first protection circuit section 200. Thus, the Zener voltage of the Zener diode 420 of the second protection circuit unit 400 is smaller than the Zener voltage of the Zener diode 220 of the first protection circuit unit 200. That is, the Zener diode 420 performs a Zener breakdown at a lower voltage than the Zener diode 220. Therefore, the second protection circuit unit 400 has a lower withstand voltage than the first protection circuit unit 200. In addition, in this specification, the “Zener voltage” refers to a minimum voltage required for the Zener diode to break down.
[0044]
FIG. 7 shows the relationship between the amount of leakage current of the semiconductor device and the withstand voltage of the protection circuit portion. As shown in FIG. 7, generally, as the withstand voltage of the protection circuit portion decreases, the amount of leakage current of the semiconductor device increases. Therefore, referring to FIG. 7, the second protection circuit unit 400 has a lower withstand voltage than the first protection circuit unit 200, and therefore, the second protection circuit unit 400 has a higher breakdown voltage than the first protection circuit unit 200. The amount of leak current is large.
[0045]
The semiconductor device of the present invention can be formed by a known semiconductor device forming process. For example, after the first regions 11 and 21 are formed by doping the semiconductor substrate 10 with a P-type impurity, the element isolation regions 12 are formed, and subsequently, the impurity regions 40, 54, and 56 described above are provided between the element isolation regions 12. , 60, and 156, respectively. Further, by forming the silicide layer 36 on these impurity regions, the semiconductor device of the present invention can be obtained. For these steps, for example, the same steps as the steps for forming the transistors included in the transistor forming section 320 can be employed.
[0046]
[Operation of protection circuit section]
Next, the operation of the first and second protection circuit units 200 and 400 will be described with reference to FIGS.
[0047]
First, when a negative high-voltage pulse is applied to the pad 300 by a current caused by a surge of static electricity or the like (hereinafter, referred to as “current”), the current passes through the input line 310 and then flows into the first protection circuit. The Zener diode 220 of the unit 200 undergoes Zener breakdown. Therefore, the current flows through the Zener diode 220 via the first impurity region 40 of the first protection circuit section 200. Due to the voltage drop, bipolar transistor 210 is turned on. As a result, the current is discharged to the ground line 510 via the first impurity region 40, the first region 11, and the second impurity region 60 in the first protection circuit unit 200.
[0048]
On the other hand, when a negative high voltage pulse is applied to the pad 600 by the current, the current passes through the power supply line 610, and then the Zener diode 420 of the second protection circuit unit 400 undergoes a Zener breakdown. Therefore, the current flows through the Zener diode 420 via the first impurity region 40 of the second protection circuit section 400. Due to the voltage drop, bipolar transistor 410 is turned on. As a result, the current is discharged to the ground line 510 via the first impurity region 40, the first region 21, and the second impurity region 60 in the second protection circuit section 400.
[0049]
2. Functions and Effects The semiconductor device according to the present embodiment has the following functions and effects.
[0050]
(1) In general, as the withstand voltage of the protection circuit unit is smaller, the Zener breakdown occurs at a lower voltage, so that the surge breakdown resistance can be increased. However, when the withstand voltage of the protection circuit portion is reduced, the leakage current increases, which hinders a reduction in power consumption. Therefore, it is important to maintain surge breakdown resistance while preventing an extreme increase in leakage current.
[0051]
According to the semiconductor device 700 of the present embodiment, the second protection circuit section 400 has a lower withstand voltage than the first protection circuit section 200. Also, as shown in FIG. 1, each input pad 300 (signal input terminal) is electrically connected to the corresponding first protection circuit unit 200. The number of pads 300 (the number of signal input terminals) is determined by the number and types of signals to be introduced into the logic circuit unit 800. Therefore, in principle, as the number and types of signal input terminals increase, the numbers of pads 300 and first protection circuit units 200 to be installed increase.
[0052]
On the other hand, the power supply terminals are generally set according to the number of power supply voltages of the logic circuit unit 800. That is, when the power supply voltage of the logic circuit portion 800 is one, one power supply terminal is provided, and when the power supply voltage is two, two power supply terminals are provided.
[0053]
By the way, as described above, if the withstand voltage of the protection circuit portion is reduced, the surge destruction resistance can be increased. However, when the withstand voltage of the first protection circuit unit 200 connected to all the signal input terminals is reduced, the amount of leakage current increases, which hinders a reduction in power consumption. In particular, when the number of input signals is large, the number of the first protection circuit units 200 to be installed is also large, and accordingly, when the withstand voltage of the first protection circuit unit 200 is reduced, the amount of leakage current becomes large. Power consumption, it is difficult to reduce power consumption.
[0054]
On the other hand, in the semiconductor device 700 of the present embodiment, the withstand voltage of the second protection circuit unit 400 is lower than the withstand voltage of the first protection circuit unit 200. This makes it possible to more reliably protect the internal circuit unit from surges such as static electricity in the first protection circuit unit 200 and prevent an excessive increase in leakage current, thereby reducing power consumption. Can be prevented. Therefore, low power consumption of the semiconductor device 700 can be ensured.
[0055]
(2) The fourth impurity region 156 of the second protection circuit section 400 has a higher P-type impurity concentration than the fourth impurity region 56 of the first protection circuit section 200. Therefore, the current between the fourth impurity region 156 and the first region 21 of the second protection circuit unit 400 is lower than the voltage between the fourth impurity region 56 and the first region 11 of the first protection circuit unit 200 at a lower voltage. Will flow.
[0056]
3. Modification Example Next, a modification example of the present embodiment will be described. 4 to 6 are cross-sectional views schematically showing main parts of a semiconductor device according to a modification of the present embodiment, and show the same cross section as the cross section shown in FIG. That is, in the modified examples shown in FIGS. 4 to 6, the plan view and the equivalent circuit are the same as those of the semiconductor device of the present embodiment shown in FIGS. In addition, in the modified examples shown in FIGS. 4 to 6, detailed description of portions having the same configuration as the semiconductor device of the present embodiment will be omitted.
[0057]
In each of the modified examples shown in FIGS. 4 to 6, the second protection circuit unit 400 is more effective than the first protection circuit unit 200 as compared with the semiconductor device 700 (see FIG. The means for reducing the withstand voltage is different.
[0058]
(1) Modification 1
In the semiconductor device of Modification 1 shown in FIG. 4, the concentration of the N-type impurity in the third impurity region 154 of the second protection circuit unit 400 is Is different from the semiconductor device 700 of the present embodiment in that the concentration is higher than According to this configuration, the Zener voltage of the second protection circuit unit 400 can be made smaller than the Zener voltage of the first protection circuit unit 200, so that the withstand voltage of the first protection circuit unit 400 is reduced. Can be smaller. As a result, the internal circuit section can be more reliably protected from surges such as static electricity.
[0059]
(2) Modification 2
The semiconductor device of Modification 2 shown in FIG. 5 is different in that the thickness of the fourth impurity region 256 of the second protection circuit unit 400 is smaller than the thickness of the fourth impurity region 56 of the first protection circuit unit 200. Thus, it has a different configuration from the semiconductor device 700 of the present embodiment. According to this configuration, the Zener voltage of the second protection circuit unit 400 can be made smaller than the Zener voltage of the first protection circuit unit 200, so that the withstand voltage of the first protection circuit unit 400 is reduced. Can be smaller. As a result, the internal circuit section can be more reliably protected from surges such as static electricity.
[0060]
(3) Modification 3
In the semiconductor device of Modification 3 shown in FIG. 6, the junction area between the third impurity region 354 and the fourth impurity region 356 in the second protection circuit unit 400 is smaller than the third impurity region 54 in the first protection circuit unit 200. The structure is different from that of semiconductor device 700 of the present embodiment in that it is smaller than the junction area between semiconductor device and fourth impurity region 56. According to this configuration, the Zener voltage of the second protection circuit unit 400 can be made smaller than the Zener voltage of the first protection circuit unit 200, so that the withstand voltage of the first protection circuit unit 400 is reduced. Can be smaller. As a result, the internal circuit section can be more reliably protected from surges such as static electricity.
[0061]
Further, the present invention is not limited to the above-described embodiment, and can take various aspects within the scope of the present invention. Therefore, in the present embodiment, the present invention can be applied even when the conductivity type of each layer is reversed.
[0062]
Further, for example, in the semiconductor device 700 of the present embodiment, the case where the signal terminal electrically connected to the pad 300 is a signal input terminal is shown, but instead of the signal input terminal, a signal output terminal or a signal Input / output terminals can also be used. That is, in this embodiment, the case where the pad 300 is electrically connected to the signal input terminal has been described. Instead, the pad 300 is electrically connected to the signal output terminal or the signal input / output terminal. The present invention can also be applied to the case where In this case, the transistor formation portion 320 has a function of controlling a signal output to a signal output terminal or a signal input / output terminal.
[0063]
Further, for example, in the semiconductor device 700 of the present embodiment, a case has been described in which the first and second protection circuit units 200 and 400 are formed in separate wells (first regions) 11 and 21, respectively. , They can also be formed in the same well.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing a semiconductor device of the present embodiment.
FIG. 2 is an equivalent circuit of the semiconductor device of the present embodiment.
FIG. 3 is a sectional view schematically showing a part of the semiconductor device shown in FIG. 2;
FIG. 4 is a sectional view schematically showing a modification of the semiconductor device shown in FIG. 3;
FIG. 5 is a sectional view schematically showing a modification of the semiconductor device shown in FIG. 3;
FIG. 6 is a sectional view schematically showing a modification of the semiconductor device shown in FIG. 3;
FIG. 7 is a graph schematically showing a relationship between a leakage current amount of a semiconductor device and a withstand voltage of a protection circuit portion.
[Explanation of symbols]
Reference Signs List 10 semiconductor substrate, 11, 21 first region (base region), 12 element isolation region, 36 silicide layer, 40 first impurity region (collector region), 54, 154, 354 third impurity region, 56, 156, 256 356 fourth impurity region, 60 second impurity region (emitter region), 100 N-channel MOS transistor, 110 P-channel MOS transistor, 200 first protection circuit section, 210, 410 bipolar transistor, 220, 420 Zener diode, 230, 430 resistance, 300 input pad, 310 input line, 320 transistor forming section, 400 second protection circuit section, 500 ground pad, 510 ground line, 600 power pad, 610 power line, 700 semiconductor device, 800 logic circuit section , 900 outputs Head, 1000 and 2000 area, 1100 a protection circuit portion

Claims (10)

内部回路部と、
前記内部回路部のサージ破壊を防止するための第１および第２の保護回路部と、
電源端子および信号端子と、を含み、
前記第１の保護回路部は、前記信号端子と電気的に接続され、
前記第２の保護回路部は、前記電源端子と電気的に接続され、
前記第２の保護回路部は、前記第１の保護回路部よりも耐圧が低い、半導体装置。Internal circuit part,
First and second protection circuit units for preventing surge destruction of the internal circuit unit;
A power terminal and a signal terminal;
The first protection circuit unit is electrically connected to the signal terminal,
The second protection circuit unit is electrically connected to the power terminal,
The semiconductor device, wherein the second protection circuit unit has a lower withstand voltage than the first protection circuit unit. 請求項１において、
前記第２の保護回路部は、前記第１の保護回路部よりもリーク電流の量が多い、半導体装置。In claim 1,
The semiconductor device, wherein the second protection circuit unit has a larger amount of leak current than the first protection circuit unit. 請求項１または２において、
前記信号端子および前記第１の保護回路部を複数含み、
１つの前記信号端子にそれぞれ、１つの前記第１の保護回路部が電気的に接続されている、半導体装置。In claim 1 or 2,
Including a plurality of the signal terminals and the first protection circuit unit,
A semiconductor device, wherein one of the first protection circuit units is electrically connected to one of the signal terminals. 請求項１ないし３のいずれかにおいて、
前記第１および第２の保護回路部はそれぞれ、バイポーラトランジスタと、ツェナーダイオードとを含み、
前記第１の保護回路部において、前記バイポーラトランジスタと、前記ツェナーダイオードとが、前記信号端子に対して電気的に並列接続され、
前記第２の保護回路部において、前記バイポーラトランジスタと、前記ツェナーダイオードとが、前記電源端子に対して電気的に並列接続されている、半導体装置。In any one of claims 1 to 3,
The first and second protection circuit units each include a bipolar transistor and a zener diode,
In the first protection circuit section, the bipolar transistor and the Zener diode are electrically connected in parallel to the signal terminal,
The semiconductor device, wherein in the second protection circuit section, the bipolar transistor and the zener diode are electrically connected in parallel to the power supply terminal. 請求項４において、
前記第１および第２の保護回路部はそれぞれ、第１導電型の第１領域に形成され、かつ、それぞれ、
第２導電型の第１不純物領域および第２不純物領域と、
前記第１不純物領域に連続する第２導電型の第３不純物領域と、
前記第３不純物領域と接合する第１導電型の第４不純物領域と、を含み、
前記バイポーラトランジスタは、前記第１不純物領域からなるエミッタ領域と、前記第２不純物領域からなるコレクタ領域と、前記第１領域からなるベース領域とを含み、
前記ツェナーダイオードは、前記第３不純物領域と、前記第４不純物領域とからなる、半導体装置。In claim 4,
The first and second protection circuit portions are respectively formed in a first region of a first conductivity type, and
A first impurity region and a second impurity region of a second conductivity type;
A third impurity region of a second conductivity type continuous with the first impurity region;
A fourth impurity region of the first conductivity type that is joined to the third impurity region.
The bipolar transistor includes an emitter region including the first impurity region, a collector region including the second impurity region, and a base region including the first region.
The semiconductor device, wherein the Zener diode includes the third impurity region and the fourth impurity region. 請求項５において、
前記第２の保護回路部の第４不純物領域における第１導電型の不純物の濃度は、前記第１の保護回路部の第４不純物領域における第１導電型の不純物の濃度より大きい、半導体装置。In claim 5,
The semiconductor device, wherein the concentration of the first conductivity type impurity in the fourth impurity region of the second protection circuit portion is higher than the concentration of the first conductivity type impurity in the fourth impurity region of the first protection circuit portion. 請求項５または６において、
前記第２の保護回路部の第３不純物領域における第２導電型の不純物の濃度は、前記第１の保護回路部の第３不純物領域における第２導電型の不純物の濃度より大きい、半導体装置。In claim 5 or 6,
The semiconductor device, wherein the concentration of the second conductivity type impurity in the third impurity region of the second protection circuit portion is higher than the concentration of the second conductivity type impurity in the third impurity region of the first protection circuit portion. 請求項５ないし７のいずれかにおいて、
前記第２の保護回路部における前記第３不純物領域と前記第４不純物領域との接合面積は、前記第１の保護回路部における前記第３不純物領域と前記第４不純物領域との接合面積より小さい、半導体装置。In any one of claims 5 to 7,
A junction area between the third impurity region and the fourth impurity region in the second protection circuit portion is smaller than a junction area between the third impurity region and the fourth impurity region in the first protection circuit portion. , Semiconductor devices. 請求項５ないし８のいずれかにおいて、
前記第２の保護回路部の前記第４不純物領域の膜厚は、前記第１の保護回路部の前記第４不純物領域の膜厚よりも小さい、半導体装置。In any one of claims 5 to 8,
The semiconductor device, wherein a thickness of the fourth impurity region of the second protection circuit portion is smaller than a thickness of the fourth impurity region of the first protection circuit portion. 請求項１ないし９のいずれかにおいて、
前記信号端子は、信号入力端子、信号出力端子、および信号入出力端子のいずれかである、半導体装置。In any one of claims 1 to 9,
The semiconductor device, wherein the signal terminal is one of a signal input terminal, a signal output terminal, and a signal input / output terminal.
JP2003034769A 2003-02-13 2003-02-13 Semiconductor device Withdrawn JP2004247455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003034769A JP2004247455A (en) 2003-02-13 2003-02-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003034769A JP2004247455A (en) 2003-02-13 2003-02-13 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2004247455A true JP2004247455A (en) 2004-09-02

Family

ID=33020363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003034769A Withdrawn JP2004247455A (en) 2003-02-13 2003-02-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2004247455A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009524248A (en) * 2006-01-18 2009-06-25 ビシェイ−シリコニクス Floating gate structure with high electrostatic discharge performance
US8582258B1 (en) 2005-07-26 2013-11-12 Vishay-Siliconix Electrostatic discharge protection circuit for integrated circuits
JP2014146821A (en) * 2014-03-14 2014-08-14 Renesas Electronics Corp Semiconductor device
JP2014186327A (en) * 2014-04-16 2014-10-02 Seiko Epson Corp Integrated circuit device, electro-optical device, and electronic appliance
US9431550B2 (en) 2005-12-28 2016-08-30 Vishay-Siliconix Trench polysilicon diode
JP2017073570A (en) * 2017-01-12 2017-04-13 セイコーエプソン株式会社 Electro-optic device and electronic equipment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582258B1 (en) 2005-07-26 2013-11-12 Vishay-Siliconix Electrostatic discharge protection circuit for integrated circuits
US9111754B2 (en) 2005-07-26 2015-08-18 Vishay-Siliconix Floating gate structure with high electrostatic discharge performance
US9431550B2 (en) 2005-12-28 2016-08-30 Vishay-Siliconix Trench polysilicon diode
JP2009524248A (en) * 2006-01-18 2009-06-25 ビシェイ−シリコニクス Floating gate structure with high electrostatic discharge performance
JP2013123060A (en) * 2006-01-18 2013-06-20 Vishay-Siliconix Floating gate structure having high electrostatic discharge performance
JP2014146821A (en) * 2014-03-14 2014-08-14 Renesas Electronics Corp Semiconductor device
JP2014186327A (en) * 2014-04-16 2014-10-02 Seiko Epson Corp Integrated circuit device, electro-optical device, and electronic appliance
JP2017073570A (en) * 2017-01-12 2017-04-13 セイコーエプソン株式会社 Electro-optic device and electronic equipment

Similar Documents

Publication Publication Date Title
US10411095B2 (en) Semiconductor integrated circuit with guard ring
US6573566B2 (en) Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
KR100417093B1 (en) Semiconductor Device
US7643258B2 (en) Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
JP2006013417A (en) Separated power supply esd prevention circuit and integrated circuit therefor
JP2007281178A (en) Semiconductor device
US6826026B2 (en) Output buffer and I/O protection circuit for CMOS technology
JP2008078361A (en) Semiconductor integrated circuit device
KR20080076403A (en) Electrostatic discharge protection element
JP2011071327A (en) Semiconductor device
JP2008177246A (en) Semiconductor device
JP5270877B2 (en) Semiconductor device
JP2003086699A (en) Semiconductor circuit, semiconductor integrated circuit device, storage device storing macro of semiconductor device, and storage medium storing macro
JP2010129663A (en) Semiconductor device
JP2010010419A (en) Semiconductor device
JP2004247455A (en) Semiconductor device
CN102148226A (en) Semiconductor device
JP2001291836A (en) Semiconductor device for protection against static electricity
JP2006332144A (en) Integrated circuit
JP2007227697A (en) Semiconductor device, and semiconductor integrated device
KR101279186B1 (en) Semiconductor device
JP2005005333A (en) Semiconductor integrated circuit
JP2006005028A (en) Semiconductor protective device
JP2011119485A (en) Semiconductor integrated device
JP2005085820A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509