JP2004241491A

JP2004241491A - Solid-state imaging device

Info

Publication number: JP2004241491A
Application number: JP2003027331A
Authority: JP
Inventors: Masashi Sano; 賢史佐野
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-02-04
Filing date: 2003-02-04
Publication date: 2004-08-26

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-state imaging device employing a MOS type solid-state imaging element capable of supplying a bias voltage necessary for the operation without employing any boosting chip element or the like of a separate body. <P>SOLUTION: A boosting circuit is integrally constituted on a semiconductor substrate wherein the MOS type solid-state imaging element is constituted while the boosting circuit is constituted so as to comprise a charge pump circuit 11 for changing an input voltage into a voltage higher than the input voltage, and an LDO circuit 12 for converting the input voltage VCP inputted from the charge pump circuit 11 into a smoothed and stabilized voltage OUT and outputting the same. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【発明の属する技術分野】
本発明は、昇圧回路を内蔵した固体撮像装置に関する。
【従来の技術】
半導体イメージセンサは、従来より各種の方式のものが提案されていて、例えばＣＣＤ（電荷結合素子）が広く用いられているが、その消費電力の低さからＭＯＳ型固体撮像素子であるＣＭＯＳイメージセンサも多く用いられるようになってきている。
さらに近年では、ＭＯＳ型固体撮像素子の中でも、特に閾値電圧変調方式のＭＯＳ型固体撮像素子が、ＣＣＤの高性能画質とＣＭＯＳの低消費電力とを兼ね備えたものとして注目されている。この閾値電圧変調方式のＭＯＳ型固体撮像素子は、画質の劣化を抑制し、高密度化および低コスト化を図ることができる特徴を備えており、具体的な技術としては、例えば特開平１１−１９５７７８号公報の明細書に開示されたものが挙げられる。
こうした優れた特徴を備える閾値電圧変調方式のＭＯＳ型固体撮像素子は、例えば携帯電話等を始めとした、低消費電力でありながらより一層の高画質が求められる種々の画像入力装置に利用されることが期待されている。
画像入力装置の一例としての携帯電話は、撮像素子に対して２．８Ｖまたは２．５Ｖの電圧を供給するように構成されているのが一般的であるが、閾値電圧変調方式のＭＯＳ型固体撮像素子はバイアス電圧として例えば３．３Ｖが必要であるために、従来は、閾値電圧変調方式のＭＯＳ型固体撮像素子とは別体の昇圧用チップ素子を用いて３．３Ｖの電圧を生成するように図られていた。
この閾値電圧変調方式のＭＯＳ型固体撮像素子の例に限らず、一般的なＭＯＳ型固体撮像素子においても、外部から供給される電圧と内部のバイアス電圧とが異なることがあり、同様にして、別体の昇圧用チップ素子を用いて必要な電圧を生成するようにしていた。
【特許文献１】
特開平１１−１９５７７８号公報
【発明が解決しようとする課題】
しかしながら、別体の昇圧用チップ素子を用いると、部品点数が増加して製造コストや消費電力が増すとともに、基板等に実装する際の実装面積も大きくなってしまうために、可能な限りの小型化や低消費電力化が要求される携帯電話等の機器に採用するには、未だ改良の余地を残しているといえる。
本発明は上記事情に鑑みてなされたものであり、別体の昇圧用チップ素子等を用いることなく動作に必要なバイアス電圧を供給することができる固体撮像装置を提供することを目的としている。
【課題を解決するための手段】
上記の目的を達成するために、本発明による固体撮像装置は、半導体基板と、上記半導体基板上に構成されたＭＯＳ型固体撮像素子と、上記半導体基板上に構成された入力電圧を該入力電圧よりも高い電圧に変換するチャージポンプ回路を含む昇圧回路と、を具備したものである。
本発明のこのような構成によれば、別体の昇圧用チップ素子等を用いることなく動作に必要な高いバイアス電圧を得ることが可能となる。
また、本発明による固体撮像装置は、上記昇圧回路が、上記チャージポンプ回路から入力される電圧を平滑化され安定化された電圧に変換して出力する平滑安定化回路をさらに含んで構成されたものである。
このような構成によれば、平滑化され安定化された電圧を供給することが可能となる。
さらに、本発明による固体撮像装置は、上記平滑安定化回路が、当該平滑安定化回路からの出力電圧を、上記チャージポンプ回路から出力される電圧よりも低い所望の電圧に可変することができるように構成されたものである。
このような構成によれば、必要に応じて所望の電圧を得ることが可能となり、種々のバイアス電圧に対応することが可能となる。
そして、本発明による固体撮像装置は、上記ＭＯＳ型固体撮像素子が、閾値電圧変調方式のＭＯＳ型固体撮像素子である。
このような構成によれば、特に閾値電圧変調方式のＭＯＳ型固体撮像素子において、別体の昇圧用チップ素子等を用いることなく動作に必要な高いバイアス電圧を得ることが可能となる。
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。◎
図１から図３は本発明の一実施形態を示したものであり、図１は昇圧回路の構成例を示す回路図、図２はチャージポンプ回路を動作させるために印加する信号を示すタイミングチャート、図３はイメージセンサＬＳＩの構成を示すブロック図である。
図３に示すように、このイメージセンサＬＳＩ１は、ＭＯＳ型固体撮像素子であるセンサセルアレイ２と、垂直シフトレジスタ３と、水平シフトレジスタ４と、タイミングジェネレータ５と、出力アンプ６と、バイアス回路７と、昇圧回路８と、を半導体基板９上に一体に構成することにより、１つのセンサチップとして構成されている。
センサセルアレイ２は、この実施形態においては閾値電圧変調方式のＭＯＳ型固体撮像素子、すなわち、例えば特開平１１−１９５７７８号公報に記載されたような、フォトダイオードと光信号検出用絶縁ゲート型電界効果型ＭＯＳトランジスタとを含むセンサセルが、アレイ状（例えば６４０×４８０のセンサセル、オプティカルブラック領域を含めると例えば７１２×５００のセンサセル）に配列されたものとして構成されている。
センサセルについて、さらに詳述すると、フォトダイオードは、不純物拡散領域とウエル領域とを含んで構成され、光が入射すると、該入射光に応じたホール（正孔）がウエル領域内に発生する。このウエル領域は、光信号検出用ＭＯＳトランジスタと共有されていて、光信号検出用ＭＯＳトランジスタのゲート領域を構成している。フォトダイオードの不純物拡散領域と、光信号検出用ＭＯＳトランジスタのドレイン拡散領域とは、ウエル領域の表層に一体的に形成されている。上記ドレイン拡散領域は、リング状のゲート電極の外周部を取り囲むように形成されている。このリング状のゲート電極の中心部にはソース拡散領域が形成されている。ゲート電極下のウエル領域内であって、ソース拡散領域の周辺部には、ソース拡散領域を取り囲むようにキャリアポケットが形成されている。このようなセンサのさらに詳細な構造については、上記特開平１１−１９５７７８号公報に記載されている。
なお、ここでは閾値電圧変調方式のＭＯＳ型固体撮像素子が性能的に優れているために一例として挙げているが、センサセルアレイ２の構成はこれに限るものではなく、一般的なＭＯＳ型固体撮像素子であれば構わない。
垂直シフトレジスタ３は、いわゆるワードラインである読み出しラインを指定するための回路である。水平シフトレジスタ４は、垂直シフトレジスタ３により指定された読み出しラインの内のカラムを順番に指定するための回路である。タイミングジェネレータ５は、各回路へ各種の制御信号をタイミングを合わせて供給するための回路である。出力アンプ６は、読み出されたセンサ信号を増幅して出力するための回路である。バイアス回路７は、イメージセンサＬＳＩ１内で必要とされる各種電圧を生成するための電圧生成回路である。昇圧回路８は、外部から供給される例えば２．８Ｖの電圧を例えば３．３Ｖに昇圧して、センサセルアレイ２、垂直シフトレジスタ３、水平シフトレジスタ４、出力アンプ６、バイアス回路７などの昇圧された電圧が必要な各回路に供給するものである。半導体基板９は、上述したような各回路を半導体プロセスにより形成するための基板である。
なお、タイミングジェネレータ５は、外部から供給される電圧（上記例では２．８Ｖ）で動作可能となっている。
図１を参照して、昇圧回路８の一構成例について説明する。この昇圧回路８は、外部からの入力電圧ＶＤＤを該入力電圧ＶＤＤよりも高い電圧ＶＣＰに変換するチャージポンプ回路１１と、このチャージポンプ回路１１により変換された電圧ＶＣＰを入力して平滑化および安定化された出力電圧ＯＵＴを生成する平滑安定化回路であるＬＤＯ（低ドロップアウト）回路１２と、を有して構成されている。
チャージポンプ回路１１は、ここでは外部からの入力電圧ＶＤＤを２倍の電圧ＶＣＰに変換するものとして構成されていて、４つのトランジスタＴ１〜Ｔ４と、２つのコンデンサＣｆ，Ｃｂと、を有して構成されている。
４つのトランジスタＴ１〜Ｔ４は、この順に直列に接続されていて、これらの内のトランジスタＴ１〜Ｔ３はＰ型ＭＯＳＦＥＴとして構成され、トランジスタＴ４はＮ型ＭＯＳＦＥＴとして構成されている。さらに、このトランジスタＴ４の一端は接地されている。外部からの入力電圧ＶＤＤは、これらの内のトランジスタＴ２とトランジスタＴ３との間に接続されている。
また、コンデンサＣｆは、トランジスタＴ１とトランジスタＴ２との間に一端が接続され、トランジスタＴ３とトランジスタＴ４との間に他端が接続されている。コンデンサＣｂは、一端が、トランジスタＴ１の一端となるＶＣＰ側に接続され、他端が、接地されている。
ＬＤＯ回路１２は、比較器ＣＰと、トランジスタＴ５と、２つの抵抗Ｒ１，Ｒ２と、コンデンサＣｏｕｔと、を有して構成されている。
コンデンサＣｏｕｔは、一端がＯＵＴ側に接続され、他端が接地されている。２つの抵抗Ｒ１，Ｒ２は、直列に接続されていて、抵抗Ｒ１の一端がＯＵＴ側に接続され、抵抗Ｒ２の一端が接地されている。
比較器ＣＰは、非反転入力端子が抵抗Ｒ１と抵抗Ｒ２との間に接続されるとともに、反転入力端子が参照用電圧Ｖｒｅｆに接続されていて、抵抗Ｒ１と抵抗Ｒ２との分圧として与えられるコンデンサＣｏｕｔの電圧を比較するためのものである。具体的には、非反転入力が参照用電圧Ｖｒｅｆよりも高い場合にはハイレベルの信号を出力し、低い場合にはローレベルの信号を出力する。
トランジスタＴ５は、Ｐ型ＭＯＳＦＥＴとして構成されていて、ゲートが比較器ＣＰの出力側に接続され、ソースとドレインがＶＣＰ側とＯＵＴ側に接続されている。トランジスタＴ５は、比較器ＣＰによる比較結果に応じてスイッチとして機能するものであり、比較器ＣＰがハイレベルの信号を出力する場合にはオフし、ローレベルの信号を出力する場合にはオンする。つまり、コンデンサＣｏｕｔの電圧が所定値以上であるときにはオフしているが、所定値以下に低下するとＶＣＰ側に接続するように動作する。
図２を参照して、チャージポンプ回路１１の動作について説明する。トランジスタＴ１，Ｔ３のゲートにはφＡに示す波形の電圧が加えられ、トランジスタＴ２のゲートにはφＢに示す波形の電圧が加えられて、これらは上述したようにＰ型ＭＯＳＦＥＴであるために、ハイレベルでオフし、ローレベルでオンするように動作する。
また、トランジスタＴ４のゲートにはφＢ（バー）に示すようなφＢの反転電圧が加えられて、これは上述したようにＮ型ＭＯＳＦＥＴであるために、ハイレベルでオンし、ローレベルでオフするように動作する。
倍圧動作を行う場合には、まず、φＡをハイレベルにして、トランジスタＴ１，Ｔ３をオフし、その後にφＢをローレベル、φＢ（バー）をハイレベルにして、トランジスタＴ２，Ｔ４をオンする。これにより、コンデンサＣｆの一端はＶＤＤに接続され、他端は接地されるために、コンデンサＣｆにはＶＤＤの電圧の電荷が蓄積される。
次に、φＢをハイレベル、φＢ（バー）をローレベルにして、トランジスタＴ２，Ｔ４をオフすることにより、コンデンサＣｆを一旦オープンにしてから、φＡをローレベルにして、トランジスタＴ１，Ｔ３をオンする。これにより、コンデンサＣｆの下端がＶＤＤに接続されるために、上端側の電位は２×ＶＤＤとなる。このときにはコンデンサＣｆの上端はコンデンサＣｂに接続されているために、コンデンサＣｂには２×ＶＤＤの電圧の電荷が蓄積される。
このようなトランジスタＴ１〜Ｔ４のオン／オフを繰り返して行うことにより、コンデンサＣｂに蓄積された電圧ＶＣＰ（つまり２×ＶＤＤの電圧）の電荷が、ＬＤＯ回路１２に出力されるようになっている。
次に、ＬＤＯ回路１２は、コンデンサＣｏｕｔに蓄積された電荷の電圧を抵抗Ｒ１，Ｒ２により分圧して比較器ＣＰに入力し、参照用電圧Ｖｒｅｆよりも低下している場合にはトランジスタＴ５をオンにしてコンデンサＣｂからコンデンサＣｏｕｔにチャージし、一方、分圧が参照用電圧Ｖｒｅｆに達している場合にはトランジスタＴ５をオフするように動作することによって、昇圧された電圧ＶＣＰを入力し平滑化され安定化された一定の出力電圧ＯＵＴを生成して出力するようになっている。
なお、図１に示した昇圧回路の構成は一例を示したものであり、この構成に限らず、必要な機能を満たす回路であれば、種々の構成のものを採用することが可能である。例えば、チャージポンプ回路１１は、上述では入力電圧ＶＤＤの２倍の電圧をＶＣＰとして出力するようになっているが、もちろん、３倍、もしくはそれ以上の電圧を出力するようにしても構わない。さらに、例えば、ＬＤＯ回路１２において、参照用電圧Ｖｒｅｆを変更すること、抵抗Ｒ１を可変抵抗とすること、抵抗Ｒ２を可変抵抗とすること、の内の少なくとも１つを行うことにより、出力電圧ＯＵＴをチャージポンプ回路１１から出力される電圧ＶＣＰよりも低い所望の電圧に可変することができるようにしても構わない。
このような実施形態によれば、別体の昇圧用チップ素子等を用いることなく動作に必要なバイアス電圧を供給することができる固体撮像装置となるために、固体撮像装置を搭載する機器を小型化、低消費電力化するとともにコストを削減することが可能となる。また、ＬＤＯ回路を用いることにより、平滑化され安定化された出力を得ることができる。そして、ＬＤＯ回路からの出力を可変とすることにより、必要に応じて所望の電圧を得ることが可能となり、種々のバイアス電圧に対応することが可能となる。こうして、固体撮像装置に昇圧回路を内蔵することにより、客先や市場の要求に応じた電位を内部に供給することが可能となる。
尚、上記実施の形態は、固体撮像素子として閾値電圧変調方式のＭＯＳ型イメージセンサを例に説明したが、閾値電圧変調方式のＭＯＳ型イメージセンサに限定されるものではなく、他の方式のイメージセンサについても適応可能であることは言うまでも無い。
【図面の簡単な説明】
【図１】本発明の一実施形態における昇圧回路の構成例を示す回路図。
【図２】上記実施形態において、チャージポンプ回路を動作させるために印加する信号を示すタイミングチャート。
【図３】上記実施形態のイメージセンサＬＳＩの構成を示すブロック図。
【符号の説明】
１…イメージセンサＬＳＩ、２…センサセルアレイ、８…昇圧回路、９…半導体基板、１１…チャージポンプ回路、１２…ＬＤＯ回路TECHNICAL FIELD OF THE INVENTION
The present invention relates to a solid-state imaging device including a booster circuit.
[Prior art]
Conventionally, various types of semiconductor image sensors have been proposed, for example, CCDs (Charge Coupled Devices) are widely used, but CMOS image sensors, which are MOS type solid-state imaging devices, due to their low power consumption. Are also increasingly used.
In recent years, among MOS solid-state imaging devices, a MOS-type solid-state imaging device of a threshold voltage modulation method, in particular, has attracted attention as having both high performance image quality of a CCD and low power consumption of a CMOS. The MOS type solid-state imaging device of the threshold voltage modulation type has a feature of suppressing deterioration of image quality and achieving high density and low cost. One disclosed in the specification of 195778 is disclosed.
The MOS-type solid-state image pickup device of the threshold voltage modulation type having such excellent characteristics is used for various image input devices, such as a mobile phone, which require lower power consumption and higher image quality. Is expected.
A mobile phone as an example of an image input device is generally configured to supply a voltage of 2.8 V or 2.5 V to an image sensor. Since the image sensor requires, for example, 3.3 V as a bias voltage, conventionally, a voltage of 3.3 V is generated by using a boosting chip device separate from a MOS solid-state image sensor of a threshold voltage modulation method. It was planned.
Not only the example of the threshold voltage modulation type MOS solid-state imaging device, but also in a general MOS solid-state imaging device, a voltage supplied from the outside and an internal bias voltage may be different. The required voltage is generated using a separate boosting chip element.
[Patent Document 1]
JP-A-11-195778 [Problems to be Solved by the Invention]
However, if a separate boosting chip element is used, the number of components increases, the manufacturing cost and power consumption increase, and the mounting area when mounting on a substrate or the like increases. It can be said that there is still room for improvement for adoption in devices such as mobile phones that require high power consumption and low power consumption.
The present invention has been made in view of the above circumstances, and has as its object to provide a solid-state imaging device that can supply a bias voltage required for operation without using a separate boosting chip element or the like.
[Means for Solving the Problems]
In order to achieve the above object, a solid-state imaging device according to the present invention includes a semiconductor substrate, a MOS-type solid-state imaging device formed on the semiconductor substrate, and an input voltage formed on the semiconductor substrate. And a booster circuit including a charge pump circuit for converting the voltage to a higher voltage.
According to such a configuration of the present invention, it is possible to obtain a high bias voltage required for operation without using a separate boosting chip element or the like.
Further, the solid-state imaging device according to the present invention is configured such that the booster circuit further includes a smoothing and stabilizing circuit that converts a voltage input from the charge pump circuit into a smoothed and stabilized voltage and outputs the converted voltage. Things.
According to such a configuration, it is possible to supply a smoothed and stabilized voltage.
Further, in the solid-state imaging device according to the present invention, the smoothing and stabilizing circuit can change the output voltage from the smoothing and stabilizing circuit to a desired voltage lower than the voltage output from the charge pump circuit. It is comprised in.
According to such a configuration, a desired voltage can be obtained as necessary, and it is possible to cope with various bias voltages.
In the solid-state imaging device according to the present invention, the MOS solid-state imaging device is a threshold voltage modulation type MOS solid-state imaging device.
According to such a configuration, it is possible to obtain a high bias voltage necessary for the operation without using a separate boosting chip element or the like, particularly in a MOS type solid-state imaging device using a threshold voltage modulation method.
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. ◎
1 to 3 show one embodiment of the present invention. FIG. 1 is a circuit diagram showing a configuration example of a booster circuit, and FIG. 2 is a timing chart showing signals applied to operate a charge pump circuit. FIG. 3 is a block diagram showing the configuration of the image sensor LSI.
As shown in FIG. 3, the image sensor LSI 1 includes a sensor cell array 2, which is a MOS type solid-state image sensor, a vertical shift register 3, a horizontal shift register 4, a timing generator 5, an output amplifier 6, and a bias circuit 7. And the booster circuit 8 are integrally formed on the semiconductor substrate 9 to form one sensor chip.
In this embodiment, the sensor cell array 2 includes a threshold voltage modulation type MOS solid-state imaging device, that is, a photodiode and an insulated gate type electric field effect for light signal detection as described in, for example, Japanese Patent Application Laid-Open No. H11-195778. The sensor cells including the type MOS transistors are arranged in an array (for example, a 640 × 480 sensor cell, and a 712 × 500 sensor cell including an optical black region, for example).
The sensor cell will be described in more detail. The photodiode includes an impurity diffusion region and a well region. When light enters, a hole (hole) corresponding to the incident light is generated in the well region. The well region is shared with the optical signal detecting MOS transistor, and forms a gate region of the optical signal detecting MOS transistor. The impurity diffusion region of the photodiode and the drain diffusion region of the optical signal detection MOS transistor are integrally formed on the surface of the well region. The drain diffusion region is formed so as to surround the outer periphery of the ring-shaped gate electrode. A source diffusion region is formed at the center of the ring-shaped gate electrode. A carrier pocket is formed in the well region below the gate electrode and around the source diffusion region so as to surround the source diffusion region. The more detailed structure of such a sensor is described in Japanese Patent Application Laid-Open No. H11-195778.
Here, the threshold voltage modulation type MOS solid-state imaging device is described as an example because of its excellent performance. However, the configuration of the sensor cell array 2 is not limited to this. Any element may be used.
The vertical shift register 3 is a circuit for designating a read line, which is a so-called word line. The horizontal shift register 4 is a circuit for sequentially specifying columns in the read lines specified by the vertical shift register 3. The timing generator 5 is a circuit for supplying various control signals to each circuit at the same timing. The output amplifier 6 is a circuit for amplifying and outputting the read sensor signal. The bias circuit 7 is a voltage generation circuit for generating various voltages required in the image sensor LSI1. The booster circuit 8 boosts the externally supplied voltage of, for example, 2.8V to, for example, 3.3V, and boosts the sensor cell array 2, the vertical shift register 3, the horizontal shift register 4, the output amplifier 6, the bias circuit 7, and the like. The supplied voltage is supplied to each required circuit. The semiconductor substrate 9 is a substrate for forming each circuit as described above by a semiconductor process.
Note that the timing generator 5 is operable at a voltage (2.8 V in the above example) supplied from the outside.
A configuration example of the booster circuit 8 will be described with reference to FIG. The booster circuit 8 receives a charge pump circuit 11 for converting an external input voltage VDD to a voltage VCP higher than the input voltage VDD, and receives the voltage VCP converted by the charge pump circuit 11 to perform smoothing and stabilization. And an LDO (low-dropout) circuit 12 that is a smoothing and stabilizing circuit that generates a converted output voltage OUT.
The charge pump circuit 11 is configured to convert an external input voltage VDD to a double voltage VCP here, and includes four transistors T1 to T4 and two capacitors Cf and Cb. It is configured.
The four transistors T1 to T4 are connected in series in this order. The transistors T1 to T3 are configured as P-type MOSFETs, and the transistor T4 is configured as an N-type MOSFET. Further, one end of the transistor T4 is grounded. The external input voltage VDD is connected between the transistor T2 and the transistor T3.
The capacitor Cf has one end connected between the transistor T1 and the transistor T2, and the other end connected between the transistor T3 and the transistor T4. One end of the capacitor Cb is connected to the VCP side, which is one end of the transistor T1, and the other end is grounded.
The LDO circuit 12 includes a comparator CP, a transistor T5, two resistors R1 and R2, and a capacitor Cout.
The capacitor Cout has one end connected to the OUT side and the other end grounded. The two resistors R1 and R2 are connected in series, one end of the resistor R1 is connected to the OUT side, and one end of the resistor R2 is grounded.
The comparator CP has a non-inverting input terminal connected between the resistor R1 and the resistor R2, and an inverting input terminal connected to the reference voltage Vref, and is provided as a divided voltage between the resistor R1 and the resistor R2. This is for comparing the voltage of the capacitor Cout. Specifically, when the non-inverting input is higher than the reference voltage Vref, a high-level signal is output, and when the non-inverting input is low, a low-level signal is output.
The transistor T5 is configured as a P-type MOSFET, and has a gate connected to the output side of the comparator CP, and a source and a drain connected to the VCP side and the OUT side. The transistor T5 functions as a switch according to the result of comparison by the comparator CP, and turns off when the comparator CP outputs a high-level signal, and turns on when the comparator CP outputs a low-level signal. . In other words, the capacitor is turned off when the voltage of the capacitor Cout is equal to or higher than the predetermined value, but operates to connect to the VCP when the voltage drops below the predetermined value.
The operation of the charge pump circuit 11 will be described with reference to FIG. A voltage having a waveform indicated by φA is applied to the gates of the transistors T1 and T3, and a voltage having a waveform indicated by φB is applied to the gate of the transistor T2. Since these are P-type MOSFETs as described above, It operates to turn off at the level and turn on at the low level.
Further, an inverted voltage of φB as shown by φB (bar) is applied to the gate of the transistor T4. Since this is an N-type MOSFET as described above, it turns on at a high level and turns off at a low level. Works as follows.
When performing the voltage doubling operation, first, φA is set to the high level to turn off the transistors T1 and T3, then φB is set to the low level, φB (bar) is set to the high level, and the transistors T2 and T4 are turned on. . As a result, one end of the capacitor Cf is connected to VDD and the other end is grounded, so that a charge of the voltage of VDD is accumulated in the capacitor Cf.
Next, φB is set to the high level, φB (bar) is set to the low level, and the transistors T2 and T4 are turned off, so that the capacitor Cf is once opened and then φA is set to the low level to turn on the transistors T1 and T3. I do. As a result, the lower end of the capacitor Cf is connected to VDD, so that the upper end potential is 2 × VDD. At this time, since the upper end of the capacitor Cf is connected to the capacitor Cb, a charge of a voltage of 2 × VDD is stored in the capacitor Cb.
By repeatedly turning on / off the transistors T1 to T4, the charge of the voltage VCP (that is, the voltage of 2 × VDD) stored in the capacitor Cb is output to the LDO circuit 12. .
Next, the LDO circuit 12 divides the voltage of the electric charge accumulated in the capacitor Cout by the resistors R1 and R2 and inputs the voltage to the comparator CP. When the voltage is lower than the reference voltage Vref, the transistor T5 is turned on. Then, the capacitor Cb is charged to the capacitor Cout. On the other hand, when the divided voltage has reached the reference voltage Vref, the transistor T5 is turned off, so that the boosted voltage VCP is input and smoothed. A stable constant output voltage OUT is generated and output.
Note that the structure of the booster circuit illustrated in FIG. 1 is an example, and the present invention is not limited to this structure, and various structures can be employed as long as the circuit satisfies a required function. For example, the charge pump circuit 11 outputs a voltage twice as high as the input voltage VDD as the VCP in the above description, but may output a voltage three times or more as a matter of course. Further, for example, in the LDO circuit 12, by changing at least one of changing the reference voltage Vref, making the resistor R1 a variable resistor, and making the resistor R2 a variable resistor, the output voltage OUT May be varied to a desired voltage lower than the voltage VCP output from the charge pump circuit 11.
According to such an embodiment, a solid-state imaging device capable of supplying a bias voltage required for operation without using a separate boosting chip element or the like is used. , Power consumption and cost can be reduced. Further, by using the LDO circuit, a smoothed and stabilized output can be obtained. By making the output from the LDO circuit variable, it is possible to obtain a desired voltage as needed, and it is possible to cope with various bias voltages. In this manner, by incorporating the booster circuit in the solid-state imaging device, it is possible to supply a potential according to customer or market requirements to the inside.
In the above embodiment, the solid-state imaging device has been described by taking a threshold voltage modulation type MOS image sensor as an example. However, the present invention is not limited to the threshold voltage modulation type MOS image sensor. It goes without saying that the sensor can be applied.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a configuration example of a booster circuit according to an embodiment of the present invention.
FIG. 2 is a timing chart showing signals applied to operate a charge pump circuit in the embodiment.
FIG. 3 is a block diagram showing a configuration of the image sensor LSI of the embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Image sensor LSI, 2 ... Sensor cell array, 8 ... Booster circuit, 9 ... Semiconductor substrate, 11 ... Charge pump circuit, 12 ... LDO circuit

Claims

A semiconductor substrate;
A MOS solid-state imaging device formed on the semiconductor substrate,
A booster circuit including a charge pump circuit configured on the semiconductor substrate to convert an input voltage to a voltage higher than the input voltage;
A solid-state imaging device comprising:

2. The booster circuit according to claim 1, further comprising a smoothing and stabilizing circuit configured to convert a voltage input from the charge pump circuit into a smoothed and stabilized voltage and output the converted voltage. The solid-state imaging device according to any one of the preceding claims.

The smoothing and stabilizing circuit is characterized in that the output voltage from the smoothing and stabilizing circuit can be changed to a desired voltage lower than the voltage output from the charge pump circuit. The solid-state imaging device according to claim 2.

The solid-state imaging device according to claim 1, wherein the MOS-type solid-state imaging device is a MOS-type solid-state imaging device using a threshold voltage modulation method.