JP2004200183A - Light-emitting element and its manufacturing method - Google Patents

Light-emitting element and its manufacturing method Download PDF

Info

Publication number
JP2004200183A
JP2004200183A JP2002349205A JP2002349205A JP2004200183A JP 2004200183 A JP2004200183 A JP 2004200183A JP 2002349205 A JP2002349205 A JP 2002349205A JP 2002349205 A JP2002349205 A JP 2002349205A JP 2004200183 A JP2004200183 A JP 2004200183A
Authority
JP
Japan
Prior art keywords
layer
bonding
electrode
light emitting
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002349205A
Other languages
Japanese (ja)
Inventor
Masahito Yamada
雅人 山田
Nobuhiko Noto
宣彦 能登
Shinji Nozaki
眞次 野崎
Kazuo Uchida
和男 内田
Hiroshi Morizaki
弘 森崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nanoteco Corp
Original Assignee
Shin Etsu Handotai Co Ltd
Nanoteco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nanoteco Corp filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2002349205A priority Critical patent/JP2004200183A/en
Priority to US10/690,479 priority patent/US6995401B2/en
Publication of JP2004200183A publication Critical patent/JP2004200183A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light-emitting element that has an oxide transparent electrode layer as an electrode for driving emission, and prevents the influence of damage when welding an electrode wire to a bonding pad from extending to an emission layer. <P>SOLUTION: The light-emitting element 100 has the emission layer section 24 made of a compound semiconductor having a double hetero structure, where a first-conductivity cladding layer 4, an active layer 5, and a second-conductivity cladding layer 6 are laminated in this order, and an emission drive voltage is applied to the emission layer 24 via an oxide transparent electrode layer 30 for covering the main surface of the second-conductivity cladding layer 6. A metal bonding pad 9 is arranged on the oxide transparent electrode layer 30, and an electrode wire 47 for energization is joined to the bonding pad 9. Then, a bonding side semiconductor layer 60 made of the second-conductivity cladding layer 6 and a cushion layer 20 is arranged between an active layer 5 and an electrode junction layer 31 for the oxide transparent electrode layer 30. The bonding side semiconductor layer 60 has a dopant concentration of 4×10<SP>16</SP>/cm<SP>3</SP>or more and 1×10<SP>18</SP>/cm<SP>3</SP>or less, and a thickness of 0.6 μm or more and 10μm or less. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は発光素子及び発光素子の製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平１−２２５１７８号公報
【特許文献２】
米国特許公報第５７８９７６８号
【０００３】
（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ混晶（ただし、０≦ｘ≦１，０≦ｙ≦１（以下、ＡｌＧａＩｎＰ混晶、あるいは単にＡｌＧａＩｎＰとも記載する）により発光層部が形成された発光素子は、薄いＡｌＧａＩｎＰ活性層を、それよりもバンドギャップの大きいｎ型ＡｌＧａＩｎＰクラッド層とｐ型ＡｌＧａＩｎＰクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。また、近年では、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（ただし、０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）を用いて同様のダブルへテロ構造を形成した青色発光素子も実用化されている。
【０００４】
例えば、ＡｌＧａＩｎＰ発光素子を例に取れば、ｎ型ＧａＡｓ基板上にヘテロエピタキシャル成長させる形にて、ｎ型ＧａＡｓバッファ層、ｎ型ＡｌＧａＩｎＰクラッド層、ＡｌＧａＩｎＰ活性層、ｐ型ＡｌＧａＩｎＰクラッド層をこの順序にて積層し、ダブルへテロ構造をなす発光層部を形成する。発光層部への通電は、素子表面に形成された金属電極を介して行なわれる。ここで、金属電極は遮光体として作用するため、例えば発光層部主表面の中央部のみを覆う形で形成され、その周囲の電極非形成領域から光を取り出すようにする。
【０００５】
この場合、金属電極の面積をなるべく小さくしたほうが、電極の周囲に形成される光漏出領域の面積を大きくできるので、光取出し効率を向上させる観点において有利である。従来、電極形状の工夫により、素子内に効果的に電流を拡げて光取出量を増加させる試みがなされているが、この場合も電極面積の増大はいずれにしろ避けがたく、光漏出面積の減少により却って光取出量が制限されるジレンマに陥っている。また、クラッド層のドーパントのキャリア濃度ひいては導電率は、活性層内でのキャリアの発光再結合を最適化するために多少低めに抑えられており、面内方向には電流が広がりにくい傾向がある。これは、電極被覆領域に電流密度が集中し、光漏出領域における実質的な光取出量が低下してしまうことにつながる。そこで、クラッド層と電極との間に、キャリア濃度（ドーパント濃度）を高めた低抵抗率の電流拡散層を形成する方法が、特許文献２にて採用されている。電流拡散層は、有機金属気相成長法（ＭｅｔａｌＯｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＭＯＶＰＥ法）や、液相エピタキシャル成長法（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＬＰＥ法）により形成される。
【０００６】
また、化合物半導体よりなる電流拡散層に代えて、あるいは電流拡散層と共に、高導電率の酸化物透明電極層（例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）透明電極層）を、発光層部表面を覆うように形成する提案が、例えば特許文献１あるいは特許文献２に開示されている。
【０００７】
【発明が解決しようとする課題】
ところで、上記のような発光素子においては、素子最表面に金属製のボンディングパッドを配置し、そのボンディングパッドに接合された電極ワイヤを介して発光層部への通電がなされる。特許文献１に開示された酸化物透明電極層を用いる発光素子の構成では、ごく薄い電極接合層を介して酸化物透明電極層が発光層部に接するように形成される。酸化物透明電極層は導電率が金属並に高いため、厚さが小さくとも十分な電流拡散効果が得られる。しかし、電極ワイヤをボンディングパッドへ接合しようとすると、接合による損傷の影響が発光層部に及びやすく、不良を生じやすい欠点がある。
【０００８】
他方、化合物半導体よりなる電流拡散層を用いる構成では、電流拡散層は、面内方向に電流を十分に拡げるために、層厚をある程度大きく設定することが必要である。電流拡散層の厚さが大きくなることで、ワイヤを接合する際の損傷の影響はある程度吸収できるため、不良発生の問題は生じにくい。しかし、このような電流拡散層は導電率を高めるために、ドーパント濃度を高める必要があるが、これにより次のような問題を生じやすくなる場合がある。
【０００９】
発光素子は、通電を継続するに伴い発光輝度が次第に低下する。例えば、一定電流により素子への通電を開始した直後に測定した発光輝度を初期輝度とし、積算通電時間の経過に従い減少する発光輝度を追跡したとき、発光輝度が予め定められた限界輝度に到達する時間、あるいは評価通電時間を一定値（例えば１０００時間）に固定したときの、初期輝度に対する評価通電時間経過後の輝度の比（以下、これを素子ライフと称する）は、素子寿命を評価するための一定の尺度となりえる。
【００１０】
電流拡散層を有する発光素子は、通電初期段階においては、クラッド層内のドーパント濃度は適正な値を保持されているが、通電を継続すると、電流拡散層内の高濃度のドーパント原子の、クラッド層および活性層内への拡散が、電気的な要因により促される。その過剰なドーパント濃度およびドーパント原子の拡散促進に伴って格子欠陥等が形成されると、活性層内またはｐ型クラッド層と活性層の界面には、非発光再結合中心となる電気的な準位が形成される。その結果、電流拡散層内のドーパント濃度が過度に高くなっている場合には、発光再結合確率が下がり、強度低下を引き起こす。すなわち、発光輝度の経時的な劣化が進みやすくなり、素子ライフが低下することにつながる。
【００１１】
また、ＭＯＶＰＥ法やＬＰＥ法により成長しようとすると、成長温度が高いために、ドーパント濃度を本来低く留めたいクラッド層側にドーパントが拡散しやすくなる問題もある。さらに、厚い電流拡散層を成長させるには長時間を要し、原料も多く必要になることから、製造能率の低下とコストの増大を招きやくなるい。
【００１２】
さらに、特許文献１あるいは特許文献２に開示されている酸化物透明電極層と電流拡散層とを併用する場合、酸化物透明電極層が特にＩＴＯ電極層として形成されていると、電流拡散層を形成する化合物半導体の種類によっては、形成したＩＴＯ電極層と電流拡散層との密着力が極端に低下することがある。このような状態になると、ＩＴＯ電極層を形成済みの素子ウェーハ上に、電極形成等のフォトリソグラフィー工程を実施したり、あるいはウェーハを素子チップにダイシングしたりする際に、ＩＴＯ電極層の剥離が生じやすくなり、製品歩留まりの低下に直結する問題がある。
【００１３】
本発明の課題の第一は、酸化物透明電極層を発光駆動用の電極として有し、かつ電極ワイヤをボンディングパッドへ接合する際の損傷の影響が発光層部に及びにくい発光素子と、その製造方法とを提供することにある。また、課題の第二は、酸化物透明電極層としてＩＴＯ電極層を形成する場合に、その密着力を大幅に向上でき、ひいてはＩＴＯ電極層の剥離などの不具合を生じにくい発光素子を提供することにある。
【００１４】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明の発光素子の第一は、
第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有する化合物半導体よりなる発光層部を有し、第二導電型クラッド層の主表面を覆う酸化物透明電極層を介して発光層部に発光駆動電圧を印加するようにした発光素子において、
酸化物透明電極層上に金属製のボンディングパッドが配置され、該ボンディングパッドに通電用の電極ワイヤが接合されてなり、
酸化物透明電極層の接合抵抗を減ずるための化合物半導体よりなる電極接合層が、該酸化物透明電極層に接するように配置されてなり、
さらに、活性層と電極接合層との間に位置する第二導電型クラッド層を含む化合物半導体層をボンディング側半導体層として、該ボンディング側化合物半導体層は、ドーパント濃度が４×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満であり、かつ、厚さが０．６μｍ以上１０μｍ未満とされたことを特徴とする。
【００１５】
また、本発明の発光素子の製造方法は、第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有する化合物半導体よりなる発光層部を有し、第二導電型クラッド層の主表面を覆う酸化物透明電極層を介して発光層部に発光駆動電圧を印加するようにした発光素子の製造方法において、
発光層部の前記活性層上に、第二導電型クラッド層を含む化合物半導体層であるボンディング側半導体層を、ドーパント濃度が４×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満となり、かつ、厚さが０．６μｍ以上１０μｍ未満となるように形成する工程と、
ボンディング側半導体層上に、酸化物透明電極層の接合抵抗を減ずるための化合物半導体よりなる電極接合層を形成する工程と、
酸化物透明電極層を、該電極接合層と接し、かつ第二導電型クラッド層の主表面を覆うように形成する工程と、
該酸化物透明電極層上に金属製のボンディングパッドを形成する工程と、
該ボンディングパッドに通電用の電極ワイヤを接合する工程と、
をこの順序にて行なうことを特徴とする。
【００１６】
上記本発明によると、発光層部の活性層上に、第二導電型クラッド層を含む化合物半導体層であるボンディング側半導体層を、ドーパント濃度が４×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満となり、かつ、厚さが０．６μｍ以上１０μｍ未満となるように形成し、該ボンディング側半導体層上に酸化物透明電極層を形成し、該酸化物透明電極層上のボンディングパッドに電極ワイヤを接合するようにした。ＩＴＯ等の酸化物透明電極層は、ボンディング側半導体層と直接接合しようとしたとき、良好なオーミック接合が必ずしも形成されず、接触抵抗に基づく直列抵抗増大により発光効率が低下することがある。そこで、ボンディング側半導体層と酸化物透明電極層との間に、該酸化物透明電極層の接合抵抗を減ずるための電極接合層を、該酸化物透明電極層に接するように配置する。そして、ボンディング側半導体層が上記のごとく形成されているので、接合時に損傷領域が仮に生じても、該損傷領域の影響はボンディング側半導体層の表層部に留まり、活性層にその影響が及びにくくなり、本発明の課題の第一が解決される。
【００１７】
例えばワイヤの接合を、超音波溶接や、これにさらに熱を付加するサーモソニックボンディングにより行なう場合、ボンディングパッド直下の化合物半導体層には、超音波や加熱（さらには加圧）による衝撃応力が集中し、転位などの結晶欠陥が損傷として導入される。その損傷領域が活性層部に及んだ場合、具体的には次のような不具合を招く。
▲１▼発光輝度の直接的な低下。結晶欠陥による非発光遷移過程の増加が原因として考えられる。
▲２▼素子ライフの低下。転位の形成された発光層に通電を継続すると、転位に電流が集中して転位の増殖が起こりやすくなり、発光輝度の経時的な劣化を引き起こす。
しかしながら、本発明の採用により、上記の不具合を効果的に回避することができる。
【００１８】
他方、本発明の発光素子においては、第二導電型クラッド層を含むボンディング側半導体層のドーパント濃度を、上記のように比較的低く設定してある。その結果、第二導電型クラッド層内のドーパント原子の、電気的な拡散促進による濃度上昇が生じにくくなり、活性層に対する損傷領域の影響が軽減されていることとも相俟って、素子ライフの大幅な向上を図ることができる。
【００１９】
第二導電型クラッド層を含むボンディング側半導体層は、ドーパント濃度が比較的低いので面内方向の導電率は小さいが、シート抵抗の小さい酸化物透明電極層をその上に形成しておくことで、面内方向の電流拡散効果は十分に達成することができる。従って、ボンディング側半導体層は、層厚方向の導電性さえ十分に確保しておけば、結果として発光層部への均一な通電が可能となり、発光効率を高めることができる。
【００２０】
ボンディング側半導体層の厚さが０．６μｍ未満になると、接合による損傷の影響が活性層に及びやすくなり、発光強度や素子ライフの低下につながる。他方、ボンディング側半導体層のドーパント濃度は比較的低く留められているので、その厚さが１０μｍ以上になると、素子の直列抵抗が過度に増大する不具合につながる。
【００２１】
ボンディング側半導体層のドーパント濃度が４×１０１６／ｃｍ３未満では素子の直列抵抗が増大し、素子の順方向電圧の上昇を招く。また、１×１０１８／ｃｍ３以上になると、活性層内でのキャリアの発光再結合が進みにくくなり、発光効率の低下を招く。
【００２２】
発光素子においては、発光再結合が活性層のｐ型クラッド層との界面付近で生じやすいことを考慮すれば、光取出面側に位置するボンディング側半導体層はｐ型層として構成することが望ましい。この場合、多数キャリア源となるｐ型ドーパントとしては、ＩＩＩ−Ｖ族化合物半導体を用いる場合、ＺｎやＭｇを使用できる。ＩＩＩ−Ｖ族化合物半導体よりなる発光層部としては、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０≦ｙ≦１；以下、「ＡｌＧａＩｎＰ」とも記載する）又はＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１；以下、「ＩｎＧａＡｌＮ」とも記載する）により、第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有するものを例示できる。
【００２３】
ボンディング側半導体層は、第二導電型クラッド層と、該第二導電型クラッド層の酸化物透明電極層側に接して配置され、該第二導電型クラッド層よりも低いドーパント濃度の化合物半導体よりなるクッション層とすることができる。このようなクッション層を配置することにより、接合時に損傷領域が仮に生じても、その大半はクッション層内部に留まり、活性層はもちろん、第二導電型クラッド層にもその影響が及びにくくなり、発光強度や素子ライフの劣化をより効果的に抑制できる。
【００２４】
また、クッション層は、これと接する第二導電型クラッド層よりも低いドーパント濃度を有しているので、クッション層から第二導電型クラッド層内へのドーパント原子の流入が抑制され、素子ライフの大幅な向上を図ることができる。また、成長時にドーパントが第二導電型クラッド層に逆拡散する不具合も生じにくい。
【００２５】
クッション層は、発光層部からの光をなるべく吸収しない材質にて構成することが、光取出し効率を向上させる上で望ましい。そのためには、クッション層をなす化合物半導体として、発光層部の活性層よりもバンドギャップの大きいものを使用することが有効である。ＡｌＧａＩｎＰにて発光層部を構成する場合、クッション層の具体的な材質として、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓＰ、ＡｌＧａＡｓＰを例示できる。また、クッション層を薄く形成すると、光吸収抑制の観点において有利に作用する。クッション層の厚さは、具体的には０．１μｍ以上５μｍ以下に調整することが望ましい。クッション層の厚さが０．１μｍ未満では、ボンディング側半導体層の全厚が不足しやすくなり、電極ワイヤ接合時の影響が発光層部へ及びやすくなる。また、クッション層の厚さが５μｍを超えると、ドーパント濃度が低く抑えられているために層厚方向の抵抗率が増し、素子の直列抵抗増大による発光効率低下につながる。また、厚いクッション層を成長させるには長時間を要し、原料も多く必要になることから、製造能率の低下とコストの増大を招きやすい。クッション層の厚さは０．５μｍ以上３μｍ以下とすることがより望ましい。
【００２６】
一方、ボンディング側半導体層は、厚さが０．６μｍ以上１０μｍ未満の第二導電型クラッド層よりなるものとして構成してもよい。つまり、第二導電型クラッド層を必要十分な厚さとすることで、損傷領域が活性層に及ぶことが防止可能である。また、同一材質のクラッド層の成長厚さを増大させるだけであるから、製造も容易である。この場合、第一導電型クラッド層は、ワイヤ接合に伴う損傷の影響を考慮する必要がないので、第二導電型クラッド層よりも薄く形成することが、製造コスト削減の観点において望ましい。
【００２７】
酸化物透明電極層は、例えばＩＴＯにて構成できる。ＩＴＯは、酸化スズをドープした酸化インジウム膜であり、酸化スズの含有量を１〜９質量％とすることで、電極層の抵抗率を５×１０−４Ω・ｃｍ以下の十分低い値とすることができる。なお、ＩＴＯ電極層以外では、ＺｎＯ電極層が高導電率であり、本発明に採用可能である。また、酸化アンチモンをドープした酸化スズ（いわゆるネサ）、Ｃｄ２ＳｎＯ４、Ｚｎ２ＳｎＯ４、ＺｎＳｎＯ３、ＭｇＩｎ２Ｏ４、酸化イットリウム（Ｙ）をドープしたＣｄＳｂ２Ｏ６、酸化スズをドープしたＧａＩｎＯ３なども酸化物透明電極層の材質として使用することができる。これらの酸化物透明電極は可視光に対して良好な透過性を有し（つまり、透明であり）、発光層部への電圧印加用電極として用いる場合、光の取出しを妨げない利点がある。また、該酸化物透明電極層上に形成されるボンディングパッドを介して素子駆動用の電圧を印加したとき、電流を面内に広げて発光を均一化し高効率化する役割も担う。これらの酸化物透明電極は、公知の気相成膜法、例えば化学蒸着法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）あるいはスパッタリングや真空蒸着などの物理蒸着法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）、あるいは分子線エピタキシャル成長法（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）にて形成することができる。例えば、ＩＴＯ層やＺｎＯ電極層は高周波スパッタリング又は真空蒸着により製造でき、また、ネサ膜はＣＶＤ法により製造できる。また、これら気相成長法に代えて、ゾル−ゲル法など他の方法を用いて形成してもよい。
【００２８】
電極接合層は、具体的には、Ａｌを含有せず、かつバンドギャップエネルギーが比較的小さい（例えば１．４２ｅＶ未満）化合物半導体からなるものを好適に採用することができる。このような電極接合層を用いることにより、良好なオーミックコンタクトが得られ、また、Ａｌ成分酸化による抵抗増加も生じにくい。
【００２９】
電極接合層は、発光波長に対応するエネルギーよりもバンドギャップエネルギーが小さく設定される場合、発光層部からの光を吸収する作用を有するので、光取出し効率向上のため、その厚さをなるべく小さくすることが望ましく、例えば３〜３０ｎｍ程度に設定することが望ましい。厚さが３０ｎｍを超えると光吸収の影響が大きくなり、３ｎｍ未満では、電極接合層をなす化合物半導体のバルクとしての結晶構造を維持が困難となり、接合抵抗低減効果が十分に得られなくなる。
【００３０】
酸化物透明電極層がＩＴＯ電極層の場合、電極接合層は、例えばＩｎＧａＡｓ層やＧａＡｓ層を使用することができる。該電極接合層は、（少なくとも）ＩＴＯ電極層との接合界面において、ＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦１）となっていることにより、接触抵抗低減効果を特に高めることができる。（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０≦ｙ≦１）により発光層を形成する場合、ＧａＡｓ層をＩＴＯ電極層と接するように形成し、その後、熱処理を行なうことにより、ＩＴＯ電極層からＧａＡｓ層にＩｎを拡散させて、Ｉｎを含有したＧａＡｓよりなる電極接合層となすことができる。この場合、電極接合層の厚さ方向におけるＩｎ濃度分布は、ＩＴＯ電極層から厚さ方向に遠ざかるにつれ連続的に減少するものとなる。また、電極接合層は、ＩＴＯ電極層との接合界面において、必ずＩｎｘＧａ１−ｘＡｓよりなるものとなる。
【００３１】
電極接合層はＩｎＧａＡｓを直接エピタキシャル成長する方法を採用してもよいのであるが、上記の方法を採用すると、次のような利点がある。すなわち、ボンディング側半導体層のこれと接する部分が、ＡｌＧａＡｓ、ＧａＰあるいはＡｌＧａＩｎＰにて構成されている場合、ＧａＡｓ層はこれらの化合物半導体と格子整合が極めて容易であり、ＩｎＧａＡｓを直接エピタキシャル成長する場合と比較して、均質で連続性のよい膜を形成できる。
【００３２】
そして、そのＧａＡｓ層上にＩＴＯ電極層を形成した後、熱処理することにより、ＩＴＯ電極層からＧａＡｓ層にＩｎを拡散させて電極接合層とする。このように熱処理して得られるＩｎを含有したＧａＡｓよりなる電極接合層は、Ｉｎ含有量が過剰とならず、ボンディング側半導体層との格子不整合による、発光強度低下などの品質劣化を効果的に防止することができる。
【００３３】
電極接合層の厚さ方向におけるＩｎ濃度分布は、図９の▲１▼に示すように、ＩＴＯ電極層から厚さ方向に遠ざかるにつれ連続的に減少するものとなるようにする（つまり、発光層部側にてＩｎ濃度が小さくなるように、Ｉｎ濃度分布に傾斜をつける）ことが望ましい。こうした構造は、熱処理により、ＩＴＯ側から電極接合層側へＩｎを拡散させることにより形成される。発光層部をＡｌＧａＩｎＰにより形成する場合、電極接合層のＩｎ濃度分布が該発光層部側で小さくなっていれば、発光層部との格子定数差が接近し、発光層部と電極接合層との格子整合性をより高めることができる。熱処理温度が過度に高くなったり、あるいは熱処理時間が長大化すると、ＩＴＯ電極層からのＩｎ拡散が過度に進行して、図９の▲３▼に示すように、電極接合層内のＩｎ濃度分布が厚さ方向にほぼ一定の高い値を示すようになり、上記の効果は得られなくなる（なお、熱処理温度が過度に低くなったり、あるいは熱処理時間が過度に短時間化すると、図９の▲２▼に示すように、電極接合層内のＩｎ濃度が不足することにつながる）。
【００３４】
この場合、図９において、電極接合層の、ＩＴＯ電極層との境界位置におけるＩｎ濃度をＣＡとし、これと反対側の境界近傍におけるＩｎ濃度をＣＢとしたとき、ＣＢ／ＣＡが０．８以下となるように調整することが望ましく、該形態のＩｎ濃度分布が得られるように、前述の熱処理を行なうことが望ましい。ＣＢ／ＣＡが０．８を超えると、Ｉｎ濃度分布傾斜による発光層部との格子整合性改善効果が十分に得られなくなる。なお、電極接合層の厚さ方向の組成分布（ＩｎあるいはＧａ濃度分布）は、層を厚さ方向に徐々にエッチングしながら、二次イオン質量分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、オージェ電子分光分析（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線光電子分光（Ｘ−ｒａｙ ＰｈｏｔｏｅｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）などの周知の表面分析方法により測定することができる。
【００３５】
電極接合層のＩＴＯ電極層との境界近傍におけるＩｎ濃度は、ＩｎとＧａとの合計濃度に対するＩｎの原子比にて、０．１以上０．６以下とされることが望ましく、上記の熱処理もこのようなＩｎ濃度が得られるように行なうことが望ましい。上記定義によるＩｎ濃度が０．１未満になると、電極接合層の接触抵抗低減効果が不十分となり、０．６を超えると電極接合層と発光層部との格子不整合による、発光強度低下などの品質劣化が甚だしくなる。なお、電極接合層のＩＴＯ電極層との境界近傍におけるＩｎ濃度が、ＩｎとＧａとの合計濃度に対するＩｎの原子比にて、例えば前述の望ましい値（０．１以上０．６以下）を確保できるのであれば、電極接合層の、ＩＴＯ電極層に面しているのと反対側の境界近傍でのＩｎ濃度ＣＢがゼロとなっていること、つまり、図１０に示すように、電極接合層のＩＴＯ電極層側にＩｎＧａＡｓ層が形成され、反対側の部分がＧａＡｓ層となる構造となっていても差し支えない。
【００３６】
ＩＴＯは、前述の通り酸化スズをドープした酸化インジウム膜であり、ＩＴＯ電極層をＧａＡｓ層上に形成し、さらにこれを適正な温度範囲にて熱処理することにより、上記望ましいＩｎ濃度を有した電極接合層を容易に形成できる。また、この熱処理により、ＩＴＯ電極層の電気抵抗率をさらに低減できる。この熱処理は、電極接合層内のＩｎ濃度が過剰とならないよう、なるべく低温で短時間にて行なうことが望ましい。
【００３７】
上記Ｉｎ拡散の熱処理は、６００℃以上７５０℃以下にて行なうことが望ましい。熱処理温度が７５０℃を超えるとＧａＡｓ層へのＩｎの拡散速度が大きくなりすぎ、電極接合層中のＩｎ濃度が過剰となりやすくなる。また、Ｉｎ濃度が飽和して、電極接合層の厚さ方向に傾斜したＩｎ濃度分布も得にくくなる。いずれも、電極接合層とボンディング側半導体層との格子整合が悪化することにつながる。また、ＧａＡｓ層へのＩｎの拡散が過度に進みすぎると、電極接合層との接触部付近にてＩＴＯ電極層のＩｎが枯渇し、電極の電気抵抗値の上昇が避けがたくなる。さらに、熱処理温度が７５０℃を超えて高温になりすぎると、ＩＴＯの酸素がＧａＡｓ層へ拡散して酸化が促進され、素子の直列抵抗が上昇しやすくなる。いずれも適正な電圧で発光素子を駆動できなくなる不具合につながる。また、熱処理温度が極端に高くなると、ＩＴＯ電極層の導電率がかえって損なわれる場合がある。他方、熱処理温度が６００℃未満になると、ＧａＡｓ層へのＩｎの拡散速度が小さくなりすぎ、接触抵抗を十分に低下させた電極接合層を得るのに非常な長時間を要するようになるので、製造能率の低下が甚だしくなる。
【００３８】
また、熱処理時間は、５秒以上１２０秒以下の短時間に設定することが望ましい。熱処理時間が１２０秒より長くなると、特に、熱処理温度が上限値に近い場合、ＧａＡｓ層へのＩｎの拡散量が過剰となりやすくなる（ただし、熱処理温度を低めに留める場合は、これよりも長い熱処理時間（例えば３００秒程度まで）を採用することも可能である）。他方、熱処理時間が５秒未満になると、ＧａＡｓ層へのＩｎの拡散量が不足し、接触抵抗を十分に低下させた電極接合層が得にくくなる。
【００３９】
電極接合層とボンディング側半導体層（電極接合層と接する部分：クッション層か第二導電型クラッド層のいずれかである）との接触抵抗は、発光素子の通電を長時間継続しても低い値に安定的に維持されること、つまり、接触抵抗の経時的な増大が生じにくくなっていることが重要である。接触抵抗の低減を図る一つの方法としては、電極接合層にボンディング側半導体層と同じ導電型のドーパントを添加することが有効である。この場合、電極接合層へのドーパント添加量が高くなるほど、接触抵抗をより低くすることができる。なお、電極接合層からボンディング側半導体層へドーパント拡散が比較的生じやすくなっている場合には、電極接合層のドーパント添加量がボンディング側半導体層よりも過度に高くなっていると、発光通電時において電極接合層からボンディング側半導体層へのドーパント拡散が電気的に促進されやすくなることがあり、電極接合層のドーパント量が次第に枯渇する場合がある。すると、発光通電を継続するに伴い電極接合層の接触抵抗が経時的に増加し、素子ライフの低下を招くことにつながる。
【００４０】
このような不具合を抑制するには、電極接合層中のドーパント濃度をボンディング側半導体層よりも高く設定しつつ、電極接合層を構成する半導体として、これと接するボンディング側半導体層よりもバンドギャップエネルギーが小さいものを使用することが望ましい。電極接合層側のバンドギャップエネルギーをボンディング側半導体層よりも小さく設定することにより、電極接合層中のドーパント濃度をある程度高くしても、ボンディング側半導体層へのドーパント原子の拡散が生じにくくなり、電極接合層の接触抵抗が経時的に増加することを効果的に抑制することができる。
【００４１】
例えば、酸化物透明電極層がＩＴＯ電極層の場合、電極接合層は、少なくともＩＴＯ電極層との接合界面において、ＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦１）となっているものを使用することが望ましい。この場合、ボンディング側半導体層との接合側において電極接合層はＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）とすることができ、ボンディング側半導体層は、これよりもバンドギャップエネルギーの大きい半導体として、例えばＡｌｙＧａ１−ｙＡｓ（０＜ｙ≦１）により構成することができる。ボンディング側半導体層は、この他、電極接合層よりもバンドギャップエネルギーが高くなるように混晶比が調整されたＧａＩｎＰ層、ＡｌＧａＩｎＰ層、ＧａＰ層、ＧａＡｓＰ層あるいはＡｌＧａＡｓＰ層により構成することも可能である。
【００４２】
また、電極接合層のドーパント濃度自体を下げることにより、ボンディング側半導体層への拡散を抑制する方法も可能である。この場合、電極接合層のドーパント濃度は、ボンディング側半導体層と同じか又はそれよりも低いことが望ましい。また、電極接合層は、低ドーピングであっても酸化物透明電極層とのコンタクト抵抗が十分低くなり、かつ、ボンディング側半導体層との接触抵抗も同様に低くなっていることが必要であり、具体的には、ボンディング側半導体層との間に極端に高いヘテロ接合障壁が形成されないものを使用することが望ましい。例えば、電極接合層を、ＩＴＯ層側からＩｎを拡散させたＧａＡｓにて構成する場合、ボンディング側半導体層を、ＩｎＡｓ混晶比ｙが比較的小さいＩｎｙＧａ１−ｙＡｓ（例えば、０≦ｙ≦０．２）にて構成する組合せを例示できる。
【００４３】
次に、ボンディング側半導体層の電極接合層との境界を含む部分を、該部分に対し前記電極接合層と反対側から接するボンディング側半導体層部分よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層とすることもできる。ボンディング側半導体層と電極接合層とのバンド端不連続値が大きい場合は、図１１に示すように、接合によるバンドの曲がりにより、形成されるヘテロ障壁の高さΔＥが大きくなり、コンタクト抵抗の増大につながる。そこで、図１２に示すように、上記のような中間層を挿入すると、電極接合層と中間層、及び中間層とこれに接するボンディング側半導体層部分とのそれぞれはバンド端不連続値が小さくなるので、各々形成される障壁高さΔＥも小さくなる。その結果、直列抵抗が軽減されて、低い駆動電圧にて十分に高い発光強度を達成することが可能となる。なお、本明細書において電極接合層はボンディング側半導体層に属さず、中間層はボンディング側半導体層に属するものとして定義する。
【００４４】
ボンディング側半導体層が、該中間層と接する領域までＡｌＧａＩｎＰよりなる第二導電型クラッド層となっている場合は、電極接合層との中間のバンドギャップエネルギーを有する中間層として、具体的には、ＡｌＧａＡｓ層、ＧａＩｎＰ層及びＡｌＧａＩｎＰ層（バンドギャップエネルギーがクラッド層より小さくなるように組成調整されたもの）の少なくとも一つを含むものを好適に採用することができ、例えばＡｌＧａＡｓ層を含むものとして形成することができる。他方、該中間層と同様の組成のクッション層が設けられる場合は、中間層の役割をこのクッション層に委ねることで、中間層を特に設けず、電極接合層をクッション層に接するように配置する構成も十分採用可能である。
【００４５】
なお、電極接合層を酸化物透明電極層の素子側への接合面全面を被覆するように形成すると、ワイヤ接合用のボンディングパッドの直下領域でも酸化物透明電極層の接触抵抗が改善される結果、駆動電流ひいては発光が該領域に集中しやすくなり、発生した光の多くがボンディングパッドにより遮蔽されて光取出効率の低下を招く場合がある。そこで、電極接合層は、ボンディングパッドの直下領域からなる第一領域において周囲の第二領域よりも形成面積率が小さくなっていることが望ましい。なお、各領域の電極接合層の形成面積率とは、領域中の電極接合層の合計面積を、領域の全面積により割った比率をいう。このように構成すると、第一領域における酸化物透明電極層の接触抵抗が増大する。その結果、発光素子の駆動電流は、第一領域を迂回して第二領域に流れる成分が大きくなり、光取出効率を大幅に高めることができる。なお、光取り出し量が少ない第一領域にはなるべく発光駆動電流が流れないことが光取出効率向上の観点においては望ましい。従って、第一領域には電極接合層が可及的に形成されていないことが望ましい。
【００４６】
電流拡散効果を高めるために電流拡散層を厚く形成した従来の発光素子においては、ボンディングパッドの直下領域外に電流を迂回させるために、電流拡散層中に逆の導電型を有するブロック層を埋め込み形成していたが、素子構造が複雑化し、製造工数も増大する欠点がある。しかし、上記構成によると、ボンディングパッド直下の第一領域において電極接合層の形成を抑制することで、その外側の領域、すなわち第二領域への電流迂回効果を簡単に達成することができる。また、酸化物透明電極層の下側に形成されているのは、シート抵抗の低いクッション層であるから、第二領域へ迂回した形で流れ込んだ電流が、クッション層内で第一領域側へ逆流する不具合も生じにくい。
【００４７】
次に、上記本発明の発光素子の第一において、酸化物透明電極層がＩＴＯ電極層である場合、以下のような構成が可能である。すなわち、ボンディング側半導体層を、少なくとも電極接合層との境界を含む第一層と、該第一層と活性層との間に位置する第二層とを有してなるものとする。そして、第二層の少なくとも第一層との境界を含む領域を、リンを含有したリン含有化合物半導体層とし、他方、第一層が電極接合層よりもバンドギャップエネルギーが大きく、かつリンの含有率がリン含有化合物半導体層よりも低いリンブロック層とする。
【００４８】
また、本発明の発光素子の第二は、
第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有する化合物半導体よりなる発光層部を有し、第二導電型クラッド層の主表面を覆うＩＴＯ明電極層を介して発光層部に発光駆動電圧を印加するようにした発光素子において、
ＩＴＯ電極層上に金属製のボンディングパッドが配置され、該ボンディングパッドに通電用の電極ワイヤが接合されてなり、
ＩＴＯ電極層の接合抵抗を減ずるための化合物半導体よりなる電極接合層が、該酸化物透明電極層に接するように配置されてなり、
さらに、活性層と電極接合層との間に位置する第二導電型クラッド層を含む化合物半導体層をボンディング側半導体層として、該ボンディング側化合物半導体層は、厚さが０．６μｍ以上１０μｍ未満とされ、かつ、少なくとも電極接合層との境界を含む第一層と、該第一層と活性層との間に位置する第二層とを有してなり、第二層の少なくとも第一層との境界を含む領域がリンを含有したリン含有化合物半導体層とされ、他方、第一層が電極接合層よりもバンドギャップエネルギーが大きく、かつリンの含有率がリン含有化合物半導体層よりも低いリンブロック層とされたことを特徴とする。
【００４９】
本発明者らが検討したところよると、酸化物透明電極層がＩＴＯ電極層として形成されている場合、ＩＴＯ電極層の下側に位置するボンディング側半導体層のうち、電極接合層と接している部分の化合物半導体がリンを含む化合物半導体、特に、リンをＩＩＩ族元素の主体とするＩＩＩ−Ｖ族化合物半導体である場合に、形成したＩＴＯ電極層とボンディング側半導体層との密着力が低下しやすいことが判明した。
【００５０】
前述の通り電極接合層は、発光波長に対応するエネルギーよりもバンドギャップエネルギーが小さく設定されるため、発光層部からの光吸収を避けるため、３〜３０ｎｍ程度の小さな膜厚で形成される。この場合、ボンディング側半導体層のうち電極接合層と接している部分が、ＧａＰなどのリンを含有した化合物半導体にて構成されていると、ＩＴＯ電極層の成膜中の熱履歴や、ＩＴＯ電極層成膜後の熱処理（例えば、ＩＴＯ層からＧａＡｓ層へのＩｎ拡散により、Ｉｎを含有したＧａＡｓよりなる電極接合層を形成する場合の、拡散熱処理）の影響により、上記リンを含有した化合物半導体からＰ成分が、薄い電極接合層を通過してＩＴＯ層側に拡散し、これが原因となってＩＴＯ電極層の密着力が低下することが考えられる。
【００５１】
そこで、上記の構成では、ボンディング側半導体層を、電極接合層との境界を含む第一層と、該第一層と活性層との間に位置する第二層とを有するものとし、さらに、第二層の少なくとも第一層との境界を含む領域を、リンを含有したリン含有化合物半導体層として構成する場合に、これと接する第一層を、電極接合層よりもバンドギャップエネルギーが大きく、かつリンの含有率がリン含有化合物半導体層よりも低いリンブロック層とする。リンブロック層は、電極接合層よりもバンドギャップエネルギーが大きいため、発光層部からの発光光束に対する吸収は電極接合層より小さい。そして、電極接合層と反対側に位置するリン含有化合物半導体層よりはリンの含有率を低く設定してあるので、ＩＴＯ電極層側に向けたリン拡散は生じにくい。従って、このようなリンブロック層を介挿することにより、リン含有化合物半導体層からのリン成分は、リンブロック層と電極接合層との双方を通過しなければ、ＩＴＯ電極層に到達することができなくなる。その結果、ＩＴＯ電極層へのリン拡散が大幅に抑制され、ＩＴＯ電極層の密着強度を向上させることができ、本発明の第二の課題が解決される。また、ボンディング側半導体層の全厚さは０．６μｍ以上１０μｍ未満に設定してあるので、ボンディングパッドに電極ワイヤを接合する際に損傷領域が仮に生じても、該損傷領域の影響が活性層に及びにくい。
【００５２】
リンブロック層はリンを含有しない化合物半導体により構成することが、ＩＴＯ電極層へのリン拡散抑制効果を高める上でより望ましい。また、リンブロック層は、具体的にはＡｌＧａＡｓにて構成することが、ＩＴＯ電極層に向けたリン拡散の抑制と、発光層部からの発光光束に対する吸収抑制の双方の観点において望ましい。ＡｌＧａＡｓは、ＡｌＡｓとＧａＡｓとの混晶であり、ＡｌＡｓ混晶比をｂとすると、ＡｌｂＧａ１−ｂＡｓと表され、活性層よりもバンドギャップエネルギーが大きくなるように、その混晶比ｂが適宜調整される（従って、活性層の材質によってｂの値は異なる）。この場合、活性層のバンドギャップエネルギーよりも、ＡｌＧａＡｓよりなるリンブロック層のバンドギャップエネルギーは、光吸収が生じないように、最低でも０．１ｅＶ以上は大きくすることが望ましい。他方、耐湿性確保を考慮して、ＡｌＧａＡｓよりなるリンブロック層のＡｌＡｓ混晶比ｂは、０．８５以下の範囲で調整することが望ましい。
【００５３】
また、ＩＴＯ層へのリン拡散抑制効果を顕著なものとするためには、リンブロック層と電極接合層との合計厚さを２０ｎｍ以上に調整することが望ましい。該合計厚さが２０ｎｍ未満では、リン拡散抑制効果が顕著でなくなるので望ましくない。
【００５４】
リンブロック層は、ボンディング側半導体層の構成に応じて種々の形態に形成できる。例えば、ボンディング側半導体層は、第二導電型クラッド層と、該第二導電型クラッド層の酸化物透明電極層側に接して配置され、第二導電型クラッド層とは異なる組成の化合物半導体によりリン含有化合物半導体層として構成された補助化合物半導体層と、該補助化合物半導体層と電極接合層との間に配置されたリンブロック層とからなるものとして構成できる。補助化合物半導体層の介在により、電極ワイヤを接合時に生ずる損傷領域の影響が活性層に及びにくくすることができる。また、この補助化合物半導体層がリン含有化合物半導体層として構成されているにもかかわらず、リンブロック層の介在によりＩＴＯ電極層へのリン拡散が大幅に抑制され、ＩＴＯ電極層の密着強度を高めることができる。この場合、該補助化合物半導体層は、例えば可視光に対する透明性が高いＧａＰにて構成すると、光取出し効率を高めることができる。
【００５５】
この場合、ボンディング側半導体層の電極接合層との境界を含む部分を、該部分に対し電極接合層と反対側から接するボンディング側半導体層部分よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層とすることができる。図１１及び図１２を用いて既に説明した通り、このような中間層を設けることで、素子の直列抵抗を低減することができる。そして、該中間層をリンブロック層としても機能するものとして構成しておけば、リン含有化合物半導体層となっているボンディング側半導体層部分からの、ＩＴＯ電極層へのリン拡散抑制効果も同時に達成される。特に、発光層部がＡｌＧａＩｎＰ似て構成される場合、既に例示した中間層の材質のうち、リンブロック層としても好適なものはＡｌＧａＡｓである。
【００５６】
また、ボンディング側半導体層は、第二導電型クラッド層と、該第二導電型クラッド層の酸化物透明電極層側に接して配置され、第二導電型クラッド層とは異なる組成の化合物半導体によりリンブロック層として構成された補助化合物半導体層とからなるものとしても構成できる。この場合、該補助化合物半導体層に電極接合層が接して配置される。この場合も補助化合物半導体層の介在により、電極ワイヤを接合時に生ずる損傷領域の影響を活性層に及びにくくすることができる。そして、該構成では、補助化合物半導体層自体をリンブロック層として構成することで、ＩＴＯ電極層へのリン拡散抑制効果も同時に達成される。このような補助化合物半導体層は、具体的にはＡｌＧａＡｓにて構成することができる。
【００５７】
以上説明した補助化合物半導体層は、第二導電型クラッド層よりも低いドーパント濃度の化合物半導体よりなるクッション層とすることができる。これにより、第二導電型クラッド層内へのドーパント原子の流入が抑制され、素子ライフの向上を図る効果も両立できる。また、補助化合物半導体層は、第二導電型クラッド層よりも高いドーパント濃度の化合物半導体層、例えば電流拡散層とすることも可能である（ただし、本発明の第二の構成のみ）。この場合、素子ライフの向上効果については期待できないが、ＩＴＯ電極層へのリン拡散抑制効果は問題なく達成することができる。
【００５８】
また、ボンディング側半導体層は、前述の通り、厚さが０．６μｍ以上１０μｍ未満の第二導電型クラッド層を有するものとしても構成できる。そして、該第二導電型クラッド層をリン含有化合物半導体層として構成する場合、該第二導電型クラッド層と接する形でリンブロック層が配置することができる。第二導電型クラッド層を上記のように十分厚く構成することにより、電極ワイヤを接合時に生ずる損傷領域の影響を活性層に及びにくくすることができる。そして、該第二導電型クラッド層と電極接合層との間にリンブロック層を介在させることにより、ＩＴＯ電極層へのリン拡散抑制効果も同時に達成される。
【００５９】
この場合も、リンブロック層は、第二導電型クラッド層よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層としておけば、素子の直列抵抗を軽減できる。具体的には、第二導電型クラッド層がＡｌＧａＩｎＰよりなり、中間層がＡｌＧａＡｓよりなる構成を例示できる。
【００６０】
【発明の実施の形態】
図１は、本発明の一実施形態である発光素子１００を示す概念図である。発光素子１００は、ｎ型ＧａＡｓ単結晶基板（以下、単に「基板」ともいう）７の一方の主表面上に、ｎ型ＧａＡｓバッファ層２を介してＡｌＧａＩｎＰよりなる発光層部２４を形成し、該発光層部２４を覆うように、ｐ型のクッション層２０と、酸化物透明電極層としてのＩＴＯ電極層３０とをこの順序で形成したものである。さらに、ＩＴＯ電極層３０のほぼ中央部には、Ａｕ等にて構成されたボンディングパッド９が配置され、ここにＡｕ等で構成された電極ワイヤ４７が接合されている。他方、基板７の他方の主表面側には、Ａｕ−Ｇｅ−Ｎｉ合金等の金属からなる裏面電極層１５が全面に形成されている。
【００６１】
発光層部２４は、各々（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ混晶とされるとともに、第一導電型クラッド層４、第二導電型クラッド層６、及び第一導電型クラッド層４と第二導電型クラッド層６との間に位置する活性層５からなるダブルへテロ構造とされている。具体的には、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦０．５５，０．４５≦ｙ≦０．５５）混晶からなる活性層５を、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰクラッド層６とｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰクラッド層４とにより挟んだ構造となっている。図１の発光素子１００では、クッション層２０側にｐ型ＡｌＧａＩｎＰクラッド層６（ｐ型ドーパントはＺｎ：有機金属分子からのＣもｐ型ドーパントとして寄与しうる）が配置されており、裏面電極層１５側にｎ型ＡｌＧａＩｎＰクラッド層４（ｎ型ドーパントはＳｉ）が配置されている。なお、当業者には自明のことであるが、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０１３〜１０１６／ｃｍ３程度を上限とする）をも排除するものではない。
【００６２】
ｐ型ＡｌＧａＩｎＰクラッド層６は、ｐ型キャリア濃度（多数キャリア濃度）は、５×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満、望ましくは、１×１０１７／ｃｍ３以上７×１０１７／ｃｍ３以下である。また、クッション層２０は、本実施形態ではＺｎをｐ型ドーパントとして添加したＡｌＧａＡｓ層（例えばＡｌｘＧａ１−ｘＡｓにおいて、ｘ＝０．７程度）よりなり、ｐ型ドーパント濃度は、４×１０１６／ｃｍ３以上９×１０１７／ｃｍ３以下、望ましくは９×１０１６／ｃｍ３以上６×１０１７／ｃｍ３以下の範囲内で、ｐ型ＡｌＧａＩｎＰクラッド層６よりも小さく設定されている。該クッション層２０の厚さｔ２は０．１μｍ以上５μｍ以下、望ましくは０．５μｍ以上３μｍ以下である。ｐ型ＡｌＧａＩｎＰクラッド層６とクッション層２０とはボンディング側半導体層６０を構成し、その厚さｔ１（つまり、ｐ型ＡｌＧａＩｎＰクラッド層６とクッション層２０との合計厚さ）は０．６μｍ以上１０μｍ未満である。
【００６３】
以下、図１の発光素子１００の製造方法について説明する。
まず、図１に示すように、ＧａＡｓ単結晶基板７の第一主表面に、ｎ型ＧａＡｓバッファ層２を、次いで発光層部２４として、ｎ型ＡｌＧａＩｎＰクラッド層４、ＡｌＧａＩｎＰ活性層５、及びｐ型ＡｌＧａＩｎＰクラッド層６（以上図１参照）、さらにＡｌＧａＡｓよりなるクッション層２０をこの順序にエピタキシャル成長させ、図２（ａ）の状態とする。これら各層のエピタキシャル成長は、公知の有機金属気相エピタキシャル成長（ＭｅｔａｌＯｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＭＯＶＰＥ）法により行なうことができる。Ａｌ、Ｇａ、Ｉｎ、Ｐ及びＡｓの各成分源となる原料ガスとしては以下のようなものを使用できる；
・Ａｌ源ガス；トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ）など；
・Ｇａ源ガス；トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）など；
・Ｉｎ源ガス；トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）など。
・Ｐ源ガス；ターシャルブチルホスフィン（ＴＢＰ）、ホスフィン（ＰＨ３）など。
・Ａｓ源ガス；ターシャルブチルアルシン（ＴＢＡ）、アルシン（ＡｓＨ３）など。
【００６４】
また、ドーパントガスとしては、以下のようなものを使用できる；
（ｐ型ドーパント）
・Ｍｇ源：ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）など。
・Ｚｎ源：ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）など。
（ｎ型ドーパント）
・Ｓｉ源：モノシランなどのシリコン水素化物など。
【００６５】
上記各層の成長は、原料ガスの切り替えにより、同一の気相成長装置内で連続的に行なうことができる。また、各層のドーパント濃度は、原料ガスに対するドーパントガスの供給比率により、所望の値に調整することができる。
【００６６】
次に、図２（ｂ）に示すように、クッション層２０を覆うように、公知の高周波スパッタリング法により、ＩＴＯよりなるＩＴＯ電極層３０を形成する。また、図２（ｃ）に示すように、基板７の第二主表面に真空蒸着法により裏面電極層１５を形成する。そして、図２（ｄ）に示すように、ＩＴＯ電極層３０上に、各発光素子チップに対応する領域毎にボンディングパッド９を配置し、適当な温度で電極定着用のベーキングを施すことにより、発光素子ウェーハ５０が得られる。該発光素子ウェーハ５０は、各発光素子チップ領域を分離するために図３（ａ）に示すようにハーフダイシングされ、さらに（ｂ）に示すようにダイシング面の加工歪をメサエッチングにより除去した後、（ｃ）に示すスクライビングにより発光素子チップ５１に分離される。そして、（ｄ）に示すように、裏面電極層１５（図３参照）をＡｇペースト等の導電性ペーストを用いて支持体を兼ねた端子電極９ａに固着する一方、ボンディングパッド９に電極ワイヤ４７を接合（ボンディング）し、（ｅ）に示すように樹脂モールド５２を形成することにより発光素子１００が得られる。
【００６７】
各々Ａｕよりなるボンディングパッド９に電極ワイヤ４７を接合する場合、例えば、超音波溶接（あるいはサーモソニックボンディング）が用いられる。この超音波溶接の衝撃応力は、ＩＴＯ電極層３０を経てボンディングパッド９の直下のボンディング側半導体層６０に及び、結晶欠陥等の損傷領域ＤＭを形成する。例えば、図５に示すように、ＩＴＯ電極層３０の直下に発光層部２４が形成されていると、その損傷領域ＤＭが発光層部２４の奥深く、例えば活性層５にまで及び、発光輝度や素子ライフの低下など、特性不良につながる。しかし、本発明の発光素子においては、図４に示すように、クッション層２０が介在しているため、損傷領域ＤＭがクッション層２０内に留まり、その影響が発光層部２４の奥深くに及びにくいので、その分、発光輝度が損なわれる心配がない。
【００６８】
また、このクッション層２０は、ｐ型ドーパント濃度が４×１０１６／ｃｍ３以上９×１０１７／ｃｍ３以下の範囲内で、ｐ型ＡｌＧａＩｎＰクラッド層６よりも小さく設定されている。これにより、発光通電を継続したときに、クッション層２０からｐ型ＡｌＧａＩｎＰクラッド層６へのｐ型ドーパントの拡散の、電気的促進が生じにくくなり、素子ライフが向上する。ｐ型ＡｌＧａＩｎＰクラッド層６のｐ型ドーパント濃度は、５×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満であり、ボンディング側半導体層６０全体で見た場合、４×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満の範囲に収まっている。
【００６９】
また、図６に示すように、クッション層２０は、ドーパント濃度が低いのでシート抵抗は多少大きいが、その上に導電率が非常に大きいＩＴＯ電極層３０が形成されているので、該ＩＴＯ電極層３０内にて電流を十分に拡げることができる。そして、クッション層２０は、ｐ型ドーパント濃度を前述の範囲に調整することで、層厚方向の導電性は十分に確保されているから、結果として発光層部２４への均一な通電が可能となり、発光効率を高めることができる。
【００７０】
また、図１に示すように、ＩＴＯ電極層３０とクッション層２０との間には、ＩＴＯ電極層３０と接する形で電極接合層３１を形成し、ＩＴＯ電極層３０との接触抵抗を低減する。該電極接合層３１は、ＩＴＯ電極層３０との境界を含む部分が少なくともＩｎＧａＡｓとされた化合物半導体層であり、例えば次のようにして形成することができる。すなわち、図１のクッション層２０上にＧａＡｓ層を形成して、さらにこれをＩＴＯ電極層３０で覆い、その状態で炉の中に配置して、例えば窒素雰囲気中あるいはＡｒ等の不活性ガス雰囲気中にて、６００℃以上７５０℃以下（例えば７００℃）の低温で、５秒以上１２０秒以下（例えば３０秒）の短時間の熱処理を施す。これにより、ＩＴＯ電極層２０からＧａＡｓ層にＩｎが拡散し、電極接合層３１（図１）が得られる。該熱処理により電極接合層３１は、図９▲１▼において、ＩＴＯ電極層との境界近傍におけるＩｎ濃度ＣＡが、ＩｎとＧａとの合計濃度に対するＩｎの原子比にて、０．１以上０．６以下となる。また、Ｉｎ濃度は、ＩＴＯ電極層２０から厚さ方向に遠ざかるにつれ連続的に減少するものとなり、ＩＴＯ電極層２０との境界近傍におけるＩｎ濃度をＣＡとし、これと反対側の境界位置におけるＩｎ濃度をＣＢとしたとき、ＣＢ／ＣＡが０．８以下となるように調整される。該電極接合層３１は、これと接するボンディング側半導体層部分、すなわち、クッション層２０がＡｌＧａＡｓにて構成されることも考慮し、接触抵抗を低減するために、ｐ型ドーパント濃度が高く（例えば１×１０１９／ｃｍ３程度）設定されている。
【００７１】
また、ボンディングパッド９は発光層部２４からの光の大部分を遮蔽するため、発光層部２４においてボンディングパッド９の直下領域、つまり光取り出し量が少ない第一領域に通電電流が集中しないこと、むしろ、ボンディングパッド９の周囲の光取り出し量が多い第二領域に通電電流がなるべく多く分配されることが、光取出効率を高める上で望ましい。そこで、図１の実施形態では、電極接合層３１は、ボンディングパッド９の直下領域をなす光取り出し量が少ない第一領域には形成されず、その周囲の光取り出し量が多い第二領域にのみ選択的に形成されている。ボンディングパッド９の直下領域において電極接合層３１を作為的に非形成とすることで、この領域ではＩＴＯ電極層３０の接触抵抗が高くなり電流が流れにくくなる。その結果、図６に示すように、ＩＴＯ電極層３０を介して発光層部２４に通電される電流は、光取り出し量が少ない第一領域を迂回して光取り出し量が多い第二領域に優先的に分配され、光取出効率を高めることができる。
【００７２】
なお、図７に示すように、第二領域に形成する電極接合層３１は、形成領域と非形成領域とを混在させることができる。また、光取り出し量が多い第二領域において電極接合層３１の形成領域と非形成領域とを混在させることにより、発光層部２４で生じた光は電極接合層３１を透過する経路と、非形成領域において電極接合層３１を迂回する経路との２通りの経路にて取り出される。このうち、後者においては、電極接合層３１を透過する際の光吸収を生じないので、光取出効率を向上させることができる。
【００７３】
図７（ａ）〜（ｃ）に示すように、電極接合層３１の形成領域は、ＩＴＯ電極層３０の接合界面において分散形成することにより、発光層部２４における発光をより均一化し、かつ電極接合層３１の非形成領域からより均一に光を取り出すことができる。図７（ａ）は電極接合層３１の形成領域を散点状とした例であり、（ｂ）は細長い帯状の電極接合層３１の形成領域と非形成領域とを交互に形成した例である。さらに、（ｃ）は、（ａ）とは逆に、電極接合層３１の形成領域を背景として、散点状の非形成領域をこれに分散形成した例である。ここでは電極接合層３１の形成領域を格子状に形成している。特に、正方形換算にて一辺が４００μｍ以上の大面積の発光素子の場合、均一な面発光を可能とするため、ボンディングパッド９以外の領域の全面積に対して、電極接合層３１の形成領域の面積比率を１０％以上（１００％含む）とすることが望ましい。また、ボンディングパッド９の被覆面積率が１％以上１０％以下とすることが、光取出し効率を向上させる観点において望ましい。
【００７４】
また、図８に示すように、ボンディング側化合物半導体層６０の、中間層３２を除いた部分の全体を、ｐ型ＡｌＧａＩｎＰクラッド層（第二導電型クラッド層）６として構成することも可能である。この場合、ｐ型ＡｌＧａＩｎＰクラッド層６の厚さｔ１を０．６μｍ以上１０μｍ未満とし、そのｐ型ドーパント濃度を４×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満に調整する。
【００７５】
この場合、ｎ型ＡｌＧａＩｎＰクラッド層４は、電極ワイヤ４７の接合による損傷の影響がほとんど及ばないため、その厚さｔ３はｐ型ＡｌＧａＩｎＰクラッド層６の厚さｔ１より小さく設定することができる。また、この態様においても、図１と同様に、ＩＴＯ電極層３０と接する電極接合層３１を設ける。この場合、Ｉｎを含有したＧａＡｓよりなる電極接合層３１を、ｐ型ＡｌＧａＩｎＰクラッド層６に直接接触させると両者の間に形成されるヘテロ障壁がやや高くなり、接触抵抗の増大を招くことがある。そこで、電極接合層３１とｐ型ＡｌＧａＩｎＰクラッド層６との間には、ＡｌＧａＡｓ層、ＧａＩｎＰ層及びＡｌＧａＩｎＰ層（バンドギャップエネルギーがクラッド層より小さくなるように組成調整されたもの）等よりなる中間層３２を形成することがより望ましい。
【００７６】
次に、図１の発光素子においては、クッション層２０をＡｌＧａＡｓにて構成していたが、これをＧａＰにて構成することもできる（ドーパント濃度の範囲は、ＡｌＧａＡｓにて構成したクッション層２０と同じである：また、他の層は図１の発光素子と同様に構成する）。この場合、ＩＴＯ電極層３０の成膜時や、電極接合層３１を形成するための熱処理時に、ＧａＰよりなるクッション層２０から、電極接合層３１を経てＩＴＯ電極層３０にリンが拡散し、ＩＴＯ電極層３０の電極接合層３１への密着強度が低下する可能性がある。この場合、特に、図２の工程（ｄ）に示すボンディングパッド９のフォトリソグラフィーによるパターニング処理や、図３の工程（ａ）のハーフダイシング、さらには工程（ｂ）のメサエッチング時に、ＩＴＯ電極層３０が剥離しやすくなり、不良や歩留まり低下を招きやすくなる。
【００７７】
そこで、図１３に示すように、ＧａＰよりなるクッション層２０と電極接合層３１との間に、例えばＡｌＧａＡｓよりなるリンブロック層３２を介挿しておくと、クッション層２０からＩＴＯ電極層３０へのリンの拡散を効果的に抑制することができ、また、ＡｌＧａＩｎＰよりなる発光層部からの発光光束の吸収も生じにくい。この場合、リンブロック層３２はＡｌＧａＡｓにて構成されることで、前述の中間層（図１２参照）としての機能も果たす。なお、リンブロック層３２と電極接合層３１との合計厚さは、２０ｎｍ以上とすることが望ましい。
【００７８】
なお、図１４に示すように、クッション層２０がＡｌＧａＡｓよりなる場合（すなわち、図１の構成である）は、ＡｌＧａＡｓよりなるクッション層２０自体がリンブロック層として機能し、クッション層２０からＩＴＯ電極層３０へのリンの拡散がそもそも生じず（当然、クッション層２０は比較的厚いので、ＡｌＧａＩｎＰよりなるクラッド層６からのリン拡散も生じにくい）、また、クッション層２０とは別にリンブロック層を設ける必要もないから、工程も簡略化できる。
【００７９】
なお、図１３及び図１４においては、ＧａＰないしＡｌＧａＡｓよりなるクッション層２０のドーパント濃度は、クラッド層６のドーパント濃度よりも低く設定されているが、図１５及び図１６に示すように、これらクッション層２０の代わりに、クッション層２０と同程度の厚さを有した、ＧａＰないしＡｌＧａＡｓよりなる電流拡散層２１を設けることもできる（電流拡散層２１は、クラッド層６よりものドーパント濃度が高く設定される）。
【００８０】
また、図１７に示すごとく、ボンディング側化合物半導体層の、中間層３２を除いた部分の全体をクラッド層６として構成する場合（図８の構成である）、その中間層３２をＡｌＧａＡｓよりなるリンブロック層として構成することもできる。
【００８１】
以上の実施形態では、発光層部２４の各層をＡｌＧａＩｎＰ混晶にて形成していたが、該各層（ｐ型クラッド層６、活性層５及びｎ型クラッド層４）をＡｌＧａＩｎＮ混晶により形成することもできる。この場合、発光層部２４を成長させるための発光層成長用基板７は、ＧａＡｓ単結晶基板に代えて、例えばＳｉＣ基板が使用される。
【００８２】
【実施例】
以下、本発明の効果を確認するために行なった実験結果について説明する。
まず、各層を以下の厚さにてＭＯＶＰＥ法により形成した発光素子ウェーハ５０を用意した。
・ＩＴＯ電極層３０＝厚さ：０．８μｍ（酸化錫含有率＝７質量％（残部は酸化インジウム）、高周波スパッタリングにて形成；
・電極接合層３１
厚さ：５ｎｍ（ただし、ボンディングパッド直下領域のみ形成せず）
ＧａＡｓ層として形成し、ｐ型ドーパントとしてのＺｎを、ドーパント濃度が１×１０１９／ｃｍ３程度となるように拡散。その後、ＩＴＯ電極層３０にて被覆し、７００℃で３０秒熱処理した；
・ＡｌＧａＡｓクッション層２０（組成：組成：Ａｌ０．７Ｇａ０．３Ａｓ）
Ｚｎ（ｐ型ドーパント）濃度：１×１０１７／ｃｍ３〜１×１０１８／ｃｍ３厚さ：０μｍ、０．１μｍ、０．５μｍ、１．５μｍ、３μｍ、５μｍ、１０μｍ；
・ｐ型ＡｌＧａＩｎＰクラッド層６（Ａｌ０．８５Ｇａ０．１５）０．５Ｉｎ０．５Ｐ）
Ｚｎ（ｐ型ドーパント）濃度：３×１０１７／ｃｍ３〜７×１０１７／ｃｍ３
厚さ：０．５μｍ；
・ＡｌＧａＩｎＰ活性層５（組成：（Ａｌ０．２５Ｇａ０．７５）０．５Ｉｎ０．５Ｐ）
ノンドープ、厚さ：０．６μｍ（発光波長６００ｎｍ）；
・ｎ型ＡｌＧａＩｎＰクラッド層４（組成：（Ａｌ０．８５Ｇａ０．１５）０．５Ｉｎ０．５Ｐ）
Ｓｉ（ｎ型ドーパント）濃度：５×１０１７／ｃｍ３、厚さ：１μｍ。
【００８３】
上記発光素子ウェーハは、図２及び図３にて説明済みの工程により素子化した。なお、素子チップの大きさは３００μｍ四方の正方形状である。また、ボンディングパッド９はＡｕ製であり、寸法は直径１００μｍの円状である。このボンディングパッド９にＡｕ製電極ワイヤを、周知のサーモソニックボンディング装置によりボンディングした。
【００８４】
得られた各素子は、以下の各特性を周知の方法にて測定した：
・発光輝度（Ｉｖ：通電電流値を２０ｍＡとした）；
・順方向電圧（ＶＦ：通電電流値を２０ｍＡとした）。
また、通電電流を３０ｍＡに固定して１００時間連続通電したときの、初期発光輝度と１００時間通電後の発光輝度とを測定し、両者の比（％）を素子ライフとして求めた。
【００８５】
表１は、ｐ型クラッド層６のＺｎ（ｐ型ドーパント）濃度を５×１０１７／ｃｍ３、厚さを０．５μｍに設定する一方、クッション層２０のＺｎ（ｐ型ドーパント）濃度を３×１０１７／ｃｍ３に設定し、両者の合計であるボンディング側半導体層の厚さを０．５〜１１μｍの種々の値に設定したときの、発光輝度Ｉｖ、順方向電圧ＶＦ及び素子ライフの測定結果を示すものである。
【００８６】
【表１】

Figure 2004200183
【００８７】
ボンディング側半導体層の厚さが０．６μｍ以上１０μｍ未満の範囲に収まっているものは、発光輝度が高く順方向電圧も小さい。しかし、ボンディング側半導体層の厚さが０．６μｍ未満になると、ボンディングパッド９へ電極ワイヤ４７を接合したときの損傷が発光層部２４に及び、発光輝度及び素子ライフの低下を招いていることがわかる。また、ボンディング側半導体層の厚さが１０μｍ以上になると、直列抵抗増大により順方向電圧が上昇していることがわかる。
【００８８】
表２は、ｐ型クラッド層６の厚さを０．５μｍ、クッション層２０の厚さを１μｍ（つまり、ボンディング側半導体層厚さは１．５μｍ）とし、両者のＺｎ（ｐ型ドーパント）濃度を種々の組合せに設定して、それぞれ素子ライフを測定した結果を示すものである。
【００８９】
【表２】
Figure 2004200183
【００９０】
この結果によると、クッション層２０のＺｎ（ｐ型ドーパント）濃度をｐ型クラッド層６と同等又はそれよりも小さく設定することにより、逆に設定した場合よりも素子ライフが相対的に向上していることがわかる。また、クッション層２０のＺｎ（ｐ型ドーパント）濃度が１×１０１８／ｃｍ３以上になると（つまり、ボンディング側半導体層のＺｎ（ｐ型ドーパント）濃度が１×１０１８／ｃｍ３を超えると）、素子ライフは大幅に低下していることがわかる。
【図面の簡単な説明】
【図１】本発明の発光素子の一実施形態を積層構造にて示す模式図。
【図２】図１の発光素子の製造工程の一例を示す説明図。
【図３】図２に続く説明図。
【図４】クッション層の第一の作用説明図。
【図５】クッション層を有さない発光素子における問題点を説明する図。
【図６】クッション層の第二の作用説明図。
【図７】電極接合層の形成パターンをいくつか例示して示す図。
【図８】本発明の発光素子の別実施形態を積層構造にて示す模式図。
【図９】電極接合層内のＩｎ濃度分布の一例を模式的に示す図。
【図１０】電極接合層内のＩｎ濃度分布の別例を模式的に示す図。
【図１１】中間層を形成しない場合の、電極接合層のバンド構造の例を示す模式図。
【図１２】中間層を形成する場合の、電極接合層のバンド構造の例を示す模式図。
【図１３】リンブロック層の第一の構成例を示す模式図。
【図１４】リンブロック層の第二の構成例を示す模式図。
【図１５】リンブロック層の第三の構成例を示す模式図。
【図１６】リンブロック層の第四の構成例を示す模式図。
【図１７】リンブロック層の第五の構成例を示す模式図。
【符号の説明】
４ ｎ型クラッド層（第一導電型クラッド層）
５ 活性層
６ ｐ型クラッド層（第二導電型クラッド層）
９ ボンディングパッド
２４ 発光層部
２０ クッション層（リンブロック層）
３０ 酸化物透明電極層
３１ 電極接合層
３２ 中間層（リンブロック層）
６０ ボンディング側半導体層
１００ 発光素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a light emitting device and a method for manufacturing the light emitting device.
[0002]
[Prior art]
[Patent Document 1]
JP-A-1-225178
[Patent Document 2]
U.S. Pat. No. 5,789,768
[0003]
(AlxGa1-x)yIn1-yA light-emitting element in which a light-emitting layer portion is formed of a P mixed crystal (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1 (hereinafter also referred to as AlGaInP mixed crystal or simply AlGaInP) has a thin AlGaInP active layer. By adopting a double hetero structure sandwiched between an n-type AlGaInP cladding layer and a p-type AlGaInP cladding layer having a larger band gap, a high-luminance element can be realized.xGayAl1-xyA blue light-emitting element in which a similar double heterostructure is formed using N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) is also in practical use.
[0004]
For example, taking an AlGaInP light emitting device as an example, an n-type GaAs buffer layer, an n-type AlGaInP cladding layer, an AlGaInP active layer, and a p-type AlGaInP cladding layer are formed in this order by heteroepitaxial growth on an n-type GaAs substrate. The layers are stacked to form a light emitting layer portion having a double hetero structure. Electric current is applied to the light emitting layer via a metal electrode formed on the element surface. Here, since the metal electrode functions as a light shield, it is formed, for example, so as to cover only the central portion of the main surface of the light emitting layer portion, and light is extracted from the surrounding electrode non-formed region.
[0005]
In this case, reducing the area of the metal electrode as much as possible is advantageous from the viewpoint of improving the light extraction efficiency because the area of the light leakage region formed around the electrode can be increased. Conventionally, attempts have been made to increase the amount of light taken out by effectively spreading the current in the device by devising the shape of the electrodes.In this case, however, it is unavoidable to increase the electrode area anyway, and the light leakage area is increased. The decrease has led to the dilemma of limiting the amount of light extraction. In addition, the carrier concentration of the dopant in the cladding layer, and consequently, the electrical conductivity, are suppressed somewhat lower in order to optimize the radiative recombination of the carriers in the active layer, and the current tends to hardly spread in the in-plane direction. . This causes the current density to concentrate in the electrode coating region, leading to a substantial decrease in light extraction in the light leakage region. Therefore, a method of forming a low-resistivity current diffusion layer having an increased carrier concentration (dopant concentration) between the cladding layer and the electrode is adopted in Patent Document 2. The current diffusion layer is formed by a metal organic vapor phase epitaxy (MOVPE method) or a liquid phase epitaxy method (Liquid Phase Epitaxy: LPE method).
[0006]
Further, instead of, or together with, the current diffusion layer made of a compound semiconductor, a high-conductivity oxide transparent electrode layer (for example, an ITO (Indium Tin Oxide) transparent electrode layer) is formed so as to cover the surface of the light emitting layer. Is disclosed, for example, in Patent Document 1 or Patent Document 2.
[0007]
[Problems to be solved by the invention]
By the way, in the light emitting element as described above, a metal bonding pad is arranged on the outermost surface of the element, and electricity is supplied to the light emitting layer via an electrode wire bonded to the bonding pad. In the structure of the light emitting device using the oxide transparent electrode layer disclosed in Patent Document 1, the oxide transparent electrode layer is formed so as to be in contact with the light emitting layer portion via an extremely thin electrode bonding layer. Since the oxide transparent electrode layer has a conductivity as high as that of a metal, a sufficient current diffusion effect can be obtained even if the thickness is small. However, when the electrode wire is to be bonded to the bonding pad, there is a disadvantage that the damage due to the bonding is likely to affect the light emitting layer portion, and defects are liable to occur.
[0008]
On the other hand, in a configuration using a current diffusion layer made of a compound semiconductor, it is necessary to set the thickness of the current diffusion layer to some extent large in order to sufficiently spread the current in the in-plane direction. By increasing the thickness of the current diffusion layer, the effect of damage at the time of joining the wires can be absorbed to some extent, so that the problem of occurrence of defects is less likely to occur. However, in such a current diffusion layer, it is necessary to increase the dopant concentration in order to increase the conductivity, and this may easily cause the following problem.
[0009]
The light emission luminance of the light emitting element gradually decreases as the energization is continued. For example, when the light emission luminance measured immediately after the current supply to the element is started by a constant current is set as the initial luminance, and the light emission luminance that decreases as the integrated current supply time elapses is tracked, the light emission luminance reaches a predetermined limit luminance. When the time or the evaluation energization time is fixed to a constant value (for example, 1000 hours), the ratio of the luminance after the elapse of the evaluation energization time to the initial luminance (hereinafter referred to as element life) is used to evaluate the element life. Can be a certain measure of
[0010]
In the light-emitting element having the current diffusion layer, the dopant concentration in the cladding layer is maintained at an appropriate value in the initial stage of energization. Diffusion into the layer and the active layer is facilitated by electrical factors. When a lattice defect or the like is formed due to the excessive dopant concentration and the promotion of the diffusion of the dopant atoms, an electric quasi-electric recombination center serving as a non-radiative recombination center is formed in the active layer or at the interface between the p-type cladding layer and the active layer. An order is formed. As a result, when the dopant concentration in the current diffusion layer is excessively high, the probability of radiative recombination decreases and the intensity decreases. That is, the light emission luminance tends to deteriorate with time, which leads to a reduction in the element life.
[0011]
In addition, when trying to grow by the MOVPE method or the LPE method, the growth temperature is high, so that there is a problem that the dopant easily diffuses to the clad layer side where the dopant concentration is originally desired to be kept low. Further, it takes a long time to grow a thick current diffusion layer, and a large amount of raw materials are required. Therefore, it is difficult to reduce the manufacturing efficiency and increase the cost.
[0012]
Further, when the oxide transparent electrode layer and the current diffusion layer disclosed in Patent Document 1 or Patent Document 2 are used in combination, if the oxide transparent electrode layer is formed particularly as an ITO electrode layer, the current diffusion layer is not used. Depending on the type of the compound semiconductor to be formed, the adhesion between the formed ITO electrode layer and the current diffusion layer may be extremely reduced. In such a state, when the photolithography process such as electrode formation is performed on the element wafer on which the ITO electrode layer has been formed, or when the wafer is diced into the element chips, the ITO electrode layer is not peeled off. There is a problem that this is likely to occur and directly leads to a reduction in product yield.
[0013]
A first object of the present invention is to provide a light-emitting element which has an oxide transparent electrode layer as an electrode for driving light emission, and is less likely to be affected by damage when bonding an electrode wire to a bonding pad to a light-emitting layer portion. Manufacturing method. A second problem is to provide a light-emitting element which can greatly improve the adhesion when an ITO electrode layer is formed as an oxide transparent electrode layer, and which is less likely to cause problems such as peeling of the ITO electrode layer. It is in.
[0014]
[Means for Solving the Problems and Functions / Effects]
In order to solve the above problems, the first of the light emitting device of the present invention,
A first conductive type clad layer, an active layer, and a second conductive type clad layer have a light emitting layer portion made of a compound semiconductor having a double hetero structure laminated in this order, and a main surface of the second conductive type clad layer. In a light-emitting element in which a light-emitting drive voltage is applied to the light-emitting layer portion via an oxide transparent electrode layer covering
A metal bonding pad is disposed on the oxide transparent electrode layer, and a current-carrying electrode wire is bonded to the bonding pad,
An electrode bonding layer made of a compound semiconductor for reducing the bonding resistance of the transparent oxide electrode layer is arranged so as to be in contact with the transparent oxide electrode layer,
Further, a compound semiconductor layer including a second conductivity type clad layer located between the active layer and the electrode bonding layer is used as a bonding-side semiconductor layer, and the bonding-side compound semiconductor layer has a dopant concentration of 4 × 10 416/ Cm3More than 1 × 1018/ Cm3And a thickness of 0.6 μm or more and less than 10 μm.
[0015]
Further, the method for manufacturing a light emitting device of the present invention includes a light emitting layer portion made of a compound semiconductor having a double hetero structure in which a first conductivity type clad layer, an active layer and a second conductivity type clad layer are laminated in this order. In the method for manufacturing a light-emitting element having a light-emitting drive voltage applied to the light-emitting layer portion via an oxide transparent electrode layer covering the main surface of the second conductivity type clad layer,
A bonding-side semiconductor layer, which is a compound semiconductor layer including a second-conductivity-type cladding layer, is formed on the active layer of the light-emitting layer portion by a dopant concentration of 4 × 10 416/ Cm3More than 1 × 1018/ Cm3Less than and a thickness of 0.6 μm or more and less than 10 μm;
A step of forming an electrode bonding layer made of a compound semiconductor on the bonding-side semiconductor layer to reduce the bonding resistance of the oxide transparent electrode layer;
A step of forming an oxide transparent electrode layer in contact with the electrode bonding layer, and covering the main surface of the second conductivity type cladding layer,
Forming a metal bonding pad on the oxide transparent electrode layer,
Bonding a current-carrying electrode wire to the bonding pad;
Are performed in this order.
[0016]
According to the present invention, the bonding-side semiconductor layer, which is a compound semiconductor layer including the second-conductivity-type cladding layer, is formed on the active layer of the light-emitting layer portion with a dopant concentration of 4 × 10 416/ Cm3More than 1 × 1018/ Cm3And a thickness of 0.6 μm or more and less than 10 μm, an oxide transparent electrode layer is formed on the bonding-side semiconductor layer, and an electrode wire is formed on a bonding pad on the oxide transparent electrode layer. Was joined. When an oxide transparent electrode layer of ITO or the like is directly joined to the bonding-side semiconductor layer, a good ohmic junction is not necessarily formed, and the luminous efficiency may decrease due to an increase in series resistance based on contact resistance. Therefore, an electrode bonding layer for reducing the bonding resistance of the transparent oxide electrode layer is arranged between the bonding-side semiconductor layer and the transparent oxide electrode layer so as to be in contact with the transparent oxide electrode layer. Further, since the bonding-side semiconductor layer is formed as described above, even if a damaged region is generated at the time of bonding, the influence of the damaged region remains in the surface layer portion of the bonding-side semiconductor layer, and the influence is less likely to reach the active layer. Thus, the first object of the present invention is solved.
[0017]
For example, when wires are joined by ultrasonic welding or thermosonic bonding that adds more heat thereto, impact stress due to ultrasonic waves or heating (and pressurization) concentrates on the compound semiconductor layer immediately below the bonding pad. Then, crystal defects such as dislocations are introduced as damage. When the damaged region reaches the active layer portion, the following problems are specifically caused.
(1) Direct decrease in light emission luminance. The cause is considered to be an increase in the non-light-emitting transition process due to crystal defects.
(2) Reduction in element life. When energization is continued to the light emitting layer in which dislocations are formed, current concentrates on the dislocations, so that the dislocations are likely to multiply, and the emission luminance deteriorates with time.
However, by adopting the present invention, the above-mentioned problems can be effectively avoided.
[0018]
On the other hand, in the light emitting device of the present invention, the dopant concentration of the bonding-side semiconductor layer including the second conductivity type cladding layer is set relatively low as described above. As a result, the concentration of dopant atoms in the second conductivity type cladding layer is less likely to increase due to the promotion of electric diffusion, and the effect of the damaged region on the active layer is reduced, which leads to a reduction in device life. Significant improvement can be achieved.
[0019]
The bonding-side semiconductor layer including the second-conductivity-type cladding layer has a relatively low dopant concentration, so the conductivity in the in-plane direction is small, but the oxide transparent electrode layer having a small sheet resistance is formed thereon. In addition, the current diffusion effect in the in-plane direction can be sufficiently achieved. Therefore, as long as the bonding-side semiconductor layer has sufficient conductivity in the layer thickness direction, it is possible to uniformly apply current to the light emitting layer portion, and to increase luminous efficiency.
[0020]
If the thickness of the bonding-side semiconductor layer is less than 0.6 μm, the influence of damage due to bonding is likely to reach the active layer, leading to a reduction in light emission intensity and device life. On the other hand, since the dopant concentration of the bonding-side semiconductor layer is kept relatively low, if the thickness is 10 μm or more, the series resistance of the device may be excessively increased.
[0021]
The dopant concentration of the bonding side semiconductor layer is 4 × 1016/ Cm3If it is less than 1, the series resistance of the element increases, and the forward voltage of the element increases. Also, 1 × 1018/ Cm3Above, the radiative recombination of carriers in the active layer becomes difficult to progress, and the luminous efficiency is reduced.
[0022]
In light-emitting elements, considering that light-emitting recombination is likely to occur near the interface of the active layer with the p-type cladding layer, it is desirable that the bonding-side semiconductor layer located on the light extraction surface side be configured as a p-type layer. . In this case, when a group III-V compound semiconductor is used, Zn or Mg can be used as a p-type dopant serving as a majority carrier source. The light emitting layer portion made of a group III-V compound semiconductor includes (AlxGa1-x)yIn1-yP (however, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1; hereinafter also referred to as “AlGaInP”) or InxGayAl1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1; hereinafter also referred to as “InGaAlN”), the first conductivity type clad layer, the active layer and the second conductivity type clad layer are arranged in this order. One having a stacked double hetero structure can be exemplified.
[0023]
The bonding-side semiconductor layer is disposed in contact with the second conductive type clad layer and the oxide transparent electrode layer side of the second conductive type clad layer, and is formed of a compound semiconductor having a lower dopant concentration than the second conductive type clad layer. Cushion layer. By arranging such a cushion layer, even if a damaged area is generated at the time of bonding, most of the area remains inside the cushion layer, and the active layer as well as the second conductivity type clad layer is less likely to be affected, Deterioration of emission intensity and element life can be more effectively suppressed.
[0024]
Further, since the cushion layer has a lower dopant concentration than the second conductivity type cladding layer in contact with the cushion layer, the inflow of dopant atoms from the cushion layer into the second conductivity type cladding layer is suppressed, and the life of the device is reduced. Significant improvement can be achieved. In addition, a problem that the dopant is reversely diffused into the second conductivity type cladding layer during growth is less likely to occur.
[0025]
It is desirable that the cushion layer be made of a material that does not absorb light from the light emitting layer as much as possible in order to improve light extraction efficiency. To this end, it is effective to use a compound semiconductor having a band gap larger than that of the active layer in the light emitting layer as the compound semiconductor forming the cushion layer. When the light emitting layer portion is made of AlGaInP, specific materials of the cushion layer include AlGaAs, GaP, GaAsP, and AlGaAsP. Further, when the cushion layer is formed thin, it works advantageously from the viewpoint of suppressing light absorption. Specifically, the thickness of the cushion layer is desirably adjusted to 0.1 μm or more and 5 μm or less. If the thickness of the cushion layer is less than 0.1 μm, the total thickness of the bonding-side semiconductor layer tends to be insufficient, and the effect of bonding the electrode wires tends to reach the light emitting layer portion. On the other hand, if the thickness of the cushion layer exceeds 5 μm, the resistivity in the layer thickness direction increases because the dopant concentration is kept low, leading to a decrease in luminous efficiency due to an increase in the series resistance of the device. In addition, it takes a long time to grow a thick cushion layer, and a large amount of raw materials are required, which tends to cause a decrease in manufacturing efficiency and an increase in cost. More preferably, the thickness of the cushion layer is 0.5 μm or more and 3 μm or less.
[0026]
On the other hand, the bonding-side semiconductor layer may be configured as a second-conductivity-type cladding layer having a thickness of 0.6 μm or more and less than 10 μm. That is, by making the second conductivity type cladding layer have a necessary and sufficient thickness, it is possible to prevent the damaged region from reaching the active layer. In addition, since it is only necessary to increase the growth thickness of the clad layer of the same material, the manufacture is easy. In this case, the first conductivity type clad layer does not need to consider the influence of damage due to wire bonding, and therefore, it is desirable to form the first conductivity type clad layer thinner than the second conductivity type clad layer from the viewpoint of reducing manufacturing costs.
[0027]
The oxide transparent electrode layer can be composed of, for example, ITO. ITO is an indium oxide film doped with tin oxide. By setting the content of tin oxide to 1 to 9% by mass, the resistivity of the electrode layer becomes 5 × 10-4It can be a sufficiently low value of Ω · cm or less. In addition, other than the ITO electrode layer, the ZnO electrode layer has high conductivity and can be used in the present invention. Further, tin oxide (so-called Nesa) doped with antimony oxide, Cd2SnO4, Zn2SnO4, ZnSnO3, MgIn2O4, CdSb doped with yttrium oxide (Y)2O6, Tin oxide doped GaInO3And the like can also be used as a material for the transparent oxide electrode layer. These transparent oxide electrodes have good transparency to visible light (that is, they are transparent), and when used as an electrode for applying a voltage to the light emitting layer portion, there is an advantage that light extraction is not hindered. In addition, when a voltage for driving the device is applied through a bonding pad formed on the oxide transparent electrode layer, the device also plays a role of spreading the current in the plane to make the light emission uniform and increase the efficiency. These transparent oxide electrodes are formed by a known vapor deposition method, for example, a chemical vapor deposition method (CVD), a physical vapor deposition method such as sputtering or vacuum deposition (PVD), or a molecular beam epitaxial growth method. (Molecular beam epitaxy: MBE). For example, the ITO layer and the ZnO electrode layer can be manufactured by high frequency sputtering or vacuum deposition, and the Nesa film can be manufactured by the CVD method. Further, instead of these vapor phase growth methods, another method such as a sol-gel method may be used.
[0028]
Specifically, as the electrode bonding layer, a layer made of a compound semiconductor containing no Al and having a relatively small band gap energy (for example, less than 1.42 eV) can be suitably used. By using such an electrode bonding layer, a good ohmic contact can be obtained, and an increase in resistance due to oxidation of the Al component hardly occurs.
[0029]
When the band gap energy is set smaller than the energy corresponding to the emission wavelength, the electrode bonding layer has an action of absorbing light from the emission layer portion. It is desirable to set, for example, about 3 to 30 nm. If the thickness exceeds 30 nm, the influence of light absorption becomes large. If the thickness is less than 3 nm, it becomes difficult to maintain the crystal structure of the compound semiconductor constituting the electrode bonding layer as a bulk, and the effect of reducing the junction resistance cannot be sufficiently obtained.
[0030]
When the oxide transparent electrode layer is an ITO electrode layer, for example, an InGaAs layer or a GaAs layer can be used as the electrode bonding layer. The electrode bonding layer has In (at least) at a bonding interface with the ITO electrode layer.xGa1-xAs (0 <x ≦ 1), the effect of reducing contact resistance can be particularly enhanced. (AlxGa1-x)yIn1-yWhen the light emitting layer is formed by P (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1), the GaAs layer is formed so as to be in contact with the ITO electrode layer, and then heat treatment is performed to remove the GaAs from the GaAs layer. By diffusing In into the layer, an electrode bonding layer made of GaAs containing In can be formed. In this case, the In concentration distribution in the thickness direction of the electrode bonding layer continuously decreases as the distance from the ITO electrode layer increases in the thickness direction. In addition, the electrode bonding layer always has In at the bonding interface with the ITO electrode layer.xGa1-xAs.
[0031]
For the electrode bonding layer, a method of directly growing InGaAs by epitaxial growth may be adopted. However, adopting the above method has the following advantages. That is, when the contacting portion of the bonding-side semiconductor layer is made of AlGaAs, GaP, or AlGaInP, the GaAs layer is extremely easy to lattice match with these compound semiconductors, compared to the case where InGaAs is directly epitaxially grown. As a result, a uniform and highly continuous film can be formed.
[0032]
Then, after forming an ITO electrode layer on the GaAs layer, heat treatment is performed to diffuse In from the ITO electrode layer into the GaAs layer to form an electrode bonding layer. The electrode bonding layer made of GaAs containing In obtained by such a heat treatment does not have an excessive In content, and effectively prevents quality deterioration such as a decrease in light emission intensity due to lattice mismatch with the bonding side semiconductor layer. Can be prevented.
[0033]
The In concentration distribution in the thickness direction of the electrode bonding layer is set to decrease continuously as the distance from the ITO electrode layer increases in the thickness direction as shown by (1) in FIG. It is desirable to incline the In concentration distribution so that the In concentration decreases on the side of the portion. Such a structure is formed by diffusing In from the ITO side to the electrode bonding layer side by heat treatment. In the case where the light emitting layer portion is formed of AlGaInP, if the In concentration distribution of the electrode bonding layer is smaller on the light emitting layer portion side, the lattice constant difference between the light emitting layer portion and the light emitting layer portion becomes closer, and Can be further improved in lattice matching. If the heat treatment temperature is excessively high or the heat treatment time is prolonged, In diffusion from the ITO electrode layer excessively progresses, and as shown in (3) in FIG. Shows a substantially constant high value in the thickness direction, and the above effect cannot be obtained. (If the heat treatment temperature is excessively low or the heat treatment time is excessively short, the triangle in FIG. As shown in 2 ▼, the In concentration in the electrode bonding layer becomes insufficient).
[0034]
In this case, in FIG. 9, the In concentration at the boundary position of the electrode bonding layer with the ITO electrode layer is set to C.AAnd the In concentration near the boundary on the opposite side is CBAnd CB/ CAIs desirably adjusted so as to be 0.8 or less, and it is desirable to perform the above-described heat treatment so as to obtain the In concentration distribution of this form. CB/ CAExceeds 0.8, the effect of improving the lattice matching with the light emitting layer due to the gradient of the In concentration distribution cannot be sufficiently obtained. Note that the composition distribution (In or Ga concentration distribution) in the thickness direction of the electrode bonding layer is determined by secondary ion mass spectroscopy (SIMS), Auger electron spectroscopy while gradually etching the layer in the thickness direction. It can be measured by well-known surface analysis methods such as analysis (Auger Electron Spectroscopy) and X-ray Photoelectron Spectroscopy (XPS).
[0035]
It is desirable that the In concentration in the vicinity of the boundary between the electrode bonding layer and the ITO electrode layer be 0.1 to 0.6 in atomic ratio of In to the total concentration of In and Ga. It is desirable to carry out such an In concentration. When the In concentration according to the above definition is less than 0.1, the effect of reducing the contact resistance of the electrode bonding layer becomes insufficient, and when it exceeds 0.6, the light emission intensity decreases due to lattice mismatch between the electrode bonding layer and the light emitting layer. The quality of the product deteriorates significantly. The above-mentioned desirable value (0.1 or more and 0.6 or less) is secured, for example, by the atomic ratio of In to the total concentration of In and Ga in the vicinity of the boundary between the electrode bonding layer and the ITO electrode layer. If possible, the In concentration C in the vicinity of the boundary of the electrode bonding layer opposite to the side facing the ITO electrode layer.BIs zero, that is, as shown in FIG. 10, an InGaAs layer may be formed on the ITO electrode layer side of the electrode bonding layer, and a portion on the opposite side may be a GaAs layer.
[0036]
ITO is an indium oxide film doped with tin oxide as described above. An ITO electrode layer is formed on a GaAs layer, and is further subjected to a heat treatment in an appropriate temperature range. The bonding layer can be easily formed. Further, by this heat treatment, the electrical resistivity of the ITO electrode layer can be further reduced. This heat treatment is desirably performed at a temperature as low as possible and in a short time so that the In concentration in the electrode bonding layer does not become excessive.
[0037]
It is preferable that the heat treatment for the In diffusion be performed at 600 ° C. or more and 750 ° C. or less. If the heat treatment temperature exceeds 750 ° C., the diffusion rate of In into the GaAs layer becomes too high, and the In concentration in the electrode bonding layer tends to be excessive. Further, the In concentration is saturated, and it becomes difficult to obtain an In concentration distribution inclined in the thickness direction of the electrode bonding layer. In any case, the lattice matching between the electrode bonding layer and the bonding-side semiconductor layer is deteriorated. If the diffusion of In into the GaAs layer excessively proceeds, In of the ITO electrode layer is depleted in the vicinity of the contact portion with the electrode bonding layer, and it is difficult to avoid an increase in the electric resistance of the electrode. Further, when the heat treatment temperature is too high, exceeding 750 ° C., oxygen in ITO diffuses into the GaAs layer to promote oxidation, and the series resistance of the device tends to increase. In any case, the light emitting element cannot be driven at an appropriate voltage. Further, when the heat treatment temperature is extremely high, the conductivity of the ITO electrode layer may be rather deteriorated. On the other hand, if the heat treatment temperature is lower than 600 ° C., the diffusion rate of In into the GaAs layer becomes too low, and it takes a very long time to obtain an electrode bonding layer with sufficiently reduced contact resistance. The production efficiency is greatly reduced.
[0038]
The heat treatment time is desirably set to a short time of 5 seconds or more and 120 seconds or less. When the heat treatment time is longer than 120 seconds, particularly when the heat treatment temperature is close to the upper limit, the amount of In diffusion into the GaAs layer tends to be excessive (however, when the heat treatment temperature is kept low, a longer heat treatment time is required). Time (for example, up to about 300 seconds) can be employed). On the other hand, if the heat treatment time is less than 5 seconds, the diffusion amount of In into the GaAs layer becomes insufficient, and it becomes difficult to obtain an electrode bonding layer with sufficiently reduced contact resistance.
[0039]
The contact resistance between the electrode bonding layer and the bonding-side semiconductor layer (the portion in contact with the electrode bonding layer: either the cushion layer or the second conductive type cladding layer) is low even when the light-emitting element is kept energized for a long time. It is important that the contact resistance is maintained stably, that is, the contact resistance does not easily increase with time. As one method for reducing the contact resistance, it is effective to add a dopant of the same conductivity type as that of the bonding-side semiconductor layer to the electrode bonding layer. In this case, the higher the amount of dopant added to the electrode bonding layer, the lower the contact resistance can be. When dopant diffusion from the electrode bonding layer to the bonding-side semiconductor layer is relatively likely to occur, if the amount of the dopant added to the electrode bonding layer is excessively higher than that of the bonding-side semiconductor layer, the light emission current may be reduced. In some cases, the diffusion of dopant from the electrode bonding layer to the bonding-side semiconductor layer may be easily promoted electrically, and the amount of dopant in the electrode bonding layer may be gradually depleted. Then, the contact resistance of the electrode bonding layer increases with time as the light emission energization is continued, which leads to a reduction in element life.
[0040]
In order to suppress such a defect, the dopant concentration in the electrode bonding layer is set higher than that of the bonding side semiconductor layer, and the band gap energy of the semiconductor constituting the electrode bonding layer is lower than that of the bonding side semiconductor layer in contact with the semiconductor. It is desirable to use one having a small value. By setting the band gap energy of the electrode bonding layer side smaller than that of the bonding side semiconductor layer, even if the dopant concentration in the electrode bonding layer is increased to some extent, diffusion of the dopant atoms into the bonding side semiconductor layer is less likely to occur, An increase in the contact resistance of the electrode bonding layer over time can be effectively suppressed.
[0041]
For example, in the case where the oxide transparent electrode layer is an ITO electrode layer, the electrode bonding layer has In at least at a bonding interface with the ITO electrode layer.xGa1-xIt is desirable to use one that satisfies As (0 <x ≦ 1). In this case, the electrode bonding layer is In on the bonding side with the bonding-side semiconductor layer.xGa1-xAs (0 ≦ x ≦ 1), and the bonding-side semiconductor layer is a semiconductor having a bandgap energy larger than this, for example, AlyGa1-yAs (0 <y ≦ 1). In addition, the bonding-side semiconductor layer may be formed of a GaInP layer, an AlGaInP layer, a GaP layer, a GaAsP layer, or an AlGaAsP layer whose mixed crystal ratio is adjusted so that the band gap energy becomes higher than that of the electrode bonding layer. is there.
[0042]
Further, a method of suppressing diffusion into the bonding-side semiconductor layer by lowering the dopant concentration itself of the electrode bonding layer is also possible. In this case, it is desirable that the dopant concentration of the electrode bonding layer is equal to or lower than that of the bonding-side semiconductor layer. Also, the electrode bonding layer needs to have a sufficiently low contact resistance with the oxide transparent electrode layer even with low doping, and a low contact resistance with the bonding side semiconductor layer as well. Specifically, it is desirable to use one that does not form an extremely high heterojunction barrier with the bonding-side semiconductor layer. For example, when the electrode bonding layer is made of GaAs in which In is diffused from the side of the ITO layer, the semiconductor layer on the bonding side is made of In whose InAs mixed crystal ratio y is relatively small.yGa1-yAs (for example, 0 ≦ y ≦ 0.2) combinations can be exemplified.
[0043]
Next, the portion of the bonding-side semiconductor layer including the boundary with the electrode bonding layer has a smaller bandgap energy than the bonding-side semiconductor layer portion in contact with the portion from the side opposite to the electrode bonding layer, and is smaller than the electrode bonding layer. An intermediate layer having a large band gap energy can also be used. In the case where the band edge discontinuity between the bonding-side semiconductor layer and the electrode bonding layer is large, as shown in FIG. 11, the bending of the band due to the bonding increases the height ΔE of the formed hetero-barrier and increases the contact resistance. Leads to an increase. Therefore, as shown in FIG. 12, when the above-described intermediate layer is inserted, the band edge discontinuity of the electrode bonding layer and the intermediate layer, and the intermediate layer and the bonding-side semiconductor layer portion in contact with the intermediate layer become smaller. Therefore, the heights ΔE of the barriers formed are also reduced. As a result, the series resistance is reduced, and a sufficiently high emission intensity can be achieved at a low driving voltage. In this specification, the electrode bonding layer does not belong to the bonding side semiconductor layer, and the intermediate layer belongs to the bonding side semiconductor layer.
[0044]
When the bonding-side semiconductor layer is a second-conductivity-type cladding layer made of AlGaInP up to a region in contact with the intermediate layer, specifically, as an intermediate layer having an intermediate band gap energy with the electrode bonding layer, A layer including at least one of an AlGaAs layer, a GaInP layer, and an AlGaInP layer (composition adjusted so that the band gap energy is smaller than that of the cladding layer) can be suitably used. For example, the layer is formed as including an AlGaAs layer. can do. On the other hand, when a cushion layer having the same composition as that of the intermediate layer is provided, by leaving the role of the intermediate layer to this cushion layer, the intermediate layer is not particularly provided, and the electrode bonding layer is arranged so as to be in contact with the cushion layer. The configuration can be sufficiently adopted.
[0045]
When the electrode bonding layer is formed so as to cover the entire bonding surface of the oxide transparent electrode layer to the element side, the contact resistance of the oxide transparent electrode layer is improved even in a region directly below the bonding pad for wire bonding. In addition, the drive current, and thus the light emission, tends to concentrate on the area, and much of the generated light is shielded by the bonding pad, which may lower the light extraction efficiency. Therefore, it is desirable that the electrode bonding layer has a smaller formation area ratio in the first region formed immediately below the bonding pad than in the surrounding second region. Note that the formation area ratio of the electrode bonding layer in each region refers to a ratio obtained by dividing the total area of the electrode bonding layer in the region by the total area of the region. With this configuration, the contact resistance of the transparent oxide electrode layer in the first region increases. As a result, the component of the drive current of the light emitting element that flows to the second region bypassing the first region is increased, and the light extraction efficiency can be significantly increased. It is desirable that the light emission drive current does not flow as much as possible in the first region where the light extraction amount is small, from the viewpoint of improving the light extraction efficiency. Therefore, it is desirable that the electrode bonding layer is not formed as much as possible in the first region.
[0046]
In a conventional light emitting device in which the current spreading layer is formed thick to enhance the current spreading effect, a block layer having the opposite conductivity type is embedded in the current spreading layer in order to divert current outside the region immediately below the bonding pad. However, there is a disadvantage that the element structure becomes complicated and the number of manufacturing steps increases. However, according to the above configuration, by suppressing the formation of the electrode bonding layer in the first region immediately below the bonding pad, it is possible to easily achieve a current bypass effect to a region outside the electrode bonding layer, that is, the second region. Further, since the cushion layer having a low sheet resistance is formed under the oxide transparent electrode layer, the current flowing in a detouring manner to the second region is directed to the first region side in the cushion layer. The problem of backflow is unlikely to occur.
[0047]
Next, in the first light emitting device of the present invention, when the oxide transparent electrode layer is an ITO electrode layer, the following configuration is possible. That is, the bonding-side semiconductor layer has a first layer including at least a boundary with the electrode bonding layer, and a second layer located between the first layer and the active layer. A region of the second layer including at least the boundary with the first layer is a phosphorus-containing compound semiconductor layer containing phosphorus, and the first layer has a band gap energy larger than that of the electrode bonding layer and contains phosphorus. The phosphorus block layer has a lower ratio than the phosphorus-containing compound semiconductor layer.
[0048]
Further, the second of the light emitting device of the present invention,
A first conductive type clad layer, an active layer, and a second conductive type clad layer have a light emitting layer portion made of a compound semiconductor having a double hetero structure laminated in this order, and a main surface of the second conductive type clad layer. A light-emitting element configured to apply a light-emitting drive voltage to a light-emitting layer portion through an ITO light electrode layer covering
A metal bonding pad is disposed on the ITO electrode layer, and a current-carrying electrode wire is bonded to the bonding pad.
An electrode bonding layer made of a compound semiconductor for reducing the bonding resistance of the ITO electrode layer is arranged so as to be in contact with the oxide transparent electrode layer,
Further, a compound semiconductor layer including a second conductivity type clad layer located between the active layer and the electrode bonding layer is used as a bonding-side semiconductor layer, and the bonding-side compound semiconductor layer has a thickness of 0.6 μm or more and less than 10 μm. And, at least a first layer including a boundary with the electrode bonding layer, comprising a second layer located between the first layer and the active layer, at least a first layer of the second layer The region including the boundary is a phosphorus-containing compound semiconductor layer containing phosphorus, while the first layer has a larger band gap energy than the electrode bonding layer and a phosphorus content lower than that of the phosphorus-containing compound semiconductor layer. It is characterized in that it is a block layer.
[0049]
According to the studies made by the present inventors, when the oxide transparent electrode layer is formed as an ITO electrode layer, the oxide transparent electrode layer is in contact with the electrode bonding layer among the bonding-side semiconductor layers located below the ITO electrode layer. When a part of the compound semiconductor is a compound semiconductor containing phosphorus, particularly a III-V compound semiconductor containing phosphorus as a main component of a group III element, the adhesion between the formed ITO electrode layer and the bonding-side semiconductor layer is reduced. It turned out to be easy.
[0050]
As described above, since the band gap energy is set to be smaller than the energy corresponding to the emission wavelength, the electrode bonding layer is formed to have a small thickness of about 3 to 30 nm in order to avoid light absorption from the emission layer. In this case, if the portion of the bonding-side semiconductor layer that is in contact with the electrode bonding layer is made of a compound semiconductor containing phosphorus such as GaP, the thermal history during the formation of the ITO electrode layer and the ITO electrode The compound semiconductor containing phosphorus is affected by a heat treatment after the layer formation (for example, a diffusion heat treatment when forming an electrode bonding layer made of GaAs containing In by indium diffusion from the ITO layer to the GaAs layer). Therefore, it is conceivable that the P component passes through the thin electrode bonding layer and diffuses toward the ITO layer side, which may cause a decrease in the adhesion of the ITO electrode layer.
[0051]
Therefore, in the above configuration, the bonding-side semiconductor layer includes a first layer including a boundary with the electrode bonding layer, and a second layer located between the first layer and the active layer. When the region of the second layer including at least the boundary with the first layer is configured as a phosphorus-containing compound semiconductor layer containing phosphorus, the first layer in contact therewith has a larger band gap energy than the electrode bonding layer, In addition, the phosphorus block layer has a phosphorus content lower than that of the phosphorus-containing compound semiconductor layer. Since the phosphorus block layer has a larger band gap energy than the electrode bonding layer, the phosphor block absorbs light emitted from the light emitting layer portion less than the electrode bonding layer. Since the phosphorus content is set lower than that of the phosphorus-containing compound semiconductor layer located on the side opposite to the electrode bonding layer, phosphorus diffusion toward the ITO electrode layer hardly occurs. Therefore, by interposing such a phosphorus block layer, the phosphorus component from the phosphorus-containing compound semiconductor layer can reach the ITO electrode layer unless it passes through both the phosphorus block layer and the electrode bonding layer. become unable. As a result, the diffusion of phosphorus into the ITO electrode layer is significantly suppressed, the adhesion strength of the ITO electrode layer can be improved, and the second object of the present invention is solved. In addition, since the total thickness of the bonding-side semiconductor layer is set to be 0.6 μm or more and less than 10 μm, even if a damaged area is formed when the electrode wire is bonded to the bonding pad, the influence of the damaged area does not affect the active layer. Difficult to spread.
[0052]
It is more desirable that the phosphorus block layer be made of a compound semiconductor containing no phosphorus in order to enhance the effect of suppressing the diffusion of phosphorus into the ITO electrode layer. Further, it is desirable that the phosphorus block layer be made of AlGaAs, from the viewpoint of suppressing the diffusion of phosphorus toward the ITO electrode layer and suppressing the absorption of the luminous flux from the light emitting layer. AlGaAs is a mixed crystal of AlAs and GaAs, and if the AlAs mixed crystal ratio is b, AlGaAsbGa1-bThe mixed crystal ratio b is appropriately adjusted so that the band gap energy is higher than that of the active layer (the value of b differs depending on the material of the active layer). In this case, it is desirable that the band gap energy of the phosphorus block layer made of AlGaAs be larger than that of the active layer by at least 0.1 eV or more so as not to cause light absorption. On the other hand, the AlAs mixed crystal ratio b of the phosphorus block layer made of AlGaAs is desirably adjusted within a range of 0.85 or less in consideration of ensuring moisture resistance.
[0053]
In order to make the effect of suppressing phosphorus diffusion into the ITO layer remarkable, it is desirable to adjust the total thickness of the phosphorus block layer and the electrode bonding layer to 20 nm or more. If the total thickness is less than 20 nm, the effect of suppressing the diffusion of phosphorus becomes inconspicuous, which is not desirable.
[0054]
The phosphorus block layer can be formed in various forms depending on the configuration of the bonding-side semiconductor layer. For example, the bonding-side semiconductor layer is disposed in contact with the second conductive type clad layer and the oxide transparent electrode layer side of the second conductive type clad layer, and is formed of a compound semiconductor having a composition different from that of the second conductive type clad layer. The auxiliary compound semiconductor layer configured as a phosphorus-containing compound semiconductor layer, and a phosphorus block layer disposed between the auxiliary compound semiconductor layer and the electrode bonding layer can be configured. With the interposition of the auxiliary compound semiconductor layer, the influence of the damaged region generated at the time of bonding the electrode wire can be made less likely to reach the active layer. In addition, despite the fact that this auxiliary compound semiconductor layer is configured as a phosphorus-containing compound semiconductor layer, the diffusion of phosphorus into the ITO electrode layer is greatly suppressed by the interposition of the phosphorus block layer, and the adhesion strength of the ITO electrode layer is increased. be able to. In this case, when the auxiliary compound semiconductor layer is made of, for example, GaP having high transparency to visible light, light extraction efficiency can be increased.
[0055]
In this case, the portion of the bonding-side semiconductor layer including the boundary with the electrode bonding layer has a smaller band gap energy than the bonding-side semiconductor layer portion in contact with the portion from the side opposite to the electrode bonding layer, and has a lower band gap than the electrode bonding layer. An intermediate layer having a large gap energy can be obtained. As described with reference to FIGS. 11 and 12, by providing such an intermediate layer, the series resistance of the element can be reduced. If the intermediate layer is configured to also function as a phosphorus block layer, the effect of suppressing phosphorus diffusion from the bonding-side semiconductor layer portion, which is a phosphorus-containing compound semiconductor layer, to the ITO electrode layer is also achieved. Is done. In particular, when the light-emitting layer portion is configured to be similar to AlGaInP, among the materials of the intermediate layer already exemplified, AlGaAs is also suitable as the phosphorus block layer.
[0056]
In addition, the bonding-side semiconductor layer is disposed in contact with the second conductive type clad layer and the oxide transparent electrode layer side of the second conductive type clad layer, and is formed of a compound semiconductor having a composition different from that of the second conductive type clad layer. It can also be configured as an auxiliary compound semiconductor layer configured as a phosphorus block layer. In this case, an electrode bonding layer is arranged in contact with the auxiliary compound semiconductor layer. Also in this case, the influence of the damaged region generated at the time of bonding the electrode wire can be made less likely to affect the active layer by the interposition of the auxiliary compound semiconductor layer. In this configuration, by forming the auxiliary compound semiconductor layer itself as a phosphorus block layer, the effect of suppressing the diffusion of phosphorus into the ITO electrode layer is also achieved. Such an auxiliary compound semiconductor layer can be specifically made of AlGaAs.
[0057]
The auxiliary compound semiconductor layer described above can be a cushion layer made of a compound semiconductor having a lower dopant concentration than the second conductivity type cladding layer. Thereby, the inflow of the dopant atoms into the second conductivity type cladding layer is suppressed, and the effect of improving the element life can be achieved. Further, the auxiliary compound semiconductor layer may be a compound semiconductor layer having a higher dopant concentration than the second conductivity type clad layer, for example, a current diffusion layer (however, only the second configuration of the present invention). In this case, the effect of improving the element life cannot be expected, but the effect of suppressing phosphorus diffusion into the ITO electrode layer can be achieved without any problem.
[0058]
Further, as described above, the bonding-side semiconductor layer may be configured to have the second conductivity type clad layer having a thickness of 0.6 μm or more and less than 10 μm. When the second conductivity type clad layer is configured as a phosphorus-containing compound semiconductor layer, a phosphorus block layer can be arranged in contact with the second conductivity type clad layer. By configuring the second conductivity type cladding layer to be sufficiently thick as described above, it is possible to make the active layer less affected by the damaged region generated when the electrode wire is bonded. By interposing a phosphorus block layer between the second conductivity type cladding layer and the electrode bonding layer, the effect of suppressing the diffusion of phosphorus into the ITO electrode layer can be achieved at the same time.
[0059]
Also in this case, the series resistance of the element can be reduced if the phosphorus block layer is an intermediate layer having a smaller band gap energy than the second conductivity type cladding layer and a larger band gap energy than the electrode bonding layer. Specifically, a configuration in which the second conductivity type cladding layer is made of AlGaInP and the intermediate layer is made of AlGaAs can be exemplified.
[0060]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a conceptual diagram showing a light emitting device 100 according to one embodiment of the present invention. The light-emitting element 100 has a light-emitting layer portion 24 made of AlGaInP formed on one main surface of an n-type GaAs single crystal substrate (hereinafter, also simply referred to as “substrate”) 7 with an n-type GaAs buffer layer 2 interposed therebetween. A p-type cushion layer 20 and an ITO electrode layer 30 as an oxide transparent electrode layer are formed in this order so as to cover the light emitting layer portion 24. Further, a bonding pad 9 made of Au or the like is arranged at a substantially central portion of the ITO electrode layer 30, and an electrode wire 47 made of Au or the like is joined thereto. On the other hand, on the other main surface side of the substrate 7, a back electrode layer 15 made of a metal such as an Au-Ge-Ni alloy is formed on the entire surface.
[0061]
Each of the light emitting layer portions 24 includes (AlxGa1-x)yIn1-yIn addition to the P mixed crystal, the first conductive type clad layer 4, the second conductive type clad layer 6, and the active layer 5 located between the first conductive type clad layer 4 and the second conductive type clad layer 6 It has a double heterostructure. Specifically, non-doped (AlxGa1-x)yIn1-yThe active layer 5 made of a P (0 ≦ x ≦ 0.55, 0.45 ≦ y ≦ 0.55) mixed crystal is p-type (AlxGa1-x)yIn1-yP cladding layer 6 and n-type (AlxGa1-x)yIn1-yThe structure is sandwiched between the P cladding layers 4. In the light emitting device 100 of FIG. 1, the p-type AlGaInP cladding layer 6 (the p-type dopant is Zn: C from an organic metal molecule can also contribute as a p-type dopant) is disposed on the cushion layer 20 side, and the back electrode layer The n-type AlGaInP cladding layer 4 (the n-type dopant is Si) is disposed on the 15th side. It is obvious to those skilled in the art that the term "non-doped" as used herein means "do not actively add a dopant", and a dopant component unavoidably mixed in a normal manufacturing process. (For example, 10Thirteen-1016/ Cm3Is not excluded).
[0062]
The p-type AlGaInP cladding layer 6 has a p-type carrier concentration (majority carrier concentration) of 5 × 1016/ Cm3More than 1 × 1018/ Cm3Less than 1 × 1017/ Cm3More than 7 × 1017/ Cm3It is as follows. In the present embodiment, the cushion layer 20 is formed of an AlGaAs layer (for example, Al) to which Zn is added as a p-type dopant.xGa1-xIn As, x = about 0.7), and the p-type dopant concentration is 4 × 1016/ Cm3More than 9 × 1017/ Cm3Below, preferably 9 × 1016/ Cm36 × 10 or more17/ Cm3It is set smaller than the p-type AlGaInP cladding layer 6 within the following range. The thickness t2 of the cushion layer 20 is 0.1 μm or more and 5 μm or less, preferably 0.5 μm or more and 3 μm or less. The p-type AlGaInP cladding layer 6 and the cushion layer 20 constitute the bonding-side semiconductor layer 60, and the thickness t1 thereof (that is, the total thickness of the p-type AlGaInP cladding layer 6 and the cushion layer 20) is 0.6 μm or more and 10 μm. Is less than.
[0063]
Hereinafter, a method for manufacturing the light emitting device 100 of FIG. 1 will be described.
First, as shown in FIG. 1, an n-type GaAs buffer layer 2 is formed on a first main surface of a GaAs single crystal substrate 7, and then an n-type AlGaInP cladding layer 4, an AlGaInP active layer 5, and a p-type The AlGaInP cladding layer 6 (see FIG. 1) and the cushion layer 20 made of AlGaAs are epitaxially grown in this order to obtain the state shown in FIG. The epitaxial growth of each of these layers can be performed by a known metal organic vapor phase epitaxy (MOVPE) method. The following can be used as a source gas as a source of each component of Al, Ga, In, P and As;
-Al source gas; trimethyl aluminum (TMAl), triethyl aluminum (TEAl), etc .;
Ga source gas; trimethylgallium (TMGa), triethylgallium (TEGa), etc.
In source gas: trimethyl indium (TMIn), triethyl indium (TEIn), or the like.
P source gas: tert-butylphosphine (TBP), phosphine (PH3)Such.
As source gas; tert-butyl arsine (TBA), arsine (AsH)3)Such.
[0064]
The following can be used as the dopant gas;
(P-type dopant)
-Mg source: biscyclopentadienyl magnesium (Cp2Mg).
-Zn source: dimethyl zinc (DMZn), diethyl zinc (DEZn) and the like.
(N-type dopant)
-Si source: silicon hydride such as monosilane.
[0065]
The growth of each layer can be performed continuously in the same vapor phase growth apparatus by switching the source gas. Further, the dopant concentration of each layer can be adjusted to a desired value by the supply ratio of the dopant gas to the source gas.
[0066]
Next, as shown in FIG. 2B, an ITO electrode layer 30 made of ITO is formed by a known high-frequency sputtering method so as to cover the cushion layer 20. Further, as shown in FIG. 2C, a back electrode layer 15 is formed on the second main surface of the substrate 7 by a vacuum deposition method. Then, as shown in FIG. 2D, bonding pads 9 are arranged on the ITO electrode layer 30 in regions corresponding to the respective light emitting element chips, and baking for electrode fixing is performed at an appropriate temperature. The light emitting element wafer 50 is obtained. The light-emitting element wafer 50 is half-diced as shown in FIG. 3A to separate each light-emitting element chip area, and after removing the processing strain on the dicing surface by mesa etching as shown in FIG. And (c) are separated into light emitting element chips 51 by scribing. Then, as shown in (d), the back electrode layer 15 (see FIG. 3) is fixed to the terminal electrode 9a also serving as a support using a conductive paste such as an Ag paste, while the electrode wire 47 is connected to the bonding pad 9. Are bonded, and the resin mold 52 is formed as shown in (e), whereby the light emitting element 100 is obtained.
[0067]
When bonding the electrode wires 47 to the bonding pads 9 made of Au, for example, ultrasonic welding (or thermosonic bonding) is used. The impact stress of this ultrasonic welding reaches the bonding-side semiconductor layer 60 immediately below the bonding pad 9 via the ITO electrode layer 30, and forms a damaged region DM such as a crystal defect. For example, as shown in FIG. 5, when the light emitting layer portion 24 is formed immediately below the ITO electrode layer 30, the damaged region DM extends deep into the light emitting layer portion 24, for example, to the active layer 5, and the light emission luminance and This leads to poor characteristics such as a reduction in element life. However, in the light emitting device of the present invention, as shown in FIG. 4, since the cushion layer 20 is interposed, the damaged area DM stays in the cushion layer 20, and the influence hardly extends to the light emitting layer portion 24. Therefore, there is no need to worry that the emission luminance is impaired.
[0068]
The cushion layer 20 has a p-type dopant concentration of 4 × 1016/ Cm3More than 9 × 1017/ Cm3It is set smaller than the p-type AlGaInP cladding layer 6 within the following range. This makes it difficult for the diffusion of the p-type dopant from the cushion layer 20 to the p-type AlGaInP cladding layer 6 to be electrically promoted when the light emission energization is continued, thereby improving the element life. The p-type dopant concentration of the p-type AlGaInP cladding layer 6 is 5 × 1016/ Cm3More than 1 × 1018/ Cm3Less than 4 × 10 4 when viewed as a whole bonding-side semiconductor layer 60.16/ Cm3More than 1 × 1018/ Cm3Within the range of less than.
[0069]
As shown in FIG. 6, the cushion layer 20 has a slightly high sheet resistance due to a low dopant concentration, but the ITO electrode layer 30 having a very high conductivity is formed thereon. The current can be sufficiently widened within 30. By adjusting the p-type dopant concentration in the above-described range, the cushion layer 20 has sufficient conductivity in the layer thickness direction. As a result, it is possible to uniformly supply the light to the light emitting layer portion 24. The luminous efficiency can be increased.
[0070]
As shown in FIG. 1, an electrode bonding layer 31 is formed between the ITO electrode layer 30 and the cushion layer 20 so as to be in contact with the ITO electrode layer 30 to reduce contact resistance with the ITO electrode layer 30. . The electrode bonding layer 31 is a compound semiconductor layer in which at least a portion including the boundary with the ITO electrode layer 30 is made of InGaAs, and can be formed, for example, as follows. That is, a GaAs layer is formed on the cushion layer 20 of FIG. 1 and further covered with the ITO electrode layer 30 and placed in a furnace in that state, for example, in a nitrogen atmosphere or an inert gas atmosphere such as Ar. In the inside, a short-time heat treatment of 5 seconds to 120 seconds (eg, 30 seconds) is performed at a low temperature of 600 ° C. to 750 ° C. (eg, 700 ° C.). Thereby, In diffuses into the GaAs layer from the ITO electrode layer 20, and the electrode bonding layer 31 (FIG. 1) is obtained. Due to the heat treatment, the electrode bonding layer 31 was changed to the In concentration C near the boundary with the ITO electrode layer in FIG.ABecomes 0.1 or more and 0.6 or less in atomic ratio of In to the total concentration of In and Ga. In addition, the In concentration continuously decreases as the distance from the ITO electrode layer 20 in the thickness direction increases.AAnd the In concentration at the opposite boundary position is CBAnd CB/ CAIs adjusted to be 0.8 or less. The electrode bonding layer 31 has a high p-type dopant concentration (e.g., 1%) in order to reduce the contact resistance in consideration of the fact that the bonding-side semiconductor layer portion in contact with the electrode bonding layer 31, that is, the cushion layer 20 is made of AlGaAs. × 1019/ Cm3Degree) is set.
[0071]
Further, since the bonding pad 9 shields most of the light from the light emitting layer portion 24, the conduction current is not concentrated in a region directly below the bonding pad 9 in the light emitting layer portion 24, that is, the first region where the light extraction amount is small. Rather, it is desirable to distribute as much current as possible to the second region around the bonding pad 9 where the amount of light extraction is large, in order to increase the light extraction efficiency. Therefore, in the embodiment of FIG. 1, the electrode bonding layer 31 is not formed in the first region, which is a region directly below the bonding pad 9 and has a small light extraction amount, but is only formed in the second region around the bonding light having a large light extraction amount. It is selectively formed. Since the electrode bonding layer 31 is not formed in the region directly below the bonding pad 9, the contact resistance of the ITO electrode layer 30 is increased in this region, so that the current does not easily flow. As a result, as shown in FIG. 6, the current supplied to the light emitting layer portion 24 via the ITO electrode layer 30 bypasses the first region where the light extraction amount is small and has priority over the second region where the light extraction amount is large. And the light extraction efficiency can be increased.
[0072]
Note that, as shown in FIG. 7, the electrode bonding layer 31 formed in the second region can include both a formed region and a non-formed region. Further, by mixing the formation region and the non-formation region of the electrode bonding layer 31 in the second region where the amount of light extraction is large, the light generated in the light emitting layer portion 24 can pass through the path through the electrode bonding layer 31 and the non-forming region. In the region, it is extracted through two routes, a route bypassing the electrode bonding layer 31. Among them, in the latter, light absorption when transmitting through the electrode bonding layer 31 does not occur, so that light extraction efficiency can be improved.
[0073]
As shown in FIGS. 7A to 7C, the region where the electrode bonding layer 31 is formed is dispersed and formed at the bonding interface of the ITO electrode layer 30, so that the light emission in the light emitting layer portion 24 is made more uniform and the electrode is formed. Light can be more uniformly extracted from the non-formation region of the bonding layer 31. FIG. 7A shows an example in which the formation region of the electrode bonding layer 31 is formed in a scattered shape, and FIG. 7B shows an example in which the formation region and the non-formation region of the elongated strip-like electrode bonding layer 31 are alternately formed. . Further, (c) is an example in which, unlike the case of (a), a scattered non-formation region is dispersedly formed on the formation region of the electrode bonding layer 31 as a background. Here, the formation region of the electrode bonding layer 31 is formed in a lattice shape. In particular, in the case of a light-emitting element having a large area of 400 μm or more on one side in terms of a square, in order to enable uniform surface light emission, the entire area of the area other than the bonding pad 9 has a smaller area for forming the electrode bonding layer 31. It is desirable that the area ratio be 10% or more (including 100%). In addition, it is desirable that the coverage area ratio of the bonding pad 9 be 1% or more and 10% or less from the viewpoint of improving the light extraction efficiency.
[0074]
As shown in FIG. 8, the entirety of the bonding-side compound semiconductor layer 60 except for the intermediate layer 32 can be configured as a p-type AlGaInP cladding layer (second conductivity type cladding layer) 6. . In this case, the thickness t1 of the p-type AlGaInP cladding layer 6 is 0.6 μm or more and less than 10 μm, and the p-type dopant concentration is 4 × 1016/ Cm3More than 1 × 1018/ Cm3Adjust to less than.
[0075]
In this case, since the n-type AlGaInP clad layer 4 is hardly affected by damage due to the bonding of the electrode wires 47, the thickness t3 can be set smaller than the thickness t1 of the p-type AlGaInP clad layer 6. Also, in this embodiment, as in FIG. 1, an electrode bonding layer 31 in contact with the ITO electrode layer 30 is provided. In this case, when the electrode bonding layer 31 made of GaAs containing In is brought into direct contact with the p-type AlGaInP cladding layer 6, the hetero barrier formed between them becomes slightly higher, which may lead to an increase in contact resistance. . Therefore, between the electrode bonding layer 31 and the p-type AlGaInP cladding layer 6, an intermediate layer such as an AlGaAs layer, a GaInP layer, and an AlGaInP layer (composition adjusted so that the band gap energy becomes smaller than that of the cladding layer). More preferably, 32 is formed.
[0076]
Next, in the light emitting device of FIG. 1, the cushion layer 20 is made of AlGaAs, but it can be made of GaP (the range of the dopant concentration is the same as that of the cushion layer 20 made of AlGaAs). The same applies: the other layers are configured similarly to the light emitting device of FIG. 1). In this case, phosphorus is diffused from the cushion layer 20 made of GaP into the ITO electrode layer 30 through the electrode bonding layer 31 during the formation of the ITO electrode layer 30 and the heat treatment for forming the electrode bonding layer 31, and There is a possibility that the adhesion strength of the electrode layer 30 to the electrode bonding layer 31 is reduced. In this case, in particular, during the patterning process of the bonding pad 9 by photolithography shown in the step (d) of FIG. 2, the half dicing in the step (a) of FIG. 3, and the mesa etching in the step (b), the ITO electrode layer is formed. 30 becomes easy to peel off, and it is easy to cause a defect and a decrease in yield.
[0077]
Therefore, as shown in FIG. 13, if a phosphorus block layer 32 made of, for example, AlGaAs is interposed between the cushion layer 20 made of GaP and the electrode bonding layer 31, the gap between the cushion layer 20 and the ITO electrode layer 30 is removed. Phosphorus diffusion can be effectively suppressed, and absorption of luminous flux from the luminous layer portion made of AlGaInP hardly occurs. In this case, since the phosphorus block layer 32 is made of AlGaAs, it also functions as the above-described intermediate layer (see FIG. 12). Note that the total thickness of the phosphorus block layer 32 and the electrode bonding layer 31 is desirably 20 nm or more.
[0078]
As shown in FIG. 14, when the cushion layer 20 is made of AlGaAs (that is, the configuration of FIG. 1), the cushion layer 20 of AlGaAs itself functions as a phosphorus block layer, and the cushion layer 20 is separated from the ITO electrode. The diffusion of phosphorus into the layer 30 does not occur in the first place (naturally, the diffusion of phosphorus from the cladding layer 6 made of AlGaInP hardly occurs because the cushion layer 20 is relatively thick). Since there is no need to provide them, the process can be simplified.
[0079]
In FIGS. 13 and 14, the dopant concentration of the cushion layer 20 made of GaP or AlGaAs is set lower than the dopant concentration of the cladding layer 6. However, as shown in FIGS. Instead of the layer 20, a current diffusion layer 21 made of GaP or AlGaAs and having a thickness similar to that of the cushion layer 20 can be provided (the current diffusion layer 21 has a higher dopant concentration than the cladding layer 6). Is done).
[0080]
As shown in FIG. 17, when the entire portion of the bonding-side compound semiconductor layer except for the intermediate layer 32 is configured as the cladding layer 6 (the configuration of FIG. 8), the intermediate layer 32 is formed of AlGaAs phosphorous. It can be configured as a block layer.
[0081]
In the above embodiment, each layer of the light emitting layer section 24 is formed of AlGaInP mixed crystal, but each layer (the p-type cladding layer 6, the active layer 5, and the n-type cladding layer 4) is formed of AlGaInN mixed crystal. You can also. In this case, as the light emitting layer growth substrate 7 for growing the light emitting layer portion 24, for example, a SiC substrate is used instead of a GaAs single crystal substrate.
[0082]
【Example】
Hereinafter, the results of experiments performed to confirm the effects of the present invention will be described.
First, a light emitting element wafer 50 in which each layer was formed with the following thickness by the MOVPE method was prepared.
ITO electrode layer 30 = thickness: 0.8 μm (tin oxide content = 7% by mass (the remainder is indium oxide), formed by high frequency sputtering;
・ Electrode bonding layer 31
Thickness: 5 nm (however, only the area immediately below the bonding pad is not formed)
It is formed as a GaAs layer, and Zn as a p-type dopant has a dopant concentration of 1 × 1019/ Cm3Spread to the extent. Thereafter, it was covered with an ITO electrode layer 30 and heat-treated at 700 ° C. for 30 seconds;
-AlGaAs cushion layer 20 (composition: composition: Al0.7Ga0.3As)
Zn (p-type dopant) concentration: 1 × 1017/ Cm3~ 1 × 1018/ Cm3Thickness: 0 μm, 0.1 μm, 0.5 μm, 1.5 μm, 3 μm, 5 μm, 10 μm;
-P-type AlGaInP cladding layer 6 (Al0.85Ga0.15)0.5In0.5P)
Zn (p-type dopant) concentration: 3 × 1017/ Cm3~ 7 × 1017/ Cm3
Thickness: 0.5 μm;
AlGaInP active layer 5 (composition: (Al0.25Ga0.75)0.5In0.5P)
Non-doped, thickness: 0.6 μm (emission wavelength: 600 nm);
-N-type AlGaInP cladding layer 4 (composition: (Al0.85Ga0.15)0.5In0.5P)
Si (n-type dopant) concentration: 5 × 1017/ Cm3, Thickness: 1 μm.
[0083]
The light emitting element wafer was formed into an element by the steps described with reference to FIGS. The size of the element chip is 300 μm square. The bonding pad 9 is made of Au, and has a circular shape with a diameter of 100 μm. An Au electrode wire was bonded to the bonding pad 9 using a well-known thermosonic bonding apparatus.
[0084]
Each of the obtained devices was measured for each of the following properties by a well-known method:
-Light emission luminance (Iv: energizing current value was set to 20 mA);
・ Forward voltage (VF: Energizing current value was 20 mA).
In addition, the initial light emission luminance and the light emission luminance after 100 hours of energization were measured when the energizing current was fixed at 30 mA and energized continuously for 100 hours, and the ratio (%) between the two was determined as the element life.
[0085]
Table 1 shows that the Zn (p-type dopant) concentration of the p-type cladding layer 6 is 5 × 1017/ Cm3The thickness is set to 0.5 μm and the Zn (p-type dopant) concentration of the cushion layer 20 is set to 3 × 10 3.17/ Cm3And the emission luminance Iv and the forward voltage V when the thickness of the bonding-side semiconductor layer, which is the sum of the two, is set to various values of 0.5 to 11 μm.F3 shows the measurement results of the device life.
[0086]
[Table 1]
Figure 2004200183
[0087]
When the thickness of the bonding-side semiconductor layer falls within the range of 0.6 μm or more and less than 10 μm, the emission luminance is high and the forward voltage is small. However, when the thickness of the semiconductor layer on the bonding side is less than 0.6 μm, damage when the electrode wire 47 is bonded to the bonding pad 9 extends to the light emitting layer portion 24, which causes a reduction in light emission luminance and element life. I understand. Further, it can be seen that when the thickness of the bonding-side semiconductor layer is 10 μm or more, the forward voltage is increased due to an increase in series resistance.
[0088]
Table 2 shows that the thickness of the p-type cladding layer 6 is 0.5 μm, the thickness of the cushion layer 20 is 1 μm (that is, the thickness of the bonding-side semiconductor layer is 1.5 μm), and the Zn (p-type dopant) concentration of both is set. Are set in various combinations, and the results of measuring the device life are shown.
[0089]
[Table 2]
Figure 2004200183
[0090]
According to this result, by setting the Zn (p-type dopant) concentration of the cushion layer 20 equal to or smaller than that of the p-type cladding layer 6, the element life is relatively improved as compared with the case where the concentration is set reversely. You can see that there is. The Zn (p-type dopant) concentration of the cushion layer 20 is 1 × 1018/ Cm3When the above is satisfied (that is, when the Zn (p-type dopant) concentration of the bonding-side semiconductor layer is 1 × 1018/ Cm3It can be seen that the element life is greatly reduced.
[Brief description of the drawings]
FIG. 1 is a schematic view showing one embodiment of a light-emitting element of the present invention in a laminated structure.
FIG. 2 is an explanatory view showing an example of a manufacturing process of the light emitting device of FIG.
FIG. 3 is an explanatory view following FIG. 2;
FIG. 4 is a diagram illustrating a first operation of a cushion layer.
FIG. 5 illustrates a problem in a light-emitting element having no cushion layer.
FIG. 6 is a diagram illustrating a second operation of the cushion layer.
FIG. 7 is a view exemplarily showing some formation patterns of an electrode bonding layer.
FIG. 8 is a schematic view showing another embodiment of the light emitting device of the present invention in a laminated structure.
FIG. 9 is a diagram schematically showing an example of an In concentration distribution in an electrode bonding layer.
FIG. 10 is a diagram schematically showing another example of the In concentration distribution in the electrode bonding layer.
FIG. 11 is a schematic diagram showing an example of a band structure of an electrode bonding layer when an intermediate layer is not formed.
FIG. 12 is a schematic view illustrating an example of a band structure of an electrode bonding layer when an intermediate layer is formed.
FIG. 13 is a schematic view showing a first configuration example of a phosphorus block layer.
FIG. 14 is a schematic diagram showing a second configuration example of the phosphorus block layer.
FIG. 15 is a schematic view showing a third configuration example of the phosphorus block layer.
FIG. 16 is a schematic diagram showing a fourth configuration example of the phosphorus block layer.
FIG. 17 is a schematic view showing a fifth configuration example of the phosphorus block layer.
[Explanation of symbols]
4 n-type cladding layer (first conductivity type cladding layer)
5 Active layer
6 p-type cladding layer (second conductivity type cladding layer)
9 Bonding pad
24 Light emitting layer
20 Cushion layer (phosphorus block layer)
30 Transparent oxide electrode layer
31 Electrode bonding layer
32 Intermediate layer (phosphor block layer)
60 Bonding side semiconductor layer
100 light emitting element

Claims (26)

第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有する化合物半導体よりなる発光層部を有し、前記第二導電型クラッド層の主表面を覆う酸化物透明電極層を介して前記発光層部に発光駆動電圧を印加するようにした発光素子において、
前記酸化物透明電極層上に金属製のボンディングパッドが配置され、該ボンディングパッドに通電用の電極ワイヤが接合されてなり、
前記酸化物透明電極層の接合抵抗を減ずるための化合物半導体よりなる電極接合層が、該酸化物透明電極層に接するように配置されてなり、
さらに、前記活性層と前記電極接合層との間に位置する前記第二導電型クラッド層を含む化合物半導体層をボンディング側半導体層として、該ボンディング側化合物半導体層は、ドーパント濃度が４×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満であり、かつ、厚さが０．６μｍ以上１０μｍ未満とされたことを特徴とする発光素子。A first conductive type clad layer, an active layer, and a second conductive type clad layer have a light emitting layer portion made of a compound semiconductor having a double hetero structure laminated in this order, and the main layer of the second conductive type clad layer In a light-emitting element configured to apply a light-emitting drive voltage to the light-emitting layer portion via an oxide transparent electrode layer covering the surface,
A metal bonding pad is disposed on the oxide transparent electrode layer, and a current-carrying electrode wire is bonded to the bonding pad,
An electrode bonding layer made of a compound semiconductor for reducing the bonding resistance of the oxide transparent electrode layer is arranged so as to be in contact with the oxide transparent electrode layer,
Further, a compound semiconductor layer including the second conductivity type clad layer located between the active layer and the electrode bonding layer is used as a bonding-side semiconductor layer, and the bonding-side compound semiconductor layer has a dopant concentration of 4 × 10 16 / cm 3 and less than 1 × 10 18 / cm 3, and the light emitting device characterized by thickness is less than 10μm more than 0.6 .mu.m. 前記ボンディング側半導体層は、前記第二導電型クラッド層と、該第二導電型クラッド層の前記酸化物透明電極層側に接して配置され、該第二導電型クラッド層よりも低いドーパント濃度の化合物半導体よりなるクッション層とを有する請求項１記載の発光素子。The bonding-side semiconductor layer is disposed in contact with the second conductive type clad layer and the oxide transparent electrode layer side of the second conductive type clad layer, and has a lower dopant concentration than the second conductive type clad layer. The light emitting device according to claim 1, further comprising a cushion layer made of a compound semiconductor. 前記クッション層の厚さが０．１μｍ以上５μｍ以下とされたことを特徴とする請求項１記載の発光素子。2. The light emitting device according to claim 1, wherein the thickness of the cushion layer is 0.1 μm or more and 5 μm or less. 前記ボンディング側半導体層は、厚さが０．６μｍ以上１０μｍ未満の前記第二導電型クラッド層よりなることを特徴とする請求項１又は２に記載の発光素子。The light emitting device according to claim 1, wherein the bonding-side semiconductor layer is made of the second conductivity type cladding layer having a thickness of 0.6 μm or more and less than 10 μm. 前記第一導電型クラッド層が前記第二導電型クラッド層よりも薄く形成されたことを特徴とする請求項４記載の発光素子。The light emitting device according to claim 4, wherein the first conductivity type cladding layer is formed thinner than the second conductivity type cladding layer. 前記酸化物透明電極層はＩＴＯ電極層であり、前記電極接合層は、前記ＩＴＯ電極層との接合界面においてＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦１）であることを特徴とする請求項１記載の発光素子。Wherein said transparent oxide electrode layer is ITO electrode layer, the electrode contact layer, characterized in that at the joint interface between the ITO electrode layer is In x Ga 1-x As ( 0 <x ≦ 1) Item 2. A light emitting device according to item 1. 前記電極接合層の厚さ方向におけるＩｎ濃度分布が、前記ＩＴＯ電極層から厚さ方向に遠ざかるにつれ連続的に減少するものとされていることを特徴とする請求項１記載の発光素子。2. The light emitting device according to claim 1, wherein the In concentration distribution in the thickness direction of the electrode bonding layer continuously decreases as the distance from the ITO electrode layer increases in the thickness direction. 前記電極接合層を構成する半導体として、これと接する前記ボンディング側半導体層部分よりもバンドギャップエネルギーが小さいものを使用し、かつ、前記電極接合層中のドーパント濃度を前記ボンディング側半導体層部分よりも高く設定したことを特徴とする請求項１，６及び７のいずれか１項に記載の発光素子。As the semiconductor constituting the electrode bonding layer, a semiconductor having a band gap energy smaller than that of the bonding side semiconductor layer portion in contact with the semiconductor is used, and the dopant concentration in the electrode bonding layer is lower than that of the bonding side semiconductor layer portion. The light emitting device according to claim 1, wherein the light emitting device is set to be high. 前記電極接合層は、ドーパント濃度が前記ボンディング側半導体層と同じか、またはそれよりも低いことを特徴とする請求項１，６及び７のいずれか１項に記載の発光素子。8. The light emitting device according to claim 1, wherein the electrode bonding layer has a dopant concentration equal to or lower than that of the bonding-side semiconductor layer. 9. 前記電極接合層は、前記ボンディングパッドの直下領域からなる第一領域において周囲の第二領域よりも形成面積率が小さいことを特徴とする請求項１，６，７，８及び９のいずれか１項に記載の発光素子。10. The electrode bonding layer according to any one of claims 1, 6, 7, 8 and 9, wherein a formation area ratio is smaller in a first region formed immediately below the bonding pad than in a surrounding second region. The light-emitting element according to item. 前記第一領域に前記電極接合層が形成されていないことを特徴とする請求項１０記載の発光素子。The light emitting device according to claim 10, wherein the electrode bonding layer is not formed in the first region. 前記酸化物透明電極層がＩＴＯ電極層であり、
前記ボンディング側半導体層は、少なくとも前記電極接合層との境界を含む第一層と、該第一層と前記活性層との間に位置する第二層とを有してなり、前記第二層の少なくとも前記第一層との境界を含む領域がリンを含有したリン含有化合物半導体層とされ、他方、前記第一層が前記電極接合層よりもバンドギャップエネルギーが大きく、かつリンの含有率が前記リン含有化合物半導体層よりも低いリンブロック層とされたことを特徴とする請求項１ないし１１のいずれか１項に記載の発光素子。The oxide transparent electrode layer is an ITO electrode layer,
The bonding-side semiconductor layer has a first layer including at least a boundary with the electrode bonding layer, and a second layer located between the first layer and the active layer, the second layer At least the region including the boundary with the first layer is a phosphorus-containing compound semiconductor layer containing phosphorus, while the first layer has a larger band gap energy than the electrode bonding layer, and the phosphorus content is The light emitting device according to any one of claims 1 to 11, wherein the phosphorous block layer is lower than the phosphorus-containing compound semiconductor layer. 第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有する化合物半導体よりなる発光層部を有し、前記第二導電型クラッド層の主表面を覆うＩＴＯ電極層を介して前記発光層部に発光駆動電圧を印加するようにした発光素子において、
前記ＩＴＯ電極層上に金属製のボンディングパッドが配置され、該ボンディングパッドに通電用の電極ワイヤが接合されてなり、
前記ＩＴＯ電極層の接合抵抗を減ずるための化合物半導体よりなる電極接合層が、該ＩＴＯ電極層に接するように配置されてなり、
さらに、前記活性層と前記電極接合層との間に位置する前記第二導電型クラッド層を含む化合物半導体層をボンディング側半導体層として、該ボンディング側化合物半導体層は、厚さが０．６μｍ以上１０μｍ未満とされ、かつ、少なくとも前記電極接合層との境界を含む第一層と、該第一層と前記活性層との間に位置する第二層とを有してなり、前記第二層の少なくとも前記第一層との境界を含む領域がリンを含有したリン含有化合物半導体層とされ、他方、前記第一層が前記電極接合層よりもバンドギャップエネルギーが大きく、かつリンの含有率が前記リン含有化合物半導体層よりも低いリンブロック層とされたことを特徴とする発光素子。A first conductive type clad layer, an active layer, and a second conductive type clad layer have a light emitting layer portion made of a compound semiconductor having a double hetero structure laminated in this order, and the main layer of the second conductive type clad layer A light-emitting element configured to apply a light-emitting drive voltage to the light-emitting layer portion via an ITO electrode layer covering a surface,
A metal bonding pad is disposed on the ITO electrode layer, and a current-carrying electrode wire is bonded to the bonding pad.
An electrode bonding layer made of a compound semiconductor for reducing the bonding resistance of the ITO electrode layer is disposed so as to be in contact with the ITO electrode layer,
Further, a compound semiconductor layer including the second conductivity type clad layer located between the active layer and the electrode bonding layer is used as a bonding-side semiconductor layer, and the bonding-side compound semiconductor layer has a thickness of 0.6 μm or more. A first layer having a thickness of less than 10 μm, and including at least a boundary with the electrode bonding layer, and a second layer located between the first layer and the active layer; At least the region including the boundary with the first layer is a phosphorus-containing compound semiconductor layer containing phosphorus, while the first layer has a larger band gap energy than the electrode bonding layer, and the phosphorus content is A light-emitting device comprising a phosphorus block layer lower than the phosphorus-containing compound semiconductor layer. 前記リンブロック層はリンを含有しない化合物半導体よりなることを特徴とする請求項１２又は１３に記載の発光素子。14. The light emitting device according to claim 12, wherein the phosphorus block layer is made of a compound semiconductor not containing phosphorus. 前記リンブロック層がＡｌＧａＡｓよりなることを特徴とする請求項１４記載の発光素子。The light emitting device according to claim 14, wherein the phosphor block layer is made of AlGaAs. 前記ボンディング側半導体層は、前記第二導電型クラッド層と、該第二導電型クラッド層の前記酸化物透明電極層側に接して配置され、前記第二導電型クラッド層とは異なる組成の化合物半導体により前記リン含有化合物半導体層として構成された補助化合物半導体層と、該補助化合物半導体層と前記電極接合層との間に配置された前記リンブロック層とからなることを特徴とする請求項１２ないし１５のいずれか１項に記載の発光素子。The bonding-side semiconductor layer, the second conductivity type clad layer, disposed in contact with the oxide transparent electrode layer side of the second conductivity type clad layer, a compound having a composition different from the second conductivity type clad layer 13. An auxiliary compound semiconductor layer constituted by the semiconductor as the phosphorus-containing compound semiconductor layer, and the phosphorus block layer disposed between the auxiliary compound semiconductor layer and the electrode bonding layer. 16. The light emitting device according to any one of items 15 to 15. 前記補助化合物半導体層がＧａＰよりなることを特徴とする請求項１４記載の発光素子。The light emitting device according to claim 14, wherein the auxiliary compound semiconductor layer is made of GaP. 前記ボンディング側半導体層の前記電極接合層との境界を含む部分を、該部分に対し前記電極接合層と反対側から接するボンディング側半導体層部分よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層とし、該中間層が前記リンブロック層とされてなることを特徴とする請求項１６又は１７に記載の発光素子。The portion of the bonding-side semiconductor layer including the boundary with the electrode bonding layer has a band gap energy smaller than that of the bonding-side semiconductor layer portion that is in contact with the portion from the side opposite to the electrode bonding layer, and has a band higher than that of the electrode bonding layer. 18. The light emitting device according to claim 16, wherein an intermediate layer having a large gap energy is used as the intermediate layer, and the intermediate layer serves as the phosphorus block layer. 前記中間層がＡｌＧａＡｓよりなる請求項１８記載の発光素子。19. The light emitting device according to claim 18, wherein the intermediate layer is made of AlGaAs. 前記ボンディング側半導体層は、前記第二導電型クラッド層と、該第二導電型クラッド層の前記酸化物透明電極層側に接して配置され、前記第二導電型クラッド層とは異なる組成の化合物半導体により前記リンブロック層として構成された補助化合物半導体層とからなり、該補助化合物半導体層に前記電極接合層が接して配置されてなることを特徴とする請求項１２ないし１５のいずれか１項に記載の発光素子。The bonding-side semiconductor layer, the second conductivity type clad layer, disposed in contact with the oxide transparent electrode layer side of the second conductivity type clad layer, a compound having a composition different from the second conductivity type clad layer 16. The semiconductor device according to claim 12, further comprising an auxiliary compound semiconductor layer formed of a semiconductor as the phosphorus block layer, wherein the electrode bonding layer is disposed in contact with the auxiliary compound semiconductor layer. The light-emitting device according to item 1. 前記補助化合物半導体層がＡｌＧａＡｓよりなる請求項２０記載の発光素子。The light emitting device according to claim 20, wherein the auxiliary compound semiconductor layer is made of AlGaAs. 前記補助化合物半導体層が、前記第二導電型クラッド層よりも低いドーパント濃度の化合物半導体よりなるクッション層であることを特徴とする請求項１６ないし２１のいずれか１項に記載の発光素子。The light emitting device according to any one of claims 16 to 21, wherein the auxiliary compound semiconductor layer is a cushion layer made of a compound semiconductor having a lower dopant concentration than the second conductivity type cladding layer. 前記ボンディング側半導体層は、厚さが０．６μｍ以上１０μｍ未満の前記第二導電型クラッド層を有し、該第二導電型クラッド層が前記リン含有化合物半導体層として構成され、該第二導電型クラッド層と接する形で前記リンブロック層が配置されてなることを特徴とする請求項１２ないし１５のいずれか１項に記載ことを特徴とする発光素子。The bonding-side semiconductor layer has the second conductivity type cladding layer having a thickness of 0.6 μm or more and less than 10 μm, the second conductivity type cladding layer being configured as the phosphorus-containing compound semiconductor layer, The light emitting device according to any one of claims 12 to 15, wherein the phosphor block layer is arranged in contact with a mold cladding layer. 前記リンブロック層は、前記第二導電型クラッド層よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層とされてなることを特徴とする請求項２３に記載の発光素子。24. The light emitting device according to claim 23, wherein the phosphorus block layer is an intermediate layer having a band gap energy smaller than that of the second conductivity type cladding layer and a band gap energy larger than that of the electrode bonding layer. . 前記第二導電型クラッド層がＡｌＧａＩｎＰよりなり、
前記中間層がＡｌＧａＡｓよりなることを特徴とする請求項２４に記載の発光素子。The second conductivity type cladding layer is made of AlGaInP,
The light emitting device according to claim 24, wherein the intermediate layer is made of AlGaAs. 第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有する化合物半導体よりなる発光層部を有し、前記第二導電型クラッド層の主表面を覆う酸化物透明電極層を介して前記発光層部に発光駆動電圧を印加するようにした発光素子の製造方法において、
前記発光層部の前記活性層上に、前記第二導電型クラッド層を含む化合物半導体層であるボンディング側半導体層を、ドーパント濃度が４×１０１６／ｃｍ３以上１×１０１８／ｃｍ３未満となり、かつ、厚さが０．６μｍ以上１０μｍ未満となるように形成する工程と、
前記ボンディング側半導体層上に、前記酸化物透明電極層の接合抵抗を減ずるための化合物半導体よりなる電極接合層を形成する工程と、
前記酸化物透明電極層を、前記電極接合層と接し、かつ前記第二導電型クラッド層の主表面を覆うように形成する工程と、
該酸化物透明電極層上に金属製のボンディングパッドを形成する工程と、
該ボンディングパッドに通電用の電極ワイヤを接合する工程と、
をこの順序にて行なうことを特徴とする発光素子の製造方法。A first conductive type clad layer, an active layer, and a second conductive type clad layer have a light emitting layer portion made of a compound semiconductor having a double hetero structure laminated in this order, and the main layer of the second conductive type clad layer In a method for manufacturing a light-emitting element, wherein a light-emitting drive voltage is applied to the light-emitting layer portion via an oxide transparent electrode layer covering the surface,
The bonding-side semiconductor layer, which is a compound semiconductor layer including the second conductive type cladding layer, is formed on the active layer of the light emitting layer portion with a dopant concentration of 4 × 10 16 / cm 3 or more and less than 1 × 10 18 / cm 3. And a step of forming the thickness to be 0.6 μm or more and less than 10 μm;
Forming an electrode bonding layer made of a compound semiconductor on the bonding-side semiconductor layer to reduce the bonding resistance of the oxide transparent electrode layer;
A step of forming the oxide transparent electrode layer in contact with the electrode bonding layer, and covering the main surface of the second conductivity type cladding layer;
Forming a metal bonding pad on the oxide transparent electrode layer,
Bonding a current-carrying electrode wire to the bonding pad;
Are performed in this order.
JP2002349205A 2002-10-23 2002-11-29 Light-emitting element and its manufacturing method Pending JP2004200183A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002349205A JP2004200183A (en) 2002-10-23 2002-11-29 Light-emitting element and its manufacturing method
US10/690,479 US6995401B2 (en) 2002-10-23 2003-10-22 Light emitting device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002308940 2002-10-23
JP2002349205A JP2004200183A (en) 2002-10-23 2002-11-29 Light-emitting element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004200183A true JP2004200183A (en) 2004-07-15

Family

ID=32774498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002349205A Pending JP2004200183A (en) 2002-10-23 2002-11-29 Light-emitting element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004200183A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299846A (en) * 2006-04-28 2007-11-15 Sharp Corp Semiconductor light emitting element and manufacturing method thereof
JP7373435B2 (en) 2020-03-06 2023-11-02 ローム株式会社 semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299846A (en) * 2006-04-28 2007-11-15 Sharp Corp Semiconductor light emitting element and manufacturing method thereof
JP7373435B2 (en) 2020-03-06 2023-11-02 ローム株式会社 semiconductor light emitting device

Similar Documents

Publication Publication Date Title
US6846686B2 (en) Semiconductor light-emitting device and method of manufacturing the same
JP4084620B2 (en) Light emitting device and method for manufacturing light emitting device
EP0434233B1 (en) Light-emitting diode with an electrically conductive window layer
TW419871B (en) Light-emitting diode device and method for fabricating the same
US7671375B2 (en) Nitride-based semiconductor device of reduced voltage drop, and method of fabrication
US6995401B2 (en) Light emitting device and method of fabricating the same
US8390020B2 (en) Face-up optical semiconductor device and method
KR20150139630A (en) Contact for a semiconductor light emitting device
US8610151B2 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP2004128452A (en) Method of manufacturing light emitting device, and light emitting device
WO2002061855A1 (en) Light emitting device
JP2004146539A (en) Light emitting element and method of manufacturing the same
JP4174581B2 (en) Method for manufacturing light emitting device
JP2005150664A (en) Light-emitting element and its manufacturing method
JP4366522B2 (en) Light emitting element
JP2004200183A (en) Light-emitting element and its manufacturing method
JP3633018B2 (en) Semiconductor light emitting device
JP2004200184A (en) Light-emitting element and its manufacturing method
JP2004288988A (en) Light emitting device
JP4061497B2 (en) Method for manufacturing light emitting device
JP2004214232A (en) Light emitting element and manufacturing method therefor
JP2004146537A (en) Light emitting element and method of manufacturing the same
JP2004356601A (en) Light emitting diode
JPH09172198A (en) Light emitting diode and its manufacture
JP3723314B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080303